特開 2024-50162 半導体装置及びそのテスト方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024050162

(43)【公開日】2024-04-10

(54)【発明の名称】半導体装置及びそのテスト方法

(51)【国際特許分類】

   G06F 11/22 20060101AFI20240403BHJP

   H01L 21/822 20060101ALI20240403BHJP

【ＦＩ】

G06F11/22 615

H01L27/04 T

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022156836

(22)【出願日】2022-09-29

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】寺沢 朋憲

(72)【発明者】

【氏名】宮▲崎▼ 聡司

【テーマコード（参考）】

5F038

【Ｆターム（参考）】

5F038BG01

5F038CD02

5F038DF05

5F038DT02

5F038DT03

5F038DT07

5F038DT10

5F038DT15

5F038DT17

5F038EZ20

(57)【要約】

【目的】高速に且つ信頼性の高いテストを実施することが可能な半導体装置及びそのテスト方法を提供することを目的とする。
【構成】本発明に係る半導体装置は、メモリにデータを書き込みかつ前記メモリからデータを読み出す半導体装置であって、供給された誤り訂正符号化データに誤り訂正処理を施して訂正データを生成する誤り訂正回路と、外部からのテストを示すテスト指令を受けると前記誤り訂正回路に誤り訂正符号化データを供給するコントローラ部と、を含み、前記誤り訂正回路は、前記コントローラ部が前記テスト指令を受けると、供給された１の誤り訂正符号化データに対して誤り訂正処理を施した後に再度前記１の誤り訂正符号化データに対して誤り訂正を施すことを繰り返すテストモードで動作する。
【選択図】図１

【特許請求の範囲】

【請求項1】

メモリにデータを書き込みかつ前記メモリからデータを読み出す半導体装置であって、
供給された誤り訂正符号化データに誤り訂正処理を施して訂正データを生成する誤り訂正回路と、
外部からのテストを示すテスト指令を受けると前記誤り訂正回路に誤り訂正符号化データを供給するコントローラ部と、
を含み、
前記誤り訂正回路は、前記コントローラ部が前記テスト指令を受けると、供給された１の誤り訂正符号化データに対して誤り訂正処理を施した後に再度前記１の誤り訂正符号化データに対して誤り訂正を施すことを繰り返すテストモードで動作することを特徴とする半導体装置。

【請求項2】

前記コントローラ部は、前記テスト指令を受けると外部から受けた誤り訂正符号化データを前記誤り訂正回路に供給することを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記コントローラ部は、外部装置からのデータの入力を受けてこれを出力する入出力部と、前記メモリからのデータ及び前記入出力部からデータを受けこれらを選択的に前記誤り訂正回路に供給するセレクタと、を有し、
前記セレクタは、前記コントローラ部が前記テスト指令を受けると前記入出力部からのデータを前記誤り訂正回路に供給することを特徴とする請求項２に記載の半導体装置。

【請求項4】

前記コントローラ部は、誤り訂正符号化データを保持するテスト用データ保持部を有し、前記コントローラ部は前記テスト指令を受けると前記テスト用データ保持部に保持されている誤り訂正符号化データを前記誤り訂正回路に供給することを特徴とする請求項１に記載の半導体装置。

【請求項5】

前記コントローラ部は、前記メモリからのデータ及び前記テスト用データ保持部からデータを受けこれらを選択的に前記誤り訂正回路に出力するセレクタを有し、
前記セレクタは、前記コントローラ部が前記テスト指令を受けると前記テスト用データ保持部からのデータを前記誤り訂正回路に供給することを特徴とする請求項４に記載の半導体装置。

【請求項6】

前記コントローラ部は、前記テスト指令を受けると前記誤り訂正回路によって誤り訂正可能な最大数のエラービットを含んだ誤り訂正符号化データを前記誤り訂正回路に供給することを特徴とする請求項１に記載の半導体装置。

【請求項7】

前記誤り訂正回路は、供給された誤り訂正符号化データに対し繰り返し復号法により誤り訂正処理を施し、前記テストモードでの動作の際に前記繰り返し復号法による誤り訂正処理における繰り返しの度に前記１の誤り訂正符号化データに対しての復号処理を行うことを特徴とする請求項１に記載の半導体装置。

【請求項8】

メモリにデータを書き込みかつ前記メモリからデータを読み出す半導体装置であり、供給された誤り訂正符号化データに誤り訂正処理を施して訂正データを生成する誤り訂正回路と、外部からのテストを示すテスト指令を受けると前記誤り訂正回路に誤り訂正符号化データを供給するコントローラ部と、を含み、前記誤り訂正回路は、前記コントローラ部が前記テスト指令を受けると、供給された１の誤り訂正符号化データに対して誤り訂正処理を施した後に再度前記１の誤り訂正符号化データに対して誤り訂正を施すことを繰り返すテストモードで動作する半導体装置のテスト方法であって、
前記コントローラ部に前記テスト指令を供給し、前記誤り訂正回路が前記テストモードで動作している間の前記半導体装置の動作電流を測定するテスト方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、特に誤り訂正回路を含む半導体装置、及び当該半導体装置の製品出荷前のテスト方法に関する。

【背景技術】

【0002】

半導体装置として、フラッシュメモリ等の不揮発性のメモリと、当該メモリから読み出されたデータに対して誤り訂正処理を施す誤り訂正回路と、を含むものが知られている（例えば、特許文献１参照）。このような半導体装置に対する製品出荷前のテストでは、メモリに記憶されている既知のデータを読み出し、これが期待データと一致するか否かを判定することで、当該半導体装置が良品であるか否かをテストする。

【0003】

また、製品出荷前の他のテストとしては、当該半導体装置の動作時に消費する消費電流を測定する消費電流テストが行われる（例えば、特許文献２参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９－０７０５０９号公報

【特許文献2】特開２００７－１７８３４５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、半導体装置の動作時の消費電流を測定する場合、必ずしも全ての回路素子が動作している訳ではないので、動作している回路素子の数により消費電流の測定結果が変化する。尚、当該半導体装置に供給する電源電圧を生成する電源装置の電流供給能力を決定することを考慮した場合、この半導体装置の最大消費電流を測定しておくことが望ましい。

【0006】

この際、上記したようなメモリ及び誤り訂正回路を含む半導体装置では、当該メモリから読み出されたデータに誤りが生じ、それに応じて誤り訂正回路が動作した際に消費電流が大きくなる。

【0007】

ところが、テスト時においてメモリから読み出されたデータに誤りが生じることは不確定であり、また、例え読み出されたデータに誤りが生じていても、このときに測定された消費電流が最大の消費電流であるとは限らない。

【0008】

そこで、メモリの複数の領域から順にデータの読出しを行いつつ消費電流を測定し、この間に測定された消費電流のうちで最も大きなものを最大消費電流とすることが考えられる。

【0009】

しかしながら、このような方法で測定された最大消費電流の信頼性を高めるためには、メモリから繰り返しデータの読出しを行わなければならず、消費電流の測定に費やされる時間が長くなるという問題が生じる。

【0010】

また、メモリや誤り訂正回路等の内部回路に電源電圧を供給するレギュレータが半導体装置内に搭載されている場合に、当該内部回路で消費される電流が増えると、レギュレータによる電流供給が間に合わなくなり、その結果として電源電圧が低下する。そこで、半導体装置では、内部回路の消費電流が最大となりその分だけレギュレータで生成された電源電圧が低下しても内部回路が正常に動作するように、レギュレータ及び内部回路が設計されている。

【0011】

よって、製品出荷前のテストとして、レギュレータで生成する電源電圧を強制的に上記した最大消費電流を想定した分だけ低下させた状態で内部回路が正常に動作するか否かを確認するテストを行うのが望ましい。

【0012】

しかしながら、このような最大消費電流を想定した電源電圧の低下量は、製造バラツキ等により各製品（半導体装置）毎に異なる場合がある。よって、製品によっては、このテスト時にレギュレータが生成する電源電圧の低下量が大きすぎる、或いは少なすぎることになり、正確なテスト結果が得られない場合がある。

【0013】

そこで、本発明は、誤り訂正回路を含む半導体装置に対して高速に且つ信頼性の高いテストを実施することが可能な半導体装置及びそのテスト方法を提供することを目的とする。

【課題を解決するための手段】

【0014】

本発明に係る半導体装置は、メモリにデータを書き込みかつ前記メモリからデータを読み出す半導体装置であって、供給された誤り訂正符号化データに誤り訂正処理を施して訂正データを生成する誤り訂正回路と、外部からのテストを示すテスト指令を受けると前記誤り訂正回路に誤り訂正符号化データを供給するコントローラ部と、を含み、前記誤り訂正回路は、前記コントローラ部が前記テスト指令を受けると、供給された１の誤り訂正符号化データに対して誤り訂正処理を施した後に再度前記１の誤り訂正符号化データに対して誤り訂正を施すことを繰り返すテストモードで動作する半導体装置である。

【0015】

また、本発明に係る半導体装置のテスト方法は、メモリにデータを書き込みかつ前記メモリからデータを読み出す半導体装置であり、供給された誤り訂正符号化データに誤り訂正処理を施して訂正データを生成する誤り訂正回路と、外部からのテストを示すテスト指令を受けると前記誤り訂正回路に誤り訂正符号化データを供給するコントローラ部と、を含み、前記誤り訂正回路は、前記コントローラ部が前記テスト指令を受けると、供給された１の誤り訂正符号化データに対して誤り訂正処理を施した後に再度前記１の誤り訂正符号化データに対して誤り訂正を施すことを繰り返すテストモードで動作する半導体装置のテスト方法であって、前記コントローラにテスト指令を供給し、前記誤り訂正回路が前記テストモードで動作している間の前記半導体装置の動作電流を測定する方法である。

【発明の効果】

【0016】

本発明によれば、高速に且つ信頼性の高いテストを実施することが可能となる。

【図面の簡単な説明】

【0017】

【図1】実施例１の半導体装置１０を含むメモリ装置１００の構成を示すブロック図である。

【図2】製品出荷前の各種テストを実施する為のテストシステムの構成を示す図である。

【図3】消費電流テストにおけるＬＳＩテスタ２００及び半導体装置１０の内部の動作シーケンスを示す図である。

【図4】低電圧テストにおけるＬＳＩテスタ２００及び半導体装置１０の内部の動作シーケンスを示す図である。

【図5】実施例２の半導体装置１０Ａを含むメモリ装置１００Ａの構成を示すブロック図である。

【図6】消費電流テストにおけるＬＳＩテスタ２００及び半導体装置１０の内部の動作シーケンスを示す図である。

【図7】低電圧テストにおけるＬＳＩテスタ２００及び半導体装置１０の内部の動作シーケンスを示す図である。

【発明を実施するための形態】

【0018】

以下、本発明の実施例について図面を参照しつつ詳細に説明する。

【実施例0019】

本発明の実施例１について、以下に説明する。図１は、誤り訂正回路としてのＥＣＣ（Error Correction Code）回路を含む半導体装置１０及びメモリ２０を含むメモリ装置１００の概略構成の一例を示すブロック図である。図１に示すように、半導体装置１０は、レギュレータ１１、コントローラ１２、セレクタ１３、ＥＣＣ回路１４、メモリ入出力回路１５を含む。尚、半導体装置１０は、外部端子として、電源端子Ｔｄ及びＴｓ、テスト用端子Ｔ０、データ端子Ｔ１を有する。メモリ２０は、例えば不揮発性の半導体メモリである。

【0020】

レギュレータ１１は、電源端子Ｔｄ及びＴｓで受けた電源電位ＶＤＤ及び接地電位ＶＳＳに基づき、所定電圧値を有する直流の内部電源電圧ＶＩＤを生成し、これをコントローラ１２、セレクタ１３、ＥＣＣ回路１４、メモリ入出力回路１５及びメモリ２０に供給する。コントローラ１２、セレクタ１３、ＥＣＣ回路１４、メモリ入出力回路１５及びメモリ２０は、かかる内部電源電圧ＶＩＤを受けることで動作する。

【0021】

入出力部としてのコントローラ１２は、外部装置からテスト信号ＴＥ１が入力されるテスト用端子Ｔ０を有している。コントローラ１２は、テスト用端子Ｔ０にテスト信号ＴＥ１が入力されていない場合は通常モードで動作し、テスト用端子Ｔ０にテスト信号ＴＥ１が入力されるとテストモードで動作する。

【0022】

コントローラ１２は、外部装置からのデータが入力されかつ外部へのデータが出力されるデータ端子Ｔ１に接続されている。コントローラ１２は、上記通常モードで動作する際、データ端子Ｔ１から入力される、例えば８ビットのデータＤＡＴ及び当該データＤＡＴを記憶するメモリ２０内の記憶領域を示すアドレスＡＤに応じてメモリ２０へのデータＤＡＴの書き込みを行う。また、コントローラ１２は、ＥＣＣ回路１４から出力されたデータを受けてデータ端子Ｔ１を介して外部に出力する。

【0023】

具体的には、コントローラ１２は、上記通常モードで動作している場合、データＤＡＴ及びアドレスＡＤを受けるとデータＤＡＴをＥＣＣ回路１４に供給し、メモリ入出力回路１５に対してメモリ２０にデータＤＡＴの書き込みを促す制御信号を出力する。また、コントローラ１２は、通常モードで動作している場合、論理レベル０の低電圧化信号ＬＶＳ１をセレクタ１３に供給し、論理レベル０の低電圧化信号ＬＶＳ２をＥＣＣ回路１４に供給する。

【0024】

コントローラ１２は、上記テストモードで動作している場合、データ端子Ｔ１から入力されるテスト指令としてのテストコマンドに応じてテスト動作を実行する。コントローラ１２は、テストモードで動作している場合に、データ端子Ｔ１を介して消費電流テストの実行を促す消費電流テストコマンドを受けると、当該コマンドに従って消費電流テスト動作を行う。消費電流テストとは、半導体装置１０が消費する最大の消費電流を測定するテストである。

【0025】

コントローラ１２は、消費電流テスト動作において、セレクタ１３に論理レベル１の低電圧化信号ＬＶＳ１を供給し、ＥＣＣ回路１４に論理レベル１の低電圧化信号ＬＶＳ２を供給する。また、コントローラ１２は、消費電流テスト動作において、データ端子Ｔ１から入力されたテスト用の誤り訂正符号化データ（以下、テスト用データとも称する）ＴＤＡＴをセレクタ１３に供給する。

【0026】

このテスト用データＴＤＡＴは、ＢＣＨ符号、リードソロモン符号、又はＬＤＰＣ等で符号化されたデータである。以下、特に説明のない限り、誤り訂正符号化は、ＢＣＨ符号、リードソロモン符号、又はＬＤＰＣ等での符号化をいう。また、誤り訂正符号化データは、ＢＣＨ符号、リードソロモン符号、又はＬＤＰＣ等で符号化されたデータをいう。

【0027】

コントローラ１２は、テストモードで動作している場合に、データ端子Ｔ１を介して低電圧テストの実行を促す低電圧テストコマンドを受けると、当該コマンドに従って低電圧テスト動作を実行する。

【0028】

低電圧テストは、内部電源電圧ＶＩＤがコントローラ１２、ＥＣＣ回路１４の正常動作を保証し得る最低の限度電圧まで低下した場合でも、実際にコントローラ１２、ＥＣＣ回路１４が正常に動作するか否かを確認するテストである。尚、当該最低の限度電圧は、消費電流の増加に伴って低下する内部電源電圧ＶＩＤの電圧値のうちで、ＥＣＣ回路１４の消費電流が最大となる際の内部電源電圧ＶＩＤの電圧値とする。

【0029】

低電圧テストでは、上記限度電圧条件下でＥＣＣ１４に誤り訂正を行わせ、当該誤り訂正後のデータをコントローラ１２を介して外部に取り出し、当該データについて期待値と比較することで評価を行う。

【0030】

コントローラ１２は、低電圧テスト動作において、セレクタ１３に論理レベル１の低電圧化信号ＬＶＳ１を供給し、ＥＣＣ回路１４に論理レベル０の低電圧化信号ＬＶＳ２を供給する。また、コントローラ１２は、消費電流テスト動作において、データ端子Ｔ１から入力されたテスト用データＴＤＡＴをセレクタ１３に供給する。

【0031】

セレクタ１３は、コントローラ１２からのテスト用データＴＤＡＴ及びメモリ入出力回路１５からの誤り訂正符号化データＥＤＡＴを受け、これらのいずれかをＥＣＣ回路１４に出力するセレクタである。セレクタ１３は、コントローラ１２とともにコントローラ部ＣＮＴＬを構成する。

【0032】

セレクタ１３は、論理レベル０の低電圧化信号ＬＶＳ１が供給されている際には、メモリ入出力回路１５からの誤り訂正符号化データＥＤＡＴをＥＣＣ回路１４出力する。セレクタ１３は、論理レベル１の低電圧化信号ＬＶＳ１が供給されている際には、コントローラ１２からのテスト用データＴＤＡＴをＥＣＣ回路１４に出力する。

【0033】

ＥＣＣ回路１４は、自身に供給されたデータに誤り訂正符号化を行い誤り訂正符号化データを出力する回路である。また、ＥＣＣ回路１４は、自身に供給された誤り訂正符号化データに、当該供給された誤り符号化データの符号化方式に対応した誤り訂正処理を施すことで、当該データに生じているビット誤りを訂正して出力する回路である。ＥＣＣ回路１４は、供給されたデータを保持するレジスタ１４Ａを有している。

【0034】

ＥＣＣ回路１４は、論理レベル０の低電圧化信号ＬＶＳ２を受けている際、言い換えれば、半導体装置１０の通常動作時または半導体装置１０の低電圧テスト動作時には通常モードで動作する。通常モードにおいて、ＥＣＣ回路１４は、コントローラ１２から供給されるデータＤＡＴを誤り訂正符号化して誤り訂正符号化データＥＤＡＴをメモリ入出力回路１５に出力する。また、ＥＣＣ回路１４は、セレクタ１３から出力されたデータに通常通りの誤り訂正処理を施し、ビット誤りを訂正した訂正データＤＤＡＴを生成し、これをコントローラ１２に出力する。

【0035】

ＥＣＣ回路１４は、論理レベル１の低電圧化信号ＬＶＳ２を受けている際、すなわち消費電流テストが実行されている際にはテストモードで動作する。テストモードにおいて、ＥＣＣ回路１４は、セレクタ１３から出力されたデータに対して通常モードとは異なるテスト用誤り訂正処理を行う。

【0036】

このテスト用誤り訂正処理において、ＥＣＣ回路１４は、セレクタ１３から誤り訂正符号化データが供給されると、当該供給された誤り訂正符号化データを誤り訂正し、その後当該供給された誤り訂正符号化データ、すなわちＥＣＣ回路１４による誤り訂正が行われる前の誤り訂正符号化データを再度誤り訂正する処理を繰り返す。言い換えれば、テストモードにおいて、ＥＣＣ回路１４は、１のテスト用データを供給されると、当該１のテスト用データの誤り訂正処理を繰り返しリトライする動作をする。

【0037】

さらに言い換えると、ＥＣＣ回路１４は、テストモードにおいて、コントローラ１２及びセレクタ１４を含むコントローラ部ＣＮＴＬから供給された１の誤り訂正符号化データに対して誤り訂正処理を施した後に再度当該１の誤り訂正符号化データに対して誤り訂正を施すことを繰り返す処理を行う。要は、テストモードにおいてＥＣＣ回路１４は、同じデータを繰り返し誤り訂正する動作をする。

【0038】

具体的には、ＥＣＣ回路１４は、テストモードにおいて、コントローラ部ＣＮＴＬから供給されたデータをレジスタ１４Ａに保持し、当該レジスタ１４Ａに保持されたデータに誤り訂正処理を行い、当該誤り訂正が終了すると再度レジスタ１４Ａからデータを読み出して誤り訂正処理を行うことを繰り返す。

【0039】

上記消費電流テストにおいてコントローラ部ＣＮＴＬからＥＣＣ回路１４に供給されるテスト用データは、消費電流を最大化するため、ＥＣＣ回路１４が誤り訂正可能な最大のエラービット数を含んだデータであるのが好ましい。

【0040】

ＥＣＣ回路１４は、ＬＤＰＣ符号化データの誤り訂正処理にしばしば用いられるＳｕｍ－Ｐｒｏｄｕｃｔ復号法やＭｉｎ－Ｓｕｍ復号法のように、複数ラウンド繰り返して演算を行う、すなわち反復処理を行う復号法（反復復号法または繰り返し復号法とも称する）で誤り訂正処理するＥＣＣ回路であり得る。

【0041】

ＥＣＣ回路１４が、上記反復処理を行う復号法で誤り訂正処理を行う回路であった場合、ＥＣＣ回路１４は、通常モードにおいて、反復処理のラウンドにおいて前ラウンドの計算結果である出力を入力として復号処理を行って次のラウンドに用いられる出力を生成する通常の反復処理を行う。

【0042】

その一方、テストモードにおいては、ＥＣＣ回路１４は、上記した反復処理のラウンド毎に前ラウンドの計算結果である出力ではなく、ＥＣＣ回路に供給された１のデータを入力として計算処理を行う。言い換えれば、ＥＣＣ回路１４は、テストモードにおいて、ラウンドの度に同一のデータを入力として復号処理を繰り返す。要は、ＥＣＣ回路１４は、テストモードにおいて、全ラウンドで同じデータに対して復号処理または誤り訂正処理を行う。

【0043】

具体的には、ＥＣＣ回路１４はレジスタ１４Ａに供給された１のデータを保持し、各ラウンドにおいて、前ラウンドの出力を用いずに、レジスタ１４Ａから当該１のデータを読み出して当該１のデータに対して誤り訂正の演算または復号処理を行う。なお、上記反復処理は予め定められたラウンド数実行されると終了するが、テストモードが続く限り反復処理は再度最初から実行される。言い換えれば、ＥＣＣ回路１４は、テストモードの間は、上記反復処理が終了した後、また第１ラウンドからの反復処理を繰り返す。

【0044】

本明細書においては、上記ＥＣＣ回路１４が反復処理を行う復号法で誤り訂正処理を行う回路であった場合にテストモードにて行われる反復処理も、供給された１の誤り訂正符号化データに対して誤り訂正処理を施した後に再度当該１の誤り訂正符号化データに対して誤り訂正を施すことを繰り返す処理に含むとする。以下、上記テストモードにてＥＣＣ回路にて行われる繰り返しの誤り訂正処理を単にテスト用誤り訂正処理とも称する。

【0045】

なお、ＥＣＣ回路１４が反復処理を行う復号法で誤り訂正処理を行う回路である場合、データのエラービット数にかかわらずＥＣＣ回路が消費する電流量はほとんど変わらない。そのため、消費電流テストにおいて、ＥＣＣ回路１４に供給されるテストデータは、誤り訂正可能な最大のエラービット数を含んだデータである必要はない。

【0046】

メモリ入出力回路１５は、メモリ２０に対するデータを書き込み及び読み出しを行う回路である。メモリ入出力回路１５は、コントローラ１２からデータの書込を促す制御信号を受けた場合には、コントローラ１２から供給されるアドレスＡＤにて示されるメモリ２０の記憶領域内の位置に、データＤＡＴがＥＣＣ回路１４によって誤り訂正符号化されたデータである誤り訂正符号化データＥＤＡＴを書き込む。

【0047】

また、メモリ入出力回路１５は、コントローラ１２からデータの読み出しを促す制御信号を受けた場合には、メモリ２０からデータを読み出し、これをセレクタ１３に供給する。

【0048】

以上説明したように、半導体装置１０またはメモリ装置１００においては、消費電流テスト及び低電圧テストにおいて、メモリ２０から読みだしたデータではなく、コントローラ部ＣＮＴＬから供給されたデータを用いる。それにより、メモリ２０が組み込まれていない半導体装置１０単体であっても消費電流テストを行うことが可能である。

【0049】

また、半導体装置１０またはメモリ装置１００においては、消費電流テストにおいて、ＥＣＣ回路１４がコントローラ部ＣＮＴＬから供給されたデータを保持し、それを繰り返して誤り訂正する動作を行う。言い換えれば、ＥＣＣ回路１４に一度データを供給すれば、テストモードのＥＣＣ回路１４が繰り返し誤り訂正動作をするので、それだけで最大消費電流値が発生する状態を発生させることができる。

【0050】

これにより、従来のように、メモリの複数の個所からランダムにデータ片を読み出してＥＣＣ回路に複数回データを供給する場合に比べて、テスト時間が短縮される。

【0051】

以下に、上記した半導体装置１０に対して製品出荷前に実施される消費電流テストの流れ及び低電圧テストの流れについて順に説明する。

【0052】

図２は、製品出荷前のテストを実施する為のテストシステムの構成を示す図である。図２に示すように、半導体装置１０をテストするＬＳＩテスタ２００を、半導体装置１０の電源端子Ｔｄ及びＴｓ、テスト用端子Ｔ０及びデータ端子Ｔ１に接続する。ＬＳＩテスタは、電源端子Ｔｄ及びＴｓに電源電圧ＶＤＤ、ＶＳＳを供給する。

【0053】

［消費電流テスト］
図３は、消費電流テストにおけるＬＳＩテスタ２００並びに半導体装置１０のコントローラ１２及びＥＣＣ回路１４の各々の動作を示す動作シーケンス図である。以下の説明では、初期状態において、コントローラ１２は、論理レベル０の低電圧化信号ＬＶＳ１をセレクタ１３に供給し、論理レベル０の低電圧化信号ＬＶＳ２をＥＣＣ回路１４に供給しているものとする。

【0054】

消費電流テストにおいて、ＬＳＩテスタ２００は、先ず、半導体装置１０のテスト用端子Ｔ０にテスト信号ＴＥ１を送出し（ステップＳ１１）、その後、半導体装置１０のデータ端子Ｔ１に消費電流テストの実行を促す消費電流テストコマンドを送出する（ステップＳ１２）。

【0055】

コントローラ１２は、テスト用端子Ｔ０介してテスト信号ＴＥ１を受けると、データ端子Ｔ１を介して受信されたテストコマンドを認識可能なテストコマンド受信モードを開始する（ステップＳ２１）。その後、コントローラ１２は、消費電流テストコマンドを受けると、論理レベル１の低電圧化信号ＬＶＳ１をセレクタ１３に供給する（Ｓ２２）。これにより、セレクタ１３がコントローラ１２から供給されるデータをＥＣＣ回路１４に出力するようになる。

【0056】

その後、コントローラ１２は、論理レベル１の低電圧化信号ＬＶＳ２をＥＣＣ回路１４に供給する（ステップＳ２３）。ＥＣＣ回路１４は、この論理レベル１の低電圧化信号ＬＶＳ２を受けると、テストモードでの動作を開始する（ステップＳ３１）。

【0057】

ＬＳＩテスタ２００は、ステップＳ１２で消費電流テストコマンドを送出した後、一定時間が経過した後にテスト用データをデータ端子Ｔ１に送出（ステップＳ１３）し、電源端子Ｔｄ及びＴｓに流れる電流の測定を開始する（ステップＳ１４）。上記したように、このテスト用データには、ＥＣＣ回路１４が誤り訂正可能な最大数のエラービットを含んだデータを用いるのが好ましい。

【0058】

コントローラ１２は、ＬＳＩテスタ２００から誤り訂正符号化データを受けると、これをセレクタ１３を介してＥＣＣ回路１４に供給する（ステップＳ２４）。コントローラ１２は、ＥＣＣ回路１４がテストモードでの動作を開始した後にテスト用データを供給するようになされている。ＥＣＣ回路１４は、このテストデータの供給を受けると上記したテスト用誤り訂正処理の動作を実行する（Ｓ３２）。

【0059】

ＬＳＩテスタ２００は、ＥＣＣ回路１４が上記テスト用誤り訂正処理の動作を実施している間に電源端子Ｔｄ及びＴｓに流れる電流を測定し、その測定結果を最大消費電流として表す情報をディスプレイ（図示せず）に表示させる（ステップＳ１５）。

【0060】

このように、半導体装置１０では、消費電流テストにおいて、ＥＣＣ回路１４が、供給された誤り訂正符号化データを繰り返し誤り訂正処理するテスト用誤り訂正処理を行うことで、強制的にＥＣＣ回路１４で消費される動作電流が大となる状態を作り出している。よって、この状態で半導体装置１０の電源端子に流れる動作電流をＬＳＩテスタ２００で測定することで、最大の消費動作電流を測定することが可能となる。

【0061】

［低電圧テスト］
図４は、低電圧テストにおけるＬＳＩテスタ２００並びに半導体装置１０のコントローラ１２、ＥＣＣ回路１４及びデータ保持部１６の各々の動作を示す動作シーケンス図である。以下の説明では、初期状態において、コントローラ１２は、論理レベル０の低電圧化信号ＬＶＳ１をセレクタ１３に供給し、論理レベル０の低電圧化信号ＬＶＳ２をＥＣＣ回路１４に供給しているものとする。

【0062】

低電圧テストにおいて、ＬＳＩテスタ２００は、先ず、半導体装置１０のテスト用端子Ｔ０にテスト信号ＴＥ１を送出し（ステップＳ４１）、その後、半導体装置１０のデータ端子Ｔ１に低電圧テストの実行を促す低電圧テストコマンドを送出する（ステップＳ４２）。

【0063】

コントローラ１２は、テスト信号ＴＥ１を受けると、データ端子Ｔ１を介して受信されたテストコマンドを認識可能なテストコマンド受信モードを開始する（ステップＳ５１）。その後、コントローラ１２は、低電圧テストコマンドを受けると、論理レベル１の低電圧化信号ＬＶＳ１をセレクタ１３に供給する（Ｓ５２）。これにより、セレクタ１３がコントローラ１２から供給されるデータをＥＣＣ回路１４に出力するようになる。

【0064】

なお、コントローラ１２は、低電圧テストの際、論理レベル０の低電圧化信号ＬＶＳ２をＥＣＣ回路１４に供給し続ける。よって、ＥＣＣ回路１４は、低電圧テストの間には通常モードで動作をする。

【0065】

ＬＳＩテスタ２００は、ステップＳ４２で低電圧テストコマンドを送出した後、一定時間が経過した後にテスト用データをデータ端子Ｔ１に送出する（ステップＳ４３）。上記したように、このテスト用データには、ＥＣＣ回路１４が誤り訂正可能な最大数のエラービットを含んだデータを用いるのが好ましい。

【0066】

コントローラ１２は、ＬＳＩテスタ２００から誤り訂正符号化データを受けると、これをセレクタ１３を介してＥＣＣ回路１４に供給する（ステップＳ５３）。ＥＣＣ回路１４は、このテストデータの供給を受けると通常の誤り訂正処理の動作を実行し（ステップＳ６１）、当該誤り訂正処理によって訂正された訂正処理済みのデータをコントローラ１２へ送出する（ステップＳ６２）。

【0067】

コントローラ１２は、ＥＣＣ回路１４から訂正処理済みデータを受けると、これをデータ端子Ｔ１を介してＬＳＩテスタ２００へ出力する（ステップＳ５４）。

【0068】

ＬＳＩテスタ２００は、半導体装置１０のデータ端子Ｔ１から送出された訂正処理済みが期待データと一致しているか否かを比較し、その比較結果を低電圧テスト結果として表示する（ステップＳ４４）。

【0069】

なお、必要に応じてステップＳ４３以降の処理は繰り返しなされる。すなわち、ＬＳＩテスタ２００は、ステップＳ４４にて訂正処理済みデータと期待データとの比較をした後に、再びステップＳ４３を実行しテスト用データを送出してもよい。当然、再度ステップＳ４３が実行されると、半導体装置１０側ではステップＳ５３、Ｓ６１、Ｓ６２、Ｓ５４が再度実行され、ステップＳ５４において出力された訂正処理済みデータについてステップＳ４４で比較が行われる。

【0070】

上記繰り返しにより、ＥＣＣ回路１４で消費される電流量が大となる状態を継続させ、レギュレータ１１が生成する内部電源電圧ＶＩＤの電圧値を低下させることで、低電圧状態で正常に誤り訂正が成されるかを確認することができる。

【実施例0071】

本発明の実施例２について、以下に説明する。図５は、誤り訂正回路としてのＥＣＣ（Error Correction Code）回路を含む半導体装置１０Ａ及びメモリ２０を含むメモリ装置１００Ａの概略構成の一例を示すブロック図である。半導体装置１０Ａは、データ保持部１６を有している点で実施例１の半導体装置１０とは異なる。

【0072】

また、半導体装置１０Ａでは、半導体装置１０と異なり、セレクタ１３にコントローラ１２からではなくデータ保持部１６からのデータが入力されている。また、半導体装置１０Ａでは、低電圧化信号ＬＶＳ１がセレクタ１３及びデータ保持部１６に入力されている。これ以外の点で、半導体装置１０Ａと実施例１の半導体装置１０は同一である。

【0073】

テスト用データ保持部としてのデータ保持部１６は、例えば、不揮発性メモリであるマスクＲＯＭである。データ保持部１６は、上記消費電流テスト及び低電圧テストにおいてＥＣＣ回路１４が誤り訂正処理を行うテスト用データを保持している。テスト用データは、例えば、ＥＣＣ回路１４が誤り訂正できる最大数のエラービットを含んだデータを１または複数記憶している。実施例２の半導体装置１０Ａにおいては、コントローラ１２、セレクタ１３及びデータ保持部１６がコントローラ部ＣＮＴＬを構成する。

【0074】

実施例２の半導体装置１０Ａにおいて、コントローラ１２は、上記通常モードで動作している場合、データＤＡＴ及びアドレスＡＤを受けるとデータＤＡＴをＥＣＣ回路１４に供給し、メモリ入出力回路１５に対してメモリ２０にデータＤＡＴの書き込みを促す制御信号を出力する。また、コントローラ１２は、通常モードで動作している場合、論理レベル０の低電圧化信号ＬＶＳ１をセレクタ１３及びデータ保持部１６に供給し、論理レベル０の低電圧化信号ＬＶＳ２をＥＣＣ回路１４に供給する。

【0075】

コントローラ１２は、Ｔ０にテスト信号を受けて実施例１の説明と同様のテストモードで動作している場合、データ端子Ｔ１から入力されるテストコマンドに応じてテスト動作を実行する。コントローラ１２は、テストモードで動作している場合に、データ端子Ｔ１を介して消費電流テストの実行を促す消費電流テストコマンドを受けると、当該コマンドに従って実施例１で説明したのと同様の消費電流テスト動作を行う。

【0076】

コントローラ１２は、消費電流テスト動作において、セレクタ１３及びデータ保持部１６に論理レベル１の低電圧化信号ＬＶＳ１を供給し、ＥＣＣ回路１４に論理レベル１の低電圧化信号ＬＶＳ２を供給する。また、データ保持部１６は、消費電流テスト動作において、論理レベル１の低電圧化信号ＬＶＳ１を受けると、誤り訂正符号化データであるテスト用データＴＤＡＴをセレクタ１３に供給する。

【0077】

コントローラ１２は、テストモードで動作している場合に、データ端子Ｔ１を介して低電圧テストの実行を促す低電圧テストコマンドを受けると、当該コマンドに従って、実施例１で説明したのと同様の低電圧テスト動作を実行する。

【0078】

コントローラ１２は、低電圧テスト動作において、セレクタ１３及びデータ保持部１６に論理レベル１の低電圧化信号ＬＶＳ１を供給し、ＥＣＣ回路１４に論理レベル０の低電圧化信号ＬＶＳ２を供給する。また、データ保持部１６は、低電圧テスト動作において、論理レベル１の低電圧化信号ＬＶＳ１を受けてテスト用データＴＤＡＴをセレクタ１３に供給する。

【0079】

セレクタ１３は、論理レベル０の低電圧化信号ＬＶＳ１が供給されている際には、メモリ入出力回路１５からの誤り訂正符号化データＥＤＡＴをＥＣＣ回路１４出力する。セレクタ１３は、論理レベル１の低電圧化信号ＬＶＳ１が供給されている際には、データ保持部１６からのテスト用データＴＤＡＴをＥＣＣ回路１４に出力する。

【0080】

上記構成によれば、消費電流テストまたは低電圧テストにおいて、外部のテスタ装置からテストデータを入力する必要がない。これにより、外部テスタの動作周波数の制約を受けることなく、通常動作時の速度でＥＣＣ回路１４を動作させることが出来る。

【0081】

例えば、半導体装置１０のように外部テスタ装置からテストデータの入力を受ける場合、外部テスタの動作周波数が半導体装置１０の動作周波数よりも低いと、半導体装置１０の通常動作時よりも遅い速度でＥＣＣ回路１４にデータが入力されることになる。このような場合、半導体装置の通常動作時よりも動作速度が遅い状態でテストがなされてしまうことになるが、本実施例の半導体装置１０Ａによればそのような問題は発生しない。

【0082】

以下に、上記した半導体装置１０Ａに対して製品出荷前に実施される消費電流テストの流れ及び低電圧テストの流れについて説明する。なお、テストのためのテストシステムは上記実施例において説明した図２に示すシステムと同様である。

【0083】

［消費電流テスト］
図６は、消費電流テストにおけるＬＳＩテスタ２００並びに半導体装置１０Ａのコントローラ１２、ＥＣＣ回路１４及びデータ保持部１６の各々の動作を示す動作シーケンス図である。以下の説明では、初期状態において、コントローラ１２は、論理レベル０の低電圧化信号ＬＶＳ１をセレクタ１３に供給し、論理レベル０の低電圧化信号ＬＶＳ２をＥＣＣ回路１４に供給しているものとする。

【0084】

消費電流テストにおいて、ＬＳＩテスタ２００は、先ず、半導体装置１０のテスト用端子Ｔ０にテスト信号ＴＥ１を送出し（ステップＳ１１）、その後、半導体装置１０のデータ端子Ｔ１に消費電流テストの実行を促す消費電流テストコマンドを送出する（ステップＳ１２）。

【0085】

コントローラ１２は、テスト用端子Ｔ０介してテスト信号ＴＥ１を受けると、データ端子Ｔ１を介して受信されたテストコマンドを認識可能なテストコマンド受信モードを開始する（ステップＳ２１）。その後、コントローラ１２は、消費電流テストコマンドを受けると、論理レベル１の低電圧化信号ＬＶＳ１をセレクタ１３及びデータ保持部１６に供給する（Ｓ２２）。これにより、セレクタ１３がコントローラ１２から供給されるデータをＥＣＣ回路１４に出力するようになる。

【0086】

その後、コントローラ１２は、論理レベル１の低電圧化信号ＬＶＳ２をＥＣＣ回路１４に供給する（ステップＳ２３）。ＥＣＣ回路１４は、この論理レベル１の低電圧化信号ＬＶＳ２を受けると、テストモードでの動作を開始する（ステップＳ４１）。

【0087】

データ保持部１６は、ステップＳ２２で供給された論理レベル１の低電圧化信号ＬＶＳ１を受けてから一定時間が経過した後にテスト用データをセレクタを介してＥＣＣ回路１４に供給する（ステップＳ３１）。具体的には、データ保持部１６は、ＥＣＣ回路１４がテストモードでの動作を開始した後にテスト用データを供給するようになされている。上記したように、このテスト用データには、ＥＣＣ回路１４が誤り訂正可能な最大数のエラービットを含んだデータを用いるのが好ましい。

【0088】

ＥＣＣ回路１４は、このテストデータの供給を受けると実施例１で説明したのと同様のテスト用誤り訂正処理の動作を実行する（Ｓ４２）。ＬＳＩテスタ２００は、ステップＳ１２で消費電流テストコマンドを送出した後に電源端子Ｔｄ及びＴｓに流れる電流の測定を開始する（ステップＳ１３）。ＬＳＩテスタ２００は、ＥＣＣ回路１４が上記テスト用誤り訂正処理の動作を実施している間の電源端子Ｔｄ及びＴｓに流れる電流の測定結果を最大消費電流として表す情報をディスプレイ（図示せず）に表示させる（ステップＳ１４）。

【0089】

実施例１の半導体装置１０と同様に、半導体装置１０Ａでは、消費電流テストにおいて、ＥＣＣ回路１４が、供給された誤り訂正符号化データを繰り返し誤り訂正処理するテスト用誤り訂正処理を行うことで、強制的にＥＣＣ回路１４で消費される電流が大となる状態を作り出している。よって、この状態で半導体装置１０Ａの電源端子に流れる電流をＬＳＩテスタ２００で測定することで、最大の消費電流を測定することが可能となる。

【0090】

［低電圧テスト］
図７は、低電圧テストにおけるＬＳＩテスタ２００並びに半導体装置１０Ａのコントローラ１２、ＥＣＣ回路１４及びデータ保持部１６の各々の動作を示す動作シーケンス図である。以下の説明では、初期状態において、コントローラ１２は、論理レベル０の低電圧化信号ＬＶＳ１をセレクタ１３及びデータ保持部１６に供給し、論理レベル０の低電圧化信号ＬＶＳ２をＥＣＣ回路１４に供給しているものとする。

【0091】

低電圧テストにおいて、ＬＳＩテスタ２００は、先ず、半導体装置１０のテスト用端子Ｔ０にテスト信号ＴＥ１を送出し（ステップＳ５１）、その後、半導体装置１０のデータ端子Ｔ１に低電圧テストの実行を促す低電圧テストコマンドを送出する（ステップＳ５２）。

【0092】

コントローラ１２は、テスト信号ＴＥ１を受けると、データ端子Ｔ１を介して受信されたテストコマンドを認識可能なテストコマンド受信モードを開始する（ステップＳ６１）。その後、コントローラ１２は、低電圧テストコマンドを受けると、論理レベル１の低電圧化信号ＬＶＳ１をセレクタ１３及びデータ保持部１６に供給する（Ｓ６２）。これにより、セレクタ１３がデータ保持部１６から供給されるデータをＥＣＣ回路１４に出力するようになる。

【0093】

なお、コントローラ１２は、低電圧テストの際、論理レベル０の低電圧化信号ＬＶＳ２をＥＣＣ回路１４に供給し続ける。よって、ＥＣＣ回路１４は、低電圧テストの間には通常モードで動作をする。

【0094】

データ保持部１６は、ステップＳ６２で供給された論理レベル１の低電圧化信号ＬＶＳ１を受けると、テスト用データをセレクタを介してＥＣＣ回路１４に供給する（ステップＳ７１）。上記したように、このテスト用データには、ＥＣＣ回路１４が誤り訂正可能な最大数のエラービットを含んだデータを用いるのが好ましい。

【0095】

ＥＣＣ回路１４は、このテストデータの供給を受けると通常の誤り訂正処理の動作を実行し（ステップＳ８１）、当該誤り訂正処理によって訂正された訂正処理済みのデータをコントローラ１２へ送出する（ステップＳ８２）。

【0096】

コントローラ１２は、ＥＣＣ回路１４から訂正処理済みデータを受けると、これをデータ端子Ｔ１を介してＬＳＩテスタ２００へ出力する（ステップＳ６３）。

【0097】

ＬＳＩテスタ２００は、半導体装置１０Ａのデータ端子Ｔ１から送出された訂正処理済みが期待データと一致しているか否かを比較し、その比較結果を低電圧テスト結果として表示する（ステップＳ５３）。

【0098】

なお、必要に応じてステップＳ６２以降の処理は繰り返しなされる。すなわち、コントローラ１２は、ステップＳ６３にて訂正処理済みデータを出力した後に、論理レベル０の低電圧化信号ＬＶＳ１を供給し、再びステップＳ６２を実行して論理レベル１の低電圧化信号ＬＶＳ１を供給してもよい。当然、再度ステップＳ６２が実行されると、半導体装置１０側ではステップＳ７１、Ｓ８１、Ｓ８２、Ｓ６３が再度実行され、ステップＳ６３において出力された訂正処理済みデータについてステップＳ５３で比較が行われる。

【0099】

上記繰り返しにより、ＥＣＣ回路１４で消費される電流量が大となる状態を継続させ、レギュレータ１１が生成する内部電源電圧ＶＩＤの電圧値を低下させることで、低電圧状態で正常に誤り訂正が成されるかを確認することができる。

【0100】

上記実施例の説明において、ＥＣＣ回路１４は、低電圧テスト時に通常の誤り訂正処理を実行するとしたが、低電圧テスト時に供給されたテスト用データをレジスタ１４Ａに保持し、それを誤り訂正して誤り訂正処理済みデータを出力し、再度レジスタ１４Ａに保持されたテストデータを誤り訂正して誤り訂正済みデータを出力することを繰り返す動作をしてもよい。その場合には、ＬＳＩテスタ２００またはデータ保持部１６からのテストデータ供給は一度でよい。

【0101】

上記実施例の説明においては、消費電流テスト及び低電圧テスト時にはＬＳＩテスタ２００またはデータ保持部１６から供給するとしたが、半導体装置１０にメモリ２０が接続されている場合には、メモリ２０にテストデータを保持させておき、メモリ２０からテストデータを供給することとしてもよい。

【0102】

特に、ＥＣＣ回路１４が、上記反復処理を行う復号法で誤り訂正処理を行う回路であった場合の消費電流テストにおいては、テストモードにおけるＥＣＣ回路１４の誤り訂正処理時の消費電流は、供給されるデータのエラービット数の多少に関わらずほとんど変わらない。なぜならば、上記したように、全ラウンドの各々で供給されたデータと同一のデータを誤り訂正演算するため、必ず予め定められたラウンド数繰り返し誤り訂正処理がなされるからである。よって、この場合、メモリ２０から任意のデータを読み出してＥＣＣ回路１４に供給してもテストの正確性や効率に問題は生じない。