知財求人 - 知財ポータルサイト「IP Force」
▶ インフィニオン テクノロジーズ オーストリア アーゲーの特許一覧
特開2024-50503ウェーハコンポジット、半導体デバイスおよび半導体回路の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024050503
(43)【公開日】2024-04-10
(54)【発明の名称】ウェーハコンポジット、半導体デバイスおよび半導体回路の製造方法
(51)【国際特許分類】
H01L 21/02 20060101AFI20240403BHJP
H01L 27/12 20060101ALI20240403BHJP
H01L 21/301 20060101ALI20240403BHJP
【ＦＩ】
H01L21/02 B
H01L27/12 Z
H01L21/02 C
H01L21/78 M
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023167616
(22)【出願日】2023-09-28
(31)【優先権主張番号】22198708
(32)【優先日】2022-09-29
(33)【優先権主張国・地域又は機関】EP
(71)【出願人】
【識別番号】516153409
【氏名又は名称】インフィニオン テクノロジーズ オーストリア アーゲー
【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ
【住所又は居所原語表記】Ｓｉｅｍｅｎｓｓｔｒ． ２， Ａ－９５００ Ｖｉｌｌａｃｈ， Ａｕｓｔｒｉａ
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100098501
【弁理士】
【氏名又は名称】森田 拓
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100134315
【弁理士】
【氏名又は名称】永島 秀郎
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】イェアク ブッシュ
(72)【発明者】
【氏名】デレク デビー
(72)【発明者】
【氏名】トーマス フィッシャー
(72)【発明者】
【氏名】ヘアマン グルーバー
(72)【発明者】
【氏名】ダニエル ポーヴォル
(72)【発明者】
【氏名】マティアス シュミット
【テーマコード（参考）】
5F063
【Ｆターム（参考）】
5F063AA11
5F063BA11
5F063CB00
5F063CB05
5F063CB06
5F063CB08
5F063CB25
5F063CB26
5F063CB27
5F063CC21
(57)【要約】
【課題】ウェーハコンポジット、半導体デバイスおよび半導体デバイスの製造方法。
【解決手段】デバイス層（１１０）および絶縁体層（１２０）を含む層スタック（１３０）が形成される。デバイス層（１１０）は、電子要素（３１５）を含む。絶縁体層（１２０）は、デバイス層（１１０）の背面（１１２）に隣接する。スペーサディスク（１９０）は、層スタック（１３０）のデバイス層（１１０）とは反対の側に接着ボンディングされる。スペーサディスク（１９０）および層スタック（１３０）は、ウェーハコンポジット（１００）を形成する。ウェーハコンポジット（１００）は、複数の個々の半導体チップ（９００）に分割され、各半導体チップ（９００）は、層スタック（１３０）の部分およびスペーサディスク（１９０）の部分を含む。
【選択図】図５Ｃ
【解決手段】デバイス層（１１０）および絶縁体層（１２０）を含む層スタック（１３０）が形成される。デバイス層（１１０）は、電子要素（３１５）を含む。絶縁体層（１２０）は、デバイス層（１１０）の背面（１１２）に隣接する。スペーサディスク（１９０）は、層スタック（１３０）のデバイス層（１１０）とは反対の側に接着ボンディングされる。スペーサディスク（１９０）および層スタック（１３０）は、ウェーハコンポジット（１００）を形成する。ウェーハコンポジット（１００）は、複数の個々の半導体チップ（９００）に分割され、各半導体チップ（９００）は、層スタック（１３０）の部分およびスペーサディスク（１９０）の部分を含む。
【選択図】図５Ｃ
【特許請求の範囲】
【請求項1】
半導体回路を製造する方法であって、前記方法は、
デバイス層（１１０）および絶縁体層（１２０）を備える層スタック（１３０）を形成するステップであって、前記デバイス層（１１０）は、電子要素（３１５）を備え、前記絶縁体層（１２０）は、前記デバイス層（１１０）の背面（１１２）に隣接するステップと、
スペーサディスク（１９０）を前記層スタック（１３０）の前記デバイス層（１１０）とは反対の側に接着ボンディングするステップであって、前記スペーサディスク（１９０）および前記層スタック（１３０）は、ウェーハコンポジット（１００）を形成するステップと、
前記ウェーハコンポジット（１００）を複数の個々の半導体チップ（９００）に分割するステップであって、各半導体チップ（９００）は、前記層スタック（１３０）の部分および前記スペーサディスク（１９０）の部分を備えるステップと、
を含む方法。
デバイス層（１１０）および絶縁体層（１２０）を備える層スタック（１３０）を形成するステップであって、前記デバイス層（１１０）は、電子要素（３１５）を備え、前記絶縁体層（１２０）は、前記デバイス層（１１０）の背面（１１２）に隣接するステップと、
スペーサディスク（１９０）を前記層スタック（１３０）の前記デバイス層（１１０）とは反対の側に接着ボンディングするステップであって、前記スペーサディスク（１９０）および前記層スタック（１３０）は、ウェーハコンポジット（１００）を形成するステップと、
前記ウェーハコンポジット（１００）を複数の個々の半導体チップ（９００）に分割するステップであって、各半導体チップ（９００）は、前記層スタック（１３０）の部分および前記スペーサディスク（１９０）の部分を備えるステップと、
を含む方法。
【請求項2】
前記デバイス層（１１０）の厚さｔｈ１は、多くとも１００μｍであり、
前記層スタック（１３０）の厚さｔｈ３および前記スペーサディスク（１９０）の厚さｔｈ４の合計は、少なくとも１００μｍである、
請求項１に記載の方法。
前記層スタック（１３０）の厚さｔｈ３および前記スペーサディスク（１９０）の厚さｔｈ４の合計は、少なくとも１００μｍである、
請求項１に記載の方法。
【請求項3】
前記スペーサディスク（１９０）を前記層スタック（１３０）に接着ボンディングするステップは、接着テープ（１５５）を、前記層スタック（１３０）の前記デバイス層（１１０）とは反対の側に適用するステップを含み、
前記接着テープ（１５５）は、部分的に架橋された樹脂を備える、
請求項１または２に記載の方法。
前記接着テープ（１５５）は、部分的に架橋された樹脂を備える、
請求項１または２に記載の方法。
【請求項4】
前記スペーサディスク（１９０）を前記層スタック（１３０）に接着ボンディングするステップは、前記スペーサディスク（１９０）を前記接着テープ（１５５）の前記層スタック（１３０）とは反対の側で前記接着テープ（１５５）に取り付けるステップをさらに含む、
請求項３に記載の方法。
請求項３に記載の方法。
【請求項5】
前記スペーサディスク（１９０）を前記絶縁体層（１２０）に接着ボンディングするステップは、前記接着テープを前記絶縁体層（１２０）上に適用した後、かつ、前記スペーサディスク（１９０）を前記接着テープ（１５５）に取り付けた後、前記部分的に架橋された樹脂を硬化させるステップをさらに含む、
請求項４に記載の方法。
請求項４に記載の方法。
【請求項6】
前記部分的に架橋された樹脂を硬化させるステップは、前記部分的に架橋された樹脂に圧縮応力を与えるステップをさらに含む、
請求項５に記載の方法。
請求項５に記載の方法。
【請求項7】
前記層スタック（１３０）を形成するステップは、前記電子要素（３１５）を前記デバイス層（１１０）内に形成するステップの後、前記絶縁体層（１２０）を前記デバイス層（１１０）の背面に堆積させるステップおよび／または熱成長させるステップを含む、
請求項１から６のいずれかに記載の方法。
請求項１から６のいずれかに記載の方法。
【請求項8】
前記方法は、
前記デバイス層（１１０）を薄膜化する前に、または、前記絶縁体層（１２０）を形成する前に、基板キャリア（２００）を前記デバイス層（１１０）に取り付けるステップと、
前記スペーサディスク（１９０）を前記絶縁体層（１２０）に接着ボンディングした後、早い時期に、前記基板キャリア（２００）を除去するステップと、
をさらに含む、
請求項１から７のいずれかに記載の方法。
前記デバイス層（１１０）を薄膜化する前に、または、前記絶縁体層（１２０）を形成する前に、基板キャリア（２００）を前記デバイス層（１１０）に取り付けるステップと、
前記スペーサディスク（１９０）を前記絶縁体層（１２０）に接着ボンディングした後、早い時期に、前記基板キャリア（２００）を除去するステップと、
をさらに含む、
請求項１から７のいずれかに記載の方法。
【請求項9】
半導体回路を製造する方法であって、前記方法は、
ウェーハコンポジット（１００）を提供するステップであって、前記ウェーハコンポジット（１００）は、層スタック（１３０）、接着テープ（１５５）および前記接着テープ（１５５）の前記層スタック（１３０）とは反対の側のスペーサディスク（１９０）を備え、前記層スタック（１３０）は、少なくとも、デバイス層（１１０）および前記デバイス層（１１０）に接触する絶縁体層（１２０）を備え、電子要素（１１４）は、前記デバイス層（１１０）内に形成され、前記接着テープ（１５５）は、前記層スタック（１３０）の前記デバイス層（１１０）とは反対の側にあるステップと、
前記ウェーハコンポジット（１００）を複数の個々の半導体チップ（９００）にダイシングするステップであって、各半導体チップ（９００）は、前記層スタック（１３０）の部分および前記スペーサディスク（１９０）の部分を備えるステップと、
を含む方法。
ウェーハコンポジット（１００）を提供するステップであって、前記ウェーハコンポジット（１００）は、層スタック（１３０）、接着テープ（１５５）および前記接着テープ（１５５）の前記層スタック（１３０）とは反対の側のスペーサディスク（１９０）を備え、前記層スタック（１３０）は、少なくとも、デバイス層（１１０）および前記デバイス層（１１０）に接触する絶縁体層（１２０）を備え、電子要素（１１４）は、前記デバイス層（１１０）内に形成され、前記接着テープ（１５５）は、前記層スタック（１３０）の前記デバイス層（１１０）とは反対の側にあるステップと、
前記ウェーハコンポジット（１００）を複数の個々の半導体チップ（９００）にダイシングするステップであって、各半導体チップ（９００）は、前記層スタック（１３０）の部分および前記スペーサディスク（１９０）の部分を備えるステップと、
を含む方法。
【請求項10】
半導体デバイスを製造する方法であって、
前記方法は、半導体チップ（９００）を提供するステップを含み、
前記半導体チップ（９００）は、デバイス層部（９１０）、前記デバイス層部（９１０）の背面（９１２）に接触する絶縁体層部（９２０）、前記絶縁体層部（９２０）の前記デバイス層部（９１０）とは反対の側に形成される接着材層（９５０）および前記接着材層（９５０）の前記絶縁体層部（９２０）とは反対の側に形成されるスペーサ層（９９０）を備え、電子要素（３１５）は、前記デバイス層部（９１０）内に形成され、コンタクトパッド（９１６）は、前記デバイス層部（９１０）のコンタクト側の面に形成され、
前記方法は、前記コンタクトパッド（９１６）とデバイス端子（９７２）との間の電気接続を形成するステップを含む、
方法。
前記方法は、半導体チップ（９００）を提供するステップを含み、
前記半導体チップ（９００）は、デバイス層部（９１０）、前記デバイス層部（９１０）の背面（９１２）に接触する絶縁体層部（９２０）、前記絶縁体層部（９２０）の前記デバイス層部（９１０）とは反対の側に形成される接着材層（９５０）および前記接着材層（９５０）の前記絶縁体層部（９２０）とは反対の側に形成されるスペーサ層（９９０）を備え、電子要素（３１５）は、前記デバイス層部（９１０）内に形成され、コンタクトパッド（９１６）は、前記デバイス層部（９１０）のコンタクト側の面に形成され、
前記方法は、前記コンタクトパッド（９１６）とデバイス端子（９７２）との間の電気接続を形成するステップを含む、
方法。
【請求項11】
デバイス層（１１０）および絶縁体層（１２０）を備える層スタック（１３０）と、
前記層スタック（１３０）の前記デバイス層（１１０）とは反対の側の接着テープ（１５５）と、
前記接着テープ（１５５）の前記絶縁体層（１２０）とは反対の側のスペーサディスク（１９０）と、
を備えるウェーハコンポジットであって、
前記デバイス層（１１０）は、電子要素（３１５）を備え、前記絶縁体層（１２０）は、前記デバイス層（１１０）の背面（１１２）に接触し、
前記スペーサディスク（１９０）および前記層スタック（１３０）の横方向の形状および寸法は、同一である、
ウェーハコンポジット。
前記層スタック（１３０）の前記デバイス層（１１０）とは反対の側の接着テープ（１５５）と、
前記接着テープ（１５５）の前記絶縁体層（１２０）とは反対の側のスペーサディスク（１９０）と、
を備えるウェーハコンポジットであって、
前記デバイス層（１１０）は、電子要素（３１５）を備え、前記絶縁体層（１２０）は、前記デバイス層（１１０）の背面（１１２）に接触し、
前記スペーサディスク（１９０）および前記層スタック（１３０）の横方向の形状および寸法は、同一である、
ウェーハコンポジット。
【請求項12】
前記デバイス層（１１０）の厚さｔｈ１は、多くとも１００ｎｍであり、
前記層スタック（１３０）の厚さｔｈ３および前記スペーサディスク（１９０）の厚さｔｈ４の合計は、少なくとも１００μｍである、
請求項１１に記載のウェーハコンポジット。
前記層スタック（１３０）の厚さｔｈ３および前記スペーサディスク（１９０）の厚さｔｈ４の合計は、少なくとも１００μｍである、
請求項１１に記載のウェーハコンポジット。
【請求項13】
半導体デバイスであって、前記半導体デバイスは、
デバイス層部（９１０）と、
前記デバイス層部（９１０）の背面（９１２）に接触する絶縁体層部（９２０）と、
前記絶縁体層部（９２０）の前記デバイス層部（９１０）とは反対の側の接着材層（９５０）と、
前記接着材層（９５０）の前記絶縁体層部（９２０）とは反対の側のスペーサ層（９９０）と、
を備え、
前記デバイス層部（９１０）は、電子要素（３１５）と、前記デバイス層部（９１０）のコンタクト側の面（９１１）に形成されるコンタクトパッド（９１６）と、を備える、
半導体デバイス。
デバイス層部（９１０）と、
前記デバイス層部（９１０）の背面（９１２）に接触する絶縁体層部（９２０）と、
前記絶縁体層部（９２０）の前記デバイス層部（９１０）とは反対の側の接着材層（９５０）と、
前記接着材層（９５０）の前記絶縁体層部（９２０）とは反対の側のスペーサ層（９９０）と、
を備え、
前記デバイス層部（９１０）は、電子要素（３１５）と、前記デバイス層部（９１０）のコンタクト側の面（９１１）に形成されるコンタクトパッド（９１６）と、を備える、
半導体デバイス。
【請求項14】
前記デバイス層部（９１０）の厚さは、多くとも１００ｎｍであり、
前記デバイス層部（９１０）の厚さ、前記絶縁体層部（９２０）の厚さおよび前記スペーサ層（９９０）の厚さの合計は、少なくとも１００μｍである、
請求項１３に記載の半導体デバイス。
前記デバイス層部（９１０）の厚さ、前記絶縁体層部（９２０）の厚さおよび前記スペーサ層（９９０）の厚さの合計は、少なくとも１００μｍである、
請求項１３に記載の半導体デバイス。
【請求項15】
前記半導体デバイスは、
デバイス端子（９７２）と、
前記コンタクトパッド（９１６）と前記デバイス端子（９７２）との間のワイヤリング接続（９７１）と、
をさらに備える、
請求項１３または１４に記載の半導体デバイス。
デバイス端子（９７２）と、
前記コンタクトパッド（９１６）と前記デバイス端子（９７２）との間のワイヤリング接続（９７１）と、
をさらに備える、
請求項１３または１４に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の例は、半導体回路、特にＳＯＩデバイスの製造方法に関するものである。本開示はまた、半導体ウェーハおよび半導体デバイスを含むウェーハコンポジットに関するものである。
【背景技術】
【0002】
より薄いシリコンデバイスに向かう進行中の傾向は、部分的には、半導体バルクにおける寄生効果を減少し、高価な半導体材料を削減する要求によって推進される。関係する技術の１つは、シリコン・オン・インシュレータ（ＳＯＩ）技術であり、これは、層状のシリコン・絶縁体・シリコン基板内、または、層状のシリコン・絶縁体基板内のシリコン半導体デバイスの製造に関する。ＳＯＩベースのデバイスは、アクティブな半導体層が通常二酸化ケイ素の電気絶縁体上にあるという点で、絶縁体ベースのないシリコン層から作られる従来のデバイスと異なる。より薄い半導体層は、寄生容量および成長する結晶性半導体材料の量を減少させる。
【0003】
半導体デバイス、特に薄い半導体デバイスの製造において、より高い生産性および収益率の一定の要求が存在する。
【発明の概要】
【課題を解決するための手段】
【0004】
要求は、独立請求項に記載の主題により満たされる。
【0005】
本開示の実施形態は、半導体デバイスの製造方法に関する。デバイス層および絶縁体層を含む層スタックが形成される。デバイス層は、電子要素を含む。絶縁体層は、デバイス層の背面に隣接する。スペーサディスクは、層スタックのデバイス層とは反対の側に接着ボンディングされる。スペーサディスクおよび層スタックは、ウェーハコンポジットを形成する。ウェーハコンポジットは、複数の個々の半導体チップに分割され、各半導体チップは、層スタックの部分およびスペーサディスクの部分を含む。
【0006】
本開示の他の実施形態は、半導体デバイスを製造する他の方法に関する。ウェーハコンポジットが提供され、ウェーハコンポジットは、層スタック、接着テープおよび接着テープの層スタックとは反対の側のスペーサディスクを含む。層スタックは、少なくとも、デバイス層およびデバイス層に接触する絶縁体層を含む。電子要素は、デバイス層内に形成される。接着テープは、層スタックのデバイス層とは反対の側にある。ウェーハコンポジットは、複数の個々の半導体チップにダイシングされ、各半導体チップは、層スタックの部分およびスペーサディスクの部分を含む。
【0007】
本開示のさらなる実施形態は、半導体デバイスを製造するさらなる方法に関する。半導体チップが提供される。半導体チップは、デバイス層部、デバイス層部の背面に接触する絶縁体層部、絶縁体層部のデバイス層部とは反対の側に形成される接着材層および接着材層の絶縁体層部とは反対の側に形成されるスペーサ層を含む。電子要素は、デバイス層部内に形成される。コンタクトパッドは、デバイス層部のコンタクト側の面に形成される。電気接続は、コンタクトパッドとデバイス端子との間に形成される。
【0008】
本開示の他の実施形態は、ウェーハコンポジットに関する。層スタックは、デバイス層および絶縁体層を含み、デバイス層は、電子要素を含み、絶縁体層は、デバイス層の背面に接触する。接着テープは、層スタックのデバイス層とは反対の側にある。スペーサディスクは、接着テープの絶縁体層とは反対の側にあり、スペーサディスクおよび層スタックの横方向の形状および寸法は、同一である。
【0009】
本開示の他の実施形態は、電子要素を含むデバイス層部を有する半導体デバイスに関する。コンタクトパッドは、デバイス層部のコンタクト側の面に形成される。絶縁体層部は、デバイス層部の背面に接触する。接着材層は、絶縁体層部のデバイス層部とは反対の側にある。スペーサ層は、接着材層の絶縁体層部とは反対の側にある。
【0010】
当業者は、以下の詳細な説明を読み、添付の図面を見ると、追加の特徴および効果を認識するであろう。
【0011】
添付の図面は、実施形態をさらに理解するために本願明細書内に含まれ、本願明細書内に組み込まれ、本願明細書の一部を構成する。図面は、ウェーハコンポジット、半導体デバイスおよび半導体回路の製造方法の実施形態を示し、説明とともに実施形態の原則を説明するように機能する。図面は、縮尺どおりではなく、図示の目的のみのためである。対応する要素は、特に述べられない場合、複数の図面において同じ参照符号によって示される。
【図面の簡単な説明】
【0012】
【図1】図１Ａから図１Ｃは、層スタックおよび層スタックを含むウェーハコンポジットの概略垂直断面図（ウェーハコンポジットを複数の半導体チップに分割する前後）を示し、一実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図2A】層スタックおよび層スタックを含むウェーハコンポジットの概略垂直断面図（基板キャリアの除去前）を示し、基板キャリアを用いて、一実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図2B】層スタックおよび層スタックを含むウェーハコンポジットの概略垂直断面図（基板キャリアの除去前）を示し、基板キャリアを用いて、一実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図2C】層スタックおよび層スタックを含むウェーハコンポジットの概略垂直断面図（基板キャリアの除去前）を示し、基板キャリアを用いて、一実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図2D】層スタックおよび層スタックを含むウェーハコンポジットの概略垂直断面図（基板キャリアの除去後）を示し、基板キャリアを用いて、一実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図3A】さらなる半導体層を含む層スタックおよび層スタックを含むウェーハコンポジットの概略垂直断面図（基板キャリアの除去前）を示し、他の実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図3B】さらなる半導体層を含む層スタックおよび層スタックを含むウェーハコンポジットの概略垂直断面図（基板キャリアの除去前）を示し、他の実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図3C】さらなる半導体層を含む層スタックおよび層スタックを含むウェーハコンポジットの概略垂直断面図（基板キャリアの除去前）を示し、他の実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図3D】さらなる半導体層を含む層スタックおよび層スタックを含むウェーハコンポジットの概略垂直断面図（基板キャリアの除去後）を示し、他の実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図4A】層スタックおよびスペーサディスクの概略垂直断面図（スペーサディスクを層スタックに取り付ける前）を示し、一実施形態に従って、スペーサ層を層スタックに取り付けるための圧縮力を用いて、スペーサ層を有する半導体回路を製造する方法を示す。
【図4B】層スタックおよびスペーサディスクの概略垂直断面図（スペーサディスクを層スタックに取り付けた後）を示し、一実施形態に従って、スペーサ層を層スタックに取り付けるための圧縮力を用いて、スペーサ層を有する半導体回路を製造する方法を示す。
【図5A】スペーサ層を有する半導体チップの概略垂直断面図（パッケージングの前）を示し、他の実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図5B】スペーサ層を有する半導体チップの概略垂直断面図（パッケージングの間）を示し、他の実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図5C】スペーサ層を有する半導体デバイスの概略垂直断面図（パッケージングの後）を示し、他の実施形態に従って、スペーサ層を有する半導体回路を製造する方法を示す。
【図6】さらなる実施形態に従って、スペーサ層を有する半導体デバイスの概略垂直断面図を示す。
【発明を実施するための形態】
【0013】
以下の詳細な説明において、添付の図面が参照され、図面は、詳細な説明の一部を形成し、図面には、ウェーハコンポジット、半導体デバイスおよび半導体デバイスの製造方法が実践されてもよい特定の実施形態が図示例として示される。他の実施形態が利用されてもよく、本開示の範囲を逸脱することなく、構造的または論理的な変更が行われてもよいことを理解されたい。例えば、一実施形態のために図示または記載されている特徴は、他の実施形態においてまたは他の実施形態と連動して用いられ、さらなる実施形態を生じてもよい。本開示がこの種の修正および変更を含むということが意図されている。例は、特定の言語を用いて記載されているが、特定の言語は、添付の特許請求の範囲を制限するものとして解釈されるべきではない。
【0014】
「有する」、「含む」、「備える」などの用語は、限定されるものではなく、記載された構造、要素または特徴の存在を示すが、追加の要素または特徴の存在を排除するものではない。文脈が別途明らかに指示しない限り、「ａ」、「ａｎ」および「ｔｈｅ」という冠詞は、複数および単数を含むことを意図する。
【0015】
「電気的に接続される」という用語は、電気的に接続される要素間の永続的な低抵抗のオーム接続、例えば、関連する要素間の直接接触、または、金属および／または高ドーピング半導体材料を介した低抵抗の接続を記載する。
【0016】
物理的な寸法のために与えられる範囲は、境界値を含む。例えば、パラメータｙのためのａからｂの範囲は、ａ≦ｙ≦ｂとして読める。同じことは、「多くとも」および「少なくとも」のような１つの境界を有する範囲にも当てはまる。
【0017】
「上に」という用語は、「直接上に」のみを意味するものとして解釈されてはならない。むしろ、１つの要素が他の要素の「上に」位置決めされる場合（例えば、１つの層が他の層の「上に」または基板の「上に」ある場合）、さらなる構成要素（例えば、さらなる層）は、２つの要素の間に位置決めされてもよい（例えば、層が基板の「上に」ある場合、さらなる層は、前記層と基板との間に位置決めされてもよい）。
【0018】
層および層構造の文脈において、「反対の」という前置詞は、層の反対の主要な面上の配置を意味するために用いられる。例えば、水平層Ｘの水平層Ｂとは反対の側に形成される水平層Ａは、垂直方向に層Ｘによって層Ｂから分離される。
【0019】
本開示に従って半導体デバイスを製造する方法は、デバイス層および絶縁体層を含む層スタックを形成するステップを含んでもよい。デバイス層は、電子要素を含む。絶縁体層は、デバイス層の背面に隣接する。スペーサディスクは、層スタックのデバイス層とは反対の側に接着（接着ボンディング）され、スペーサディスクおよび層スタックは、ウェーハコンポジットを形成する。ウェーハコンポジットは、複数の個々の半導体チップ（ダイ）に分割され、各半導体チップは、層スタックの部分およびスペーサディスクの部分を含む。
【0020】
デバイス層は、単結晶の半導体材料に基づき、電子要素の半導体の部分を形成するドーピング領域を含む。半導体材料は、元素半導体、例えば、シリコンもしくはゲルマニウム、または、化合物半導体、例えば、ＩＶ／ＩＶ化合物半導体、例えば、シリコンゲルマニウムＳｉＧｅもしくは炭化ケイ素ＳｉＣ、または、ＩＩＩ／Ｖ化合物半導体、例えば、ヒ化ガリウムＧａＡｓもしくは窒化ガリウムＧａＮでもよい。デバイス層は、他の材料、例えば、絶縁体材料、例えば、シリコン酸化物、窒化ケイ素および／またはドープガラスまたはアンドープガラス、および／または、高導電性材料、例えば、ドープ多結晶シリコン、元素金属、金属化合物および／または金属合金を含んでもよい。電子要素は、ダイオード、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）、接合電界効果トランジスタ（ＪＦＥＴ）および／または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のような半導体要素を含んでもよい。例えば、電子要素は、ゲート駆動回路、力率補正回路、モータ制御回路、無線充電回路、高周波スイッチおよび／または論理回路の要素でもよい。
【0021】
デバイス層は、水平面の実質的に平らな前面（デバイス層前面）およびデバイス層前面とは反対の実質的に平らな背面（デバイス層背面）を有し、電子要素の少なくともいくつかのドーピング領域は、前面からデバイス層内に延在する。デバイス層前面に対する垂線は、垂直方向を定義する。
【0022】
デバイス層前面およびデバイス層背面は、互いに対して少なくともほぼ平行であるので、デバイス層前面とデバイス層背面との間のデバイス層の厚さは、均一である。
【0023】
絶縁体層は、同種の層でもよいし、または、異なる組成物および／または内部構造の２つ以上の副層を含む層スタックでもよい。例えば、絶縁体層は、熱成長したシリコン酸化物層、堆積したシリコン酸化物層および／または堆積したシリコン窒化物層を含んでもよい。絶縁体層は、デバイス層とは反対側の実質的に平らな前面（絶縁体層前面）と、デバイス層に配向される実質的に平らな背面（絶縁体層背面）と、を有する。絶縁体層前面および絶縁体層背面は、互いに対して少なくともほぼ平行であるので、絶縁体層前面と絶縁体層背面との間の絶縁体層の厚さは、少なくともほぼ均一である。絶縁体層背面は、デバイス層背面に直接接触してもよい。
【0024】
スペーサディスクは、固体またはパターン付きディスクでもよい。スペーサディスクの材料は、同種でもよい。代替的には、スペーサディスクは、異なる組成物および／または内部構造の２つ以上の垂直にスタックされた層を含んでもよい。例えば、スペーサディスクは、金属含有層から成ってもよいし、もしくは、これを含んでもよく、単結晶シリコンのような半導体材料の層から成ってもよいし、もしくは、これを含んでもよく、または、絶縁体層、例えば、ガラス、セラミックまたは樹脂、例えば、高耐熱性プラスチックから成ってもよいし、もしくは、これを含んでもよい。
【0025】
スペーサディスクは、デバイス層とは反対の絶縁体層前面に直接接着ボンディングされてもよい。代替的には、層スタックは、絶縁体層前面に形成されるさらなる半導体層を含んでもよく、スペーサディスクは、さらなる半導体層の絶縁体層とは反対の側に接着ボンディングされてもよい。
【0026】
スペーサディスクを絶縁体層に接着ボンディングするステップは、接着剤またはグルーを、絶縁体層前面および／またはスペーサディスクの実装面（スペーサディスク実装面）に適用するステップと、絶縁体層前面およびスペーサディスク実装面をこれらの間の接着剤に接触させるステップと、を含んでもよい。接着剤は、例えば、液体状態で、または、接着テープの構成要素として適用されてもよい。接着剤は、導電性または非導電性でもよい。
【0027】
スペーサディスクは、導電性または絶縁性でもよく、絶縁性または導電性であることから離れて、スペーサディスクは、任意の他の電気的機能を欠いてもよい。特に、スペーサディスクは、能動電子要素を欠いている。スペーサディスクは、層スタックと同じ横方向の形状および寸法を有してもよい。スペーサディスクを層スタックに接着ボンディングするステップは、周囲温度でまたは摂氏２００度未満のわずかに高い温度のみで、および／または、適度な機械力のみによって完了されてもよいので、スペーサディスクは、層スタックを危機的な状態におくことなく適用されうる。
【0028】
ウェーハコンポジットを分割することは、第１および第２の切り溝（ｋｅｒｆ ｓｔｒｅｅｔ）に沿った機械的切り出し、レーザーによる切り出し、化学エッチングおよび／または化学物理エッチングを含んでもよく、第２の切り溝は、第１の切り溝に垂直に伸びる。分割プロセスは、ウェーハコンポジットを、矩形の水平断面を有する複数の実質的に同一の半導体チップにダイシングする。
【0029】
スペーサディスクの適切な厚さを選択することによって、ウェーハコンポジットの垂直延在長さ（厚さ）およびウェーハコンポジットから製造される半導体チップの厚さを調節することができる。特に、比較的薄いデバイス層および薄い絶縁体層を有する層スタックに基づくウェーハコンポジットおよび半導体チップは、半導体チップのさらなる処理のために、従来のテストおよびパッケージング装置に対するウェーハコンポジットおよび半導体チップの互換性を確実にするのに十分な厚さを有するように作成することができる。
【0030】
デバイス層の厚さは、多くとも１００μｍでもよく、層スタックの厚さおよびスペーサディスクの厚さの合計は、少なくとも１００μｍである。
【0031】
特に、堆積および／または熱酸化によって形成された絶縁体層に基づくＳＯＩデバイスのために、デバイス層は、１μｍ未満、例えば、１００ｎｍ未満または５０ｎｍ未満の厚さを有してもよく、絶縁体層は、５０μｍ未満、例えば、１０μｍ未満の厚さを有してもよく、その結果、層スタックの総厚さは、数マイクロメートル未満でもよい。一方、アセンブリ、テストおよびパッケージングのための多くのツールは、少なくとも１００μｍ、２００μｍまたは５００μｍのウェーハ厚さまたはチップ厚さのために設計される。スペーサディスクは、修理（変換）することなく、アセンブリ、テストおよびパッケージングのための従来のツールの使用を容易にする。
【0032】
スペーサディスクを層スタックに接着ボンディングするステップは、接着テープを、デバイス層の反対側で層スタックに適用することを含んでもよく、接着テープは、部分的に架橋された樹脂を含んでもよい。
【0033】
樹脂は、完全には架橋されず、樹脂が室温で流れない程度に部分的に架橋される。特に、樹脂は、樹脂が室温でまったく流れない程度に架橋してもよい。
【0034】
液体接着剤とは異なり、接着テープ上の部分的に架橋された樹脂は、高い整合性をもって本質的に適用されるので、ほとんど労力を要せず、スペーサディスクおよび層スタックの実装面が、接着テープの両側で、互いに非常に平行になり、アセンブリ、テストおよびパッケージングのための既存のツールとの互換性を改善する。
【0035】
スペーサディスクを層スタックに接着ボンディングするステップは、スペーサ層を接着テープの層スタックとは反対の側で接着テープに取り付けるステップをさらに含んでもよい。
【0036】
接着テープは、最初に層スタックに適用されてもよく、次に、スペーサディスクは、層スタックの反対側の接着テープに取り付けられてもよい。代替的には、スペーサディスクは、最初に接着テープに取り付けられてもよく、次に、層スタックは、スペーサディスクの反対側の接着テープに適用されてもよい。代替的には、スペーサディスクおよび層スタックは、同時に接着テープの反対側に取り付けられてもよい。
【0037】
接着テープを層スタック上および／またはスペーサディスク上に適用することは、ウェーハのための証明およびテストされた積層プロセスを用いてもよく、例えば、ダイアッタッチフォイルに関して、ウェーハコンポジットの横方向寸法を有してもよいフォイルの事前に製造された部分が準備されて、層スタックにボンディングされる。
【0038】
スペーサディスクを絶縁体層に接着ボンディングするステップは、接着テープを絶縁体層上に適用した後、かつ、スペーサディスクを接着テープに取り付けた後、部分的に架橋された樹脂を硬化させるステップをさらに含んでもよい。
【0039】
硬化の後、元々部分的にのみ架橋された樹脂は、以前より高い程度に架橋される。例えば、硬化の後、樹脂は、完全に架橋されてもよいか、または、少なくとも８０％架橋されてもよい。硬化は、接着テープに圧縮応力を与えるか、与えないかにかかわらず、単一の加熱ステップを含んでもよい。加熱は、接着剤を硬化させるという理由のためだけに提供されてもよい。代替的には、硬化は、他の製造ステップ、または、ウェーハコンポジットおよび／またはウェーハコンポジットから得られた半導体チップをモールド内にカプセル化するパッケージングプロセスの終了前にウェーハコンポジットから得られた半導体チップに適用される他の製造ステップの副作用である。
【0040】
部分的に架橋された樹脂を硬化させるステップは、部分的に架橋された樹脂に圧縮応力を与えるステップを含んでもよい。
【0041】
例えば、第１のボンディング装置は、最初に、接着テープを層スタック実装面に積層してもよく、次に、第１のボンディング装置または第２のボンディング装置は、スペーサディスクを、接着テープの層スタックとは反対の側に押圧し、十分なボンディング力を生成してもよい。代替的には、第１のボンディング装置は、最初に、接着テープをスペーサディスク実装面に積層してもよく、次に、第１または第２のボンディング装置は、層スタックを、接着テープのスペーサディスクとは反対の側に押圧し、十分なボンディング力を生成してもよい。
【0042】
層スタックを形成するステップは、電子回路をデバイス層内に形成するステップの後、絶縁体層を、デバイス層の背面に堆積させるステップおよび／または熱成長させるステップを含んでもよい。
【0043】
方法は、デバイス層を薄膜化する前に、または、絶縁体層を形成する前に、基板キャリアをデバイス層に取り付けるステップと、スペーサディスクを絶縁体層に接着ボンディングした後、早い時期に基板キャリアを除去するステップと、をさらに含んでもよい。
【0044】
基板キャリアは、固体またはパターン付きディスクでもよい。基板キャリアの材料は、同種でもよい。代替的には、基板キャリアは、異なる組成物および／または内部構造の２つ以上の垂直にスタックされた層を含んでもよい。例えば、基板キャリアは、金属含有層から成ってもよいし、もしくは、これを含んでもよく、単結晶または多結晶シリコンのような半導体材料の層から成ってもよいし、もしくは、これを含んでもよく、または、絶縁体層、例えば、ガラスまたは絶縁セラミックから成ってもよいし、もしくは、これを含んでもよい。基板キャリアは、絶縁体層の形成の間、薄いデバイス層を機械的に安定させてもよく、および／または、スペーサディスクを層スタックに接着ボンディングするプロセスのために、層スタックを機械的に安定させてもよい。
【0045】
半導体回路を製造する他の方法は、ウェーハコンポジットを提供するステップを含んでもよく、ウェーハコンポジットは、層スタック、接着テープおよび接着テープの層スタックとは反対の側のスペーサディスクを含む。層スタックは、少なくとも、デバイス層およびデバイス層に接触する絶縁体層を含んでもよい。電子要素は、デバイス層内に形成されてもよい。接着テープは、層スタックのデバイス層とは反対の側にある。方法は、ウェーハコンポジットを複数の個々の半導体チップにダイシングするステップをさらに含んでもよく、各半導体チップは、層スタックの部分およびスペーサディスクの部分を含む。
【0046】
半導体デバイスを製造するさらなる方法は、半導体チップを提供するステップを含んでもよく、半導体チップは、デバイス層部、デバイス層部の背面に接触する絶縁体層部、絶縁体層部のデバイス層部とは反対の側に形成される接着材層、および、接着材層の絶縁体層部とは反対の側に形成されるスペーサ層を含んでもよい。電子要素は、デバイス層部内に形成されてもよい。コンタクトパッドは、デバイス層部のコンタクト側の面に形成される。方法は、コンタクトパッドとデバイス端子との間に電気接続を形成するステップをさらに含んでもよい。
【0047】
接着材層は、絶縁体層部のデバイス層部とは反対の面に直接接触してもよい。代替的には、半導体チップは、絶縁体層部上に形成される基板層を含んでもよく、接着材層は、基板層の絶縁体層部とは反対の面に直接接触してもよい。
【0048】
電気接続を形成するステップは、ワイヤボンディングのステップを含んでもよく、ボンドワイヤは、コンタクトパッドとデバイス端子との間に形成される。
【0049】
他の実施形態は、ウェーハコンポジットに関する。ウェーハコンポジットは、層スタック、接着テープおよびスペーサディスクを含んでもよい。層スタックは、デバイス層および絶縁体層を含み、デバイス層は、電子要素を含み、絶縁体層は、デバイス層の背面に接触する。接着テープは、層スタックのデバイス層とは反対の側に位置する。スペーサディスクは、接着テープの絶縁体層とは反対の側にあり、スペーサディスクおよび層スタックの横方向の形状および寸法は、同一でもよい。
【0050】
スペーサディスクの厚さは、１ｍｍ未満であり、例えば、８００μｍ未満である。スペーサディスクは、層スタックに永続的に構造的に接続されるように形成される。接着テープは、層スタックとスペーサディスクとの間に永続的な接続を提供する。
【0051】
デバイス層の厚さは、多くとも１００μｍでもよく、層スタックの厚さおよびスペーサディスクの厚さの合計は、少なくとも１００μｍでもよい。
【0052】
例えば、デバイス層の厚さは、多くとも１０μｍ、１μｍ、１００ｎｍまたは５０ｎｍでもよい。層スタックの厚さおよびスペーサディスクの厚さの合計は、少なくとも２００μｍでもよい。
【0053】
他の実施形態は、デバイス層部、絶縁体層部、接着材層およびスペーサ層を含んでもよい半導体デバイスに関する。デバイス層部は、電子要素と、デバイス層部のコンタクト側の面に形成されるコンタクトパッドと、を含んでもよい。絶縁体層部は、デバイス層部の背面に接触する。接着材層は、絶縁体層部のデバイス層部とは反対の側にある。スペーサ層は、接着材層の絶縁体層部とは反対の側にある。
【0054】
接着材層は、絶縁体層部のデバイス層部とは反対の面に直接接触してもよい。代替的には、半導体チップは、絶縁体層部のデバイス層部とは反対の側に形成される基板層を含んでもよく、接着材層は、基板層の絶縁体層部とは反対の面に直接接触してもよい。
【0055】
接着材層は、完全にまたはほぼ完全に架橋された樹脂を含む同種の層でもよい。代替的には、接着材層は、キャリアテープ、キャリアテープと絶縁体層部との間の第１の接着材層およびキャリアテープとスペーサ層との間の第２の接着材層を含んでもよい。第１および第２の接着材層は、完全にまたはほぼ完全に架橋された樹脂を含む同種の層でもよい。
【0056】
デバイス層部の厚さは、多くとも１００μｍでもよく、例えば、多くとも１０μｍまたは１μｍでもよい。デバイス層部の厚さ、絶縁体層部の厚さおよびスペーサ層の厚さの合計は、少なくとも１００μｍ、例えば、少なくとも２００μｍでもよい。
【0057】
半導体デバイスは、デバイス端子およびコンタクトパッドとデバイス端子との間のワイヤリング接続をさらに含んでもよい。ワイヤリング接続は、コンタクトパッドとデバイス端子との間の直接の電気接続を提供する。
【0058】
【0059】
図１Ａは、デバイス層１１０および絶縁体層１２０を含む層スタック１３０を示す。
【0060】
デバイス層１１０は、単結晶の半導体材料でできていて、電子要素３１５のドーピング領域を含む。電子要素３１５は、ダイオード、バイポーラトランジスタ、絶縁ゲート型電界効果トランジスタ、接合電界効果トランジスタおよび／または絶縁ゲートバイポーラトランジスタを含み、ゲート駆動回路、力率補正回路、モータ制御回路、無線充電回路、高周波スイッチまたは論理回路の要素を形成する。
【0061】
デバイス層１１０は、平らな前面１１１（デバイス層前面１１１）および平らな背面１１２（デバイス層背面１１２）を有し、前面１１１から、電子要素３１５のドーピング領域の少なくとも一部は、デバイス層１１０内に延在する。デバイス層前面１１１およびデバイス層背面１１２は、互いに平行に伸びる。デバイス層前面１１１とデバイス層背面１１２との間のデバイス層１１０の厚さｔｈ１は、多くとも１μｍ、多くとも１００ｎｍまたは多くとも５０ｎｍである。
【0062】
絶縁体層１２０は、熱成長したシリコン酸化物層および／または堆積したシリコン酸化物層を含むシリコン酸化物層である。絶縁体層１２０は、平らな前面１２１（絶縁体層前面１２１）および平らな背面１２２（絶縁体層背面１２２）を有する。絶縁体層前面１２１および絶縁体層背面１２２は、互いに平行である。絶縁体層前面１２１と絶縁体層背面１２２との間の絶縁体層１２０の厚さｔｈ２は、多くとも５０μｍまたは多くとも１０μｍである。絶縁体層背面１２２は、デバイス層背面１１２に直接接触する。
【0063】
スペーサディスク１９０は、層スタック１３０のデバイス層１１０とは反対の側で絶縁体層前面１２１に接着ボンディングされる。
【0064】
スペーサディスク１９０は、固体ディスクである。スペーサディスク１９０は、同種でもよいし、または、異なる組成物および／または内部構造の２つ以上の垂直にスタックされた層を含んでもよい。スペーサディスク１９０は、金属含有層から成ってもよいし、もしくは、これを含んでもよく、半導体材料の層から成ってもよいし、もしくは、これを含んでもよく、または、絶縁体層、例えば、ガラス、セラミックまたは樹脂、例えば、高耐熱性プラスチックから成ってもよいし、もしくは、これを含んでもよい。
【0065】
スペーサディスク１９０は、導電性または絶縁性であり、絶縁性または導電性であることから離れて、スペーサディスク１９０は、任意の他の電気的機能を欠いている。特に、スペーサディスクは、能動電子要素を欠いている。スペーサディスク１９０は、層スタック１３０と同じ横方向形状および横方向寸法を有する。
【0066】
スペーサディスク１９０を層スタック１３０に接着ボンディングすることは、接着剤１５０を絶縁体層前面１２１におよび／またはスペーサディスク１９０の実装面１９１に適用し、次に、スペーサディスク１９０の実装面１９１を絶縁体層前面１２１上の接着剤１５０に接触させることを含む。接着ボンディングすることは、絶縁体層前面１２１とスペーサディスク１９０との間に存在する接着剤１５０を硬化させることを含んでもよい。
【0067】
図１Ｂは、図１Ａの絶縁体層１２０の前面１２１にスペーサディスク１９０を接着ボンディングすることによって得られたウェーハコンポジット１００を示す。硬化した接着剤１５０は、層スタック１３０およびスペーサディスク１９０を機械的に接続する。
【0068】
ウェーハコンポジット１００は、複数の個々の半導体チップ９００に分割される（ダイシングされる）。ウェーハコンポジット１００を分割することは、第１および第２の切り溝に沿った機械的切り出し、レーザーによる切り出し、化学エッチングおよび／または化学物理エッチングを含んでもよく、第２の切り溝は、第１の切り溝に垂直に伸びる。
【0069】
【0070】
分割プロセスは、ウェーハコンポジット１００を、矩形の水平断面を有する複数の同一の半導体チップ９００にダイシングする。各半導体チップ９００は、図１Ｂのデバイス層１１０の部分を含むデバイス層部９１０、絶縁体層１２０の部分を含む絶縁体層部９２０、硬化した接着剤１５０の部分を含む接着材層９５０およびスペーサディスク１９０の部分から形成されるスペーサ層９９０を含む。
【0071】
スペーサディスク１９０の適切な厚さを選択することによって、ウェーハコンポジット１００の厚さおよび半導体チップ９００の厚さは調整され、半導体チップ９００のさらなる処理のために、従来のテストおよびパッケージング装置に対するウェーハコンポジット１００および半導体チップ９００の互換性を確実にすることができる。
【0072】
【0073】
上述したように、デバイス層１１０および絶縁体層１２０を含む層スタック１３０は、基板キャリア２００の上面に実装され、デバイス層前面１１１は、基板キャリア２００に配向される。例えば、デバイス層１１０は、基板キャリア２００の上面にデバイス層前面１１１によってボンディングされ、ボンディングは、グルーのないボンディングまたは接着ボンディングでもよい。代替的には、層スタック１３０は、静電的にまたは空気圧により、基板キャリア２００の上面にチャックされてもよい。
【0074】
デバイス層１１０を薄膜化する前に、または、絶縁体層１２０を形成する前に、基板キャリア２００は、デバイス層１１０に取り付けられてもよい。
【0075】
図示の基板キャリア２００は、金属含有材料、半導体材料または絶縁材料の固体の同種のディスクである。基板キャリア２００は、絶縁体層１２０の形成の間、薄いデバイス層１１０を機械的に安定させてもよく、および／または、スペーサディスク１９０を層スタック１３０に接着ボンディングするプロセスのために層スタック１３０を安定させてもよい。
【0076】
図２Ａは、上述したように、基板キャリア２００の上面に実装されたデバイス層１１０および絶縁体層１２０を含む層スタック１３０を示す。基板キャリア２００は、平らな上面を有するプレートでもよく、上面の横方向の延在長さは、層スタックの横方向の延在長さより大きい。代替的には、基板キャリアは、チャックの一部でもよい。
【0077】
接着テープ１５５は、基板キャリア２００とは反対の絶縁体層１２０の露出した前面１２１に適用される。接着テープ１５５を層スタック１３０上に適用することは、ウェーハのための証明およびテストされた積層プロセスを含み、層スタック１３０の横方向寸法を有するフォイルの事前に製造された部分が準備され、層スタック１３０に接着ボンディングされる。
【0078】
図２Ｂは、絶縁体層１２０の前面１２１上の接着テープ１５５を示す。接着テープ１５５は、キャリアテープと、キャリアテープの第１の側に形成された第１の接着材層と、キャリアテープの反対の第２の側に形成された第２の接着材層と、を含んでもよい。接着材層は、樹脂が摂氏２５度でキャリアテープ上に固定される程度まで、部分的に硬化してもよい樹脂を含んでもよい。接着テープ１５５の厚さは、非常に均一である。液体接着剤と異なり、接着テープ１５５上の部分的に架橋された樹脂は、高い整合性をもって本質的に適用されるので、ほとんど労力を要せず、スペーサディスク１９０および層スタック１３０の実装面が、接着テープ１５５の両側で、互いに非常に平行になることを可能にし、アセンブリ、テストおよびパッケージングのための既存のツールとの互換性を改善する。
【0079】
スペーサディスク１９０は、接着テープ１５５の露出した側に接触させられる。
【0080】
図２Ｃは、接着テープ１５５の両側に取り付けられたスペーサディスク１９０および絶縁体層１２０を示す。接着テープ１５５の非常に均一な厚さに起因して、スペーサディスク１９０の実装面１９１および接着テープ１５５とは反対の絶縁体層前面１２１は、互いに実質的に平行に整列配置される。
【0081】
加熱は、接着材層内の接着剤を硬化させるので、加熱の後、接着剤は、以前より大きな程度に架橋される。加熱は、接着剤、例えば、樹脂を完全にまたはほぼ完全に架橋する。加熱は、単一の加熱プロセスでもよいし、または、いくつかの加熱ステップを含んでもよい。加熱は、スペーサディスク１９０が接着テープ１５５に接触させられた後、早い時期に開始してもよく、パッケージングされた半導体デバイスが出荷される前に、例えば、基板キャリア２００が除去される前に、または、ウェーハコンポジット１００がダイシングされる前に、完了してもよい。
【0082】
図２Ｄは、基板キャリアからウェーハコンポジット１００を分離した後のウェーハコンポジット１００を示す。代替的には、基板キャリア２００は、ダイシングプロセスの間用いられ、ウェーハコンポジット１００を個々の半導体チップに分割した後にはじめて除去されてもよい。
【0083】
ウェーハコンポジット１００は、層スタック１３０、接着テープ１５５およびスペーサディスク１９０を含む。層スタック１３０は、デバイス層１１０および絶縁体層１２０を含む。電子要素３１５は、デバイス層１１０内および／またはデバイス層１１０上に形成される。絶縁体層１２０は、デバイス層１１０の背面１１２に接触する。接着テープ１５５は、層スタック１３０のデバイス層１１０とは反対の側に位置し、接着テープ１５５は、絶縁体層１２０に直接接触する。接着テープ１５５は、完全にまたはほぼ完全に架橋した接着剤、例えば、樹脂を含む。スペーサディスク１９０は、接着テープ１５５の絶縁体層１２０とは反対の側にあり、スペーサディスク１９０および層スタック１３０の横方向の形状および寸法は、同一である。
【0084】
デバイス層１１０の厚さは、多くとも１００μｍでもよく、層スタック１３０の厚さｔｈ３およびスペーサディスク１９０の厚さの合計は、少なくとも１００μｍである。
【0085】
【0086】
図３Ａの層スタック１３０は、層スタック１３０が絶縁体層前面１２１に形成されるさらなる半導体層１４０を含むという点で、図２Ａの層スタック１３０と異なる。さらなる半導体層１４０は、第１の導電型の背景ドーピングを有してもよい。反対の第２の導電型のドーピング領域１４５は、絶縁体層前面１２１に配向される側からさらなる半導体層１４０内に延在してもよい。第１の導電型はｎ型でもよく、第２の導電型はｐ型でもよい。さらなる半導体層１４０の厚さは、１０μｍ未満でもよい。
【0087】
図３Ｂに示したように、接着テープ１５５は、さらなる半導体層１４０の絶縁体層１２０とは反対の側にボンディングされる。
【0088】
図３Ｃは、スペーサディスク１９０をさらなる半導体層１４０に接着ボンディングする接着テープ１５５を示す。
【0089】
図３Ｄは、以下の点、すなわち、層スタック１３０が、絶縁体層１２０のデバイス層１１０とは反対の側に形成されるさらなる半導体層１４０を含む点、接着テープ１５５が、さらなる半導体層１４０に直接接触する点、および、スペーサディスク１９０が、さらなる半導体層１４０の絶縁体層１２０とは反対の側に接着ボンディングされるという点で、図２Ｄに示されるウェーハコンポジット１００と異なるウェーハコンポジット１００を示す。
【0090】
【0091】
図４Ａは、図２Ｂを参照して記載したように、層スタック１３０の絶縁体層前面１２１に積層された接着テープ１５５を示す。接着テープ１５５、層スタック１３０および基板キャリア２００を含むコンポジットは、ボンディング装置４００の第１のプレート４１０上に配置され、分離可能に固定され、例えば、静電的にまたは空気圧によりチャックされる。スペーサディスク１９０は、ボンディング装置４００の第２のプレート４２０上に配置され、分離可能に固定され、例えば、静電的にまたは空気圧によりチャックされる。
【0092】
スペーサディスク１９０の実装面１９１および絶縁体層前面１２１が互いに平行であり、スペーサディスク１９０が層スタック１３０に対して横方向に調節されるように、第１のプレート４１０および第２のプレート４２０は、互いに整列配置される。
【0093】
ボンディング装置４００は、第１のプレート４１０および／または第２のプレート４２０を互いの方に垂直方向に移動させ、スペーサディスク１９０を接着テープ１５５上に押圧し、十分なボンディング力を作成する。
【0094】
図４Ｂは、スペーサディスク１９０が接着テープ１５５上に押圧される位置にある第１のプレート４１０および第２のプレート４２０を示す。ボンディングは、図４Ｂに示される状態でおよび／またはその後に、例えば、ボンディング装置４００の外側でスペーサディスク１９０、接着テープ１５５および層スタック１３０を含むウェーハコンポジット１００の加熱を含んでもよい。
【0095】
【0096】
図１Ａに示したように、層スタック１３０、接着テープ１５５および接着テープ１５５の層スタック１３０とは反対の側のスペーサディスク１９０を含むウェーハコンポジット１００は、個々の半導体チップ９００に分割され、層スタック１３０は、デバイス層１１０およびデバイス層１１０に接触する絶縁体層１２０を含み、電子要素３１５は、デバイス層１１０内に形成され、接着テープ１５５は、層スタック１３０のデバイス層１１０とは反対の側に形成される。
【0097】
図５Ａは、ダイシングによって得られた半導体チップ９００のうちの１つを示す。半導体チップ９００は、デバイス層部９１０、デバイス層部９１０の背面９１２に接触する絶縁体層部９２０、絶縁体層部９２０のデバイス層部９１０とは反対の側に形成される接着材層９５０および接着材層９５０の絶縁体層部９２０とは反対の側に形成されるスペーサ層９９０を含む。電子要素３１５は、デバイス層部９１０内に形成される。コンタクトパッド９１６は、デバイス層部９１０のコンタクト側の面９１１に形成される。
【0098】
半導体チップ９００は、リードフレーム９７０の実装側に配置され、ボンディング、例えば、接着ボンディングされる。ワイヤリング接続９７１は、半導体チップ９００のコンタクトパッド９１６とリードフレーム９７０のデバイス端子９７２との間にワイヤボンディングにより形成される。
【0099】
図５Ｂは、リードフレーム９７０上に実装される半導体チップ９００を示し、スペーサ層９９０は、リードフレーム９７０の実装面に配向される。ボンドワイヤは、コンタクトパッド９１６をデバイス端子９７２に電気的に接続する。グルーおよび／またははんだ９７４は、半導体チップ９００をリードフレーム９７０の実装部分９７３上に固定する。
【0100】
モールディングプロセスは、半導体チップ９００をカプセル化し、デバイス端子９７２を互いから少なくとも部分的に分離し、半導体デバイス８００を形成する。
【0101】
図５Ｃは、デバイス層部９１０、絶縁体層部９２０、接着材層９５０およびスペーサ層９９０を含む半導体デバイス８００を示す。デバイス層部９１０は、電子要素３１５と、デバイス層部９１０のコンタクト側の面９１１に形成されるコンタクトパッド９１６と、を含んでもよい。絶縁体層部９２０は、デバイス層部９１０の背面９１２に接触する。接着材層９５０は、絶縁体層部９２０のデバイス層部９１０とは反対の側にあり、絶縁体層部９２０のデバイス層部９１０とは反対の面に直接接触してもよい。スペーサ層９９０は、接着材層９５０の絶縁体層部９２０とは反対の側にある。
【0102】
接着材層９５０は、接着テープを含んでもよい。接着テープは、キャリアテープ、キャリアテープと絶縁体層部９２０との間の第１の接着材層およびキャリアテープとスペーサ層９９０との間の第２の接着材層を含んでもよい。第１および第２の接着材層は、完全にまたはほぼ完全に架橋した樹脂を含む。
【0103】
デバイス層部９１０の厚さは、多くとも１００μｍでもよく、例えば、多くとも１０μｍまたは１μｍでもよい。デバイス層部９１０の厚さ、絶縁体層部９２０の厚さ、接着材層９５０の厚さおよびスペーサ層９９０の厚さの合計は、少なくとも１００μｍである。
【0104】
半導体デバイス８００は、デバイス端子９７２およびコンタクトパッド９１６とデバイス端子９７２との間のワイヤリング接続９７１をさらに含む。モールド９８０は、半導体チップ９００およびワイヤリング接続９７１をカプセル化し、封止し、半導体チップ９００およびワイヤリング接続を物理的および化学的な衝撃、外部の湿度および汚染物質から保護する。モールド９８０の材料は、硬化した樹脂でもよい。
【0105】
図６の半導体デバイス８００は、半導体の基板層９４０が絶縁体層部９２０上に形成されるという点で、図５Ｃの半導体デバイス８００と異なる。基板層９４０は、第１の導電型の背景ドーピングを有する。反対の第２の導電型のドーピング領域９４５は、絶縁体層部９２０に配向される側から基板層９４０内に延在してもよい。第１の導電型はｎ型でもよく、第２の導電型はｐ型でもよい。基板層９４０の厚さは、１０μｍ未満でもよい。接着材層９５０は、基板層９４０の絶縁体層部９２０とは反対の面に直接接触する。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6】
【外国語明細書】