特開 2024-51537 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024051537

(43)【公開日】2024-04-11

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   G06F 21/62 20130101AFI20240404BHJP

   H04L 9/08 20060101ALI20240404BHJP

   G06F 21/60 20130101ALI20240404BHJP

【ＦＩ】

G06F21/62

H04L9/08 A

G06F21/60 320

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022157755

(22)【出願日】2022-09-30

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】熊木 大輔

(57)【要約】

【課題】ＣＰＵのアクセスによる暗号鍵の漏洩を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置は、第１のデータバスと、暗号鍵を生成し、生成した暗号鍵を読出要求に応じて第１のデータバスに送出する暗号鍵生成部と、読出要求を暗号鍵生成部に供給する第１の制御部と、読出要求に応じて第１のデータバスに送出された暗号鍵を保持しこれ用いてデータを暗号化して暗号データを生成する暗号処理部と、第１のデータバスと独立した第２のデータバスと、暗号処理部の暗号データを取得して第２のデータバスに送出する第２の制御部と、を含む。暗号処理部は第２のデータバスを介した第２の制御部からのアクセスを検出する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１のデータバスと、
暗号鍵を生成し、生成した前記暗号鍵を読出要求に応じて前記第１のデータバスに送出する暗号鍵生成部と、
前記読出要求を前記暗号鍵生成部に供給する第１の制御部と、
前記読出要求に応じて前記第１のデータバスに送出された前記暗号鍵を保持しこれ用いてデータを暗号化して暗号データを生成する暗号処理部と、
前記第１のデータバスと独立した第２のデータバスと、
前記暗号処理部の前記暗号データを取得して前記第２のデータバスに送出する第２の制御部と、
を含み、
前記暗号処理部は前記第２のデータバスを介した前記第２の制御部からのアクセスを検出することを特徴とする半導体装置。

【請求項2】

前記暗号処理部が前記第２のデータバスを介した前記第２の制御部からのアクセスを検出した場合、前記第２の制御部が、動作可能である第１の状態から動作不能である第２の状態に移行することを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記第２の制御部が前記第２の状態にある際に、前記暗号処理部の前記暗号データを取得して前記第２のデータバスに送出する第３の制御部をさらに含むことを特徴とする請求項２に記載の半導体装置。

【請求項4】

前記暗号処理部は、
前記暗号処理部が前記暗号鍵を有していることを示す第１のフラグと、
前記第２の制御部から前記第２のデータバスを介してアクセスが有ったことを示す第２のフラグと、
前記第３の制御部から前記第２のデータバスを介してアクセスが有ったことを示す第３のフラグと、を保持するレジスタを有し、
前記暗号処理部は、前記第１のフラグを検出すると共に、前記第２のフラグ及び前記第３のフラグの少なくとも一方を検出することによって前記アクセスの検出をすることを特徴とする請求項３に記載の半導体装置。

【請求項5】

前記暗号処理部は、前記第１のフラグ及び前記第２のフラグを検出した場合、前記第２の制御部を、動作可能とする第１の状態から動作不能とする第２の状態に移行させることを特徴とする請求項４に記載の半導体装置。

【請求項6】

前記暗号処理部は、前記第１のフラグ及び前記第３のフラグを検出した場合、前記第３の制御部を、動作可能とする第３の状態から動作不能とする第４の状態に移行させ、半導体装置自体を動作不能とすることを特徴とする請求項５に記載の半導体装置。

【請求項7】

前記暗号処理部は、
通常動作時の通常電圧値と、
前記暗号処理部が前記暗号鍵を有していることを示す第１の電圧値と、
前記第２の制御部から前記第２のデータバスを介してアクセスが有ったことを示す第２の電圧値と、
前記第３の制御部から前記第２のデータバスを介してアクセスが有ったことを示す第３の電圧値と、のいずれかの電圧値の電圧に動作電圧を調整する電圧調整部を有し、
前記暗号処理部は、前記第１の電圧値を検出すると共に、前記第２の電圧値及び前記第３の電圧値の少なくとも一方を検出することによって前記アクセスの検出をすることを特徴とする請求項３に記載の半導体装置。

【請求項8】

前記暗号処理部は、前記第１の電圧値で動作している状態で前記第２の制御部からの前記アクセスを検出した場合、前記第２の電圧値に変動して動作し、前記第２の制御部を、動作可能とする第１の状態から動作不能とする前記第２の状態に移行させることを特徴とする請求項７に記載の半導体装置。

【請求項9】

前記暗号処理部は、前記第１の電圧値で動作している状態で前記第３の制御部からの前記アクセスを検出した場合、前記第３の電圧値に変動して動作し、前記第３の制御部を、動作可能とする第３の状態から動作不能とする第４の状態に移行させ、半導体装置自体を動作不能とすることを特徴とする請求項８に記載の半導体装置。

【請求項10】

前記暗号処理部は、前記第２のデータバスを介した前記第２の制御部からのアクセスを検出した場合、前記第１のデータバスを介して受けた前記暗号鍵を消去することを特徴とする請求項１から９のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、特にデータを暗号化するための暗号鍵を記憶する半導体装置に関する。

【背景技術】

【0002】

一般的な無線通信システム等では通信データは暗号化されて送受信される。該システムでは、ハッキング等の危険性が残る領域（ノーマル領域）と区別して、暗号化に用いるデータや暗号鍵等を保存、管理するための高度なセキュリティを確保した部分（秘匿対象領域であるセキュア領域）が必要である。また、外部から当該システムに不正なアクセスがあった場合でも秘匿対象である暗号鍵を守りつつ通信を継続することが必要であり、さらに、不正なアクセスがあった時はシステム停止できることも必要である。

【0003】

特許文献１と特許文献２には、セキュア領域にバス、ＤＭＡＣ（Direct Memory Access Controller）、ＲＡＭ（Random Access Memory）を追加して暗号化処理の中にＣＰＵ（Central Processing Unit）を含ませない半導体装置が開示されている。特許文献３には、情報処理装置においてＣＰＵを複数用いて、不正アクセスがあった場合はシステム停止する構成が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１９－１２１９５５号公報

【特許文献2】特開２０１９－１１８０６４号公報

【特許文献3】特開２０１５－１７１００８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、従来技術では、暗号鍵は秘匿対象であるにも関わらず、ＣＰＵが不正読み出しした時に容易に漏洩してしまい、かつＣＰＵによる異常な動作が継続する問題があった。

【0006】

そこで、本発明は、以上の従来技術の問題点に鑑みなされたものであり、ＣＰＵのアクセスによる暗号鍵の漏洩を抑制することが可能な半導体装置を提供することを目的の一つとしている。

【課題を解決するための手段】

【0007】

本発明に係る半導体装置は、第１のデータバスと、
暗号鍵を生成し、生成した前記暗号鍵を読出要求に応じて前記第１のデータバスに送出する暗号鍵生成部と、
前記読出要求を前記暗号鍵生成部に供給する第１の制御部と、
前記読出要求に応じて前記第１のデータバスに送出された前記暗号鍵を保持しこれ用いてデータを暗号化して暗号データを生成する暗号処理部と、
前記第１のデータバスと独立した第２のデータバスと、
前記暗号処理部の前記暗号データを取得して前記第２のデータバスに送出する第２の制御部と、
を含み、
前記暗号処理部は前記第２のデータバスを介した前記第２の制御部からのアクセスを検出することを特徴とする。

【発明の効果】

【0008】

本発明によれば、セキュア領域のデータバス、ＤＭＡＣ及びＲＡＭを追加して、暗号化処理中にＣＰＵを含ませない構成や、ＣＰＵからのアクセスがあった場合の該アクセスの検知を暗号処理部自体で行う構成や、同場合にて暗号処理部で暗号鍵を消去する処理を行う構成等により、例えば、無線通信システムにおける通信データの暗号化に使われる暗号鍵の秘匿性を向上できる。

【図面の簡単な説明】

【0009】

【図1】本発明に係る第１の実施例の半導体装置に含まれるマイクロコンピュータ１００の構成を示すブロック図である。

【図2】第１の実施例のマイクロコンピュータ１００内で行われるセキュアＤＭＡＣ１８による、乱数生成部１３から暗号鍵ＥＫＹを、セキュアＲＡＭ１６から平文ＰＬＴを読み出す様子を表すブロック図である。

【図3】第１の実施例のマイクロコンピュータ１００内で行われるセキュアＤＭＡＣ１８による、暗号鍵ＥＫＹと平文ＰＬＴを暗号処理部１２へ転送する様子を表すブロック図である。

【図4】第１の実施例のマイクロコンピュータ１００内で行われる暗号処理部１２による、レジスタＲＧＴのフラグＦＧ１をセットする様子を表すブロック図である。

【図5】第１の実施例のマイクロコンピュータ１００内で行われる暗号処理部１２による、暗号化演算の実行と暗号化演算完了のセキュアＤＭＡＣ１８への通知の様子を表すブロック図である。

【図6】第１の実施例のマイクロコンピュータ１００内で行われるセキュアＤＭＡＣ１８による、暗号処理部１２からの暗号文を読み出して、これをセキュアＲＡＭ１６並びにＣＰＵ１４に転送する様子を表すブロック図である。

【図7】第１の実施例のマイクロコンピュータ１００内で行われる暗号処理部１２による、ＣＰＵ１４が暗号処理部１２にアクセスした際の暗号鍵ＥＫＹを消去する様子を表すブロック図である。

【図8】第１の実施例のマイクロコンピュータ１００内で行われる暗号処理部１２による、ＣＰＵ１４の暗号処理部１２へのアクセス後におけるレジスタＲＧＴのフラグＦＧ１、ＦＧ２をセットする様子を表すブロック図である。

【図9】第１の実施例のマイクロコンピュータ１００内で行われる暗号処理部１２による、ＣＰＵ１４の暗号処理部１２へのアクセス後におけるＣＰＵ１４、ＣＰＵ１７へ状態の変更指令をする様子を表すブロック図である。

【図10】第２の実施例のマイクロコンピュータ１００内で行われるセキュアＤＭＡＣ１８による、暗号処理部１２からの暗号文を読み出して、これをセキュアＲＡＭ１６並びにＣＰＵ１７に転送する様子を表すブロック図である。

【図11】第２の実施例のマイクロコンピュータ１００内で行われる暗号処理部１２による、ＣＰＵ１７が暗号処理部１２にアクセスした際の暗号鍵ＥＫＹを消去する様子を表すブロック図である。

【図12】第２の実施例のマイクロコンピュータ１００内で行われる暗号処理部１２による、ＣＰＵ１７の暗号処理部１２へのアクセス後におけるレジスタＲＧＴのフラグＦＧ１、ＦＧ３をセットする様子を表すブロック図である。

【図13】第２の実施例のマイクロコンピュータ１００内で行われる暗号処理部１２による、ＣＰＵ１７の暗号処理部１２へのアクセス後におけるＣＰＵ１７へ状態の変更指令をする様子を表すブロック図である。

【図14】本発明に係る第３の実施例の半導体装置に含まれるマイクロコンピュータ１００の構成を示すブロック図である。

【図15】第３の実施例のマイクロコンピュータ１００内で行われる暗号処理部１２における電圧調整部ＶＲＧが暗号処理部１２の動作電圧を調整する場合の該動作電圧Ｖの経時変化を説明するグラフである。

【図16】第３の実施例のマイクロコンピュータ１００内で行われるセキュアＤＭＡＣ１８による、乱数生成部１３から暗号鍵ＥＫＹを、セキュアＲＡＭ１６から平文ＰＬＴを読み出す様子を表すブロック図である。

【図17】第３の実施例のマイクロコンピュータ１００内で行われるセキュアＤＭＡＣ１８による、暗号鍵ＥＫＹと平文ＰＬＴを暗号処理部１２へ転送する様子を表すブロック図である。

【図18】第３の実施例のマイクロコンピュータ１００内で行われる暗号処理部１２による、ＣＰＵ１４が暗号処理部１２にアクセスした際の暗号鍵ＥＫＹを消去する様子を表すブロック図である。

【図19】第３の実施例のマイクロコンピュータ１００内で行われるセキュアＤＭＡＣ１８による、乱数生成部１３から暗号鍵ＥＫＹを、セキュアＲＡＭ１６から平文ＰＬＴを読み出す様子を表すブロック図である。

【図20】第３の実施例のマイクロコンピュータ１００内で行われるセキュアＤＭＡＣ１８による、暗号鍵ＥＫＹと平文ＰＬＴを暗号処理部１２へ転送する様子を表すブロック図である。

【図21】第３の実施例のマイクロコンピュータ１００内で行われる暗号処理部１２による、ＣＰＵ１７が暗号処理部１２にアクセスした際の暗号鍵ＥＫＹを消去する様子を表すブロック図である。

【発明を実施するための形態】

【0010】

以下、図面を参照しつつ本発明による実施例について詳細に説明する。なお、実施例において、実質的に同一の機能及び構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

【0011】

（第１の実施例）
図１は、本発明に係る第１の実施例の半導体装置に含まれるマイクロコンピュータ１００の構成を示すブロック図である。

【0012】

マイクロコンピュータ１００は、暗号処理部１２、乱数生成部１３（暗号鍵生成部）、ＣＰＵ１４、ＲＡＭ１５、セキュアＲＡＭ１６、ＣＰＵ１７及びセキュアＤＭＡＣ１８（第１の制御部）を有する。

【0013】

更に、マイクロコンピュータ１００は、データ転送に使用する２系統のデータバスＢＳ９（第１のデータバス）及びデータバスＢＳ１（第２のデータバス）を含む。マイクロコンピュータ１００は、外部接続された機器とのデータ通信が可能であり、当該データバスＢＳ１を介して各種データの送信又は受信を行う。

【0014】

データバスＢＳ１には、暗号処理部１２、乱数生成部１３、ＣＰＵ１４（第２の制御部）、ＲＡＭ１５、及びＣＰＵ１７（第３の制御部）がノーマル領域として接続されている。

【0015】

データバスＢＳ９は、データバスＢＳ１には接続されておらず、且つマイクロコンピュータ１００の外部からのアクセス不可な独立したバスである。データバスＢＳ９は暗号処理部１２及び乱数生成部１３、並びに、秘匿性を要求されるセキュア領域のセキュアＲＡＭ１６及びセキュアＤＭＡＣ１８に接続されている。

【0016】

暗号処理部１２は、受信した暗号化前の平文データ片（以下、単に平文ともいう）を、暗号鍵を用いて暗号化して暗号文データ片（以下、単に暗号文ともいう）を生成し、これをデータバスに送出する。また、暗号処理部１２は、暗号処理部の状態を表すレジスタＲＧＴを含む。

【0017】

レジスタＲＧＴには、該状態を表すフラグＦＧ１（第１のフラグ）、ＦＧ２（第２のフラグ）、ＦＧ３（第３のフラグ）が保持されている。

【0018】

フラグＦＧ１は秘匿対象データの暗号鍵が暗号処理部１２に有ることを示し、フラグＦＧ１には暗号鍵が受信され存在する場合には論理レベル１、暗号鍵が存在ない場合には論理レベル０の２値のフラグが保持される。フラグＦＧ１はセキュアＲＡＭ１６から暗号処理部１２が暗号鍵を受け付けた場合に論理レベル１に書き換えられる。

【0019】

フラグＦＧ２は、暗号処理部１２にＣＰＵ１４から不正読み出しがあったことを示し、不正読み出しがあった場合には論理レベル１、不正読み出しがない場合には論理レベル０の２値のフラグがレジスタＲＧＴに保持される。

【0020】

フラグＦＧ３は、暗号処理部１２にＣＰＵ１７から不正読み出しがあったことを示し、不正読み出しがあった場合には論理レベル１、不正読み出しがない場合には論理レベル０の２値のフラグがレジスタＲＧＴに保持される。

【0021】

なお、暗号処理部１２は、データバスを介して受け付けた暗号文を、暗号鍵を用いて復号することにより、暗号化前の平文を復元することができる。

【0022】

乱数生成部１３は、所定の一定周期で乱数値が変化する乱数を生成し、これをデータバスＢＳ９に送出する。

【0023】

ＣＰＵ１４は、マイクロコンピュータ１００の中央演算処理装置であり、所定の記憶部（図示せず）に格納されているプログラムに従った各種の演算、或いはデータ転送を行う。

【0024】

ＲＡＭ１５は、データ書き込みが可能な記憶素子であり、ＣＰＵ１４によってデータの書込又は読出が行われる。

【0025】

セキュアＲＡＭ１６は、セキュアＤＭＡＣ１８からのデータ書込アクセスに応じて、データバスＢＳ９を介して受け付けたデータを記憶する。また、セキュアＲＡＭ１６は、セキュアＤＭＡＣ１８からのデータ読出アクセスに応じて、自身に記憶されているデータを読み出し、これをデータバスＢＳ９に送出する。セキュアＲＡＭ１６は、ＣＰＵ１４からのデータ読出アクセスは受け付けない。セキュアＲＡＭ１６はデータバスＢＳ９に接続された書き込み可の記憶素子であり、セキュアＤＭＡＣ１８によってデータの読み出し、書き込みが実行される。また、セキュアＲＡＭ１６は、ＣＰＵ１４とＣＰＵ１７によるセキュアＲＡＭ１６へのデータの書き込みのみが実行（片矢印）できるセキュア領域として扱われる。

【0026】

セキュアＤＭＡＣ１８は、データバスＢＳ９に接続されたダイレクトメモリアクセスコントローラであり、暗号処理部１２、乱数生成部１３、セキュアＲＡＭ１６の間のデータ転送を実行する。セキュアＤＭＡＣ１８とＣＰＵ１４は、第１の専用線ＤＬ１で結ばれ互いに通信可能である。

【0027】

ＣＰＵ１７は、マイクロコンピュータ１００に追加された中央演算処理装置である。ＣＰＵ１７は、所定の記憶部（図示せず）に格納されているプログラムに従った各種の演算、或いは、暗号処理部１２や乱数生成部１３とのデータ転送、データバスＢＳ１にあるデータの演算、転送を実行する。セキュアＤＭＡＣ１８とＣＰＵ１７は、第２の専用線ＤＬ２で結ばれ互いに通信可能である。

【0028】

ＣＰＵ１７は常時コールドスタンバイ状態にあり、ＣＰＵ１４が暗号処理部１２へ不正読み出しした状態を検出した時に起動する。例えば、ＣＰＵ１４から暗号処理部１２に不正アクセスがあった場合、暗号処理部１２は、該不正アクセスを検知し、ＣＰＵ１４をスリープ状態にさせ、ＣＰＵ１７を起動する（アクティブ状態とする）ことでＣＰＵ１７がＣＰＵ１４の動作処理を引き継ぐ。これにより、マイクロコンピュータ１００の通信等の動作を継続することができる。

【0029】

上記した構成により、マイクロコンピュータ１００は、所定の記憶部（図示せず）に格納されているプログラムに従って、上記した暗号鍵を用いた平文の暗号化処理などを含む各種のデータ処理を行うことができる。

【0030】

本実施例では、暗号鍵を暗号処理部１２に置いて、その暗号鍵を使って暗号処理を実行する時にＣＰＵ１４から暗号鍵を読み出すことができないようにする。該ＣＰＵ１４から不正読み出し（アクセス）があった際でも、セキュア領域のセキュアＲＡＭから転送された暗号鍵を使って暗号処理部１２が暗号処理を実行している場合、暗号処理部１２はフラグを立て、暗号鍵を消去することによって、該ＣＰＵ１４からの不正読み出しを抑制することができる。また、暗号処理部１２がＣＰＵ１４のアクセスを検知してスリープ状態にある別のＣＰＵ１７をアクティブ状態へ遷移してＣＰＵ１４の処理を引き継ぎ、通信等を継続することができる。さらに、スリープ状態からアクティブ状態になった別のＣＰＵ１７から不正読み出しがある場合にはシステム全体を停止して不正動作を完全に防止することができる。

【0031】

したがって、不正なアクセスが行われても、マイクロコンピュータ１００で運用されている暗号鍵の漏洩を抑制することが可能となる。

【0032】

（動作の説明）
図２～図６により通常の暗号処理を説明する。前提として、ＣＰＵ１４は、データバスＢＳ１にある暗号すべき平文を、データバスＢＳ１を介してセキュアＲＡＭ１６へデータ書き込みを実行（片矢印）する。アクティブ状態のＣＰＵ１４は平文のセキュアＲＡＭ１６へのデータの書き込みの完了を、第１の専用線ＤＬ１を介してセキュアＤＭＡＣ１８に通知する。

【0033】

まず、図２に示すように、セキュアＤＭＡＣ１８は太線矢印に示すように乱数生成部１３から暗号鍵ＥＫＹを読み出す。また、セキュアＤＭＡＣ１８は太線矢印に示すようにセキュアＲＡＭ１６から平文ＰＬＴを読み出す。

【0034】

まず、図３に示すように、セキュアＤＭＡＣ１８は太線矢印に示すように暗号鍵ＥＫＹと平文ＰＬＴを、データバスＢＳ９を介して暗号処理部１２へ転送する。

【0035】

次に、図４に示すように、暗号処理部１２がレジスタＲＧＴのフラグＦＧ１を論理レベル「１」にセットして、秘匿対象データである暗号鍵ＥＫＹが暗号処理部１２に有ることを明示する。

【0036】

次に、図５に示すように、暗号処理部１２は暗号化演算を実行して暗号文ＣＰＴを生成する。暗号処理部１２は暗号化演算完了（暗号文生成）信号を、データバスＢＳ９（又は、図示しない専用線）を介してセキュアＤＭＡＣ１８に通知する。

【0037】

次に、図６に示すように、セキュアＤＭＡＣ１８は、データバスＢＳ９を介して暗号文ＣＰＴを暗号処理部１２から読み出した後にこれをセキュアＲＡＭ１６へ転送するとともに、セキュアＤＭＡＣ１８は暗号文ＣＰＴを、第１の専用線ＤＬ１を介してＣＰＵ１４に転送する。これにより、ＣＰＵ１４は暗号文ＣＰＴを取得する。

【0038】

ここからは、図４に示す暗号処理部１２がレジスタＲＧＴのフラグＦＧ１を論理レベル「１」にセットしている状態（暗号鍵存在）で、ＣＰＵ１４から暗号処理部１２にアクセス（不正読み出し）がある場合の動作を図７～図９により説明する。

【0039】

図７に示すように、ＣＰＵ１４は暗号処理部１２にアクセスして、その暗号鍵ＥＫＹを読み出そうとする。すると、暗号処理部１２はアクセスを検知し、レジスタＲＧＴのフラグＦＧ１を論理レベル「１」にセットされているので、暗号鍵ＥＫＹを消去する。これにより、ＣＰＵ１４からの暗号鍵ＥＫＹの読み出しが不可能になる。

【0040】

次に、図８に示すように、暗号処理部１２は、レジスタＲＧＴのフラグＦＧ１を論理レベル「０」にセットして暗号鍵ＥＫＹが暗号処理部１２に無いこと、並びに同フラグＦＧ２を論理レベル「１」にセットしてＣＰＵ１４からの暗号処理部１２へのアクセス（不正読み出し）があったことを明示する。

【0041】

次に、図９に示すように、暗号処理部１２は、スリープ信号（Sleep設定）を、データバスＢＳ１（又は、図示しない専用線）を介してＣＰＵ１４に指令する。これと共に、暗号処理部１２は起動信号（Active設定）を、データバスＢＳ１（又は、図示しない専用線）を介してスリープ状態のＣＰＵ１７に指令する。これにより、ＣＰＵ１４はアクティブ状態からスリープ状態へ遷移すると共に、コールドスタンバイで待機していたＣＰＵ１７はスリープ状態からアクティブ状態へ遷移する。ＣＰＵ１７はＣＰＵ１４のキャッシュからの内容コピーによりＣＰＵ１４から動作状態を引き継ぐので、例えば、マイクロコンピュータ１００の通信等のＣＰＵ１４の動作をＣＰＵ１７が継続することができる。

【0042】

（効果の説明）
従来は、一般的に、揮発性の記憶素子のＲＡＭに暗号鍵を置き、これからＣＰＵが暗号鍵を暗号処理部へ転送することで、その暗号鍵を使って暗号処理部が暗号処理を実行する。この時にＣＰＵは暗号処理部から読み出し可能であったので、ＣＰＵによる不正読み出しで暗号鍵が漏洩する可能性があった。

【0043】

しかしながら、以上説明した通り第１の実施例によれば、従来の回路構成に、ＣＰＵ１７と、セキュア領域であるデータバスＢＳ９、セキュアＲＡＭ１６、セキュアＤＭＡＣ１８を追加することで以下の効果が期待できる。

【0044】

セキュアＤＭＡＣ１８は乱数生成部１３から秘匿するべき暗号鍵を読み出し、暗号処理部１２へ転送するときに暗号処理部１２はフラグをセットする。これにより、暗号処理部１２は暗号処理を実行する時にＣＰＵ１４からの読み出しをできないようにすることできる。また、暗号処理部１２は、ＣＰＵ１４が不正読み出ししてきた時の暗号鍵を消去と、そのフラグをリセットと、ＣＰＵ１４からの不正読み出しフラグのセットと、ＣＰＵ１４のスリープ状態へのセットと、コールドスタンバイのＣＰＵ１７のアクティブ状態へのセットとを実行して、ＣＰＵ１４からの不正読み出しを回避しつつ、ＣＰＵ１７で処理を継続できるようにする。

【0045】

（第２の実施例）
第２の実施例は第１の実施例と構成が同一である。第２の実施例は、第１の実施例の図９に示したマイクロコンピュータ１００の状態から、スリープ状態のＣＰＵ１４の代わりアクティブ状態のＣＰＵ１７が継続して動作処理を行う。よって、以下では第２の実施例の第１の実施例とは異なる状態の動作を説明する。

【0046】

第２の実施例はアクティブ状態のＣＰＵ１７が通常の暗号処理をする場合、暗号文ＣＰＴを生成までは第１の実施例と動作は同一である。その後、第２の実施例と動作において、図１０に示すように、セキュアＤＭＡＣ１８は、暗号文ＣＰＴを暗号処理部１２から読み出し、セキュアＲＡＭ１６へ転送する。これと共に、セキュアＤＭＡＣ１８は暗号文ＣＰＴを、第２の専用線ＤＬ２を介してＣＰＵ１７に転送する。これにより、ＣＰＵ１７は暗号文ＣＰＴを取得する。

【0047】

図１０に示すように、暗号鍵ＥＫＹが暗号処理部１２に有るので暗号処理部１２がレジスタＲＧＴのフラグＦＧ１を論理レベル「１」にセットされ、且つＣＰＵ１４からアクセス（不正読み出し）された状態なので同フラグＦＧ２を論理レベル「１」にセットされている。

【0048】

次に、ＣＰＵ１７から暗号処理部１２にアクセス（不正読み出し）がある場合の暗号処理を図１１により説明する。

【0049】

図１１に示すように、ＣＰＵ１７は暗号処理部１２にアクセスして、その暗号鍵ＥＫＹを読み出そうとする。すると、暗号処理部１２はアクセスを検知し、レジスタＲＧＴのフラグＦＧ３を論理レベル「１」にセットされているので、暗号鍵ＥＫＹを消去する。これにより、ＣＰＵ１７からの暗号鍵ＥＫＹの読み出しが不可になる。

【0050】

次に、図１２に示すように、暗号処理部１２がレジスタＲＧＴのフラグＦＧ１を論理レベル「０」にセットして暗号鍵ＥＫＹが暗号処理部１２に無いこと、並びに同フラグＦＧ３を論理レベル「１」にセットして、ＣＰＵ１７からの暗号処理部１２へのアクセス（不正読み出し）があったことを明示する。

【0051】

次に、図１３に示すように、暗号処理部１２は、スリープ信号（Sleep設定）を、データバスＢＳ１（又は、図示しない専用線）を介してＣＰＵ１７に指令する。これにより、ＣＰＵ１７はアクティブ状態からスリープ状態へ遷移する。

【0052】

（効果の説明）
以上説明した通り、第２の実施例によれば、ＣＰＵ１４からの不正読み出しがあったことを示すフラグがセットされている状態でＣＰＵ１７からの不正読み出しがあった場合、暗号処理部１２は、暗号鍵を消去、フラグをリセット、ＣＰＵ１７からの不正読み出しフラグをセットして、ＣＰＵ１４、ＣＰＵ１７の両方をスリープ状態にする。これにより、システム全体（半導体装置自体）を停止して不正な動作を完全に防止することができる。

【0053】

（第３の実施例）
第３の実施例では、第１の実施例のレジスタＲＧＴの代わりにレジスタＲＧＴのフラグＦＧ１～ＦＧ３の機能発揮する動作電圧を調整する電圧調整部ＶＲＧを暗号処理部１２に設けた以外、第１の実施例と構成は同一である。よって、第３の実施例の第１の実施例とは異なる構成の動作のみを説明する。

【0054】

図１４は、第３の実施例の半導体装置に含まれるマイクロコンピュータ１００の構成を示すブロック図である。図１５は、電圧調整部ＶＲＧが暗号処理部１２の動作電圧を調整する場合の該動作電圧Ｖの経時変化を説明するグラフである。

【0055】

図１５に示すように、電圧調整部ＶＲＧは、暗号処理部１２に供給される、通常動作時の通常電圧値Ｖｎｒと、暗号処理部１２が暗号鍵を有していることを示す第１の電圧値Ｖ１ｓｔと、ＣＰＵ１４からデータバスＢＳ１を介してアクセスが有ったことを示す第２の電圧値Ｖ２ｎｄと、ＣＰＵ１７からデータバスＢＳ１を介してアクセスが有ったことを示す第３の電圧値Ｖ３ｒｄと、のいずれかの電圧値の電圧に動作電圧を調整する。

【0056】

図１４に示す暗号処理部１２は、電圧調整部ＶＲＧ第１の電圧値Ｖ１ｓｔを検出すると共に、第２の電圧値Ｖ２ｎｄ及び第３の電圧値Ｖ３ｒｄの少なくとも一方を検出する機能を有する。

【0057】

図１４に示す暗号処理部１２は、第１の電圧値Ｖ１ｓｔで動作している状態でＣＰＵ１４からのアクセスを検出した場合、第２の電圧値Ｖ２ｎｄに変動して動作し、ＣＰＵ１４を、動作可能とする第１の状態から動作不能とする第２の状態に移行させる機能を有する。

【0058】

図１４に示す暗号処理部１２は、第１の電圧値Ｖ１ｓｔで動作している状態でＣＰＵ１７からのアクセスを検出した場合、第３の電圧値Ｖ３ｒｄに変動して動作し、ＣＰＵ１７を、動作可能とする第３の状態から動作不能とする第４の状態に移行させ、マイクロコンピュータ１００を含む半導体装置を動作不能とする機能を有する。

【0059】

図１６、図１７に示すように、通常動作時は「通常動作電圧（通常電圧値Ｖｎｒ）」で動作する。セキュアＤＭＡＣ１８が乱数生成部１３から暗号鍵を読み出し、暗号処理部１２へ転送（暗号処理部１２に暗号鍵を格納）し、さらにセキュアＤＭＡＣ１８はセキュアＲＡＭ１６から平文を読み出し、暗号処理部１２に転送する。この時、暗号処理部１２は、動作電圧を通常電圧値Ｖｎｒから図１５に示す第１の電圧値Ｖ１ｓｔへ下げる。

【0060】

図１８に示すように、さらにこの状態でＣＰＵ１４から不正読み出しがあると、暗号処理部１２の電圧を図１５に示す第２の電圧値Ｖ２ｎｄに下げる。ＣＰＵ１４はアクティブ状態からスリープ状態へ遷移後、コールドスタンバイで待機していたＣＰＵ１７はスリープ状態からアクティブ状態へ遷移する。

【0061】

さらに、ＣＰＵ１７がアクティブ状態にある時に、図１９、図２０に示すように、セキュアＤＭＡＣ１８は、暗号鍵を乱数生成部１３から読み出し、暗号処理部１２へ転送する。これと共に、セキュアＤＭＡＣ１８はセキュアＲＡＭ１６から平文を読み出し、暗号処理部１２に転送して暗号処理部１２の電圧を第１の電圧値Ｖ１ｓｔに上げる。

【0062】

図２１に示すように、この状態でＣＰＵ１７から不正読み出しがあると、暗号処理部１２の電圧を図１５に示す第３の電圧値Ｖ３ｒｄ（０Ｖ）に下げる。この時に暗号処理部１２に保持されていた暗号鍵は消去されて暗号処理部１２は動作を停止する。またＣＰＵ１７はアクティブ状態からスリープ状態へ遷移してマイクロコンピュータ１００全体が停止する。

【0063】

本実施例により、ＣＰＵ１４、ＣＰＵ１７の両方がスリープ状態に遷移してシステム停止状態になった時に、暗号処理部１２の動作電圧が０Ｖになるので暗号鍵の漏洩リスクをより低くすることができる。

【0064】

以上のように、これらの実施例によって、以下の効果が期待できる。
１．暗号鍵を使って暗号処理部１２で暗号処理する時だけＣＰＵ１４からの暗号処理部１２の読み出しが不可能になる。
２．ＣＰＵ１４から暗号処理部１２の不正読み出しがある場合に暗号処理部１２の暗号鍵を消去することができる。
３．ＣＰＵ１４から暗号処理部１２に不正読み出しがある際、ＣＰＵ１４をスリープ状態に、コールドスタンバイのＣＰＵ１７をアクティブ状態にそれぞれ遷移させて、ＣＰＵ１４の不正読み出しを回避しつつＣＰＵ１７により処理を継続することができる。
４．暗号鍵を使って暗号処理部１２で暗号処理する時だけアクティブ状態のＣＰＵ１７からの暗号処理部１２の読み出しが不可能になる。
５．アクティブ状態のＣＰＵ１７から不正読み出しがあると暗号処理部１２の暗号鍵を消去することができる。
６．ＣＰＵ１４がスリープ状態の場合でＣＰＵ１７から不正読み出しがあると、ＣＰＵ１７をスリープ状態に遷移させて、ＣＰＵ１４、ＣＰＵ１７の両方をスリープ状態にすることでシステム全体を停止して不正な動作を完全に防止することができる。

【0065】

これらの実施例は暗号化回路、ＣＰＵ、ＲＡＭ、ＲＯＭを搭載する標準的なマイコンシステム、ＬＳＩ全てに適用可能である。

【符号の説明】

【0066】

データバスＢＳ９（第１のデータバス）
乱数生成部１３（暗号鍵生成部）
セキュアＤＭＡＣ１８（第１の制御部）
暗号処理部１２（暗号処理部）
データバスＢＳ１
ＣＰＵ１４（第２の制御部）
ＣＰＵ１７（第３の制御部）
第１のフラグＦＧ１
第２のフラグＦＧ２
レジスタＲＧＴ
第３のフラグＦＧ３
通常電圧値Ｖｎｒ
第１の電圧値Ｖ１ｓｔ
第２の電圧値Ｖ２ｎｄ
第３の電圧値Ｖ３ｒｄ
電圧調整部ＶＲＧ
マイクロコンピュータ１００
第１の専用線ＤＬ１
第２の専用線ＤＬ２

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】