特開 2024-52157 ハイサイドトランジスタの駆動回路、それを用いたＤ級アンプ回路、コンバータコントローラ回路、ハイサイドスイッチ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024052157

(43)【公開日】2024-04-11

(54)【発明の名称】ハイサイドトランジスタの駆動回路、それを用いたＤ級アンプ回路、コンバータコントローラ回路、ハイサイドスイッチ回路

(51)【国際特許分類】

   H03K 17/687 20060101AFI20240404BHJP

   H02M 3/155 20060101ALI20240404BHJP

   H02M 1/08 20060101ALI20240404BHJP

   H03F 3/217 20060101ALI20240404BHJP

【ＦＩ】

H03K17/687 A

H02M3/155 H

H02M1/08 A

H03F3/217

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022158678

(22)【出願日】2022-09-30

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】酒井 光輝

【テーマコード（参考）】

5H730

5H740

5J055

5J500

【Ｆターム（参考）】

5H730AS05

5H730BB13

5H730DD04

5H730DD26

5H730EE13

5H740BA12

5H740BC01

5H740BC02

5H740HH05

5H740JA01

5H740JB01

5J055AX05

5J055AX14

5J055BX16

5J055DX13

5J055DX22

5J055EY05

5J055EY10

5J055EY12

5J055EY21

5J055EZ18

5J055EZ20

5J055EZ57

5J055FX01

5J055FX05

5J055FX13

5J055GX01

5J055GX02

5J500AA01

5J500AA66

5J500AC05

5J500AC37

5J500AF18

5J500AH10

5J500AH19

5J500AH29

5J500AH33

5J500AH38

5J500AK18

5J500AK24

5J500AK62

(57)【要約】

【課題】低電圧状態で動作可能な駆動回路を提供する。
【解決手段】駆動回路３００Ａは、入力信号ＨＩＮにもとづいてハイサイドトランジスタＭＨを駆動する。レベルシフト回路３２０Ａは、入力信号ＨＩＮをレベルシフトする。ハイサイドドライバ３１０は、レベルシフト回路３２０Ａの出力にもとづいてハイサイドトランジスタＭＨを駆動する。第１トランジスタＭ１および第２トランジスタＭ２はラッチ回路３２２を構成する。第３トランジスタＭ３および第４トランジスタＭ４は、ＰチャンネルのＤＭＯＳトランジスタである。第７トランジスタＭ７および第８トランジスタＭ８は、ＮチャンネルのＤＭＯＳトランジスタであり、第３トランジスタＭ３、第４トランジスタＭ４と並列に接続されている。
【選択図】図３

【特許請求の範囲】

【請求項1】

ハイサイドトランジスタの駆動回路であって、
入力信号をレベルシフトするレベルシフト回路と、
前記レベルシフト回路の出力にもとづいて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
を備え、
前記レベルシフト回路は、
出力側ハイレベルラインと、
出力側ローレベルラインと、
前記出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第１トランジスタと、
前記出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第２トランジスタと、
前記出力側ローレベルラインと接続されるゲートと、前記第１トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第３トランジスタと、
前記出力側ローレベルラインと接続されるゲートと、前記第２トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第４トランジスタと、
前記第３トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第５トランジスタと、
前記第４トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第６トランジスタと、
前記第１トランジスタのドレインと前記接地の間に、前記第３トランジスタおよび前記第５トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第７トランジスタと、
前記第２トランジスタのドレインと前記接地の間に、前記第４トランジスタおよび前記第６トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第８トランジスタと、
減電圧時に、前記入力信号に応じて、前記第７トランジスタおよび前記第８トランジスタを駆動する補助ドライバ回路と、
を備える、駆動回路。

【請求項2】

前記ハイサイドトランジスタは、ＮＭＯＳトランジスタである、請求項１に記載の駆動回路。

【請求項3】

前記ハイサイドトランジスタは、ＰＭＯＳトランジスタである、請求項１に記載の駆動回路。

【請求項4】

車載機器に使用され、
前記ハイサイドトランジスタに入力される電圧が、１０Ｖより低いとき、前記補助ドライバ回路はアクティブとなる、請求項１から３のいずれかに記載の駆動回路。

【請求項5】

入力ラインと出力ラインの間に接続されたハイサイドトランジスタと、
前記出力ラインと接地の間に接続されたローサイドトランジスタと、
前記ハイサイドトランジスタを駆動する請求項１から３のいずれかに記載の駆動回路と、
を備える、Ｄ級アンプ回路。

【請求項6】

ハイサイドトランジスタおよびローサイドトランジスタを備える降圧ＤＣ／ＤＣコンバータを制御するコンバータコントローラ回路であって、
前記降圧ＤＣ／ＤＣコンバータの出力が目標状態に近づくように、ハイサイドパルス信号を生成するフィードバック回路と、
前記ハイサイドパルス信号にもとづいて、前記ハイサイドトランジスタを駆動する請求項１から３のいずれかに記載の駆動回路と、
を備える、コンバータコントローラ回路。

【請求項7】

入力端子と、
出力端子と、
制御端子と、
前記入力端子と前記出力端子の間に接続されたハイサイドトランジスタと、
前記制御端子に入力される信号にもとづいて、前記ハイサイドトランジスタを駆動する請求項１から３のいずれかに記載の駆動回路と、
を備える、ハイサイドスイッチ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ハイサイドトランジスタの駆動回路に関する。

【背景技術】

【0002】

異なる電圧レベルを有する電源電圧が供給される２つの回路ブロックの間で、デジタル信号を送受するために、レベルシフト回路が利用される。受信側の回路ブロックの電源電圧の方が高い場合には、レベルシフト回路は、レベルシフトアップ回路と称され、受信側の回路ブロックの電源電圧の方が低い場合には、レベルシフト回路は、レベルシフトダウン回路と称される。

【発明の概要】

【発明が解決しようとする課題】

【0003】

車載機器に使用されるＩＣ（Integrated Circuit）では、受信側の回路ブロックは、バッテリ電圧Ｖ_ＢＡＴを電源電圧として動作する。車載ＩＣでは、通常状態ではＶ_ＢＡＴ＝１２～１４．４Ｖで動作することが要求され、さらに、非常時動作として、Ｖ_ＢＡＴが５Ｖ付近まで低下した場合にも、動作することが求められる場合がある。

【0004】

本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、低電圧状態で動作可能な駆動回路の提供にある。

【課題を解決するための手段】

【0005】

本開示のある態様は、ハイサイドトランジスタの駆動回路に関する。駆動回路は、入力信号をレベルシフトするレベルシフト回路と、レベルシフト回路の出力にもとづいて、ハイサイドトランジスタを駆動するハイサイドドライバと、を備える。レベルシフト回路は、出力側ハイレベルラインと、出力側ローレベルラインと、出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第１トランジスタと、出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第２トランジスタと、出力側ローレベルラインと接続されるゲートと、第１トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第３トランジスタと、出力側ローレベルラインと接続されるゲートと、第２トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第４トランジスタと、第３トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第５トランジスタと、第４トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第６トランジスタと、第１トランジスタのドレインと接地の間に、第３トランジスタおよび第５トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第７トランジスタと、第２トランジスタのドレインと接地の間に、第４トランジスタおよび第６トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第８トランジスタと、減電圧時に、入力信号に応じて、第７トランジスタおよび第８トランジスタを駆動する補助ドライバ回路と、を備える。

【0006】

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

【発明の効果】

【0007】

本開示のある態様によれば、低電圧状態で動作可能な駆動回路を提供できる。

【図面の簡単な説明】

【0008】

【図1】図１は、ハイサイドトランジスタを備える半導体集積回路のブロック図である。

【図2】図２は、比較技術に係るレベルシフト回路を備える半導体集積回路の回路図である。

【図3】図３は、実施形態に係るレベルシフト回路を備える半導体集積回路の回路図である。

【図4】図４は、低電圧検出回路および補助ドライバ回路の構成例を示す回路図である。

【図5】図５は、ハイサイドトランジスタがＰＭＯＳトランジスタであるスイッチング回路のブロック図である。

【図6】図６は、オーディオシステムのブロック図である。

【図7】図７は、降圧コンバータのブロック図である。

【図8】図８は、回路システムのブロック図である。

【発明を実施するための形態】

【0009】

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

【0010】

一実施形態に係るハイサイドトランジスタの駆動回路は、入力信号をレベルシフトするレベルシフト回路と、レベルシフト回路の出力にもとづいてハイサイドトランジスタを駆動するハイサイドドライバと、を備える。レベルシフト回路は、出力側ハイレベルラインと、出力側ローレベルラインと、出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第１トランジスタと、出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第２トランジスタと、出力側ローレベルラインと接続されるゲートと、第１トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第３トランジスタと、出力側ローレベルラインと接続されるゲートと、第２トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第４トランジスタと、第３トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第５トランジスタと、第４トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第６トランジスタと、第１トランジスタのドレインと接地の間に、第３トランジスタおよび第５トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第７トランジスタと、第２トランジスタのドレインと接地の間に、第４トランジスタおよび第６トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第８トランジスタと、減電圧時に、入力信号に応じて、第７トランジスタおよび第８トランジスタを駆動する補助ドライバ回路と、を備える。

【0011】

ハイサイドトランジスタの一端に供給される入力電圧が低下すると、第３トランジスタおよび第４トランジスタが制御不能となり、第１トランジスタおよび第２トランジスタを含むラッチ回路に、入力信号を伝えることができなくなる。この低電圧状態において、第７トランジスタおよび第８トランジスタを駆動することで、入力信号を、ラッチ回路に伝えることが可能となり、低電圧状態での動作が可能となる。

【0012】

一実施形態において、ハイサイドトランジスタは、ＮＭＯＳトランジスタであってもよい。

【0013】

一実施形態において、ハイサイドトランジスタは、ＰＭＯＳトランジスタであってもよい。

【0014】

一実施形態において、駆動回路は、車載機器に使用されてもよい。ハイサイドトランジスタに入力される電圧が１０Ｖより低いとき、補助ドライバ回路はアクティブとなってもよい。

【0015】

一実施形態において、駆動回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

【0016】

一実施形態に係るＤ級アンプ回路は、入力ラインと出力ラインの間に接続されたハイサイドトランジスタと、出力ラインと接地の間に接続されたローサイドトランジスタと、ハイサイドトランジスタを駆動する上述のいずれかの駆動回路と、を備えてもよい。

【0017】

一実施形態に係るコンバータコントローラ回路は、ハイサイドトランジスタおよびローサイドトランジスタを備える降圧ＤＣ／ＤＣコンバータを制御する。コンバータコントローラ回路は、降圧ＤＣ／ＤＣコンバータの出力が目標状態に近づくように、ハイサイドパルス信号を生成するフィードバック回路と、ハイサイドパルス信号にもとづいて、ハイサイドトランジスタを駆動する駆動回路と、を備えてもよい。

【0018】

一実施形態に係るハイサイドスイッチ回路は、入力端子と、出力端子と、制御端子と、入力端子と出力端子の間に接続されたハイサイドトランジスタと、制御端子に入力される信号にもとづいて、ハイサイドトランジスタを駆動する駆動回路と、を備えてもよい。

【0019】

（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。

【0020】

また図面に記載される各部材の寸法（厚み、長さ、幅など）は、理解の容易化のために適宜、拡大縮小されている場合がある。さらには複数の部材の寸法は、必ずしもそれらの大小関係を表しているとは限らず、図面上で、ある部材Ａが、別の部材Ｂよりも厚く描かれていても、部材Ａが部材Ｂよりも薄いこともあり得る。

【0021】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0022】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に接続された（設けられた）状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0023】

また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタ、インダクタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは回路定数（抵抗値、容量値、インダクタンス）を表すものとする。

【0024】

図１は、ハイサイドトランジスタを備えるスイッチング回路１００のブロック図である。半導体集積回路２００の入力ピンＶＩＮには、入力電圧Ｖ_ＩＮが供給される。半導体集積回路２００は、ハイサイドトランジスタＭＨおよび駆動回路３００を備える。図１において、ハイサイドトランジスタＭＨは、ＮチャンネルＭＯＳＦＥＴであり、そのドレインは、入力端子ＶＩＮと接続され、そのソースが、スイッチングピンＳＷと接続される。

【0025】

駆動回路３００は、入力信号ＨＩＮに応じて、ハイサイドトランジスタＭＨを駆動する。たとえば駆動回路３００は、入力信号ＨＩＮがハイのときにハイサイドトランジスタＭＨをオン、ローのときにハイサイドトランジスタＭＨをオフする。入力信号ＨＩＮは、電源電圧Ｖ_ＤＤをハイレベル、接地電圧をローレベルとするデジタル信号である。

【0026】

ブートストラップピンＢＳとスイッチングピンＳＷの間には、ブートストラップキャパシタＣ_ＢＳが外付けされている。ブートストラップキャパシタＣＢＳと整流素子２０６は、ブートストラップ回路を形成している。整流素子２０６は、カソードがブートストラップライン２０２と接続され、アノードに電源電圧Ｖ_ＣＣを受けるダイオードである。整流素子２０６は、ハイサイドトランジスタＭＨと同期してスイッチングする同期整流スイッチであってもよい。

【0027】

レベルシフト回路３２０は、入力信号ＨＩＮを受け、ブートストラップライン２０２の電圧Ｖ_ＢＳをハイレベル、スイッチングライン２０４の電圧をローレベルとする制御信号ＬＶＳＦＴを生成する。レベルシフト回路３２０は、入力側のハイレベルラインＩＮＨおよびローレベルラインＩＮＬと、出力側のハイレベルラインＯＵＴＨおよびローレベルラインＯＵＴＬを有している。入力側のハイレベルラインＩＮＨ、ローレベルラインＩＮＬは、入力信号のハイレベル電圧とローレベル電圧に対応する電圧が供給される。また出力側のハイレベルラインＯＵＴＨ、ローレベルラインＯＵＴＬは、レベルシフト回路３２０の出力信号ＬＶＳＦＴのハイレベル電圧とローレベル電圧に対応する電圧が供給される。

【0028】

ハイサイドドライバ３１０は、レベルシフト後の制御信号ＬＶＳＦＴにもとづいて、ハイサイドトランジスタＭＨを駆動する。

【0029】

以上がスイッチング回路１００の構成である。

【0030】

図２は、比較技術に係るレベルシフト回路３２０Ｒを備える半導体集積回路２００Ｒの回路図である。レベルシフト回路３２０Ｒは、第１トランジスタＭ１～第６トランジスタＭ６、ドライバ回路３３０を備える。

【0031】

第１トランジスタＭ１および第２トランジスタＭ２それぞれのソースは、ブートストラップライン２０２と接続される。第１トランジスタＭ１のゲートは、第２トランジスタＭ２のドレインと接続され、第２トランジスタＭ２のゲートは、第１トランジスタＭ１のドレインと接続され、たすき掛けの形式で接続される第１トランジスタＭ１および第２トランジスタＭ２は、ラッチ回路３２２を形成している。

【0032】

第５トランジスタＭ５および第６トランジスタＭ６それぞれのソースは接地されている。第１トランジスタＭ１と第５トランジスタＭ５の間には、耐圧保護のために第３トランジスタＭ３が挿入される。同様に、第２トランジスタＭ２と第６トランジスタＭ６の間には、耐圧保護のために、第４トランジスタＭ４が挿入される。第３トランジスタＭ３および第４トランジスタＭ４は、Ｐチャンネルの二重拡散構造を有するＤＭＯＳトランジスタ（Double-Diffused MOSFET）である。第３トランジスタＭ３および第４トランジスタＭ４それぞれのゲートは、スイッチングライン２０４と接続される。第５トランジスタＭ５および第６トランジスタＭ６は、ＤＭＯＳトランジスタで構成してもよい。

【0033】

ドライバ回路３３０は、入力信号ＨＩＮのポジティブエッジに応答して、第５トランジスタＭ５をターンオンし、入力信号ＨＩＮのネガティブエッジに応答して、第６トランジスタＭ６をターンオンする。たとえばドライバ回路３３０は、入力信号ＨＩＮがハイレベルのときに、制御信号Ｓｐをハイレベル、制御信号Ｓｎをローレベルとし、入力信号ＨＩＮがローレベルのときに、制御信号Ｓｐをローレベル、制御信号Ｓｎをハイレベルとしてもよい。あるいは、ドライバ回路３３０は、入力信号ＨＩＮのポジティブエッジから所定時間の間、制御信号Ｓｐをハイレベルとし、入力信号ＨＩＮのネガティブエッジから所定時間の間、制御信号Ｓｎをハイレベルとしてもよい。ドライバ回路３３０の構成は特に限定されない。

【0034】

図２のレベルシフト回路３２０Ｒは、入力電圧Ｖ_ＩＮが十分に高い状態（たとえばＶ_ＩＮ＞１０Ｖ）において正しく動作する。ところが、入力電圧Ｖ_ＩＮが１０Ｖを下回ると、ＤＭＯＳトランジスタである第３トランジスタＭ３および第４トランジスタＭ４を介して、ラッチ回路３２２に、信号が正しく伝わらなくなる。

【0035】

したがって、図２のレベルシフト回路３２０Ｒは、入力電圧Ｖ_ＩＮが１０Ｖを下回る用途において使用することが難しい。

【0036】

続いて、低電圧で動作可能なレベルシフト回路３２０Ａについて説明する。

【0037】

図３は、実施形態に係るレベルシフト回路３２０Ａを備える半導体集積回路２００Ａの回路図である。レベルシフト回路３２０Ａは、図２のレベルシフト回路３２０Ｒに加えて、第７トランジスタＭ７、第８トランジスタＭ８、低電圧検出回路３３２、補助ドライバ回路３３４を備える。

【0038】

低電圧検出回路３３２は、入力電圧Ｖ_ＩＮを監視し、入力電圧Ｖ_ＩＮが所定のしきい値電圧Ｖ_ＴＨを下回ると、低電圧検出信号ＵＶＬＯをアサート（たとえばハイレベル）する。

【0039】

補助ドライバ回路３３４は、低電圧検出信号ＵＶＬＯがアサートされているとき、制御信号Ｓｐに応じて第７トランジスタＭ７を駆動し、制御信号Ｓｎに応じて第８トランジスタＭ８を駆動する。

【0040】

図４は、低電圧検出回路３３２および補助ドライバ回路３３４の構成例を示す回路図である。低電圧検出回路３３２は、電圧コンパレータＣＯＭＰ１と、抵抗Ｒ１１，Ｒ１２を含む。抵抗Ｒ１１、Ｒ１２は、入力電圧Ｖ_ＩＮを分圧する。電圧コンパレータＣＯＭＰ１は、分圧後の入力電圧Ｖ_ＩＮ’を、しきい値電圧Ｖ_ＴＨと比較し、比較結果を示す低電圧検出信号ＵＶＬＯを生成する。

【0041】

補助ドライバ回路３３４は、論理ゲートの組み合わせで構成することができる。たとえば補助ドライバ回路３３４は、２個のＡＮＤゲート３３６，３３８を含みうる。ＡＮＤゲート３３６は、ＵＶＬＯ信号と、制御信号Ｓｐの論理積を生成し、第７トランジスタＭ７のゲートに供給する。ＡＮＤゲート３３８は、ＵＶＬＯ信号と、制御信号Ｓｎの論理積を生成し、第８トランジスタＭ８のゲートに供給する。ＡＮＤゲート３３６の出力と第７トランジスタＭ７のゲートの間に、バッファを追加してもよい。

【0042】

以上が実施形態に係る半導体集積回路２００Ａの構成である。

【0043】

この半導体集積回路２００Ａでは、入力電圧ＶＩＮが低下した状態において、第３トランジスタＭ３、第４トランジスタＭ４が制御不能となると、補助ドライバ回路３３４がイネーブル状態となる。補助ドライバ回路３３４は、イネーブル状態において、制御信号Ｓｐがアサートされると、第７トランジスタＭ７をターンオンする。これにより、第２トランジスタＭ２のゲートにローレベルが印加され、ラッチ回路３２２が第１状態に遷移する。また補助ドライバ回路３３４は、イネーブル状態において、制御信号Ｓｎがアサートされると、第８トランジスタＭ８をターンオンする。これにより、第１トランジスタＭ１のゲートにローレベルが印加され、ラッチ回路３２２が第２状態に遷移する。

【0044】

このように、実施形態に係るレベルシフト回路３２０Ａによれば、低電圧状態においても、入力信号ＨＩＮに応じたラッチ回路３２２の状態変化を引き起こすことができ、動作不能となるのを防止できる。

【0045】

ハイサイドトランジスタＭＨは、ＰＭＯＳトランジスタであってもよい。

【0046】

図５は、ハイサイドトランジスタがＰＭＯＳトランジスタであるスイッチング回路１００Ｂのブロック図である。半導体集積回路２００Ｂは、ＰＭＯＳトランジスタのハイサイドトランジスタＭＨを備える。入力ライン２０７は、レベルシフト回路３２０の出力側のハイレベルラインＯＵＴＨと接続され、ローレベルライン２０８は、レベルシフト回路３２０の出力側のローレベルラインＯＵＴＬと接続される。定電圧回路３５０は、ローレベルライン２０８の電圧を、入力電圧Ｖ_ＩＮよりも一定電圧ΔＶ低い電圧レベルに安定化する。

【0047】

ハイサイドトランジスタＭＨが、ＰＭＯＳトランジスタである場合においても、レベルシフト回路３２０として、上述のレベルシフト回路３２０Ａを用いることができる。これにより、入力電圧Ｖ_ＩＮが低い低電圧状態において、入力信号ＨＩＮにもとづいてハイサイドトランジスタＭＨを駆動することができる。

【0048】

続いてスイッチング回路の用途を説明する。

【0049】

図６は、オーディオシステム４００のブロック図である。オーディオシステム４００は、オーディオＩＣ２００Ｃ、スピーカ４０２、フィルタ４０４、ブートストラップキャパシタＣ_ＢＳを備える。

【0050】

オーディオＩＣ２００Ｃは、Ｄ級アンプであり、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬ、駆動回路３００Ｃ、パルス幅変調器２１０を備える。ハイサイドトランジスタＭＨは、入力ピンＶＩＮとスイッチングピンＳＷの間に接続され、ローサイドトランジスタＭＬは、スイッチングピンＳＷと接地ピンＧＮＤの間に接続される。

【0051】

パルス幅変調器２１０は、オーディオ信号Ｖ_ＡＵＤを、ＰＷＭ（パルス幅変調）信号に変換し、制御信号ＨＩＮおよびＬＩＮを生成する。

【0052】

制御信号ＨＩＮは、レベルシフト回路３２０Ａによってレベルシフトアップされ、ハイサイドドライバ３１０に供給される。

【0053】

レベルシフト回路３７０は、ハイサイドとローサイドとで遅延量を揃えるためにダミーでもうけられている。レベルシフト回路３７０は省略してもよい。ローサイドドライバ３６０は、レベルシフト回路３７０の出力に応じて、ローサイドトランジスタＭＬを駆動する。

【0054】

オーディオシステム４００は車載用であってもよい。この場合、入力ピンＶＩＮには、入力電圧Ｖ_ＩＮとしてバッテリ電圧Ｖ_ＢＡＴが供給される。車載バッテリの電圧Ｖ_ＢＡＴは、１２～１４Ｖを定格とするが、バッテリ電圧Ｖ_ＢＡＴが１０Ｖ以下まで低下した場合であっても、オーディオＩＣ２００Ｃが動作を維持することが求められる。

【0055】

図６のオーディオシステム４００によれば、上述したレベルシフト回路３２０Ａを用いることで、バッテリ電圧Ｖ_ＢＡＴが低下した状態においても、オーディオ信号を再生することが可能となる。

【0056】

図７は、降圧コンバータ５００のブロック図である。降圧コンバータ５００は、コントローラＩＣ２００Ｄおよび降圧コンバータの主回路５１０を備える。降圧コンバータ５００は、入力ライン５０２の入力電圧Ｖ_ＩＮを、所定の電圧レベルを有する出力電圧Ｖ_ＯＵＴに降圧し、出力ライン５０４に接続される負荷（不図示）に供給する。主回路５１０は、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬ、インダクタＬ２、出力キャパシタＣ２を含む。

【0057】

コントローラＩＣ２００Ｄは、駆動回路３００Ｄおよびフィードバック回路２２０を備える。抵抗Ｒ２１，Ｒ２２は、出力電圧Ｖ_ＯＵＴを分圧し、分圧後のフィードバック電圧Ｖ_ＦＢをコントローラＩＣ２００ＤのフィードバックピンＦＢに供給する。

【0058】

フィードバック回路２２０は、フィードバック電圧Ｖ_ＦＢが所定の基準電圧Ｖ_ＲＥＦに近づくように、デューティサイクルが調節されるＰＷＭ信号を生成する。フィードバック回路２２０は、ＰＷＭ信号に応じて、制御信号ＨＩＮおよびＬＩＮを生成する。レベルシフト回路３２０Ａは、制御信号ＨＩＮをレベルシフトし、ハイサイドドライバ３１０に供給する。また制御信号ＬＩＮはローサイドドライバ３６０に直接供給される。フィードバック回路２２０とローサイドドライバ３６０の間に、ダミーのレベルシフト回路を挿入してもよい。

【0059】

降圧コンバータ５００はダイオード整流型であってもよく、その場合、ローサイドトランジスタＭＬに代えて整流ダイオードが接続され、ローサイドドライバ３６０は省略される。

【0060】

降圧コンバータ５００は車載用であってもよい。この場合、入力ピンＶＩＮには、入力電圧Ｖ_ＩＮとしてバッテリ電圧Ｖ_ＢＡＴが供給される。車載バッテリの電圧Ｖ_ＢＡＴは、１２～１４Ｖを定格とするが、バッテリ電圧Ｖ_ＢＡＴが１０Ｖ以下まで低下した場合であっても、降圧コンバータ５００が動作を維持することが求められる。

【0061】

図７の降圧コンバータ５００によれば、上述したレベルシフト回路３２０Ａを用いることで、バッテリ電圧Ｖ_ＢＡＴが低下した状態においても、出力電圧Ｖ_ＯＵＴを目標レベルに安定化することができる。

【0062】

図８は、回路システム６００のブロック図である。回路システム６００は、ハイサイドスイッチＩＣ２００Ｅを備える。ハイサイドスイッチＩＣ２００Ｅは、制御ピンＣＴＲＬに、外部からの制御信号ＨＩＮを受ける。半導体集積回路２００Ｅの入力ピンＶＩＮには、入力ライン６０２を介して入力電圧ＶＩＮが供給され、出力ピンＯＵＴには、負荷回路６０６が接続される。半導体集積回路２００Ｅは、ハイサイドトランジスタＭＨおよび駆動回路３００Ｅを備える。駆動回路３００Ｅは、制御信号ＨＩＮがオンレベル（たとえばハイレベル）であるとき、ハイサイドトランジスタＭＨをオンする。このとき、出力ピンＯＵＴには、入力電圧Ｖ_ＩＮと実質的に同じ電圧レベルの出力電圧Ｖ_ＯＵＴが発生する。駆動回路３００Ｅは、制御信号ＨＩＮがオフレベル（たとえばローレベル）であるとき、ハイサイドトランジスタＭＨをオフする。このとき、出力ピンＯＵＴはハイインピーダンスとなる。

【0063】

（付記）
本明細書には以下の技術が開示される。

【0064】

（項目１）
ハイサイドトランジスタの駆動回路であって、
入力信号をレベルシフトするレベルシフト回路と、
前記レベルシフト回路の出力にもとづいて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
を備え、
前記レベルシフト回路は、
出力側ハイレベルラインと、
出力側ローレベルラインと、
前記出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第１トランジスタと、
前記出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第２トランジスタと、
前記出力側ローレベルラインと接続されるゲートと、前記第１トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第３トランジスタと、
前記出力側ローレベルラインと接続されるゲートと、前記第２トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第４トランジスタと、
前記第３トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第５トランジスタと、
前記第４トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第６トランジスタと、
前記第１トランジスタのドレインと前記接地の間に、前記第３トランジスタおよび前記第５トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第７トランジスタと、
前記第２トランジスタのドレインと前記接地の間に、前記第４トランジスタおよび前記第６トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第８トランジスタと、
減電圧時に、前記入力信号に応じて、前記第７トランジスタおよび前記第８トランジスタを駆動する補助ドライバ回路と、
を備える、駆動回路。

【0065】

（項目２）
前記ハイサイドトランジスタは、ＮＭＯＳトランジスタである、項目１に記載の駆動回路。

【0066】

（項目３）
前記ハイサイドトランジスタは、ＰＭＯＳトランジスタである、項目１に記載の駆動回路。

【0067】

（項目４）
車載機器に使用され、
前記ハイサイドトランジスタに入力される電圧が、１０Ｖより低いとき、前記補助ドライバ回路はアクティブとなる、項目１から３のいずれかに記載の駆動回路。

【0068】

（項目５）
入力ラインと出力ラインの間に接続されたハイサイドトランジスタと、
前記出力ラインと接地の間に接続されたローサイドトランジスタと、
前記ハイサイドトランジスタを駆動する項目１から４のいずれかに記載の駆動回路と、
を備える、Ｄ級アンプ回路。

【0069】

（項目６）
ハイサイドトランジスタおよびローサイドトランジスタを備える降圧ＤＣ／ＤＣコンバータを制御するコンバータコントローラ回路であって、
前記降圧ＤＣ／ＤＣコンバータの出力が目標状態に近づくように、ハイサイドパルス信号を生成するフィードバック回路と、
前記ハイサイドパルス信号にもとづいて、前記ハイサイドトランジスタを駆動する項目１から４のいずれかに記載の駆動回路と、
を備える、コンバータコントローラ回路。

【0070】

（項目７）
入力端子と、
出力端子と、
制御端子と、
前記入力端子と前記出力端子の間に接続されたハイサイドトランジスタと、
前記制御端子に入力される信号にもとづいて、前記ハイサイドトランジスタを駆動する項目１から４のいずれかに記載の駆動回路と、
を備える、ハイサイドスイッチ回路。

【0071】

本開示に係る実施形態について、具体的な用語を用いて説明したが、この説明は、理解を助けるための例示に過ぎず、本開示あるいは請求の範囲を限定するものではない。本発明の範囲は、請求の範囲によって規定されるものであり、したがって、ここでは説明しない実施形態、実施例、変形例も、本発明の範囲に含まれる。

【符号の説明】

【0072】

１００ スイッチング回路
２００ 半導体集積回路
２００Ｃ オーディオＩＣ
２００Ｄ コントローラＩＣ
２００Ｅ ハイサイドスイッチＩＣ
ＭＨ ハイサイドトランジスタ
ＭＬ ローサイドトランジスタ
２０２ ブートストラップライン
２０４ スイッチングライン
２０６ 整流素子
２０８ ローレベルライン
２１０ パルス幅変調器
２２０ フィードバック回路
３１０ ハイサイドドライバ
３２０ レベルシフト回路
３２２ ラッチ回路
３６０ ローサイドドライバ
Ｍ１ 第１トランジスタ
Ｍ２ 第２トランジスタ
Ｍ３ 第３トランジスタ
Ｍ４ 第４トランジスタ
Ｍ５ 第５トランジスタ
Ｍ６ 第６トランジスタ
Ｍ７ 第７トランジスタ
Ｍ８ 第８トランジスタ
３００ 駆動回路
３３０ ドライバ回路
３３２ 低電圧検出回路
３３４ 補助ドライバ回路
４００ オーディオシステム
４０２ スピーカ
４０４ フィルタ
５００ 降圧コンバータ
５０２ 入力ライン
５０４ 出力ライン
５１０ 主回路
６００ 回路システム

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】