特開 2024-52214 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024052214

(43)【公開日】2024-04-11

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/822 20060101AFI20240404BHJP

【ＦＩ】

H01L27/04 U

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2022158776

(22)【出願日】2022-09-30

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】清水 永吉

【テーマコード（参考）】

5F038

【Ｆターム（参考）】

5F038DF01

5F038DF08

(57)【要約】

【課題】複数の半導体チップが接続されてなる半導体装置において、省電力化を実現し、かつ、チップ間の接続端子の数を抑えた半導体装置を提供する。
【解決手段】複数のパワードメインが設定された第１のチップと、第２のチップと、が接合されてなる半導体装置において、第１のチップに、パワードメイン毎に設けられた複数の個別スイッチと、複数の個別スイッチと共通に接続された第１の接続端子と、を備え、第２のチップに、第１の接続端子に接続された第２の接続端子と、電源と第２の接続端子との間に設けられた共通スイッチと、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数のパワードメインが設定された第１のチップと、前記第１のチップよりもリーク電流が小さい第２のチップと、が接合されてなる半導体装置であって、
前記第１のチップは、複数のパワードメインの各々に設けられ、パワードメインに対して電源電圧の供給を行う状態と行わない状態とを切り替える複数の個別スイッチと、前記複数の個別スイッチと共通に接続された第１の接続端子と、を備え、
前記第２のチップは、前記第１の接続端子に接続された第２の接続端子と、電源と前記第２の接続端子との間に設けられ、前記複数のパワードメインに対して共通に電源電圧の供給を行う状態と行わない状態とを切り替える共通スイッチと、を備える
半導体装置。

【請求項2】

前記第１のチップは、第１のプロセスサイズにより形成され、
前記第２のチップは、前記第１のプロセスサイズよりも大きい第２のプロセスサイズにより形成される
請求項１に記載の半導体装置。

【請求項3】

前記第１のチップは、前記第１の接続端子と前記複数の個別スイッチとの間に前記第１のチップの外部から接続するための外部接続端子を備える
請求項１又は２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

半導体装置においては、集積度を向上させるためにプロセスサイズをより小さくすることが要求されているが、これに伴って半導体装置に形成された素子において生じるリーク電流により、省電力性能が低下するという問題が顕著になってきている。

【0003】

このような問題に対応するため、特許文献１では、機能の異なる複数の半導体チップを接続して１つのパッケージに実装した半導体装置において、一の半導体チップから他の半導体チップへの電源電圧の供給を止める遮断手段を備えた半導体集積回路が提案されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００８－１８３５７６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

近年では、省電力化のため、半導体装置内に複数のパワードメインを設定し、パワードメイン毎に電源供給のオンオフを切り替え可能な半導体装置が実用化されている。

【0006】

複数の半導体チップが接続されてなる半導体装置において、プロセスサイズが小さい方の半導体チップに複数のパワードメインが設定されている場合、パワードメイン毎に電源供給のオンオフを切り替えるためのスイッチを同じ半導体チップ内に設けると、スイッチを構成する素子のリーク電流により省電力性能が低下するという問題が生じる。

【0007】

そのため、プロセスサイズが大きい方の半導体チップにスイッチを配置して、スイッチを構成する素子のリーク電流の影響を抑えることが考えられる。

【0008】

しかしながら、このような態様とすると、半導体チップ間で電源供給ラインを接続するための接続端子をパワードメイン毎に設ける必要があるため、接続端子の数が増加してしまい、半導体チップの領域を消費してしまうことになる。

【0009】

本発明は、上記の事情を踏まえ、複数の半導体チップが接続されてなる半導体装置において、省電力化を実現し、かつ、チップ間の接続端子の数を抑えた半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0010】

第１態様の半導体装置は、複数のパワードメインが設定された第１のチップと、前記第１のチップよりもリーク電流が小さい第２のチップと、が接合されてなる半導体装置であって、前記第１のチップは、複数のパワードメインの各々に設けられ、パワードメインに対して電源電圧の供給を行う状態と行わない状態とを切り替える複数の個別スイッチと、前記複数の個別スイッチと共通に接続された第１の接続端子と、を備え、前記第２のチップは、前記第１の接続端子に接続された第２の接続端子と、電源と前記第２の接続端子との間に設けられ、前記複数のパワードメインに対して共通に電源電圧の供給を行う状態と行わない状態とを切り替える共通スイッチと、を備える。

【0011】

第２態様の半導体装置は、第１態様の半導体装置において、前記第１のチップは、第１のプロセスサイズにより形成され、前記第２のチップは、前記第１のプロセスサイズよりも大きい第２のプロセスサイズにより形成される。

【0012】

第３態様の半導体装置は、第１態様又は第２態様の半導体装置において、前記第１のチップは、前記第１の接続端子と前記複数の個別スイッチとの間に前記第１のチップの外部から接続するための外部接続端子を備える。

【発明の効果】

【0013】

本発明の半導体装置によれば、複数の半導体チップが接続されてなる半導体装置において、省電力化を実現し、かつ、チップ間の接続端子の数を抑えることができる。

【図面の簡単な説明】

【0014】

【図1】本発明の一実施形態の半導体装置の概略構成を示す図である。

【図2】比較例の半導体装置の概略構成を示す図である。

【発明を実施するための形態】

【0015】

次に、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態の半導体装置１の概略構成を示す図である。

【0016】

図１に示すように、本実施形態の半導体装置１は、第１のチップ１０と第２のチップ２０とがダイ・トゥ・ウエハ接合により接合されてなる。

【0017】

ここで、ダイ・トゥ・ウエハ接合とは、第１のチップ１０と第２のチップ２０とが積層されるとともに、第１のチップ１０に形成された複数の接続端子１２０、１２１と第２のチップ２０に形成された複数の接続端子２２０、２２１とが各々直接接触した状態で接合されたものを意味する。

【0018】

第１のチップ１０は、第１のプロセスサイズの一例である２２ｎｍのプロセスサイズにより形成され、複数のパワードメインが設定された半導体チップである。

【0019】

ここで、「プロセスサイズ」とは、半導体チップを製造する際の最小加工サイズ、具体的には半導体チップの内部における配線幅、又は、トランジスタのゲート長等を意味する。プロセスサイズが小さくなる程、半導体チップに形成された素子におけるリーク電流が大きくなる。なお、プロセスサイズは、プロセスルールとも呼ばれる。

【0020】

また、「パワードメイン」とは、半導体チップにおいて１つの電源系統で動作する領域を意味する。本実施形態の第１のチップ１０においては、機能ブロック毎に、異なるパワードメイン１１０、１１１、１１２、１１３が設定されている。

【0021】

また、第１のチップ１０は、パワードメイン１１１、１１２、１１３毎に設けられ、パワードメインに対して電源電圧の供給を行う状態と行わない状態とを切り替える複数の個別スイッチ（図１中で「ＳＷ」と表示）１４１、１４２、１４３と、複数の個別スイッチ１４１、１４２、１４３と共通に接続された接続端子（図１中で「ＰＡＤ」と表示）１２１と、を備える。接続端子１２１は、本開示の技術における第１の接続端子の一例である。

【0022】

個別スイッチ１４１、１４２、１４３は、例えばＭＯＳ（Metal Oxide Semiconductor）トランジスタからなるスイッチ素子により構成される。個別スイッチ１４１、１４２、１４３がオン状態の時、パワードメイン１１１、１１２、１１３に対して電源電圧の供給が行われ、個別スイッチ１４１、１４２、１４３がオフ状態の時、パワードメイン１１１、１１２、１１３に対して電源電圧の供給が行われなくなる。

【0023】

パワードメイン１１０は、常時電源電圧が供給される領域であるため、パワードメイン１１０に対する個別スイッチは設けられていない。

【0024】

第２のチップ２０は、第２のプロセスサイズの一例である１３０ｎｍのプロセスサイズにより形成された半導体チップである。

【0025】

また、第２のチップ２０は、接続端子１２１に接続された接続端子２２１と、電源３０と接続端子２２１との間に設けられ、パワードメイン１１１、１１２、１１３に対して共通に電源電圧の供給を行う状態と行わない状態とを切り替える共通スイッチ２４１と、を備える。接続端子２２１は、本開示の技術における第１の接続端子の一例である。

【0026】

共通スイッチ２４１は、例えばＭＯＳトランジスタからなるスイッチ素子により構成される。共通スイッチ２４１がオン状態の時、パワードメイン１１１、１１２、１１３に対して電源電圧の供給が行われ、共通スイッチ２４１がオフ状態の時、パワードメイン１１１、１１２、１１３に対して電源電圧の供給が行われなくなる。

【0027】

電源３０から供給された電源電圧ＶＤＤは、外部接続端子（図１中で「ＩＯ－ＰＡＤ」と表示）２３０を介して第２のチップ２０に入力され、レギュレータ２１０により第１のチップ１０及び第２のチップ２０において必要とされる電源電圧に変換された後、第２のチップ２０のパワードメイン１１０、１１１、１１２、１１３の各々に供給される。

【0028】

上記の通り、レギュレータ２１０から出力された電源電圧は、パワードメイン１１０に対してはスイッチを介さず、接続端子１２０、２２０のみを介して供給され、パワードメイン１１１、１１２、１１３に対しては共通スイッチ２４１、接続端子１２１、２２１、及び、個別スイッチ１４１、１４２、１４３を介して供給される。

【0029】

また、第１のチップ１０は、接続端子１２０とパワードメイン１１０との間に第１のチップ１０の外部から接続するための外部接続端子１３０を備え、接続端子１２１と個別スイッチ１４１、１４２、１４３との間に第１のチップ１０の外部から接続するための外部接続端子１３１を備える。

【0030】

外部接続端子１３０、１３１は、第２のチップ２０と接合されていない単体の状態で第１のチップ１０の動作確認を行う際に、外部から電源電圧を供給するための端子である。

【0031】

ここで、本実施形態の半導体装置１の効果を分かりやすく説明するため、比較例の半導体装置１００について説明する。図２は、比較例の半導体装置１００の構成を示す図である。

【0032】

図２に示すように、比較例の半導体装置１００は、本実施形態の半導体装置１と比較して、パワードメイン１１１、１１２、１１３に対する電源電圧の供給状態を切り替えるスイッチの配置態様が異なる。

【0033】

比較例の半導体装置１００においては、第２のチップ２０に、パワードメイン１１１、１１２、１１３毎に設けられ、パワードメインに対して電源電圧の供給を行う状態と行わない状態とを切り替える個別スイッチ２５１、２５２、２５３が設けられている。半導体装置１００においては、パワードメイン１１１、１１２、１１３に対して共通に電源電圧の供給を行う状態と行わない状態とを切り替える共通スイッチは設けられていない。

【0034】

上記以外の点については、本実施形態のＤ級増幅器１と同様の構成であるため説明は省略する。

【0035】

プロセスサイズは、第１のチップ１０よりも第２のチップ２０の方が大きい。また、一般にプロセスサイズが大きいチップの方が、プロセスサイズが小さいチップと比較して、リーク電流は小さくなるとされている。そのため、電源電圧の供給状態を切り替えるスイッチは、第２のチップ２０に設けた方が、電源供給停止時におけるスイッチのリーク電流を抑えることができる。

【0036】

比較例の半導体装置１００のように、第２のチップ２０に個別スイッチ２５１、２５２、２５３を設けた場合、リーク電流の影響を抑えつつ、パワードメイン１１１、１１２、１１３に対する電源供給状態を個別に制御することができる。

【0037】

しかしながら、この場合には、第１のチップ１０と第２のチップ２０との間の接続端子の数が３対（接続端子１２１、２２１、接続端子１２２、２２２、接続端子１２３、２２３）必要となり、第１のチップ１０及び第２のチップ２０の領域を消費してしまうことになる。

【0038】

また、単体の状態で第１のチップ１０のパワードメイン１１１、１１２、１１３に対する動作確認を行うための外部接続端子を設ける場合も、外部接続端子１３１、１３２、１３３の３つの端子が必要となり、第１のチップ１０の領域を消費してしまうことになる。

【0039】

外部接続端子１３１、１３２、１３３は、第１のチップ１０と第２のチップ２０との間を接続するための接続端子１２１、２２１、接続端子１２２、２２２、接続端子１２３、２２３と比較して端子の面積が大きいため、より第１のチップ１０の領域を消費してしまうことになる。

【0040】

これに対して、本実施形態の半導体装置１では、第１のチップ１０に個別スイッチ１４１、１４２、１４３を設け、第２のチップ２０に共通スイッチ２４１を設けている。

【0041】

このような態様とすることにより、リーク電流が小さい第２のチップ２０の共通スイッチ２４１によりパワードメイン１１１、１１２、１１３の全体に対する電源供給状態を制御することができるとともに、第１のチップ１０の個別スイッチ１４１、１４２、１４３によりパワードメイン１１１、１１２、１１３に対する電源供給状態を個別に制御することができる。

【0042】

さらに、このような態様とすることにより、第１のチップ１０と第２のチップ２０との間の接続端子の数が１対（接続端子１２１）ですむため、第１のチップ１０及び第２のチップ２０の領域の消費を抑えることができる。

【0043】

また、単体の状態で第１のチップ１０のパワードメイン１１１、１１２、１１３に対する動作確認を行うための外部接続端子を設ける場合も、１つの外部接続端子１３１ですむため、第１のチップ１０の領域の消費を抑えることができる。

【0044】

上記の通り、外部接続端子１３１は、第１のチップ１０と第２のチップ２０との間を接続するための接続端子１２１、２２１と比較して端子の面積が大きいため、第１のチップ１０の領域の消費を抑える効果がより顕著となる。

【0045】

なお、本実施形態の半導体装置１においては、第１のチップ１０のプロセスサイズよりも、第２のチップ２０のプロセスサイズの方が大きいものとしたが、第１のチップ１０のリーク電流よりも、第２のチップ２０のリーク電流の方が小さくなるようなプロセスサイズ又は構造であれば、本実施形態の態様に限らず、どのような態様としてもよい。

【0046】

以上に示した記載内容および図示内容は、本開示の技術に係る部分についての詳細な説明であり、本開示の技術の一例に過ぎない。例えば、上記の構成、機能、作用、および効果に関する説明は、本開示の技術に係る部分の構成、機能、作用、および効果の一例に関する説明である。よって、本開示の技術の主旨を逸脱しない範囲内において、以上に示した記載内容および図示内容に対して、不要な部分を削除したり、新たな要素を追加したり、置き換えたりしてもよいことは言うまでもない。また、錯綜を回避し、本開示の技術に係る部分の理解を容易にするために、以上に示した記載内容および図示内容では、本開示の技術の実施を可能にする上で特に説明を要しない技術常識等に関する説明は省略されている。

【符号の説明】

【0047】

１、１００ 半導体装置
１０ 第１のチップ
２０ 第２のチップ
３０ 電源
１１０、１１１、１１２、１１３ パワードメイン
１２０、１２１、１２２、１２３ 接続端子
１３０、１３１、１３２、１３３ 外部接続端子
１４１、１４２、１４３ 個別スイッチ
２１０ レギュレータ
２２０、２２１、２２２、２２３ 接続端子
２４１ 共通スイッチ
２５１、２５２、２５３ 共通スイッチ

【図1】

【図2】