特開 2024-52412 半導体装置、レギュレータ回路、レギュレータ回路を起動する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024052412

(43)【公開日】2024-04-11

(54)【発明の名称】半導体装置、レギュレータ回路、レギュレータ回路を起動する方法

(51)【国際特許分類】

   G05F 1/56 20060101AFI20240404BHJP

【ＦＩ】

G05F1/56 320C

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022159110

(22)【出願日】2022-09-30

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】笛木 洋一

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430BB05

5H430BB09

5H430BB11

5H430BB12

5H430CC05

5H430EE06

5H430EE09

5H430FF04

5H430FF12

5H430FF13

5H430GG08

5H430HH03

5H430KK01

5H430LA01

5H430LA07

(57)【要約】

【課題】突入電流を制限すると共に切替信号の生成を容易にする半導体装置を提供する。
【解決手段】半導体装置１１は、レギュレータ出力１７、レギュレータ出力１７を駆動する第１駆動トランジスタを制御する誤差増幅回路１９、及びレギュレータ出力１７を駆動する１又は複数の第２駆動トランジスタを誤差増幅回路１９によって選択的に制御する切替回路２１を含む制御回路１３と、第１電源線から給電される電流源回路２７、電流源回路２７からの電流を受ける電流回路２９、レギュレータ出力１７の起動に応答して電流回路２９によって充電又は放電されるキャパシタ、及びキャパシタ３０の一電極の電位を判定して、判定結果を示す判定信号を生成するように構成された判定器３３、を含む切替判定回路１５を備え、切替回路２１は、切替判定回路１５からの判定信号に応答して第２駆動トランジスタへの誤差増幅回路１９による制御を切り替える。
【選択図】図１

【特許請求の範囲】

【請求項1】

レギュレータ出力、前記レギュレータ出力を駆動するように構成された第１駆動トランジスタを制御するように構成された誤差増幅回路、及び前記レギュレータ出力を駆動するように構成された１又は複数の第２駆動トランジスタを前記誤差増幅回路によって選択的に制御するように構成された切替回路、を含む制御回路と、
前記レギュレータ出力と異なる第１電源線から給電されるように構成された電流源回路、前記電流源回路からの電流を受ける電流回路、前記レギュレータ出力の起動に応答して前記電流回路によって充電又は放電されるキャパシタ、及び前記キャパシタの一電極の電位を判定して、判定結果を示す１又は複数の判定信号を生成するように構成された判定器、を含む切替判定回路と、
を備え、
前記レギュレータ出力は、前記第１駆動トランジスタ及び前記第２駆動トランジスタの少なくとも一方を介して前記第１電源線からの電力を受けるように構成され、
前記切替回路は、前記切替判定回路からの前記判定信号に応答して前記第２駆動トランジスタへの前記誤差増幅回路による制御を切り替えるように構成され、
前記誤差増幅回路は、前記レギュレータ出力からのフィードバック電圧と参照電圧との差に応答して動作する、
半導体装置。

【請求項2】

前記電流回路は、前記レギュレータ出力から給電される、
請求項１に記載された半導体装置。

【請求項3】

前記判定器は、前記第１電源線から給電される、
請求項１又は請求項２に記載された半導体装置。

【請求項4】

前記電流源回路は、前記第１電源線から給電される、
請求項１又は請求項２に記載された半導体装置。

【請求項5】

前記判定器は、コンパレータ回路又はシュミットトリガー回路のいずれか一方を含む、
請求項１又は請求項２に記載された半導体装置。

【請求項6】

前記切替判定回路は、前記電流源回路からの電流を受ける少なくとも１つの第２電流回路と、前記レギュレータ出力の起動に応答して前記第２電流回路によって充電又は放電される少なくとも１つの第２キャパシタと、を含み、
前記判定器は、前記第２キャパシタの一電極の電位を判定してそれぞれの第２判定結果を示す第２判定信号を生成するように構成され、
前記切替回路は、前記第２判定信号に応答して前記第２駆動トランジスタの一つへの前記誤差増幅回路のより制御を切り替えるように構成される、
請求項１に記載された半導体装置。

【請求項7】

前記判定器は、複数のコンパレータ回路を含み、
前記切替回路は、前記コンパレータ回路のそれぞれに関連付けられた複数の切替器を含み、
前記切替器は、前記コンパレータ回路の出力からのそれぞれの信号に応答して前記誤差増幅回路の出力が前記第２駆動トランジスタのそれぞれを制御するか否かを切り替えるように構成される、
請求項１に記載された半導体装置。

【請求項8】

前記判定器は、複数のシュミットトリガー回路を含み、
前記切替回路は、前記シュミットトリガー回路のそれぞれに関連付けられた複数の切替器を含み、
前記切替器は、前記シュミットトリガー回路の出力からのそれぞれの信号に応答して前記誤差増幅回路の出力が前記第２駆動トランジスタのそれぞれを制御するか否かを切り替えるように構成される、
請求項６に記載された半導体装置。

【請求項9】

前記判定器は、前記キャパシタの一電極及び前記第２キャパシタの一電極にそれぞれ接続された複数のコンパレータ回路を含み、
前記コンパレータ回路は、参照電圧発生器からの参照電圧を受ける、
請求項６に記載された半導体装置。

【請求項10】

前記判定器は、互いに異なる比較電圧を受けて動作する複数のコンパレータを含むＡ／Ｄ変換器を含み、
前記切替回路は、前記コンパレータのそれぞれに対応する複数の切替器を含み、
前記切替器は、前記Ａ／Ｄ変換器の出力からのそれぞれの信号に応答して前記誤差増幅回路の出力が前記第２駆動トランジスタを制御するか否かを切り替えるように構成される、
請求項１又は請求項６に記載された半導体装置。

【請求項11】

前記切替器の各々は、第１スイッチ及び第２スイッチを含み、
前記第１スイッチは、
前記切替器に対応する前記判定信号が、前記切替器に対応する前記第２駆動トランジスタが活性であることを示す場合に、前記誤差増幅回路が前記切替器に対応する前記第２駆動トランジスタのそれぞれを制御するように閉じられ、
前記切替器に対応する前記第２駆動トランジスタが非活性であることを示す場合に、前記切替器に対応する前記第２駆動トランジスタを前記誤差増幅回路にから分離するように開かれ、
前記第２スイッチは、前記第１スイッチが開かれる場合に、前記第２駆動トランジスタを非導通にするように構成される、
請求項７又は請求項８に記載された半導体装置。

【請求項12】

第１駆動トランジスタと、
１又は複数の第２駆動トランジスタと、
請求項１に記載された半導体装置と、
を備える、レギュレータ回路。

【請求項13】

請求項１２に記載されたレギュレータ回路を準備することと、
前記第１駆動トランジスタ、前記第２駆動トランジスタ、前記レギュレータ回路の前記制御回路、前記電流源回路、及び前記判定器に給電することと、
前記第１駆動トランジスタが前記レギュレータ出力を駆動したことに応答して、前記レギュレータ出力から前記電流回路に給電することと、
前記電流回路に給電することに応答して、前記キャパシタに充電又は放電を行うことと、
前記レギュレータ出力から前記電流回路への給電を開始した後に、前記判定器の前記判定結果に応答して前記第２駆動トランジスタを制御することと、
を備える、
レギュレータ回路を起動する方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、レギュレータ回路、及びレギュレータ回路を起動する方法に関する。

【背景技術】

【0002】

特許文献１は、定電圧回路を開示する。この定電圧回路は、出力に接続された２つの出力制御トランジスタを含む。これらの出力制御トランジスタは、切替回路及びスイッチによって切り替えられる。切替回路は、切替制御信号に従ってあらかじめ設定された通り動作し、誤差増幅回路の出力端を出力制御トランジスタのいずれか一方に接続する。具体的には、切替回路は、電源の立ち上がり時に出力制御トランジスタのいずれか一方を使用するように設定されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００５－２４２６６５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

電圧レギュレータを起動するに際して、突入電流（ラッシュカレント又はインラッシュカレント）、具体的には一時的に流れる大きな電流が、電圧レギュレータに流れる可能性がある。電圧レギュレータが大きな電流を流すことを防止するために、電圧レギュレータの駆動能力を起動中に制限する方式がある。しかしながら、この方式は、起動期間から通常動作への切り替えを必要とする。この切替のタイミングは、例えば、電圧レギュレータの出力電圧を監視するコンパレータを用いて切替信号を生成すること、又は起動からある時間の経過の後に切替信号を生成すること、によって特定されることができる。

【0005】

背景技術における電圧レギュレータでは、突入電流が流れる時期及び起動からの必要な経過時間は、電圧レギュレータが組み込まれたシステムに依存することがある。

【0006】

本発明は、突入電流を制限すると共に切替信号の生成を容易にする、半導体装置、レギュレータ回路、レギュレータ回路を起動する方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の第１側面に係る半導体装置は、レギュレータ出力、前記レギュレータ出力を駆動する第１駆動トランジスタを制御するように構成された誤差増幅回路、及び前記レギュレータ出力を駆動する１又は複数の第２駆動トランジスタを前記誤差増幅回路によって選択的に制御するように構成された切替回路、を含む制御回路と、前記レギュレータ出力と異なる第１電源線から給電されるように構成された電流源回路、前記電流源回路からの電流を受ける電流回路、前記レギュレータ出力の起動に応答して前記電流回路によって充電又は放電されるキャパシタ、及び前記キャパシタの一電極の電位を判定して、判定結果を示す判定信号を生成するように構成された判定器、を含む切替判定回路と、を備え、前記レギュレータ出力は、前記第１駆動トランジスタ及び前記第２駆動トランジスタの少なくとも一方を介して前記第１電源線からの電力を受けるように構成され、前記切替回路は、前記切替判定回路からの前記判定信号に応答して前記第２駆動トランジスタへの前記誤差増幅回路による制御を切り替えるように構成され、前記誤差増幅回路は、前記レギュレータ出力からのフィードバック電圧と参照電圧との差に応答して動作する。

【0008】

本発明の第２側面に係るレギュレータ回路は、第１側面に係る半導体装置と、第１駆動トランジスタと、１又は複数の第２駆動トランジスタと、を備える。

【0009】

本発明の第３側面に係るレギュレータ回路を起動する方法は、第２側面に係るレギュレータ回路を準備することと、前記第１駆動トランジスタ、前記第２駆動トランジスタ、前記レギュレータ回路の前記制御回路、前記電流源回路、及び前記判定器に給電することと、前記第１駆動トランジスタが前記レギュレータ出力を駆動したことに応答して、前記レギュレータ出力から前記電流回路に給電することと、前記電流回路に給電することに応答して、前記キャパシタに充電又は放電を行うことと、前記レギュレータ出力から前記電流回路への給電を開始した後に、前記判定器の前記判定結果に応答して前記第２駆動トランジスタを制御することと、を備える。

【発明の効果】

【0010】

上記の側面によれば、突入電流を制限すると共に切替信号の生成を容易にする半導体装置、レギュレータ回路、レギュレータ回路を起動する方法を提供できる。

【図面の簡単な説明】

【0011】

【図1】図１は、本実施の形態に係る半導体装置及び電圧レギュレータを概略的に示す図面である。

【図2】図２は、本実施の形態に係る電圧レギュレータ回路を示す回路図である。

【図3】図３は、本実施の形態に係る半導体装置の切替判定回路を示す回路図である。

【図4】図４は、本実施の形態に係る半導体装置の切替判定回路を示す回路図である。

【図5】図５は、図２、図３及び図４に示された回路における主要なノードの波形を示す図面である。

【図6】図６は、本実施の形態に係る半導体装置及び電圧レギュレータを起動する方法の主要な手順を示すフローチャートである。

【図7】図７は、本実施の形態に係る半導体装置の切替判定回路を示す回路図である。

【図8】図８は、本実施の形態に係る半導体装置の切替判定回路を示す回路図である。

【発明を実施するための形態】

【0012】

以下、図面を参照して本発明を実施するための各実施の形態について説明する。同一及類似のものには、同一又は類似の符号を付して、複写的な重複的な記述を省略する。

【0013】

図１は、本実施の形態に係る半導体装置及び電圧レギュレータを概略的に示す図面である。図１では、例示として、高電源線を参照符号「Ｖｄｄ」として参照すると共に、低電源線を参照符号「Ｖｓｓ」として参照すると共に接地の回路シンボルで描く。

【0014】

半導体装置１１は、制御回路１３及び切替判定回路１５を備える。制御回路１３は、レギュレータ出力１７、誤差増幅回路１９、制御出力２０、及び切替回路２１を含む。レギュレータ出力１７は、内部電源線１８に接続されて、内部電源線１８に給電する。制御出力２０は、誤差増幅回路１９の出力に接続され、誤差増幅回路１９は、例えば演算増幅器（オペアンプ）ＯＰを含むことができる。

【0015】

誤差増幅回路１９は、レギュレータ出力１７を駆動する第１駆動トランジスタ２３を制御するように構成される。切替回路２１は、レギュレータ出力１７を駆動する第２駆動トランジスタ２５を誤差増幅回路１９によって選択的に制御することを可能にするように構成される。誤差増幅回路１９は、レギュレータ出力１７からのフィードバック電圧と参照電圧との差に応答して動作する。

【0016】

切替判定回路１５は、電流源回路２７、電流回路２９、キャパシタ回路３１、及び判定器３３を含む。電流源回路２７は、電流源２７ａを含み、またレギュレータ出力１７とは異なる第１電源線（例えばＶｄｄ）から給電されるように構成されることができる。電流回路２９は、電流源回路２７からの電流を受けて、電流源回路２７に流れる電流に関連付けられた電流を流すように構成される。キャパシタ回路３１はキャパシタ３０を含む。キャパシタ３０は、レギュレータ出力１７の起動に応答して電流回路２９によって充電又は放電される。判定器３３は、キャパシタ回路３１のキャパシタ３０の一電極３０ａの電位を判定して判定結果を示す判定信号Ｓ_ＤＥＴを生成するように構成される。

【0017】

切替回路２１は、切替判定回路１５からの判定信号Ｓ_ＤＥＴに応答して、第２駆動トランジスタ２５への誤差増幅回路１９による制御を切り替えるように構成される。切替回路２１の出力は、直接に第２駆動トランジスタ２５に接続される。

【0018】

電圧レギュレータ１２は、レギュレータ回路１４、キャパシタ１６及び誤差検出回路３９を備えることができる。レギュレータ回路１４は、半導体装置１１と、駆動回路２４（第１駆動トランジスタ２３及び第２駆動トランジスタ２５）とを含む。

【0019】

誤差検出回路３９は、レギュレータ出力１７からのフィードバック電圧を誤差増幅回路１９に与えるように構成される。具体的には、誤差検出回路３９は、レギュレータ出力１７の電圧を分圧すると共に、レギュレータ出力１７の電圧の分圧値Ｖｒｄｖを提供するように構成される。分圧値Ｖｒｄｖは、例えば、誤差増幅回路１９の演算増幅器（オペアンプ）ＯＰの正入力（＋）に接続され、演算増幅器（オペアンプ）ＯＰの負入力（－）は、参照電圧Ｖｒｅｆを受ける。レギュレータ出力１７は、第１駆動トランジスタ２３及び第２駆動トランジスタ２５を介して第１電源線Ｖｄｄからの電力を受けるように構成される。誤差検出回路３９は、電圧分割を提供する回路として構成され、具体的には、直列に接続された複数の抵抗体３８ａ、３８ｂ（例えば、抵抗素子、ダイオード、トランジスタ）を含む。抵抗体３８ａ、３８ｂの共有ノードは、誤差検出回路３９の出力３９ａに接続されて、出力３９ａに分圧値Ｖｒｄｖを生成する。

【0020】

半導体装置１１では、制御回路１３は、誤差増幅回路１９に参照電圧Ｖｒｅｆを提供するように構成された基準電圧生成回路４１を更に含むことができる。誤差増幅回路１９は、参照電圧Ｖｒｅｆ及び誤差検出回路３９からの分圧値Ｖｒｄｖを受けて、参照電圧Ｖｒｅｆを基準にして分圧値Ｖｒｄｖの差分△Ｖを検出する共に差分△Ｖを増幅することによって、駆動トランジスタ（２３及び／又は２５）を制御できる。

【0021】

必要な場合には、半導体装置１１は、誤差増幅回路１９に提供される参照電圧を、半導体装置１１の外部から受けることができる。

【0022】

半導体装置１１、電圧レギュレータ１２、及びレギュレータ回路１４によれば、電源の起動に際して、レギュレータ出力１７の電圧に基づき誤差増幅回路１９を用いて第１駆動トランジスタ２３を制御する。切替判定回路１５では、電流回路２９は、レギュレータ出力１７の起動に応答して、キャパシタ回路３１のキャパシタ３０を充電又は放電する。また、判定器３３は、充電又は放電に係るキャパシタ３０の一電極３０ａの電位を判定して判定結果を示す判定信号Ｓ_ＤＥＴを生成する。この判定信号Ｓ_ＤＥＴに応答する切替回路２１を用いて、第２駆動トランジスタ２５を誤差増幅回路１９によって選択的に制御する。

【0023】

必要な場合は、半導体装置１１は、第１駆動トランジスタ２３、及び第２駆動トランジスタ２５を含むことができる。具体的には、第１駆動トランジスタ２３及び第２駆動トランジスタ２５は、半導体装置１１と共に集積されて半導体集積回路（レギュレータ回路１４）を構成することができ、或いは半導体装置１１とは別体の半導体装置の半導体チップによって構成されることができる。

【0024】

図１を参照すると、第１駆動トランジスタ２３及び第２駆動トランジスタ２５は、駆動回路２４を構成するように描かれている。しかしながら、第１駆動トランジスタ２３及び第２駆動トランジスタ２５の一方は、他方とは別体の半導体チップによって構成されることができる。また、第１駆動トランジスタ２３及び第２駆動トランジスタ２５は、単一の回路シンボルとして描かれているけれども、これらのトランジスタ（２３及び２５）は、半導体チップにおいて複数のゲート電極を備えるように配置されることができる。

【0025】

図１を参照すると、第１駆動トランジスタ２３及び第２駆動トランジスタ２５の各々は、電界効果トランジスタ（例えば、Ｐチャネルトランジスタ）の回路シンボルで描かれている一方で、これらのいずれか一方又は両方は、バイポーラトランジスタを含むことができる。実施の形態においては、駆動トランジスタの制御端子は、バイポーラトランジスタのベース及び電界効果トランジスタのゲートを包含する。駆動トランジスタの第１電流端子は、バイポーラトランジスタのコレクタ及び電界効果トランジスタのソースを包含する。駆動トランジスタの第２電流端子は、バイポーラトランジスタのエミッタ及び電界効果トランジスタのドレインを包含する。引き続く説明、及びその説明により参照される図面において、トランジスタの制御端子、トランジスタの第１電流端子及びトランジスタの第２電流端子は、それぞれ「Ｇ」、「Ｓ」及び「Ｄ」として参照される。Ｐチャネルトランジスタの基板端子及びＮチャネルトランジスタの基板端子は、特段の記述がない場合には、それぞれ、高電源線及び低電源線に接続される。

【0026】

半導体装置１１は、例えば、内部回路３５を備えることができ、内部回路３５は、レギュレータ出力１７に接続されて電圧レギュレータ１２及びレギュレータ回路１４によって駆動される。

【0027】

半導体装置１１及び電圧レギュレータ１２は、半導体装置１１とは別体の半導体チップに集積された外部回路３７を駆動するように構成されることができる。

【0028】

電流回路２９は、レギュレータ出力１７から給電されることができる。半導体装置１１及び電圧レギュレータ１２によれば、電流回路２９は、レギュレータ出力１７から給電されるので、電流回路２９の充電又は放電の電流はレギュレータ出力１７の電圧（電位の変化）に依存し、又は従う。

【0029】

レギュレータ出力１７は、第１駆動トランジスタ２３及び第２駆動トランジスタ２５を介して第１電源線Ｖｄｄからの電力を受けるように構成されることができる。判定器３３は、第１電源線Ｖｄｄから給電されることができる。半導体装置１１及び電圧レギュレータ１２によれば、判定器３３が第１電源線Ｖｄｄから給電されるので、判定器３３の動作は、レギュレータ出力１７の電圧から独立している。必要な場合には、判定器３３は、レギュレータ出力１７を介して電力を受けることができる。

【0030】

レギュレータ出力１７は、第１駆動トランジスタ２３及び１又は複数の第２駆動トランジスタ２５を介して第１電源線Ｖｄｄからの電力を受けるように構成されると共に、電流源回路２７は、第１電源線Ｖｄｄから給電されることができる。半導体装置１１、電圧レギュレータ１２及びレギュレータ回路１４によれば、電流源回路２７が第１電源線Ｖｄｄから給電されるので、電流源回路２７の動作がレギュレータ出力１７の電圧から独立している。必要な場合には、電流源回路２７は、レギュレータ出力１７から給電されることができる。

【0031】

キャパシタ３０の一電極３０ａは、電流回路２９の出力に接続されると共に、キャパシタ３０の一電極３０ａと異なる他電極３０ｂは、第１電源線Ｖｄｄに、又は第１電源線Ｖｄｄと異なる第２電源線（例えば、Ｖｓｓ）に接続されることができる。半導体装置１１、電圧レギュレータ１２及びレギュレータ回路１４によれば、キャパシタ３０の他電極３０ｂは、高電位電源線（例えば、第１電源線Ｖｄｄ）又は低位電源線（例えば、接地線Ｖｓｓ）に接続されて、充電又は放電のために安定した基準電位を提供できる。

【0032】

半導体装置１１、電圧レギュレータ１２及びレギュレータ回路１４では、電流源回路２７が、内部電源線１８の電位から独立して動作するように、第１電源線Ｖｄｄからの電力を受ける一方で、電流回路２９は、内部電源線１８から給電されるように構成される。図１を参照すると、本実施例では、電流源回路２７及び判定器３３（必要な場合には、キャパシタ回路３１）は、第１電源線Ｖｄｄからの電力を受けるように構成される一方で、電流回路２９は、内部電源線１８の電位に依存して或いは応答して動作するように内部電源線１８に接続されて、内部電源線１８から給電される。

【0033】

駆動回路２４が半導体装置１１と一緒に集積されるシングルチップの集積回路に構成されるレギュレータ回路１４は、複数の電極（例えば、パッド電極）を含むことができる。第１駆動トランジスタ２３及び第２駆動トランジスタ２５は、レギュレータ出力１７としてパッド電極１０ｃに接続される。誤差検出回路３９の出力３９ａは、パッド電極１０ｄに接続される。レギュレータ出力１７には、パッド電極１０ｃを介してキャパシタ１６及び誤差検出回路３９が接続される。

【0034】

駆動回路２４の第１駆動トランジスタ２３及び第２駆動トランジスタ２５の少なくとも一方とは別体であるシングルチップの集積回路の半導体装置１１では、半導体装置１１は、複数の電極（例えば、パッド電極）を含むことができる。レギュレータ出力１７は、パッド電極１０ｃに接続される。誤差検出回路３９の出力３９ａは、パッド電極１０ｄに接続される。制御回路１３の出力、具体的には制御出力２０は、パッド電極１０ａに接続される。第２駆動トランジスタ２５に接続される切替回路２１の出力は、パッド電極１０ｂに接続される。

【0035】

半導体装置１１、電圧レギュレータ１２、及びレギュレータ回路１４によれば、切替回路２１は、切替判定回路１５からの判定信号Ｓ_ＤＥＴに応答して第２駆動トランジスタ２５への誤差増幅回路１９による制御を切り替えるように構成される。具体的には、切替回路２１は、判定信号Ｓ_ＤＥＴに応答して、誤差増幅回路１９の出力１９ａを第２駆動トランジスタ２５の制御端子（ゲート又はベース）に接続し、また誤差増幅回路１９の出力１９ａを第２駆動トランジスタ２５の制御端子（ゲート又はベース）から切り離すと共に第２駆動トランジスタ２５を非導通にする。

【0036】

既に説明したように、判定器３３は、キャパシタ回路３１のキャパシタ３０の一電極３０ａの電位を判定して判定結果を示す判定信号Ｓ_ＤＥＴを生成するように構成される。このような判定器３３は、例示的な切替器として提供されることができる。

【0037】

図２は、本実施の形態に係る電圧レギュレータを示す回路図である。図２の電圧レギュレータ１２は、半導体装置１１の切替回路２１、駆動回路２４（第１駆動トランジスタ２３及び第２駆動トランジスタ２５）、誤差検出回路３９、並びにキャパシタ１６を含む。誤差増幅回路１９の演算増幅器ｏｐａｍｐは、信号（ｖｒｅｆ＿ｒｅｇ）を受ける負入力１９ｂ（－）及びフィードバックされる信号（ｖｆｂ）を受ける正入力１９ｃ（＋）を有する。

【0038】

切替回路２１は、判定信号Ｓ_ＤＥＴに応答して動作する切替器２２を含むことができ、切替器２２は、誤差増幅回路１９の出力１９ａが第２駆動トランジスタ２５を制御するか否かを切替判定回路１５の出力からの信号に応答して切り替えるように構成される。具体的には、切替器２２は、第２駆動トランジスタ２５における制御端子（ゲート又はベース）と判定器３３（図１を参照）との間に接続されることができる。切替器２２は、第２駆動トランジスタ２５を誤差増幅回路１９の出力１９ａによる制御から切り離し、或いは結合させるように構成される。

【0039】

具体的には、例示的な切替器２２の各々は、第１スイッチ２４ａ及び第２スイッチ２４ｂを含むことができる。

【0040】

第１スイッチ２４ａ及び第２スイッチ２４ｂは、切替器２２に対応する判定信号Ｓ_ＤＥＴが、当該切替器２２に対応する第２駆動トランジスタ２５が非活性であることを示す場合に、以下のように動作する。具体的には、第１スイッチ２４ａは、切替器２２に対応する第２駆動トランジスタ２５を誤差増幅回路１９から分離し、第２スイッチ２４ｂは、この第２駆動トランジスタ２５を非道通にするように構成される。

【0041】

第１スイッチ２４ａ及び第２スイッチ２４ｂは、切替器２２に対応する判定信号Ｓ_ＤＥＴが、当該切替器２２に対応する第２駆動トランジスタ２５が活性であることを示す場合に、以下のように動作する。具体的には、第１スイッチ２４ａは、切替器２２に対応する第２駆動トランジスタ２５の制御端子が誤差増幅回路１９の出力からの信号によって制御されるように構成される。また、第２スイッチ２４ｂは、誤差増幅回路１９からの制御が可能なように第２駆動トランジスタ２５を他の電源及び他の信号線から切り離すように構成される。

【0042】

具体的には、第１スイッチ２４ａは、誤差増幅回路１９の出力１９ａと第２駆動トランジスタ２５の制御端子との間に接続される。また、第２スイッチ２４ｂは、第２駆動トランジスタ２５を非導通にできる電位を与える電源線と第２駆動トランジスタ２５の制御端子との間に接続される。第１スイッチ２４ａ及び第２スイッチ２４ｂの開閉は、排他的である。第２スイッチ２４ｂは、第１スイッチ２４ａが開かれる場合に、第２駆動トランジスタ２５を非導通にするように構成される。

【0043】

これらのスイッチの接続及び開閉によって、第１スイッチ２４ａは、例えば誤差増幅回路１９の出力１９ａを第２駆動トランジスタ２５の制御端子（ゲート又はベース）に接続し又は切り離す。また、上記の接続及び開閉によって、第２スイッチ２４ｂは、例えば誤差増幅回路１９の出力１９ａから切り離された制御端子を有する第２駆動トランジスタ２５に電流が流れないように構成される。この構成は、例えば第２駆動トランジスタ２５を非道通にすることである。

【0044】

図２に示されるように、第１スイッチ２４ａが、判定信号Ｓ_ＤＥＴに応答して動作すると共に、第２スイッチ２４ｂは、判定信号Ｓ_ＤＥＴの反転信号に応答して動作する。第１スイッチ２４ａ及び第２スイッチ２４ｂの動作のために、切替器２２は、判定信号Ｓ_ＤＥＴから、判定信号Ｓ_ＤＥＴの反転信号を生成する反転ゲートＩＮＶを含むことができる。第１スイッチ２４ａ及び第２スイッチ２４ｂの各々は、例えばトランジスタを含む伝達ゲートを含むことができ、伝達ゲートは単一チャネル型トランジスタ又は相補チャネル型トランジスタを含むことができる。

【0045】

駆動回路２４では、第１電源線Ｖｄｄの電圧の印加に応答して、第１駆動トランジスタ２３が電流Ｉ１をレギュレータ出力１７に提供する。また、判定信号Ｓ_ＤＥＴに応答して第２駆動トランジスタ２５が電流Ｉ２をレギュレータ出力１７に提供する。レギュレータ出力１７（ｒｅｇ＿ｏｕｔ）は、電流Ｉｏｕｔを提供し、電流Ｉｏｕｔは、第１駆動トランジスタ２３からの電流Ｉ１、又は第１駆動トランジスタ２３からの電流Ｉ１と第２駆動トランジスタ２５からの電流Ｉ２との和のいずれかである。例示的な誤差検出回路３９は、直列に接続された抵抗体Ｒ１、Ｒ２を含み、抵抗体Ｒ１、Ｒ２の共有ノードが出力３９ａに接続される。

【0046】

図３は、本実施の形態に係る半導体装置の切替判定回路を示す回路図であり、図３の切替判定回路は、コンパレータを含む。図４は、本実施の形態に係る半導体装置の切替判定回路を示す回路図であり、図４の切替判定回路は、シュミットトリガー回路を含む。

【0047】

図３及び図４を参照すると、切替判定回路１５は、電流源回路２７、電流回路２９、キャパシタ回路３１、及び判定器３３を含む。

【0048】

電流源回路２７は、第１電源線Ｖｄｄに接続された電流Ｉｃｏｎｓｔを生成する定電流源２７ａと、定電流源２７ａから電流を受けるトランジスタ２７ｂ（ｎ型電界効果トランジスタ）とを含む。トランジスタ２７ｂのドレイン（Ｄ）及びゲート（Ｇ）は、トランジスタ２７ｂがダイオードとして動作するように接続され（以下、このような接続を「ダイオード接続」として参照する）、また定電流源２７ａに接続される。トランジスタ２７ｂは電流Ｉ３を流す。

【0049】

電流回路２９は、トランジスタ２９ａ（ｎ型電界効果トランジスタ）、トランジスタ２９ｂ（ｐ型電界効果トランジスタ）及びトランジスタ２９ｃ（ｐ型電界効果トランジスタ）を含む。トランジスタ２９ｂ及びトランジスタ２９ｃは、レギュレータ出力１７に接続される内部電源線１８から給電される。トランジスタ２９ａ（ｎ型電界効果トランジスタ）のゲート（Ｇ）は、トランジスタ２７ｂのゲート（Ｇ）に接続されて、トランジスタ２７ｂからのミラー電流を受けるようにトランジスタ２７ｂ及びトランジスタ２９ａは電流ミラー回路を構成する。トランジスタ２９ｂ及びトランジスタ２９ｃは、電流ミラー回路を構成するように、これらのトランジスタのゲート（Ｇ）がトランジスタ２９ｂのドレイン（Ｄ）に接続される。トランジスタ２９ａは、トランジスタ２７ｂの電流Ｉ３に応答してミラー電流Ｉ５を流す。トランジスタ２９ｂは、トランジスタ２９ａからの電流Ｉ５を流し、トランジスタ２９ｃは、トランジスタ２９ｂの電流Ｉ５に応答してミラー電流Ｉ６を流す。

【0050】

キャパシタ回路３１は、電流回路２９の出力に接続されて、電流Ｉ６を受け、或いは電流Ｉ６を放出する。具体的には、電流回路２９の出力は、キャパシタ回路３１のキャパシタ３０に一電極３０ａに接続され、キャパシタ３０に他電極３０ｂは、高電位線（Ｖｄｄ）又は低電位線（Ｖｓｓ）のいずれか、本実施例では、接地線に接続される。キャパシタ３０は、電流Ｉ６に従って充電され、キャパシタ３０に一電極３０ａ（キャパシタ回路３１の出力）の電位（ｖｃａｐ）が上昇する。

【0051】

上記説明における電流源回路２７及び電流回路２９のトランジスタの導電型に対して反対導電型のトランジスタを含む電流源回路２７及び電流回路２９を用いることができる。このとき、キャパシタ３０の他電極３０ｂは、電源Ｖｄｄに接続される。キャパシタ３０は、電流Ｉ６に従って放電されて、キャパシタ３０に一電極３０ａ（キャパシタ回路３１の出力）の電位は降下する。

【0052】

キャパシタ回路３１の出力は、判定器３３の入力に接続されて、判定器３３は、キャパシタ回路３１の出力における電圧（ｖｃａｐ）を判定する。

【0053】

実施例１では、図３に示されるように、判定器３３は、少なくとも一つのコンパレータ回路４３を含む。コンパレータ回路４３は、キャパシタ回路３１の出力の電圧を受ける正入力（＋）と、判定電圧を生成する参照電圧発生器４２から電圧（ｖｒｅｆ＿ｃｍｐ）を受ける負入力（－）とを有する。コンパレータ回路４３は、キャパシタ回路３１の出力の電圧（ｖｃａｐ）を電圧（ｖｒｅｆ＿ｃｍｐ）と比較して、電圧（ｖｃａｐ）が電圧（ｖｒｅｆ＿ｃｍｐ）を横切る際に判定信号Ｓ_ＤＥＴを生成する。

【0054】

実施例２では、図４に示されるように、判定器３３は、少なくとも１つのシュミットトリガー回路４５を含むことができる。シュミットトリガー回路４５は、キャパシタ回路３１の出力の電圧を受ける入力を有し、入力値に対する反転しきい値はヒステリシス特性を有する。シュミットトリガー回路４５は、キャパシタ回路３１の出力の電圧（ｖｃａｐ）をしきい値電圧（低しきい値Ｖ_ＴＬ又は高しきい値Ｖ_ＴＨ）と比較して、電圧（ｖｃａｐ）がいずれかのしきい値電圧を横切る際に判定信号Ｓ_ＤＥＴを生成する。

【0055】

図５は、図２、図３及び図４に示された回路における主要なノードの波形を示す図面である。図５の横軸及び縦軸は、それぞれ、時刻及び主要なノードの電圧波形を示す。

【0056】

時刻ｔ０において、電源が投入されて、第１電源線Ｖｄｄのレベルが上昇する。この上昇に応答して、第１電源線Ｖｄｄから給電を受ける回路（１９、２７、３１、３３、４１）が動作し始める。図５では、誤差増幅回路１９に基準電圧を提供する基準電圧生成回路４１の波形（ｖｒｅｆ＿ｒｅｇ）が、第１電源線Ｖｄｄのレベル上昇に応答して、参照電圧Ｖｒｅｆに向けて上昇する。

【0057】

時刻ｔ１において、第１電源線Ｖｄｄのレベルがトランジスタ２７ｂのしきい値Ｖ_ＴＨ（２７ｂ）を超えると、しきい値Ｖ_ＴＨ（２７ｂ）以下で僅かな電流を流していたトランジスタ２７ｂが実質的に導通して、電流源回路２７の電流（Ｉ３）が流れ始める。電流源回路２７は、定電流（Ｉｃｏｎｓｔ）を生成できる。

【0058】

時刻ｔ２において、第１電源線Ｖｄｄが完全に立ち上がると、基準電圧生成回路４１の出力（ｖｒｅｆ＿ｒｅｇ）が参照電圧Ｖｒｅｆを提供する。誤差増幅回路１９が誤差増幅の動作を行うと、レギュレータ出力１７の電圧（ｒｅｇ＿ｏｕｔ）が第１駆動トランジスタ２３からの電力の供給によって上昇する。レギュレータ出力１７の電圧の上昇に応答して、誤差検出回路３９からの帰還電圧ｖｆｂが誤差増幅回路１９に与えられる。帰還電圧ｖｆｂの上昇に応答して、第１駆動トランジスタ２３からの電力の供給が進む。電流回路２９は、レギュレータ出力１７から給電される。

【0059】

時刻ｔ３において、レギュレータ出力１７の電圧が電流回路２９のトランジスタ（２９ａ、２９ｂ、２９ｃ）のしきい値Ｖ_Ｔ（２９ｂ）、Ｖ_Ｔ（２９ｃ）を超えると、電流回路２９が動作かのうになる。キャパシタ回路３１のキャパシタ３０の充電又は放電が可能になる。規定の電流値より小さい電流により、キャパシタ３０が、例えば充電されるとき、キャパシタ回路３１の出力（ｖｃａｐ）の電圧は、徐々に上昇する。

【0060】

時刻ｔ４において、レギュレータ出力１７の電圧（ｒｅｇ＿ｏｕｔ）がトランジスタ（２９ａ、２９ｃ）が飽和領域で動作可能な程度に上昇すると、電流回路２９の電流ミラー回路が電流ミラーの動作を始める。レギュレータ出力１７の電圧（ｒｅｇ＿ｏｕｔ）の上昇により、キャパシタ回路３１のキャパシタ３０は、定電流により充電され又は放電されることができる。キャパシタ回路３１の出力（ｖｃａｐ）の電圧は、線形に変化する。

【0061】

時刻ｔ５において、レギュレータ出力１７の電圧（ｒｅｇ＿ｏｕｔ）がほぼ正規の電圧Ｖｒｅｇになり、これに応答して、誤差検出回路３９からの帰還電圧ｖｆｂが一定になる。

【0062】

時刻ｔ６において、判定器３３が、キャパシタ回路３１の出力（ｖｃａｐ）の電圧が判定値を横切ったことを検知すると、判定信号Ｓ_ＤＥＴを生成する。判定信号Ｓ_ＤＥＴの生成に応答して、駆動回路２４は、誤差増幅回路１９が第２駆動トランジスタ２５を制御することを可能にして、レギュレータの駆動能力が高まる。

【0063】

時刻ｔ４から判定信号Ｓ_ＤＥＴの生成までの待機時間Ｔｉｍｅは以下の式によって近似的に計算される。
Ｔｉｍｅ＝（キャパシタ３０の容量）×（判定器３３の判定電圧）／（電流回路２９の出力電流Ｉ６）
待機時間Ｔｉｍｅが、レギュレータ出力１７の電圧が所望の電圧に達する時刻ｔ５よりも長い時間になるように、調整されることができる。この調整は、例えば、キャパシタ３０の容量、判定器３３の判定電圧、及び／又は電流回路２９の出力電流Ｉ６によって可能である。

【0064】

上記の説明から理解されるように、電源投入の際に第１駆動トランジスタ２３を用いてレギュレータ出力１７を起動して、電圧レギュレータ１２及びレギュレータ回路１４に、安定した制御電圧を生成させる。このように電圧レギュレータが適切に動作した後、つまり電圧レギュレータの起動が完了した後に、第１駆動トランジスタ２３に加えて第２駆動トランジスタ２５を動作させてレギュレータ出力１７における電流駆動能力を高める。

【0065】

本実施の形態に係る半導体装置１１、電圧レギュレータ１２及びレギュレータ回路１４によれば、電圧レギュレータ１２の起動中に駆動回路２４の駆動能力が切り替わることを避けられる。これ故に、電圧レギュレータ１２の起動中における大電流の供給、及びこれに起因するレギュレータ出力１７の電圧変動に係る課題を解決できる。

【0066】

本実施の形態に係る半導体装置１１、電圧レギュレータ１２及びレギュレータ回路１４によれば、電流回路２９の電流がレギュレータ出力１７の電圧に依存する。これ故に、待機時間Ｔｉｍｅがレギュレータ出力１７の電圧の変化に関連付けられる。関連付け無しの回路により生じる可能性のある問題、例えば待機時間の不足や過度の待機時間が生じにくい。

【0067】

これまでの説明から理解されるように、本実施の形態では、電圧レギュレータ１２は、レギュレータ回路１４、キャパシタ１６及び誤差検出回路３９を備えることができる。レギュレータ回路１４は、制御回路１３、切替判定回路１５、レギュレータ出力１７、及び駆動回路２４を含む。キャパシタ１６及び誤差検出回路３９は、レギュレータ出力１７に接続される。制御回路１３は、レギュレータ出力１７、制御出力２０、誤差増幅回路１９、切替回路２１及び基準電圧生成回路４１を含む。制御出力２０は、誤差増幅回路１９の出力に接続される。

【0068】

駆動回路２４は、第１駆動トランジスタ２３と、第１駆動トランジスタ２３を制御するように構成された誤差増幅回路１９と、１又は複数の第２駆動トランジスタ２５とを含むことができる。切替回路２１は、誤差増幅回路１９による第２駆動トランジスタ２５の選択的な駆動を可能にする。

【0069】

レギュレータ出力１７は、第１駆動トランジスタ２３及び第２駆動トランジスタ２５を介して第１電源線Ｖｄｄからの電力を受けるように構成される。これ故に、定常状態では、第１駆動トランジスタ２３及び第２駆動トランジスタ２５は、第１電源線Ｖｄｄからの電力をレギュレータ出力１７に提供できる。

【0070】

切替判定回路１５は、電流源回路２７と、電流源回路２７に接続された電流回路２９と、電流回路２９によって充電又は放電されるキャパシタ回路３１、キャパシタ回路３１の出力の電位を判定するように構成された１又は複数の判定器３３を含む。キャパシタ回路３１は、対応する電流回路２９によって充電又は放電される１又は複数のキャパシタ３０を含む。判定器３３の各々は、対応するキャパシタ３０の一電極３０ａの電位を判定して判定結果を示す判定信号Ｓ_ＤＥＴを生成するように構成される。

【0071】

駆動回路２４は、判定器３３からの判定信号Ｓ_ＤＥＴに応答して、駆動回路２４の第２駆動トランジスタ２５を選択的に駆動可能にする。

【0072】

上記のような半導体装置１１及び電圧レギュレータ１２を起動する方法が提供される。図６は、この方法の主要な手順を示すフローチャートである。

【0073】

この方法では、手順Ｓ１０１において、半導体装置１１、電圧レギュレータ１２又はレギュレータ回路１４を準備する。電圧レギュレータ１２は、図１から図５の実施の形態から理解されるように、レギュレータ回路１４、キャパシタ１６、及び誤差検出回路３９を含む。レギュレータ回路１４は、半導体装置１１、駆動回路２４（第１駆動トランジスタ２３及び第２駆動トランジスタ２５）、誤差検出回路３９、並びに基準電圧生成回路４１を含むことができる。誤差検出回路３９は、レギュレータ出力１７の電圧を分圧すると共に半導体装置１１の誤差増幅回路１９に分圧値Ｖｒｄｖを提供するように構成される。基準電圧生成回路４１は、半導体装置１１の誤差増幅回路１９に参照電圧Ｖｒｅｆを提供するように構成される。

【0074】

手順Ｓ１０２において、電圧Ｖｄｄから第１駆動トランジスタ２３、第２駆動トランジスタ２５、電圧レギュレータ１２の制御回路１３、電流源回路２７、及び判定器３３に給電する。

【0075】

手順Ｓ１０３において、第１駆動トランジスタ２３がレギュレータ出力１７を駆動したことに応答して、レギュレータ出力１７から電流回路に２９給電する。

【0076】

手順Ｓ１０４において、レギュレータ出力１７から電流回路２９に給電することに応答して、キャパシタ３０に充電又は放電を行う。

【0077】

手順Ｓ１０５において、レギュレータ出力１７から電流回路２９への給電を開始した後に、判定器３３の判定結果に応答して第２駆動トランジスタ２５を制御する。

【0078】

この起動方法によれば、電圧レギュレータ１２の起動に際して、レギュレータ出力１７の電圧に基づく誤差増幅回路１９の出力における値を用いて第１駆動トランジスタ２３を制御する。切替判定回路１５では、レギュレータ出力１７の起動に応答して、電流回路２９がキャパシタ回路３１のキャパシタ３０を充電又は放電する。また、充電又は放電に係るキャパシタ回路３１のキャパシタ３０の一電極３０ａの電位を判定器３３が判定して判定結果を示す判定信号Ｓ_ＤＥＴを生成する。この判定信号Ｓ_ＤＥＴに応答する切替回路２１を用いて、第２駆動トランジスタ２５を誤差増幅回路１９によって選択的に制御できる。

【0079】

図７は、本実施の形態に係る半導体装置の切替判定回路を示す回路図であり、図７の切替判定回路１５は、互いに異なる比較電圧を受けて動作する複数のコンパレータを含むＡ／Ｄ変換器を含むことができる。

【0080】

実施例３では、判定器３３は、複数の判定回路３３ａ、具体的にはＮ＋１個のコンパレータｃｏｍｐ［０］～ｃｏｍｐ［Ｎ］を含む。コンパレータｃｏｍｐ［０］～ｃｏｍｐ［Ｎ］は、正入力（＋）にキャパシタ回路３１の出力を受けると共に、それぞれの比較電圧（ｖｒｅｆ＿ｃｍｐ＿［０］～ｒｅｆ＿ｃｍｐ＿［Ｎ］）を受ける負入力（－）とを有する。これらの基準電圧は、それぞれの判定電圧を生成する参照電圧発生器４２ａ［０］～４２ａ［Ｎ］から提供される。

【0081】

キャパシタ回路３１の出力の電圧ｖｃａｐは、電流回路２９による充電又は放電により変化する。この電圧変化は、互いに異なる判定電圧のコンパレータｃｏｍｐ［０］～ｃｏｍｐ［Ｎ］を用いて順に検出される。比較電圧（ｖｒｅｆ＿ｃｍｐ＿［０］～ｖｒｅｆ＿ｃｍｐ＿［Ｎ］）は、例えば大きい値から小さい値に順に並べることができる。

【0082】

図１及び図７に示された回路図から理解されるように、駆動回路２４は、Ｎ＋１個のコンパレータｃｏｍｐ［０］～ｃｏｍｐ［Ｎ］に対応するＮ＋１個の第２駆動トランジスタ２５を含む。Ｎ＋１個の第２駆動トランジスタ２５は、Ｎ＋１個のコンパレータｃｏｍｐ［０］～ｃｏｍｐ［Ｎ］からのＮ＋１個の判定信号Ｓ_ＤＥＴ［Ｎ：０］（ｃｏｍｐ＿ｏｕｔ［０］～ｃｏｍｐ＿ｏｕｔ［Ｎ］）にそれぞれ応答して動作する。具体的には、Ｎ＋１個の第２駆動トランジスタ２５は、Ｎ＋１個の判定信号Ｓ_ＤＥＴ［Ｎ：０］（ｃｏｍｐ＿ｏｕｔ［０］～ｃｏｍｐ＿ｏｕｔ［Ｎ］）にそれぞれ応答して動作するＮ＋１個の切替器２２によって切り替えされる。切替器２２の各々は、第１スイッチ２４ａ及び第２スイッチ２４ｂを含むことができる。切替器２２の各々内の第１スイッチ２４ａ及び第２スイッチ２４ｂは、当該切替器２２への判定信号Ｓ_ＤＥＴ［Ｎ：０］の１つに応答する。

【0083】

半導体装置１１、電圧レギュレータ１２及びレギュレータ回路１４によれば、図３及び図７から理解されるように、判定器３３として１又は複数のコンパレータ回路４３を用いることができる。コンパレータ回路４３の比較しきい値は、互いに異なることができる。切替回路２１は、コンパレータ回路４３にそれぞれ対応する切替器２２を含むことができる。

【0084】

また、半導体装置１１、電圧レギュレータ１２及びレギュレータ回路１４によれば、図３、図４及び図７から理解されるように、コンパレータ回路４３の一部又は全部は、シュミットトリガー回路４５に置き換えられることができる。また、１又は複数のシュミットトリガー回路４５は、判定器３３として用いられることができる。切替回路２１は、シュミットトリガー回路４５にそれぞれ対応する切替器２２を含むことができる。シュミットトリガー回路４５の上しきい値及び下しきい値の少なくとも一方は互いに異なることができる。

【0085】

図８は、本実施の形態に係る半導体装置の切替判定回路を示す回路図であり、図８の切替判定回路１５は、コンパレータを含むけれども、コンパレータの一部又は全部は、シュミットトリガー回路に置き換えることができる。

【0086】

実施例４では、切替判定回路１５は、複数の電流回路２９を含むことができる。電流回路２９のうち少なくとも１つは、トランジスタ２９ａ及びトランジスタ２９ｂを含む電流供給回路２８ａと、電流供給回路２８ａからミラー電流を受ける電流ブランチ回路２８ｂとを含む。電流回路２９のうちの残りは、電流供給回路２８ａに接続されてミラー電流を受ける電流ブランチ回路２８ｂを含むことができる。電流ブランチ回路２８ｂの各々は、電流供給回路２８ａのトランジスタ２９ｂと電流ミラー回路を構成するように接続されたトランジスタ２９ｃを含む。

【0087】

図８に示された切替判定回路１５では、具体的には、電流回路２９は、例えば単一の電流供給回路２８ａと、Ｎ＋１個の電流ブランチ回路２８ｂを含むことができる。Ｎ＋１個の電流ブランチ回路２８ｂは、符号「２９［０］」から「２９［Ｎ］」によって参照される。Ｎ＋１個の電流ブランチ回路２８ｂに対応して、キャパシタ回路３１は、Ｎ＋１個のキャパシタ３０［０］～３０［Ｎ］を含む。Ｎ＋１個のキャパシタ３０（１）～３０［Ｎ］は、それぞれ、電流ブランチ回路（２９［０］～２９［Ｎ］）の出力に接続される。Ｎ＋１個のキャパシタ３０［０］～３０［Ｎ］（ｃａｐ＿ｃｍｐ［０］～ｃａｐ＿ｃｍｐ［Ｎ］）は、コンパレータｃｏｍｐ［０］～ｃｏｍｐ［Ｎ］の正入力（＋）に接続される。Ｎ＋１個のキャパシタ３０（１）～３０［Ｎ］のそれぞれの出力の電圧
（ｖｃａｐ［０］～ｖｃａｐ［Ｎ］）は、電流ブランチ回路（２９［０］～２９［Ｎ］）による充電又は放電により変化する。これらのキャパシタ３０［０］～３０［Ｎ］の電圧変化は、それぞれのコンパレータｃｏｍｐ［０］～ｃｏｍｐ［Ｎ］を用いて検出され、コンパレータｃｏｍｐ［０］～ｃｏｍｐ［Ｎ］は、参照電圧発生器４２からの共通の判定電圧（例えば、電圧ｖｒｅｆ＿ｃｍｐ）を負入力（－）に受ける。

【0088】

駆動回路２４は、ｎ＋１個のコンパレータｃｏｍｐ［０］～ｃｏｍｐ［Ｎ］に対応するＮ＋１個の第２駆動トランジスタ２５を含む。Ｎ＋１個の第２駆動トランジスタ２５は、Ｎ＋１個のコンパレータｃｏｍｐ［０］～ｃｏｍｐ［Ｎ］からのＮ＋１個の判定信号Ｓ_ＤＥＴ［Ｎ：０］（ｃｏｍｐ＿ｏｕｔ［０］～ｃｏｍｐ＿ｏｕｔ［Ｎ］）にそれぞれ応答して動作する。具体的には、Ｎ＋１個の第２駆動トランジスタ２５は、Ｎ＋１個の判定信号Ｓ_ＤＥＴ［Ｎ：０］（ｃｏｍｐ＿ｏｕｔ［０］～ｃｏｍｐ＿ｏｕｔ［Ｎ］）にそれぞれ応答して動作するＮ＋１個の切替器２２によって切り替えされる。切替器２２の各々は、第１スイッチ２４ａ及び第２スイッチ２４ｂを含むことができる。切替器２２の各々内の第１スイッチ２４ａ及び第２スイッチ２４ｂは、当該切替器２２への判定信号Ｓ_ＤＥＴ［Ｎ：０］のうちの対応する一信号に応答する。

【0089】

この実施例では、以下の少なくとも一方の形態が適用可能である。
形態１：電流ブランチ回路（２９［０］～２９［Ｎ］）が、互いに異なるミラー電流Ｉ６［０］～Ｉ６［Ｎ］を生成する。
形態２：Ｎ＋１個のキャパシタ３０［０］～３０［Ｎ］が、それぞれ、互いに異なる容量値ｃａｐ＿ｃｍｐ［０］～ｃａｐ＿ｃｍｐ［Ｎ］を有する。

【0090】

半導体装置１１、電圧レギュレータ１２及びレギュレータ回路１４によれば、判定器３３として１又は複数のコンパレータ回路４３を用いることができる。切替回路２１は、コンパレータ回路４３にそれぞれ対応する切替器２２を含むことができる。また、半導体装置１１、電圧レギュレータ１２及びレギュレータ回路１４によれば、判定器３３として１又は複数のシュミットトリガー回路４５を用いることができる。切替回路２１は、シュミットトリガー回路４５にそれぞれ対応する切替器２２を含むことができる。

【0091】

図７及び図８を参照しながら説明したように、切替判定回路１５は、複数の判定信号Ｓ_ＤＥＴ［Ｎ：０］を生成するために、コンパレータ回路４３又はシュミットトリガー回路４５といった複数の判定回路（４３、４５）を含むことができる。具体的には、半導体装置１１、電圧レギュレータ１２及びレギュレータ回路１４によれば、判定器３３は、以下のいずれかの形態を含むことができる。複数のコンパレータ回路４３、複数のシュミットトリガー回路４５、少なくとも１つのコンパレータ回路４３、又は少なくとも１つのシュミットトリガー回路４５。

【0092】

図７及び図８を参照しながら説明したように、切替判定回路１５は、複数の充電／放電回路（２９、３０、３１）を含むことができ、判定器３３は、それぞれの充電／放電回路（２９、３０、３１）に対応する判定信号Ｓ_ＤＥＴ［Ｎ：０］を生成する。

【0093】

本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。そして、それらはすべて、本発明の技術思想に含まれるものである。

【符号の説明】

【0094】

１１・・・半導体装置、１２・・・電圧レギュレータ、１３・・・制御回路、１４・・・レギュレータ回路、１５・・・切替判定回路、１７・・・レギュレータ出力、１９・・・誤差増幅回路、１９ａ・・・出力、２１・・・切替回路、２２・・・切替器、２３・・・第１駆動トランジスタ、２４・・・駆動回路、２４ａ、２４ｂ・・・スイッチ、２５・・・第２駆動トランジスタ、２７・・・電流源回路、２９・・・電流回路、３０・・・キャパシタ、３０ａ・・・一電極、３０ｂ・・・他電極、３１・・・キャパシタ回路、３３・・・判定器、３５・・・内部回路、３７・・・外部回路、３９・・・誤差検出回路、４１・・・基準電圧生成回路、４３・・・シュミットトリガー回路、４３・・・コンパレータ回路、４５・・・シュミットトリガー回路、４７・・・論理回路、Ｓ_ＤＥＴ・・・判定信号、Ｖｄｄ・・・電源線、Ｖｒｄｖ・・・分圧値、Ｖｒｅｆ・・・参照電圧、Ｖｓｓ・・・接地線。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】