知財求人 - 知財ポータルサイト「IP Force」
特開2024-53910降圧ＤＣ／ＤＣコンバータのコントローラ回路、車載電源システム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024053910
(43)【公開日】2024-04-16
(54)【発明の名称】降圧ＤＣ／ＤＣコンバータのコントローラ回路、車載電源システム
(51)【国際特許分類】
H02M 3/155 20060101AFI20240409BHJP
【ＦＩ】
H02M3/155 H
H02M3/155 C
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2022160419
(22)【出願日】2022-10-04
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】横山 伸之
(72)【発明者】
【氏名】浅野 隼
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AS01
5H730AS05
5H730BB13
5H730BB57
5H730DD04
5H730DD16
5H730EE59
5H730FD01
5H730FF02
5H730FG05
5H730XX09
(57)【要約】 （修正有）
【課題】過電圧状態を抑制可能な降圧ＤＣ／ＤＣコンバータのコントローラ回路を提供する。
【解決手段】降圧ＤＣ／ＤＣコンバータは、コントローラＩＣを備え、コントローラＩＣは、最大デューティサイクルの変化抑制可能なランプ電圧発生回路２１０及びクランプ電圧生成回路２２０を備える。ランプ電圧発生回路２１０は、第１電流源ＣＳ１１、第１キャパシタＣ１１、第２キャパシタＣ１２、スイッチＳＷ１１、ドライバ回路ＤＲ１１、を含む。クランプ電圧生成回路２２０は、第４キャパシタＣ２２、第３キャパシタＣ２１、第１バッファＢＵＦ２１、第１抵抗Ｒ２１、第２電流源ＣＳ２１、第２バッファＢＵＦ２２を含む。
【選択図】図３
【解決手段】降圧ＤＣ／ＤＣコンバータは、コントローラＩＣを備え、コントローラＩＣは、最大デューティサイクルの変化抑制可能なランプ電圧発生回路２１０及びクランプ電圧生成回路２２０を備える。ランプ電圧発生回路２１０は、第１電流源ＣＳ１１、第１キャパシタＣ１１、第２キャパシタＣ１２、スイッチＳＷ１１、ドライバ回路ＤＲ１１、を含む。クランプ電圧生成回路２２０は、第４キャパシタＣ２２、第３キャパシタＣ２１、第１バッファＢＵＦ２１、第１抵抗Ｒ２１、第２電流源ＣＳ２１、第２バッファＢＵＦ２２を含む。
【選択図】図３
【特許請求の範囲】
【請求項1】
降圧ＤＣ／ＤＣコンバータのコントローラ回路であって、
周期的なランプ電圧を生成するランプ電圧発生回路と、
クランプ電圧を生成するクランプ電圧生成回路と、
前記降圧ＤＣ／ＤＣコンバータの電気的状態とその目標状態の誤差に応じた誤差信号を生成するエラーアンプと、
前記誤差信号を、前記クランプ電圧を利用してクランプするクランプ回路と、
前記クランプ回路によるクランプ後の前記誤差信号を、前記ランプ電圧と比較するパルス幅変調コンパレータと、
を備え、
前記ランプ電圧発生回路は、
接地された第１端と、第２端と、を有する第１キャパシタと、
前記第１キャパシタの前記第２端に、前記コントローラ回路に供給される電源電圧に応じた第１電流を供給する第１電流源と、
前記第１キャパシタと並列に接続されたスイッチと、
前記第１キャパシタの前記第２端と接続された第１端と、第２端と、を有する第２キャパシタと、
リセット信号に応じて前記スイッチをターンオンし、前記第２キャパシタの前記第２端に所定電圧レベルを有する基準電圧を印加するドライバ回路と、
を備え、
前記クランプ電圧生成回路は、
接地された第１端と、第２端と、を有する第３キャパシタと、
前記第３キャパシタの前記第２端と接続された第１端と、前記基準電圧を受ける第２端と、を有する第４キャパシタと、
前記第３キャパシタの前記第２端の電圧を受ける第１端と、第２端と、を有する第１抵抗と、
前記第１抵抗の第２端に第２電流を供給する第２電流源と、
を含み、前記クランプ電圧は、前記第１抵抗の前記第２端に発生する電圧に応じている、コントローラ回路。
周期的なランプ電圧を生成するランプ電圧発生回路と、
クランプ電圧を生成するクランプ電圧生成回路と、
前記降圧ＤＣ／ＤＣコンバータの電気的状態とその目標状態の誤差に応じた誤差信号を生成するエラーアンプと、
前記誤差信号を、前記クランプ電圧を利用してクランプするクランプ回路と、
前記クランプ回路によるクランプ後の前記誤差信号を、前記ランプ電圧と比較するパルス幅変調コンパレータと、
を備え、
前記ランプ電圧発生回路は、
接地された第１端と、第２端と、を有する第１キャパシタと、
前記第１キャパシタの前記第２端に、前記コントローラ回路に供給される電源電圧に応じた第１電流を供給する第１電流源と、
前記第１キャパシタと並列に接続されたスイッチと、
前記第１キャパシタの前記第２端と接続された第１端と、第２端と、を有する第２キャパシタと、
リセット信号に応じて前記スイッチをターンオンし、前記第２キャパシタの前記第２端に所定電圧レベルを有する基準電圧を印加するドライバ回路と、
を備え、
前記クランプ電圧生成回路は、
接地された第１端と、第２端と、を有する第３キャパシタと、
前記第３キャパシタの前記第２端と接続された第１端と、前記基準電圧を受ける第２端と、を有する第４キャパシタと、
前記第３キャパシタの前記第２端の電圧を受ける第１端と、第２端と、を有する第１抵抗と、
前記第１抵抗の第２端に第２電流を供給する第２電流源と、
を含み、前記クランプ電圧は、前記第１抵抗の前記第２端に発生する電圧に応じている、コントローラ回路。
【請求項2】
前記第２電流は定電流である、請求項１に記載のコントローラ回路。
【請求項3】
前記第２電流は前記電源電圧に応じている、請求項１に記載のコントローラ回路。
【請求項4】
前記電源電圧は、前記降圧ＤＣ／ＤＣコンバータの入力電圧である、請求項１から３のいずれかに記載のコントローラ回路。
【請求項5】
前記ドライバ回路は、電源ラインに前記基準電圧を受け、出力が前記第２キャパシタの前記第２端および前記スイッチの制御ノードと接続されたバッファを含む、請求項１から３のいずれかに記載のコントローラ回路。
【請求項6】
前記クランプ電圧生成回路は、
前記第３キャパシタの前記第２端の電圧を受け、前記第１抵抗の前記第１端に出力する第１バッファをさらに含む、請求項１から３のいずれかに記載のコントローラ回路。
前記第３キャパシタの前記第２端の電圧を受け、前記第１抵抗の前記第１端に出力する第１バッファをさらに含む、請求項１から３のいずれかに記載のコントローラ回路。
【請求項7】
前記クランプ電圧生成回路は、
前記第１抵抗の前記第２端に発生する電圧を受け、前記クランプ電圧を出力する第２バッファをさらに含む、請求項１から３のいずれかに記載のコントローラ回路。
前記第１抵抗の前記第２端に発生する電圧を受け、前記クランプ電圧を出力する第２バッファをさらに含む、請求項１から３のいずれかに記載のコントローラ回路。
【請求項8】
前記第１電流源と前記第２電流源は同じ構成を有する、請求項１から３のいずれかに記載のコントローラ回路。
【請求項9】
前記第１電流源は、
前記電源電圧を分圧する抵抗分圧回路と、
第１端が接地された第２抵抗と、
第１端が前記第２抵抗の第２端に接続されたトランジスタと、
非反転入力端子に前記抵抗分圧回路の出力電圧を受け、反転入力端子が前記第２抵抗の前記第２端と接続され、出力が前記トランジスタの制御端子と接続されたオペアンプと、
前記トランジスタに流れる電流を折り返すカレントミラー回路と、
を含む、請求項１から３のいずれかに記載のコントローラ回路。
前記電源電圧を分圧する抵抗分圧回路と、
第１端が接地された第２抵抗と、
第１端が前記第２抵抗の第２端に接続されたトランジスタと、
非反転入力端子に前記抵抗分圧回路の出力電圧を受け、反転入力端子が前記第２抵抗の前記第２端と接続され、出力が前記トランジスタの制御端子と接続されたオペアンプと、
前記トランジスタに流れる電流を折り返すカレントミラー回路と、
を含む、請求項１から３のいずれかに記載のコントローラ回路。
【請求項10】
前記降圧ＤＣ／ＤＣコンバータは、前段のプライマリＤＣ／ＤＣコンバータの出力電圧を降圧するセカンダリＤＣ／ＤＣコンバータである、請求項１から３のいずれかに記載のコントローラ回路。
【請求項11】
前記コントローラ回路は、前記プライマリＤＣ／ＤＣコンバータのコントローラ回路と同じチップに集積化されており、
前記プライマリＤＣ／ＤＣコンバータの前記コントローラ回路は、前記クランプ回路を備えない、請求項１０に記載のコントローラ回路。
前記プライマリＤＣ／ＤＣコンバータの前記コントローラ回路は、前記クランプ回路を備えない、請求項１０に記載のコントローラ回路。
【請求項12】
ひとつの半導体基板に一体集積化される請求項１から３のいずれかに記載のコントローラ回路。
【請求項13】
請求項１から３のいずれかに記載のコントローラ回路を備える、車載電源システム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、降圧ＤＣ／ＤＣコンバータに関する。
【背景技術】
【0002】
入力電圧よりも低い電圧を生成するために、降圧（Ｂｕｃｋ）ＤＣ／ＤＣコンバータが使用される。
【0003】
降圧ＤＣ／ＤＣコンバータのコントローラ回路は、降圧ＤＣ／ＤＣコンバータの電気的状態、具体的には出力電圧や出力電流を示すフィードバック信号が、目標状態に近づくように、降圧ＤＣ／ＤＣコンバータのスイッチングトランジスタをフィードバック制御する。
【0004】
コントローラ回路が集積化された半導体チップ（ダイ）は、半導体パッケージに収容される。半導体パッケージ内において、半導体チップの電極パッドは、ボンディングワイヤを介して、半導体パッケージのピンと接続される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第７１０２３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明者らは、降圧ＤＣ／ＤＣコンバータのコントローラ回路について検討した結果、以下の課題を認識するに至った。
【0007】
フィードバック信号が伝わるフィードバック経路が遮断する異常が発生する可能性がある。このような異常は、たとえばボンディングワイヤの外れや、あるいは、半導体パッケージのピンとプリント基板のはんだの外れなどに起因して生じうる。フィードバック経路が遮断すると、コントローラ回路に入力されるフィードバック信号は０Ｖとなる。そうすると、コントローラ回路は、フィードバック信号が目標値に近づくように、スイッチングのデューティサイクルを増大させ、その結果、出力電圧（あるいは出力電流）が増加する。ところが、出力電圧（出力電流）が増大しても、フィードバック信号は０Ｖのままであるため、コントローラ回路はさらにデューティサイクルを増大させこととなり、降圧ＤＣ／ＤＣコンバータの出力は増加し続け、やがて過電圧状態となる。
【0008】
本開示はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、過電圧状態を抑制可能なコントローラ回路の提供にある。
【課題を解決するための手段】
【0009】
本開示のある態様は、降圧ＤＣ／ＤＣコンバータのコントローラ回路に関する。コントローラ回路は、周期的なランプ電圧を生成するランプ電圧発生回路と、クランプ電圧を生成するクランプ電圧生成回路と、降圧ＤＣ／ＤＣコンバータの電気的状態とその目標状態の誤差に応じた誤差信号を生成するエラーアンプと、誤差信号を、クランプ電圧を利用してクランプするクランプ回路と、クランプ回路によるクランプ後の誤差信号を、ランプ電圧と比較するパルス幅変調コンパレータと、を備える。ランプ電圧発生回路は、接地された第１端と、第２端と、を有する第１キャパシタと、第１キャパシタの第２端に、コントローラ回路に供給される電源電圧に応じた第１電流を供給する第１電流源と、第１キャパシタと並列に接続されたスイッチと、第１キャパシタの第２端と接続された第１端と、第２端と、を有する第２キャパシタと、リセット信号に応じてスイッチをターンオンし、第２キャパシタの第２端に所定電圧レベルを有する基準電圧を印加するドライバ回路と、を備える。クランプ電圧生成回路は、接地された第１端と、第２端と、を有する第３キャパシタと、第３キャパシタの第２端と接続された第１端と、基準電圧を受ける第２端と、を有する第４キャパシタと、第３キャパシタの第２端の電圧を受ける第１端と、第２端と、を有する第１抵抗と、第１抵抗の第２端に第２電流を供給する第２電流源と、を含み、クランプ電圧は、第１抵抗の第２端に発生する電圧に応じている。
【0010】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0011】
本開示のある態様によれば、出力の過電圧を抑制できる。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0014】
一実施形態に係る降圧ＤＣ／ＤＣコンバータのコントローラ回路は、周期的なランプ電圧を生成するランプ電圧発生回路と、クランプ電圧を生成するクランプ電圧生成回路と、降圧ＤＣ／ＤＣコンバータの電気的状態とその目標状態の誤差に応じた誤差信号を生成するエラーアンプと、誤差信号を、クランプ電圧を利用してクランプするクランプ回路と、クランプ回路によるクランプ後の誤差信号を、ランプ電圧と比較するパルス幅変調コンパレータと、を備える。ランプ電圧発生回路は、接地された第１端と、第２端と、を有する第１キャパシタと、第１キャパシタの第２端に、コントローラ回路に供給される電源電圧に応じた第１電流を供給する第１電流源と、第１キャパシタと並列に接続されたスイッチと、第１キャパシタの第２端と接続された第１端と、第２端と、を有する第２キャパシタと、リセット信号に応じてスイッチをターンオンし、第２キャパシタの第２端に所定の電圧レベルを有する基準電圧を印加するドライバ回路と、を備える。クランプ電圧生成回路は、接地された第１端と、第２端と、を有する第３キャパシタと、第３キャパシタの第２端と接続された第１端と、基準電圧を受ける第２端と、を有する第４キャパシタと、第３キャパシタの第２端の電圧を受ける第１端と、第２端と、を有する第１抵抗と、第１抵抗の第２端に第２電流を供給する第２電流源と、を含み、クランプ電圧は、第１抵抗の第２端に発生する電圧に応じている。
【0015】
フィードバック経路が遮断すると誤差電圧は上昇するが、クランプ回路によりクランプ電圧を超えないようにクランプされる。これにより、ＤＣ／ＤＣコンバータは、デューティサイクルが、クランプ電圧に応じた上限を超えない範囲で動作することとなり、出力の過電圧を抑制できる。ここで、コントローラ回路に外部から供給される電源電圧が変動すると、ランプ電圧の変動範囲が変化する。クランプ電圧生成回路は、ランプ電圧の変動範囲の変化に追従して、クランプ電圧の電圧レベルを変化させることができる。これにより、デューティサイクルの上限を電源電圧の変動に追従させることができる。
【0016】
一実施形態において、第２電流源が生成する第２電流は、電源電圧に依存しない定電流であってもよい。
【0017】
一実施形態において、第２電流源が生成する第２電流は、電源電圧に応じていてもよい。この場合、電源電圧の変動にかかわらず、デューティサイクルの上限を一定に保つことができる。
【0018】
一実施形態において、電源電圧は、降圧ＤＣ／ＤＣコンバータの入力電圧であってもよい。
【0019】
一実施形態において、ドライバ回路は、電源ラインに基準電圧を受け、出力が第２キャパシタの第２端およびスイッチの制御ノードと接続されたバッファを含んでもよい。
【0020】
一実施形態において、クランプ電圧生成回路は、第３キャパシタの第２端の電圧を受け、第１抵抗の第１端に出力する第１バッファをさらに含んでもよい。
【0021】
一実施形態において、クランプ電圧生成回路は、第１抵抗の第２端に発生する電圧を受け、クランプ電圧を出力する第２バッファをさらに含んでもよい。
【0022】
一実施形態において、第１電流源と第２電流源は同じ構成を有してもよい。
【0023】
一実施形態において、第１電流源は、電源電圧を分圧する抵抗分圧回路と、第１端が接地された第２抵抗と、第１端が第２抵抗の第２端に接続されたトランジスタと、非反転入力端子に抵抗分圧回路の出力電圧を受け、反転入力端子が第２抵抗の第２端と接続され、出力がトランジスタの制御端子と接続されたオペアンプと、トランジスタに流れる電流を折り返すカレントミラー回路と、を含んでもよい。
【0024】
一実施形態において、降圧ＤＣ／ＤＣコンバータは、前段のプライマリＤＣ／ＤＣコンバータの出力電圧を降圧するセカンダリＤＣ／ＤＣコンバータであってもよい。
【0025】
一実施形態において、コントローラ回路は、プライマリＤＣ／ＤＣコンバータのコントローラ回路と同じチップに集積化されており、プライマリＤＣ／ＤＣコンバータのコントローラ回路は、クランプ回路を備えない。
【0026】
一実施形態において、コントローラ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【0027】
一実施形態に係る車載電源システムは、上述のいずれかのコントローラ回路を備えてもよい。
【0028】
（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
【0029】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0030】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に接続された（設けられた）状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0031】
また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタ、インダクタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは回路定数（抵抗値、容量値、インダクタンス）を表すものとする。
【0032】
本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【0033】
図１は、実施形態に係る降圧ＤＣ／ＤＣコンバータ（以下、降圧コンバータという）１００の回路図である。降圧コンバータ１００は、入力ライン１０２に供給された入力電圧Ｖｉｎを降圧し、降圧後の出力電圧Ｖｏｕｔを出力ライン１０４に発生する。
【0034】
降圧コンバータ１００は、主回路１１０およびコントローラＩＣ（Integrated Circuit）２００を備える。コントローラＩＣ２００は、ひとつの半導体基板に集積化されたＡＳＩＣ（Application Specific Integrated Circuit）である。
【0035】
主回路１１０は、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬ、インダクタＬ１、出力キャパシタＣ１を備える。ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬは、入力ライン１０２と接地の間に直列に接続される。インダクタＬ１の一端は、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬの接続ノード（スイッチングノードあるいはスイッチングピンという）ＳＷと、出力ライン１０４の間に接続される。出力キャパシタＣ１は、出力ライン１０４と接地の間に接続される。ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬは、コントローラＩＣ２００に集積化されてもよいし、外付けのディスクリート部品であってもよい。
【0036】
コントローラＩＣ２００は、入力ピンＶＩＮ、スイッチングピンＳＷ、接地ピンＧＮＤ、フィードバックピンＦＢを備える。入力ピンＶＩＮには、外部から直流の入力電圧Ｖｉｎが供給される。この入力電圧Ｖｉｎは、ＤＣ／ＤＣコンバータの入力電圧であるとともに、コントローラＩＣ２００の電源電圧Ｖｃｃであり、コントローラＩＣ２００の内部のアナログ回路ブロックに供給される。フィードバックピンＦＢは、出力ライン１０４と接続される。
【0037】
ハイサイドトランジスタＭＨは入力ピンＶＩＮとスイッチングピンＳＷの間に接続され、ローサイドトランジスタＭＬは、スイッチングピンＳＷと接地ピンＧＮＤの間に接続される。
【0038】
コントローラＩＣ２００は、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬに加えて、ランプ電圧発生回路２１０、クランプ電圧生成回路２２０、エラーアンプ２３０、クランプ回路２４０、ＰＷＭコンパレータ２５０、ロジック回路２６０、ドライバ回路２７０を備える。
【0039】
ランプ電圧発生回路２１０は、周期的なランプ電圧ＶＲＡＭＰを生成する。クランプ電圧生成回路２２０は、クランプ電圧Ｖｃを生成する。
【0040】
フィードバックピンＦＢには、降圧コンバータ１００の電気的状態を示すフィードバック信号ＶＦＢが入力される。降圧コンバータ１００の電気的状態は、たとえば降圧コンバータ１００の出力電圧ＶＯＵＴである。
【0041】
エラーアンプ２３０は、降圧コンバータ１００の電気的状態（すなわち出力電圧ＶＯＵＴ）とその目標状態（基準電圧ＶＲＥＦ）の誤差に応じた誤差信号ＶＥＲＲを生成する。
【0042】
クランプ回路２４０は、誤差信号ＶＥＲＲを、クランプ電圧Ｖｃを利用してクランプする。
【0043】
ＰＷＭコンパレータ２５０は、クランプ回路２４０によるクランプ後の誤差信号ＶＥＲＲ’を、ランプ電圧ＶＲＡＭＰと比較し、比較結果に応じたパルス幅変調（ＰＷＭ）信号ＳＰＷＭを生成する。ロジック回路２６０は、ＰＷＭ信号ＳＰＷＭに応じて、ハイサイドトランジスタＭＨのオン、オフを制御するハイサイドパルスＳＨと、ローサイドトランジスタＭＬのオン、オフを制御するローサイドパルスＳＬと、を生成する。ドライバ回路２７０は、ハイサイドパルスＳＨに応じてハイサイドトランジスタＭＨを駆動し、ローサイドパルスＳＬに応じてローサイドトランジスタＭＬを駆動する。
【0044】
以上が降圧コンバータ１００の全体構成である。
【0045】
図２は、ＰＷＭコンパレータ２５０の入力電圧範囲とランプ電圧ＶＲＡＭＰのレベルダイアグラムである。
【0046】
ＰＷＭコンパレータ２５０は、所定の入力電圧範囲においてのみ、正確な電圧比較が可能である。そのため、デューティサイクルを広範囲の間で変化させたい場合、ランプ電圧ＶＲＡＭＰの最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎが、ＰＷＭコンパレータ２５０の入力電圧範囲に含まれている必要がある。ランプ電圧ＶＲＡＭＰの最大電圧Ｖｍｉｎは、デューティサイクル１００％に相当し、最小電圧Ｖｍｉｎがデューティサイクル０％に相当する。
【0047】
クランプ回路２４０におけるクランプ電圧Ｖｃとデューティサイクルの上限値（最大デューティサイクル）Ｄｍａｘの関係は、以下の式で表される。
Ｄｍａｘ＝（Ｖｍａｘ－Ｖｃ）／（Ｖｍａｘ－Ｖｍｉｎ） …（１）
Ｄｍａｘ＝（Ｖｍａｘ－Ｖｃ）／（Ｖｍａｘ－Ｖｍｉｎ） …（１）
【0048】
ランプ電圧発生回路２１０には、電源電圧Ｖｃｃ（＝Ｖｉｎ）が供給されており、電源電圧Ｖｃｃが変化すると、ランプ電圧ＶＲＡＭＰの振幅、すなわち最大電圧Ｖｍａｘが変化する。そのため、クランプ電圧Ｖｃを一定とすると、電源電圧Ｖｃｃが変動したときに、最大デューティサイクルＤｍａｘが変化してしまう。以下では電源電圧Ｖｃｃが変化したときに、最大デューティサイクルＤｍａｘの変化を抑制可能な、ランプ電圧発生回路２１０およびクランプ電圧生成回路２２０の構成を説明する。
【0049】
図３は、実施形態に係るランプ電圧発生回路２１０およびクランプ電圧生成回路２２０の回路図である。
【0050】
ランプ電圧発生回路２１０は、第１キャパシタＣ１１、第１電流源ＣＳ１１、スイッチＳＷ１１、第２キャパシタＣ１２、ドライバ回路ＤＲ１１を備える。出力キャパシタＣ１は、第１端が接地される。第１電流源ＣＳ１１は、第１キャパシタＣ１１の第２端に、コントローラ回路２００に供給される電源電圧Ｖｃｃに応じた第１電流Ｉｃ１を供給する。具体的には、第１電流Ｉｃ１は、電源電圧Ｖｃｃに比例する。
【0051】
スイッチＳＷ１１は、第１キャパシタＣ１１と並列に接続される。たとえばスイッチＳＷ１１は、ＮＭＯＳ（N-channel Metal Oxide Semiconductor）トランジスタで構成することができる。第２キャパシタＣ１２の第１端は、第１キャパシタＣ１１の第２端と接続される。
【0052】
ドライバ回路ＤＲ１１は、リセット信号ＲＳＴのアサートに応じて、スイッチＳＷ１１をターンオンし、第２キャパシタＣ１２の第２端に、所定の電圧レベルを有する基準電圧ＶＲＥＧＡを印加する。リセット信号ＲＳＴは、図示しないオシレータによって生成される周期信号であり、リセット信号ＲＳＴは、降圧コンバータ１００のスイッチング周波数を規定する。たとえばドライバ回路ＤＲ１１は、電源ラインに基準電圧ＶＲＥＧＡを受け、出力が第２キャパシタＣ１２の第２端およびスイッチＳＷ１１の制御ノード（ゲート）と接続されたバッファＢＵＦ１１を含む。
【0053】
基準電圧ＶＲＥＧＡは、たとえば３．３Ｖとすることができ、図示しないリニアレギュレータとバンドギャップリファレンス回路の組み合わせにより生成することができる。第２キャパシタＣ１２の第２端に基準電圧ＶＲＥＧＡが印加されると、電圧Ｖ１１は、式（１）で表される最小電圧Ｖｍｉｎに初期化される。
Ｖｍｉｎ＝Ｃ１２×（Ｃ１１＋Ｃ１２）×ＶＲＥＧＡ …（１）
Ｖｍｉｎ＝Ｃ１２×（Ｃ１１＋Ｃ１２）×ＶＲＥＧＡ …（１）
【0054】
以上がランプ電圧発生回路２１０の構成である。続いてクランプ電圧生成回路２２０の構成を説明する。
【0055】
クランプ電圧生成回路２２０は、第３キャパシタＣ２１、第４キャパシタＣ２２、第２電流源ＣＳ２１、第１バッファＢＵＦ２１、第２バッファＢＵＦ２２を備える。
【0056】
第３キャパシタＣ２１の第１端は接地される。第４キャパシタＣ２２の第１端は、第３キャパシタＣ２１の第２端と接続される。第４キャパシタＣ２２の第２端には、基準電圧ＶＲＥＧＡが印加される。第３キャパシタＣ２１と第４キャパシタＣ２２の接続ノードには、式（３）で表される基準電圧ＶＲＥＧＡを分圧した電圧Ｖ２１が発生する。Ｃ１１：Ｃ１２＝Ｃ２１：Ｃ２２が成り立っており、電圧Ｖ２１は、最小電圧Ｖｍｉｎと等しい。
Ｖ２１＝Ｃ２２×（Ｃ２１＋Ｃ２２）×ＶＲＥＧＡ＝Ｖｍｉｎ …（３）
Ｖ２１＝Ｃ２２×（Ｃ２１＋Ｃ２２）×ＶＲＥＧＡ＝Ｖｍｉｎ …（３）
【0057】
第１抵抗Ｒ２１の第１端には、第１バッファＢＵＦ２１を介して、第３キャパシタＣ２１の第２端の電圧Ｖ２１が印加される。
【0058】
第２電流源ＣＳ２１は、第１抵抗Ｒ２１の第２端に第２電流Ｉｃ２を供給する。第１抵抗Ｒ２１には、電圧降下Ｒ２１×Ｉｃ２が発生する。第１抵抗Ｒ２１の第２端に発生する電圧Ｖｃは、式（４）で表される。
Ｖｃ＝Ｖｍｉｎ＋Ｒ２１×Ｉｃ２ …（４）
Ｖｃ＝Ｖｍｉｎ＋Ｒ２１×Ｉｃ２ …（４）
【0059】
第２バッファＢＵＦ２２は、電圧Ｖｃを、クランプ電圧として出力する。
【0060】
なお、第１バッファＢＵＦ２１、第２バッファＢＵＦ２２は省略してもよい。
【0061】
以上がランプ電圧発生回路２１０およびクランプ電圧生成回路２２０の構成である。続いてその動作を説明する。
【0062】
【0063】
時刻ｔ０に、オシレータからランプ電圧発生回路２１０に供給されるリセット信号ＲＳＴがアサートされる。リセット信号ＲＳＴがアサートされると、スイッチＳＷ１１がターンオンし、ランプ電圧ＶＲＡＭＰが０Ｖとなる。そして、ドライバ回路ＤＲ１１が、キャパシタＣ２１に、基準電圧ＶＲＥＧＡを印加すると、ランプ電圧ＶＲＡＭＰは、上述した式（３）で表される最小電圧Ｖｍｉｎにリセットされる。
【0064】
そして、ランプ電圧ＶＲＡＭＰは、最小電圧Ｖｍｉｎから再び上昇していく。時刻ｔ１にリセット信号ＲＳＴがアサートされると、ランプ電圧ＶＲＡＭＰは最小電圧Ｖｍｉｎにリセットされる。
【0065】
クランプ電圧生成回路２２０においては、基準電圧ＶＲＥＧＡをキャパシタＣ２１，Ｃ２２によって分圧して得られる電圧Ｖ２１を、第１抵抗Ｒ２１の電圧降下分、レベルシフトすることにより、クランプ電圧Ｖｃが生成される。上述のように、電圧Ｖ２１はランプ電圧ＶＲＡＭＰの最小電圧Ｖｍｉｎと等しい。つまり、クランプ電圧Ｖｃは、最小電圧Ｖｍｉｎを基準として生成され、電源電圧Ｖｃｃに依存しない一定電圧となる。
【0066】
以上がランプ電圧発生回路２１０およびクランプ電圧生成回路２２０の動作である。このランプ電圧発生回路２１０およびクランプ電圧生成回路２２０を備えるコントローラＩＣ２００では、電源電圧Ｖｃｃ（入力電圧Ｖｉｎ）の変動にともない、最大電圧Ｖｍａｘが変動したとしても、クランプ電圧Ｖｃは、電源電圧Ｖｃｃに依存しない最小電圧Ｖｍｉｎを基準として生成される。したがって、電源電圧Ｖｃｃが変動した場合においても、最小電圧Ｖｍｉｎと最大電圧Ｖｍａｘの間に、クランプ電圧Ｖｃが含まれることが保証される。
【0067】
コントローラＩＣ２００において、フィードバック信号が伝わるフィードバック経路が遮断する異常が発生したとする。このような異常は、たとえばボンディングワイヤの外れや、あるいは、半導体パッケージのピンとプリント基板のはんだの外れなどに起因して生じうる。
【0068】
この場合、エラーアンプ２３０の反転入力端子の電圧ＶＦＢは、０Ｖまで低下する。このとき、エラーアンプ２３０の出力である誤差電圧ＶＥＲＲは高くなるが、クランプ回路２４０によって、クランプ電圧Ｖｃを超えないようにクランプされ、クランプ後の誤差ＶＥＲＲ＝Ｖｃが、ＰＷＭコンパレータ２５０に供給される。したがって、ＰＷＭ信号ＳＰＷＭは、クランプ電圧Ｖｃに応じた最大デューティサイクルに固定され，それ以上は高くならない。これにより、出力電圧ＶＯＵＴが過電圧状態となるのを抑制できる。
【0069】
図５は、第１電流源ＣＳ１１の構成例を示す回路図である。第１電 流源ＣＳ１１は、抵抗分圧回路２１２、第２抵抗Ｒ３３、トランジスタＭ３１、カレントミラー回路２１４を含む。抵抗分圧回路２１２は、抵抗Ｒ３１，Ｒ３２を含み、電源電圧Ｖｃｃを分圧する。
【0070】
第２抵抗Ｒ３３の第１端は接地される。トランジスタＭ３１はＮＭＯＳトランジスタであり、その第１端（ソース）が第２抵抗Ｒ３３と接続される。オペアンプＯＡ３１は、非反転入力端子に、抵抗分圧回路２１２の出力電圧Ｖ３１を受け、反転入力端子が、トランジスタＭ３１のソースと接続される。カレントミラー回路２１４は、ＰＭＯＳ（P-channel MOS）トランジスタＭ３２，Ｍ３３を含み、トランジスタＭ３１に流れる電流を折り返し、第１電流Ｉｃ１として出力する。
【0071】
第１電流Ｉｃ１は、電源電圧Ｖｃｃに比例した電流となる。
【0072】
第２電流源ＣＳ２１は、図５の第１電流源ＣＳ１１と同様に構成することができる。ただし、第２電流Ｉｃは、電源電圧Ｖｃｃに依存しない定電流であるため、抵抗分圧回路２１２には、電源電圧Ｖｃｃに代えて、所定の電圧レベルを有する基準電圧ＶＲＥＦが入力される。
【0073】
（変形例１）
実施形態では、第２電流Ｉｃ２が定電流であるとしたが、その限りでない。変形例１において、第２電流Ｉｃ２は、電源電圧Ｖｃｃに比例した電流とすることができる。
実施形態では、第２電流Ｉｃ２が定電流であるとしたが、その限りでない。変形例１において、第２電流Ｉｃ２は、電源電圧Ｖｃｃに比例した電流とすることができる。
【0074】
図６は、変形例１に係るクランプ電圧生成回路２２０Ａの回路図である。第２電流源ＣＳ２１は、図３の第１電流源ＣＳ１１と同様に、電源電圧Ｖｃｃに比例した第２電流Ｉｃ２を生成する。その他は、図３のクランプ電圧生成回路２２０と同様である。
【0075】
上述のように、クランプ電圧Ｖｃは、式（４）で表される。
Ｖｃ＝Ｖｍｉｎ＋Ｒ２１×Ｉｃ２ …（４）
実施形態では、第２電流Ｉｃ２が定電流であったため、クランプ電圧Ｖｃは、電源電圧Ｖｃｃによらずに一定レベルをとった。これに対して、変形例１では、電源電圧Ｖｃｃに応じて第２電流Ｉｃ２が変化する。これにより、最大デューティサイクルＤｍａｘの電源電圧の依存性を小さくすることができる。
Ｖｃ＝Ｖｍｉｎ＋Ｒ２１×Ｉｃ２ …（４）
実施形態では、第２電流Ｉｃ２が定電流であったため、クランプ電圧Ｖｃは、電源電圧Ｖｃｃによらずに一定レベルをとった。これに対して、変形例１では、電源電圧Ｖｃｃに応じて第２電流Ｉｃ２が変化する。これにより、最大デューティサイクルＤｍａｘの電源電圧の依存性を小さくすることができる。
【0076】
（変形例２）
実施形態では、Ｖｃｃ＝Ｖｉｎである場合を説明したがその限りでない。コントローラＩＣ２００には、入力電圧Ｖｉｎとは別に、電源電圧Ｖｃｃが供給されてもよい。
実施形態では、Ｖｃｃ＝Ｖｉｎである場合を説明したがその限りでない。コントローラＩＣ２００には、入力電圧Ｖｉｎとは別に、電源電圧Ｖｃｃが供給されてもよい。
【0077】
（用途）
続いて降圧コンバータ１００の用途を説明する。
続いて降圧コンバータ１００の用途を説明する。
【0078】
図７は、降圧コンバータ１００を備える電源システム３００のブロック図である。たとえば電源システム３００は、自動車に搭載される。電源システム３００は、プライマリコンバータ３１０、セカンダリコンバータ３２０を備える。
【0079】
プライマリコンバータ３１０は、バッテリ電圧Ｖｂａｔを降圧し、出力電圧Ｖｏｕｔ０を生成する。
【0080】
セカンダリコンバータ３２０は、出力電圧Ｖｏｕｔ０を入力電圧Ｖｉｎ１として受け、それを降圧し、出力電圧Ｖｏｕｔ１を生成する。実施形態に係る降圧コンバータ１００は、セカンダリコンバータ３２０に対応する。
【0081】
電源管理回路４００は、プライマリコンバータ３１０のコントローラ回路４１０と、セカンダリコンバータ３２０のコントローラ回路４２０の部分が集積化された機能ＩＣである。コントローラ回路４１０は、パルス幅変調器４１２、ロジック回路４１４、ドライバ４１６を含む。
【0082】
コントローラ回路４２０は、上述のコントローラＩＣ２００に対応しており、フィードバックピンＦＢ１のハンダ外れなどに起因する過電圧を抑制可能に構成されている。コントローラ回路４２０は、パルス幅変調器４２２、ロジック回路４２４、ドライバ回路４２６を含む。パルス幅変調器４２２は、図１のランプ電圧発生回路２１０、クランプ電圧生成回路２２０、エラーアンプ２３０、クランプ回路２４０、ＰＷＭコンパレータ２５０を含む。
【0083】
【0084】
セカンダリコンバータ３２０のコントローラ回路４２０は、過電圧保護回路４２８を備える。過電圧保護回路４２８は、コントローラ回路４２０の入力電圧Ｖｉｎ１を監視し、所定のしきい値電圧Ｖｏｖｐを超えると、過電圧保護のトリガーとなる過電圧保護信号ＯＶＰをアサートする。電源管理回路４００はＯＶＰ信号のアサートに応答して、所定の保護シーケンスを実行する。
【0085】
プライマリコンバータ３１０のコントローラ回路４１０には、実施形態で説明した最大デューティサイクルのクランプ機能は実装されていない。なぜなら、プライマリコンバータ３１０のフィードバック経路に異常が生じた場合、出力電圧Ｖｏｕｔ０が上昇するが、出力電圧Ｖｏｕｔ０の上昇は、過電圧保護回路４２８によって検出可能であり、適切に保護することができるからである。
【0086】
実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにさまざまな変形例が存在すること、またそうした変形例も本開示に含まれ、また本発明の範囲を構成しうることは当業者に理解されるところである。
【0087】
（付記）
本開示には以下の技術が開示される。
本開示には以下の技術が開示される。
【0088】
（項目１）
降圧ＤＣ／ＤＣコンバータのコントローラ回路であって、
周期的なランプ電圧を生成するランプ電圧発生回路と、
クランプ電圧を生成するクランプ電圧生成回路と、
前記降圧ＤＣ／ＤＣコンバータの電気的状態とその目標状態の誤差に応じた誤差信号を生成するエラーアンプと、
前記誤差信号を、前記クランプ電圧を利用してクランプするクランプ回路と、
前記クランプ回路によるクランプ後の前記誤差信号を、前記ランプ電圧と比較するパルス幅変調コンパレータと、
を備え、
前記ランプ電圧発生回路は、
接地された第１端と、第２端と、を有する第１キャパシタと、
前記第１キャパシタの前記第２端に、前記コントローラ回路に供給される電源電圧に応じた第１電流を供給する第１電流源と、
前記第１キャパシタと並列に接続されたスイッチと、
前記第１キャパシタの前記第２端と接続された第１端と、第２端と、を有する第２キャパシタと、
リセット信号に応じて前記スイッチをターンオンし、前記第２キャパシタの前記第２端に所定電圧レベルを有する基準電圧を印加するドライバ回路と、
を備え、
前記クランプ電圧生成回路は、
接地された第１端と、第２端と、を有する第３キャパシタと、
前記第３キャパシタの前記第２端と接続された第１端と、前記基準電圧を受ける第２端と、を有する第４キャパシタと、
前記第３キャパシタの前記第２端の電圧を受ける第１端と、第２端と、を有する第１抵抗と、
前記第１抵抗の第２端に第２電流を供給する第２電流源と、
を含み、前記クランプ電圧は、前記第１抵抗の前記第２端に発生する電圧に応じている、コントローラ回路。
降圧ＤＣ／ＤＣコンバータのコントローラ回路であって、
周期的なランプ電圧を生成するランプ電圧発生回路と、
クランプ電圧を生成するクランプ電圧生成回路と、
前記降圧ＤＣ／ＤＣコンバータの電気的状態とその目標状態の誤差に応じた誤差信号を生成するエラーアンプと、
前記誤差信号を、前記クランプ電圧を利用してクランプするクランプ回路と、
前記クランプ回路によるクランプ後の前記誤差信号を、前記ランプ電圧と比較するパルス幅変調コンパレータと、
を備え、
前記ランプ電圧発生回路は、
接地された第１端と、第２端と、を有する第１キャパシタと、
前記第１キャパシタの前記第２端に、前記コントローラ回路に供給される電源電圧に応じた第１電流を供給する第１電流源と、
前記第１キャパシタと並列に接続されたスイッチと、
前記第１キャパシタの前記第２端と接続された第１端と、第２端と、を有する第２キャパシタと、
リセット信号に応じて前記スイッチをターンオンし、前記第２キャパシタの前記第２端に所定電圧レベルを有する基準電圧を印加するドライバ回路と、
を備え、
前記クランプ電圧生成回路は、
接地された第１端と、第２端と、を有する第３キャパシタと、
前記第３キャパシタの前記第２端と接続された第１端と、前記基準電圧を受ける第２端と、を有する第４キャパシタと、
前記第３キャパシタの前記第２端の電圧を受ける第１端と、第２端と、を有する第１抵抗と、
前記第１抵抗の第２端に第２電流を供給する第２電流源と、
を含み、前記クランプ電圧は、前記第１抵抗の前記第２端に発生する電圧に応じている、コントローラ回路。
【0089】
（項目２）
前記第２電流は定電流である、項目１に記載のコントローラ回路。
前記第２電流は定電流である、項目１に記載のコントローラ回路。
【0090】
（項目３）
前記第２電流は前記電源電圧に応じている、項目１に記載のコントローラ回路。
前記第２電流は前記電源電圧に応じている、項目１に記載のコントローラ回路。
【0091】
（項目４）
前記電源電圧は、前記降圧ＤＣ／ＤＣコンバータの入力電圧である、項目１から３のいずれかに記載のコントローラ回路。
前記電源電圧は、前記降圧ＤＣ／ＤＣコンバータの入力電圧である、項目１から３のいずれかに記載のコントローラ回路。
【0092】
（項目５）
前記ドライバ回路は、電源ラインに前記基準電圧を受け、出力が前記第２キャパシタの前記第２端および前記スイッチの制御ノードと接続されたバッファを含む、項目１から４のいずれかに記載のコントローラ回路。
前記ドライバ回路は、電源ラインに前記基準電圧を受け、出力が前記第２キャパシタの前記第２端および前記スイッチの制御ノードと接続されたバッファを含む、項目１から４のいずれかに記載のコントローラ回路。
【0093】
（項目６）
前記クランプ電圧生成回路は、
前記第３キャパシタの前記第２端の電圧を受け、前記第１抵抗の前記第１端に出力する第１バッファをさらに含む、項目１から５のいずれかに記載のコントローラ回路。
前記クランプ電圧生成回路は、
前記第３キャパシタの前記第２端の電圧を受け、前記第１抵抗の前記第１端に出力する第１バッファをさらに含む、項目１から５のいずれかに記載のコントローラ回路。
【0094】
（項目７）
前記クランプ電圧生成回路は、
前記第１抵抗の前記第２端に発生する電圧を受け、前記クランプ電圧を出力する第２バッファをさらに含む、項目１から６のいずれかに記載のコントローラ回路。
前記クランプ電圧生成回路は、
前記第１抵抗の前記第２端に発生する電圧を受け、前記クランプ電圧を出力する第２バッファをさらに含む、項目１から６のいずれかに記載のコントローラ回路。
【0095】
（項目８）
前記第１電流源と前記第２電流源は同じ構成を有する、項目１から７のいずれかに記載のコントローラ回路。
前記第１電流源と前記第２電流源は同じ構成を有する、項目１から７のいずれかに記載のコントローラ回路。
【0096】
（項目９）
前記第１電流源は、
前記電源電圧を分圧する抵抗分圧回路と、
第１端が接地された第２抵抗と、
第１端が前記第２抵抗の第２端に接続されたトランジスタと、
非反転入力端子に前記抵抗分圧回路の出力電圧を受け、反転入力端子が前記第２抵抗の前記第２端と接続され、出力が前記トランジスタの制御端子と接続されたオペアンプと、
前記トランジスタに流れる電流を折り返すカレントミラー回路と、
を含む、項目１から８のいずれかに記載のコントローラ回路。
前記第１電流源は、
前記電源電圧を分圧する抵抗分圧回路と、
第１端が接地された第２抵抗と、
第１端が前記第２抵抗の第２端に接続されたトランジスタと、
非反転入力端子に前記抵抗分圧回路の出力電圧を受け、反転入力端子が前記第２抵抗の前記第２端と接続され、出力が前記トランジスタの制御端子と接続されたオペアンプと、
前記トランジスタに流れる電流を折り返すカレントミラー回路と、
を含む、項目１から８のいずれかに記載のコントローラ回路。
【0097】
（項目１０）
前記降圧ＤＣ／ＤＣコンバータは、前段のプライマリＤＣ／ＤＣコンバータの出力電圧を降圧するセカンダリＤＣ／ＤＣコンバータである、項目１から９のいずれかに記載のコントローラ回路。
前記降圧ＤＣ／ＤＣコンバータは、前段のプライマリＤＣ／ＤＣコンバータの出力電圧を降圧するセカンダリＤＣ／ＤＣコンバータである、項目１から９のいずれかに記載のコントローラ回路。
【0098】
（項目１１）
前記コントローラ回路は、前記プライマリＤＣ／ＤＣコンバータのコントローラ回路と同じチップに集積化されており、
前記プライマリＤＣ／ＤＣコンバータの前記コントローラ回路は、前記クランプ回路を備えない、項目１０に記載のコントローラ回路。
前記コントローラ回路は、前記プライマリＤＣ／ＤＣコンバータのコントローラ回路と同じチップに集積化されており、
前記プライマリＤＣ／ＤＣコンバータの前記コントローラ回路は、前記クランプ回路を備えない、項目１０に記載のコントローラ回路。
【0099】
（項目１２）
ひとつの半導体基板に一体集積化される項目１から１１のいずれかに記載のコントローラ回路。
ひとつの半導体基板に一体集積化される項目１から１１のいずれかに記載のコントローラ回路。
【0100】
（項目１３）
項目１から１２のいずれかに記載のコントローラ回路を備える、車載電源システム。
項目１から１２のいずれかに記載のコントローラ回路を備える、車載電源システム。
【符号の説明】
【0101】
１００ 降圧コンバータ
１０２ 入力ライン
１０４ 出力ライン
１１０ 主回路
ＭＨ ハイサイドトランジスタ
ＭＬ ローサイドトランジスタ
ＳＷ スイッチングノード
Ｌ１ インダクタ
Ｃ１ 出力キャパシタ
２００ コントローラＩＣ
２１０ ランプ電圧発生回路
Ｃ１１ 第１キャパシタ
Ｃ１２ 第２キャパシタ
ＣＳ１１ 第１電流源
ＳＷ１１ スイッチ
ＤＲ１１ ドライバ回路
２１２ 抵抗分圧回路
Ｒ３３ 第２抵抗
Ｍ３１ トランジスタ
２１４ カレントミラー回路
ＯＡ３１ オペアンプ
２２０ クランプ電圧生成回路
Ｃ２１ 第３キャパシタ
Ｃ２２ 第４キャパシタ
ＣＳ２１ 第２電流源
Ｒ２１ 第１抵抗
ＢＵＦ２１ 第１バッファ
ＢＵＦ２２ 第２バッファ
２３０ エラーアンプ
２４０ クランプ回路
２５０ ＰＷＭコンパレータ
２６０ ロジック回路
２７０ ドライバ回路
３００ 電源システム
３１０ プライマリコンバータ
３２０ セカンダリコンバータ
４００ 電源管理回路
４１０，４２０ コントローラ回路
４２８ 過電圧保護回路
１０２ 入力ライン
１０４ 出力ライン
１１０ 主回路
ＭＨ ハイサイドトランジスタ
ＭＬ ローサイドトランジスタ
ＳＷ スイッチングノード
Ｌ１ インダクタ
Ｃ１ 出力キャパシタ
２００ コントローラＩＣ
２１０ ランプ電圧発生回路
Ｃ１１ 第１キャパシタ
Ｃ１２ 第２キャパシタ
ＣＳ１１ 第１電流源
ＳＷ１１ スイッチ
ＤＲ１１ ドライバ回路
２１２ 抵抗分圧回路
Ｒ３３ 第２抵抗
Ｍ３１ トランジスタ
２１４ カレントミラー回路
ＯＡ３１ オペアンプ
２２０ クランプ電圧生成回路
Ｃ２１ 第３キャパシタ
Ｃ２２ 第４キャパシタ
ＣＳ２１ 第２電流源
Ｒ２１ 第１抵抗
ＢＵＦ２１ 第１バッファ
ＢＵＦ２２ 第２バッファ
２３０ エラーアンプ
２４０ クランプ回路
２５０ ＰＷＭコンパレータ
２６０ ロジック回路
２７０ ドライバ回路
３００ 電源システム
３１０ プライマリコンバータ
３２０ セカンダリコンバータ
４００ 電源管理回路
４１０，４２０ コントローラ回路
４２８ 過電圧保護回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】