特開 2024-545 バンドギャップモジュールとリニアレギュレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024000545

(43)【公開日】2024-01-05

(54)【発明の名称】バンドギャップモジュールとリニアレギュレータ

(51)【国際特許分類】

   G05F 3/30 20060101AFI20231225BHJP

【ＦＩ】

G05F3/30

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023100739

(22)【出願日】2023-06-20

(31)【優先権主張番号】17/844,124

(32)【優先日】2022-06-20

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】523235987

【氏名又は名称】キー エーエスアイシー インコーポレイテッド

(74)【代理人】

【識別番号】110000671

【氏名又は名称】ＩＢＣ一番町弁理士法人

(72)【発明者】

【氏名】シャバズ アバジ

【テーマコード（参考）】

5H420

【Ｆターム（参考）】

5H420NA12

5H420NA24

5H420NA27

5H420NB02

5H420NB12

5H420NB22

5H420NB25

5H420NB26

5H420NC02

(57)【要約】

【課題】バンドギャップモジュールとリニアレギュレータを提供する。
【解決手段】リニアレギュレーターはバンドギャップモジュール及びエラーアンプを備えている。電源電圧は、バンドギャップ回路と、ローパスフィルターと、起動モジュールと、を含んで構成されている。電源電圧はバンドギャップ電圧を生成する。ローパスフィルターはバンドギャップ電圧を濾過すると共に基準電圧を対応するように生成する。起動モジュールは第１起動回路及び第２起動回路を具備している。バンドギャップモジュールが第１位相で動作すると、バンドギャップ電圧が所定値まで増加する。バンドギャップモジュールが第２位相で動作すると、バンドギャップ電圧が所定値に保持される。第２位相は第１位相の後に追随している。
【選択図】図３

【特許請求の範囲】

【請求項1】

バンドギャップ回路と、
起動モジュールと、を備え、
前記バンドギャップ回路は、
第１入力端と、第２入力端と、電流制御端と、を有しているオペアンプと、
前記第１入力端、前記第２入力端、及び前記電流制御端に電気的に接続され、第１負荷電流、第２負荷電流、及びミラー電流を生成するために用いられ、前記第１負荷電流、前記第２負荷電流、及び前記ミラー電流は前記電流制御端の信号に基づいて生成され、且つ前記第１負荷電流、前記第２負荷電流、及び前記ミラー電流は等価であるカレントミラーと、
前記第１入力端に電気的に接続され、前記第１負荷電流を受電するための第１ロード分岐と、
前記第２入力端に電気的に接続され、前記第２負荷電流を受電するための第２ロード分岐と、
前記カレントミラーに電気的に接続され、前記ミラー電流を受電すると共にバンドギャップ電流を伝導するために用いられ、前記バンドギャップ電流に基づいてバンドギャップ電圧を生成するバンドギャップ分岐と、を含み、
前記起動モジュールは、
前記バンドギャップ回路に電気的に接続され、前記ミラー電流の生成を加速し、前記バンドギャップモジュールが第１位相で動作する際に、前記バンドギャップ電圧を所定値まで増加させるために用いられている第１起動回路と、
前記バンドギャップ回路、ローパスフィルター、及び前記第１起動回路に電気的に接続され、前記バンドギャップモジュールが第２位相で動作する際に、前記バンドギャップ分岐に向けて追加電流を伝導し、前記バンドギャップ電圧を前記所定値に保持させるために用いられ、前記第２位相は前記第１位相の後に追随する第２起動回路と、
前記バンドギャップ回路及び前記第２起動回路に電気的に接続され、前記バンドギャップ電圧のノイズを濾過すると共に基準電圧を対応するように生成するための前記ローパスフィルターと、を具備していることを特徴とするバンドギャップモジュール。

【請求項2】

前記第２入力端の信号が第１閾値電圧より低い場合、前記第１起動回路が前記バンドギャップモジュールを前記第１位相で動作するようにトリガーするとともに、前記第１起動回路が動作を一時停止し、かつ前記基準電圧が第２閾値電圧より低い場合、前記第２起動回路が前記バンドギャップモジュールを前記第２位相で動作するようにトリガーすることを特徴とする請求項１に記載のバンドギャップモジュール。

【請求項3】

前記バンドギャップモジュールが前記第１位相で動作する場合、前記バンドギャップ電流が前記ミラー電流に相当し、かつ、前記バンドギャップモジュールが前記第２位相で動作する場合、前記バンドギャップ電流が前記ミラー電流及び前記追加電流の総和に相当することを特徴とする請求項２に記載のバンドギャップモジュール。

【請求項4】

前記カレントミラーは、
電源電圧端、前記電流制御端、及び前記第１入力端に電気的に接続され、前記電流制御端の前記信号に基づいて前記第１負荷電流を選択的に生成するための第１負荷トランジスタと、
前記電源電圧端、前記電流制御端、及び前記第２入力端に電気的に接続され、前記電流制御端の前記信号に基づいて前記第２負荷電流を選択的に生成するための第２負荷トランジスタと、
前記電源電圧端、前記電流制御端、及び前記バンドギャップ端に電気的に接続され、前記電流制御端の前記信号に基づいて前記ミラー電流を選択的に生成するためのミラートランジスタと、を備えていることを特徴とする請求項１に記載のバンドギャップモジュール。

【請求項5】

前記第１起動回路は、
前記第２入力端に電気的に接続され、前記第２入力端の信号と前記第１閾値電圧との間の比較に基づいて第１トリガー信号を生成するための第１トリガー回路と、
前記第１トリガー回路及び前記電流制御端に電気的に接続され、第１トリガー信号に基づいて選択的にオンとなるプルダウントランジスタであって、
前記電流制御端の前記信号は前記プルダウントランジスタの伝導に従って改変されるプルダウントランジスタと、を備えていることを特徴とする請求項１に記載のバンドギャップモジュール。

【請求項6】

前記バンドギャップモジュールが前記第１位相で動作する際に、前記プルダウントランジスタが導通され、かつ、前記バンドギャップモジュールが前記第２位相で動作する際に、前記プルダウントランジスタがオフとなることを特徴とする請求項５に記載のバンドギャップモジュール。

【請求項7】

前記第２起動回路は、
前記第１トリガー信号及び前記基準電圧を受電し、応答として第２トリガー信号を生成するための第２トリガー回路と、
前記第２トリガー回路に電気的に接続され、前記第２トリガー信号に基づいて選択的に切り替えるための複数のスイッチと、
前記複数のスイッチの第１スイッチ及び第２スイッチに電気的に接続され、前記第１スイッチ及び前記第２スイッチの導通状態に基づいて前記追加電流を選択的に生成するための追加トランジスタと、を備えていることを特徴とする請求項１に記載のバンドギャップモジュール。

【請求項8】

前記バンドギャップ分岐は、
前記バンドギャップ端及びこれら前記スイッチの第３スイッチの端子に電気的に接続されている第１バンドギャップ抵抗と、
前記第３スイッチに電気的に並列接続されている第２バンドギャップ抵抗と、を備え、
前記バンドギャップモジュールが前記第１位相で動作する際に、前記第３スイッチがオフとなり、前記バンドギャップ分岐が第１抵抗値を有し、
前記バンドギャップモジュールが前記第２位相で動作する際に、前記第３スイッチがオンとなり、前記バンドギャップ分岐が第２抵抗値を有し、前記第１抵抗値は前記第２抵抗値より大きいことを特徴とする請求項７に記載のバンドギャップモジュール。

【請求項9】

前記バンドギャップモジュールが前記第１位相で動作する場合、前記バンドギャップ電圧は前記バンドギャップ電流を前記第１抵抗値で乗算した乗積に相当し、かつ、前記バンドギャップモジュールが前記第２位相で動作する場合、前記バンドギャップ電圧は前記バンドギャップ電流を前記第２抵抗値で乗算した乗積に相当することを特徴とする請求項８に記載のバンドギャップモジュール。

【請求項10】

前記第１抵抗値は前記第１バンドギャップ抵抗及び前記第２バンドギャップ抵抗の総和に相当し、かつ、前記第２抵抗値は前記第１バンドギャップ抵抗に相当することを特徴とする請求項８に記載のバンドギャップモジュール。

【請求項11】

前記ローパスフィルターは、
前記バンドギャップモジュールの前記バンドギャップ端及び基準端に電気的に接続され、前記基準電圧は前記基準端箇所で生成される負荷抵抗と、
前記基準端及び接地端に電気的に接続され、これら前記スイッチの第４スイッチは前記負荷抵抗に電気的に並列接続されている負荷キャパシタと、を備えていることを特徴とする請求項７に記載のバンドギャップモジュール。

【請求項12】

前記バンドギャップモジュールが前記第１位相で動作する際に、前記第４スイッチがオフとなり、前記負荷抵抗が前記バンドギャップ電圧を前記基準端に伝導し、また、前記バンドギャップモジュールが前記第２位相で動作する際に、前記第４スイッチが導通され、前記第４スイッチが前記バンドギャップ電圧を前記基準端に直接伝導することを特徴とする請求項１１に記載のバンドギャップモジュール。

【請求項13】

前記第１スイッチは、共通端と、第１スイッチ端と、第２スイッチ端と、を含む２路スイッチであり、前記共通端は追加トランジスタのゲート端に電気的に接続され、前記第１スイッチ端は前記電源電圧端に電気的に接続され、かつ、前記第２スイッチ端は前記電流制御端に電気的に接続されていることを特徴とする請求項７に記載のバンドギャップモジュール。

【請求項14】

前記第２スイッチは前記バンドギャップ端及び前記追加トランジスタのドレイン端に電気的に接続されていることを特徴とする請求項１３に記載のバンドギャップモジュール。

【請求項15】

前記バンドギャップモジュールが前記第１位相で動作する際に、前記第１スイッチが前記電源電圧を前記追加トランジスタの前記ゲート端に伝導し、かつ、前記第２スイッチが前記追加トランジスタの前記ドレイン端及び前記バンドギャップ端との接続を切断することを特徴とする請求項１４に記載のバンドギャップモジュール。

【請求項16】

前記バンドギャップモジュールが前記第２位相で動作する際に、前記第１スイッチは前記電流制御端を前記追加トランジスタの前記ゲート端に接続し、かつ、前記第２スイッチは前記追加トランジスタの前記ドレイン端を前記バンドギャップ端に接続することを特徴とする請求項１４に記載のバンドギャップモジュール。

【請求項17】

前記追加電流は前記ミラー電流に相当することを特徴とする請求項１に記載のバンドギャップモジュール。

【請求項18】

前記バンドギャップ回路は、
前記バンドギャップ回路に電気的に接続され、省電力信号に基づいて選択的に導通するための省電力トランジスタであって、前記バンドギャップモジュールは前記省電力トランジスタが導通する際に無効化される省電力トランジスタを更に備えていることを特徴とする請求項１に記載のバンドギャップモジュール。

【請求項19】

前記バンドギャップ電圧は温度と無関係であることを特徴とする請求項１に記載のバンドギャップモジュール。

【請求項20】

電源電圧を受電するためのリニアレギュレーターであって、
バンドギャップモジュールと、
前記バンドギャップモジュールに電気的に接続され、前記基準電圧と比較電圧とを比較することでエラー信号を生成するために用いられ、前記電源電圧及び前記エラー信号に基づいて調整電圧を生成するエラーアンプと、を備え、
前記バンドギャップモジュールは、
バンドギャップ電圧を受電するためのバンドギャップ回路と、
起動モジュールと、を含み、
前記バンドギャップ回路は、
第１入力端と、第２入力端と、電流制御端と、を有しているオペアンプと、
前記第１入力端、前記第２入力端、及び前記電流制御端に電気的に接続され、第１負荷電流、第２負荷電流、及びミラー電流を生成するために用いられ、前記第１負荷電流、前記第２負荷電流、及び前記ミラー電流は前記電流制御端の信号に基づいて生成され、且つ前記第１負荷電流、前記第２負荷電流、及び前記ミラー電流は等価であるカレントミラーと、
前記第１入力端に電気的に接続され、前記第１負荷電流を受電するための第１ロード分岐と、
前記第２入力端に電気的に接続され、前記第２負荷電流を受電するための第２ロード分岐と、
前記カレントミラーに電気的に接続され、前記ミラー電流を受電すると共にバンドギャップ電流を伝導するために用いられ、前記バンドギャップ電流に基づいて前記バンドギャップ電圧を生成するバンドギャップ分岐と、を具備し、
前記起動モジュールは、
前記バンドギャップ回路に電気的に接続され、前記ミラー電流の生成を加速し、前記バンドギャップモジュールが第１位相で動作する際に、前記バンドギャップ電圧を所定値まで増加させるための第１起動回路と、
前記バンドギャップ回路、ローパスフィルター、及び前記第１起動回路に電気的に接続され、前記バンドギャップモジュールが第２位相で動作する際に、前記バンドギャップ分岐に向けて追加電流を伝導し、前記バンドギャップ電圧を前記所定値に保持させるために用いられ、前記第２位相は前記第１位相の後に追随する第２起動回路と、を備え、
ここでは、前記ローパスフィルターは前記バンドギャップ回路及び前記第２起動回路に電気的に接続され、前記バンドギャップ電圧のノイズを濾過すると共に基準電圧を対応するように生成するために用いられていることを特徴とするリニアレギュレーター。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、バンドギャップモジュールとリニアレギュレータ（A bandgap module and a linear regulator）に関し、より詳しくは、消費静止電流が低く、ノイズが低く、起動時間が短いバンドギャップモジュールとリニアレギュレータに関するものである。

【背景技術】

【0002】

携帯型電子装置は広く応用されており、且つ携帯型電子装置にはバッテリーが必要である。バッテリーは負荷回路を動作させるための電源電圧Vddを供給する。但し、電源電圧Vddは定電圧（constant）ではなく、且つ負荷回路に安定的な調整電圧Vregを供給するためにリニアレギュレーターが採用されている。

【0003】

図１Ａは従来の電源電圧Vddと調整電圧Vregの波形図の一例を示する。図１Ａの例では、横軸には時間を表示している。同図に示すように、波形WF1はバッテリーが出力する電源電圧Vddを示し、波形WF2はリニアレギュレーターが出力する調整電圧Vregを示す。

【発明の概要】

【発明が解決しようとする課題】

【0004】

リニアレギュレーターはバッテリーの出力端に接続され、リニアレギュレーターは調整電圧Vregを生成するように電源電圧Vddを調整する。モノのインターネット（以下、略称IoT）の装置等の携帯型電子装置には、バッテリーが常に装備されている。時間の流れに従って、波形WF1（電源電圧Vdd）が絶えず減少し、但し、波形WF2（調整電圧Vreg）は一定の値に保持される。よって、電圧源を安定させると共に一致させるためのリニアレギュレーターは、携帯型電子装置において極めて重要な存在になっている。

【0005】

図１Ｂは従来のリニア電圧レギュレータを使用する電子装置を表すブロック図である。電子装置１０は、負荷回路１５と、バッテリー１１と、リニアレギュレーター１３と、を備えている。リニアレギュレーター１３はバッテリー１１及び負荷回路１５に電気的に接続されている。バッテリー１１から電源電圧Vddを受電した後、リニアレギュレーター１３は電源電圧Vddを調整すると共に調整電圧Vregを負荷回路１５に送電する。

【0006】

リニアレギュレーター１３は低ドロップアウト（以下、LDOと称する）リニアレギュレーターであり、バンドギャップ回路１３１と、エラーアンプ１３３と、PMOSトランジスタMenと、分岐抵抗器Ra、Rbと、を備えている。PMOSトランジスタMenのソース端及びゲート端はバッテリー１１及びエラーアンプ１３３の出力端にそれぞれ電気的に接続されている。エラーアンプ１３３の非反転入力端（+）及び反転入力端（-）はバンドギャップ回路１３１及び分岐抵抗器Ra、Rbにそれぞれ電気的に接続されている。分岐抵抗器Ra、RbはPMOSトランジスタMenのドレイン端と接地端Gndとの間に直列接続されている。説明を簡単にするため、本明細書において、接地電圧及び接地端は共にGndと表示する。エラーアンプ１３３はバンドギャップ回路１３１から基準電圧Vrefを受電する。
基準電圧Vref及び分岐抵抗器Ra、Rbに基づいて、調整電圧Vregは

【0007】

【数1】

【0008】

と表示してもよい。このようにすることで、基準電圧Vrefの精度、安定性、及び起動速度が調整電圧Vregの挙動に影響する。

【0009】

そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理の設計で上記の課題を効果的に改善する本発明の提案に至った。

【0010】

本発明は上述の事情に鑑みてなされたものであり、上述のような問題点を解決することを課題の一例とする。すなわち、本発明は、低静止電流、低ノイズ、短い起動時間を備えるバンドギャップモジュールとリニアレギュレータを提供することにある。

【課題を解決するための手段】

【0011】

上記課題を解決するために、本発明のある態様のバンドギャップモジュールは、バンドギャップ回路と、起動モジュールと、ローパスフィルターと、を含んで構成されている。前記バンドギャップ回路は、オペアンプと、カレントミラーと、第１ロード分岐と、第２ロード分岐と、バンドギャップ分岐と、を備えている。前記オペアンプは、第１入力端と、第２入力端と、電流制御端と、を具備している。前記カレントミラーは、前記第１入力端、前記第２入力端、及び前記電流制御端に電気的に接続されている。前記カレントミラーは、第１負荷電流、第２負荷電流、及びミラー電流を生成する。前記電流制御端の信号に基づいて、前記第１負荷電流、前記第２載電流、及び前記ミラー電流を生成する。前記第１負荷電流、前記第２負荷電流、及び前記ミラー電流は等価である。前記第１ロード分岐は前記第１入力端に電気的に接続され、前記第２ロード分岐は前記第２入力端に電気的に接続されている。前記第１ロード分岐は前記第１負荷電流を受電し、前記第２ロード分岐は前記第２負荷電流を受電する。前記バンドギャップ分岐は前記カレントミラーに電気的に接続されている。前記バンドギャップ分岐は前記ミラー電流を受電すると共にバンドギャップ電流を伝導する。前記バンドギャップ電圧は前記バンドギャップ電流に基づいて生成されている。前記起動モジュールは第１起動回路及び第２起動回路を備えている。前記第１起動回路は前記バンドギャップ回路に電気的に接続されている。前記第１起動回路は前記ミラー電流の生成を加速させ、前記バンドギャップモジュールが第１位相で動作する際に、前記バンドギャップ電圧を所定値まで増加させる。前記第２起動回路は、前記バンドギャップ回路、前記ローパスフィルター、及び前記第１起動回路に電気的に接続されている。前記バンドギャップモジュールが第２位相で動作する際に、前記第２起動回路が前記バンドギャップ分岐に向けて追加電流を伝導し、且つバンドギャップ電圧を予め定義された値に保持する。前記第２位相は前記第１位相の後に追随する。前記ローパスフィルターは前記バンドギャップ回路及び前記第２起動回路に電気的に接続されている。前記ローパスフィルターは前記バンドギャップ電圧のノイズを濾過すると共に、基準電圧を対応するように生成する。

【0012】

上記目的を達成するために、本発明の別の態様は、リニアレギュレータである。このリニアレギュレータは、電源電圧を受電し、且つバンドギャップモジュール及びエラーアンプを備えている。前記エラーアンプは前記バンドギャップモジュールに電気的に接続されている。前記エラーアンプは基準電圧を比較電圧と比較することでエラー信号を生成する。前記電源電圧及び前記エラー信号に基づいて調整電圧を生成する。

【0013】

後述する明細書及び図面の記載から、少なくとも以下の事項が明らかとなる。

【図面の簡単な説明】

【0014】

【図1A】従来の電源電圧Vddと調整電圧Vregの波形図の一例を示する。

【図1B】従来のリニア電圧レギュレータを使用する電子装置を表すブロック図である。

【図2】本発明の一実施例に係るバンドギャップモジュールの一例を概略的に示す。

【図3】本発明の他の実施例に係るバンドギャップモジュールの一例を概略的に示す。

【図4A】本発明の一実施例に係るバンドギャップモジュールが粗い位相（PH1）での動作の一実施例を示す。

【図4B】本発明の一実施例に係るバンドギャップモジュールが細かい位相（PH2）での動作の一実施例を示す。

【図5】本発明の一実施例に係るバンドギャップモジュールの設計に基づく、常時オンのバッテリー給電電子装置に適用される状態変化を示す概略図である。

【発明を実施するための形態】

【0015】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0016】

IoT装置のような携帯型バッテリーの給電装置に応用するために、リニアレギュレーターは、低消費電力、低ノイズ、及び起動時間の短さという特徴が必要である。このような装置では、電力消費を減らすことでバッテリーの寿命を延長し、敏感なアナログ回路が正常に動作するようにするために、リニアレギュレーターは低ノイズである必要があった。通常、IoT装置は、各種イベントに対して非常に高速に応答すると共に報告した後、サーバーに伝送する必要があるため、起動時間の短さも基本的要件に入っている。

【0017】

本明細書において、バンドギャップモジュール及びLDOリニアレギュレーターを表示する実施例では、低静止電流、低ノイズ、及び高速な起動時間という特徴を有している。バンドギャップモジュールは電源電圧Vddを受電すると共に、定電圧の基準電圧Vrefを対応するように生成する。基準電圧Vrefは負荷回路に用いるために調整電圧Vregを生成する。

【0018】

図２は本発明の一実施例に係るバンドギャップモジュールの一例を概略的に示す。バンドギャップモジュール２１はバンドギャップ回路２１１及びローパスフィルター２１３を備え、両者は共にバンドギャップ端Nbgに電気的に接続されている。

【0019】

バンドギャップ回路２１１はバンドギャップ端Nbg箇所で定電圧のバンドギャップ電圧Vbgを供給し、ローパスフィルター２１３はバンドギャップ電圧Vbg箇所のノイズを濾過すると共に基準端Nref箇所で基準電圧Vrefを出力する。

【0020】

幾つかの応用において、バンドギャップ回路２１１は１つの省電力トランジスタMpdを備え、電力を節約し、バッテリーの寿命を延ばす点に留意すべきである。省電力トランジスタMpdは電源電圧端（Nvdd）及び電流制御端Ncに電気的に接続されている。省電力トランジスタ Mpd は１つの省電力信号Spdにより制御されている。電子装置が省電力モードまたはスリープモードにある場合、省電力トランジスタMpdが導通され、電源電圧Vddが電流制御端Ncに伝導され、負荷トランジスタMp1、Mp2及びミラートランジスタMmirが無効化される。また、電子装置が正常動作モードで動作する場合、省電力トランジスタMpdがオフとなり、バンドギャップ回路２１１が正常に動作する。本明細書において、仮に省電力信号Spdは論理高電位（Spd=H）に設定する。

【0021】

バンドギャップ回路２１１は、カレントミラー２１１ｅと、オペアンプOPと、ロード分岐２１１ａ、２１１ｃと、バンドギャップ分岐２１１ｇと、を備えている。カレントミラー２１１ｅ及びバンドギャップ分岐２１１ｇはバンドギャップ端Nbgに電気的に接続されている。カレントミラー２１１ｅ及びロード分岐２１１ａはノード端Na（すなわち、オペアンプOPの反転入力端（-））に電気的に接続され、カレントミラー２１１ｅ及びロード分岐２１１ｃはノード端Nb（すなわち、オペアンプOPの非反転入力端（+））に電気的に接続されている。

【0022】

カレントミラー２１１ｅは負荷トランジスタMp1、Mp2及びミラートランジスタMmirを備えている。カレントミラー２１１ｅにおいて、負荷トランジスタMp1、Mp2及びカレントミラートランジスタMmirはPMOSトランジスタである。負荷トランジスタMp1、Mp2を流れる電流は負荷電流Ia、Ibとそれぞれ定義し、ミラートランジスタMmirを流れる電流はミラー電流Imirと定義する。仮に負荷トランジスタMp1、Mp2及びミラートランジスタMmirが同じアスペクト比を有しているため、負荷電流Ia、Ib及びミラー電流Imirの電流値は等価である（Ia=Ib=Imir）。

【0023】

ロード分岐２１１ａはトランジスタQa及び分岐抵抗器Raを備え、ロード分岐２１１ｃはトランジスタQb及び分岐抵抗器Rb1、Rb2を備えている。ロード分岐２１１ａにおいて、分岐電流Ia1はトランジスタQaを流れ、分岐電流Ia2は分岐抵抗器Raを流れ、分岐電流Ia1、Ia2の総和は負荷電流Iaに相当する。ロード分岐２１１ｃにおいて、分岐電流Ib1はトランジスタQa及び分岐抵抗器Rb1を流れ、分岐電流Ib2は分岐抵抗器Rb2を流れ、分岐電流Ib1、Ib2の総和は負荷電流Ibに相当する。

【0024】

分岐抵抗器Ra、Rb2の抵抗値は等価である。仮にトランジスタQa、QbはPNP型バイポーラトランジスタ（BJT）である。実際の応用においては、トランジスタQa、Qbはダイオードによって代替してもよい。

【0025】

バンドギャップ分岐２１１ｇは１つのバンドギャップ抵抗R3を備えている。バンドギャップ抵抗R3はバンドギャップ端Nbg及び接地端Gndに電気的に接続され、バンドギャップ電流Ibgは接地端Gndに向けてバンドギャップ抵抗R3を流れる。図２の例では、バンドギャップ電流Ibgはミラー電流Imirに相当する。

【0026】

負荷トランジスタMp1、Mp2及びミラートランジスタMmirのゲート端は共に電流制御端Nc（すなわち、オペアンプOPの出力端）に電気的に接続され、負荷トランジスタMp1、Mp2及びミラートランジスタMmirのソース端は電源電圧端Nvddに電気的に接続されている。負荷トランジスタMp1、MP2及びミラートランジスタMmirのドレイン端はノード端Na、ノード端Nb、及びバンドギャップ端Nbgにそれぞれ電気的に接続されている。

【0027】

ロード分岐２１１ａにおいて、トランジスタQaのベース端（B）及びコレクタ端（C）は接地端Gndに電気的に接続されている。トランジスタQaのエミッタ端（E）はノード端Naに電気的に接続されている。分岐抵抗器Raはノード端Na及び接地端Gndに電気的に接続されている。ロード分岐２１１ｃにおいて、トランジスタQbのベース端（B）及びコレクタ端（C）は接地端Gndに電気的に接続されている。分岐抵抗器Rb1はトランジスタQbのノード端Nb及びエミッタ端（E）に電気的に接続されている。分岐抵抗器Rb2はノード端Nb及び接地端Gndに電気的に接続されている。

【0028】

ロード分岐２１１ａを参照する。前記端電圧VaはトランジスタQaのエミッタ-ベース電圧差V_{eb_a}と等価であり、端電圧Vaは絶対温度（以下、略称CTAT）と相互に補完する。トランジスタQaの電流方程式に基づいて、分岐電流Ia1は下記数式（１）を用いて表示する。

【0029】

【数2】

【0030】

変数IsaはトランジスタQaの飽和電流を示し、変数V_Tは熱電圧を示す。数式（１）により、トランジスタQaのエミッタ-ベース電圧差V_{eb_a}を数式（２）に基づいて獲得する。

【0031】

【数3】

【0032】

一方、分岐電流Ia2は

【0033】

【数4】

【0034】

と表示する。

【0035】

ロード分岐２１１ｃを参照する。同様に、分岐電流Ib1は数式（３）を用いて表示し、トランジスタQbのエミッタ-ベース電圧差V_{eb_b}は数式（４）を用いて表示する。

【0036】

【数5】

【0037】

数式（３）と数式（４）では、変数IsbはトランジスタQbの飽和電流を示す。端電圧Va、Vbは等価であるため、分岐抵抗器Ra、Rb2も等価であり、分岐電流Ib2は

【0038】

【数6】

【0039】

と表示する。トランジスタQaのエミッタ-ベース電圧差V_{eb_a}はCTATであるため、分岐電流Ib2はCTAT電流である。

【0040】

本明細書において、仮にトランジスタQbのサイズがトランジスタQaのサイズのN倍に相当する。よって、トランジスタQbの飽和電流Isb及びトランジスタQaの飽和電流Isaは、Isb=N*Isaの関係にある。

【0041】

電圧差ΔVはエミッタ-ベース電圧差V_{eb_a}及びV_{eb_b}の差を示す（図２参照）。数式（２）、数式（４） 、及び飽和電流Isb=N*Isaの間の関係を結合し、電圧差ΔVは数式（５）で表示する。

【0042】

【数7】

【0043】

電圧差ΔVは分岐抵抗器Rb1及び分岐電流Ib1（ΔV=Ib1*Rb1）の乗積でもよく、分岐電流Ib1は数式（６）を用いて表示する。

【0044】

【数8】

【0045】

数式（６）において、電圧差ΔVと絶対温度（以下、略称PTAT）とは正比例し、分岐電流Ib1はPTAT電流である。

【0046】

負荷電流Ibが分岐電流Ib1、Ib2（Ib=Ib1+Ib2）の総和に相当するため、負荷電流IbはPTAT電流（すなわち、Ib1）及びCTAT電流（すなわち、Ib2）を含む。

【0047】

バンドギャップ電圧Vbgはバンドギャップ抵抗R3の組み合わせの電圧差でもよい。よって、バンドギャップ電圧Vbgはバンドギャップ電流Ibg及びバンドギャップ抵抗R3（すなわち、Vbg=Ibg*R3）の乗積と表示してもよい。

【0048】

バンドギャップ電流Ibg、負荷電流Ib、及びミラー電流Imirは等価であるため（Ibg=Ib=Imir）、バンドギャップ電流Ibgは分岐電流Ib1、Ib2（Ibg=Ib1+Ib2）の総和と表示してもよい。このようにすることで、２つの分岐電流Ib1及びIb2の総和をバンドギャップ抵抗R3で乗算することでバンドギャップ電圧Vbgが生成される。バンドギャップ電圧Vbgは数式（７）を用いて表示する。

【0049】

【数9】

【0050】

このように、分岐抵抗器Rb1、Rb2及びバンドギャップ抵抗R3に適合する抵抗値を選択することで、バンドギャップ電圧Vbgの所定値を獲得し、前記値は温度変化とは無関係であり、CTAT及びPTAT電圧の総量の和に相当する。バンドギャップ電圧Vbgを所定値に精確に保持することで、基準電圧Vrefの精度を保証できる。バンドギャップ電圧Vbgを所定値に精確に保持することで、基準電圧Vrefの精度を保証できる。

【0051】

バンドギャップモジュール２１は主にノイズに貢献する。低ノイズに保持するため、ローパスフィルター２１３を採用してノイズを減らし、パワーペナルティを防止している。ローパスフィルター２１３は負荷抵抗Rld及び負荷キャパシタCldを備え、両者は共に基準端Nrefに電気的に接続されている。

【0052】

負荷抵抗Rldはバンドギャップ端Nbgに電気的に接続され、負荷キャパシタCldは接地端Gndに電気的に接続されている。負荷抵抗Rldはバンドギャップ電圧Vbgを基準端Nrefに伝導し、負荷キャパシタCldは基準電圧Vrefを安定させると共にバンドギャップ電圧Vbg中のノイズを濾過する。

【0053】

図２の例では、ローパスフィルター２１３を使用すると起動時間に重大な影響が及び、且つIoT装置の応答時間も増加する。他の実施例では、ローパスフィルター２１３のノイズフィルター機能を活用しつつローパスフィルター２１３の副作用を減少させている。

【0054】

図３は本発明の他の実施例に係るバンドギャップモジュールの一例を概略的に示す。バンドギャップモジュール３１は、バンドギャップ回路３１１と、ローパスフィルター３１３と、粗始動回路３１５と、ファインスタートアップ回路３１７と、を備えている。バンドギャップモジュール３１の起動過程は、2相、粗い位相（PH1）、及び細かい位相（PH2）を含む。粗始動回路３１５は粗い位相（PH1）で動作し、ファインスタートアップ回路３１７は細かい位相（PH2）で動作する。

【0055】

図３に示すバンドギャップ回路３１１及びローパスフィルター３１３は図２に示すものに類似するが、但し、図３に示すバンドギャップ分岐は図２に示すものとは異なる。図２に示すバンドギャップ分岐は１つのバンドギャップ抵抗R3のみを備えているが、図３に示すバンドギャップ分岐は２つのバンドギャップ抵抗R3a、R3bを備えている。このようにすることで、バンドギャップ回路３１１及びローパスフィルター３１３の操作の仔細を省略している。バンドギャップ分岐の抵抗値はRbgと表示する。簡潔に言えば、図３に示すバンドギャップ分岐は異なる位相でその抵抗値Rbgが動的に変化する。

【0056】

粗始動回路３１５は粗トリガー回路３１５１及びプルダウントランジスタMdnを備えている。本明細書において、仮にプルダウントランジスタMdnはNMOSトランジスタであり、粗トリガー回路３１５１は粗いトリガー信号Sc_trigを生成してプルダウントランジスタMdnを有効化/無効化する。然しながら、実際の応用では、プルダウントランジスタMdnはPMOSでもよく、且つ粗トリガー回路３１５１の設計は異なる変化を有してもよい。

【0057】

粗トリガー回路３１５１はノード端Nb及びプルダウントランジスタMdnのゲート端に電気的に接続されている。プルダウントランジスタMdnのドレイン端及びソース端は電流制御端Nc及び接地端Gndにそれぞれ電気的に接続されている。

【0058】

粗いトリガー信号Sc_trigは端電圧Vbに応答するように生成される。粗いトリガー信号Sc_trigがプルダウントランジスタMdnをオンにするように制御することで、ミラートランジスタMmirのゲート端が電圧Gndに迅速に降下する。このようにすることで、ミラートランジスタMmirの導通速度が更に速くなり、ミラー電流Imirが瞬間的に増加する。

【0059】

端電圧Vbが所定の閾値電圧Vth1より低くなる毎に、粗トリガー回路３１５１が粗いトリガー信号Sc_trigを生成してプルダウントランジスタMdnを導通させる。このようにすれば、電流制御電圧Vcが接地端Gndに伝導され、負荷トランジスタMp1、Mp2が完全に導通される。この際、多くの負荷電流Iaが負荷トランジスタMp1を流れ始め、且つ更に多くの負荷電流Ibが負荷トランジスタMp2に流れ始める。

【0060】

電子装置が電断状態から通電状態に切り替えられるか、或いは省電力モードから正常動作モードに切り替えられると、電源電圧端Nvddの信号が接地電圧Gndから電源電圧Vddに変換されるまでに時間がかかる。電源電圧端Nvddの上昇期間に、端電圧Vbが0Vから所定値まで持続的に増加する。但し、電源がオンになった直後には負荷電流Ia、Ibが無いか、両者を有するか、負荷電流Ibが不足して端電圧Vbを高めることができないため、バンドギャップ電圧Vbgの増量が非常に緩慢になる。このため、粗トリガー回路３１５１が端電圧Va及び端電圧Vbに電流を注入することで、バンドギャップ電圧Vbgの高速起動を支援する。

【0061】

本発明の実施例によると、粗トリガー回路３１５１は終端電圧のうちの１つのVa、Vbを直接検出し、且つ応答としてSc_trigの粗いトリガー信号を生成する。理解を容易にするため、端電圧Vbを検出する例について説明する。端電圧Vbが閾値電圧Vth1より低い場合（Vb<Vth1）、粗トリガー回路３１５１はバンドギャップ電圧Vbgがまだ十分高くないと判断し、粗いトリガー信号Sc_trigを引き上げてプルダウントランジスタMdnを導通させる。一旦、プルダウントランジスタMdnが導通すると、電流制御電圧Vcが引き下げられ、負荷トランジスタMp1、Mp2が伝導する電流が大きくなる。こうすることで、ノード端Na、Nbに注入される電流が増加し、端電圧Va、Vbも対応して増加する。

【0062】

端電圧Vbが徐々に増加するに連れて、粗トリガー回路３１５１は関係（Vb≧Vth1）が満たされていることを確認する。このような状況では、粗トリガー回路３１５１がプルダウントランジスタMdnをオフにするように粗いトリガー信号Sc_trigを生成し、基準電圧Vrefと閾値電圧Vth2とを比較するようにファイントリガー回路３１７１に通知する。その後、プルダウントランジスタMdnが電流制御電圧Vcへの影響を停止し、ファイントリガー回路３１７１が動作を開始する。

【0063】

ファインスタートアップ回路３１７は、ファイントリガー回路３１７１及びスイッチsw1、sw2、sw3、sw4を備えている。スイッチsw3 は２路スイッチである。スイッチsw3の共通端は追加トランジスタMxのゲート端に電気的に接続され、スイッチsw3のスイッチ端は電源電圧端Nvdd及び電流制御端Ncにそれぞれ電気的に接続されている。

【0064】

ファイントリガー回路３１７１は粗トリガー回路３１５１からの粗いトリガー信号Sc_trigを受信し、且つローパスフィルター３１３からの基準電圧Vrefを受電する。粗いトリガー信号Sc_trig及び基準電圧Vrefに基づいて、ファイントリガー回路３１７１がSf_trigファイントリガー信号を生成する。

【0065】

スイッチsw1、sw2、sw3、sw4 はファイントリガー信号Sf_trigにより制御される。比較するために、表１にはスイッチsw1、sw2、sw3、sw4の導通状態とファイントリガー信号Sf_trigとの関係を総括している。その後、ファイントリガー信号Sf_trigの論理電位をどのように確定するか、及びそのスイッチsw1、sw2、sw3、sw4 の後続の操作について詳細に説明する。

【0066】

【表1】

【0067】

ファイントリガー信号Sf_trigが論理高電位（Sf_trig=H）に設定されると、スイッチsw1、sw2、sw4が導通され、スイッチsw3が追加トランジスタMxのゲート端を電流制御端Ncに接続する。ファイントリガー信号Sf_trigが論理低電位（Sf_trig=L）に設定されると、スイッチsw1、sw2、sw4がオフとなり、スイッチsw3が追加トランジスタMxのゲート端を電源電圧端Nvddに接続する。

【0068】

スイッチsw4は追加トランジスタMxのドレイン端及びバンドギャップ端Nbgに電気的に接続されている。こうすることで、スイッチsw4がバンドギャップ電圧Vbgを追加トランジスタMxのドレイン端に選択的に伝導する。

【0069】

バンドギャップ抵抗R3b及びスイッチsw2は並列接続されている。こうすることで、スイッチsw2が導通された際に、バンドギャップ電流Ibgがバンドギャップ抵抗R3及びスイッチsw2のみを流れ、バンドギャップ抵抗R3bを流れなくなる。

【0070】

一旦、前記端電圧Vbが閾値電圧Vth1以上である（Vb≧Vth1）ことを表示する粗いトリガー信号Sc_trigをファイントリガー回路３１７１が受信し、且つ基準電圧Vrefが閾値電圧Vth2より低い（Vref<Vth2）ことをファイントリガー回路３１７１が確認すると、ファイントリガー回路３１７１がファイントリガー信号Sf_trigを論理高電位（Sf_trig=H）に設定する。そうでなければ、ファイントリガー信号Sf_trigが論理低電位（Sf_trig=L）に設定される。

【0071】

閾値電圧Vth1、Vth2の選択は設計者が自由に設定でき、互いに独立している。閾値電圧Vth1は端電圧Vbとして設定され、閾値電圧Vth2は基準電圧Vrefとして設定される。閾値電圧Vth2はフィルターのサイズ（RC値）により決定される。

【0072】

ファイントリガー回路３１７１は、例えば、NORゲート（NOR）論理回路でもよい。ファイントリガー回路３１７１の設計及び実現は制限を受けない。

【0073】

ローパスフィルター３１３は負荷抵抗Rld及び負荷キャパシタCldを備え、且つ両者は共に基準端Nrefに電気的に接続されている。負荷抵抗Rld及びスイッチsw1は並列接続されている。こうすることで、スイッチsw1が導通されると、スイッチsw1を介してバンドギャップ電圧Vbgにより負荷キャパシタが充電され、負荷抵抗Rldにより充電されるわけではない。

【0074】

図４Ａ及び図４Ｂは粗い位相（PH1）及び細かい位相（PH2）のバンドギャップモジュール等価回路をそれぞれ示す。持続時間内に動作状態にない図３の回路は、図４Ａ及び図４Ｂでは排除されている。

【0075】

表２では、粗い位相（PH1）及び細かい位相（PH2）におけるバンドギャップ電流Ibg、バンドギャップ電圧Vbg、及びバンドギャップ分岐の抵抗値の変化を比較している。

【0076】

【表2】

【0077】

図３、図４Ａと表２を併せて参照する。バンドギャップモジュール３１が粗い位相（PH1）で動作する場合、追加トランジスタMxがオフとなり、バンドギャップ電流Ibgがミラー電流Imirに相当し（Ibg=Imir）、且つ、バンドギャップ電圧Vbgが接地電圧Gndから所定値まで連続的に増加する。スイッチsw2がオフとなると、バンドギャップ分岐Rbgの抵抗値がバンドギャップ抵抗R3a、R3b（Rbg=R3a+R3b）の総和に相当する。また、バンドギャップ電流Ibgがバンドギャップ抵抗R3a、R3bを流れる。

【0078】

図３、図４Ｂと表２を併せて参照する。バンドギャップモジュール３１が細かい位相（PH2）で動作する場合、追加トランジスタMxが導通され、バンドギャップ電流Ibgがミラー電流Imir及び追加電流Ix（Ibg=Imr+Ix）の和に相当する。スイッチsw2が導通されると、バンドギャップ分岐Rbgの抵抗値がバンドギャップ抵抗R3aに相当する（Rbg=R3a）。また、バンドギャップ電流Ibgはバンドギャップ抵抗R3a及びスイッチsw2流れ、バンドギャップ抵抗R3bを流れない。追加電流Ix及びバンドギャップ抵抗R3aの値が選択的に設定され、バンドギャップ電流Ibg及びバンドギャップ抵抗R3aの乗積がバンドギャップ電圧Vbgに等しくなる点に留意すべきである。すなわち、Vbg=（Imr+Ix）*R3aである。こうすることで、細かい位相（PH2）で高い電流値を有するバンドギャップ電流Ibgを注入し、起動過程においてバンドギャップ電圧Vbgを精確に保持する。

【0079】

すなわち、図４Ｂに示す如く、追加トランジスタMxが導通されると、追加トランジスタMx及びミラートランジスタMmirが共同でカレントミラーを形成する。よって、追加電流Ix及びミラー電流Imirの電流値は追加トランジスタMx及びミラートランジスタMmirの設計（アスペクト比）により決定される。

【0080】

仮に追加電流Ixは細かい位相（PH2）のミラー電流Imirに相当し、細かい位相（PH2）のバンドギャップ電流Ibgは粗い位相（PH1）のバンドギャップ電流Ibgの2倍に相当する。バンドギャップ電流Ibgの等価性（粗い位相（PH1）のIbg=Imir、且つ細かい位相（PH2）のIbg=Imir+Ix=2*Imir）、及び粗い位相（PH1）並びに細かい位相（PH2）の終了時に定電圧に保持されるというバンドギャップ電圧Vbgの特徴に基づいて、バンドギャップ抵抗R3a、R3bの抵抗値が等価であるという結論を更に導き出す。すなわち、Vbg=Ibg*Rbg=Imir*（R3a+R3b）=（Imir+Ix）*R3a=2*Imiであるため、R3a=R3bである。

【0081】

電子装置は、例えば、電子装置が電断状態から通電状態に切り替えられる状況や、電子装置が省電力状態（例えば、電断モードまたはスリープモード）から活動状態（例えば、正常動作モード）に切り替えられる等の異なる状況でも継続的に起動する。

【0082】

図５は本発明の一実施例に係るバンドギャップモジュールの設計に基づく、常時オンのバッテリー給電電子装置に適用される状態変化を示す概略図である。

【0083】

常時オンになっているバッテリー給電電子装置は大半の時間において省電力状態（スリープ持続時間 t_sleep）にあり、但し、時々短時間覚醒する必要がある（活動持続時間 t_act）。電子装置が活動状態に切り替わると、電子装置が正常動作モードに実際に進む前に起動プロセスが必要になる。

【0084】

通電時間点 t_onの前に、電子装置が省電力状態（または電断状態）になる。通電時間点 t_onの後に、電子装置はその起動プロセスを開始する。起動過程の持続時間は起動持続時間 t_startと定義されている。起動プロセスが終了すると、電子装置が安定的時間点 t_stableにおいて正常動作モードに進む。

【0085】

本発明の実施例に係るバンドギャップモジュール３１は、起動過程を粗い位相（PH1）及び細かい位相（PH2）に分けることで起動持続時間 t_startを短縮している。粗い位相（PH1）において、バンドギャップ電圧Vbgが所定値まで迅速に増加し、但し、基準電圧Vrefの増加速度はローパスフィルター３１３により引っ張られる。細かい位相（PH2）において、バンドギャップ電圧Vbgは所定値に保持され、且つスイッチsw1が導通されることで基準電圧Vrefが高速に増加する。

【0086】

本発明の図２に示す実施例は、低静止電流及び低ノイズの要求を満たしている。 また、本発明の図３に示す実施例は、粗始動回路及びファインスタートアップ回路を更に含み、起動持続時間t_startを短縮している。このようにすることで、本発明の各実施例に係るバンドギャップモジュールとリニアレギュレータが、性能指標の要求を満たし、低静止電流、低ノイズ、及び高速起動という特徴を備えている。

【0087】

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。

【符号の説明】

【0088】

１０ 電子設備、
１１ バッテリー、
１３ リニアレギュレーター、
１３１ バンドギャップ回路、
１３３ エラーアンプ、
１５ 負荷回路、
２１ バンドギャップモジュール、
２１１ バンドギャップ回路、
２１１ｅ カレントミラー、
２１１ａ ロード分岐、
２１１ｃ ロード分岐、
２１１ｇ バンドギャップ分岐、
２１３ ローパスフィルター、
３１ バンドギャップモジュール、
３１１ バンドギャップ回路、
３１３ ローパスフィルター、
３１５ 粗始動回路、
３１５１ 粗トリガー回路、
３１７ ファインスタートアップ回路、
３１７１ ファイントリガー回路、
Cld 負荷キャパシタ、
Gnd 接地端(接地電圧)、
Ia 負荷電流、
Ib 負荷電流、
Ia1 分岐電流、
Ia2 分岐電流、
Ib1 分岐電流、
Ib2 分岐電流、
Ibg バンドギャップ電流、
Imir ミラー電流、
Ix 追加電流、
Mdn プルダウントランジスタ、
Men トランジスタMmir ミラートランジスタ、
Mp1 負荷トランジスタ、
Mp2 負荷トランジスタ、
Mpd 省電力トランジスタ、
Mx 追加トランジスタ、
Na ノード端、
Nb ノード端、
Nbg バンドギャップ端、
Nref 基準端、
Nvdd 電源電圧端、
Nc 電流制御端、
OP オペアンプ、
PH1 粗い位相、
PH2 細かい位相、
Qa トランジスタ、
Qb トランジスタ、
R3a バンドギャップ抵抗、
R3b バンドギャップ抵抗、
Ra 分岐抵抗器、
Rb 分岐抵抗器、
Rb1 分岐抵抗器、
Rb2 分岐抵抗器、
Rld 負荷抵抗、
Spd 省電力信号、
Sc_trig 粗いトリガー信号、
Sf_trig ファイントリガー信号、
sw1 スイッチ、
sw2 スイッチ、
sw3 スイッチ、
sw4 スイッチ、
t_on 通電時間点、
t_start 起動持続時間、
t_stable 安定的時間点、
t_act 活動持続時間、
t_sleep スリープ持続時間、
Va 端電圧、
Vb 端電圧、
Vc 電流制御電圧、
Vbg バンドギャップ電圧、
Vref 基準電圧、
Vdd 電源電圧、
WF1 波形、
WF2 波形、
ΔV 電圧差。

【図1A】

【図1B】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【外国語明細書】