特開 2024-55468 電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024055468

(43)【公開日】2024-04-18

(54)【発明の名称】電源装置

(51)【国際特許分類】

   H02M 7/48 20070101AFI20240411BHJP

【ＦＩ】

H02M7/48 M

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022162418

(22)【出願日】2022-10-07

(71)【出願人】

【識別番号】000004606

【氏名又は名称】ニチコン株式会社

(74)【代理人】

【識別番号】110001841

【氏名又は名称】弁理士法人ＡＴＥＮ

(72)【発明者】

【氏名】植村 仁

【テーマコード（参考）】

5H770

【Ｆターム（参考）】

5H770BA20

5H770CA01

5H770DA01

5H770DA10

5H770DA41

5H770EA01

5H770JA06W

5H770JA06Z

5H770JA07W

5H770JA07Z

5H770JA11W

5H770JA11Z

5H770JA14W

5H770JA14Z

5H770KA05W

5H770LA01W

5H770LA01Z

5H770LA02Z

(57)【要約】

【課題】発熱や効率低下を抑えつつ突入電流を抑制する。
【解決手段】ＤＣ－ＤＣコンバータ３と、ＤＣ－ＤＣコンバータ３からの入力直流電圧をスイッチングするスイッチ回路４と、ＤＣ－ＤＣコンバータ３とスイッチ回路４との間に接続された突入電流抑制回路６と、を備える。突入電流抑制回路６は、高電位ライン６１に介装されており、アノード側がＤＣ－ＤＣコンバータ３に接続されたダイオードＤ５と、ダイオードＤ５のカソード側で高電位ライン６１に一端が接続された抵抗素子Ｒ１と、抵抗素子Ｒ１の他端に一端が接続され、低電位ライン６２に他端が接続されたコンデンサＣ１と、抵抗素子Ｒ１を短絡させるトランジスタＱと、を備える。トランジスタＱは、ダイオードＤ５のカソード側の電圧Ｖ２からアノード側の電圧Ｖ１を減算した電圧差が所定値（≧０Ｖ）を超えた場合に抵抗素子Ｒ１を短絡させる。
【選択図】図１

【特許請求の範囲】

【請求項1】

誘導性負荷に直流電圧を供給する電源装置であって、
直流源と、
複数のスイッチ素子を有し、当該複数のスイッチ素子により前記直流源からの入力直流電圧をスイッチングするスイッチ回路と、
前記スイッチ回路からの出力電圧を直流化して前記誘導性負荷に供給する直流化回路と、
前記直流源と前記スイッチ回路との間に接続された突入電流抑制回路と、
を備え、
前記突入電流抑制回路は、
前記直流源の高電位出力端子と前記スイッチ回路の高電位入力端子とを結ぶ高電位ラインに介装され、アノード側が前記直流源の前記高電位出力端子に接続された第１ダイオードと、
前記第１ダイオードのカソード側で前記高電位ラインに一端が接続された抵抗素子と、
前記抵抗素子の他端に一端が接続され、前記直流源の低電位出力端子と前記スイッチ回路の低電位入力端子とを結ぶ低電位ラインに他端が接続されたコンデンサと、
前記第１ダイオードのカソード側の電圧からアノード側の電圧を減算した電圧差が０Ｖ以上である所定値を超えた場合に前記抵抗素子を短絡させる短絡手段と、を有することを特徴とする電源装置。

【請求項2】

前記短絡手段は、前記抵抗素子と並列に接続されたトランジスタであって、
前記トランジスタは、第１主電極が前記第１ダイオードのカソード側に接続されており、第２主電極が前記抵抗素子と前記コンデンサとの間に接続されており、制御電極が前記第１ダイオードのアノード側に導通接続されていることを特徴とする請求項１に記載の電源装置。

【請求項3】

前記突入電流抑制回路は、
前記制御電極と前記直流源の前記高電位出力端子との間に、カソード側が前記直流源の前記高電位出力端子に導通接続された第２ダイオードをさらに有することを特徴とする請求項２に記載の電源装置。

【請求項4】

前記突入電流抑制回路は、
前記制御電極と前記第１ダイオードのアノード側との間に、カソード側が前記制御電極に導通接続された定電圧ダイオードをさらに有することを特徴とする請求項２に記載の電源装置。

【請求項5】

前記突入電流抑制回路は、
前記抵抗素子と並列に、アノード側が前記コンデンサの前記一端に接続された第３ダイオードをさらに有することを特徴とする請求項１に記載の電源装置。

【請求項6】

前記スイッチ回路は、前記誘導性負荷へ供給する直流電圧の極性を切り替え可能に構成されていることを特徴とする請求項１～５のいずれか１項に記載の電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、誘導性負荷に直流電圧を供給する電源装置に関する。

【背景技術】

【0002】

特許文献１には、加速器等から射出される荷電粒子のビームを偏向走査するための電磁石（誘導性負荷）に直流電圧を供給する電源装置が開示されている。かかる電源装置は、整流器（直流源）からの直流電圧が入力され、電磁石に供給する直流電圧を出力するフルブリッジ回路（スイッチ回路）を備えている。フルブリッジ回路を制御することにより、電磁石に出力する電流量の調整および電流の極性の切り替えを行うことができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１３７２４３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に開示されている電源装置のように、負荷が電磁石のような誘導性負荷である場合は、異常発生時に保護回路が作動することによりスイッチ回路の動作が停止したときに、負荷に蓄積されたエネルギーが誘導起電力として回生される。そして、スイッチ回路に回生電流が流れ込む。

【0005】

そこで、スイッチ回路に直流電圧を供給する直流源とスイッチ回路との間に、負荷の容量の応じた静電容量を有するコンデンサを設け、回生電流がコンデンサに流れ込むようにすることが考えられる。しかしながら、かかるコンデンサの静電容量を大きくすると、直流源起動時に、コンデンサへの充電電流が突入電流となるおそれがある。

【0006】

したがって、直流源起動時の突入電流を抑制するための抵抗素子を配置することが必要となる。かかる抵抗素子は、直流源とコンデンサとの間において直流源と直列に配置される。また、かかる抵抗素子と並列にスイッチ素子を配置することで、コンデンサへの充電か完了した後の通常運転時に抵抗素子での電力損失を避けることができる。すなわち、通常運転時にはスイッチ素子をＯＮとして抵抗素子を短絡することで、抵抗素子での電力損失を避けることができる。しかしながら、かかるスイッチ素子は、通常運転を行っている間はＯＮ状態に維持しておく必要がある。よって、発熱によりスイッチ素子が高温となる。また、スイッチ素子での消費電力の増大により効率が低下する。

【0007】

本発明の目的は、異常発生時に保護回路が作動することによりスイッチ回路の動作が停止したときに発生する誘導性負荷からの回生電流を吸収する機能を保有し、かつ通常運転時の発熱や効率低下を抑えつつ突入電流を抑制することができる電源装置を提供することである。

【課題を解決するための手段】

【0008】

本発明の電源装置は、誘導性負荷に直流電圧を供給する電源装置であって、直流源と、複数のスイッチ素子を有し、当該複数のスイッチ素子により前記直流源からの入力直流電圧をスイッチングするスイッチ回路と、前記スイッチ回路からの出力電圧を直流化して前記誘導性負荷に供給する直流化回路と、前記直流源と前記スイッチ回路との間に接続された突入電流抑制回路と、を備え、前記突入電流抑制回路は、前記直流源の高電位出力端子と前記スイッチ回路の高電位入力端子とを結ぶ高電位ラインに介装され、アノード側が前記直流源の前記高電位出力端子に接続された第１ダイオードと、前記第１ダイオードのカソード側で前記高電位ラインに一端が接続された抵抗素子と、前記抵抗素子の他端に一端が接続され、前記直流源の低電位出力端子と前記スイッチ回路の低電位入力端子とを結ぶ低電位ラインに他端が接続されたコンデンサと、前記第１ダイオードのカソード側の電圧からアノード側の電圧を減算した電圧差が０Ｖ以上である所定値を超えた場合に前記抵抗素子を短絡させる短絡手段と、を有している。

【0009】

直流源からの入力直流電圧をスイッチ回路および直流化回路を介して誘導性負荷に供給する給電時においては、第１ダイオードの順方向電流が流れるので、第１ダイオードのカソード側の電圧は順方向電圧分だけアノード側の電圧より低くなる。すなわち、第１ダイオードのカソード側の電圧からアノード側の電圧を減算した電圧差は０Ｖよりも小さく、所定値未満である。よって、給電時は、短絡手段は抵抗素子を短絡しない。したがって、直流源起動時には、コンデンサへの充電電流は抵抗素子によって制限されながら流れるので、突入電流を抑制することができる。抵抗素子はコンデンサと直列に接続されているので、コンデンサへの充電が完了した後の通常運転時は抵抗素子に電流が流れることがない。よって、抵抗素子での通常運転時の電力損失を避けることができる。

【0010】

また、異常発生時に保護回路が作動することによりスイッチ回路の動作が停止した時には、誘導性負荷に蓄積されたエネルギーが誘導起電力として回生され、スイッチ回路の出力側から入力側に向かって回生電流が流れる。かかる回生電流は、第１ダイオードに対して逆方向となるので第１ダイオードには流れず、抵抗素子を介してコンデンサに流れ込む。これにより、第１ダイオードのカソード側の電圧が上昇する。そして、第１ダイオードのカソード側の電圧からアノード側の電圧を減算した電圧差が所定値を超えたとき、短絡手段により抵抗素子が短絡される。抵抗素子が短絡されることで、抵抗素子によってコンデンサへの回生エネルギーの吸収効果が阻害されるのを避けることができる。このように、短絡手段は、異常発生によりスイッチ回路の動作が停止した時のみ抵抗素子を短絡する。よって、通常運転時に抵抗素子を短絡状態に維持する場合に比べて、発熱や効率低下を抑えつつ突入電流を抑制することができる。

【0011】

また、上述の電源装置においては、前記短絡手段は、前記抵抗素子と並列に接続されたトランジスタであって、前記トランジスタは、第１主電極が前記第１ダイオードのカソード側に接続されており、第２主電極が前記抵抗素子と前記コンデンサとの間に接続されており、制御電極が前記第１ダイオードのアノード側に導通接続されている。

【0012】

この構成によると、簡素な構成により、異常発生によりスイッチ回路の動作が停止した時のみ抵抗素子を短絡する短絡手段を実現することができる。

【0013】

さらに、上述の電源装置においては、前記突入電流抑制回路は、前記制御電極と前記直流源の前記高電位出力端子との間に、カソード側が前記直流源の前記高電位出力端子に導通接続された第２ダイオードをさらに有している。

【0014】

この構成によると、直流源の高電位出力端からトランジスタの制御電極に電流が流れるのを防ぐことができる。

【0015】

加えて、上述の電源装置では、前記突入電流抑制回路は、前記制御電極と前記第１ダイオードのアノード側との間に、カソード側が前記制御電極に導通接続された定電圧ダイオードをさらに有している。

【0016】

この構成によると、第１ダイオードのカソード側の電圧からアノード側の電圧を減算した電圧差が定電圧ダイオードのツェナー電圧を超えるまでは短絡手段により抵抗素子が短絡されないようにすることができるので、短絡手段の誤作動を抑制することができる。

【0017】

さらに、上述の電源装置では、前記突入電流抑制回路は、前記抵抗素子と並列に、アノード側が前記コンデンサの前記一端に接続された第３ダイオードをさらに有している。

【0018】

この構成によると、回生電流が流れ終えた後、異常発生がなくなり、前記スイッチ回路が動作再開して誘導性負荷へ給電出力する通常運転時、第３ダイオードを介してコンデンサに溜まった電力をスムーズに放電することができる。

【0019】

また、上述の電源装置においては、前記スイッチ回路は、出力する直流電圧の極性を切り替え可能に構成されている。

【0020】

この構成によると、例えばステアリング電磁石のように、供給する直流電圧の極性を切り替え可能であることが必要である誘導性負荷に直流電圧を供給する場合に好適である。

【発明の効果】

【0021】

本発明によれば、異常発生時に保護回路が作動することによりスイッチ回路の動作が停止したときに発生する誘導性負荷からの回生電流を吸収する機能を保有し、かつ通常運転時の発熱や効率低下を抑えつつ突入電流を抑制することができる。

【図面の簡単な説明】

【0022】

【図1】本発明の一実施形態にかかる電源装置の構成を示す回路図である。

【図2】図１のスイッチ回路を示す図であり、（ａ）はＰＷＭ制御における第１状態での電流の流れを示し、（ｂ）はＰＷＭ制御における第２状態での電流の流れを示す。

【図3】図１のスイッチ回路を示す図であり、誘導性負荷からの回生電流が流れ込んだ状態を示す。

【図4】第１変形例にかかる電源装置のスイッチ回路を示す図である。

【図5】第２変形例にかかる電源装置の突入電流抑制回路を示す図である。

【発明を実施するための形態】

【0023】

以下、本発明の好適な一実施の形態について、図面を参照しつつ説明する。

【0024】

（電源装置１の回路構成）
まず、図１～図３を参照しつつ、本実施形態にかかる電源装置１の回路構成について説明する。本実施形態の電源装置１は、シンクロトロン（円形加速器）において荷電粒子のビームの軌道補正を行うステアリング電磁石２に直流電圧を供給する。電源装置１は、誘導性負荷であるステアリング電磁石２が接続される一対の出力端子Ｔ１３、Ｔ１４を有している。また、電源装置１は、ＤＣ－ＤＣコンバータ３、スイッチ回路４、直流化回路５、突入電流抑制回路６および制御回路９を主に備えている。

【0025】

ＤＣ－ＤＣコンバータ３は、直流電圧を出力する。すなわち、ＤＣ－ＤＣコンバータ３は、本発明の直流源に相当する。本実施形態のＤＣ－ＤＣコンバータ３は、絶縁形である。ＤＣ－ＤＣコンバータ３の高電位入力端子Ｔ３１は入力端子Ｔ１１に接続されており、低電位入力端子Ｔ３２はＧＮＤ端子Ｔ１２に接続されている。ＤＣ－ＤＣコンバータ３には、入力端子Ｔ１１とＧＮＤ端子Ｔ１２との間に印加される直流電圧が入力される。ＤＣ－ＤＣコンバータ３、入力された直流電圧を昇圧または降圧して出力する。

【0026】

スイッチ回路４は、ＤＣ－ＤＣコンバータ３から出力された直流電圧が入力される。スイッチ回路４の高電位入力端子Ｔ４１は、高電位ライン６１によってＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３と接続されている。スイッチ回路４の低電位入力端子Ｔ４２は、低電位ライン６２によってＤＣ－ＤＣコンバータ３の低電位出力端子Ｔ３４と接続されている。

【0027】

スイッチ回路４の高電位出力端子Ｔ４３は、配線８１によって出力端子Ｔ１３と接続されている。配線８１にはコイルＬ１が介装されている。スイッチ回路４の低電位出力端子Ｔ４４は、配線８２によって出力端子Ｔ１４と接続されている。なお、出力端子Ｔ４３、Ｔ４４と出力端子Ｔ１３、Ｔ１４との間には、直流化回路５が接続されている。

【0028】

図２に示すように、スイッチ回路４は、４つのスイッチ素子Ｓ１～Ｓ４をブリッジ接続したフルブリッジ回路である。スイッチ回路４は、これらスイッチ素子Ｓ１～Ｓ４によりＤＣ－ＤＣコンバータ３からの入力直流電圧をスイッチングする。スイッチ回路４は、出力する直流電圧の極性を切り替え可能に構成されている。スイッチ素子Ｓ１～Ｓ４は、ＩＧＢＴやＦＥＴ等の半導体デバイスで構成されている。本実施形態のスイッチ素子Ｓ１～Ｓ４は、Ｎチャンネル形のＩＧＢＴである。４つのスイッチ素子Ｓ１～Ｓ４には、それぞれ還流ダイオードＤ１～Ｄ４が設けられている。なお、スイッチ素子がＦＥＴである場合、内部ボディダイオードが還流ダイオードとして利用可能である。

【0029】

一端が高電位入力端子Ｔ４１に接続された配線７１は、その他端において配線７３、７４に分岐している。配線７３の配線７１側とは反対側の端は、スイッチ素子Ｓ１のコレクタに接続されている。配線７４の配線７１側とは反端側の端は、スイッチ素子Ｓ３のコレクタに接続されている。

【0030】

一端が低電位入力端子Ｔ４２に接続された配線７２は、その他端において配線７５、７６に分岐している。配線７５の配線７２側とは反対側の端は、スイッチ素子Ｓ２のエミッタに接続されている。配線７６の配線７２側とは反端側の端は、スイッチ素子Ｓ４のエミッタに接続されている。

【0031】

スイッチ素子Ｓ１のエミッタとスイッチ素子Ｓ２のコレクタとは、配線７７によって接続されている。すなわち、スイッチ素子Ｓ１とスイッチ素子Ｓ２とは直列に接続されている。配線７７の途中には、配線７９の一端が接続されている。配線７９の他端は、高電位出力端子Ｔ４３に接続されている。

【0032】

スイッチ素子Ｓ３のエミッタとスイッチ素子Ｓ４のコレクタとは、配線７８によって接続されている。すなわち、スイッチ素子Ｓ３とスイッチ素子Ｓ４とは直列に接続されている。配線７８の途中には、配線８０の一端が接続されている。配線８０の他端は、低電位出力端子Ｔ４４に接続されている。

【0033】

図１に示すように、スイッチ回路４の一対の出力端子Ｔ４３、Ｔ４４と、ステアリング電磁石２が接続された出力端子Ｔ１３、１４との間には、直流化回路５が接続されている。直流化回路５は、スイッチ回路４からの出力電圧を直流化してステアリング電磁石２に供給する。直流化回路５は、コイルＬ１およびコンデンサＣ２からなるＬＣ高周波フィルタである。直流化回路５は、スイッチ素子Ｓ１～Ｓ４のスイッチングによる電流リプルを減衰する。なお、図１においては、直流化回路５を構成するコイルＬ１は、出力端子Ｔ４３と出力端子Ｔ１３との間に設けられている。しかしながら、コイルＬ１は、出力端子Ｔ４４と出力端子Ｔ１４を結ぶ配線８２に介装して設けても良い。

【0034】

高電位ライン６１と低電位ライン６２の間には、コンデンサＣ３が配置されている。一端が高電位ライン６１に接続された配線８３の他端が、コンデンサＣ３の一端に接続されている。一端が低電位ライン６２に接続された配線８４の他端が、コンデンサＣ３の他端に接続されている。コンデンサＣ３は、スイッチ回路４からのノイズを安定化させることができる。

【0035】

スイッチ回路４は、制御回路９によって制御される。制御回路９は、スイッチ素子Ｓ１、Ｓ２に対してＰＷＭ制御を行い、スイッチ回路４から出力する電流量を調整する。また、制御回路９は、スイッチ素子Ｓ３、Ｓ４に対してオン／オフ制御を行い、スイッチ回路４から出力する電流の極性の切り替えを行う。

【0036】

図２（ａ）および図２（ｂ）においては、スイッチ素子Ｓ３はＯＦＦ、スイッチ素子Ｓ４はＯＮとなっている。このとき、スイッチ回路４から出力する電流の極性は正となる。ＰＷＭ制御においては、図２（ａ）に示すＯＮ状態（第１状態）と、図２（ｂ）に示すＯＦＦ状態（第２状態）と、を切り替える。図２（ａ）、（ｂ）においては、電流の流れる方向を二点鎖線矢印で示している。図２（ａ）に示すように、ＯＮ状態のときは、スイッチ素子Ｓ１はＯＮ、スイッチ素子Ｓ２はＯＦＦとなっている。図２（ｂ）に示すように、ＯＦＦ状態のときは、スイッチ素子Ｓ１はＯＦＦ、スイッチ素子Ｓ２はＯＮとなっている。ＰＷＭ制御においては、ＯＮ状態の時間幅（デューティー）を変化させることで、スイッチ回路４から出力する電流量を調整する。

【0037】

また、スイッチ素子Ｓ３をＯＮ、スイッチ素子Ｓ４をＯＦＦとすることで、スイッチ回路４から出力する電流の極性を負とすることができる。このときは、ＰＷＭ制御においては、スイッチ素子Ｓ１をＯＦＦとしスイッチ素子Ｓ２をＯＮとすることでＯＮ状態（第１状態）となり、スイッチ素子Ｓ１をＯＮとしスイッチ素子Ｓ２をＯＦＦとすることでＯＦＦ状態（第２状態）となる。

【0038】

ここで、図３を参照しつつ、異常発生時にスイッチ回路４の出力過電流保護回路や過電圧保護回路などの保護回路が作動し、スイッチ回路４の動作が停止した場合について説明する。図３においては、電流の流れる方向を二点鎖線矢印で示している。保護回路が作動すると、スイッチ素子Ｓ１～Ｓ４は全てＯＦＦとなる。ことのき、ステアリング電磁石２に蓄積されたエネルギーが誘導起電力として回生される。回生電流は、スイッチ回路４の還流ダイオードＤ２、Ｄ３を介してスイッチ回路４の出力側から入力側に向かって流れ、後で詳述するコンデンサＣ１に流れ込む。

【0039】

図１に戻って、突入電流抑制回路６は、ＤＣ－ＤＣコンバータ３とスイッチ回路４との間に接続されている。突入電流抑制回路６は、ダイオードＤ５、抵抗素子Ｒ１、コンデンサＣ１、トランジスタＱ、定電圧ダイオードＺＤ、ダイオードＤ６およびダイオードＤ７を主に有している。

【0040】

ダイオードＤ５は、ＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３とスイッチ回路４の高電位入力端子Ｔ４１とを結ぶ高電位ライン６１に介装されている。ダイオードＤ５は、アノード側がＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３に接続されている。ダイオードＤ５は、ＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３に前記回生電流が流れ込むのを防ぐ。

【0041】

抵抗素子Ｒ１の一端は、ダイオードＤ５のカソード側で高電位ライン６１に接続されている。より具体的には、高電位ライン６１において配線８３との接続部分とダイオードＤ５との間で分岐した配線９２の他端に抵抗素子Ｒ１の一端が接続されている。

【0042】

コンデンサＣ１の正極は、配線９３により抵抗素子Ｒ１の他端に接続されている。コンデンサＣ１の負極は、低電位ライン６２に接続されている。

【0043】

コンデンサＣ１は、ステアリング電磁石２の容量に応じた静電容量を有している。異常発生によりスイッチ回路４の動作が停止したときに、ステアリング電磁石２からの回生エネルギーをコンデンサＣ１に蓄積することができる。なお、回生エネルギーは、コンデンサＣ３にも蓄積される。しかしながら、コンデンサＣ１の静電容量は、コンデンサＣ３に比べて十分に大きく、回生エネルギーは主にコンデンサＣ１に蓄えられる。

【0044】

コンデンサＣ１の静電容量が大きい場合には、ＤＣ－ＤＣコンバータ３起動時に、コンデンサＣ１への充電電流が突入電流となり、ＤＣ－ＤＣコンバータ３の過電流保護回路が作動するおそれがある。過電流保護動作の方式が、出力シャットダウン停止動作や間欠停止動作などの停止動作である場合は、うまく起動できなくなる可能性がある。突入電流抑制回路６は、この突入電流を抑制する回路である。

【0045】

トランジスタＱは、抵抗素子Ｒ１と並列に接続されたＰＮＰ形トランジスタである。トランジスタＱは、抵抗素子Ｒ１を短絡可能である。トランジスタＱのエミッタ（本発明の「第１主電極」に相当する）は、ダイオードＤ５のカソード側に接続されている。トランジスタＱのコレクタ（本発明の「第２主電極」に相当する）は抵抗素子Ｒ１とコンデンサＣ１との間に接続されている。トランジスタＱのベース（本発明の「制御電極」に相当する）は、ベース抵抗Ｒ２、定電圧ダイオードＺＤおよびダイオードＤ６を介してダイオードＤ５のアノード側に導通接続されている。

【0046】

一端が配線９２の途中に接続された配線９４の他端が、トランジスタＱのエミッタに接続されている。一端が配線９３の途中に接続された配線９５の他端が、トランジスタＱのコレクタに接続されている。一端が高電位ライン６１におけるＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３とダイオードＤ５との間の部分に接続された配線９６の他端が、トランジスタＱのベースに接続されている。

【0047】

配線９６には、トランジスタＱのベース抵抗Ｒ２が介装されている。一端が配線９６におけるトランジスタＱのベースとベース抵抗Ｒ２との間の部分に接続され、かつ、他端が配線９４の途中に接続された配線９７には、トランジスタＱのベース－エミッタ間抵抗Ｒ３が介装されている。

【0048】

ダイオードＤ６は、トランジスタＱのベースとＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３との間に配置されている。ダイオードＤ６は、配線９６における高電位ライン６１との接続部分とベース抵抗Ｒ２との間の部分に配置されている。ダイオードＤ６は、カソード側がＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３に導通接続されている。

【0049】

定電圧ダイオードＺＤは、トランジスタＱのベースとダイオードＤ５のアノード側との間に配置されている。定電圧ダイオードＺＤは、配線９６におけるダイオードＤ６とベース抵抗Ｒ２との間の部分に配置されている。定電圧ダイオードＺＤは、カソード側がベース抵抗Ｒ２を介してトランジスタＱのベースに導通接続されている。

【0050】

ダイオードＤ７は、抵抗素子Ｒ１と並列に接続されている。ダイオードＤ７は、一端が配線９２の途中に接続されており、かつ、他端が配線９３の途中に接続された配線９８に配置されている。ダイオードＤ７は、アノード側がコンデンサＣ１の正極に接続されている。

【0051】

（突入電流抑制回路６の動作）
次に、突入電流抑制回路６の動作について説明する。最初に、ＤＣ－ＤＣコンバータ３からの直流電圧をスイッチ回路４および直流化回路５を介してステアリング電磁石２に出力する給電時について考える。給電時は、ダイオードＤ５の順方向電流が流れるので、ダイオードＤ５のカソード側～ＧＮＤ間の電圧Ｖ２は、順方向電圧分だけダイオードＤ５のアノード側の電圧Ｖ１より低くなる。すなわち、トランジスタＱのベースへの印加電圧は、エミッタに対して正電圧となる。したがって、給電時は、トランジスタＱはＯＦＦ状態であり、抵抗素子Ｒ１はトランジスタＱによって短絡されない。

【0052】

よって、ＤＣ－ＤＣコンバータ３起動時には、コンデンサＣ１への充電電流は抵抗素子Ｒ１によって制限されながら流れるので、突入電流を抑制することができる。抵抗素子Ｒ１はコンデンサＣ１と直列に接続されているので、コンデンサＣ１への充電が完了した後の通常運転時は抵抗素子Ｒ１に電流が流れることがない。したがって、抵抗素子Ｒ１での通常運転時の電力損失を避けることができる。

【0053】

次に、異常発生によりスイッチ回路の動作が停止した場合について考える。このときステアリング電磁石２からの回生電流がスイッチ回路４の出力側から入力側に向かって流れる。かかる回生電流は、ダイオードＤ５に対して逆方向となるのでダイオードＤ５には流れず、抵抗素子Ｒ１を介してコンデンサＣ１に流れ込む。これにより、ダイオードＤ５のカソード側の電圧Ｖ２が上昇する。そして、ダイオードＤ５のカソード側の電圧Ｖ２からアノード側の電圧Ｖ１を減算した電圧差が定電圧ダイオードＺＤのツェナー電圧Ｖｚを超えたとき、トランジスタＱはＯＦＦからＯＮに切り替わる。トランジスタＱがＯＮ状態となることで、抵抗素子Ｒ１はトランジスタＱによって短絡される。

【0054】

すなわち、トランジスタＱは、ダイオードＤ５のアノード側の電圧Ｖ１、ダイオードＤ５のカソード側の電圧Ｖ２および定電圧ダイオードＺＤのツェナー電圧Ｖｚ（０＜Ｖｚ）が、Ｖ２‐Ｖ１＞Ｖｚの関係を満たすときは、ＯＮ状態となり、抵抗素子Ｒ１を短絡する。

【0055】

トランジスタＱがＯＦＦからＯＮに切り替わることで抵抗素子Ｒ１が短絡されるので、抵抗素子Ｒ１によってコンデンサＣ１への回生エネルギーの吸収効果が阻害されるのを避けることができる。

【0056】

ステアリング電磁石２からの回生電流が流れ終えた後は、コンデンサＣ１に溜まった電荷は、スイッチ回路４が動作再開してステアリング電磁石２へ給電出力する通常運転時にダイオードＤ７を介してスムーズに放電される。

【0057】

（実施形態の特徴）
以上のように、本実施形態の電源装置１は、誘導性負荷であるステアリング電磁石２に直流電圧を供給する電源装置１であり、ＤＣ－ＤＣコンバータ３と、複数のスイッチ素子Ｓ１～Ｓ４を有し、スイッチ素子Ｓ１～Ｓ４によりＤＣ－ＤＣコンバータ３からの入力直流電圧をスイッチングするスイッチ回路４と、スイッチ回路４からの出力電圧を直流化してステアリング電磁石２に供給する直流化回路５と、ＤＣ－ＤＣコンバータ３とスイッチ回路４との間に接続された突入電流抑制回路６と、を備えている。突入電流抑制回路６は、ＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３とスイッチ回路４の高電位入力端子Ｔ４１とを結ぶ高電位ライン６１に介装されており、アノード側がＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３に接続されたダイオードＤ５と、ダイオードＤ５のカソード側で高電位ライン６１に一端が接続された抵抗素子Ｒ１と、抵抗素子Ｒ１の他端に一端が接続され、ＤＣ－ＤＣコンバータ３の低電位出力端子Ｔ３４とスイッチ回路４の低電位入力端子Ｔ４２とを結ぶ低電位ライン６２に他端が接続されたコンデンサＣ１と、ダイオードＤ５のカソード側の電圧Ｖ２からアノード側の電圧Ｖ１を減算した電圧差が０Ｖ以上である所定値（ツェナー電圧Ｖｚ）を超えた場合に抵抗素子Ｒ１を短絡させるトランジスタＱと、を有している。

【0058】

給電時においては、ダイオードＤ５のカソード側の電圧Ｖ２からアノード側の電圧Ｖ１を減算した電圧差は、所定値（ツェナー電圧Ｖｚ）未満となる。よって、給電時は、トランジスタＱは抵抗素子Ｒ１を短絡しない。したがって、ＤＣ－ＤＣコンバータ３起動時には、コンデンサＣ１への充電電流は抵抗素子Ｒ１によって制限されながら流れるので、突入電流を抑制することができる。抵抗素子Ｒ１はコンデンサＣ１と直列に接続されているので、コンデンサＣ１への充電が完了した後の通常運転時は抵抗素子Ｒ１に電流が流れることがない。よって、抵抗素子Ｒ１での通常運転時の電力損失を避けることができる。

【0059】

また、異常発生時に保護回路が作動することによりスイッチ回路４の動作が停止した際に生じるステアリング電磁石２からの回生電流は、ダイオードＤ５に対して逆方向となるのでＤ５ダイオードには流れず、抵抗素子Ｒ１を介してコンデンサＣ１に流れ込む。これにより、ダイオードＤ５のカソード側の電圧Ｖ２が上昇する。そして、ダイオードＤ５のカソード側の電圧Ｖ２からアノード側の電圧Ｖ１を減算した電圧差が所定値（ツェナー電圧Ｖｚ）を超えたとき、トランジスタＱにより抵抗素子Ｒ１が短絡される。抵抗素子Ｒ１が短絡されることで、抵抗素子Ｒ１によってコンデンサＣ１への回生エネルギーの吸収効果が阻害されるのを避けることができる。このように、トランジスタＱは、異常発生によりスイッチ回路の動作が停止した時のみ抵抗素子Ｒ１を短絡する。よって、通常運転時に抵抗素子Ｒ１を短絡状態に維持する場合に比べて、発熱や効率低下を抑えつつ突入電流を抑制することができる。

【0060】

本実施形態の電源装置１では、トランジスタＱは、抵抗素子Ｒ１と並列に接続されたＰＮＰ形トランジスタであって、エミッタがダイオードＤ５のカソード側に接続されており、コレクタが抵抗素子Ｒ１とコンデンサＣ１との間に接続されており、ベースがダイオードＤ５のアノード側に導通接続されている。この構成によると、簡素な構成により、異常発生によりスイッチ回路４の動作が停止した時のみ抵抗素子Ｒ１を短絡する短絡手段を実現することができる。

【0061】

本実施形態の電源装置１においては、突入電流抑制回路６は、トランジスタＱのベースとＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３との間に、カソード側がＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３に導通接続されたダイオードＤ６をさらに有している。この構成によると、ＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３からトランジスタＱのベースに向かって電流が流れるのを防ぐことができる。

【0062】

本実施形態の電源装置１では、突入電流抑制回路６は、トランジスタＱのベースとダイオードＤ５のアノード側との間に、カソード側がトランジスタＱのベースに導通接続された定電圧ダイオードＺＤをさらに有している。この構成によると、ダイオードＤ５のカソード側の電圧Ｖ２からアノード側の電圧Ｖ１を減算した電圧差が定電圧ダイオードＺＤのツェナー電圧Ｖｚを超えるまではトランジスタＱにより抵抗素子Ｒ１が短絡されないようにすることができるので、トランジスタＱの誤作動を抑制することができる。

【0063】

本実施形態の電源装置１では、突入電流抑制回路６は、抵抗素子Ｒ１と並列に、アノード側がコンデンサＣ１の正極に接続されたダイオードＤ７をさらに有している。この構成によると、回生電流が流れ終えた後、異常発生がなくなり、スイッチ回路４が動作再開してステアリング電磁石２へ給電出力する通常運転時にダイオードＤ７を介してコンデンサＣ１に溜まった電力をスムーズに放電することができる。

【0064】

本実施形態の電源装置１では、スイッチ回路４は、出力する直流電圧の極性を切り替え可能に構成されている。この構成によると、例えばステアリング電磁石２のように、供給する直流電圧の極性を切り替え可能であることが必要である誘導性負荷に直流電圧を供給する場合に好適である。

【0065】

以上、本発明の実施形態について図面に基づいて説明したが、具体的な構成は、これらの実施形態に限定されるものでない。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

【0066】

上述の実施形態では、スイッチ回路４が出力する直流電圧の極性を切り替え可能に構成されている場合について説明したが、これには限定されない。すなわち、図４に示すように、本実施形態の第１変形例にかかる電源装置のスイッチ回路４Ａは、スイッチ回路４と同様のスイッチ素子Ｓ１、Ｓ２、Ｓ４および還流ダイオードＤ１、Ｄ２、Ｄ４を有している。スイッチ回路４Ａにおいては、配線７４の配線７１側とは反対側の端は、スイッチ素子Ｓ４のコレクタに接続されている。そして、配線７４にダイオードＤ１３が介装されている。ダイオードＤ１３のカソードは、高電位入力端子Ｔ４１に接続されている。

【0067】

スイッチ回路４Ａにおいても、制御回路９によりスイッチ素子Ｓ１、Ｓ２に対してＰＷＭ制御を行い、スイッチ回路４Ａから出力する電流量を調整することができる。また、スイッチ回路４Ａにおいても、ステアリング電磁石２からの回生電流は、スイッチ回路４Ａの還流ダイオードＤ２およびダイオードＤ１３を介してスイッチ回路４Ａの出力側から入力側に向かって流れ、コンデンサＣ１に流れ込む。

【0068】

また、上述の実施形態では、抵抗素子Ｒ１を短絡させる短絡手段として抵抗素子Ｒ１と並列に接続されたＰＮＰ形のトランジスタＱを採用する場合について説明したが、これには限定されない。すなわち、図５に示すように、本実施形態の第２変形例にかかる電源装置の突入電流抑制回路６Ａにおいては、抵抗素子Ｒ１と並列に接続されたＰｃｈ ＦＥＴのトランジスタＱ０が短絡手段として採用されている。

【0069】

トランジスタＱ０は、第１主電極であるソースがダイオードＤ５のカソード側に接続されており、第２主電極であるドレインが抵抗素子Ｒ１とコンデンサＣ１との間に接続されており、制御電極であるゲートがダイオードＤ５のアノード側に導通接続されている。

【0070】

トランジスタＱ０を短絡手段として採用した場合も、トランジスタＱと同様に、ダイオードＤ５のカソード側の電圧Ｖ２からアノード側の電圧Ｖ１を減算した電圧差が０Ｖ以上である所定値（ツェナー電圧Ｖｚ）を超えた場合に抵抗素子Ｒ１を短絡させることができる。したがって、簡素な構成により、異常発生によりスイッチ回路４の動作が停止した時のみ抵抗素子Ｒ１を短絡する短絡手段を実現することができる。

【0071】

また、上述の実施形態では、トランジスタＱのベースとＤＣ－ＤＣコンバータ３の高電位出力端子Ｔ３３との間にダイオードＤ６が配置されている場合について説明したが、ダイオードＤ６はなくてもよい。

【0072】

加えて、上述の実施形態では、ダイオードＤ６とベース抵抗Ｒ２との間に定電圧ダイオードＺＤが配置されている場合について説明したが、これには限定されない。定電圧ダイオードＺＤは、トランジスタＱのベースとダイオードＤ５のアノード側との間に配置されていればよい。また、定電圧ダイオードＺＤはなくてもよい。定電圧ダイオードＺＤが配置されていない場合は、トランジスタＱは、ダイオードＤ５のカソード側の電圧Ｖ２からアノード側の電圧Ｖ１を減算した電圧差が０Ｖを超えた場合、すなわちＶ２＞Ｖ１となった場合に、抵抗素子Ｒ１を短絡させる。

【0073】

加えて、上述の実施形態では、抵抗素子Ｒ１と並列に接続されたダイオードＤ７が配置されている場合について説明したが、ダイオードＤ７はなくてもよい。

【0074】

また、上述の実施形態では、直流電圧を出力する直流源が絶縁形のＤＣ－ＤＣコンバータ３である場合について説明したが、これには限定されない。すなわち、直流源は、非絶縁形のＤＣ－ＤＣコンバータであってもよい。さらに、直流源としては、電池（リチウムイオン電池、ニッケル水素電池など）、バッテリ（蓄電池）、太陽電池、燃料電池、ＡＣ－ＤＣコンバータなどを採用することもできる。

【0075】

さらに、上述の実施形態では、負荷がステアリング電磁石２である場合について説明したが、これには限定されない。本発明は、誘導性負荷に直流電圧を供給する電源装置全般に適用可能である。

【符号の説明】

【0076】

１ 電源装置
２ ステアリング電磁石（誘導性負荷）
３ ＤＣ－ＤＣコンバータ（直流源）
４ スイッチ回路
５ 直流化回路
６ 突入電流抑制回路
６１ 高電位ライン
６２ 低電位ライン
Ｃ１ コンデンサ
Ｄ１～Ｄ４ 還流ダイオード
Ｄ５ ダイオード（第１ダイオード）
Ｄ６ ダイオード（第２ダイオード）
Ｄ７ ダイオード（第３ダイオード）
Ｑ トランジスタ（短絡手段、ＰＮＰ形トランジスタ）
Ｑ０ トランジスタ（短絡手段、Ｐｃｈ ＦＥＴ）
Ｒ１ 抵抗素子
Ｓ１～Ｓ４ スイッチ素子
Ｔ３３ 高電位出力端
Ｔ３４ 低電位出力端
Ｔ４１ 高電位入力端
Ｔ４２ 低電位入力端
ＺＤ 定電圧ダイオード

【図1】

【図2】

【図3】

【図4】

【図5】