特開 2024-55496 差動増幅回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024055496

(43)【公開日】2024-04-18

(54)【発明の名称】差動増幅回路

(51)【国際特許分類】

   H03F 3/68 20060101AFI20240411BHJP

   H03F 3/181 20060101ALI20240411BHJP

   H04R 3/00 20060101ALI20240411BHJP

【ＦＩ】

H03F3/68 210

H03F3/181 210

H04R3/00 310

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022162469

(22)【出願日】2022-10-07

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】居藤 悠馬

【テーマコード（参考）】

5D220

5J500

【Ｆターム（参考）】

5D220AA24

5D220AA27

5J500AA02

5J500AA23

5J500AA51

5J500AC55

5J500AC92

5J500AF14

5J500AF15

5J500AF17

5J500AF18

5J500AH25

5J500AH29

5J500AH33

5J500AH39

5J500AK17

5J500AK42

5J500AK62

5J500AM08

5J500AS05

5J500AT06

5J500LV03

5J500LV05

5J500LV07

5J500LV08

(57)【要約】

【課題】差動信号の状態を簡素な回路構成で検出可能な増幅回路を提供する。
【解決手段】増幅回路２００は、スピーカ１０２を駆動する。第１メインアンプ２１０ｐは、差動信号Ｓ３の正極信号Ｓ３ｐを増幅する。第２メインアンプ２１０ｎは、差動信号Ｓ３の負極信号Ｓ３ｎを増幅する。判定回路２２０は、正極信号Ｓ３ｐおよび負極信号Ｓ３ｎを監視する。選択回路２２４は、コンパレータ２２２の第１入力に、正極信号Ｓ３ｐに応じた第１検出信号Ｓ４ｐと、負極信号Ｓ３ｎに応じた第２検出信号Ｓ４ｎを時分割で選択的に供給する。電圧源２２６は、コンパレータ２２２の第２入力に、時分割で複数のしきい値電圧Ｖｔｈを供給する。判定部２２８は、コンパレータ２２２の出力にもとづいて、差動信号Ｓ３の状態を判定する。
【選択図】図１

【特許請求の範囲】

【請求項1】

スピーカを駆動する差動増幅回路であって、
差動信号の正極信号を増幅する第１アンプと、
前記差動信号の負極信号を増幅する第２アンプと、
前記正極信号および前記負極信号を監視する判定回路と、
を備え、
前記判定回路は、
コンパレータと、
前記コンパレータの第１入力に、前記正極信号に応じた第１検出信号と前記負極信号に応じた第２検出信号を時分割で選択的に供給する選択回路と、
前記コンパレータの第２入力に、時分割で複数のしきい値電圧を供給する電圧源と、
前記コンパレータの出力にもとづいて、前記差動信号の状態を判定する判定部と、
を備える、差動増幅回路。

【請求項2】

前記複数のしきい値電圧は２個である、請求項１に記載の差動増幅回路。

【請求項3】

前記２個のしきい値電圧はそれぞれ、複数の電圧レベルから選択可能である、請求項２に記載の差動増幅回路。

【請求項4】

前記選択回路は、
前記正極信号を分圧して前記第１検出信号を生成する第１分圧回路と、
前記負極信号を分圧して前記第２検出信号を生成する第２分圧回路と、
を含む、請求項１から３のいずれかに記載の差動増幅回路。

【請求項5】

前記第１分圧回路の分圧比と、前記第２分圧回路の分圧比はそれぞれ切りかえ可能である、請求項４に記載の差動増幅回路。

【請求項6】

前記判定部は、前記差動信号が直流成分を含む状態を検出する、請求項１から３のいずれかに記載の差動増幅回路。

【請求項7】

前記判定部は、前記差動信号が過大入力である状態を検出する、請求項１から３のいずれかに記載の差動増幅回路。

【請求項8】

前記判定部は、前記差動信号の振幅を検出する、請求項１から３のいずれかに記載の差動増幅回路。

【請求項9】

ひとつの半導体基板に一体集積化される、請求項１から３のいずれかに記載の差動増幅回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、オーディオ用の差動増幅回路に関する。

【背景技術】

【0002】

スピーカの駆動方式として、ＢＴＬ（Bridge-Tied Load）がある。ＢＴＬ方式の増幅回路は、オーディオ信号の正極入力信号を増幅するアンプと、負極入力信号を増幅するアンプを備える。

【発明の概要】

【発明が解決しようとする課題】

【0003】

正常状態において、正極入力信号と負極入力信号は、相補的な交流信号であるが、何らかの異常が発生して、正極入力信号もしくは負極入力信号がある一定レベルをとると、スピーカに直流の駆動信号が供給され、信頼性を低下させる要因となる。

【0004】

あるいは、オーディオアンプでは、ゲイン制御やアラート生成のために、差動信号の振幅を検出したい場合がある。

【0005】

本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、差動信号の状態を簡素な回路構成で検出可能な増幅回路の提供にある。

【課題を解決するための手段】

【0006】

本開示のある態様は、スピーカを駆動する差動増幅回路に関する。差動増幅回路は、差動信号の正極信号を増幅する第１アンプと、差動信号の負極信号を増幅する第２アンプと、正極信号および負極信号を監視する判定回路と、を備える。判定回路は、コンパレータと、コンパレータの第１入力に、正極信号に応じた第１検出信号と負極信号に応じた第２検出信号を時分割で選択的に供給する選択回路と、コンパレータの第２入力に、時分割で複数のしきい値電圧を供給する電圧源と、コンパレータの出力にもとづいて、差動信号の状態を判定する判定部と、を備える。

【0007】

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

【発明の効果】

【0008】

本開示のある態様によれば、差動信号の状態を簡素な回路構成で検出できる。

【図面の簡単な説明】

【0009】

【図1】図１は、実施形態に係るオーディオシステムを示す図である。

【図2】図２は、増幅回路の動作を説明する波形図である。

【図3】図３は、比較技術に係る判定回路の回路図である。

【図4】図４は、判定回路の構成例を示す回路図である。

【発明を実施するための形態】

【0010】

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

【0011】

一実施形態に係る差動増幅回路は、スピーカを駆動する。差動増幅回路は、差動信号の正極信号を増幅する第１アンプと、差動信号の負極信号を増幅する第２アンプと、正極信号および負極信号を監視する判定回路と、を備える。判定回路は、コンパレータと、コンパレータの第１入力に、正極信号に応じた第１検出信号と負極信号に応じた第２検出信号を時分割で選択的に供給する選択回路と、コンパレータの第２入力に、時分割で複数のしきい値電圧を供給する電圧源と、コンパレータの出力にもとづいて、差動信号の状態を判定する判定部と、を備える。

【0012】

この構成によると、１個のコンパレータで、差動信号の正極信号と負極信号それぞれの電圧レベルを時分割で判定することにより、簡素な構成で、差動信号の状態を判定できる。

【0013】

一実施形態において、複数のしきい値電圧は２個であってもよい。

【0014】

一実施形態において、２個のしきい値電圧はそれぞれ、複数の電圧レベルから選択可能であってもよい。

【0015】

一実施形態において、選択回路は、正極信号を分圧して第１検出信号を生成する第１分圧回路と、負極信号を分圧して第２検出信号を生成する第２分圧回路と、を含んでもよい。

【0016】

一実施形態において、第１分圧回路の分圧比と、第２分圧回路の分圧比はそれぞれ切りかえ可能であってもよい。

【0017】

一実施形態において、判定部は、差動信号が直流成分を含む状態を検出してもよい。

【0018】

一実施形態において、判定部は、差動信号が過大入力である状態を検出してもよい。

【0019】

一実施形態において、判定部は、差動信号の振幅を検出してもよい。

【0020】

一実施形態において、差動増幅回路はひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

【0021】

（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。

【0022】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0023】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に接続された（設けられた）状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0024】

また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタ、インダクタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは回路定数（抵抗値、容量値、インダクタンス）を表すものとする。

【0025】

図１は、実施形態に係るオーディオシステム１００を示す図である。オーディオシステム１００は、スピーカ１０２、フィルタ１０４、音源１０６および増幅回路２００を備える。

【0026】

音源１０６は、差動オーディオ信号Ｓ１を、増幅回路２００に供給する。以下の説明において、差動信号の正極信号には添え字のｐを、負極信号には添え字のｎを付すものとする。

【0027】

増幅回路２００は、差動オーディオ信号Ｓ１を増幅しスピーカ１０２を駆動する。オーディオシステム１００はＢＴＬ形式で構成され、増幅回路２００は正極出力ＯＵＴＰと負極出力ＯＵＴＮから増幅後の差動オーディオ信号Ｓ２を出力する。差動オーディオ信号Ｓ２の正極信号Ｓ２ｐは、フィルタ１０４ｐを介してスピーカ１０２の一端に供給され、差動オーディオ信号Ｓ２の負極信号Ｓ２ｎは、フィルタ１０４ｎを介してスピーカ１０２の他端に供給される。

【0028】

増幅回路２００は、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）であり、第１メインアンプ（パワーアンプともいう）２１０ｐ、第２メインアンプ２１０ｎ、判定回路２２０、第１プリアンプ２３０ｐ、第２プリアンプ２３０ｎを備える。

【0029】

第１プリアンプ２３０ｐは、差動オーディオ信号Ｓ１の正極信号Ｓ１ｐを増幅する。第２プリアンプ２３０ｎは、差動オーディオ信号Ｓ１の負極信号Ｓ１ｎを増幅する。

【0030】

第１メインアンプ２１０ｐは、第１プリアンプ２３０ｐによって増幅された信号Ｓ３ｐにもとづいてスピーカ１０２を駆動し、第２メインアンプ２１０ｎは、第２プリアンプ２３０ｎによって増幅された信号Ｓ３ｎにもとづいてスピーカ１０２を駆動する。

【0031】

第１メインアンプ２１０ｐ、第２メインアンプ２１０ｎは、Ｄ級アンプである。第１メインアンプ２１０ｐ、第２メインアンプ２１０ｎはそれぞれ、パルス幅変調器、ドライバ回路、出力段を含むことができる。

【0032】

判定回路２２０は、差動信号Ｓ３の正極信号Ｓ３ｐおよび負極信号Ｓ３ｎを監視する。

【0033】

判定回路２２０は、コンパレータ２２２、選択回路２２４、電圧源２２６、判定部２２８を備える。

【0034】

選択回路２２４は、正極信号Ｓ３ｐおよび負極信号Ｓ３ｎを受ける。選択回路２２４は、コンパレータ２２２の第１入力（たとえば非反転入力）に、正極信号Ｓ３ｐに応じた第１検出信号Ｓ４ｐと負極信号Ｓ３ｎに応じた第２検出信号Ｓ４ｎを時分割で選択的に供給する。

【0035】

電圧源２２６は、コンパレータ２２２の第２入力（たとえば反転入力）に、時分割で複数のしきい値電圧Ｖｔｈ１，Ｖｔｈ２…を供給する。

【0036】

判定部２２８は、コンパレータ２２２の出力ＣＯＭＰ＿ＯＵＴにもとづいて、差動信号Ｓ３の状態を判定する。判定部２２８は、選択回路２２４と電圧源２２６の状態を切りかえるシーケンサとしても機能する。

【0037】

差動信号Ｓ３が直流成分を含んでいると、スピーカ１０２に直流電流が流れ続け、スピーカ１０２の信頼性を低下させるおそれがある。一実施例において、判定回路２２０は、差動信号Ｓ３が直流成分を含んでいるか否かを判定する。

【0038】

電圧源２２６は、第１しきい値電圧Ｖｔｈ１と第２しきい値電圧Ｖｔｈ２を時分割で出力する。第１しきい値電圧Ｖｔｈ１は、正極信号Ｓ３ｐおよび負極信号Ｓ３ｎのコモン電圧Ｖｃよりも上側に定められ、第２しきい値電圧Ｖｔｈ２は、正極信号Ｓ３ｐおよび負極信号Ｓ３ｎのコモン電圧Ｖｃよりも下側に定められる。

【0039】

たとえば、コモン電圧Ｖｃは、電源電圧Ｖｃｃの０．５倍に定めることができる。その場合において、第１しきい値電圧Ｖｔｈ１は、０．６×Ｖｃｃ、第２しきい値電圧Ｖｔｈ２は、０．４×Ｖｃｃのように定めることができる。あるいは、第１しきい値電圧Ｖｔｈ１は、０．７×Ｖｃｃ、第２しきい値電圧Ｖｔｈ２は、０．３×Ｖｃｃのように定めてもよい。

【0040】

たとえば、判定部２２８は、４つの状態φ１～φ４を時分割で順に繰り返す。なお、状態遷移の順番は、特に限定されない。

【0041】

・第１状態φ１
選択回路２２４は、正極信号Ｓ３ｐに応じた第１検出信号Ｓ４ｐを出力する。
電圧源２２６は、第１しきい値電圧Ｖｔｈ１を出力する。

【0042】

・第２状態φ２
選択回路２２４は、正極信号Ｓ３ｐに応じた第１検出信号Ｓ４ｐを出力する。
電圧源２２６は、第２しきい値電圧Ｖｔｈ２を出力する。

【0043】

・第３状態φ３
選択回路２２４は、負極信号Ｓ３ｎに応じた第２検出信号Ｓ４ｎを出力する。
電圧源２２６は、第１しきい値電圧Ｖｔｈ１を出力する。

【0044】

・第４状態φ４
選択回路２２４は、正極信号Ｓ３ｐに応じた第１検出信号Ｓ４ｐを出力する。
電圧源２２６は、第２しきい値電圧Ｖｔｈ２を出力する。

【0045】

判定部２２８は、選択回路２２４に対して、制御信号ｐｎ＿ｓｅｌを供給する。制御信号ｐｎ＿ｓｅｌは、第１状態φ１、第２状態φ２において第１レベル（たとえばハイ）、第３状態φ３、第４状態φ４において第２レベル（たとえばロー）をとる。選択回路２２４は、制御信号ｐｎ＿ｓｅｌが第１レベルのときに、正極信号Ｓ３ｐに応じた第１検出信号Ｓ４ｐを出力し、制御信号ｐｎ＿ｓｅｌが第２レベルのときに、負極信号Ｓ３ｎに応じた第２検出信号Ｓ４ｎを出力する。

【0046】

また判定部２２８は、電圧源２２６に対して、制御信号ｈｌ＿ｓｅｌを供給する。制御信号ｈｌ＿ｓｅｌは、第１状態φ１、第３状態φ３において第１レベル（たとえばハイ）、第２状態φ２、第４状態φ４において第２レベル（たとえばロー）をとる。電圧源２２６は、制御信号ｈｌ＿ｓｅｌが第１レベルのときに、第１しきい値電圧Ｖｔｈ１を出力し、制御信号ｈｌ＿ｓｅｌが第２レベルのときに、第２しきい値電圧Ｖｔｈ２を出力する。

【0047】

状態φ１～φ４の切りかえ周波数（時分割周波数）は、オーディオ信号の最大周波数（２０ｋＨｚ）の２倍以上、すなわち４０ｋＨｚ以上に定めることが好ましい。

【0048】

以上が増幅回路２００の構成である。続いてその動作を説明する。

【0049】

図２は、増幅回路２００の動作を説明する波形図である。判定部２２８は、コンパレータ２２２の出力ＣＯＭＰ＿ＯＵＴをデジタル系処理にて時分割処理し、４つの状態φ１～φ４での検出結果にもとづいて、異常を検出する。

【0050】

第１状態φ１では、コンパレータ２２２によって、第１検出信号Ｓ４ｐおよび第１しきい値電圧Ｖｔｈ１が比較される。Ｐｏｓｉ＿Ｈｉｇｈ，Ｐｏｓｉ＿Ｌｏｗ，Ｎｅｇａ＿Ｈｉｇｈ，Ｎｅｇａ＿Ｌｏｗはφ１～φ４それぞれの区間におけるコンパレータ２２２の出力ＣＯＭＰ＿ＯＵＴを表す。なお、Ｐｏｓｉ＿ＬｏｗとＮｅｇａ＿Ｌｏｗについては、コンパレータ２２２の出力ＣＯＭＰ＿ＯＵＴを反転した論理値を有している。

【0051】

判定情報ＣＯＭＰ＿ＯＲは、Ｐｏｓｉ＿Ｈｉｇｈ，Ｐｏｓｉ＿Ｌｏｗ，Ｎｅｇａ＿Ｈｉｇｈ，Ｎｅｇａ＿Ｌｏｗの論理和である。Ｐｏｓｉ＿Ｈｉｇｈ，Ｐｏｓｉ＿Ｌｏｗ，Ｎｅｇａ＿Ｈｉｇｈ，Ｎｅｇａ＿ＬｏｗおよびＣＯＭＰ＿ＯＲは、判定部２２８の内部信号である。

【0052】

時刻ｔ０より前は正常状態である。正常状態では、コンパレータＣＯＭＰ＿ＯＵＴの出力はランダムに変化する。

【0053】

時刻ｔ０に、差動信号Ｓ３が直流成分を含むＤＣ（直流）入力異常が発生したとする。この場合、φ１～φ４の少なくともひとつにおいて、コンパレータ２２２の出力ＣＯＭＰ＿ＯＵＴが連続してアサートされることとなる。図２の例では、第１状態φ１と第４状態φ４において、毎サイクル、連続して判定情報ＣＯＭＰ＿ＯＲがハイとなる。判定部２２８は、この状態を検出すると、ＤＣ入力異常と判定することができる。

【0054】

以上が増幅回路２００の動作である。この増幅回路２００によれば、１個のコンパレータによって、差動信号Ｓ３の正極信号Ｓ３ｐと負極信号Ｓ３ｎそれぞれの電圧レベルを時分割で判定することにより、簡素な構成で、差動信号の状態を判定できる。

【0055】

図１の増幅回路２００の利点は、比較技術との対比によって明確となる。

【0056】

図３は、比較技術に係る判定回路２５０の回路図である。判定回路２５０は、アンプ２５２、コンパレータ２５４，２５６、判定部２５８を含む。アンプ２５２は、差動信号Ｓ３をシングルエンド信号Ｓ５に変換する。コンパレータ２５４は、シングルエンド信号Ｓ５を、第１しきい値電圧Ｖｔｈ１と比較し、コンパレータ２５６は、シングルエンド信号Ｓ５を、第２しきい値電圧Ｖｔｈ２と比較する。判定部２５８は２つのコンパレータ２５４，２５６の出力にもとづいて、ＤＣ入力異常を判定する。

【0057】

増幅回路２００はＤＣ入力異常を検出すると、回路保護を実行してもよい。具体的には、増幅回路２００は、出力ＯＵＴＰ，ＯＵＴＮをハイインピーダンス（もしくは両方をロー）とし、負荷であるスピーカ１０２への電力供給を停止してもよい。

【0058】

比較技術に係る判定回路２５０は、アンプ２５２が必要であり、コンパレータが２個必要であるため、回路面積および消費電力が大きい。これに対して実施形態に係る判定回路２２０では、回路面積を小さくでき、また消費電力を削減できる。

【0059】

本開示は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本開示の範囲を狭めるためではなく、本開示や本発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

【0060】

図４は、判定回路２２０の構成例を示す回路図である。電圧源２２６は、抵抗ストリング型のＤ／Ａコンバータであり、複数の抵抗Ｒ０～Ｒ６と、スイッチＳＷ１～ＳＷ６含む。この電圧源２２６は、第１しきい値電圧Ｖｔｈ１を、検出信号Ｓ４の振幅レベルに応じて設定可能となっており、第１状態φ１および第３状態φ３では、制御信号ｈｌ＿ｓｅｌにもとづいて、スイッチＳＷ４～ＳＷ６のいずれか一つがオンとなる。スイッチＳＷ４を選択した場合、しきい値電圧Ｖｔｈ１は低くなり、スイッチＳＷ６を選択した場合、しきい値電圧Ｖｔｈ１は高くなる。

【0061】

同様に、電圧源２２６は、第２しきい値電圧Ｖｔｈ２を、検出信号Ｓ４の振幅レベルに応じて設定可能となっており、第２状態φ２および第４状態φ４では、制御信号ｈｌ＿ｓｅｌにもとづいて、スイッチＳＷ１～ＳＷ３のいずれか一つがオンとなる。スイッチＳＷ１を選択した場合、しきい値電圧Ｖｔｈ２は低くなり、スイッチＳＷ３を選択した場合、しきい値電圧Ｖｔｈ２は高くなる。

【0062】

選択回路２２４は、第１分圧回路２２４ｐと、第２分圧回路２２４ｎを備える。第１分圧回路２４４ｐは、正極信号Ｓ３ｐを分圧し、第１検出信号Ｓ４ｐを生成する。第２分圧回路２４４ｎは、負極信号Ｓ３ｎを分圧し、第２検出信号Ｓ４ｎを生成する。

【0063】

第１分圧回路２２４ｐと第２分圧回路２２４ｎの分圧比は切りかえ可能となっている。具体的には第１分圧回路２２４ｐは、複数の抵抗ＲＰ１～ＰＲ３と、複数のスイッチＳＷＰ１，ＳＷＰ２を含む。第１状態φ１と第２状態φ２において、制御信号ｐｎ＿ｓｅｌに応じて、複数のスイッチＳＷＰ１，ＳＷＰ２のうちの所定の一つがオンとなる。

【0064】

同様に第２分圧回路２２４ｎは、複数の抵抗ＲＮ１～ＰＮ３と、複数のスイッチＳＷＮ１，ＳＷＮ２を含む。第３状態φ３と第４状態φ４において、制御信号ｐｎ＿ｓｅｌに応じて、複数のスイッチＳＷＮ１，ＳＷＮ２のうちの所定の一つがオンとなる。

【0065】

以上が判定回路２２０の構成例である。

【0066】

続いて変形例を説明する。

【0067】

（変形例１）
判定部２２８を利用して、オーディオ信号の過大入力状態を判定することもできる。この場合、しきい値電圧Ｖｔｈ１，Ｖｔｈ２を、過大入力の判定レベルに定めればよい。判定部２２８は、たとえば判定情報ＣＯＭＰ＿ＯＲが、所定時間内に所定回数を超えてアサートされたときに、過大入力と判定してもよい。

【0068】

増幅回路２００は、判定回路２２０によって過大入力が検出されると、外部にアラートを出力してもよい。

【0069】

（変形例２）
判定部２２８を利用して、オーディオ信号の振幅レベルを判定することもできる。この場合、しきい値電圧Ｖｔｈの個数を増やせばよい。たとえば増幅回路２００が、ＡＧＣ（自動ゲイン制御）機能を有する場合、判定部２２８によって判定した振幅レベルを、ゲイン制御に利用してもよい。

【0070】

（変形例３）
実施形態では、１チャンネルの増幅回路２００について説明したが、増幅回路２００は、多チャンネルで構成されてもよい。この場合において、判定回路２２０は、複数のチャンネルで時分割で兼用することができる。これにより、回路面積の増加を抑制できる。

【0071】

（付記）
本明細書には以下の技術が開示される。

【0072】

（項目１）
スピーカを駆動する差動増幅回路であって、
差動信号の正極信号を増幅する第１アンプと、
前記差動信号の負極信号を増幅する第２アンプと、
前記正極信号および前記負極信号を監視する判定回路と、
を備え、
前記判定回路は、
コンパレータと、
前記コンパレータの第１入力に、前記正極信号に応じた第１検出信号と前記負極信号に応じた第２検出信号を時分割で選択的に供給する選択回路と、
前記コンパレータの第２入力に、時分割で複数のしきい値電圧を供給する電圧源と、
前記コンパレータの出力にもとづいて、前記差動信号の状態を判定する判定部と、
を備える、差動増幅回路。

【0073】

（項目２）
前記複数のしきい値電圧は２個である、項目１に記載の差動増幅回路。

【0074】

（項目３）
前記２個のしきい値電圧はそれぞれ、複数の電圧レベルから選択可能である、項目２に記載の差動増幅回路。

【0075】

（項目４）
前記選択回路は、
前記正極信号を分圧して前記第１検出信号を生成する第１分圧回路と、
前記負極信号を分圧して前記第２検出信号を生成する第２分圧回路と、
を含む、項目１から３のいずれかに記載の差動増幅回路。

【0076】

（項目５）
前記第１分圧回路の分圧比と、前記第２分圧回路の分圧比はそれぞれ切りかえ可能である、項目４に記載の差動増幅回路。

【0077】

（項目６）
前記判定部は、前記差動信号が直流成分を含む状態を検出する、項目１から５のいずれかに記載の差動増幅回路。

【0078】

（項目７）
前記判定部は、前記差動信号が過大入力である状態を検出する、項目１から５のいずれかに記載の差動増幅回路。

【0079】

（項目８）
前記判定部は、前記差動信号の振幅を検出する、項目１から５のいずれかに記載の差動増幅回路。

【0080】

（項目９）
ひとつの半導体基板に一体集積化される、項目１から８のいずれかに記載の差動増幅回路。

【0081】

本開示に係る実施形態について、具体的な用語を用いて説明したが、この説明は、理解を助けるための例示に過ぎず、本開示あるいは請求の範囲を限定するものではない。本発明の範囲は、請求の範囲によって規定されるものであり、したがって、ここでは説明しない実施形態、実施例、変形例も、本発明の範囲に含まれる。

【符号の説明】

【0082】

１００ オーディオシステム
１０２ スピーカ
１０４ フィルタ
１０６ 音源
２００ 増幅回路
２１０ｐ 第１メインアンプ
２１０ｎ 第２メインアンプ
２２０ 判定回路
２２２ コンパレータ
２２４ 選択回路
２２６ 電圧源
２２８ 判定部
２３０ｐ 第１プリアンプ
２３０ｎ 第２プリアンプ

【図1】

【図2】

【図3】

【図4】