▶ ズハイ アクセス セミコンダクター シーオー．，エルティーディーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024056651
(43)【公開日】2024-04-23
(54)【発明の名称】プラスチックパッケージキャビティ構造及びその作製方法
(51)【国際特許分類】
H01L 25/07 20060101AFI20240416BHJP
H01L 23/12 20060101ALI20240416BHJP
H05K 3/46 20060101ALI20240416BHJP
【ＦＩ】
H01L25/08 Y
H01L23/12 F
H05K3/46 B
H05K3/46 Q
【審査請求】有
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2023174918
(22)【出願日】2023-10-10
(31)【優先権主張番号】202211242809.6
(32)【優先日】2022-10-11
(33)【優先権主張国・地域又は機関】CN
(71)【出願人】
【識別番号】521133551
【氏名又は名称】ズハイ アクセス セミコンダクター シーオー．，エルティーディー
【氏名又は名称原語表記】Ｚｈｕｈａｉ Ａｃｃｅｓｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．， Ｌｔｄ
(74)【代理人】
【識別番号】100088904
【弁理士】
【氏名又は名称】庄司 隆
(74)【代理人】
【識別番号】100124453
【弁理士】
【氏名又は名称】資延 由利子
(74)【代理人】
【識別番号】100135208
【弁理士】
【氏名又は名称】大杉 卓也
(74)【代理人】
【識別番号】100183656
【弁理士】
【氏名又は名称】庄司 晃
(74)【代理人】
【識別番号】100224786
【弁理士】
【氏名又は名称】大島 卓之
(74)【代理人】
【識別番号】100225015
【弁理士】
【氏名又は名称】中島 彩夏
(74)【代理人】
【識別番号】100231647
【弁理士】
【氏名又は名称】千種 美也子
(72)【発明者】
【氏名】シェンミン チェン
(72)【発明者】
【氏名】レイ フェン
(72)【発明者】
【氏名】ジャンジャン チャオ
(72)【発明者】
【氏名】ベンシア ホアン
(72)【発明者】
【氏名】ガオ ホアン
(72)【発明者】
【氏名】イェジ ホン
【テーマコード（参考）】
5E316
【Ｆターム（参考）】
5E316AA02
5E316AA43
5E316CC04
5E316CC08
5E316CC32
5E316DD02
5E316DD03
5E316DD17
5E316DD24
5E316DD32
5E316DD33
5E316EE31
5E316FF07
5E316FF14
5E316FF24
5E316GG15
5E316GG17
5E316GG18
5E316GG22
5E316GG23
5E316HH40
5E316JJ12
5E316JJ13
5E316JJ23
5E316JJ26
(57)【要約】 （修正有）
【課題】精度が高く、パッケージング体積を小型化でき、かつ、パッケージング効率が高いプラスチックパッケージキャビティ構造及びその作製方法を提供する。
【解決手段】構造は、高さ方向に沿って、夫々絶縁層を貫通する第１キャビティ及び第１ビアピラー１０２を備える埋込パッケージングフレームと、第１キャビティの中に設けられ、第１、第２チップ２１０、２２０を含むチップセットと、埋込パッケージングフレームの上面に設けられる第１回路層５００と、第１回路層に設けられる第１媒体層７００と、第１媒体層上の第２回路層８００と、第１媒体層及び絶縁層を貫通する貫通ビアホール１０３と、埋込パッケージングフレームの下面にある第２キャビティ３４０と、第２キャビティにあるサポートピラーウォール３１０と、サポートピラーウォールの外側に沿って形成されるプラスチックパッケージ層３００とを含み、第２キャビティは貫通ビアホールに連通する。
【選択図】図２
【解決手段】構造は、高さ方向に沿って、夫々絶縁層を貫通する第１キャビティ及び第１ビアピラー１０２を備える埋込パッケージングフレームと、第１キャビティの中に設けられ、第１、第２チップ２１０、２２０を含むチップセットと、埋込パッケージングフレームの上面に設けられる第１回路層５００と、第１回路層に設けられる第１媒体層７００と、第１媒体層上の第２回路層８００と、第１媒体層及び絶縁層を貫通する貫通ビアホール１０３と、埋込パッケージングフレームの下面にある第２キャビティ３４０と、第２キャビティにあるサポートピラーウォール３１０と、サポートピラーウォールの外側に沿って形成されるプラスチックパッケージ層３００とを含み、第２キャビティは貫通ビアホールに連通する。
【選択図】図２
【特許請求の範囲】
【請求項1】
プラスチックパッケージキャビティ構造の作製方法であって、
（ａ）埋込パッケージングフレームを用意することであって、前記埋込パッケージングフレームは、高さ方向に沿って、それぞれ絶縁層を貫通する第１キャビティ及び第１ビアピラーを含むステップと、
（ｂ）前記第１キャビティの底部にチップセットを埋め込むことであって、前記チップセットは積層して設けられる第１チップ及び第２チップを含み、且つ前記第１チップ及び前記第２チップの背面が互いに貼り合わされることにより、両者の端子面は互いに背中合わせになるステップと、
（ｃ）前記チップセットと前記第１キャビティの隙間の中にパッケージング層を形成させることであって、前記パッケージング層は前記第２チップの端子を露出させるブラインドビアを備えるステップと、
（ｄ）前記埋込パッケージングフレームの上面に第１回路層及び第２ビアピラーを形成させることであって、前記第１回路層は前記第２チップの端子と導通及び接続されるステップと、
（ｅ）前記第１回路層の上面に第１媒体層をラミネートすることであって、前記第１媒体層の上面を前記第２ビアピラーの上面に揃わせるステップと、
（ｆ）前記第１媒体層の上面に第２回路層を形成させ、前記埋込パッケージングフレームの下面に第３回路層を形成させ、前記第３回路層に前記第１キャビティを取り囲むサポートピラーウォールを形成させるステップと、
（ｇ）高さ方向に沿って前記第１媒体層、前記絶縁層をこの順に貫通する貫通ビアホールを形成させることであって、前記貫通ビアホールは前記サポートピラーウォールによって取り囲まれるステップと、
（ｈ）前記埋込パッケージングフレームの下方に、前記サポートピラーウォールの外側に沿ってプラスチックパッケージ層を形成させ、前記プラスチックパッケージ層と前記埋込パッケージングフレームとの間に第２キャビティを形成させるステップとを含むことを特徴とするプラスチックパッケージキャビティ構造の作製方法。
（ａ）埋込パッケージングフレームを用意することであって、前記埋込パッケージングフレームは、高さ方向に沿って、それぞれ絶縁層を貫通する第１キャビティ及び第１ビアピラーを含むステップと、
（ｂ）前記第１キャビティの底部にチップセットを埋め込むことであって、前記チップセットは積層して設けられる第１チップ及び第２チップを含み、且つ前記第１チップ及び前記第２チップの背面が互いに貼り合わされることにより、両者の端子面は互いに背中合わせになるステップと、
（ｃ）前記チップセットと前記第１キャビティの隙間の中にパッケージング層を形成させることであって、前記パッケージング層は前記第２チップの端子を露出させるブラインドビアを備えるステップと、
（ｄ）前記埋込パッケージングフレームの上面に第１回路層及び第２ビアピラーを形成させることであって、前記第１回路層は前記第２チップの端子と導通及び接続されるステップと、
（ｅ）前記第１回路層の上面に第１媒体層をラミネートすることであって、前記第１媒体層の上面を前記第２ビアピラーの上面に揃わせるステップと、
（ｆ）前記第１媒体層の上面に第２回路層を形成させ、前記埋込パッケージングフレームの下面に第３回路層を形成させ、前記第３回路層に前記第１キャビティを取り囲むサポートピラーウォールを形成させるステップと、
（ｇ）高さ方向に沿って前記第１媒体層、前記絶縁層をこの順に貫通する貫通ビアホールを形成させることであって、前記貫通ビアホールは前記サポートピラーウォールによって取り囲まれるステップと、
（ｈ）前記埋込パッケージングフレームの下方に、前記サポートピラーウォールの外側に沿ってプラスチックパッケージ層を形成させ、前記プラスチックパッケージ層と前記埋込パッケージングフレームとの間に第２キャビティを形成させるステップとを含むことを特徴とするプラスチックパッケージキャビティ構造の作製方法。
【請求項2】
ステップ（ｈ）は、
前記埋込パッケージングフレームの下方に、前記サポートピラーウォールの外側に沿って第２媒体層を付与して、前記第２キャビティを形成させることと、
前記第２媒体層に前記プラスチックパッケージ層をラミネートすることとをさらに含むことを特徴とする請求項１に記載のプラスチックパッケージキャビティ構造の作製方法。
前記埋込パッケージングフレームの下方に、前記サポートピラーウォールの外側に沿って第２媒体層を付与して、前記第２キャビティを形成させることと、
前記第２媒体層に前記プラスチックパッケージ層をラミネートすることとをさらに含むことを特徴とする請求項１に記載のプラスチックパッケージキャビティ構造の作製方法。
【請求項3】
前記第２媒体層は、コンフォーマルコーティングフィルムであることを特徴とする請求項２に記載のプラスチックパッケージキャビティ構造の作製方法。
【請求項4】
前記第１チップは、センサーチップであり、前記第１チップのセンシング部品の表面が前記第２キャビティに露出し、前記貫通ビアホールによって外部に連通することを特徴とする請求項１に記載のプラスチックパッケージキャビティ構造の作製方法。
【請求項5】
前記第３回路層は、機能回路層と、回路ウォールとを含み、前記サポートピラーウォールは、電気メッキによって前記回路ウォールに形成されることを特徴とする請求項１に記載のプラスチックパッケージキャビティ構造の作製方法。
【請求項6】
前記サポートピラーウォールは、銅ピラーウォールであることを特徴とする請求項１に記載のプラスチックパッケージキャビティ構造の作製方法。
【請求項7】
ステップ（ｆ）は、
前記埋込パッケージングフレームの下面に第１金属シード層を形成させることと、
前記第１金属シード層に第１フォトレジスト層を付与し、前記第１フォトレジスト層の露光及び現像により第１特徴パターンを形成させることと、
前記第１特徴パターンにおいて電気メッキを施して第３回路層を形成させることと、
前記第１フォトレジスト層を取り除き、前記第１金属シード層に第２フォトレジスト層を付与し、前記第２フォトレジスト層の露光及び現像により第２特徴パターンを形成させることと、
前記第２特徴パターンにおいて電気メッキを施してサポートピラーウォールを形成させることと、
前記第２フォトレジスト層を取り除き、露出している第１金属シード層をエッチングすることとをさらに含むことを特徴とする請求項１に記載のプラスチックパッケージキャビティ構造の作製方法。
前記埋込パッケージングフレームの下面に第１金属シード層を形成させることと、
前記第１金属シード層に第１フォトレジスト層を付与し、前記第１フォトレジスト層の露光及び現像により第１特徴パターンを形成させることと、
前記第１特徴パターンにおいて電気メッキを施して第３回路層を形成させることと、
前記第１フォトレジスト層を取り除き、前記第１金属シード層に第２フォトレジスト層を付与し、前記第２フォトレジスト層の露光及び現像により第２特徴パターンを形成させることと、
前記第２特徴パターンにおいて電気メッキを施してサポートピラーウォールを形成させることと、
前記第２フォトレジスト層を取り除き、露出している第１金属シード層をエッチングすることとをさらに含むことを特徴とする請求項１に記載のプラスチックパッケージキャビティ構造の作製方法。
【請求項8】
ステップ（ｂ）は、
前記埋込パッケージングフレームの下面に接着層を付与することと、
前記第１チップの端子面を前記第１キャビティ内の露出している接着層に付着し、さらに、前記第１チップの背面に前記第２チップの背面を貼り付け、これによって前記第１キャビティの底部に前記チップセットを実装することとを含むことを特徴とする請求項１に記載のプラスチックパッケージキャビティ構造の作製方法。
前記埋込パッケージングフレームの下面に接着層を付与することと、
前記第１チップの端子面を前記第１キャビティ内の露出している接着層に付着し、さらに、前記第１チップの背面に前記第２チップの背面を貼り付け、これによって前記第１キャビティの底部に前記チップセットを実装することとを含むことを特徴とする請求項１に記載のプラスチックパッケージキャビティ構造の作製方法。
【請求項9】
ステップ（ｃ）は、
前記チップセットと前記第１キャビティの隙間の中及び前記埋込支持フレームの上面にパッケージング層を形成させることと、
前記パッケージング層を薄くして前記埋込支持フレームのビアピラーを露出させることと、
前記パッケージング層にウィンドウを作って、前記第２チップの端子を露出させるブラインドビアを形成させることとをさらに含むことを特徴とする請求項１に記載のプラスチックパッケージキャビティ構造の作製方法。
前記チップセットと前記第１キャビティの隙間の中及び前記埋込支持フレームの上面にパッケージング層を形成させることと、
前記パッケージング層を薄くして前記埋込支持フレームのビアピラーを露出させることと、
前記パッケージング層にウィンドウを作って、前記第２チップの端子を露出させるブラインドビアを形成させることとをさらに含むことを特徴とする請求項１に記載のプラスチックパッケージキャビティ構造の作製方法。
【請求項10】
プラスチックパッケージキャビティ構造であって、
高さ方向に沿って、それぞれ絶縁層を貫通する第１キャビティ及び第１ビアピラーを備える埋込パッケージングフレームと、前記第１キャビティの中に設けられるチップセットと、前記埋込パッケージングフレームの上面に設けられる第１回路層と、前記第１回路層に設けられる第１媒体層と、前記第１媒体層に設けられる第２回路層と、前記第１媒体層及び前記絶縁層を貫通する貫通ビアホールと、前記埋込パッケージングフレームの下面にある第３回路層と、前記第３回路層にあるサポートピラーウォールと、前記サポートピラーウォールの外側に沿って形成されるプラスチックパッケージ層とを含み、
前記プラスチックパッケージ層と前記埋込パッケージングフレームの下面との間には前記貫通ビアホールに連通する第２キャビティが形成され、且つ、前記チップセットは背中合わせに積層して設けられる第１チップ及び第２チップを含むことを特徴とするプラスチックパッケージキャビティ構造。
高さ方向に沿って、それぞれ絶縁層を貫通する第１キャビティ及び第１ビアピラーを備える埋込パッケージングフレームと、前記第１キャビティの中に設けられるチップセットと、前記埋込パッケージングフレームの上面に設けられる第１回路層と、前記第１回路層に設けられる第１媒体層と、前記第１媒体層に設けられる第２回路層と、前記第１媒体層及び前記絶縁層を貫通する貫通ビアホールと、前記埋込パッケージングフレームの下面にある第３回路層と、前記第３回路層にあるサポートピラーウォールと、前記サポートピラーウォールの外側に沿って形成されるプラスチックパッケージ層とを含み、
前記プラスチックパッケージ層と前記埋込パッケージングフレームの下面との間には前記貫通ビアホールに連通する第２キャビティが形成され、且つ、前記チップセットは背中合わせに積層して設けられる第１チップ及び第２チップを含むことを特徴とするプラスチックパッケージキャビティ構造。
【請求項11】
前記第１チップは、センシングチップであり、前記第１チップのセンシング部品の表面が前記第２キャビティに露出し、前記貫通ビアホールによって外部に連通することを特徴とする請求項１０に記載のプラスチックパッケージキャビティ構造。
【請求項12】
前記プラスチックパッケージ層と前記第２キャビティとの間は第２媒体層をさらに含むことを特徴とする請求項１０に記載のプラスチックパッケージキャビティ構造。
【請求項13】
前記第２媒体層は、コンフォーマルコーティングフィルムであることを特徴とする請求項１２に記載のプラスチックパッケージキャビティ構造。
【請求項14】
前記第１チップは、ＭＥＭＳセンサーチップから選ばれ、前記第２チップは、ＡＳＩＣチップから選ばれることを特徴とする請求項１０に記載のプラスチックパッケージキャビティ構造。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、電子部品パッケージングの技術分野に関し、特に、プラスチックパッケージキャビティ構造及びその作製方法に関する。
【背景技術】
【0002】
ＭＥＭＳ（微小電気機械システム）センサーは、医療、自動車、通信及びコンピューター分野で幅広く用いられ、ＭＥＭＳセンサーは、ＭＥＭＳマイクロフォン、ＭＥＭＳ気圧計、ＭＥＭＳ温湿度計、ＭＥＭＳガスセンサーなどを含む。パッケージング構造は、主に、パッケージング基板、ＭＥＭＳセンシングチップ、ＡＳＩＣ（特定用途向け集積回路）チップ、保護ケーシング及びＭＥＭＳセンシングチップの環境検知を実現する通路を含み、現在、電子製品は、小型化及び薄型化の発展趨勢を見せているため、ＭＥＭＳセンシングパッケージング構造の小型化、高密度集積化が求められるようになる。
【0003】
従来のＭＥＭＳセンサー及びＡＳＩＣチップのパッケージングは、主に、ＭＥＭＳセンシングチップ及びＡＳＩＣチップをパッケージング基板に実装し、Ｗｉｒｅ ｂｏｎｄ（ワイヤーボンディング）などの方式でＭＥＭセンシングチップ、ＡＳＩＣチップとパッケージング基板の電気的接続を実現し、次に、保護ケーシングを実装して、パッケージングされた部品を保護し、基板又は保護ケーシングにおいて予め貫通ビアホールを設置して、ＭＥＭＳセンシングチップと外部環境の相互作用を実現する。したがって、従来のプラスチックパッケージキャビティ構造は次の問題がある。パッケージング体積は大きく、半導体パッケージングの小型化及び薄型化の発展のニーズを満たすことができない。各センサーユニットにそれぞれ保護カバーを付与する必要があるため、加工効率は低く且つコストは高い。保護カバーを付与する方式は、加工精度は悪く、高密度パッケージングの発展のニーズを満たすことができない。
【発明の概要】
【発明が解決しようとする課題】
【0004】
これに鑑みて、本願の目的は、プラスチックパッケージキャビティ構造及びその作製方法を提案することである。
【課題を解決するための手段】
【0005】
上記の目的から、本願によって提供されるプラスチックパッケージキャビティ構造の作製方法は、以下のステップを含む。
（ａ）埋込パッケージングフレームを用意し、前記埋込パッケージングフレームは、高さ方向に沿って、それぞれ絶縁層を貫通する第１キャビティ及び第１ビアピラーを含み、
（ｂ）前記第１キャビティの底部にチップセットを埋め込み、前記チップセットは積層して設けられる第１チップ及び第２チップを含み、且つ前記第１チップ及び前記第２チップの背面が互いに貼り合わされることにより、両者の端子面は互いに背中合わせになり、
（ｃ）前記チップセットと前記第１キャビティの隙間の中にパッケージング層を形成させ、前記パッケージング層は前記第２チップの端子を露出させるブラインドビアを備え、
（ｄ）前記埋込パッケージングフレームの上面に第１回路層及び第２ビアピラーを形成させ、前記第１回路層は前記第２チップの端子と導通及び接続され、
（ｅ）前記第１回路層の上面に第１媒体層をラミネートし、前記第１媒体層の上面を前記第２ビアピラーの上面に揃わせ、
（ｆ）前記第１媒体層の上面に第２回路層を形成させ、前記埋込パッケージングフレームの下面に第３回路層を形成させ、前記第３回路層に前記第１キャビティを取り囲むサポートピラーウォールを形成させ、
（ｇ）高さ方向に沿って前記第１媒体層、前記絶縁層をこの順に貫通する貫通ビアホールを形成させ、前記貫通ビアホールは前記サポートピラーウォールによって取り囲まれ、
（ｈ）前記埋込パッケージングフレームの下方に、前記サポートピラーウォールの外側に沿ってプラスチックパッケージ層を形成させ、前記プラスチックパッケージ層と前記埋込パッケージングフレームとの間に第２キャビティを形成させる。
（ａ）埋込パッケージングフレームを用意し、前記埋込パッケージングフレームは、高さ方向に沿って、それぞれ絶縁層を貫通する第１キャビティ及び第１ビアピラーを含み、
（ｂ）前記第１キャビティの底部にチップセットを埋め込み、前記チップセットは積層して設けられる第１チップ及び第２チップを含み、且つ前記第１チップ及び前記第２チップの背面が互いに貼り合わされることにより、両者の端子面は互いに背中合わせになり、
（ｃ）前記チップセットと前記第１キャビティの隙間の中にパッケージング層を形成させ、前記パッケージング層は前記第２チップの端子を露出させるブラインドビアを備え、
（ｄ）前記埋込パッケージングフレームの上面に第１回路層及び第２ビアピラーを形成させ、前記第１回路層は前記第２チップの端子と導通及び接続され、
（ｅ）前記第１回路層の上面に第１媒体層をラミネートし、前記第１媒体層の上面を前記第２ビアピラーの上面に揃わせ、
（ｆ）前記第１媒体層の上面に第２回路層を形成させ、前記埋込パッケージングフレームの下面に第３回路層を形成させ、前記第３回路層に前記第１キャビティを取り囲むサポートピラーウォールを形成させ、
（ｇ）高さ方向に沿って前記第１媒体層、前記絶縁層をこの順に貫通する貫通ビアホールを形成させ、前記貫通ビアホールは前記サポートピラーウォールによって取り囲まれ、
（ｈ）前記埋込パッケージングフレームの下方に、前記サポートピラーウォールの外側に沿ってプラスチックパッケージ層を形成させ、前記プラスチックパッケージ層と前記埋込パッケージングフレームとの間に第２キャビティを形成させる。
【0006】
本願の実施例は、また、高さ方向に沿って、それぞれ絶縁層を貫通する第１キャビティ及び第１ビアピラーを備える埋込パッケージングフレームと、前記第１キャビティの中に設けられるチップセットと、前記埋込パッケージングフレームの上面に設けられる第１回路層と、前記第１回路層に設けられる第１媒体層と、前記第１媒体層に設けられる第２回路層と、前記第１媒体層及び前記絶縁層を貫通する貫通ビアホールと、前記埋込パッケージングフレームの下面にある第３回路層と、前記第３回路層にあるサポートピラーウォールと、前記サポートピラーウォールの外側に沿って形成されるプラスチックパッケージ層とを含むプラスチックパッケージキャビティ構造を提供し、
前記プラスチックパッケージ層と前記埋込パッケージングフレームの下面との間には前記貫通ビアホールに連通する第２キャビティが形成され、且つ、前記チップセットは背中合わせに積層して設けられる第１チップ及び第２チップを含む。
前記プラスチックパッケージ層と前記埋込パッケージングフレームの下面との間には前記貫通ビアホールに連通する第２キャビティが形成され、且つ、前記チップセットは背中合わせに積層して設けられる第１チップ及び第２チップを含む。
【発明の効果】
【0007】
以上の記載から分かるように、本願の実施例によって提供されるプラスチックパッケージキャビティ構造は、積層して設けられる第１チップ及び第２チップからなるチップセットを積み重ねてパッケージング基板の内部に埋め込み、パッケージングすることにより、パッケージング層のブラインドビアによってパッケージング基板との電気的接続を実現し、埋込パッケージング基板の上部（即ち、下面）に銅ピラーウォールを加工することにより、パッケージング後に第２キャビティを形成させることができ、第２キャビティ及び貫通ビアホールによって外部環境とのセンシングを実現し、高密度集積化パッケージングを実現でき、精度は高く、且つ、パッケージング体積の小型化及びパッケージング効率が高いなどの利点を有する。
【図面の簡単な説明】
【0008】
以下、本願又は関連技術における技術的解決手段をより明瞭に説明するために、実施例又は関連技術の説明で使用する図面を簡単に紹介する。言うまでもないが、以下に説明される図面は本願の実施例に過ぎず、当業者は、新規性のある作業をすることなく、これらの図面から他の図面を得ることができる。
【発明を実施するための形態】
【0009】
以下、本願の目的、技術的解決手段及び利点が一層明瞭になるよう、特定の実施例を用い、図面を参照して、本願をより詳細に説明する。
【0010】
なお、特に定義がない限り、本願の実施例で使用される技術用語又は科学用語は、当業者が理解している一般的な意味を有する。本願の実施例で使用される「第１」、「第２」及び類似する用語は、順番、数量又は重要度を一切表さず、異なる構成部分を区別するために使用される。「含む」又はこれに類似する用語は、当該用語より先に現れる素子又は物体が、当該用語の後ろに列挙される素子又は物体及びその同等なものをカバーし、ただし他の素子又は物体は除外しないことを意味する。「接続」又はこれに類似する用語は、物理的又は機械的接続に限定されず、直接なのか間接なのかを問わず電気的接続を含んでもよい。「上」、「下」、「左」、「右」などは、相対的な位置関係だけを表すために使用され、説明対象の絶対的な位置が変わると、当該相対的な位置関係はこれに応じて変わる可能性がある。
【0011】
図１は、従来技術におけるＭＥＭＳセンサー及びＡＳＩＣチップの主なパッケージング方式の構造模式図を示す。
【0012】
図１に示されるとおり、ＭＥＭＳセンサー及びＡＳＩＣチップの一部の主なパッケージング方式では、ＭＥＭセンシングチップ及びＡＳＩＣチップとパッケージング基板をボンディングワイヤーによって電気的接続させて形成される複数のユニットに対して、各ユニットに対してそれぞれ保護カバーを付与して、保護し且つキャビティを形成させる必要があり、これによりパッケージングを実現する。
【0013】
即ち、従来技術によるＭＥＭＳセンサー及びＡＳＩＣチップのパッケージング方式では、各ユニットに対してそれぞれ保護カバーを付与する必要があり、これにより加工効率は低く且つコストは高いなどの問題があり、且つ、保護カバーを付与する方式は、加工精度は悪く、高密度パッケージングの発展のニーズを満たすことができないなどの問題、そして、パッケージング体積は大きく、半導体パッケージングの小型化及び薄型化の発展のニーズを満たすことができないなどの問題がある。
【0014】
これに鑑みて、本願の実施例は、プラスチックパッケージキャビティ構造の作製方法を提供し、埋込パッケージング基板の上部に銅ピラーウォールを加工することにより、パッケージング後にプラスチックパッケージキャビティを形成させることができ、従来のプラスチックパッケージキャビティ構造は、各ユニットに対してそれぞれ保護カバーを付与する必要があるため、加工効率は低く且つコストは高く、加工精度は悪く、高密度パッケージングの発展のニーズなどを満たすことができず、パッケージング体積は大きく、半導体パッケージングの小型化及び薄型化の発展のニーズを満たすことができないなどの問題をある程度解決できる。
【0015】
図２は、本願の実施例によって提供されるプラスチックパッケージキャビティ構造の断面図を示す。
【0016】
図２に示されるとおり、本願の実施例によって提供されるプラスチックパッケージキャビティ構造は、埋込パッケージングフレームと、前記埋込パッケージングフレームの中に埋め込まれるチップセットと、埋込パッケージングフレームの下面を取り囲んで設けられるプラスチックパッケージ層３００とを含んでもよい。チップセットは、積層して設けられる第１チップ２１０及び第２チップ２２０を含み、且つ、前記第１チップ２１０及び前記第２チップ２２０の端子は背中合わせに設けられる。
【0017】
プラスチックパッケージキャビティ構造は、高さ方向に沿って、それぞれ前記埋込パッケージングフレームの絶縁層を貫通する第１キャビティ及び第１ビアピラー１０２を含む。チップセットは、前記第１キャビティの中に設けられ、前記チップセットと前記第１キャビティとの隙間の中に設けられるパッケージング層４００と、前記埋込パッケージングフレームの上面に設けられる第１回路層５００及び第２ビアピラー６００と、前記第１回路層５００に設けられる第１媒体層７００及び第２回路層８００をさらに含み、前記第１媒体層７００、前記埋込パッケージングフレームの絶縁層をこの順に貫通する貫通ビアホール１０３をさらに含む。
【0018】
前記埋込パッケージングフレームの下面に設けられる第３回路層と、埋込パッケージングフレームの下面を取り囲んで設けられるサポートピラーウォール３１０とをさらに含み、第３回路層は、機能回路層９１０と、回路ウォール９２０とを含んでもよく、サポートピラーウォール３１０は、対応して回路ウォール９２０に設けられてもよい。即ち、前記第３回路層にサポートピラーウォールが設けられる。前記第３回路層の下面に設けられる受動素子２５０と、前記埋込パッケージングフレームの下面及び前記第３回路層と前記サポートピラーウォール３１０の外側に設けられるプラスチックパッケージ層３００であり、即ち、前記サポートピラーウォールの外側に沿ってプラスチックパッケージ層３００が形成される。前記プラスチックパッケージ層３００と前記埋込パッケージングフレームの下面との間は前記貫通ビアホール１０３に連通する第２キャビティ３４０を備える。
【0019】
チップセットは複数設けられてもよく、実際のニーズに応じて具体的に決定すればよいということを理解されたい。これに対応して、第１キャビティは複数設けられてもよく、それぞれ、複数のチップセットを埋め込むために用いられる。プラスチックパッケージ層３００とパッケージング基板の下面との間に形成される第２キャビティ３４０は、全てのチップセットを覆うことができ、これにより高密度集積化パッケージングの形成を実現する。
【0020】
本願の実施例によって提供されるプラスチックパッケージキャビティ構造は、積層して設けられる第１チップ２１０及び第２チップ２２０からなるチップセットを積み重ねてパッケージング基板の内部に埋め込み、パッケージングすることにより、パッケージング層４００のブラインドビアによってパッケージング基板との電気的接続を実現し、埋込パッケージング基板の上部（即ち、下面）に銅ピラーウォールを加工することにより、パッケージング後にプラスチックパッケージキャビティを形成させることができ、高密度集積化パッケージングを実現でき、精度は高く、且つ、パッケージング体積の小型化及びパッケージング効率が高いなどの利点を有する。
【0021】
一部の実施例では、埋込パッケージングフレームはポリマーフレームである。フレームは、ポリマーシートとして用いられるポリマー又はプリプレグ（ｐｒｅｐｒｅｇ）として用いられるガラス繊維強化ポリマーによって構成されてもよい。それは、１つ又は複数の層を備えてもよい。
【0022】
本実施形態において言及されるビアピラー（例えば、第１ビアピラー１０２又は第２ビアピラー６００）は、貫通ビアホールを有する銅ピラーを少なくとも１つ、ＩＯチャネルとして含んでもよく、これによって層間の導通を実現し、複数のビアピラーのサイズ及び／又は形状は、同じでもよいし、異なってもよい。ビアピラーは、中実の銅ピラーであってもよいし、表面に銅メッキが施された中空ピラーであってもよく、好ましくは、ビアピラーは、貫通ビアホールを有する複数の銅ピラーを、ＩＯチャネルとして含み、ビアピラーの端部はパッケージング層に揃ってもよい。
【0023】
前記チップセットにおいて、第１チップ２１０は、複数の端子２１１と１つのセンシング部品２１２とを備えるセンシングチップ（例えば、ＭＥＭＳセンシングチップ）であってもよい。且つ、第１チップ２１０の端子面は前記第１キャビティの底部に実装される。センシング部品２１２の表面は露出し、即ち、センシング部品の表面は第３回路層によって覆われない。即ち、前記第１チップのセンシング部品の表面は前記第２キャビティに露出し、前記貫通ビアホールによって外部に連通する。これにより、センシングチップは第２キャビティ３４０及び貫通ビアホール１０３によって外部の環境負荷を検知することができ、次に、電気信号を第２チップ２２０に出力する。
【0024】
第２チップ２２０と第１チップ２１０は粘性材料２３０によって接続されてもよい。且つ、第２チップ２２０のサイズ（例えば、長さ）は第１チップ２１０及び粘性材料２３０より小さくてもよく、粘性材料２３０のサイズは第１チップ２１０と同じであってもよい。当該粘性材料２３０の粘度はパッケージング層４００の粘度を超えてもよく、これにより、パッケージング層４００が硬すぎるため粘性材料２３０に圧着される時の、チップに対する損傷などを避けることができる。第２チップ２２０は、ＡＳＩＣチップであってもよく、ＡＳＩＣチップは、ＭＥＭＳチップによって出力される電気信号を拡大させて、所定の標準出力信号に変調することができる。
【0025】
一部の実施例では、前記プラスチックパッケージ層３００と前記第３回路層及び前記サポートピラーウォール３１０との間に設けられる第２媒体層３５０をさらに含む。即ち、前記プラスチックパッケージ層３００と前記第２キャビティとの間は第２媒体層をさらに含む。前記第２媒体層３５０は、コンフォーマルコーティングフィルムであってもよい。コンフォーマルコーティングフィルムは、ポリテトラフルオロエチレン（ＰＴＦＥ）フィルム又はポリイミド（ＰＩ）フィルムなどであってもよい。これにより、コンフォーマルコーティングフィルムによって、プラスチックパッケージ層３００をよりよくコンフォーマルコーティングすることができ、効率的に応力を放出させることができる。
【0026】
一部の実施例では、前記サポートピラーウォール３１０は、銅サポートピラーウォールであってもよく、これにより、支持するとともに放熱の役割を果たすことができる。埋込パッケージングフレームのある面を基準面とすると、前記基準面における前記サポートピラーウォール３１０の正投影は、前記基準面における前記回路ウォール９２０の正投影と一部重畳する。
【0027】
一部の実施例では、埋込パッケージングフレームと第１回路層５００との間に第２金属シード層が設けられてもよく、埋込パッケージングフレームと第３回路層との間に第１金属シード層がさらに設けられてもよい。これにより、第１ビアピラー１０２と第１回路層５００との導通及び接続の安定性、信頼性などを向上させ、第１ビアピラー１０２と第３回路層との導通及び接続の安定性、信頼性などを向上させることができる。
【0028】
一部の実施例では、第１媒体層７００と第２回路層８００との間に第３金属シード層がさらに設けられてもよい。これにより、第２ビアピラー６００と第１回路層５００及び第２回路層８００との導通及び接続の安定性、信頼性などを向上させることができる。
【0029】
【0030】
前記製造方法は、以下のステップを含む。図３ａに示されるとおり、埋込パッケージングフレーム１００を用意し、前記埋込パッケージングフレーム１００は、高さ方向に沿って、それぞれ前記埋込パッケージングフレームを貫通する第１キャビティ１０１及び第１ビアピラー１０２を含む－ステップ（ａ）。
【0031】
一般に、後のチップセットの実装のために、複数の第１キャビティ１０１を設けてもよく、複数の第１キャビティ１０１のサイズは、同じでもよいし、異なってもよく、埋め込みたいチップセットの形状及び大きさによって決定され、ここでは限定しない。埋込パッケージングフレーム１００は、ポリマーシートとして用いられるポリマー又はプリプレグ（ｐｒｅｐｒｅｇ）として用いられるガラス繊維強化ポリマーによって構成されてもよい。それは、１つ又は複数の層を備えてもよい。
【0032】
一般に、埋込パッケージングフレーム１００の製造では、珠海越亜の貫通ビアホールピラー技術を用いて、パターンプレーティング又はパネルプレーティングを行うことができ、続いて、選択的エッチングを行って、貫通ビアホールをビアピラーとして製造することができ、その後、ポリマーフィルムなどの誘電体材料を利用し又は安定性を向上させるためにポリマーマトリックス中の編み上げたガラス繊維束によって構成されるプリプレグを利用してラミネートする。一実施形態では、誘電体材料は、Ｈｉｔａｃｈｉ（日立）７０５Ｇである。別の実施形態では、ＭＧＣ８３２ ＮＸＡ ＮＳＦＬＣＡを用いる。もう１つの実施形態では、Ｓｕｍｉｔｏｍｏ（住友） ＧＴ－Ｋを用いることができる。別の実施形態では、Ｓｕｍｉｔｏｍｏ（住友） ＬＡＺ－４７８５シリーズフィルムを用いる。別の実施形態では、Ｓｕｍｉｔｏｍｏ（住友） ＬＡＺ－６７８５シリーズを用いる。代替材料は、ＴａｉｙｏのＨＢＩ及びＺａｒｉｓｔｏ－１２５又はＡｊｉｎｏｍｏｔｏ（味の素）のＡＢＦ ＧＸ材料シリーズを含む。
【0033】
ドリルアンドフィル技術ではなく貫通ビアホールピラーを用いてビアピラーを製造するのは多くの利点を有する。貫通ビアホールピラー技術では、全ての貫通ビアホールを同時に製造することができ、ドリルアンドフィル技術は単独で穴あけする必要があるため、貫通ビアホールピラー技術のほうが早い。また、あけた貫通ビアホールはいずれも円筒形であるが、貫通ビアホールピラーはいかなる形状でもよい。実際には、ドリルアンドフィルされた貫通ビアホールの全てが同じサイズを有するが（公差範囲内）、貫通ビアホールピラーは異なる形状とサイズを有してもよい。且つ、強度を高めるために、好ましくは、ポリマーマトリックスは繊維で強化されたものであり、典型的には、編み上げたガラス繊維束を利用して強化させる。ポリマー内の繊維を含んだプリプレグが、直立した貫通ビアホールピラーにコーティングされて硬化した後、貫通ビアホールピラーの特徴は、滑らかな垂直の側面を備えることである。しかしながら、複合材料に穴あけをする時は、ドリルアンドフィル貫通ビアホールは典型的には傾斜しており、典型的には粗い表面を備え、それは浮遊インダクタンスを誘発して、ノイズをもたらす。
【0034】
一般に、第１ビアピラー１０２は、２５～５００μｍの範囲の幅を備える。円筒形である場合は、ドリルアンドフィルに求められ且つビアピラーによく見られるように、各ビアピラーは、２５～５００μｍの直径を備えてもよい。
【0035】
続いて、図３ｂのように、前記第１キャビティ１０１の底部にチップセットを埋め込む－ステップ（ｂ）。
【0036】
一般に、ステップ（ｂ）で、前記第１キャビティ１０１の底部にチップセットを埋め込むことは、以下を含む。
（ｂ１）前記埋込パッケージングフレーム１００の下面に接着層２４０を付与する。一般に、接着層２４０は、片面接着テープであってもよく、一般に、片面接着テープは市販される熱分解型又は紫外線照射分解型の透明フィルムであり、接着層２４０は、チップセットに対して仮支持及び固定することができる。
（ｂ１）前記埋込パッケージングフレーム１００の下面に接着層２４０を付与する。一般に、接着層２４０は、片面接着テープであってもよく、一般に、片面接着テープは市販される熱分解型又は紫外線照射分解型の透明フィルムであり、接着層２４０は、チップセットに対して仮支持及び固定することができる。
【0037】
（ｂ２）前記チップセットの第２チップ２２０の端子面を前記第１キャビティ１０１内の露出している接着層２４０に付着し、これによって前記第１キャビティ１０１の底部にチップセットを実装する。前記チップセットは、積層して設けられる第１チップ２１０及び前記第２チップ２２０を含み、且つ、前記第１チップ２１０及び前記第２チップ２２０の端子面は背中合わせに設けられ、且つ、第１チップ２１０の端子面は第１キャビティの底部に実装される。一般に、前記チップセットの高さは前記第１キャビティの高さより小さくてもよく、これにより後のプロセスによってチップセットにパッケージング層４００を形成させることができ、埋込パッケージングフレームの表面に他の階層構造を製造する時に、チップセットに付与した負荷を受け止めて、チップセットの損傷などを避けることができる。一般に、第１チップ２１０及び第２チップ２２０の背面は粘性材料２３０で粘着されてもよい。
【0038】
次に、図３ｄに示されるとおり、前記チップセットと前記第１キャビティ１０１の隙間の中にパッケージング層４００を形成させる－ステップ（ｃ）。一般に、当該ステップは、以下を含んでもよい。
（ｃ１）図３ｃのように、前記チップセットと前記第１キャビティ１０１の隙間の中及び前記埋込パッケージングフレーム１００の上面にパッケージング層４００を形成させる。一般に、パッケージング層４００は、純粋な樹脂から選ばれてもよい。
（ｃ１）図３ｃのように、前記チップセットと前記第１キャビティ１０１の隙間の中及び前記埋込パッケージングフレーム１００の上面にパッケージング層４００を形成させる。一般に、パッケージング層４００は、純粋な樹脂から選ばれてもよい。
【0039】
（ｃ２）前記パッケージング層４００を薄くして前記埋込パッケージングフレーム１００の第１ビアピラー１０２の上面及び前記埋込パッケージングフレーム１００の上面を露出させ、前記パッケージング層４００の上面を前記第１ビアピラー１０２の上面及び前記埋込パッケージングフレーム１００の上面に揃わせる。これにより、埋込パッケージングフレーム１００の上面は良好な平坦性を備え、部品の起伏がもたらすビルドアップ導通の難しさを避け、後に埋込パッケージングフレーム１００の上面に第１回路層５００などの作製を行うために役立つ。一般に、研削又はプラズマエッチングなどの方式でパッケージング材料を薄くすることができる。
【0040】
（ｃ３）前記第２チップ２２０の端子２２１にウィンドウを作り、前記パッケージング層４００にブラインドビア４１０を形成させる。一般に、前記ブラインドビア４１０が前記第２チップ２２０の端子２２１に接続され、これは第２チップ２２０と後に作製される第１回路層５００などとの電気的接続のために役立つ。これにより、チップセットとパッケージング基板との電気的接続は、高い集積度及び安定性を有する。一般に、レーザーによる穴あけなどで第２チップ２２０の端子２２１にウィンドウを作り、ブラインドビア４１０を形成させることができる。
【0041】
続いて、図３ｅに示されるとおり、前記埋込パッケージングフレーム１００の上面に第１回路層５００及び第２ビアピラー６００を形成させる－ステップ（ｄ）。一般に、ステップ（ｄ）は、以下を含む。
（ｄ１）前記埋込パッケージングフレーム１００の上面及び前記ブラインドビア４１０の底部と側壁に第２金属シード層を形成させ、一般に、スパッタリングプロセスにより第２金属シード層を形成させることができる。第２金属シード層の素材については、具体的に限定せず、実際のニーズに応じて決定することができ、一般には、チタン、銅であってもよい。
（ｄ１）前記埋込パッケージングフレーム１００の上面及び前記ブラインドビア４１０の底部と側壁に第２金属シード層を形成させ、一般に、スパッタリングプロセスにより第２金属シード層を形成させることができる。第２金属シード層の素材については、具体的に限定せず、実際のニーズに応じて決定することができ、一般には、チタン、銅であってもよい。
【0042】
（ｄ２）前記第２金属シード層に第３フォトレジスト層を付与し、前記第３フォトレジスト層の露光及び現像により第３特徴パターンを形成させ、
（ｄ３）前記第３特徴パターンにおいて電気メッキを施して第１回路層５００を形成させる。一般に、前記第１回路層５００は前記第２チップ２２０の端子面に接続され、
（ｄ４）前記第３フォトレジスト層を取り除き、前記第２金属シード層に第４フォトレジスト層を付与し、前記第４フォトレジスト層の露光及び現像により第４特徴パターンを形成させ、
（ｄ５）前記第４特徴パターンにおいて電気メッキを施して第２ビアピラー６００を形成させ、一般に、第２ビアピラー６００は前記第１ビアピラー１０２に対応して設けられてもよく、
（ｄ６）前記第３フォトレジスト層及び前記第４フォトレジスト層を取り除き、露出している第２金属シード層をエッチングする。
（ｄ３）前記第３特徴パターンにおいて電気メッキを施して第１回路層５００を形成させる。一般に、前記第１回路層５００は前記第２チップ２２０の端子面に接続され、
（ｄ４）前記第３フォトレジスト層を取り除き、前記第２金属シード層に第４フォトレジスト層を付与し、前記第４フォトレジスト層の露光及び現像により第４特徴パターンを形成させ、
（ｄ５）前記第４特徴パターンにおいて電気メッキを施して第２ビアピラー６００を形成させ、一般に、第２ビアピラー６００は前記第１ビアピラー１０２に対応して設けられてもよく、
（ｄ６）前記第３フォトレジスト層及び前記第４フォトレジスト層を取り除き、露出している第２金属シード層をエッチングする。
【0043】
次に、図３ｆのように、前記第１回路層５００の上面に第１媒体層７００をラミネートする－ステップ（ｅ）。一般に、ステップ（ｅ）は、以下を含む。
前記第１回路層５００の上面に第１媒体材料をラミネートする。一般に、前記第１媒体材料の高さは第２ビアピラー６００の高さを超える。これにより、後に露出している第２ビアピラー６００を薄くすることにより、後の階層構造の作製などに備え、第２ビアピラー６００の端面を第１媒体層７００に揃わせるために役立つ。
前記第１回路層５００の上面に第１媒体材料をラミネートする。一般に、前記第１媒体材料の高さは第２ビアピラー６００の高さを超える。これにより、後に露出している第２ビアピラー６００を薄くすることにより、後の階層構造の作製などに備え、第２ビアピラー６００の端面を第１媒体層７００に揃わせるために役立つ。
【0044】
前記第１媒体材料を薄くして第２ビアピラー６００の上面（端面）を露出させて、上面が前記ビアピラーの上面に揃う第１媒体層７００を形成させる。一般に、研削又はプラズマエッチングなどの方式で第１媒体材料を薄くすることができる。
【0045】
続いて、図３ｇのように、前記第１媒体層７００の上面に第２回路層８００を形成させ、前記埋込パッケージングフレームの下面に、第３回路層と、埋込パッケージングフレームを取り囲んで設けられるサポートピラーウォール３１０とを形成させる－ステップ（ｆ）。一般に、ステップ（ｆ）で、前記第１媒体層７００の上面に第２回路層８００を形成させることは、以下を含む。
（ｆ１）前記第１媒体層７００の上面に第３金属シード層を形成させ、一般に、スパッタリングプロセスにより第３金属シード層を形成させることができる。第３金属シード層の素材については、具体的に限定せず、実際のニーズに応じて決定することができ、一般には、チタン、銅であってもよく、
（ｆ２）前記第３金属シード層に第５フォトレジスト層を付与し、前記第５フォトレジスト層の露光及び現像により第５特徴パターンを形成させ、
（ｆ３）前記第５特徴パターンにおいて電気メッキを施して第２回路層８００を形成させ、前記第２回路層８００は前記第２ビアピラー６００によって前記第１回路層５００に接続され、
（ｆ４）前記第５フォトレジスト層を取り除き、露出している第３金属シード層をエッチングする。
（ｆ１）前記第１媒体層７００の上面に第３金属シード層を形成させ、一般に、スパッタリングプロセスにより第３金属シード層を形成させることができる。第３金属シード層の素材については、具体的に限定せず、実際のニーズに応じて決定することができ、一般には、チタン、銅であってもよく、
（ｆ２）前記第３金属シード層に第５フォトレジスト層を付与し、前記第５フォトレジスト層の露光及び現像により第５特徴パターンを形成させ、
（ｆ３）前記第５特徴パターンにおいて電気メッキを施して第２回路層８００を形成させ、前記第２回路層８００は前記第２ビアピラー６００によって前記第１回路層５００に接続され、
（ｆ４）前記第５フォトレジスト層を取り除き、露出している第３金属シード層をエッチングする。
【0046】
一般に、ステップ（ｆ）で、前記埋込パッケージングフレームの下面に、第３回路層と、埋込パッケージングフレームを取り囲んで設けられるサポートピラーウォール３１０とを形成させることは、以下を含む。
（ｆ５）埋込パッケージングフレームの下面に付与される接着層２４０を取り除き、
（ｆ６）前記埋込パッケージングフレームの下面に第１金属シード層を形成させ、一般に、スパッタリングプロセスにより第１金属シード層を形成させることができる。第１金属シード層の素材については、具体的に限定せず、実際のニーズに応じて決定することができ、一般には、チタン、銅であってもよく、
（ｆ７）前記第１金属シード層に第１フォトレジスト層を付与し、前記第１フォトレジスト層の露光及び現像により第１特徴パターンを形成させ、
（ｆ８）前記第１特徴パターンにおいて電気メッキを施して第３回路層を形成させ、前記第３回路層は、機能回路層９１０と、回路ウォール９２０とを含んでもよく、サポートピラーウォール３１０は、対応して回路ウォール９２０に設けられてもよく、第１チップ２１０のセンシング部品２１２の表面が露出し、即ち、センシング部品の表面は第３回路層によって覆われない。
（ｆ５）埋込パッケージングフレームの下面に付与される接着層２４０を取り除き、
（ｆ６）前記埋込パッケージングフレームの下面に第１金属シード層を形成させ、一般に、スパッタリングプロセスにより第１金属シード層を形成させることができる。第１金属シード層の素材については、具体的に限定せず、実際のニーズに応じて決定することができ、一般には、チタン、銅であってもよく、
（ｆ７）前記第１金属シード層に第１フォトレジスト層を付与し、前記第１フォトレジスト層の露光及び現像により第１特徴パターンを形成させ、
（ｆ８）前記第１特徴パターンにおいて電気メッキを施して第３回路層を形成させ、前記第３回路層は、機能回路層９１０と、回路ウォール９２０とを含んでもよく、サポートピラーウォール３１０は、対応して回路ウォール９２０に設けられてもよく、第１チップ２１０のセンシング部品２１２の表面が露出し、即ち、センシング部品の表面は第３回路層によって覆われない。
【0047】
（ｆ９）前記第１フォトレジスト層を取り除き、前記第１金属シード層に第２フォトレジスト層を付与し、前記第２フォトレジスト層の露光及び現像により第２特徴パターンを形成させ、
（ｆ１０）図３ｈのように、前記第２特徴パターンにおいて電気メッキを施してサポートピラーウォール３１０を形成させる。一般に、前記サポートピラーウォール３１０は、銅のサポートピラーウォール３１０であってもよく、これにより、支持するとともに放熱の役割を果たすことができる。埋込パッケージングフレームのある面を基準面とすると、前記基準面における前記サポートピラーウォール３１０の正投影は、前記基準面における前記回路ウォール９２０の正投影と一部重畳する。
（ｆ１０）図３ｈのように、前記第２特徴パターンにおいて電気メッキを施してサポートピラーウォール３１０を形成させる。一般に、前記サポートピラーウォール３１０は、銅のサポートピラーウォール３１０であってもよく、これにより、支持するとともに放熱の役割を果たすことができる。埋込パッケージングフレームのある面を基準面とすると、前記基準面における前記サポートピラーウォール３１０の正投影は、前記基準面における前記回路ウォール９２０の正投影と一部重畳する。
【0048】
（ｆ１１）前記第２フォトレジスト層を取り除き、露出している第１金属シード層をエッチングする。
【0049】
次に、図３ｉのように、高さ方向に沿って、前記第１媒体層７００、前記埋込パッケージングフレームをこの順に貫通する貫通ビアホール１０３を形成させ、前記チップセットを備える第１パッケージング構造と、チップセットを備えない第２パッケージング構造とを形成させる－ステップ（ｇ）。一般に、機械による穴あけなどの方式で貫通ビアホール１０３を形成させることができ、当該貫通ビアホール１０３、当該第１チップ２１０（即ち、センシングチップ）によって外部の環境負荷を検知することができ、次に、電気信号を第２チップ２２０に出力する。
【0050】
続いて、図２のように、前記第２パッケージング構造の下面に受動素子２５０を実装し、前記埋込パッケージングフレームの下面及び前記回路ウォール９２０と前記サポートピラーウォール３１０の外側にプラスチックパッケージ層３００を形成させる－ステップ（ｈ）。一般に、受動素子２５０を第３回路層における機能回路層９１０の下面に実装してもよい。
【0051】
一般に、前記埋込パッケージングフレームの下面及び前記回路ウォール９２０と前記サポートピラーウォール３１０の外側にプラスチックパッケージ層３００を形成させることは、以下を含む。
前記埋込パッケージングフレームの下面及び前記回路ウォール９２０と前記サポートピラーウォール３１０の外側に第２媒体層３５０をラミネートして、前記受動素子２５０を収容する第２キャビティ３４０を形成させる。これにより、チップセットにおける第１チップ２１０（即ち、ＭＥＭＳセンシングチップ）は、第２キャビティ３４０及び貫通ビアホール１０３によって外部の環境負荷を検知することができ、次に、電気信号を第２チップ２２０（即ち、ＡＳＩＣチップ）に出力する。ＡＳＩＣチップは、ＭＥＭＳチップによって出力される電気信号を拡大させて、所定の標準出力信号に変調する。一般に、第２媒体層３５０は、コンフォーマルコーティングフィルムであってもよい。コンフォーマルコーティングフィルムを用いるのは保護と隔離の役割を果たすことができる。且つ、プラスチックパッケージ層３００は、高い透明度と滑らかさを備え、耐熱性、耐候性、帯電防止性能などを備える。
前記埋込パッケージングフレームの下面及び前記回路ウォール９２０と前記サポートピラーウォール３１０の外側に第２媒体層３５０をラミネートして、前記受動素子２５０を収容する第２キャビティ３４０を形成させる。これにより、チップセットにおける第１チップ２１０（即ち、ＭＥＭＳセンシングチップ）は、第２キャビティ３４０及び貫通ビアホール１０３によって外部の環境負荷を検知することができ、次に、電気信号を第２チップ２２０（即ち、ＡＳＩＣチップ）に出力する。ＡＳＩＣチップは、ＭＥＭＳチップによって出力される電気信号を拡大させて、所定の標準出力信号に変調する。一般に、第２媒体層３５０は、コンフォーマルコーティングフィルムであってもよい。コンフォーマルコーティングフィルムを用いるのは保護と隔離の役割を果たすことができる。且つ、プラスチックパッケージ層３００は、高い透明度と滑らかさを備え、耐熱性、耐候性、帯電防止性能などを備える。
【0052】
前記第２媒体層３５０の表面にプラスチックパッケージ層３００をラミネートする。
【0053】
本願の実施例によって提供されるプラスチックパッケージキャビティ構造及びその作製方法は、ＭＥＭＳセンシングチップ及びＡＳＩＣチップを積み重ねてパッケージング基板の内部に埋め込み、パッケージングすることにより、高密度集積化パッケージングを実現し、埋込パッケージング基板の上部に銅ピラーウォールを加工することにより、パッケージング後にプラスチックパッケージキャビティを形成させることができ、ＭＥＭＳセンシングチップのセンシング部位が露出し、プラスチックパッケージキャビティ構造及び基板を貫通するホールによって外部環境とのセンシングを実現する。これにより、効率は低く、コストは高く、精度は悪く、パッケージング体積の小型化ができないなどの従来技術の技術的課題を解決する。次の利点を有する。ＭＥＭＳセンシングチップとＡＳＩＣチップの高密度集積化パッケージングを実現でき、プラスチックパッケージキャビティ構造のパネルレベル加工により、加工効率を向上させ、コストを削減させ、銅ピラーウォールを設け、コンフォーマルコーティングフィルムを圧着しパッケージングすることによりプラスチックパッケージキャビティを形成させ、保護カバーによって形成されるキャビティと比べて、加工精度はより高く、高密度集積化パッケージングのニーズを満たすことができる。
【0054】
当業者は、上記のいずれかの実施例に関する討論が例示的なものに過ぎず、本開示の範囲（請求項を含む）がこれらの例に限られることを示唆するものではないということを理解できるだろう。本開示の趣旨の下で、上記の実施例又は異なる実施例の技術的特徴を互いに組み合わせることができ、ステップを任意の順番で実施してもよく、上記の本開示の実施例の異なる態様の多くの他の変化が存在してもよく、簡素化のためにそれらは詳細な説明において提供されていない。
【0055】
本開示の特定の実施例を用いて本開示を説明しているが、上記の説明によれば、これらの実施例の多くの差し替え、補正及び変形が当業者にとって自明なものである。
【0056】
本開示の実施例は、特許請求の範囲の広い範囲に入るそのような差し替え、補正及び変形の全てを含もうとする。したがって、本開示の実施例の趣旨と原則において、いずれの省略、補正、同等な差し替え、改善などを行う場合は、そのいずれも本開示の請求範囲に含まれるものとする。
【符号の説明】
【0057】
１００ 埋込パッケージングフレーム、１０１ 第１キャビティ、１０２ 第１ビアピラー、１０３ 貫通ビアホール、２１０ 第１チップ、２１１ 端子、２１２ センシング部品、２２０ 第２チップ、２２１ 端子、２３０ 粘性材料、２４０ 接着層、２５０ 受動素子、３００ プラスチックパッケージ層、３１０ サポートピラーウォール、３４０ 第２キャビティ、３５０ 第２媒体層、４００ パッケージング層、４１０ ブラインドビア、５００ 第１回路層、６００ 第２ビアピラー、７００ 第１媒体層、８００ 第２回路層、９１０ 機能回路層、９２０ 回路ウォール
【図1】
【図2】
【図3a】
【図3b】
【図3c】
【図3d】
【図3e】
【図3f】
【図3g】
【図3h】
【図3i】
