知財求人 - 知財ポータルサイト「IP Force」
▶ アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024056654
(43)【公開日】2024-04-23
(54)【発明の名称】抵抗ベースの物理的複製困難関数
(51)【国際特許分類】
H04L 9/10 20060101AFI20240416BHJP
G06F 7/58 20060101ALI20240416BHJP
【ＦＩ】
H04L9/10 Z
G06F7/58 680
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023175158
(22)【出願日】2023-10-10
(31)【優先権主張番号】17/963,587
(32)【優先日】2022-10-11
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】519383544
【氏名又は名称】アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】ジョナサン・エフライム・デイヴィッド・ハーウィッツ
(72)【発明者】
【氏名】ホセ・ベルナルド・ディン
(57)【要約】
【課題】物理的複製困難関数（ＰＵＦ）装置を開示する。
【解決手段】この装置は、各々が第１の分圧器及び第２の分圧器を含む複数のＰＵＦセルを含む。この装置はまた、複数のＰＵＦセルのうちの少なくとも１つを選択するための選択ユニットと、各選択されたＰＵＦセルに結合された読み出しユニットとを含む判定ユニットを含む。読み出しユニットは、第１の分圧器での第１のアナログ電圧と第２の分圧器での第２のアナログ電圧との差に基づいて、選択されたＰＵＦセルのＰＵＦ値を判定するように構成される。
【選択図】図１
【解決手段】この装置は、各々が第１の分圧器及び第２の分圧器を含む複数のＰＵＦセルを含む。この装置はまた、複数のＰＵＦセルのうちの少なくとも１つを選択するための選択ユニットと、各選択されたＰＵＦセルに結合された読み出しユニットとを含む判定ユニットを含む。読み出しユニットは、第１の分圧器での第１のアナログ電圧と第２の分圧器での第２のアナログ電圧との差に基づいて、選択されたＰＵＦセルのＰＵＦ値を判定するように構成される。
【選択図】図１
【特許請求の範囲】
【請求項1】
物理的複製困難関数、ＰＵＦ、装置であって、
複数のＰＵＦセルであって、各ＰＵＦセルが、
第１の測定点において、互いに直列に接続された第１の抵抗器及び第２の抵抗器を備える、第１の分圧器と、
前記第１の分圧器に並列に結合され、かつ第２の測定点において、互いに直列に接続された第３の抵抗器及び第４の抵抗器を備える、第２の分圧器と、を備える、複数のＰＵＦセルと、
を備える、複数のＰＵＦセルと、
判定ユニットであって、
前記複数のＰＵＦセルのうちの少なくとも１つを選択するための選択ユニットと、
選択された各ＰＵＦセルの前記第１の結合点及び前記第２の結合点に結合される読み出しユニットであって、
前記第１の分圧器及び前記第２の分圧器に対し入力電圧が印加されるとき、前記第１の測定点における第１のアナログ電圧と前記第２の測定点における第２のアナログ電圧との差に基づいて、前記選択されたＰＵＦセルのＰＵＦ値を判定するように構成されている、読み出しユニットと、
を備える、判定ユニットと、
を備える、ＰＵＦ装置。
複数のＰＵＦセルであって、各ＰＵＦセルが、
第１の測定点において、互いに直列に接続された第１の抵抗器及び第２の抵抗器を備える、第１の分圧器と、
前記第１の分圧器に並列に結合され、かつ第２の測定点において、互いに直列に接続された第３の抵抗器及び第４の抵抗器を備える、第２の分圧器と、を備える、複数のＰＵＦセルと、
を備える、複数のＰＵＦセルと、
判定ユニットであって、
前記複数のＰＵＦセルのうちの少なくとも１つを選択するための選択ユニットと、
選択された各ＰＵＦセルの前記第１の結合点及び前記第２の結合点に結合される読み出しユニットであって、
前記第１の分圧器及び前記第２の分圧器に対し入力電圧が印加されるとき、前記第１の測定点における第１のアナログ電圧と前記第２の測定点における第２のアナログ電圧との差に基づいて、前記選択されたＰＵＦセルのＰＵＦ値を判定するように構成されている、読み出しユニットと、
を備える、判定ユニットと、
を備える、ＰＵＦ装置。
【請求項2】
前記複数のＰＵＦセルの各々が、
前記ＰＵＦセルを選択するための前記選択ユニットによって制御可能である選択機構を更に備える、請求項１に記載のＰＵＦ装置。
前記ＰＵＦセルを選択するための前記選択ユニットによって制御可能である選択機構を更に備える、請求項１に記載のＰＵＦ装置。
【請求項3】
前記選択機構が、
第１のセル有効化スイッチを備え、前記第１のセル有効化スイッチが、前記第１の分圧器、前記第２の分圧器及び第１の電圧供給線に結合され、それにより、前記第１の分圧器及び前記第２の分圧器が、前記第１のセル有効化スイッチによって、前記第１の電圧供給線に切り替え可能に結合され、
前記第１のセル有効化スイッチの状態が、前記選択ユニットによって制御され、
ＰＵＦセルを選択することが、前記第１の分圧器及び前記第２の分圧器を前記第１の電圧供給線に結合するように、前記ＰＵＦセル内の前記第１のセル有効化スイッチの前記状態を設定することを含む、請求項２に記載のＰＵＦ装置。
第１のセル有効化スイッチを備え、前記第１のセル有効化スイッチが、前記第１の分圧器、前記第２の分圧器及び第１の電圧供給線に結合され、それにより、前記第１の分圧器及び前記第２の分圧器が、前記第１のセル有効化スイッチによって、前記第１の電圧供給線に切り替え可能に結合され、
前記第１のセル有効化スイッチの状態が、前記選択ユニットによって制御され、
ＰＵＦセルを選択することが、前記第１の分圧器及び前記第２の分圧器を前記第１の電圧供給線に結合するように、前記ＰＵＦセル内の前記第１のセル有効化スイッチの前記状態を設定することを含む、請求項２に記載のＰＵＦ装置。
【請求項4】
前記選択機構が、
第１のアドレッシングスイッチであって、前記第１の測定点及び前記読み出しユニットに結合されて、それにより、前記第１の測定点が、前記第１のアドレッシングスイッチによって、前記読み出しユニットに切り替え可能に結合される、第１のアドレッシングスイッチと、
第２のアドレッシングスイッチであって、前記第２の測定点及び前記読み出しユニットに結合され、それにより、前記第２の結合点が、前記第２のアドレッシングスイッチによって、前記読み出しユニットに切り替え可能に結合される、第２のアドレッシングスイッチと、
を備え、
前記第１のアドレッシングスイッチの状態及び前記第２のアドレッシングスイッチの状態が、前記選択ユニットによって制御され、
ＰＵＦセルを選択することが、前記第１の測定点を前記読み出しユニットに結合するように、前記ＰＵＦセル内の前記第１のアドレッシングスイッチの前記状態を設定することと、前記第２の測定点を前記読み出しユニットに結合するように、前記ＰＵＦセル内の前記第２のアドレッシングスイッチの前記状態を設定することと、を含む、請求項２に記載のＰＵＦ装置。
第１のアドレッシングスイッチであって、前記第１の測定点及び前記読み出しユニットに結合されて、それにより、前記第１の測定点が、前記第１のアドレッシングスイッチによって、前記読み出しユニットに切り替え可能に結合される、第１のアドレッシングスイッチと、
第２のアドレッシングスイッチであって、前記第２の測定点及び前記読み出しユニットに結合され、それにより、前記第２の結合点が、前記第２のアドレッシングスイッチによって、前記読み出しユニットに切り替え可能に結合される、第２のアドレッシングスイッチと、
を備え、
前記第１のアドレッシングスイッチの状態及び前記第２のアドレッシングスイッチの状態が、前記選択ユニットによって制御され、
ＰＵＦセルを選択することが、前記第１の測定点を前記読み出しユニットに結合するように、前記ＰＵＦセル内の前記第１のアドレッシングスイッチの前記状態を設定することと、前記第２の測定点を前記読み出しユニットに結合するように、前記ＰＵＦセル内の前記第２のアドレッシングスイッチの前記状態を設定することと、を含む、請求項２に記載のＰＵＦ装置。
【請求項5】
前記選択機構が、
第１のアクセススイッチであって、前記第１の抵抗器に結合されて、それにより、高電圧供給線及び前記第１の測定点が、前記第１の抵抗器及び前記第１のアクセススイッチによって互いに切り替え可能に結合される、第１のアクセススイッチと、
第２のアクセススイッチであって、前記第２の抵抗器に結合されて、それにより、低電圧供給線及び前記第１の測定点が、前記第２の抵抗器及び前記第２のアクセススイッチによって互いに切り替え可能に結合される、第２のアクセススイッチと、
第３のアクセススイッチであって、前記第３の抵抗器に結合されて、それにより、前記高電圧供給線及び前記第２の測定点が、前記第３の抵抗器及び前記第３のアクセススイッチによって互いに切り替え可能に結合される、第３のアクセススイッチと、
第４のアクセススイッチであって、前記第４の抵抗器に結合されて、それにより、前記低電圧供給線及び前記第２の測定点が、前記第４の抵抗器及び前記第４のアクセススイッチによって互いに切り替え可能に結合される、第４のアクセススイッチと、
を備え、
前記第１のアクセススイッチの状態、前記第２のアクセススイッチの状態、前記第３のアクセススイッチの状態、及び前記第４のアクセススイッチの状態が、前記選択ユニットによって制御される、請求項２に記載のＰＵＦ装置。
第１のアクセススイッチであって、前記第１の抵抗器に結合されて、それにより、高電圧供給線及び前記第１の測定点が、前記第１の抵抗器及び前記第１のアクセススイッチによって互いに切り替え可能に結合される、第１のアクセススイッチと、
第２のアクセススイッチであって、前記第２の抵抗器に結合されて、それにより、低電圧供給線及び前記第１の測定点が、前記第２の抵抗器及び前記第２のアクセススイッチによって互いに切り替え可能に結合される、第２のアクセススイッチと、
第３のアクセススイッチであって、前記第３の抵抗器に結合されて、それにより、前記高電圧供給線及び前記第２の測定点が、前記第３の抵抗器及び前記第３のアクセススイッチによって互いに切り替え可能に結合される、第３のアクセススイッチと、
第４のアクセススイッチであって、前記第４の抵抗器に結合されて、それにより、前記低電圧供給線及び前記第２の測定点が、前記第４の抵抗器及び前記第４のアクセススイッチによって互いに切り替え可能に結合される、第４のアクセススイッチと、
を備え、
前記第１のアクセススイッチの状態、前記第２のアクセススイッチの状態、前記第３のアクセススイッチの状態、及び前記第４のアクセススイッチの状態が、前記選択ユニットによって制御される、請求項２に記載のＰＵＦ装置。
【請求項6】
前記複数のＰＵＦセルの各々に対して、前記選択ユニットが、選択信号線に選択制御信号を印加することによって、前記選択機構を制御するために使用する、前記選択ユニットが、前記選択信号線で、前記選択機構に結合される、請求項２に記載のＰＵＦ装置。
【請求項7】
前記複数のＰＵＦセルが、行及び列の行列として編成され、
前記行列内の各行に対して、特定の行のＰＵＦセルの選択信号線に印加される選択制御信号が、その特定の行内のＰＵＦセルの各々における前記選択機構を制御するように、前記ＰＵＦセルが、選択信号線を共有する、請求項６に記載のＰＵＦ装置。
前記行列内の各行に対して、特定の行のＰＵＦセルの選択信号線に印加される選択制御信号が、その特定の行内のＰＵＦセルの各々における前記選択機構を制御するように、前記ＰＵＦセルが、選択信号線を共有する、請求項６に記載のＰＵＦ装置。
【請求項8】
前記複数のＰＵＦセルが、行及び列の行列として編成され、前記装置が、
前記行列の各列に対して、第２のセル有効化スイッチを更に備え、前記第２のセル有効化スイッチが、第２の電圧供給線と、前記列の各ＰＵＦセルの前記第１の分圧器及び前記第２の分圧器と、に結合されて、それにより、前記行列の列の各ＰＵＦセルにおける前記第１の分圧器及び前記第２の分圧器が、それぞれの第２のセル有効化スイッチによって、前記第２の電圧供給線に結合され、
前記第２のセル有効化スイッチの状態が、前記選択ユニットによって制御され、
ＰＵＦセルを選択することが、前記第１の分圧器及び前記第２の分圧器を前記第２の電圧供給線に結合するように、前記ＰＵＦセルが位置する前記列の前記第２のセル有効化スイッチの前記状態を設定することを含む、請求項１に記載のＰＵＦ装置。
前記行列の各列に対して、第２のセル有効化スイッチを更に備え、前記第２のセル有効化スイッチが、第２の電圧供給線と、前記列の各ＰＵＦセルの前記第１の分圧器及び前記第２の分圧器と、に結合されて、それにより、前記行列の列の各ＰＵＦセルにおける前記第１の分圧器及び前記第２の分圧器が、それぞれの第２のセル有効化スイッチによって、前記第２の電圧供給線に結合され、
前記第２のセル有効化スイッチの状態が、前記選択ユニットによって制御され、
ＰＵＦセルを選択することが、前記第１の分圧器及び前記第２の分圧器を前記第２の電圧供給線に結合するように、前記ＰＵＦセルが位置する前記列の前記第２のセル有効化スイッチの前記状態を設定することを含む、請求項１に記載のＰＵＦ装置。
【請求項9】
各ＰＵＦセルに対して、前記第１の抵抗器及び前記第３の抵抗器が、マッチングされた抵抗器であり、前記第２の抵抗器及び第４の抵抗器が、マッチングされた抵抗器である、請求項１に記載のＰＵＦ装置。
【請求項10】
前記第１の抵抗器、第２の抵抗器、第３の抵抗器及び第４の抵抗器の各々が、１つ以上のユニット抵抗器を備える、請求項９に記載のＰＵＦ装置。
【請求項11】
前記第１の分圧器及び前記第２の分圧器を構成する前記複数のユニット抵抗器が、前記第１の分圧器を構成する前記ユニット抵抗器の質量中心が、前記第２の分圧器を構成する前記ユニット抵抗器の質量中心と実質的に同じであるように配置される、請求項１０に記載のＰＵＦ装置。
【請求項12】
前記読み出しユニットが、前記選択されたＰＵＦセルの前記第１の測定点及び前記第２の測定点に結合されており、かつ前記第１のアナログ電圧と前記第２のアナログ電圧との間の差のデジタル表現を生成するように構成されている、アナログ－デジタル変換器、ＡＤＣを更に備え、
前記ＰＵＦ装置が、少なくとも１つのＡＤＣ基準電圧を前記ＡＤＣに供給するための電圧基準生成器を更に備え、前記少なくとも１つのＡＤＣ基準電圧は、前記入力電圧の変化が前記少なくとも１つのＡＤＣ基準電圧の変化によって反映されるように前記入力電圧と関連付けられ、
前記電圧基準生成器が、前記少なくとも１つのＡＤＣ基準電圧を生成するためのＰＵＦセルの少なくとも一部の比率変更された複製を備える、請求項１に記載のＰＵＦ装置。
前記ＰＵＦ装置が、少なくとも１つのＡＤＣ基準電圧を前記ＡＤＣに供給するための電圧基準生成器を更に備え、前記少なくとも１つのＡＤＣ基準電圧は、前記入力電圧の変化が前記少なくとも１つのＡＤＣ基準電圧の変化によって反映されるように前記入力電圧と関連付けられ、
前記電圧基準生成器が、前記少なくとも１つのＡＤＣ基準電圧を生成するためのＰＵＦセルの少なくとも一部の比率変更された複製を備える、請求項１に記載のＰＵＦ装置。
【請求項13】
前記電圧基準生成器が、前記入力電圧を受信し、かつ前記入力電圧に基づいて、前記少なくとも１つのＡＤＣ基準電圧を生成する、請求項１２に記載のＰＵＦ装置。
【請求項14】
前記電圧基準生成器が、ＰＵＦセルの少なくとも１つの電流経路の比率変更された複製を備え、前記入力電圧が、前記ＰＵＦセルの前記比率変更された複製に対して印加され、前記少なくとも１つのＡＤＣ基準電圧が、前記ＰＵＦセルの前記比率変更された複製の分圧器から導出される、請求項１３に記載のＰＵＦ装置。
【請求項15】
前記複数のＰＵＦセルが、行及び列の行列として編成され、
前記ＰＵＦセルの行列が、複数のグループ化された列として編成され、各グループ化された列が、２列以上のＰＵＦセルの列を含み、
前記判定ユニットが、各グループ化された列に対して、読み出しユニットを備え、
各読み出しユニットが、ＰＵＦ値の判定のために、前記グループ化された列内の前記列のうちのいずれか１つを選択するためのマルチプレクサを備える、請求項１４に記載のＰＵＦ装置。
前記ＰＵＦセルの行列が、複数のグループ化された列として編成され、各グループ化された列が、２列以上のＰＵＦセルの列を含み、
前記判定ユニットが、各グループ化された列に対して、読み出しユニットを備え、
各読み出しユニットが、ＰＵＦ値の判定のために、前記グループ化された列内の前記列のうちのいずれか１つを選択するためのマルチプレクサを備える、請求項１４に記載のＰＵＦ装置。
【請求項16】
複数のＰＵＦセルのうちの１つであるＰＵＦセルを使用してＰＵＦ値を判定する方法であって、
前記ＰＵＦセルを選択することであって、前記ＰＵＦセルが、抵抗器のＨブリッジを備え、前記ＰＵＦセルを選択することが、前記Ｈブリッジにわたる供給電圧によって、前記ＰＵＦセルが有効化されることをもたらし、前記Ｈブリッジの前記２つの測定点が、読み出しユニットに結合される、前記ＰＵＦセルを選択することと、
前記読み出しユニットによって、前記ＰＵＦセルの前記２つの測定点における前記アナログ電圧に基づいて、前記ＰＵＦセルの前記ＰＵＦ値を判定することと、
を含む、方法。
前記ＰＵＦセルを選択することであって、前記ＰＵＦセルが、抵抗器のＨブリッジを備え、前記ＰＵＦセルを選択することが、前記Ｈブリッジにわたる供給電圧によって、前記ＰＵＦセルが有効化されることをもたらし、前記Ｈブリッジの前記２つの測定点が、読み出しユニットに結合される、前記ＰＵＦセルを選択することと、
前記読み出しユニットによって、前記ＰＵＦセルの前記２つの測定点における前記アナログ電圧に基づいて、前記ＰＵＦセルの前記ＰＵＦ値を判定することと、
を含む、方法。
【請求項17】
ＰＵＦ装置であって、
少なくとも１つの構成要素を備えるＰＵＦセルと、
読み出しユニットと、
を備え、前記読み出しユニットが、
前記ＰＵＦセルから受信したアナログ値を変換するためのアナログ－デジタル変換器であって、前記アナログ値が、前記ＰＵＦセル内の前記少なくとも１つの構成要素と、前記ＰＵＦセルに印加される刺激電圧と、に依存する、アナログ－デジタル変換器と、
前記アナログ－デジタル変換器に基準電圧を供給するように構成された基準生成器と、
を備え、
前記基準電圧が、刺激電圧の変化が基準電圧の変化を引き起こすように、前記刺激電圧に依存するか、又は
前記刺激電圧が、基準電圧の変化が刺激電圧の変化を引き起こすように、前記基準電圧に依存する、ＰＵＦ装置。
少なくとも１つの構成要素を備えるＰＵＦセルと、
読み出しユニットと、
を備え、前記読み出しユニットが、
前記ＰＵＦセルから受信したアナログ値を変換するためのアナログ－デジタル変換器であって、前記アナログ値が、前記ＰＵＦセル内の前記少なくとも１つの構成要素と、前記ＰＵＦセルに印加される刺激電圧と、に依存する、アナログ－デジタル変換器と、
前記アナログ－デジタル変換器に基準電圧を供給するように構成された基準生成器と、
を備え、
前記基準電圧が、刺激電圧の変化が基準電圧の変化を引き起こすように、前記刺激電圧に依存するか、又は
前記刺激電圧が、基準電圧の変化が刺激電圧の変化を引き起こすように、前記基準電圧に依存する、ＰＵＦ装置。
【請求項18】
前記基準生成器が、前記ＰＵＦセルの少なくとも一部の複製を更に備え、
前記基準生成器が、前記刺激電圧及び前記ＰＵＦセルの前記少なくとも一部の前記複製を使用して、前記基準電圧を生成するように構成される、請求項１７に記載のＰＵＦ装置。
前記基準生成器が、前記刺激電圧及び前記ＰＵＦセルの前記少なくとも一部の前記複製を使用して、前記基準電圧を生成するように構成される、請求項１７に記載のＰＵＦ装置。
【請求項19】
前記ＰＵＦセルが、分圧器を備え、前記ＰＵＦセルの前記複製が、前記分圧器の複製を備え、
前記刺激電圧が、前記分圧器の前記複製に印加され、前記基準電圧が、前記分圧器の前記複製から導出される、請求項１８に記載のシステム。
前記刺激電圧が、前記分圧器の前記複製に印加され、前記基準電圧が、前記分圧器の前記複製から導出される、請求項１８に記載のシステム。
【請求項20】
前記ＰＵＦセルの前記複製内の前記少なくとも１つの構成要素が、前記ＰＵＦセル内の前記少なくとも１つの構成要素と同一であるか、又は前記ＰＵＦセルの前記少なくとも１つの構成要素のより小さい、スケーリングされたバージョンである、請求項１８に記載の読み出しユニット。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、抵抗ベースの物理的複製困難関数（ＰＵＦ）に関する。
【背景技術】
【0002】
物理的複製困難関数（物理的に複製不可能な関数とも呼ばれる場合もある）又は「ＰＵＦ」は、所与の入力（「チャレンジ」）に対して「フィンガープリント」とみなすことができるような、その特定のＰＵＦに固有のものである出力（「レスポンス」）を生成することができる物理的実体である。この機能は、通常、製造上のわずかなばらつきにより各デバイスでランダムに異なる特徴に、出力が依存するようにＰＵＦを設計することで得られる。したがって、ＰＵＦは、その回路レイアウトが完全にわかっていても、正しいフィンガープリントで容易に複製することはできない。レスポンスは、例えば、ＰＵＦを含むデバイスとの間の通信を安全にするための暗号化動作において、又はＰＵＦ等を含むデバイスのアイデンティティを認証するプロセスにおいて、様々な異なる目的に使用され得る。
【0003】
ＰＵＦ装置は、１つ以上のＰＵＦセルを備え得、各ＰＵＦセルは、わずかな製造上のばらつきのために、各デバイスでランダムに異なるいくつかの物理的特徴と、ＰＵＦセルの各々からＰＵＦ値を読み出すように構成されたいくつかの判定回路と、を備え得る。ＰＵＦ装置は、判定回路がＰＵＦセルの各々からランダムなＰＵＦ値を読み出し、ＰＵＦ値に基づく持続的な乱数を生成することができるように構成され得る。持続的な乱数は、次いで、「チャレンジ」への「レスポンス」の判定の一部として使用され得る。例えば、ＰＵＦ装置は、別の回路から「チャレンジ」を受信し、判定回路は、次いで、ＰＵＦセルから持続的な乱数を読み取り、かつＰＵＦ装置は、次いで、「チャレンジ」及び持続的な乱数に基づいて「レスポンス」を判定し得る（例えば、ハッシュ、又はＸＯＲ等の何らかの暗号演算、又は「チャレンジ」及び持続的な乱数を使用した暗号化を実行することにより）。持続的な乱数は、その値が異なるＰＵＦ装置間のマイナーなランダムな製造上のばらつきに左右されるという点でランダムである。したがって、設計が同一でも、異なるＰＵＦ装置の場合には、それぞれ異なる持続的な乱数を生成するはずである。乱数は、経時的に、同じままか又は許容限度内で同じままのはずであると言う点で「持続的」である。例えば、ＰＵＦ装置により生成される持続的な乱数は、デバイスの信頼できるフィンガープリントとして機能することができるように、生成されるたびに同じであるはずである（又は、例えば、誤り訂正符号、ＥＣＣを使用して修正することができるように、許容可能な限界内で同じままであるはずである）。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示は、持続的な乱数（ＰＵＦ出力）を生成するためのＰＵＦ装置に関する。この乱数は、ＰＵＦ装置の各特定の例が、ＰＵＦ装置の他の全ての例に対してランダムに異なる数を生成するはずであると言う点でランダムであり、ＰＵＦ装置の各特定の例が許容誤差内で同じ数を繰り返し生成するはずであると言う点で持続的である。乱数は、各々がフル抵抗器ブリッジ又はＨブリッジ（例えば、一対の分圧器）を備える、１つ以上のＰＵＦセルを選択し、かつブリッジの両側間のランダムインピーダンス差を正確かつ確実に示すＰＵＦ値を判定することにより判定され、それに基づいて乱数、すなわちＰＵＦ出力が生成される。抵抗器間のランダムな製造上の差は、生成された乱数にランダム性を作り出す。更に、ランダムな製造上の差は経時的に比較的安定しているはずなので、生成された乱数は持続的であるはずである。
【0005】
各ＰＵＦセルからの出力は、一対のアナログ信号、すなわちＨブリッジの各側からの１つの信号であり得る。次いで、これら２つの信号間の差を、ＰＵＦセル外部の回路が使用して（例えば、判定ユニット又は回路内で）、そのＰＵＦセルの持続的なランダムＰＵＦ値を判定することができる。一対のアナログ信号を出力することにより、各ＰＵＦセル内の構成要素の数は最小化され得る。これは、ＰＵＦセルのアレイのサイズ及びコストを削減するのに役立ち、また、系統的なバイアス（例えば、５０：５０超の確率で、Ｈブリッジの片側のインピーダンスが、もう片側のインピーダンスよりも高く見える）の原因となり得る構成要素がほとんどないため、ＰＵＦセルごとに生成されるＰＵＦ値のランダム性を維持するのにも役立ち得る。更に、アナログ信号を出力することは、任意選択的にランダム差の大きさが測定され得ることを意味する。これは、例えば、Ｈブリッジの両側の間に非常に小さいランダムな差を有するＰＵＦセルの使用を排除するためにＰＵＦ装置を最初に構成／較正するときに有用かもしれない。デバイスの老朽化と環境条件に起因するある程度の変化が、経時的に予想され得る。結果として、時間の経過とともに、ＰＵＦ値は、非常に小さなランダムな差を有するＰＵＦセルに対して変化し得る。差の大きさの測定を可能にすることにより、それらのＰＵＦセルを、ＰＵＦ出力を判定する際の使用から除外することが可能であり、それによりＰＵＦ出力の長期持続性が改善される。
【課題を解決するための手段】
【0006】
本開示の第１の態様では、物理的複製困難関数、ＰＵＦ、装置が提供され、装置は、複数のＰＵＦセルであって、各ＰＵＦセルが、第１の測定点において、互いに直列に接続された第１の抵抗器及び第２の抵抗器を備える、第１の分圧器と、第１の分圧器に並列に結合され、かつ第２の測定点において、互いに直列に接続された第３の抵抗器及び第４の抵抗器を備える、第２の分圧器と、を備える、複数のＰＵＦセルと、判定ユニットであって、複数のＰＵＦセルのうちの少なくとも１つを選択するための選択ユニットと、選択された各ＰＵＦセルの第１の結合点及び第２の結合点に結合されており、かつ第１の分圧器及び第２の分圧器に対し入力電圧が印加されるとき、第１の測定点における第１のアナログ電圧と第２の測定点における第２のアナログ電圧との差に基づいて、選択されたＰＵＦセルのＰＵＦ値を判定するように構成されている、読み出しユニットと、を備える、判定ユニットと、を備える。
【0007】
複数のＰＵＦセルの各々が、ＰＵＦセルを選択するための選択ユニットによって制御可能である選択機構を更に備え得る。
【0008】
選択機構が、第１のセル有効化スイッチを備え得、第１のセル有効化スイッチが、第１の分圧器、第２の分圧器及び第１の電圧供給線に結合され、それにより、第１の分圧器及び第２の分圧器が、第１のセル有効化スイッチによって、第１の電圧供給線に切り替え可能に結合され、第１のセル有効化スイッチの状態が、選択ユニットによって制御され、ＰＵＦセルを選択することが、第１の分圧器及び第２の分圧器を第１の電圧供給線に結合するように、ＰＵＦセル内の第１のセル有効化スイッチの状態を設定することを含む。第１の電圧供給線は、高電圧供給線でも低電圧供給線であり得る。
【0009】
追加的又は代替的に、選択機構が、第１のアドレッシングスイッチであって、第１の測定点及び読み出しユニットに結合されて、それにより、第１の測定点が、第１のアドレッシングスイッチによって、読み出しユニットに切り替え可能に結合される、第１のアドレッシングスイッチと、第２のアドレッシングスイッチであって、第２の測定点及び読み出しユニットに結合され、それにより、第２の結合点が、第２のアドレッシングスイッチによって、読み出しユニットに切り替え可能に結合される、第２のアドレッシングスイッチと、を備え得、第１のアドレッシングスイッチの状態及び第２のアドレッシングスイッチの状態が、選択ユニットによって制御され、ＰＵＦセルを選択することが、第１の測定点を読み出しユニットに結合するように、ＰＵＦセル内の第１のアドレッシングスイッチの状態を設定することと、第２の測定点を読み出しユニットに結合するように、ＰＵＦセル内の第２のアドレッシングスイッチの状態を設定することと、を含む。
【0010】
代替的に、選択機構が、第１のアクセススイッチであって、第１の抵抗器に結合されて、それにより、高電圧供給線及び第１の測定点が、第１の抵抗器及び第１のアクセススイッチによって互いに切り替え可能に結合される、第１のアクセススイッチと、第２のアクセススイッチであって、第２の抵抗器に結合されて、それにより、低電圧供給線及び第１の測定点が、第２の抵抗器及び第２のアクセススイッチによって互いに切り替え可能に結合される、第２のアクセススイッチと、第３のアクセススイッチであって、第３の抵抗器に結合されて、それにより、高電圧供給線及び第２の測定点が、第３の抵抗器及び第３のアクセススイッチによって互いに切り替え可能に結合される、第３のアクセススイッチと、第４のアクセススイッチであって、第４の抵抗器に結合されて、それにより、低電圧供給線及び第２の測定点が、第４の抵抗器及び第４のアクセススイッチによって互いに切り替え可能に結合される、第４のアクセススイッチと、を備え得、第１のアクセススイッチの状態、第２のアクセススイッチの状態、第３のアクセススイッチの状態、及び第４のアクセススイッチの状態が、選択ユニットによって制御される。
【0011】
複数のＰＵＦセルの各々に対して、選択ユニットが、選択信号線に選択制御信号を印加することによって、選択機構を制御するために使用する、選択ユニットが、選択信号線で、選択機構に結合され得る。
【0012】
複数のＰＵＦセルが、行及び列の行列として編成され得、行列内の各行に対して、特定の行のＰＵＦセルの選択信号線に印加される選択制御信号が、その特定の行内のＰＵＦセルの各々における選択機構を制御するように、ＰＵＦセルが、選択信号線を共有する。
【0013】
複数のＰＵＦセルが、行及び列の行列として編成され得、装置が、行列の各列に対して、第２のセル有効化スイッチを更に備え、第２の有効化スイッチが、第２の電圧供給線と、列の各ＰＵＦセルの第１の分圧器及び第２の分圧器と、に結合されて、それにより、行列の列の各ＰＵＦセルにおける第１の分圧器及び第２の分圧器が、それぞれの第２のセル有効化スイッチによって、第２の電圧供給線に結合され、第２のセル有効化スイッチの状態が、選択ユニットによって制御され、ＰＵＦセルを選択することが、第１の分圧器及び第２の分圧器を第２の電圧供給線に結合するように、ＰＵＦセルが位置する列の第２のセル有効化スイッチの状態を設定することを含む。
【0014】
各ＰＵＦセルに対して、第１の抵抗器及び第３の抵抗器は、マッチングされた抵抗器であり得、第２の抵抗器及び第４の抵抗器は、マッチングされた抵抗器であり得る。
【0015】
任意選択的に、第１の抵抗器、第２の抵抗器、第３の抵抗器、及び第４の抵抗器の各々が、１つ以上のユニット抵抗器を備え得る。第１の分圧器及び第２の分圧器を構成する複数のユニット抵抗器が、第１の分圧器を構成するユニット抵抗器の質量中心が、第２の分圧器を構成するユニット抵抗器の質量中心と実質的に同じであるように配置され得る。
【0016】
読み出しユニットが、選択されたＰＵＦセルの第１の測定点及び第２の測定点に結合されており、かつ第１のアナログ電圧と第２のアナログとの間の差のデジタル表現を生成するように構成されている、アナログ－デジタル変換器、ＡＤＣを更に備え得、ＰＵＦ装置が、少なくとも１つのＡＤＣ基準電圧をＡＤＣに供給するための電圧基準生成器を更に備え、少なくとも１つのＡＤＣ基準電圧は、入力電圧の変化が少なくとも１つのＡＤＣ基準電圧の変化によって反映されるように入力電圧と関連付けられ、電圧基準生成器が、少なくとも１つのＡＤＣ基準電圧を生成するためのＰＵＦセルの少なくとも一部の比率変更された複製を備える。
【0017】
基準生成器が、入力電圧を受信し、かつ入力電圧に基づいて、少なくとも１つのＡＤＣ基準電圧を生成し得る。
【0018】
電圧基準生成器が、ＰＵＦセルの少なくとも１つの電流経路の比率変更された複製を備え得、入力電圧が、ＰＵＦセルの比率変更された複製に対して印加され、少なくとも１つのＡＤＣ基準電圧が、ＰＵＦセルの比率変更された複製の分圧器から導出される。
【0019】
判定ユニットが、２つ以上のＰＵＦセルを選択し、かつ並行して、選択された２つ以上のＰＵＦセルの各々についてそれぞれのＰＵＦ値を判定するように構成され得る。
【0020】
複数のＰＵＦセルが、行及び列の行列として編成され得、判定ユニットが、列ごとに読み出しユニットを備える。
【0021】
複数のＰＵＦセルが、行及び列の行列として編成され得、ＰＵＦセルの行列が、複数のグループ化された列として編成され、各グループ化された列が、２列以上のＰＵＦセルの列を含み、判定ユニットが、各グループ化された列に対して、読み出しユニットを備え、各読み出しユニットが、ＰＵＦ値の判定のために、グループ化された列内の列のうちのいずれか１つを選択するためのマルチプレクサを備える。
【0022】
本開示の第２の態様では、複数のＰＵＦセルのうちの１つであるＰＵＦセルを使用してＰＵＦ値を判定する方法が提供され、方法が、ＰＵＦセルを選択することであって、ＰＵＦセルが、抵抗器のＨブリッジを備え、ＰＵＦセルを選択することが、Ｈブリッジにわたる供給電圧によって、ＰＵＦセルが有効化されることをもたらし、Ｈブリッジの２つの測定点が、読み出しユニットに結合される、ＰＵＦセルを選択することと、読み出しユニットによって、ＰＵＦセルの２つの測定点におけるアナログ電圧に基づいて、ＰＵＦセルのＰＵＦ値を判定することと、を含む。
【0023】
本開示の第３の態様において、ＰＵＦ装置が提供され、ＰＵＦ装置が、少なくとも１つの構成要素を備えるＰＵＦセルと、読み出しユニットと、を備え、読み出しユニットが、ＰＵＦセルから受信したアナログ値を変換するためのアナログ－デジタル変換器であって、アナログ値が、ＰＵＦセル内の少なくとも１つの構成要素と、ＰＵＦセルに印加される刺激電圧と、に依存する、アナログ－デジタル変換器と、アナログ－デジタル変換器に基準電圧を供給するように構成された基準生成器と、を備え、基準電圧が、刺激電圧の変化が基準電圧の変化を引き起こすように、刺激電圧に依存するか、又は刺激電圧が、基準電圧の変化が刺激電圧の変化を引き起こすように、基準電圧に依存する。
【0024】
基準生成器が、ＰＵＦセルの少なくとも一部の複製を更に備え得、基準生成器が、刺激電圧及びＰＵＦセルの少なくとも一部の複製を使用して、基準電圧を生成するように構成される。
【0025】
ＰＵＦセルが、分圧器を備え得、ＰＵＦセルの複製が、分圧器の複製を備え、刺激電圧が、分圧器の複製に印加され、基準電圧が、分圧器の複製から導出される。
【0026】
ＰＵＦセルの複製内の少なくとも１つの構成要素が、ＰＵＦセル内の少なくとも１つの構成要素と同一であり得るか、又はＰＵＦセルの少なくとも１つの構成要素のより小さい、スケーリングされたバージョンである。
【図面の簡単な説明】
【0027】
本開示の各態様について、例示目的にのみ、以下の図面を参照して説明する。
【0028】
【図1】本開示のある態様によるＰＵＦ装置／システムの例示的概略図を示す。
【図11】グループ化された列を使用して編成されたＰＵＦセルアレイの概略的な例を示す。
【図12】本開示によるＰＵＦ値を判定する方法例の図を示す。
【発明を実施するための形態】
【0029】
発明者らは、１つ以上のＰＵＦセルを有するＰＵＦ装置を実装する際の多くの異なる課題を特定した。第一に、ＰＵＦセルの各可能な出力は、等しいか又は実質的に等しい確率を有するはずである。例えば、使用されるように構成されたＰＵＦセルが、ＰＵＦセルのランダムな製造上のばらつきに応じて「１」又は「０」を生成する場合、「１」又は「０」の確率は等しいか、実質的に等しいはずである。これが達成されない場合、ＰＵＦ装置の出力は、十分にランダムではないかもしれない。これを達成するには、任意の１つの特定の可能な出力値を優先しない、各ＰＵＦセル、及びＰＵＦ装置全体の回路設計及びレイアウト構成が必要である。
【0030】
第二に、ＰＵＦ装置は、集積回路（ＩＣ）内で使用される消費電力及び／又は面積、並びに／又はＰＵＦ出力を生成するのに必要な時間に関して、低コストであることが好ましく、それにより、デバイス内でより容易に実装することができる。例えば、ＰＵＦ装置は、モノのインターネット（ＩｏＴ）デバイスのアイデンティティを認証するため、及び／又はＩｏＴデバイスとの間の通信を安全にするため等、ＩｏＴデバイスのセキュリティに特に有用であり得る。ＩｏＴデバイスにＰＵＦ装置を含めるためには、ＰＵＦ装置が安価でかつ／又は低電力かつ／又は小型であることが有用である。
【0031】
第三に、ＰＵＦ装置により生成される乱数は持続的な必要があるので、例えば、温度変化、電源電圧変化等の環境条件の変化であっても、乱数がベースとする任意のＰＵＦセル測定値／読み取り値は、経時的に比較的安定し、一貫していることが好ましい。したがって、乱数の値を判定する任意のＰＵＦセル特性は、経時的に比較的安定し、経時的に正確かつ確実に測定されることが好ましく、それにより乱数は、同じままである（又は有効な誤差訂正符号化、すなわちＥＣＣに必要な許容範囲等の許容範囲内で同じのままである）。
【0032】
これらの課題の少なくともいくつかに対処するために、本明細書に開示のＰＵＦ装置は、複数のＰＵＦセルを備える。ＰＵＦセルの各々は、一対のデバイスを含み、これは、フル抵抗器ブリッジ、又はＨブリッジとして配置された一対の分圧器である。Ｈブリッジを構成する２つの分圧器の分圧器比率は、互いに同一になるように設計され得るが、抵抗器は、本質的にいくつかのランダムな製造上の差を有し、これは、分圧器の実際の分圧器比率にも何らかのランダム性をもたらすはずである。これは、ＰＵＦセルの各々について、２つのデバイス間の何らかのランダムな不均衡、具体的にはブリッジの両側の分圧器比のランダムな不均衡をもたらすはずである。これらのランダムな製造上の差は、ブリッジの両側の電圧間の電位差から、ＰＵＦセルのうちの１つ以上について検出され得る。したがって、ＰＵＦ値は、ブリッジにわたる電圧の差に基づいて、ＰＵＦセルのうちの１つ以上の各々について判定され得、かつ持続的な乱数は、１つ以上のＰＵＦ値からＰＵＦ装置について生成され得る。
【0033】
Ｈブリッジ構成に抵抗器を配置することにより、２つのデバイス（２つの分圧器）のインピーダンス比のランダムな差は、２つの分圧器の各々からの分圧に基づいて正確に検出され得る。更に、各ＰＵＦセルは、設計及びレイアウトが同一であるため、電流は、各ＰＵＦセル内で同じ経路を辿り、各セル内のＨブリッジの両側で同じ距離を移動する。これは、一部のＰＵＦセルにおいて、ブリッジの片側を通過する電流が、残りのＰＵＦセルよりも長い導電路を通過することにより引き起こされる、ブリッジの片側への固有のインピーダンスの不均衡がないことを意味する。そのような固有の不均衡は、それらのＰＵＦセルから生成されるＰＵＦ値のランダム性を低下させると考えられる。最後に、各ＰＵＦセルは、２つのマッチングされたデバイス間のランダムな製造上の差、すなわちブリッジの両側間の不均衡を示すアナログ差動電圧を出力する。ＰＵＦセルからアナログ差動電圧を出力し、次いで、その電圧に基づいてＰＵＦ値を判定することにより、各ＰＵＦセル内の非抵抗器構成要素の数が最小化され、ＰＵＦ値の判定に対する他の構成要素の影響を最小化することができ、それによりＰＵＦ値のランダム性が改善されるはずである。更に、比較されているマッチングされた構成要素（すなわち、Ｈブリッジを構成する２つの分圧器）が同じＰＵＦセル内にあることを確実にする。これは、ＰＵＦセルの構成要素が共通の基準値又は構成要素と比較されている構成に存在し得るタイプの系統的バイアスを防止する。
【0034】
図１は、本開示の態様によるＰＵＦ装置／システム１００の例示的な概略図を示す。ＰＵＦ装置１００は、複数のＰＵＦセル１０５ｘ、ｙ、判定ユニット１７０、及びチャレンジ／レスポンスユニット１８０を備える。ＰＵＦセル１０５ｘ、ｙからなる２ｘ２アレイのみを図示するが、任意のサイズ及び寸法のアレイに、又は任意の他の好適な構成に配置される任意の数のＰＵＦセル（例えば、８、１２、２０、３２、１２８、２５６等）が存在し得ることを理解されたい。
【0035】
判定ユニット１７０は、複数のＰＵＦセル１０５ｘ、ｙを使用してＰＵＦ出力を判定するように構成される。ＰＵＦ出力は、持続的な乱数であり、これについては、本開示の「背景」セクションでより詳細に説明されている。
【0036】
チャレンジ／レスポンスユニット１８０は、外部の要素から「チャレンジ」を受信し、判定ユニット１７０からのＰＵＦ出力を要求かつ取得し、次いで、チャレンジ及びＰＵＦ出力に基づいてレスポンスを判定及び返信するよう構成される。チャレンジ／レスポンスユニット１８０は、ＰＵＦデバイスの当業者に明らかな任意の好適な態様で動作するよう構成され得る。チャレンジ／レスポンスユニット１８０は、別個のユニットを形成し得るか、又は判定ユニット１７０の一部であり得る。本開示は、具体的には、以下で詳細に説明されるように、ＰＵＦセル１０５ｘ、ｙ及び判定ユニット１７０の構成及び動作に関する。したがって、本開示では、チャレンジ／レスポンスユニット１８０への更なる言及又は説明は、行わない。
【0037】
図２は、本開示のある態様による、簡略化されたＰＵＦセル１０５ｘ、ｙの例示的な図を示す。判定ユニット１７０への接続及び判定ユニット１７０がＰＵＦセル１０５ｘ、ｙの少なくともいくつかのＰＵＦ値を判定し得る態様の更なる詳細については、後述する。
【0038】
ＰＵＦセル１０５ｘ、ｙは、第１の分圧器２１０ａと、第２の分圧器２１０ｂと、を備える。第１の分圧器２１０ａは、第１の測定点Ａで互いに直列に接続された第１の抵抗器Ｒａ１及び第２の抵抗器Ｒａ２を備える。第２の分圧器２１０ｂは、第２の測定点Ｂで互いに直列に接続された第３の抵抗器Ｒｂ１及び第４の抵抗器Ｒｂ２を備える。図２からわかるとおり、ＰＵＦセル１０５ｘ、ｙ内の抵抗器は、Ｈブリッジ構成に配置されている。入力電圧（ＶＢＩＡＳＨＩＧＨ－ＶＢＩＡＳＬＯＷ）は、第１の分圧器２１０ａ及び第２の分圧器２１０ｂに印加される。入力電圧はまた、本開示では「ＰＵＦセル刺激電圧」及び「刺激電圧」と同義に呼称される。ＶＢＩＡＳＨＩＧＨ－ＶＢＩＡＳＬＯＷの値は、任意の好適な値に設定され得、かつ以下の例では、ＶＢＩＡＳＬＯＷは、接地電圧であると想定される（ただし、必ずしもそうである必要はない）。
【0039】
抵抗器Ｒａ１、Ｒａ２、Ｒｂ１及びＲｂ２の設計抵抗は全て同じであり得る（すなわち、それらは全てマッチングさせた抵抗器であり得る）。代替的に、Ｒａ１及びＲｂ１は、互いに同じ設計抵抗を有し得（すなわち、それらはマッチングされた抵抗であり得る）、かつＲａ２及びＲｂ２は、互いに同じ設計抵抗を有し得る（すなわち、それらはマッチングされた抵抗であり得る）。代替的に、Ｒａ１、Ｒａ２、Ｒｂ１及びＲｂ２の各々は、異なる設計抵抗で、２つの分圧器が、同じ設計インピーダンス比、すなわち、Ｒａ１：Ｒａ２＝Ｒｂ１：Ｒｂ２を有し得る。各例では、２つのデバイス（例えば、２つの分圧器）は、それらが両方とも同じ設計インピーダンス比を有し、したがって、理論上、互いに同じ分圧を出力するはずである（すなわち、理論上、ＶａはＶｂと等しいはずである）という点でマッチングされている。しかしながら、製造上のばらつきのために、抵抗器の実際の抵抗は、設計抵抗と少なくともわずかに異なることを理解されたい。結果として、測定点Ａの電圧は、同一のＰＵＦセル１０５ｘ、ｙの各々について、測定点Ｂの電圧とランダムな量だけ異なる可能性が高い。特に：
【0040】
【数1】
【0041】
式中：
Δｒａ１＝第１の抵抗器の抵抗とその設計値とのランダムな差
Δｒａ２＝第２の抵抗器の抵抗とその設計値とのランダムな差
Δｒｂ１＝第３の抵抗器の抵抗とその設計値とのランダムな差
Δｒｂ２＝第４の抵抗器の抵抗とその設計値とのランダムな差
Δｒａ１＝第１の抵抗器の抵抗とその設計値とのランダムな差
Δｒａ２＝第２の抵抗器の抵抗とその設計値とのランダムな差
Δｒｂ１＝第３の抵抗器の抵抗とその設計値とのランダムな差
Δｒｂ２＝第４の抵抗器の抵抗とその設計値とのランダムな差
【0042】
したがって、ＶａとＶｂとの差は、ＰＵＦセル内の抵抗器の実際の抵抗のランダムなばらつきの結果として、セルごとに異なるはずであることがわかる。更に、Ｈブリッジは、入力電圧（電圧刺激）ＶＢＩＡＳＨＩＧＨ－ＶＢＩＡＳＬＯＷに対してレシオメトリックであるため、経時的に（例えば、温度変化の結果として）入力電圧の変化は、Ｖａ－Ｖｂの符号（例えば、正又は負）に影響を与えないはずである。したがって、各ＰＵＦセル１０５ｘ、ｙのＶａ－Ｖｂの値は、ランダムであり、持続的になるはずである。したがって、判定ユニット１７０は、各ＰＵＦセル１０５ｘ、ｙの電圧Ｖａ－Ｖｂに基づいて、各ＰＵＦセル１０５ｘ、ｙのＰＵＦ値を判定することができる。判定ユニット１７０が特定のＰＵＦセル１０５ｘ、ｙを選択し、そのＰＵＦ値を判定する態様の更なる詳細は、より詳細に後述する。
【0043】
図３は、ＰＵＦセル１０５ｘ、ｙのＨブリッジを通る２つの電流経路、Ｒｏｕｔｅ＿ａ及びＲｏｕｔｅ＿ｂを示す。Ｒｏｕｔｅ＿ａとＲｏｕｔｅ＿ｂとの間の任意の系統的（すなわち、ＰＵＦセルの一部又は全てにわたって複製される）差は、生成されたＰＵＦ値のランダム性を低減し得ることが認識されている（例えば、各ＰＵＦセルについての特定のＰＵＦ値を系統的に優先することにより、各ＰＵＦセルについての各可能なＰＵＦ値の確率が等しくなくなり、例えば、－ある５０％の確率では０であり、ある５０％の確率では１である）。したがって、以下に記載される設計の詳細のうちの１つ以上は、任意選択的に、Ｈブリッジのいずれかの側に向かう任意の系統的バイアスを最小限に抑えるために使用され得る。
【0044】
図４ａは、４つの抵抗器Ｒａ１、Ｒａ２、Ｒｂ１、及びＲｂ２のための例示的な共通重心配置構成を示し、それにより、第１の分圧器２１０ａを構成する要素の質量中心は、第２の分圧器２１０ｂを構成する要素の質量中心と実質的に同じである。「実質的に同じ」という用語は、「合理的又は通常の製造許容差内で同じ」を意味することを意図する。
【0045】
図４ａの例では、第１の抵抗器Ｒａ１及び第３の抵抗器Ｒｂ１が、マッチングされ（すなわち、同じ設計値を有する）、第２の抵抗器Ｒａ２及び第４の抵抗器Ｒｂ２が、マッチングされる（すなわち、同じ設計値を有する）。４つの抵抗器の各々は、複数の「ユニット抵抗器」で構成される。各ユニット抵抗器の設計値は同じである。この例では、Ｒａ１及びＲｂ１は各々８つのユニット抵抗器からなり、Ｒａ２及びＲｂ２は各々４つのユニット抵抗器からなり、それにより、Ｒａ１及びＲｂ１はＲａ２及びＲｂ２の２倍の設計抵抗を有する。抵抗器Ｒａ１、Ｒａ２、Ｒｂ１、及びＲｂ２の各々が１つ以上のユニット抵抗器を備え、全て、第１及び第２の分圧器の質量中心が実質的に同じになるように配置される、他の配置も可能であることを理解されたい。
【0046】
図４ｂは、ユニット抵抗器から構成される分圧器２１０ａ及び２０１ｂの概略的な回路図である。
【0047】
図４ａに戻って、第１の分圧器２１０ａ及び第２の分圧器２１０ｂを構成するユニット抵抗器の質量中心（及び各ユニット抵抗器間の導電接続部）が実質的に同じであることがわかる。結果として、ＰＵＦセル１０５ｘ、ｙ、及び／又はＰＵＦセルのアレイ全体にわたって（例えば、ＰＵＦセルが半導体プロセスを使用して製造さる場合には、ドーピング勾配及び／又はデバイス厚さ勾配により引き起こされる）抵抗変化の何らかの系統的勾配がある場合、それは、第１の分圧器２１０ａ及び第２の分圧器２１０ｂの分割器比率になんらの系統的なバイアスももたらさないはずである。結果として、各ＰＵＦセルにより生成されるＰＵＦ値のランダム性が改善されるはずである。
【0048】
ＰＵＦセル内の系統的バイアスを低減し得る他の設計態様には、全ての金属層に対して同じ寸法（例えば、同じ厚さ及び幅の金属トレース）を使用すること、ｒｏｕｔｅ＿ａ及びｒｏｕｔｅ＿ｂに対して同じ数の導電性ビアを使用すること、ｒｏｕｔｅ＿ａ及びｒｏｕｔｅ＿ｂの両方に対して同じ金属構造を使用すること、各抵抗器の上に同じメタライゼーションを使用することのうちのいずれか１つ以上が含まれる。追加的又は代替的に、（それに対してＰＵＦ値が判定される）２つのアナログ値Ｖａ及びＶｂを各ＰＵＦセルから出力することでも、例えば、各ＰＵＦセル内に系統的バイアスの可能性を増加させ得る追加の測定構成要素又はデジタル構成要素を含む他の設計と比較して、系統的バイアスを低減するのに役立つ。
【0049】
１つ以上のＰＵＦセル１０５ｘ、ｙの各々についてのＰＵＦ値を判定するために、判定ユニット１７０は、最初に、１つ以上のＰＵＦセルを選択するか、又はアドレス指定し、次いで、それらのＰＵＦセルについての電圧ＶａとＶｂとの間の差に基づいて、選択されたＰＵＦセルの各々についてのＰＵＦ値を判定する。システム１００がＰＵＦセル選択を可能にするように構成され得る多くの異なる態様、及び電圧差Ｖａ－Ｖｂが選択されたＰＵＦセルに対して判定され得る多くの異なる態様が存在する。例示的なＰＵＦ値判定（又は読み出し）技術を説明する前に、様々な例示的な選択構成につき、まず説明する。
【0050】
いくつかの例示的な実装態様では、各ＰＵＦセル１０５ｘ、ｙは、判定ユニット１７０の一部である選択ユニットにより制御可能である選択機構を備え得る。各ＰＵＦセル１０５ｘ、ｙ内の選択機構は、選択ユニットにより制御されるトランジスタ等の１つ以上のスイッチを備え得る。
【0051】
図５ａは、第１の２１０ａ及び第２の２１０ｂ分圧器がセル有効化スイッチ５１０により高側電圧供給線ＶＢＩＡＳ＿ＨＩＧＨに切り替え可能に結合されるように、選択機構が第１の２１０ａ及び第２の２１０ｂ分圧器に結合された高側セル有効化スイッチ５１０である、１つ例示的なＰＵＦセル１０５ｘ、ｙの実装態様を示す。この実装態様は、電圧刺激ＶＢＩＡＳ＿ＨＩＧＨ－ＶＢＩＡＳ＿ＬＯＷを印加することによりＰＵＦセルが選択されるため、刺激選択／アドレッシングの一形態である。このようにして、選択されたＰＵＦセルを「有効化する」ために、分圧器を入力／供給電圧に切り替え可能に結合することにより、個々のＰＵＦセルが選択され得る。
【0052】
図５ｂは、同様の「刺激選択／アドレッシング」の例示的なＰＵＦセル１０５ｘ、ｙ実装態様を示すが、選択機構が第１の２１０ａ及び第２の２１０ｂ分圧器に結合された低側セル有効化スイッチ５２０であり、セル有効化スイッチ５２０により、第１の２１０ａ及び第２の２１０ｂ分圧器が低側電圧供給線ＶＢＩＡＳ＿ＬＯＷに切り替え可能に結合される点が異なる。
【0053】
図５ｃは、選択機構が高側セル有効化スイッチ５１０及び低側セル有効化スイッチ５２０の両方を備え、それらの両方が選択ユニットにより制御される、別の同様の「刺激選択／アドレッシング」の例示的なＰＵＦセル１０５ｘ、ｙの実装態様を示す。この例では、ＰＵＦセルを有効化して選択するために、選択ユニットは、セル有効化スイッチ５１０及び５２０の両方を閉じるように制御し、それにより、分圧器５１０及び５２０を入力／供給電圧に結合すると考えられる。
【0054】
これらの例の全て及びＰＵＦセルがスイッチを含むこれ以降の例では、スイッチは、スイッチによるプロセス又は温度依存性の導入を最小限に抑えるために、低いオンステート抵抗を有するように設計され得る。
【0055】
有効化スイッチに追加的に又は代替的に、各ＰＵＦセル内の選択機構が、アドレッシングスイッチを備え得る。アドレッシングスイッチは、「ＰＵＦ値アドレッシング」機構を代表するもので、これにより、読み出しのためにＰＵＦセルの出力にアクセスすることにより、ＰＵＦセルが選択／アドレス指定される。
【0056】
図６ａは、選択機構が第１のアドレッシングスイッチ６１０ａと、第２のアドレッシングスイッチ６１０ｂと、を備える、例示的な「ＰＵＦ値の選択／アドレッシング」の実装態様を示す。第１のアドレッシングスイッチ６１０ａが、第１の測定点Ａ及び判定ユニット１７０の読み出しユニット（詳細に後述する）に結合され、それにより、第１の測定点Ａが、第１のアドレッシングスイッチ６１０ａにより読み出しユニットに切り替え可能に結合される。第２のアドレッシングスイッチ６１０ｂが、第２の測定点Ｂ及び読み出しユニットに結合され、それにより、第２の測定点Ｂは、第２のアドレッシングスイッチ６１０ｂにより読み出しユニットに切り替え可能に結合される。ＰＵＦセルを選択するために、選択ユニットは、第１及び第２のアドレッシングスイッチ６１０ａ及び６１０ｂを閉じるように制御し得、それにより、測定点Ａ及びＢを判定ユニット１７０内の読み出しユニットに結合し、ＰＵＦ値が、電圧ＶａとＶｂとの間の差に基づいて判定される。セル選択のためのアドレッシングスイッチの使用は、読み出しユニットが共通の信号線を介して複数のＰＵＦセルに結合される場合（より詳細に後述するとおり）、特に有益であり得る。アドレッシングスイッチは、同じ共通信号線を共有し、さもなければ選択されたＰＵＦセルのインピーダンスに影響を与え得る、非選択ＰＵＦセルからの選択されたＰＵＦセルの分離を改善する。しかしながら、複数のＰＵＦセルが共通の信号線を介して読み出しユニットに結合されている場合でも、アドレッシングスイッチは必須ではない。例えば、各ＰＵＦセルは、選択されていないＰＵＦセル（例えば、オープンであるセル有効化スイッチを有することにより選択されていないもの）が共通の信号線に対して高いインピーダンスを提示するように、高いインピーダンスにされ得る。
【0057】
図６ｂは、「刺激選択／アドレッシング」及び「ＰＵＦ値選択／アドレッシング」の両方を使用する、更なる例示的なＰＵＦセルの実装態様を示す。選択機構は、第１及び第２のアドレッシングスイッチ６１０ａ及び６１０ｂ並びにセル有効化スイッチ５２０を備え、この例では、セル有効化スイッチは、低側に接続される（ただし、代替物では、高側セル有効化スイッチ５１０が追加的又は代替的に存在し得る）。また、共通のセル有効化スイッチ６２０も示す。この例では、共通のセル有効化スイッチ６２０は、ＰＵＦセル１０５の選択機構の一部ではなく、代わりにセルの外部にある。共通のセル有効化スイッチ６２０は、後述するように、ＰＵＦセルアレイ内のいくつかのＰＵＦセルにより共有され得る。この場合にも、共通のセル有効化スイッチ６２０は任意選択的であり、各ＰＵＦセルは、代わりにＶＢＩＡＳ＿ＨＩＧＨに直接結合され得るか、又は各ＰＵＦセルは、高側セル有効化スイッチ６１０を備え得る。
【0058】
この例は、選択機構は、セルが入力電圧への接続を制御することにより有効化及び無効化される、図５ａ～図５ｃに関連して上述した「刺激選択／アドレッシング」技術と、セルが読み出しユニットから結合又は分離することによりアドレス指定される、図６ａに関連して説明した「ＰＵＦ値選択／アドレッシング」技術とを組み合わせたものである。両方を組み合わせることにより、セルアレイ内の選択されたＰＵＦセルと選択解除されたＰＵＦセルとの間の分離が最大化され得、それにより、選択解除されたＰＵＦセルが選択されたＰＵＦセルに及ぼし得る影響を最小化し得る。ＰＵＦセルを選択するために、選択ユニットは、アドレッシングスイッチ６１０ａ及び６１０ｂ、セル有効化スイッチ５２０、及び共通のセル有効化スイッチ６２０を閉じるように制御し得る。ＰＵＦセルの選択を解除するために、選択ユニットは、アドレッシングスイッチ６１０ａ及び６１０ｂ並びにセル有効化スイッチ５２０を開くように制御し得、任意選択的に、共通のセル有効化スイッチ６２０に接続される他のＰＵＦセルがＶＢＩＡＳ＿ＨＩＧＨに結合される必要がない（すなわち、共通のセル有効化スイッチ６２０を共有する他のＰＵＦセルを選択されることを望まない）場合に、共通のセル有効化スイッチ６２０も開き得る。
【0059】
図７は、ＰＵＦセル１０５ｘ、ｙの更なる例示的な「刺激選択／アドレス指定」の実装態様を示し、選択機構は、４つのアクセススイッチを備える。第１のアクセススイッチ７１０ａは、高電圧供給線ＶＢＩＡＳ＿ＨＩＧＨ及び第１の測定点Ａが、第１の抵抗器Ｒａ１及び第１のアクセススイッチ７１０ａにより互いに切り替え可能に結合されるように、第１の抵抗器Ｒａ１に結合される。第２のアクセススイッチ７２０ａは、低電圧供給線ＶＢＩＡＳ＿ＬＯＷ及び第１の測定点Ａが、第２の抵抗器Ｒａ２及び第２のアクセススイッチ７２０ａにより互いに切り替え可能に結合されるように、第２の抵抗器Ｒａ２に結合される。第３のアクセススイッチ７１０ｂは、高電圧供給線ＶＢＩＡＳ＿ＨＩＧＨ及び第２の測定点Ｂが、第３の抵抗器Ｒｂ１及び第３のアクセススイッチ７１０ｂにより互いに切り替え可能に結合されるように、第３の抵抗器Ｒｂ１に結合される。第４のアクセススイッチ７２０ｂは、低電圧供給線ＶＢＩＡＳ＿ＬＯＷ及び第２の測定点Ｂが、第４の抵抗器Ｒｂ２及び第４のアクセススイッチ７２０ｂにより互いに切り替え可能に連結されるように、第４の抵抗器Ｒｂ２に結合される。測定点Ａ及びＢは、多くのＰＵＦセルにより共有される共通の信号線を介して、又は各ＰＵＦセルについての個々の信号線により、読み出しユニットに直接結合され得る。ＰＵＦセルを選択するために、選択ユニットは、入力電圧が分圧器に印加されて、電圧Ｖａ及びＶｂが生成されるように、全てのアクセススイッチを閉じるように制御し得る。ＰＵＦセルを選択解除するために、選択ユニットは、アクセススイッチを開くように制御し得、それによりＰＵＦセルを無効にし、選択解除されたＰＵＦセルが読み出しユニットに対する共通の信号線を共有するいずれかの他のＰＵＦセルから分離され、干渉又は影響を与えないように、測定点Ａ及びＢで高インピーダンスが提示され得る。
【0060】
図８ａは、本開示の一態様による、ＰＵＦセル１０５ｘ、ｙの例示的なアレイを示す。この例では、ＰＵＦセル１０５ｘ、ｙは、図６ｂの例に従って構成される。しかしながら、これらのセルは、図２～図７の例のいずれに従って構成し得る。このアレイは、Ｘ列のＰＵＦセル及びＹ列のＰＵＦセルからなり、したがって、ＰＵＦセルの総数はＸＹに等しい。図は、ＰＵＦセルのうち４つのみを示し、わかりやすくするため、セルの行は、２～Ｙ－１行目、列は２～Ｘ－１列目が省略されている。
【0061】
図８ｂは、図８ａに示すアレイ内の例示的ＰＵＦセル１０５ｘ、ｙの詳細を示す。セル有効化スイッチ５２０並びに第１及び第２のアドレッシングスイッチ６１０ａ及び６１０ｂは、全て、ＦＥＴとして実装されていることがわかる。任意の好適なタイプのＦＥＴ（ＮＭＯＳ又はＰＭＯＳ等）が使用され得、また代替物では、任意の他の好適な種類の制御可能スイッチ、例えば、いずれかの他の種類のトランジスタが使用され得る。ＰＵＦセル１０５ｘ、ｙは、いくつかの端子を有する。ＰＵＦセルを選択又は選択解除するために、セル有効化スイッチ５２０並びに第１及び第２のアドレッシングスイッチ６１０ａ及び６１０ｂの状態を制御するために選択信号線に結合するための「選択」端子がある。このように、単一の選択制御信号を使用して、ＰＵＦセルの選択機構の状態を制御することができることがわかる。図５ａ～図５ｃ、図６ａ、図６ｂ及び図７に示される他の選択機構の例の各々も、同様に、単一の選択制御信号で制御することができる。前述のように、入力／供給電圧ＶＢＩＡＳ＿ＨＩＧＨ及びＶＢＩＡＳ＿ＬＯＷに結合するための２つの端子ＶＨ及びＶＬがある。最後に、アナログ電圧Ｖａ及びＶｂの出力に使用するための２つの検知端子Ａ及びＢがある。
【0062】
図８ａに戻ると、判定ユニット１７０が選択ユニット８１０及び読み出しユニット８２０ｘを備えることがわかる。この例では、配列の列ごとに１つずつ、Ｘ個の読み出しユニットが設けられる。選択ユニット８１０は、アレイの各行に１本ずつのＹ選択信号線ＲＯＷ＿ＳＥＬＥＣＴｙによりＰＵＦセル１０５ｘ、ｙに結合される。この構成では、特定のＲＯＷ＿ＳＥＬＥＣＴｙ線上の選択制御信号を制御することにより、その行内のＰＵＦセルの全てを選択ユニット８１０により選択又は選択解除できることがわかる。この例では、選択ユニット８１０はまた、アレイの列ごとに１つずつのＸ列選択線ＣＳｘを介してＸ列選択信号を出力する。列選択信号ＣＳｘは、アレイの列ごとに１つ、Ｘ個の共通のセル有効化スイッチ６２０ｘの状態を制御する。したがって、列選択信号ＣＳｘを制御することにより、アレイの各列は、ＰＵＦセルを電圧源ＶＢＩＡＳ＿ＨＩＧＨに対して結合又は分離することにより有効化又は無効化され得る。したがって、行選択線ＲＯＷ＿ＳＥＬＥＣＴｙ及び列選択線ＣＳｘ上の選択信号を制御することにより、個々のＰＵＦセルは、ＰＵＦ値を生成する際に使用するために選択され得る。
【0063】
代替物では、選択ユニット８１０が単一の信号でアレイ内の全てのＰＵＦセルを有効化又は無効化にすることができるように、共通のセル有効化スイッチ６２０ｘの全てに結合された単一の列選択線があり得る。更なる例では、全てのＰＵＦセルに共通の、単一の共通のセル有効化スイッチ６２０が使用され得、そのため、この単一の共通のセル有効化スイッチ６２０の状態を制御することにより、ＰＵＦセルを、供給電圧ＶＢＩＡＳ＿ＨＩＧＨに対して接続又は接続解除することができる。そのような実装態様は、ＰＵＦセルの行全体が常に並列に読み出され（詳細に後述する）、ＰＵＦセルアレイが使用されていないときに全てのＰＵＦセルを電源から完全に接続解除するために列選択信号が使用され、それにより不活性期間中の消費電力が節約される可能性がある場合に有用である。
【0064】
更なる例では、図８ａのセル有効化スイッチ６２０ｘは、ＦＥＴとして実装され、かつ任意の好適なタイプのＦＥＴ（ＮＭＯＳ又はＰＭＯＳ等）が使用され得る。代替物では、制御可能スイッチの任意の他の好適な時間、例えば、他のタイプのトランジスタが使用され得る。更なる例では、共通のセル有効化スイッチ６２０ｘを完全に省略し、ＰＵＦセルの全てがＶＢＩＡＳ＿ＨＩＧＨに永久的に接続され、かつＰＵＦセルの選択が行選択信号によってのみ実行され得る。
【0065】
当業者には、制御対象のスイッチの状態（すなわち、オン又はオフ）を制御するために、選択ユニット８１０により、任意の好適なタイプの制御信号が、スイッチの設計及び動作に応じて、選択信号線ＲＯＷ＿ＳＥＬＥＣＴｘ及び列選択線ＣＳｘ上に出力され得ることが明らかであろう。更に、選択ユニット８１０は、ＰＵＦセルの選択を制御するために、信号線上に適切な信号を出力するように構成される任意の好適なデバイス又は回路により実現され得る。例えば、選択ユニットは、プロセッサ上で実行されると、適切な信号が信号線上へ出力される命令を有するプロセッサ及びメモリを備え得、又はそれらの機能を実行するように構成されたマイクロコントローラ、又はそれらの機能を実行するように適切に構成されたＦＰＧＡ、又はそれらのプロセスを実行するように構成されたディスクリートな構成要素からなる回路を備え得る。例えば、チャレンジを受信すると、チャレンジ／レスポンスユニット１８０は、ＰＵＦ出力を生成するために必要な選択及び読み出しプロセスを実行するように、判定ユニット１７０に指示し得る（例えば、判定ユニット１７０内の中央コントローラに指示して、選択ユニット８１０及び読み出しユニット８２０ｘ対する指示を行わせるか、又は選択ユニット８１０及び読み出しユニット８２０ｘに直接指示を行う）。図８ａには図示しないが、読み出しユニット８２０ｘ及び選択ユニット８１０は、読み出しユニット８２０ｘが、選択されたＰＵＦセルのＰＵＦ値の判定を終了したときに、選択ユニット８１０が読み出しのための次のＰＵＦセルの選択に進むことができるよう通知がされ得るように、互いに（直接的に又は中央コントローラを介して）通信し得る。
【0066】
この例では、各列のＰＵＦセルは、一方は信号側Ａ（Ｖａｘ）、他方は信号側Ｂ（Ｖｂｘ）の２つの共通の信号線を介して、その列の読み出しユニット８２０ｘに結合されていることがわかる。各読み出しユニット８２０ｘは、それが接続されている選択されたＰＵＦセルのＰＵＦ値を判定するための任意の適切な構成要素及び回路を備え得、その判定は、選択されたＰＵＦセルの第１の測定点Ａにおける電圧Ｖａ及び選択されたＰＵＦセルの第２の測定点Ｂにおける電圧Ｖｂに基づく。例えば、Ｖａ＞Ｖｂの場合、第１のデジタル値（例えば、０）を出力するように構成された比較器と、Ｖａ＜Ｖｂの場合、第２のデジタル値（例えば、１）を出力するように構成された比較器と、を備え得る。この例では、読み出しユニット８２０ｘは、差Ｖａ－Ｖｂ（逆の場合も）を閾値「０」と効果的に比較すると考えられる。代替物では、ＶａとＶｂとの間の差の符号及び大きさの両方を測定し、次いで、ＰＵＦ値を生成するために、その測定値を任意の好適な閾値（例えば、閾値「０」又はおそらく利用可能な各ＰＵＦ値を生成するについて等しいものを生じるはずの他の値）と比較するための回路を備え得る。例えば、アナログ－デジタル変換器（ＡＤＣ）が、この目的のために使用され得、それにより、アナログ値Ｖａ－Ｖｂ（又はその逆）を、ＡＤＣを使用してデジタル化することにより測定する。アナログ値Ｖａ－Ｖｂの大きさ及び符号は、例えば、どのＰＵＦセルのＶａ－Ｖｂが、その符号が経時的に持続する可能性が高い十分な大きさを有するＶａ－Ｖｂかを判定するために、ＰＵＦ装置の構成についてのみ測定され得る場合もある。この場合、ＰＵＦ出力を生成するためのＰＵＦ読み出しの間、長期間持続する可能性が高いと識別されたそれらのＰＵＦセルのみをＰＵＦ出力を生成するために使用でき、かつＰＵＦ値は、Ｖａ及びＶｂを単純に比較して、Ｖａ＜Ｖｂ又はＶｂ＜Ｖａのいずれかを判定することによりそれらのＰＵＦセルの各々から読み出すことができる。他の場合では、ＰＵＦセルのＰＵＦ値を判定するために、ＡＤＣを使用して、ＰＵＦ読み出し中のアナログ値Ｖａ－Ｖｂの大きさ及び符号を判定し得る。更に、読み出しユニット８２０ｘは、信号調節及び／又は増幅を実行するために、任意選択的に、１つ以上のアナログバッファ及び／又は増幅器を備え得る。
【0067】
なお、図８ａにおいては、ＶＢＩＡＳ＿ＨＩＧＨ及びＶＢＩＡＳ＿ＬＯＷの電力線は、点線で示す。これは、純粋に、明確性の改善のために、図中の他の信号線からこれらの線を区別するのに役立てるためである。
【0068】
図９は、読み出しユニット８２０ｘの少なくとも一部の構成例を示す。読み出しユニット８２０ｘは、この例では、アナログ値Ｖａｘ及びＶｂｘを受ける差動ＡＤＣであるＡＤＣ９１０ｘを備える。代替物では、差動増幅器が信号Ｖａｘ及びＶｂｘを受信し、ＶａｘとＶｂｘとの間の差のシングルエンドのアナログ値をＡＤＣに出力する、シングルエンドのＡＤＣであり得る。ＡＤＣは、任意のタイプのＡＤＣ、例えば、スロープＡＤＣ、ＳＡＲ ＡＤＣ、シグマデルタＡＤＣ、パイプラインＡＤＣ、フラッシュＡＤＣ等であり得る。ＡＤＣは、ＶａｘとＶｂｘとの間の差のデジタル測定値９２０ｘを出力し、これは、シリアル又はパラレルのマルチビットデジタルワードとして出力され得る。ＡＤＣ９１０ｘが、基準電圧Ｖｒｅｆを必要とし得、それがこの配列では、これを基準生成器９３０から受信し得る点は、当業者にはよく理解されるであろう。任意のタイプの電圧基準生成器が代替的には使用され得るが、この装置に特に有用な新規な例示的基準生成器９３０については後述する。同じ単一の基準生成器９３０を、全ての読み出しユニット９２０ｘのＡＤＣに使用し得、又は各読み出しユニット９２０ｘ専用の基準生成器９３０があり得る。
【0069】
出力デジタル測定値９２０ｘは、ＰＵＦ装置の構成中に、かつ／又はＰＵＦ値、例えば、１又は０を判定するために使用され得る。これは、読み出しユニット８２０ｘ内の任意の好適な下流回路、構成要素、又はユニットにより実行され得る。例えば、デジタル測定値９２０ｘは、その比較に基づいて設定された１つ以上の閾値（「０」等）及びＰＵＦ値と比較され得る。次いで、ＰＵＦ値は、任意選択的に、例えば、判定ユニット１７０内又は他の場所のメモリに格納され得、必要とされる全てのＰＵＦ値がＰＵＦセルアレイを使用して判定されると、それらを使用して、ＰＵＦ出力を生成し、チャレンジ／レスポンスユニット１８０に出力し得る。デジタル測定値９２０ｘを使用してＰＵＦ値を生成し、任意選択的に格納するために使用され得るプロセス及び技術は、当業者によりよく理解されるであろうし、かつ本開示の主題ではないため、これ以上更に詳細には説明しない。
【0070】
任意選択的に、基準生成器９３０により出力される基準電圧Ｖｒｅｆは、ＰＵＦセルに使用される入力電圧（刺激電圧）、ＶＢＩＡＳ＿ＨＩＧＨ－ＶＢＩＡＳ＿ＬＯＷに関連付けられ得るか、又は連結され得る。例えば、基準電圧Ｖｒｅｆは、入力電圧への変化がＶｒｅｆへの変化を引き起こすような態様で入力電圧に基づき得る（例えば、それに由来する、若しくはそれと同じ）か、又は入力電圧は、基準電圧に基づき得る（例えば、それに由来する、若しくはそれと同じ）。このような相互依存性を有することにより、ＡＤＣ９１０ｘから出力されるデジタル値は、入力電圧の値とは無関係なはずで、入力電圧の変化の結果として変化しないはずである。例えば、ＡＤＣ９１０ｘにより変換されるアナログ値Ｖａ－Ｖｂは、入力電圧（及びＰＵＦセル内の構成要素の値）に依存することがわかる。Ｖｒｅｆが入力電圧に対して比例関係にある場合、入力電圧ＶＢＩＡＳ＿ＨＩＧＨ－ＶＢＩＡＳ＿ＬＯＷの変化により引き起こされるＶａ－Ｖｂのどんな変化も、ＡＤＣ９１０ｘにより実行されるデジタル変換を比例して変化させるはずなので、ＡＤＣ９１０ｘにより判定されたデジタル値は入力電圧ＶＢＩＡＳ＿ＨＩＧＨ－ＶＢＩＡＳ＿ＬＯＷとは無関係になるはずである。結果として、ＡＤＣ９１０ｘのデジタル出力は、ＰＵＦセルへの入力電圧の変化に耐性があるはずである。
【0071】
基準電圧Ｖｒｅｆ及び入力電圧は、多様な異なる態様で互いにレシオメトリックに連結され得る。例えば、基準生成器９３０は、電圧源、又はバンドギャップ電圧基準等の電圧基準を備え得、それによりＶｒｅｆが電圧源又は電圧基準の電圧になる。次いで、ＰＵＦセルの入力電圧は、Ｖｒｅｆから、例えば、Ｖｒｅｆが印加される分圧器（例えば、抵抗器及び／又はコンデンサからなる）を使用して生成されたＶｒｅｆの一部として導出され得る。代替的に、基準生成器９３０は、例えば、入力電圧を受信し、１つ以上の分圧器（例えば、抵抗及び／又はコンデンサで構成される）を使用してＶｒｅｆを導出することにより、入力電圧に基づくＶｒｅｆを発生するよう構成され得る。
【0072】
図１０ａは、基準生成器９３０の１つの特定の例示的な実装態様を示し、Ｖｒｅｆは入力電圧から導出される。基準生成器９３０は、ＰＵＦセル構造の比率変更された複製（例えば、ＰＵＦセルの縮小版）を備える。詳細には、第１の抵抗器Ｒａ１の比率変更された（スケーリングされた）複製である第１の抵抗器Ｒａ１＿ｒｅｆ、第２の抵抗器Ｒａ２の比率変更された（スケーリングされた）複製である第２の抵抗器Ｒａ２＿ｒｅｆ、第３の抵抗器Ｒｂ１の比率変更された（スケーリングされた）複製である第３の抵抗器Ｒｂ１＿ｒｅｆ、及び第４の抵抗器Ｒｂ２の比率変更された（スケーリングされた）複製である第４の抵抗器Ｒｂ２＿ｒｅｆが存在する。また、高側セル有効化スイッチ５１０の比率変更された複製である基準高側セル有効化スイッチ５１０＿ｒｅｆ、及び低側セル有効化スイッチ５２０の比率変更された複製である基準低側セル有効化スイッチ５２０＿ｒｅｆも存在する。この例は、図５ｃに示す「刺激選択／アドレッシング」ＰＵＦセルの比率変更された複製である。図５ａ、図５ｂ、図６ｂ及び図７のいずれかに示すような異なる配列がＰＵＦセルに使用される場合、基準生成器９３０は、各ＰＵＦセルに存在する１つ以上の「刺激選択／アドレッシング」スイッチに対応する１つ以上の比率変更された複製スイッチを備え得る。更に、図６ｂに示すような共通のセル有効化スイッチ６２０が使用される場合、基準生成器９３０は、好適に配置された複製スイッチを備え得る（例えば、スイッチ５１０＿ｒｅｆが図１０ａに配置されるのと同じように配置され得る）。
【0073】
この特定の例では、基準生成器９３０の構成要素は、ＰＵＦセルの構成要素を複製し得るだけでなく（かつ任意選択的に、該当する場合には、任意の共通のセル有効化スイッチも複製し得る）、基準生成器９３０のレイアウトは、ＰＵＦセルのレイアウトも複製し得る。
【0074】
図１０ｂは、この例を示し、基準生成器９３０は、ＰＵＦセルのユニット抵抗器を複製するユニット抵抗器で構成される（この場合、基準生成器９３０は、図４ｂのＰＵＦセル配置を複製する）。ユニット抵抗器の物理的配置及び基準生成器９３０の導電ルーティングはまた、ＰＵＦセルの配置及びルーティング、例えば、図４ａに示す配置及びルーティングを複製し得る。
【0075】
ＰＵＦセルの構成要素を複製すること、及び任意選択的にそれらの物理的な配置及びルーティングも複製することにより、各ＰＵＦセルにおけるＶＢＩＡＳ＿ＨＩＧＨからＶＢＩＡＳ＿ＬＯＷまでの電流経路の真の複製が可能となり、ＰＵＦセルの電流経路に沿った電圧降下が基準生成器９３０によりレシオメトリックに複製されるようになる。比率又はスケールは、例えば１：１のような任意の好適な値であり得、この場合、基準生成器の構成要素は全て、複製対象の構成要素と同一の設計になると考えられる。代替的に、比率は、複製の構成要素がＰＵＦセルアレイの構成要素よりも小さくなる（寸法的に小さい、より小さいインピーダンスを有する等）ようなものであり得、例えば、構成要素の各々の大きさ及びインピーダンス（及び任意選択的にルーティングも）は、ＰＵＦセルの大きさ及びインピーダンスよりも５０％小さくあり得、その結果、ＰＵＦセル対基準生成器９３０の比率は、２：１になる。電圧生成器９３０内の複製回路の大きさをＰＵＦセルの大きさよりも小さくすれば、導出された基準電圧Ｖｒｅｆの駆動強度を改善し、かつ基準電圧Ｖｒｅｆの設定時間を改善するという追加の利点が得られる。
【0076】
この例では、Ｖｒｅｆは、３つの基準電圧ＡＤＣ＿ＨＩＧＨ、ＡＤＣ＿ＭＩＤ及びＡＤＣ＿ＬＯＷを含む。ＡＤＣ＿ＨＩＧＨ及びＡＤＣ＿ＬＯＷは、ＡＤＣ９１０ｘの変換範囲を規定し得る。例えば、ＡＤＣ＿ＨＩＧＨは、変換されるべき最高予想アナログ値（すなわち、予想される最大のＶａ－Ｖｂ）を表し、ＡＤＣ＿ＬＯＷは、任意選択的に、誤差に対応するための何らかの追加のへッドルームを有して、変換されるべき最低予想アナログ値（すなわち、予想される最小のＶａ－Ｖｂ）を表し得る。ＡＤＣ＿ＭＩＤは、ＡＤＣ＿ＨＩＧＨとＡＤＣ＿ＬＯＷとの間の電圧であり、例えば、ＡＤＣ９１０ｘのサンプリング回路のコモンモード電圧を設定するため、かつ／又はＡＤＣ９１０ｘのサンプリング回路の端子をプリチャージするために使用され得る。１つの非限定的な例では、ＡＤＣ９１０ｘは、ＡＤＣ＿ＨＩＧＨとＡＤＣ＿ＬＯＷとの間に接続された抵抗器の列を備える抵抗器ＤＡＣ等のデジタル－アナログ変換器（例えば、ＳＡＲコンバータであり得る）を備え得る。
【0077】
図１０ｂに示されるように、ＡＤＣ＿ＨＩＧＨ、ＡＤＣ＿ＭＩＤ及びＡＤＣ＿ＬＯＷの各々が、分圧器内の好適な点でＰＵＦセルの比率変更された複製からタップオフすることにより、供給電圧ＶＢＩＡＳ＿ＨＩＧＨ－ＶＢＩＡＳ＿ＬＯＷから導出され得る。タップオフする場所は、所望の基準電圧を達成するために、供給電圧ＶＢＩＡＳ＿ＨＩＧＨ及びＶＢＩＡＳ＿ＬＯＷ、並びにＰＵＦセルの比率変更された複製を構成する様々な構成要素のインピーダンスを考慮して決定され得る。
【0078】
図１０ａ及び図１０ｂでは、任意選択的な導電接続部１０１０が、３つの基準電圧ＡＤＣ＿ＨＩＧＨ、ＡＤＣ＿ＭＩＤ及びＡＤＣ＿ＬＯＷについてのタップポイントにおける複製Ｈブリッジの両側を短絡する。任意選択的な導電接続１０１０を含むことにより、ＡＤＣ＿ＨＩＧＨ、ＡＤＣ＿ＭＩＤ及びＡＤＣ＿ＬＯＷの各タップポイントにおけるより低い等価インピーダンスが達成され得る。これにより、過渡ノイズに対してのより良い耐性、より速いセトリング、及びより高い駆動強度がもたらされ得る。しかしながら、代替的な実装態様では、導電接続部１０１０のうちの少なくとも１つ又は全ては、省略され得、基準生成器９３０は、１つ以上の有用で有効な基準電圧Ｖｒｅｆを依然として生成する。更なる代替物では、任意選択的な導電接続１０１０は、基準電圧のタップポイントでＨブリッジの両側を短絡するだけでなく、図１０ｂに示す実装態様における任意選択的な導電接続１０１０が複製Ｈブリッジの両側間に１１の接続部を備えるように、全てのユニット抵抗器で複製Ｈブリッジの両側を短絡し得る。
【0079】
図１０ｃは、基準生成器９３０の更なる例示的な実装態様を示す。これは、図１０ａ及び図１０ｂに示される実装態様に非常に類似するが、ＰＵＦセルの一部のみの複製である。詳細には、これは、ＰＵＦセルの電流経路のうちの１つだけの複製であり、すなわち、ＰＵＦセルＨブリッジの分圧器のうちの１つと、ＰＵＦセルＨブリッジの両方の分圧器に共通である他の構成要素及び接続（例えば、スイッチ５１０＿ｒｅｆ及び５２０＿ｒｅｆ）のうちの１つの複製である。したがって、図１０ｃの実装態様は、ＰＵＦセルのフルＨブリッジのハーフブリッジ複製であることがわかる。この実装態様も、電圧ＶＢＩＡＳ＿ＨＩＧＨ－ＶＢＩＡＳ＿ＬＯＷ、及びＰＵＦセルの構成要素及び配線に依存する１つ以上の有用で効果的な参照Ｖｒｅｆを生成する。
【0080】
３つの参照を含むＶｒｅｆは、１つの例示的な実装態様に過ぎない。代替的に、ＡＤＣ９１０ｘ（任意の好適なタイプのＡＤＣも可能）の要件に応じて、１つの基準電圧のみ、又は２つ又は４つ等の任意の数の基準電圧を備え得る。
【0081】
複製回路のこの特定の例では、電圧生成器９３０は、抵抗器のＨブリッジ又は抵抗器のハーフブリッジを備える（その複製対象のＰＵＦセルは、抵抗器のＨブリッジを有するため）が、基準生成器９３０は、任意の他のタイプのＰＵＦセルの複製を有するように構成され得る。例えば、他のタイプのＰＵＦ装置は、各々が任意の好適な方法で配置された１つ以上の構成要素（抵抗器、コンデンサ、インダクタ、トランジスタ等）を含むＰＵＦセルを有し得る。（差動又はシングルエンドのＡＤＣのいずれかを有する）図９に示すタイプのアナログ－デジタル変換システムは、それらのＰＵＦセルのうちの１つから出力されるアナログ値を変換するために使用され得、それに基づいて、ＰＵＦ値を判定され得る。この場合、基準生成器９３０は、ＰＵＦセルの一部である１つ以上の構成要素の複製版を備える、ＰＵＦセルの少なくとも一部の比率変更された複製（ＰＵＦセルを通る少なくとも１つの電流経路を構成する構成要素の比率変更された複製等）を備え得る。したがって、基準生成器９３０は、入力電圧（ＰＵＦセルからＡＤＣに出力されるアナログ電圧を作成するためにＰＵＦセルに使用されるのと同じ刺激電圧）を受信し、入力電圧及び複製回路から導出される１つ以上の基準電圧を出力し得る。このように、各ＰＵＦセルの構成要素及び配置にかかわらず、ＡＤＣは、入力電圧及び複製構成要素に依存する１つ以上の基準電圧を使用し得るので、入力電圧及び／又は比率変更された複製構成要素の経時的な変化がＡＤＣにより使用される基準電圧の変化を引き起こし得る。
【0082】
このようにしてＰＵＦセルを複製することにより、基準生成器は、ＡＤＣにより測定される電圧Ｖａ及びＶｂに影響を与える構成要素と同じ温度、プロセス及び他の環境特性を有するはずである。結果として、刺激電圧の変化をＶｒｅｆへの比例した変更によるデジタル変換において補正／補償する必要があるだけでなく、例えば、温度変化の結果として、経時的なＰＵＦセルの構成要素（及び該当する場合、共通のセル有効化スイッチ）の変化も、基準電圧Ｖｒｅｆにおける対応する変更により複製されるべきである。次いで、これにより、経時的なＶａとＶｂとの間の差の一貫したデジタル測定をもたらす態様でアナログ－デジタル変換を修正する必要がある。
【0083】
更なる代替物では、Ｖｒｅｆ及びＰＵＦセルへの入力電圧に、完全に無関係な電圧を使用することも可能で、この場合でも入力電圧の変動に影響されないＶａ－Ｖｂのデジタル測定が実現する。例えば、ＡＤＣ９１０ｘ（又は何らかの他のＡＤＣ）は、ＰＵＦセルへの入力電圧を測定するために使用され得、その後Ｖａ－Ｖｂ又はその逆を測定する（例えば、ＰＵＦセル刺激ＶＢＩＡＳ＿ＨＩＧＨ－ＶＢＩＡＳ＿ＬＯＷとＰＵＦセル出力Ｖａ－Ｖｂとの間でＡＤＣ９１０ｘへの入力を変更するために、ＡＤＣ９１０ｘへの入力でマルチプレクサを使用せずに）。次いで、デジタルドメインにおけるＶａ－Ｖｂの測定値に対し、電圧刺激の変化に対する補償が行われ得る。
【0084】
図８ａに戻ると、その例示的な実装態様では、ＰＵＦアレイの各列に対して１つの読み出しユニット８２０ｘが存在することがわかる。結果として、アレイ（すなわち、ＰＵＦセルの列全体）のＸ個のＰＵＦセルは、ｒｏｗ＿ｓｅｌｅｃｔ信号線を使用して選択することができ、Ｘ個のＰＵＦ値は、Ｘ個の読み出しユニットにより並列に判定することができる。これにより、多数のＰＵＦ値を含み、各ＰＵＦ値が連続して判定される場合、生成に長い時間を要し得るＰＵＦ出力を生成する速度を改善し得る。しかしながら、各列に読み出しユニットを備えると、構成要素のコスト及び判定ユニット１７０の全体的なサイズの両方においてコスト高になる場合がある。
【0085】
１つの代替的な実装態様においては、ＰＵＦセルアレイは、複数のグループ化された列を含むように編成され得、各グループ化された列は、２つ以上のＰＵＦセルの列を含む。各グループ化された列について、グループ化された列内のどの列を読み出すかを選択するマルチプレクサを含む、対応する読み出しユニットがあり得る。
【0086】
図１１は、グループ化された列を使用して編成されたＰＵＦセルアレイの例を示す。この例では、アレイにＺのグループ化された列があり、各グループ化された列は、３列のＰＵＦセルを有する（ただし、各グループ化された列には任意の数の列のＰＵＦセルが存在し得る）。また、グループ化された列ごとに１つずつで、Ｚ個の読み出しユニット８２０ｚも存在する。各読み出しユニット８２０ｚは、各読み出しユニット８２０ｚがマルチプレクサ１１００ｚも含むことを除いて、上述の読み出しユニット８２０ｘと同様である。各マルチプレクサ８２０ｚは、列選択線ＣＳを使用して選択ユニット８１０により制御可能なように構成され、各グループ化された列内のどの列がＡＤＣ９１０ｚに結合されるかを選択し、その列内のＰＵＦセルからＰＵＦ値を読み出すことができる。例えば、選択ユニット８１０が、グループ化された列２の第１の列の第３の行にあるＰＵＦセルを選択する場合、選択ユニットは、選択信号をＲＯＷ＿ＳＥＬＥＣＴ３に印加し、列選択線ＣＳを使用することにより、グループ化された列２の第１の列についてＶａ及びＶｂに関連付けられたスイッチを閉じることができ、グループ化された列２の他の列に関連付けられたスイッチを確実に開いたままにする。また、ＰＵＦセルのその列が有効化されるように、グループ列２の第１の列をＶＢＩＡＳ＿ＨＩＧＨに結合するスイッチを閉じ得る。これは、任意選択的に、選択ユニット８１０からの単一の信号線を使用して、各々のグループ化された列の第１の列を選択及び有効化することができ、それにより、各々のグループ化された列の第３の行、第１の列内のＰＵＦセルの並列読み出しを達成するように、マルチプレクサ１１００ｚの全てにわたって複製され得る。したがって、選択ユニット８１０は、アレイの各グループ化された列内の特定の行及び特定の列を選択し得、それにより、Ｚ個のＰＵＦ値が、各グループ化された列内の次の列を選択する前に、Ｚ個の判定ユニット８２０ｚにより並列に判定され得る。この例では、制御信号線ＣＳは、グループ化された列内の列ごとに１つずつで、各グループ化された列内の列の数（図１１の例では、３つの信号線）に等しい数の信号線を備え得る。例えば、単一の信号線は、各々のグループ化された列の第１の列に関連付けられた３つのスイッチの状態を制御し得る。更なる信号線は、各々のグループ化された列の第２の列等に関連付けられた３つのスイッチの状態を制御し得る。結果として、一本の信号線は、各グループ化された列内の列を選択及び有効化し得る。各グループ化された列内の他の列全てに関連付けられた信号線は、それらをＶＢＩＡＳ＿ＨＩＧＨから接続解除し、かつＡＤＣｚから接続解除することにより、これらの列を無効化する状態に設定され得る。その結果、読み出される列内のＰＵＦセルのみを有効化し、他のＰＵＦセルを電源から接続解除することにより、消費電力が低減され得る。各マルチプレクサ１１００ｚの各スイッチは、任意の好適な構成要素又は構成要素の組み合わせ、例えば、ＮＭＯＳ又はＰＭＯＳタイプのいずれかのＦＥＴ等の任意の好適なトランジスタを使用して実装され得る。
【0087】
したがって、図１１は、並列ＰＵＦセル読み出しを使用して読み出しの速度を改善する一方で、アレイ内の各列にＡＤＣを設けず、常時アレイ内の全ての列に給電するわけではないことにより、コストとスペースの使用を合理的に維持することとのバランスを達成し得ることがわかる。グループ化された列の数、及び各グループ化された列の列の数は、ＰＵＦ出力を生成するために必要とされるＰＵＦ値の数、並びにシステムの特定の速度及び効率の必要性に基づいて設定され得る。
【0088】
代替物では、ＰＵＦセルの列をＶＢＩＡＳ＿ＨＩＧＨに結合するスイッチは、完全に省略されるか、又はＰＵＦセル内に移動させて（図５ａ及び図５ｃに示されるように）ｒｏｗ＿ｓｅｌｅｃｔ信号を使用して制御され得る。
【0089】
図１２は、前述のＰＵＦセル配置のいずれかを使用してＰＵＦ値を判定する方法の例を示す。ＰＵＦセルは、行及び列の行列で、又は任意の他の好適な構成で配置され得る。
【0090】
この方法は、上記の行及び／又は列選択プロセスのいずれかを使用して達成され得る、ＰＵＦセルを選択するステップ１２１０を含む。先に説明したように、ＰＵＦセルは、抵抗器のＨブリッジを備え、特定のＰＵＦセルを選択することにより、そのＰＵＦセルは、Ｈブリッジ（ＶＢＩＡＳ＿ＨＩＧＨ－ＶＢＩＡＳ＿ＬＯＷ）にわたる供給電圧により有効化され、Ｈブリッジの２つの測定点Ａ及びＢは、読み出しユニットに結合される。このステップでは、単一のＰＵＦセルが選択されるか、又は２つ以上のＰＵＦセルが並行して選択され得る。
【0091】
ステップ１２２０において、選択されたＰＵＦセルのＰＵＦ値は、ＰＵＦセルの２つの測定点Ａ及びＢにおけるアナログ電圧Ｖａ及びＶｂに基づいて判定される。ＰＵＦ値は、前述のプロセス及び構成要素／回路／デバイスのいずれかを使用して判定され得る。更に、２つ以上のＰＵＦセルが同時に選択される場合、それらのＰＵＦセルのうちのいずれか１つ以上のＰＵＦ値が並列に判定され得る。ステップ１２２０が完了した後、この方法は、読み出される次のＰＵＦセルを選択するためにステップ１２１０に戻り得る。代替的に、全ての必要なＰＵＦ値がすでに取得されている場合、この方法は、判定されたＰＵＦ値の全てに基づいてＰＵＦ出力を判定するステップに進み得る。
【0092】
当業者は、本開示の範囲から逸脱することなく、本開示の上記の態様に様々な変更又は修正がなされ得ることを容易に理解するであろう。
【符号の説明】
【0093】
１００ ＰＵＦ装置
１０５ ＰＵＦセル
１７０ 判定ユニット
１８０ レスポンスユニット
２１０ａ 第１の分圧器
２１０ｂ 第２の分圧器
５１０ セル有効化スイッチ
５２０ セル有効化スイッチ
６１０ａ 第１のアドレッシングスイッチ
６１０ｂ 第２のアドレッシングスイッチ
６２０ セル有効化スイッチ
７１０ａ 第１のアクセススイッチ
７１０ｂ 第３のアクセススイッチ
７２０ａ 第２のアクセススイッチ
７２０ｂ 第４のアクセススイッチ
８１０ 選択ユニット
８２０ 判定ユニット
９１０ ＡＤＣ
９２０ デジタル測定値
９３０ 基準生成器
１０１０ 導電接続部
１１００ マルチプレクサ
１０５ ＰＵＦセル
１７０ 判定ユニット
１８０ レスポンスユニット
２１０ａ 第１の分圧器
２１０ｂ 第２の分圧器
５１０ セル有効化スイッチ
５２０ セル有効化スイッチ
６１０ａ 第１のアドレッシングスイッチ
６１０ｂ 第２のアドレッシングスイッチ
６２０ セル有効化スイッチ
７１０ａ 第１のアクセススイッチ
７１０ｂ 第３のアクセススイッチ
７２０ａ 第２のアクセススイッチ
７２０ｂ 第４のアクセススイッチ
８１０ 選択ユニット
８２０ 判定ユニット
９１０ ＡＤＣ
９２０ デジタル測定値
９３０ 基準生成器
１０１０ 導電接続部
１１００ マルチプレクサ
【図1】
【図2】
【図3】
【図4a】
【図4b】
【図5a】
【図5b】
【図5c】
【図6a】
【図6b】
【図7】
【図8a】
【図8b】
【図9】
【図10a】
【図10b】
【図10c】
【図11】
【図12】
【外国語明細書】