知財求人 - 知財ポータルサイト「IP Force」
▶ フェルディナント－ブラウン－インスティチュート ゲーゲーエムベーハー，ライブニツ－インスティチュート フュル ヘッヒシュトフレーケンツテヒニクの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024056865
(43)【公開日】2024-04-23
(54)【発明の名称】高周波パワートランジスタと高周波電力増幅器
(51)【国際特許分類】
H03F 3/21 20060101AFI20240416BHJP
【ＦＩ】
H03F3/21
【審査請求】有
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2024020005
(22)【出願日】2024-02-14
(62)【分割の表示】P 2021532411の分割
【原出願日】2019-11-12
(31)【優先権主張番号】102018131040.4
(32)【優先日】2018-12-05
(33)【優先権主張国・地域又は機関】DE
(71)【出願人】
【識別番号】521246149
【氏名又は名称】フェルディナント－ブラウン－インスティチュート ゲーゲーエムベーハー，ライブニツ－インスティチュート フュル ヘッヒシュトフレーケンツテヒニク
(74)【代理人】
【識別番号】110002572
【氏名又は名称】弁理士法人平木国際特許事務所
(72)【発明者】
【氏名】ベントソン，オロフ
(72)【発明者】
【氏名】ポール，ゾフィ
(72)【発明者】
【氏名】クレマイヤー，トビアス
(57)【要約】 （修正有）
【課題】より良好に規定可能な挙動を有する高周波パワートランジスタを提供する。
【解決手段】高周波パワートランジスタ１は、トランジスタ２と、少なくとも１つのキャパシタ３と、トランジスタ及びキャパシタを少なくとも部分的に囲むハウジングとを備え、高周波入力用の第１ポート４及びゲートＤＣ電圧供給が、トランジスタのゲート接点５に接続され、第２ポート６が、高周波出力及びドレインＤＣ電圧供給用のトランジスタのドレイン接点に接続し第３ポート９及び第４ポート１０を、トランジスタのソース接点８に接続する。第１～第４ポートはすべて同じハウジングから引き出されている。第３ポートはキャパシタを介してソース接点接続され、第４ポートは少なくとも１つの誘導素子１１、３６を介してソース接点に接続され、その結果、第３ポートは高周波グラウンドを提供し、第４ポートはフローティング低周波グラウンド及びソースＤＣ電圧供給を提供する。
【選択図】図４Ａ
【解決手段】高周波パワートランジスタ１は、トランジスタ２と、少なくとも１つのキャパシタ３と、トランジスタ及びキャパシタを少なくとも部分的に囲むハウジングとを備え、高周波入力用の第１ポート４及びゲートＤＣ電圧供給が、トランジスタのゲート接点５に接続され、第２ポート６が、高周波出力及びドレインＤＣ電圧供給用のトランジスタのドレイン接点に接続し第３ポート９及び第４ポート１０を、トランジスタのソース接点８に接続する。第１～第４ポートはすべて同じハウジングから引き出されている。第３ポートはキャパシタを介してソース接点接続され、第４ポートは少なくとも１つの誘導素子１１、３６を介してソース接点に接続され、その結果、第３ポートは高周波グラウンドを提供し、第４ポートはフローティング低周波グラウンド及びソースＤＣ電圧供給を提供する。
【選択図】図４Ａ
【特許請求の範囲】
【請求項1】
高周波パワートランジスタ（１）であって、
・トランジスタ（２、１８）、
・少なくとも１つのキャパシタ（３、１８）、
・前記トランジスタ（２、１８）と前記キャパシタ（３、１８）を少なくとも部分的に囲むハウジング（１２）、
を備え、
高周波入力およびゲートＤＣ電源のための第１ポート（４）が、前記トランジスタ（２、１８）のゲート接点（５）と接続され、
第２ポート（６）が、高周波出力およびドレインＤＣ電源のためのトランジスタ（２、１８）のドレイン接点（７）に接続され、
第３ポート（９）および第４ポート（１０）が、前記トランジスタ（２、１８）のソース接点（８）に接続され、
前記第１、第２、第３および第４ポート（４、６、９、１０）がすべて、ハウジング（１２）から引き出され、
前記第３ポート（９）は前記キャパシタ（３、１８）を介して前記ソース接点（８）に接続され、前記第４ポート（１０）は少なくとも１つの誘導素子（３６、１１）を介して前記ソース接点（８）に接続され、これにより、前記第３ポート（９）は高周波グラウンドを提供することができるように構成されるとともに、前記第４ポート（１０）はフローティング低周波グラウンドおよびソースＤＣ電源を提供することができるように構成され、
前記誘導素子（３６、１１）は、１つのボンドワイヤまたは並列に接続された複数のボンドワイヤを含み、
前記ボンドワイヤまたは前記並列に接続された複数のボンドワイヤは、ローパスネットワーク（３．２）を形成し、
前記ボンドワイヤの長さおよび数は、前記ローパスネットワーク（３．２）のインダクタンスを形成するように構成されており、
前記第３ポート（９）における電位と前記第４ポート（１０）における電位は互いに異なる、
高周波パワートランジスタ。
・トランジスタ（２、１８）、
・少なくとも１つのキャパシタ（３、１８）、
・前記トランジスタ（２、１８）と前記キャパシタ（３、１８）を少なくとも部分的に囲むハウジング（１２）、
を備え、
高周波入力およびゲートＤＣ電源のための第１ポート（４）が、前記トランジスタ（２、１８）のゲート接点（５）と接続され、
第２ポート（６）が、高周波出力およびドレインＤＣ電源のためのトランジスタ（２、１８）のドレイン接点（７）に接続され、
第３ポート（９）および第４ポート（１０）が、前記トランジスタ（２、１８）のソース接点（８）に接続され、
前記第１、第２、第３および第４ポート（４、６、９、１０）がすべて、ハウジング（１２）から引き出され、
前記第３ポート（９）は前記キャパシタ（３、１８）を介して前記ソース接点（８）に接続され、前記第４ポート（１０）は少なくとも１つの誘導素子（３６、１１）を介して前記ソース接点（８）に接続され、これにより、前記第３ポート（９）は高周波グラウンドを提供することができるように構成されるとともに、前記第４ポート（１０）はフローティング低周波グラウンドおよびソースＤＣ電源を提供することができるように構成され、
前記誘導素子（３６、１１）は、１つのボンドワイヤまたは並列に接続された複数のボンドワイヤを含み、
前記ボンドワイヤまたは前記並列に接続された複数のボンドワイヤは、ローパスネットワーク（３．２）を形成し、
前記ボンドワイヤの長さおよび数は、前記ローパスネットワーク（３．２）のインダクタンスを形成するように構成されており、
前記第３ポート（９）における電位と前記第４ポート（１０）における電位は互いに異なる、
高周波パワートランジスタ。
【請求項2】
前記キャパシタ（３）が１層キャパシタである、
請求項１記載の高周波パワートランジスタ。
請求項１記載の高周波パワートランジスタ。
【請求項3】
前記高周波パワートランジスタ（１）は、前記第３ポート（９）と前記ソース接点（８）との間に、並列に接続された少なくとも２つのキャパシタ（３）を備える、
請求項１または２記載の高周波パワートランジスタ。
請求項１または２記載の高周波パワートランジスタ。
【請求項4】
集積電力回路（１８）をさらに備え、
前記トランジスタ（２）と前記キャパシタ（３）は、前記集積電力回路（１８）と組み合わされている、
請求項１から３のいずれか１項記載の高周波パワートランジスタ。
前記トランジスタ（２）と前記キャパシタ（３）は、前記集積電力回路（１８）と組み合わされている、
請求項１から３のいずれか１項記載の高周波パワートランジスタ。
【請求項5】
前記集積電力回路（１８）がＭＭＩＣである、
請求項４記載の高周波パワートランジスタ。
請求項４記載の高周波パワートランジスタ。
【請求項6】
前記第３ポート（９）は、互いに対向して配置されている２つの導電性フランジ（１６）と接続されている、
請求項１から５のいずれか１項記載の高周波パワートランジスタ。
請求項１から５のいずれか１項記載の高周波パワートランジスタ。
【請求項7】
前記第４ポート（１０）は、ローパスネットワーク（３．２）を介して前記ソース接点（８）に接続されている、
請求項１から６のいずれか１項記載の高周波パワートランジスタ。
請求項１から６のいずれか１項記載の高周波パワートランジスタ。
【請求項8】
前記高周波パワートランジスタ（１）は、少なくとも１つの誘導素子（３６、１１）を介して前記ソース接点（８）に接続された第５ポート（１７）を備え、これにより前記第３ポート（９）は高周波グラウンドを提供し、前記第４ポート（１０）および前記第５ポート（１７）はともに、フローティングＤＣ＆ＬＦグラウンドおよびソースＤＣ電源を提供する、
請求項１から７のいずれか１項記載の高周波パワートランジスタ。
請求項１から７のいずれか１項記載の高周波パワートランジスタ。
【請求項9】
互いに対向する２つの対向面を備え、
前記高周波パワートランジスタ（１）の前記２つの対向面の一方の側に第１プリント回路基板（２０）が配置されており、
前記高周波パワートランジスタ（１）の前記２つの対向面の他方の側に第２プリント回路基板（２１）が配置されている、
請求項１から８のいずれか１項記載の高周波パワートランジスタ。
前記高周波パワートランジスタ（１）の前記２つの対向面の一方の側に第１プリント回路基板（２０）が配置されており、
前記高周波パワートランジスタ（１）の前記２つの対向面の他方の側に第２プリント回路基板（２１）が配置されている、
請求項１から８のいずれか１項記載の高周波パワートランジスタ。
【請求項10】
前記第１ポート（４）は、前記第１プリント回路基板（２０）の導体パス（２２）に接続され、
前記第２ポート（６）および前記第４ポート（１０）は、前記第２プリント回路基板（２１）の導体パス（２３、２４）に接続される、
請求項９記載の高周波パワートランジスタ。
前記第２ポート（６）および前記第４ポート（１０）は、前記第２プリント回路基板（２１）の導体パス（２３、２４）に接続される、
請求項９記載の高周波パワートランジスタ。
【請求項11】
請求項９または１０記載の高周波パワートランジスタ（１）を備えた高周波電力増幅器であって、
前記第３ポート（９）は、前記高周波電力増幅器のためのシステムグラウンドを規定する前記高周波電力増幅器のヒートシンク（２５）に接続されている、
高周波電力増幅器。
前記第３ポート（９）は、前記高周波電力増幅器のためのシステムグラウンドを規定する前記高周波電力増幅器のヒートシンク（２５）に接続されている、
高周波電力増幅器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は高周波パワートランジスタに関し、特に本発明は、パワートランジスタハウジング内部の高周波と直流または低周波グラウンドとの分離に関する。浮遊グラウンドを持つ高周波（ＨＦ）パワートランジスタの動作は、ＨＦバイパスキャパシタをトランジスタハウジングに挿入することにより可能となる。このキャパシタは、直流（英語ではｄｉｒｅｃｔ ｃｕｒｒｅｎｔ、ドイツ語ではＧｌｅｉｃｈｓｔｒｏｍ）および低周波（ＬＦ）グラウンドからのＨＦグラウンドの分離を生じさせる。ＨＦバイパスキャパシタをハウジング内に配置し、トランジスタにできるだけ近づけることにより、トランジスタのソースコンタクトとシステムグラウンドとの間のＨＦパスの誘導性を低減できる。これにより、効率、ＤＣ＆ＬＦ／ＨＦ絶縁を改善し、したがってＬＦ帯域幅と安定性も改善される。ハウジング上の分離したＤＣおよびＬＦポートは高ＬＦ帯域幅（英語ではｖｉｄｅｏ ｂａｎｄｗｉｄｔｈ）でのフローティング動作を可能にし、約１０ＭＨｚの達成可能な帯域幅は、数百ＭＨｚに増加される。
【背景技術】
【0002】
高周波（ＨＦ）電力増幅器は、無線通信システムにおいて重要な構成要素であることが知られている。この電力増幅器は、ＨＦ信号を特定の距離にわたる伝送において必要な電力レベルに増幅する。高いデータレートまたは大きな帯域幅のデータ伝送を可能にするために、複雑な変調方式がＨＦ信号に対して適用され、これが信号電力の変化をもたらす。
【0003】
ＨＦ電力増幅器に関しては、エネルギー消費とエネルギー節約が重要な側面であるという事実を踏まえれば、ＨＦ電力増幅器をエネルギー効率の良いモードで動作させることが重要である。線形ＨＦ電力増幅器においては、効率は最大電力範囲で最も高く、低減した出力電力、すなわち電力バックオフの間、では次第に減少する。
【0004】
電力バックオフ中にＨＦ電力増幅器効率を増加させる１つのアプローチとしては、包絡線追跡技術（英語：ｅｎｖｅｌｏｐｅ ｔｒａｃｋｉｎｇ ｔｅｃｈｎｉｑｕｅ、ＥＴ ｔｅｃｈｎｉｑｕｅ）が挙げられる。同技術においては、ＨＦ電力増幅器の供給電圧は変調ＨＦ信号の瞬時電力に応じて調整される。結果として、ＥＴ技術は、ＨＦ電力増幅器の電力消費を低減し、したがって電力損失を低減する。
【0005】
現代の通信信号の多大な帯域幅は、非常に高速な包絡線増幅器を必要とする。すなわち、ＤＣコンバータは、ＨＦ信号における電力の瞬間的変化に対応する電圧をＨＦ電力増幅器に供給することができる。このような高速ＤＣコンバータはすべて、１種のスイッチングステージを有する。
【0006】
最も単純な形式においては、ＤＣコンバータは負荷に給電するダウンコンバータとすることができ、ＥＴ技術を使用するＥＴシステムにおいてはＨＦ電力増幅器である。このトポロジーにおいては、ＨＦ電力増幅器はグラウンドに接続されている。つまり、ダウンコンバータはＥＴシステムの電源電圧の方向に動作し、ＨＦ電力増幅器はフローティングダウンコンバータ出力から電力を供給される。これには、ｐ－チャンネル電界効果トランジスタまたは絶縁されたスイッチドライバを備えたｎ－チャンネル電界効果トランジスタのいずれかが必要である。
【0007】
新規な超高速化合物半導体は、寄生容量が低いので、スイッチング用途に非常に適しているが、ｎ型材料のみが、高出力およびスイッチング速度で入手可能である。このようなｎチャネル電界効果トランジスタを持つダウンコンバータは、スイッチング周波数と負荷容量に関して非常に有望なトポロジである。しかし、前述の絶縁ゲートスイッチは実装が複雑であり、スイッチング挙動に影響する寄生容量をもたらし、全体のＥＴシステム特性に大きな影響を及ぼす。
【0008】
これを防止するために、ＷＯ２０１４／１７０７１０ Ａ１は反転ダウンコンバータによる包絡線追跡システムを提案している。提案しているトポロジーは、ＨＦ電力増幅器トランジスタの低周波（ＬＦ）ソース電位を変化させることにより、ＨＦ電力増幅器の供給電圧を、システムグラウンドとＨＦグラウンドをともに保ちながら修正するという意味で、通常のものとは異なっている。結果として、ＨＦ電力増幅器は、ＤＣ電圧供給に関して、またはこの場合はＬＦソース電位に関して、フローティングである。反転ダウンコンバータを利用するこのようなＥＴシステムにおいては、ＨＦ電力増幅器はダウンコンバータの負荷を有するが、ＥＴシステムの供給電圧とダウンコンバータの出力との間の電圧降下からフローティンググラウンドが供給される。
【0009】
その他の従来のパワートランジスタは、ＵＳ６，５９３，７９７Ｂ１、ＵＳ６，７３４，７２８Ｂ１、ＵＳ２０１８／０２６２１７０Ａ２、およびＵＳ５，８４１，１８４Ａに開示されている。
【0010】
図１Ａ、図１Ｂおよび図１Ｃに示すように、１０Ｗ以上の電力を供給し、そのような電力増幅器のコア要素を構成するＨＦパワートランジスタは、典型的にはそれぞれのハウジングに組み込まれた別個の構成要素として使用される。図１Ａおよび図１Ｃに示す高周波パワートランジスタハウジングは、高い電気伝導率および熱伝導率を有するフランジと、その上に配置される電気絶縁フレームとを備え、これらのフレームはその上に配置される２つの電気接続部をフランジから絶縁し、さらにハウジングの内容物を保護する電気絶縁カバーを備える。ハウジングに収容されるトランジスタ（追加で必要な部品とともに）は、電気絶縁フレーム内側のフランジ上に配置される。図１Ｃに示す収容トランジスタ（電界効果（ＦＥＴ）トランジスタまたはバイポーラ（ＢＪＴ）トランジスタのいずれかとすることができる）においては、入力ポートをＦＥＴのゲート接点（またはＢＪＴのベース接点）に、ＦＥＴのドレイン接点（またはＢＪＴのエミッタ接点）を出力ポートに、ならびにＦＥＴのソース接点（またはＢＪＴのコレクタ接点）をシステムグラウンドに接続するために、ボンドワイヤが使用される。図示のトランジスタチップはビアを有さないトランジスタを含むので、導電性ボンドベースはトランジスタの近くに配置され、それらはパワートランジスタハウジングのフランジを介して、システムグラウンドと直接接続される。図１Ｄに示すように、図１Ａ、図１Ｂ、および図１Ｃの収納型トランジスタは、入力ポートをＦＥＴのゲート接点（またはＢＪＴのベース接点）に接続する入力整合ネットワーク、および／またはＦＥＴのドレイン接点（またはＢＪＴのエミッタ接点）を出力ポートに接続する出力ネットワークを備えることができる。
【0011】
図２Ａに示すように、収納型トランジスタは、通常、プリント回路基板に内蔵される。また、このプリント基板上には整合回路網とＤＣ＆ＬＦ／ＨＦダイプレクサがあり、トランジスタの出力ポートとＨＦ出力を接続している。ＤＣ＆ＬＦ電源は、ＤＣ＆ＬＦ電源ラインを介して、上記ダイプレクサと接続され、したがって、出力整合回路網とトランジスタの出力ポートと接続される。プリント回路基板上の回路のこの２重機能は、キャリア周波数において目標とするインピーダンス整合を生じさせ、同時に、トランジスタに対してＤＣ供給電圧を供給するための経路を提供する。また、回路はＤＣ＆ＬＦ電源とＨＦ 出力を分離し、供給経路におけるＨＦ信号の結合を抑制する必要がある。
【0012】
一般的なＨＦパワートランジスタのフローティング動作を有効にするためには、ＨＦグラウンドをトランジスタハウジング外部のＤＣ＆ＬＦグラウンドから分離する必要がある。これは、図２Ｂに示すように、プリント基板上の回路にＤＣ＆ＬＦ／ＨＦダイプレクサを追加導入することによって行うことができる。次に、トランジスタのグラウンド接続すなわちフランジは、ＨＦバイパスネットワークを介してシステムグラウンドに接続され、ＤＣ＆ＬＦローパスネットワークを介してフローティングＤＣ＆ＬＦポートに接続される。トランジスタのゲートはフローティング動作の目的のために、ガルバニック分離された電源を介して作動させなければならない。
【0013】
グラウンド分離に関連するトランジスタとスイッチング部品との間の距離は、追加のライン長が追加のインダクタンスおよび電気的遅延を発生させるので、この可能な構成に対する欠点である。このように、ＨＦバイパス用のプリント基板に必要なキャパシタと組み合わせると、ＬＦ帯域幅が制限される。
【0014】
あるいは、ビアをもたずハウジングをもたない単なる高周波パワートランジスタのフローティング動作は、ハイブリッド構造で実現することができる。このハイブリッド構造においては、ＨＦまたはＤＣ＆ＬＦ間のグラウンド分離がフランジ上のトランジスタチップのすぐ隣に配置されたボンディング可能なバイパスキャパシタによって生成され、その上部電極はトランジスタのソース接点とボンドワイヤによって接続され、その下部電極はフランジに直接接触される。さらに、トランジスタのソース接点は、ボンドワイヤを介して、ＤＣ＆ＬＦ低域通過ネットワークと、それに伴う周囲のプリント回路基板上のフローティンググラウンドとに接続される。トランジスタのゲートおよびドレイン接点は、周囲のプリント回路基板上の入力および出力ネットワークとボンドワイヤを介して同様に接続され、これは典型的なＨＦパワートランジスタハウジング内の入力ポートおよび出力ポートへのボンディングに対応する。
【0015】
公知の解決策は、以下の問題を有する：
【0016】
（１）フローティングトランジスタと周囲のネットワークとの間には、正確に規定されたインターフェースは存在しない。これは以下を意味する：
ａ．フローティングトランジスタの電力と安定性をボンディング可能なキャパシタとともに正しく特性測定することは不可能である。
ｂ．シミュレーションのために、トランジスタの個々のセルについて以外のＨＦモデルを抽出することはできない。
ｃ．HF電力増幅器の挙動、すなわち全体的なＥＴシステムの予測可能性は良くない。
ａ．フローティングトランジスタの電力と安定性をボンディング可能なキャパシタとともに正しく特性測定することは不可能である。
ｂ．シミュレーションのために、トランジスタの個々のセルについて以外のＨＦモデルを抽出することはできない。
ｃ．HF電力増幅器の挙動、すなわち全体的なＥＴシステムの予測可能性は良くない。
【0017】
（２）単なるトランジスタチップとボンディング可能なキャパシタを持つ回路の機械的構造は非常に複雑であり、組み立てられた回路は機械的損傷から保護されていない。これは以下を意味する：
ａ．単純かつ迅速な設計は、機械的な観点からは不可能である。
ｂ．トランジスタチップとキャパシタを接着した高周波電力増幅器は機械的損傷を受けやすい。同時に、トランジスタに与えられた機械的または電気的損傷の修理を行うことは難しく、ほんの少しの修理しかできない。
ａ．単純かつ迅速な設計は、機械的な観点からは不可能である。
ｂ．トランジスタチップとキャパシタを接着した高周波電力増幅器は機械的損傷を受けやすい。同時に、トランジスタに与えられた機械的または電気的損傷の修理を行うことは難しく、ほんの少しの修理しかできない。
【発明の概要】
【発明が解決しようとする課題】
【0018】
目的は、上述した短所の少なくとも一部を克服した高周波パワートランジスタを提供することである。
【課題を解決するための手段】
【0019】
本発明によれば、高周波パワートランジスタであって、
・キャパシタ、
・少なくとも１つのキャパシタ、
・前記トランジスタおよび前記キャパシタを少なくとも部分的に取り囲むハウジングであって、高周波入力用の第１ポートと、ゲートＤＣ電源とが前記トランジスタのゲート接点に接続される、ハウジング、
を備え、
第２ポートが高周波出力用の前記トランジスタのドレイン接点とドレインＤＣ電源に接続され、
第３ポートおよび第４ポートが前記トランジスタのソース接点に接続され、
前記第１、第２、第３および第４ポートが前記ハウジングの外に引き出されており、
前記第３ポートが前記キャパシタを介して前記ソース接点に接続され、前記第４ポートが少なくとも１つの誘導素子を介して前記ソース接点に接続されることにより、前記第３ポートが高周波グラウンドを提供し、前記第４ポートがフローティングＤＣ＆ＬＦグラウンドおよびソース電源を提供する、
高周波パワートランジスタが導入される。
・キャパシタ、
・少なくとも１つのキャパシタ、
・前記トランジスタおよび前記キャパシタを少なくとも部分的に取り囲むハウジングであって、高周波入力用の第１ポートと、ゲートＤＣ電源とが前記トランジスタのゲート接点に接続される、ハウジング、
を備え、
第２ポートが高周波出力用の前記トランジスタのドレイン接点とドレインＤＣ電源に接続され、
第３ポートおよび第４ポートが前記トランジスタのソース接点に接続され、
前記第１、第２、第３および第４ポートが前記ハウジングの外に引き出されており、
前記第３ポートが前記キャパシタを介して前記ソース接点に接続され、前記第４ポートが少なくとも１つの誘導素子を介して前記ソース接点に接続されることにより、前記第３ポートが高周波グラウンドを提供し、前記第４ポートがフローティングＤＣ＆ＬＦグラウンドおよびソース電源を提供する、
高周波パワートランジスタが導入される。
【0020】
低周波（ＬＦ）は通常、３０ｋＨｚから３００ｋＨｚの長波放射として理解される。ＬＦは、ここではＤＣ(０Ｈｚ）～数百メガヘルツ、より好ましくは４００ＭＨｚまでの周波数範囲の変調周波数（ＭＦ）またはベースバンドの放射を含む一般的な名称として理解されるべきである。高周波（ＨＦ）は通常、３ＭＨｚ～３０ＭＨｚの短波放射として理解される。ここで、ＨＦは、５００ＭＨｚ～数ＧＨｚ、より好ましくは５ＧＨｚ、さらにより好ましくは１０ＧＨｚの範囲の放射線を含む一般的な名称として理解されるべきである。ＬＦ上限はＨＦ搬送波周波数に依存し、提案された解決策ではＨＦ搬送波周波数の２０％までに達することができ、より好ましくはＨＦ搬送波周波数の４０％までに達することができる。ＬＦとＨＦとの間の上記比率を考慮すると、好ましくは４ＧＨｚのＬＦが、１０ＧＨｚの好ましいＨＦで達成され得る。
【0021】
トランジスタのソース接点とキャパシタとの間の抵抗は、好ましくは１オーム未満であり、より好ましくは０．５オーム未満であり、さらに好ましくは１０ｍオーム未満である。
【0022】
トランジスタのソース接点とシステムグラウンドとの間のインダクタンスは、好ましくは０．８ｎＨ未満、より好ましくは０．１ｎＨ未満、さらにより好ましくは１０ｐＨ未満である。
【0023】
浮遊グラウンドは、好ましくは接地電位を基準としない、装置内部のグラウンドである。
【0024】
ガルバニック分離（また、ガルバニックデカップリング）は、好ましくは、電力または信号が交換される２つの電力回路間の電気ラインを回避するものとして理解される。電気ラインは、ここでは電気的に非導電性の結合要素を介して切断される。ガルバニック分離では、電気ポテンシャルは互いに分離され、これにより、電力回路は互いに浮いている。
【0025】
バイパス回路網は、好ましくは１つまたはいくつかのバイパスキャパシタとして理解される。バイパスキャパシタは、リードキャパシタ、短絡キャパシタ、またはバイパスキャパシタとも呼ばれる。一般的には、特定の信号または干渉信号のためのバイパスまたは転用ルートを提供することを目的としたキャパシタが含まれる。
【0026】
デュプレクサは、好ましくは３つのゲートを有する高周波技術の領域における電気的パッシブ部品である。これは、周波数の関数として、２つのゲート間でガイドされた電磁波を分離するか、逆動作方向に１つのゲート上でそれらを組み合わせる役割を果たす。ダイプレクサは、クロスオーバのための特別な設計を構成する。
【0027】
ローパスネットワークは、好ましくは１つまたはいくつかのローパスフィルタとして理解される。ローパスフィルタとは、特定の周波数レベルまでの周波数のみを通過許可するフィルタである。許可周波数よりも高い周波数においては、ブロッキングフィルタとなる。
【0028】
整合ネットワークは、好ましくは高周波信号用のソースと消費部品との間のインピーダンスを調整するための回路として理解される。これは、電源と消費部品との間の電力伝達を最適化する。
【0029】
λ／４ラインは、好ましくは共面ラインまたはマイクロストリップラインの形態の電磁波をガイドするための伝送線路であり、その長さは、伝送される電磁波の波長の４分の１であり、したがって、ＨＦ短絡のＨＦ開路への変換を誘起し、その逆も同様である。
【0030】
高周波パワートランジスタハウジングは、好ましくは高い電気および熱コンダクタンスを有するフランジと、その上に配置され、フランジから順番に配置される２つの電気ポートを絶縁する電気絶縁フレームと、ハウジングの内容物を保護する電気絶縁カバーとを備える。
【0031】
したがって提案するＨＦパワートランジスタは、低周波と高周波のグラウンドを分離し、これにより、フローティング低周波グラウンドを持つ容易に予測可能なＨＦ電力増幅器設計を可能にする。従来において収容されているＨＦパワートランジスタは３つのポート、すなわち、（１）ＨＦ入力信号およびＤＣゲート電源用のポート、（２）ＨＦ出力信号およびＤＣドレイン電源用のポート、またはＥＴシステムにおけるＮＦ列電源用のポート、（３）共有グラウンド用のポート、を有する。
【0032】
本発明によるフローティンググラウンドを有するパワートランジスタは、４つ以上のポートを有する。ＨＦ入力信号およびＤＣ電圧ゲート供給、ならびに、ＨＦ出力信号およびＤＣ電流ドレイン電源のためのポートは、従来の収容されているＨＦパワートランジスタの場合と同じである。
【0033】
本発明によるＨＦパワートランジスタの違いは、ＨＦおよびＤＣ＆ＬＦの従来の共用グラウンドのためのポートが現在ではＨＦグラウンドとしてのみ機能するという事実にある。フローティングＤＣ＆ＬＦグラウンドのためのポートは、少なくとも１つの追加のポート（少なくとも第４ポート）によって実現される。このため、ハウジングから引き出される少なくとも４つのポートが必要である。
【0034】
例えば、本発明によるフローティングＬＦグラウンドを有するＨＦパワートランジスタにおいては、ＬＦおよびＨＦグラウンドは十分な直列共振周波数を有するキャパシタを介してＨＦ信号をシステムグラウンドに結合することによって分離され、これにより好ましくはＨＦ短絡回路およびＤＣ＆ＬＦ開回路を提供する。ＨＦ短絡回路の帯域幅は、主にキャパシタの品質係数に依存する
【0035】
トランジスタは、（ボンディング可能である）単一または複数のキャパシタと並列にハウジング内に設置される。この解決策は、ハウジングがトランジスタとキャパシタの両方を収容するのに十分な大きさであり、例えば誘導素子に相当する接続ボンドワイヤの寄生インダクタンスのような境界を構成するほど大きすぎない限り、実行可能である。特に、トランジスタのソース接点とキャパシタとの間の任意の使用されるボンドワイヤは、ＨＦ短絡回路に対して重大な影響を及ぼす。
【0036】
本発明によるパワートランジスタは以下を可能にする：
（１）固定インターフェース、すなわちハウジングから引き出した少なくとも４つのポート上の、収容され（すなわちハウジングで囲まれた）グラウンド分離されたＨＦパワートランジスタの個別の特性識別およびモデル化；
（２）本発明によるＨＦパワートランジスタを、ＬＦグラウンドのための少なくとも１つの追加ポートのみを有する従来の収納型ＨＦパワートランジスタとして使用することによる、単純かつ迅速なＨＦ電力器設計。これは組み立てに必要とされる特別な装置および知識を必要としない；
（３）ハウジングの一部としてのカバーによる機械的損傷に対する保護；
（４）ハウジングされた損傷トランジスタを新しいトランジスタに簡単に置き換えることにより、損傷トランジスタを有するＨＦ電力増幅器を簡単かつ迅速に修理すること。
（１）固定インターフェース、すなわちハウジングから引き出した少なくとも４つのポート上の、収容され（すなわちハウジングで囲まれた）グラウンド分離されたＨＦパワートランジスタの個別の特性識別およびモデル化；
（２）本発明によるＨＦパワートランジスタを、ＬＦグラウンドのための少なくとも１つの追加ポートのみを有する従来の収納型ＨＦパワートランジスタとして使用することによる、単純かつ迅速なＨＦ電力器設計。これは組み立てに必要とされる特別な装置および知識を必要としない；
（３）ハウジングの一部としてのカバーによる機械的損傷に対する保護；
（４）ハウジングされた損傷トランジスタを新しいトランジスタに簡単に置き換えることにより、損傷トランジスタを有するＨＦ電力増幅器を簡単かつ迅速に修理すること。
【0037】
パワートランジスタハウジングは、好ましくは高い電気的および熱的コンダクタンスを有するフランジ、好ましくはその上に配置される電気的絶縁フレーム（好ましくはその上に配置される２つの電気ポートをフランジから絶縁する）、および好ましくはハウジングの内容物を保護する電気的絶縁カバーを備える。
【0038】
ポートに関する「ハウジングから引き出す」という特徴は、少なくとも４つのポートのそれぞれについて、外部ポートまたはグラウンドとの電気的接続が可能であることを意味すると解釈されなければならない。
【0039】
本出願の枠組み内においては、トランジスタという用語それ自体は、本発明に係るパワートランジスタにおける単一のスイッチング素子としてのトランジスタのみに関するものである。後者は例えば、キャパシタおよびハウジングをも含む。本出願の枠組みの中で、用語「キャパシタ」は、広く解釈され、その機能性を想定する別のスイッチング素子を表すこともできる。
【0040】
好ましい実施形態において、誘導素子は、並列に接続された単一または複数のボンドワイヤを含む。誘導素子は、好ましくは複数のボンドワイヤを含む。ボンドワイヤの長さおよび数は、トランジスタと、接続される素子またはポートとの間でブリッジされる距離および必要な通電容量に依存し、誘導性素子の所望のインダクタンスに応じて変化させることもできる。
【0041】
別の好ましい実施形態において、キャパシタは単層キャパシタである。トランジスタのソース接点上のＤＣ＆ＬＦ／ＨＦ周波数分離は、対応するキャパシタンスおよび直列共振周波数を有する少なくとも１つの、好ましくは接合可能な単層キャパシタによって達成される。キャパシタは好ましくはトランジスタのソース接点にできるだけ近接して接着され、これにより、システムグラウンドに対してＨＦ短絡回路が提供される。
【0042】
高周波パワートランジスタは、第３ポートとソース接点との間に並列に接続された少なくとも２つのキャパシタを含むことが好ましい。
【0043】
トランジスタとキャパシタは、集積電力回路に結合されることが好ましく、より好ましくはＭＭＩＣ(英語：モノリシックマイクロ波集積回路、ドイツ語：モノリシック集積Ｍｉｋｒｏｗｅｌｌｅｎｓｃｈａｌｔｕｎｇ）に結合されることが好ましい。ＭＭＩＣは、高周波技術における集積電力回路の特別なクラスである。ここで、全ての能動および受動素子は、半導体基板（好ましくは５０μｍ～３５０μｍの厚さ）上に実現される。小型化により、ミリ波の範囲まで回路が可能になる。そして、トランジスタとキャパシタは、ＨＦグランド（特にシステムグランド）へ接続され、両方とも同じ集積電力回路（ＭＭＩＣ）の内部で実現される。したがって、ＭＭＩＣは機能的にはトランジスタとキャパシタとを含み、少なくとも部分的には、ハウジングによって囲まれている。この場合、誘導素子（特にボンドワイヤ）もＭＭＩＣを少なくとも第４ポートと接続するために使用されるが、ＨＦ短絡回路の特性はＭＭＩＣ構造（キャパシタの機能を想定するか、または含む）によって決定され、したがって、ハウジング内のアセンブリには依存しない。
【0044】
別の好ましい実施形態において、第３ポートが少なくとも１つの導電性フランジと接続され、好ましくは対向して配置された２つの導電性フランジと接続される。これにより、システムグラウンドとの接続が容易になる（たとえば、接触式熱交換器を介して）。
【0045】
高周波パワートランジスタは、少なくとも１つの誘導素子によってソース接点と接続される第５ポートを備えることが好ましく、これにより第３ポートが高周波グラウンドを提供し、第４ポートと第５ポートが一緒になってフローティング低周波グラウンドおよびソースＤＣ電源を提供する。
【0046】
上述のタスクは、上記実施形態のうちの１つに係る高周波パワートランジスタと、高周波パワートランジスタの対向する側面に配置された２枚のプリント回路基板とによっても解決される。
【0047】
第１ポートは好ましくは第１プリント回路基板の導体パスに接続され、第２ポート、第４ポート、および場合によっては第５ポートは第２プリント回路基板の導体パスに接続される。プリント回路基板の導体パスは、第１、第２、第４、および場合によっては第５ポート（またはそれ以上）のための外部接続を提供する。プリント回路基板は好ましくは入力整合ネットワークを提供し、第２回路基板は出力整合ネットワークを提供する。
【0048】
別の実施形態において、共通のプリント回路基板は、好ましくは入力整合ネットワークおよび出力整合ネットワークを備える。
【0049】
第３ポートは、好ましくは少なくとも１つのフランジによって、高周波電力増幅器のヒートシンクに接続されることが好ましく、これは高周波電力増幅器のためのシステムグランドを規定する。これにより、システムグラウンドを介してＨＦグラウンドを定義することと、パワートランジスタの機械的および熱的接続をシステムに提供することの両方が可能になる。
【図面の簡単な説明】
【0050】
上述の本発明の特性、特徴、および利点は、それらが達成される方法とともに、図面に関連してより詳細に説明される例示的な実施形態の以下の説明によって、より明確かつ明確に理解可能になるであろう。
【0051】
【図1A】従来のカバー付き収納型高周波パワートランジスタの上面図である。
【図1B】従来技術で知られている収納型ＨＦパワートランジスタのブロック図である。
【図1C】トランジスタチップ、導電性ボンドベース、およびボンドワイヤを収容した、カバーなしの従来の収容型ＨＦパワートランジスタの上面図である。
【図1D】ハウジング内部に入出力整合回路網を備えた従来の収納型ＨＦパワートランジスタのブロック図である。
【図2A】従来技術による、図１Ｂの収納型ＨＦパワートランジスタのブロック図であり、プリント回路板と接続されている。整合回路ネットワーク、ならびに接続された電源回路網を有するＤＣ＆ＮＦ／ＨＦダイプレクサを含む。
【図2B】従来技術による、１ＢからのハウジングされたＨＦパワートランジスタのブロック図であり、プリント基板と接続されている。整合回路ネットワーク、トランジスタドレイン供給のための接続された電源回路網を有するＤＣ＆ＮＦ／ＨＦダイプレクサ、ならびにフローティング動作に必要な他の回路部品を含む。
【図3A】システムグラウンドへの内部ＨＦバイパスネットワークを備えた本発明に係る収納型ＨＦパワートランジスタの１実施形態のブロック図である。
【図3B】本発明に係るＨＦパワートランジスタの別の実施形態のブロック図である。システムグラウンドへの内部ＨＦバイパスネットワーク、ならびに集積入出力整合ネットワークを備える。
【図4A】本発明による収納型ＨＦパワートランジスタの他の実施形態のブロック図である。システムグラウンドへの内部ＨＦバイパスネットワークおよびＤＣ＆ＬＦグラウンドポートへの内部ＤＣ＆ＬＦ低域通過ネットワークを備える。
【図4B】本発明に係る収容型ＨＦパワートランジスタの別の実施形態のブロック図である。システムグラウンドへの内部ＨＦバイパス回路網およびＤＣ＆ＬＦグラウンドポートへの内部ＤＣ＆ＬＦ低域通過回路網、ならびに集積型入出力整合回路網を有する。
【図5A】本発明に係るＨＦパワートランジスタの１実施形態の物理的等価回路図である。
【図5C】１つのＤＣ＆ＬＦグランドポートを備えた本発明に係る収納型ＨＦパワートランジスタの実現例である。
【図5D】２つのＤＣ＆ＬＦグランドポートを備えた本発明に係る収納型ＨＦパワートランジスタの実現例である。
【図6A】内部入出力整合回路網を備えた本発明による高周波パワートランジスタの別実施形態の物理的等価回路図である。
【図7A】システムグランドへのＨＦバイパスネットワークをトランジスタと同じチップ上に実現した本発明のＨＦパワートランジスタの別実施形態の物理的等価回路図である。
【図7C】ＤＣ＆ＬＦグランドポートを備えた本発明に係る収納型ＨＦパワートランジスタの実現例である。
【図8A】本発明に係るＨＦパワートランジスタの別実施形態の物理的等価回路図である。内部入出力整合回路網を備える。システムグラウンドへのＨＦバイパスネットワークは、トランジスタと同じチップ上に実装されている。
【図8B】図８Ａの、システムグラウンドへのＨＦバイパスネットワークがトランジスタと同じチップ上に実現された、内部入出力整合ネットワークを備えた本発明によるＨＦパワートランジスタの別実施形態の電気的等価回路図である。
【図9A】システムグランドへのＨＦバイパスネットワークとＤＣ＆ＬＦポートへのＤＣ＆ＬＦローパスネットワークをトランジスタと同じチップ上に実現した、本発明のＨＦパワートランジスタの別実施形態の物理的等価回路図である。
【図9B】図９Ａの、システムグラウンドへのＨＦバイパスネットワークとＤＣ＆ＬＦポートへのＤＣ＆ＬＦローパスネットワークとがトランジスタと同じチップ上に実現される、本発明のＨＦパワートランジスタの別実施形態の電気的等価回路図である。
【図9C】システムグラウンドへのＨＦバイパスネットワークとＤＣ＆ＬＦポートへの短絡λ／４ラインとがトランジスタと同じチップ上に実現された、本発明によるＨＦパワートランジスタの別実施形態の電気的等価回路図である。
【発明を実施するための形態】
【0052】
図３Ａおよび図３Ｂは、整合ネットワーク２７、２８を有しまたは有さず、システムグラウンドへのＨＦバイパスネットワーク３．１を有しまたは有さない、ＨＦパワートランジスタ１の２つの発明実施形態のブロック図を示す。両方の図において同じ符号を有する機能ブロックは同様である。ＨＦパワートランジスタ１は、図３Ａおよび３Ｂ上のハウジング１２内に取り付けられている。電界効果トランジスタ２（ＦＥＴ）が両方の図に描かれている。しかし、すでに述べたように、代わりにバイポーラトランジスタ（ＢＪＴ）を使用することもできる。さらに、１つのトランジスタ２ではなく、幾つかのトランジスタをハウジング１２内に取り付けて並列に接続することができる。従来技術によれば、ＦＥＴのゲート接点５は直接に、または入力整合回路網２７を介して、入力ポート４に接続される。同様に、従来技術によれば、ＦＥＴ２のドレイン接点７は直接に、または出力整合回路網２８を介して、出力ポート６に接続される。先行技術とは反対に、ＦＥＴ２のソース接点８は、システムグラウンド２６と直接接続されない。代わりに、ＨＦバイパスネットワーク３．１を介して、ＨＦグラウンド９、２６を表すシステムグラウンド２６に接続され、追加の接続を介してＤＣ＆ＬＦグラウンドポート１０と接続される。両方の実施例において、高周波バイパスネットワーク３．１は、システムグランド２６に接続されたキャパシタ３によって実現される。ＤＣ＆ＬＦグラウンドポート１０との接続は、ワイヤボンドによって実現される。ＤＣ＆ＬＦ／ＨＦダイプレクサ３０の機能は、プリント回路基板上に配置されたＤＣ＆ＬＦローパスネットワーク３．２によって実現される。従来技術に対応する図２Ｂ上のフローティング動作のための回路においては、ＨＦバイパスネットワーク３．１がトランジスタハウジング１２の外部のプリント回路基板２９上に配置され、その結果、実際のトランジスタ２との一定の距離が生じる。すでに述べたように、ハウジング１２内部のＨＦグラウンド接続９、２６はＨＦパワートランジスタ１の設計を容易にし、ＨＦバイパスネットワーク３．１の帯域幅を増加させ、したがって、広帯域信号のためのトランジスタ回路の線形性も増加させる。
【0053】
図４Ａおよび図４Ｂのブロック図は、トランジスタ２のＨＦ絶縁およびＬＦ帯域幅を改善するためにＦＥＴ２のソース接点８とＤＣ＆ＬＦグラウンドポート１０、２６．１との間に挿入される追加のＤＣおよびＬＦ低域通過回路網３．２を除いて、図３Ａおよび図３Ｂのブロック図と同様である。その結果、ＤＣ＆ＬＦ／ＨＦダイプレクサ３０の機能性は、トランジスタハウジング１２の完全に内部で実現される。
【0054】
図５Ａおよび図５Ｂは、図３Ａに示されたＨＦパワートランジスタ１の実施形態の物理的および電気的等価回路図であり、電気的接続は、図５Ａに示されたボンドワイヤ３６、１３、１４、１５によって確立され、図５Ｂに示されたインダクタンスをさらに含む。図３Ａに示されているＨＦバイパスネットワーク３．１は、５Ａおよび５Ｂに示されているキャパシタ３によって形成されており、このキャパシタは、ディスクリートで接合可能な１層または積層キャパシタを表している。キャパシタ３の代わりに、ハウジング１２内に隣り合って配置され並列接続された数個のキャパシタを使用することもできる。図５Ａに示されるＨＦバイパスネットワーク３．１の発明の実施形態は、システムグラウンド２６への短絡キャパシタ３によって形成され、ＨＦキャリア周波数で最適な特性を有し、トランジスタ２およびＤＣ＆ＬＦグラウンドポート１０とボンドワイヤ１５、１１によって接続される。結果として導入されるインダクタンス１５、１１のサイズは、ダイプレクサ３０のＨＦ絶縁およびＬＦ帯域幅に寄与する。小さなインダクタンス１５、１１と短絡キャパシタ３は、システムグラウンド２６への最適なＨＦバイパス３．１を構成する。本発明によるＨＦパワートランジスタの別実施形態は図４Ａに示されるように、ＤＣ＆ＬＦ／ＨＦダイプレクサ３０の全機能がトランジスタハウジング１２内に組み込まれ、ＨＦバイパスネットワーク３．１は変わらないが、ソース接点８と接続されるキャパシタ３の上部電極との間に付加的なインダクタンス３６、１１が残り、ＤＣ＆ＬＦグラウンド接続１０がハウジング１２内に挿入される。このインダクタンス３６、１１は、インダクタンス１５、１１とともに良好なＨＦ絶縁およびＬＦ帯域幅を実現するために、対応するサイズを有していなければならない。本発明によれば、この付加的なインダクタンス３６、１１は、ボンドワイヤの数を増やすか、離散コイルを挿入するかのいずれかによって実現することができる。
【0055】
図５Ｃは、本発明によるＨＦパワートランジスタ１の第１実施形態を示す。ＨＦパワートランジスタハウジング１２は図１Ａ－Ｃに示されたものと同様であり、高い電気伝導率および熱伝導率を有するフランジ１６と、その上に取り付けられたハウジング１２のセラミックフレームとを備え、このセラミックフレームは、フランジ１６から順番に取り付けられた３つの電気ポート４、６、１０を絶縁する。ハウジング１２内に収容されたトランジスタ２は、ハウジング１２のセラミックフレーム内側のフランジ１６上の接合可能な１層キャパシタ３とともに配置される。ボンドワイヤ１３は、入力ポート４をＦＥＴ２のゲート接点５（またはＢＪＴのベース接点）に、ＦＥＴ２のドレイン接点７（またはＢＪＴのエミッタ接点）をキャパシタ３の上部電極に、さらにＤＣおよびＬＦグラウンドポート１０に接続するために使用される。図示されているトランジスタチップはビアのないトランジスタを含み、その結果、ＤＣ＆ＬＦ／ＨＦグラウンドからの分離を達成することができる。ハウジング１２の内容物を保護するために、図１Ａに示す種類のセラミックカバー１２．１を任意に使用することができる。
【0056】
図５Ｄは、本発明によるＨＦパワートランジスタ１の第２実施形態を示しており、これは図５Ｃのものと同様であり、その違いは図５Ｃに示される１つのＤＣ＆ＬＦグラウンドポート１０の代わりに２つのＤＣ＆ＬＦグラウンドポート１０を含み、したがって、キャパシタ３の上側電極を第２ＤＣ＆ＬＦグラウンドポート１０と接続する、追加のボンドワイヤ３６も含んでいることである。
【0057】
図６Ａおよび図６Ｂは、集積整合回路網２７、２８を有する図３Ｂに示される本発明によるＨＦパワートランジスタ１の実施形態の物理的または電気的等価回路図である。ボンドワイヤ３６、１３、１４、１５は誘導素子として使用され、個別の１つまたは多層キャパシタ３は容量素子として使用される。ＨＦパワートランジスタ１に関して、整合ネットワーク２７、２８は、入力側および／または出力側に実装することができる。図３Ｂに示す入力整合回路網２７は、図６Ａでは個別の１層または多層短絡キャパシタ３で実現されており、このキャパシタは、ワイヤボンドによって、入力ポート４とトランジスタ２のゲート接点５との両方に接続されている。１つのキャパシタ３の代わりに、並列に接続された複数のキャパシタ３を用いることもできる。図６Ａに示す入力整合回路網２７は、誘導性および／または容量性素子の形態の追加の段によって拡張することができる。図３Ｂに示す出力整合回路網２８は、図６Ａではトランジスタ２のドレイン接点７と出力ポート６との両方にワイヤボンドによって接続された個別の１層または多層短絡キャパシタ３によって実現されている。１つのキャパシタ３の代わりに、並列に接続された複数のキャパシタ３を用いることもできる。図６Ａに示されている出力整合ネットワーク２８は、誘導性および／または容量性要素の形態で数段階拡大することができる。図３Ｂに示すＨＦバイパスネットワーク３．１は、図６Ａ上において、ＨＦキャリア周波数で最適な特性を有する１層または積層キャパシタ３で実現されている。キャパシタ３の上部電極は、ボンドワイヤ１５によってトランジスタ２のソース接点８と接続される。キャパシタ３の下部電極はトランジスタハウジング１２のフランジ１６に直接接続されており、これはシステムまたはＨＦグランド９、２６を構成している。典型的な実施形態では、インダクタンス３６および１５は、電気接続に使用されるボンドワイヤ３６、１５のインダクタンスを構成する。同時に、それらのサイズは、ダイプレクサ３０のＨＦ絶縁およびＬＦ帯域幅に寄与する。小さなインダクタンス１５と短絡キャパシタ３は、システムグラウンド２６への最適なＨＦバイパス３．１を構成する。本発明によるＨＦパワートランジスタの別実施形態において、図４Ｂに示されるように、ＤＣ＆ＬＦ／ＨＦダイプレクサ３０の全機能がトランジスタハウジング１２内に組み込まれ、ＨＦバイパスネットワーク３．１は変わらないが、ソース接点８と接続されるキャパシタ２の上部電極との間に付加的なインダクタンス３６、１１が残り、ＤＣ＆ＬＦグラウンド接続１０がハウジング１２内に挿入される。このインダクタンス３６、１１はインダクタンス１５、１１とともに良好なＨＦ絶縁およびＬＦ帯域幅を実現するために、対応するサイズを有していなければならない。本発明によれば、この付加的なインダクタンス３６、１１は、ボンドワイヤの数を増やすか、離散コイルを挿入するかのいずれかによって実現することができる。
【0058】
図７Ａおよび７Ｂは、図３Ａに基づく本発明によるＨＦパワートランジスタ１のさらなる実施形態の物理的または電気的等価回路図である。図５Ａおよび５Ｂのものと同様であるが、ＨＦバイパスキャパシタ３．１がトランジスタ２と同じチップ１８上の金属絶縁体金属（ＭＩＭ）キャパシタ３として実現される。これにより、ＨＦバイパスネットワーク３．１の誘導成分が最小化され、ＨＦ絶縁とＬＦ帯域幅がさらに改善される。
【0059】
図７Ｃは、図７Ａおよび図７Ｂに係る発明による高周波パワートランジスタ１の第３実施形態を示しており、図５Ｃと同様である。その違いは、図７Ａおよび図７Ｂに係るＭＩＭキャパシタを集積したトランジスタが、別個のキャパシタ３を有するトランジスタチップの代わりに、ハウジング１２内に配置されていることである。結果として、必要なボンドワイヤの数は、図５Ｃに比べて減少する。
【0060】
図８は、図５Ｃの実施形態に係るＨＦパワートランジスタ１の実施形態と、高周波パワートランジスタ１の対向する側面に配置された２枚のプリント基板２０，２１とを示す。第１ポート４は、第１プリント回路基板２０の導体パス２２に接続されている。第２ポート６および第４ポート１０（および場合によっては第５ポート１７、ここでは図示せず）は、第２プリント回路基板２１の対応する導体パス２３、２４に接続される。プリント回路基板２０、２１の導体パス２２、２３、２４は、第１、第２、第４、および場合によっては第５（または追加）ポート４、６、１０、１７のための外部接続を提供する。
【0061】
第３ポート９は、少なくとも１つのフランジ１６を介して、高周波電力増幅器用のシステムグラウンドを規定する高周波パワートランジスタ１のヒートシンク２５に接続される。パワートランジスタ１はここでは図５Ｃのパワートランジスタ１の例に基づいて描かれているが、専門家は図５Ｄおよび図７Ｃのパワートランジスタ１の対応する実施形態を容易にまとめることができる。
【0062】
図８Ａおよび図８Ｂは、図３Ｂが示す発明によるＨＦパワートランジスタ１の別実施形態の物理的および電気的等価回路図である。図６Ａおよび図６Ｂと同様であるが、ＨＦバイパスキャパシタ３はトランジスタ２と同じチップ１８上に金属絶縁体金属（ＭＩＭ）キャパシタとして実現されている。これにより、ＨＦバイパスネットワーク３．１の誘導成分が最小化され、ＨＦ絶縁およびＬＦ帯域幅がさらに改善される。
【0063】
図３Ｂに示す入力整合回路網２７は、図８Ａにおいては個別の１層または多層短絡キャパシタ３で実現されており、このキャパシタは、ワイヤボンドによって、入力ポート４とトランジスタ２のゲート接点５との両方に接続されている。１つのキャパシタ３の代わりに、並列に接続されたいくつかのキャパシタを用いることもできる。図８Ａに示す入力整合回路網２７は、誘導性および／または容量性素子の形態の追加の段によって拡張することができる。図３Ｂに示す出力整合回路網２８は、図８Ａにおいてはトランジスタ２のドレイン接点７と出力ポート６との両方にワイヤボンドによって接続された個別の１層または多層短絡キャパシタ３によって実現されている。１つのキャパシタ３の代わりに、並列に接続されたいくつかのキャパシタを用いることもできる。図８Ａに示される出力整合ネットワーク２８は、誘導性要素および／または容量性要素の形態の付加的な段によって拡大することができる。本発明によるＨＦパワートランジスタ１の別実施形態においては、入力２７および／または出力整合回路網２８は、チップ１８上のＭＩＭキャパシタ３をゲート５またはドレイン接点７に接続することによって、およびトランジスタハウジング１２の入力４または出力ポート６とワイヤボンドすることによって、トランジスタ２と同じチップ１８上に実現される。
【0064】
図９Ａは、図４Ａに示す発明によるＨＦパワートランジスタ１の別実施形態の物理的等価回路図である。これは図７Ａおよび７Ｂ上の実施形態と同様であるが、ＤＣ＆ＬＦローパスフィルタ３．２の機能はソース接点８とＤＣ＆ＬＦグラウンドポート１０との間の使用済みボンドワイヤの数および長さによっては実現されず、代わりに、適切なフィルタ構造３．２をトランジスタチップ１８上に挿入することによって実現される。
【0065】
図９Ｂと図９Ｃは、図９Ａの本発明によるＨＦパワートランジスタ１の２つの実施形態の電気的等価回路図である。図９Ｂ上においては、フィルタ構造３．２がトランジスタチップ１８上の誘導容量フィルタによって実現される。チップ１８とＤＣ＆ＬＦグラウンドポート１０との間のＤＣ＆ＬＦ接続は、ワイヤボンドによって実現される。本発明によるＨＦパワートランジスタ１の別実施形態において、ＬＣフィルタ３．２が別個のチップ上に実現され、このチップはトランジスタ２のソース接点８とＤＣ＆ＬＦグラウンドポート１０との両方へワイヤボンドによって接続される。図９Ｃ上において、フィルタ構造３．２のＨＦ絶縁およびＬＦ帯域幅は、トランジスタ２と同じチップ１８上のＤＣ＆ＬＦラインとしてキャパシタで短絡されたλ／４ライン３５をフィルタとして実装することによって改善され、これはＤＣ＆ＬＦグラウンドポート１０とワイヤボンド３６、１１によって接続される。本発明によるＨＦパワートランジスタ１の別実施形態において、短絡されたλ／４ライン３５が別個のチップ上に実現され、これはトランジスタ２のソース接点８とＤＣ＆ＬＦグラウンドポート１０の両方へワイヤボンドによって接続される。本発明によるＨＦパワートランジスタ１の別実施形態において、入力２７および／または出力整合回路網２８は、集積ＤＣ＆ＬＦ／ＨＦダイプレクサ３０を有するトランジスタチップ１８に加えて、トランジスタハウジング１２内に取り付けられる。入力整合回路網２７は、入力ポート４およびトランジスタ２のゲート接点５の両方とワイヤボンドによって接続される個別の１つまたは多層短絡キャパシタ３で実現され、出力整合回路網２８はトランジスタのドレイン接点７および出力ポート６の両方とワイヤボンドによって接続される個別の１つまたは多層短絡キャパシタ３で実現される。並列に接続されたいくつかのキャパシタを、１つのキャパシタ３の代わりに、両方の整合ネットワーク２７、２８のために使用することができる。整合ネットワーク２７、２８ともに、誘導性要素および／または容量性要素の形で数段階拡張することができる。本発明によるＨＦパワートランジスタ１の別実施形態において、入力２７および／または出力整合回路網２８は、チップ１８上のＭＩＭキャパシタをゲート５またはドレイン接点７に接続することによって、およびワイヤボンドを介してトランジスタハウジング１２の入力４または出力ポート６に接続することによって、トランジスタ２と同じチップ１８上に実現される。
【0066】
図１０は、プリント回路基板２９によって囲まれた図４Ａの本発明によるフローティング収容型ＨＦパワートランジスタ１の１実施形態のブロック図である。整合ネットワーク２８、ならびに接続された電源ネットワーク３１を有するトランジスタ１のドレイン供給のためのＤＣ＆ＬＦダイプレクサ３０、ならびにフローティング動作に必要な、トランジスタ１のガルバニック分離したゲート電源３４のための追加の外部回路を含む。図１０は、従来技術と比較して本発明の利点を示す。
【0067】
本発明は好ましい例示的な実施形態によってより詳細に例示され、説明されたが、本発明は開示された実施例によって限定されず、本発明の保護範囲から逸脱することなく、当業者によって、他の変形形態を導出することができる。
【0068】
全ての誘導素子１１は、好ましくはボンドワイヤとして設計される。
【符号の説明】
【0069】
1：高周波パワートランジスタ
2：トランジスタ
3：キャパシタ
3.1：バイパスネットワーク
3.2：ローパスネットワーク
4：第１ポート（入力ポート）
5：ゲート接点
6：第２ポート（出力ポート）
7：ドレイン接点
8：ソース接点
9：第３ポート（ＨＦグラウンド接続）
10：第４ポート(ＤＣ＆ＬＦグラウンドポート）
11：誘導素子
12：ハウジング
12.1：カバー
13：ボンドワイヤ
14：ボンドワイヤ
15：ボンドワイヤ
16：フランジ
16.1：ボンドベース
17：第５ポート
18：集積電力回路
19：高周波電力増幅器のカットアウト：周囲に基板を持つ高周波パワートランジスタ
20：プリント基板
21：プリント基板
22：導体パス
23：導体パス
24：導体パス
25：ヒートシンク
26：アース
26.1：ＤＣ＆ＬＦグランド
27：入力整合ネットワーク
28：出力整合ネットワーク
29：ボード
30：ダイプレクサ
31：ＤＣ＆ＬＦ電源網
32：ＤＣ＆ＬＦ電源
33：ＨＦ出力
34：ガルバニック分離ゲート電源
35：λ／４ライン
３６：ボンドワイヤ
2：トランジスタ
3：キャパシタ
3.1：バイパスネットワーク
3.2：ローパスネットワーク
4：第１ポート（入力ポート）
5：ゲート接点
6：第２ポート（出力ポート）
7：ドレイン接点
8：ソース接点
9：第３ポート（ＨＦグラウンド接続）
10：第４ポート(ＤＣ＆ＬＦグラウンドポート）
11：誘導素子
12：ハウジング
12.1：カバー
13：ボンドワイヤ
14：ボンドワイヤ
15：ボンドワイヤ
16：フランジ
16.1：ボンドベース
17：第５ポート
18：集積電力回路
19：高周波電力増幅器のカットアウト：周囲に基板を持つ高周波パワートランジスタ
20：プリント基板
21：プリント基板
22：導体パス
23：導体パス
24：導体パス
25：ヒートシンク
26：アース
26.1：ＤＣ＆ＬＦグランド
27：入力整合ネットワーク
28：出力整合ネットワーク
29：ボード
30：ダイプレクサ
31：ＤＣ＆ＬＦ電源網
32：ＤＣ＆ＬＦ電源
33：ＨＦ出力
34：ガルバニック分離ゲート電源
35：λ／４ライン
３６：ボンドワイヤ
【図1A】
【図1B】
【図1C】
【図1D】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図7A】
【図7B】
【図7C】
【図8】
【図8A】
【図8B】
【図9A】
【図9B】
【図9C】
【図10】