特開 2024-57311 半導体装置及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024057311

(43)【公開日】2024-04-24

(54)【発明の名称】半導体装置及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240417BHJP

   H01L 21/28 20060101ALI20240417BHJP

   H01L 29/417 20060101ALI20240417BHJP

【ＦＩ】

H01L29/80 H

H01L21/28 E

H01L29/50 J

H01L29/50 M

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022163959

(22)【出願日】2022-10-12

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和２年度、国立研究開発法人新エネルギー・産業技術総合開発機構「ポスト５Ｇ情報通信システム基盤強化研究開発事業／ポスト５Ｇ情報通信システムの開発」に関する委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】平崎 貴英

【テーマコード（参考）】

4M104

5F102

【Ｆターム（参考）】

4M104AA04

4M104AA07

4M104BB02

4M104BB05

4M104BB07

4M104BB09

4M104BB14

4M104BB17

4M104CC01

4M104CC03

4M104CC05

4M104DD08

4M104DD34

4M104DD68

4M104DD71

4M104EE06

4M104EE17

4M104HH20

5F102GB01

5F102GC01

5F102GD10

5F102GJ02

5F102GJ03

5F102GJ04

5F102GJ10

5F102GK04

5F102GK08

5F102GL04

5F102GL07

5F102GM04

5F102GM08

5F102GQ02

5F102GR01

5F102GT01

5F102GV06

5F102GV08

5F102HC01

5F102HC02

5F102HC11

5F102HC19

(57)【要約】      （修正有）

【課題】再成長させた窒化物半導体層の表面のダメージを抑制する半導体装置及びその製造方法を提供する。
【解決手段】方法は、窒化物半導体層２１０の表面２１０Ａ上に絶縁層１２１を形成する工程、その上に第１絶縁層の一部が露出するマスク開口を備えたマスクを形成する工程と、絶縁層に窒化物半導体層の一部が露出する開口１２１Ｓ、Ｄを形成する工程、開口の内側で窒化物半導体層の上に窒化物半導体層２３１Ｓ、Ｄを形成する工程、窒化物半導体層２３１Ｓ、Ｄと絶縁層との境界線を覆う絶縁層１２２Ｓ、Ｄを形成する工程、マスクを除去する工程、絶縁層１２２Ｓ、Ｄに窒化物半導体層２３１Ｓ、Ｄの一部が露出する開口１２３Ｓ、Ｄを形成する工程、絶縁層１２２Ｓ、Ｄの上に窒化物半導体層２３１Ｓ、Ｄに接触する電極１３２Ｓ、Ｄを形成する工程及び窒化物半導体層２１０の上方に、絶縁層１２２Ｓ、Ｄから離れたゲート電極１４１を形成する工程を有する。
【選択図】図２６

【特許請求の範囲】

【請求項1】

第１主面を有する第１窒化物半導体層の上に第１絶縁層を形成する工程と、
前記第１絶縁層の上に前記第１絶縁層の一部が露出する第１マスク開口を備えたマスクを形成する工程と、
前記第１マスク開口を通じて、前記第１絶縁層に前記第１窒化物半導体層の一部が露出する第１開口を形成する工程と、
前記第１マスク開口を通じて、前記第１開口の内側で前記第１窒化物半導体層の上に第２窒化物半導体層を形成する工程と、
前記第１マスク開口を通じて、前記第２窒化物半導体層と前記第１絶縁層との境界線を覆う第２絶縁層を形成する工程と、
前記第２絶縁層を形成する工程の後に前記マスクを除去する工程と、
前記第２絶縁層に前記第２窒化物半導体層の一部が露出する第２開口を形成する工程と、
前記第２絶縁層の上に前記第２開口を通じて前記第２窒化物半導体層に接触する第１電極を形成する工程と、
前記第１窒化物半導体層の上方に、前記第１主面に垂直な平面視で前記第２絶縁層から離れたゲート電極を形成する工程と、
を有する半導体装置の製造方法。

【請求項2】

前記マスクは、前記第１絶縁層の他の一部が露出する第２マスク開口を備え、
前記第１開口を形成する工程と同時に、前記第２マスク開口を通じて、前記第１絶縁層に前記第１窒化物半導体層の他の一部が露出する第３開口を形成する工程と、
前記第２窒化物半導体層を形成する工程と同時に、前記第２マスク開口を通じて、前記第３開口の内側で前記第１窒化物半導体層の上に第３窒化物半導体層を形成する工程と、
前記第２絶縁層を形成する工程と同時に、前記第２マスク開口を通じて、前記第３窒化物半導体層と前記第１絶縁層との境界線を覆う第３絶縁層を形成する工程と、
前記第２開口を形成する工程と同時に、前記第３絶縁層に前記第３窒化物半導体層の一部が露出する第４開口を形成する工程と、
前記第１電極を形成する工程と同時に、前記第３絶縁層の上に前記第４開口を通じて前記第３窒化物半導体層に接触する第２電極を形成する工程と、
を有する請求項１に記載の半導体装置の製造方法。

【請求項3】

前記平面視で、前記ゲート電極は、前記第２絶縁層と前記第３絶縁層との間に形成される請求項２に記載の半導体装置の製造方法。

【請求項4】

前記第１電極を形成する工程と前記ゲート電極を形成する工程との間に、前記第１電極を覆う第４絶縁層を前記第１絶縁層の上に形成する工程を有し、
前記ゲート電極は、前記第４絶縁層の上に形成される請求項２又は請求項３に記載の半導体装置の製造方法。

【請求項5】

前記第２窒化物半導体層の上面はＮ極性の面である請求項４に記載の半導体装置の製造方法。

【請求項6】

前記第４絶縁層を形成する工程と前記ゲート電極を形成する工程との間に、前記第４絶縁層及び前記第１絶縁層に第５開口を形成する工程を有し、
前記ゲート電極は、前記第５開口を通じて前記第１窒化物半導体層に接触するように形成される請求項４に記載の半導体装置の製造方法。

【請求項7】

前記第２窒化物半導体層の上面はＧａ極性の面である請求項６に記載の半導体装置の製造方法。

【請求項8】

第１主面を有する第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられ、前記第１窒化物半導体層の一部が露出する第１開口が設けられた第１絶縁層と、
前記第１開口の内側で前記第１窒化物半導体層の上に設けられた第２窒化物半導体層と、
前記第２窒化物半導体層と前記第１絶縁層との境界線を覆い、前記第２窒化物半導体層の一部が露出する第２開口が設けられた第２絶縁層と、
前記第２絶縁層の上に設けられ、前記第２開口を通じて前記第２窒化物半導体層に接触する電極と、
前記第１窒化物半導体層の上方に設けられ、前記第１主面に垂直な平面視で前記第２絶縁層から離れたゲート電極と、
を有する半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置及び半導体装置の製造方法に関する。

【背景技術】

【0002】

窒化物半導体を用いた半導体装置におけるオン抵抗の低減のために高濃度で不純物を含有する窒化物半導体層を再成長させた構造が提案されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２００５／１１９７８７号

【特許文献2】国際公開第２０１８／０４２７９２号

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来の半導体装置では、再成長させた窒化物半導体層の表面が製造中にダメージを受けることがある。

【0005】

本開示は、再成長させた窒化物半導体層の表面のダメージを抑制できる半導体装置及び半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の半導体装置の製造方法は、第１主面を有する第１窒化物半導体層の上に第１絶縁層を形成する工程と、前記第１絶縁層の上に前記第１絶縁層の一部が露出する第１マスク開口を備えたマスクを形成する工程と、前記第１マスク開口を通じて、前記第１絶縁層に前記第１窒化物半導体層の一部が露出する第１開口を形成する工程と、前記第１マスク開口を通じて、前記第１開口の内側で前記第１窒化物半導体層の上に第２窒化物半導体層を形成する工程と、前記第１マスク開口を通じて、前記第２窒化物半導体層と前記第１絶縁層との境界線を覆う第２絶縁層を形成する工程と、前記第２絶縁層を形成する工程の後に前記マスクを除去する工程と、前記第２絶縁層に前記第２窒化物半導体層の一部が露出する第２開口を形成する工程と、前記第２絶縁層の上に前記第２開口を通じて前記第２窒化物半導体層に接触する第１電極を形成する工程と、前記第１窒化物半導体層の上方に、前記第１主面に垂直な平面視で前記第２絶縁層から離れたゲート電極を形成する工程と、を有する。

【発明の効果】

【0007】

本開示によれば、再成長させた窒化物半導体層の表面のダメージを抑制できる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る半導体装置を示す断面図である。

【図2】図２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図3】図３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図4】図４は、第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図5】図５は、第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図6】図６は、第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図7】図７は、第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。

【図8】図８は、第１実施形態に係る半導体装置の製造方法を示す断面図（その７）である。

【図9】図９は、第１実施形態に係る半導体装置の製造方法を示す断面図（その８）である。

【図10】図１０は、第１実施形態に係る半導体装置の製造方法を示す断面図（その９）である。

【図11】図１１は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１０）である。

【図12】図１２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１１）である。

【図13】図１３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１２）である。

【図14】図１４は、第２実施形態に係る半導体装置を示す断面図である。

【図15】図１５は、第２実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図16】図１６は、第２実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図17】図１７は、第２実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図18】図１８は、第２実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図19】図１９は、第２実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図20】図２０は、第２実施形態に係る半導体装置の製造方法を示す断面図（その６）である。

【図21】図２１は、第２実施形態に係る半導体装置の製造方法を示す断面図（その７）である。

【図22】図２２は、第２実施形態に係る半導体装置の製造方法を示す断面図（その８）である。

【図23】図２３は、第２実施形態に係る半導体装置の製造方法を示す断面図（その９）である。

【図24】図２４は、第２実施形態に係る半導体装置の製造方法を示す断面図（その１０）である。

【図25】図２５は、第２実施形態に係る半導体装置の製造方法を示す断面図（その１１）である。

【図26】図２６は、第２実施形態に係る半導体装置の製造方法を示す断面図（その１２）である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

〔１〕 本開示の一態様に係る半導体装置の製造方法は、第１主面を有する第１窒化物半導体層の上に第１絶縁層を形成する工程と、前記第１絶縁層の上に前記第１絶縁層の一部が露出する第１マスク開口を備えたマスクを形成する工程と、前記第１マスク開口を通じて、前記第１絶縁層に前記第１窒化物半導体層の一部が露出する第１開口を形成する工程と、前記第１マスク開口を通じて、前記第１開口の内側で前記第１窒化物半導体層の上に第２窒化物半導体層を形成する工程と、前記第１マスク開口を通じて、前記第２窒化物半導体層と前記第１絶縁層との境界線を覆う第２絶縁層を形成する工程と、前記第２絶縁層を形成する工程の後に前記マスクを除去する工程と、前記第２絶縁層に前記第２窒化物半導体層の一部が露出する第２開口を形成する工程と、前記第２絶縁層の上に前記第２開口を通じて前記第２窒化物半導体層に接触する第１電極を形成する工程と、前記第１窒化物半導体層の上方に、前記第１主面に垂直な平面視で前記第２絶縁層から離れたゲート電極を形成する工程と、を有する。

【0011】

マスクの除去の前に、第２窒化物半導体層が第２絶縁層により覆われる。第２絶縁層は、第２窒化物半導体層と第１絶縁層との境界線を覆う。従って、マスクの除去に用いられる薬液から第２窒化物半導体層の表面が保護され、第２窒化物半導体層の表面のダメージを抑制できる。また、ゲート電極は平面視で第２絶縁層から離れて形成される。このため、ゲート電極と第１窒化物半導体層との間の距離は第２絶縁層の影響を受けにくい。従って、第２絶縁層がない構造からのゲート制御性の変化を抑制できる。

【0012】

〔２〕 〔１〕において、前記マスクは、前記第１絶縁層の他の一部が露出する第２マスク開口を備え、前記第１開口を形成する工程と同時に、前記第２マスク開口を通じて、前記第１絶縁層に前記第１窒化物半導体層の他の一部が露出する第３開口を形成する工程と、前記第２窒化物半導体層を形成する工程と同時に、前記第２マスク開口を通じて、前記第３開口の内側で前記第１窒化物半導体層の上に第３窒化物半導体層を形成する工程と、前記第２絶縁層を形成する工程と同時に、前記第２マスク開口を通じて、前記第３窒化物半導体層と前記第１絶縁層との境界線を覆う第３絶縁層を形成する工程と、前記第２開口を形成する工程と同時に、前記第３絶縁層に前記第３窒化物半導体層の一部が露出する第４開口を形成する工程と、前記第１電極を形成する工程と同時に、前記第３絶縁層の上に前記第４開口を通じて前記第３窒化物半導体層に接触する第２電極を形成する工程と、を有してもよい。この場合、第１電極及び第２電極を電界効果トランジスタのソース電極、ドレイン電極として使用できる。

【0013】

〔３〕 〔２〕において、前記平面視で、前記ゲート電極は、前記第２絶縁層と前記第３絶縁層との間に形成されてもよい。この場合、ゲート電極と第１窒化物半導体層との間の距離は第３絶縁層の影響も受けにくい。

【0014】

〔４〕 〔２〕又は〔３〕において、前記第１電極を形成する工程と前記ゲート電極を形成する工程との間に、前記第１電極を覆う第４絶縁層を前記第１絶縁層の上に形成する工程を有し、前記ゲート電極は、前記第４絶縁層の上に形成されてもよい。この場合、いわゆるＭＩＳ（metal insulator semiconductor）構造を構成できる。

【0015】

〔５〕 〔４〕において、前記第２窒化物半導体層の上面はＮ極性の面であってもよい。この場合、低抵抗化を実現しやすい。

【0016】

〔６〕 〔４〕において、前記第４絶縁層を形成する工程と前記ゲート電極を形成する工程との間に、前記第４絶縁層及び前記第１絶縁層に第５開口を形成する工程を有し、前記ゲート電極は、前記第５開口を通じて前記第１窒化物半導体層に接触するように形成されてもよい。この場合、いわゆるＭＥＳ（metal insulator）構造を構成できる。

【0017】

〔７〕 〔６〕において、前記第２窒化物半導体層の上面はＧａ極性の面であってもよい。この場合、第２窒化物半導体層の上面に良好なエッチング耐性を得やすい。

【0018】

〔８〕 本開示の他の一態様に係る半導体装置は、第１主面を有する第１窒化物半導体層と、前記第１窒化物半導体層の上に設けられ、前記第１窒化物半導体層の一部が露出する第１開口が設けられた第１絶縁層と、前記第１開口の内側で前記第１窒化物半導体層の上に設けられた第２窒化物半導体層と、前記第２窒化物半導体層と前記第１絶縁層との境界線を覆い、前記第２窒化物半導体層の一部が露出する第２開口が設けられた第２絶縁層と、前記第２絶縁層の上に設けられ、前記第２開口を通じて前記第２窒化物半導体層に接触する電極と、前記第１窒化物半導体層の上方に設けられ、前記第１主面に垂直な平面視で前記第２絶縁層から離れたゲート電極と、を有する。この場合、第２絶縁層により第２窒化物半導体層の表面のダメージを抑制できる。また、ゲート電極と第１窒化物半導体層との間の距離は第２絶縁層の影響を受けにくく、第２絶縁層がない構造からのゲート制御性の変化を抑制できる。

【0019】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

【0020】

（第１実施形態）
まず、第１実施形態について説明する。第１実施形態はＧａＮ系高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）を含む半導体装置に関する。図１は、第１実施形態に係る半導体装置を示す断面図である。

【0021】

第１実施形態に係る半導体装置１００は、図１に示すように、主として、基板１０１と、窒化物半導体層１１０と、絶縁層１２１と、絶縁層１２２Ｓと、絶縁層１２２Ｄと、ｎ型ＧａＮ層１３１Ｓと、ｎ型ＧａＮ層１３１Ｄと、ゲート電極１４１と、ソース電極１３２Ｓと、ドレイン電極１３２Ｄと、絶縁層１４２とを有する。

【0022】

基板１０１は、例えばＧａＮ系半導体の成長用基板であり、一例では半絶縁性のＳｉＣ基板である。基板１０１がＳｉＣ基板である場合、基板１０１の表面は炭素（Ｃ）極性面である。基板１０１の表面がＣ極性面である場合、窒化物半導体層１１０は、窒素（Ｎ）極性面を成長面として結晶成長することができる。なお、ＧａＮ系半導体の成長用基板としてサファイア基板が用いられてもよい。また、基板１０１は結晶成長用の基板でなくてもよく、その場合、別の基板上に成長したバッファ層１１１、バリア層１１２及びチャネル層１１３から該基板を取り除き、バッファ層１１１、バリア層１１２及びチャネル層１１３に基板１０１を接合してもよい。その場合、基板１０１としては様々な材質の半絶縁性基板が用いられ、例えばサファイア基板、Ｓｉ基板、ＳｉＣ基板、ＡｌＮ基板、焼結体等が用いられ得る。

【0023】

窒化物半導体層１１０は、バッファ層１１１と、バリア層１１２と、チャネル層１１３とを有する。窒化物半導体層１１０は第１窒化物半導体層の一例である。

【0024】

バッファ層１１１は、例えばＡｌＮ層である。ＡｌＮ層の厚さは、例えば５ｎｍ以上かつ１００ｎｍ以下である。バッファ層１１１が、ＡｌＮ層と、ＡｌＮ層の上のＧａＮ層又はＡｌＧａＮ層とを有してもよい。ＧａＮ層又はＡｌＧａＮ層の厚さは、例えば３００ｎｍ以上かつ２０００ｎｍ以下である。

【0025】

バリア層１１２は、例えばＡｌＧａＮ層である。バリア層１１２のバンドギャップは、後述するチャネル層１１３のバンドギャップよりも大きい。バリア層１１２の厚さは、例えば５ｎｍ以上かつ５０ｎｍ以下の範囲内であり、一実施例では３０ｎｍである。バリア層１１２がＡｌ_ｘＧａ_１－ｘＮ層である場合、そのＡｌ組成ｘは例えば０．１５以上０．５５以下であり、一実施例では０．３５である。バリア層１１２の導電型は、例えばｎ型又はアンドープ（ｉ型）である。ＡｌＧａＮ層に代えて、ＩｎＡｌＮ層又はＩｎＡｌＧａＮ層が用いられてもよい。

【0026】

チャネル層１１３は、例えばＧａＮ層である。チャネル層１１３のバンドギャップは、バリア層１１２のバンドギャップよりも小さい。チャネル層１１３の厚さは、例えば５ｎｍ以上かつ３０ｎｍ以下の範囲内であり、一実施例では９ｎｍである。チャネル層１１３とバリア層１１２との間にはそれらの格子定数の相違から歪が生じ、この歪が両者の界面にピエゾ電荷を誘起する。これにより、チャネル層１１３内におけるバリア層１１２側の領域に２次元電子ガス（2 dimensional electron gas：２ＤＥＧ）が生じ、チャネル領域１１３ｃが形成される。チャネル層１１３の導電型は、例えばｎ型又はアンドープ（ｉ型）である。チャネル層１１３の表面は、窒化物半導体層１１０の表面１１０Ａを構成する。また、バリア層１１２とチャネル層１１３との間にスペーサ層を形成してもよい。スペーサ層は、例えばＡｌＮ層である。スペーサ層の厚さは、例えば０．５ｎｍ以上かつ３．０ｎｍ以下の範囲内であり、一実施例では１．０ｎｍである。表面１１０Ａは第１主面の一例である。

【0027】

ＳｉＣ基板のＣ極性面上において、バッファ層１１１、バリア層１１２及びチャネル層１１３は、Ｎ極性面を成長面として結晶成長する。従って、バッファ層１１１、バリア層１１２及びチャネル層１１３の各々の表面はＮ極性面となり、各々の裏面はガリウム（Ｇａ）極性面となる。

【0028】

絶縁層１２１は、窒化物半導体層１１０の表面１１０Ａに接する。絶縁層１２１は、例えば窒化シリコン（ＳｉＮ）層である。絶縁層１２１の厚さは、例えば２０ｎｍ以上８０ｎｍ以下である。絶縁層１２１に開口１２１Ｓ及び１２１Ｄが形成されている。開口１２１Ｓから窒化物半導体層１１０の一部が露出し、開口１２１Ｄから窒化物半導体層１１０の他の一部が露出している。絶縁層１２１は第１絶縁層の一例である。開口１２１Ｓ及び１２１Ｄは第１開口又は第３開口の一例である。

【0029】

ｎ型ＧａＮ層１３１Ｓは開口１２１Ｓ内で窒化物半導体層１１０上に形成されている。ｎ型ＧａＮ層１３１Ｄは開口１２１Ｄ内で窒化物半導体層１１０上に形成されている。ｎ型ＧａＮ層１３１Ｓ及び１３１Ｄはｎ型不純物としてＧｅ又はＳｉを含有する。ｎ型ＧａＮ層１３１Ｓ及び１３１Ｄは第２窒化物半導体層又は第３窒化物半導体層の一例である。

【0030】

絶縁層１２２Ｓは、ｎ型ＧａＮ層１３１Ｓ及び絶縁層１２１の上に形成されている。絶縁層１２２Ｓは、例えば窒化シリコン（ＳｉＮ）層である。絶縁層１２２Ｓの厚さは、例えば２０ｎｍ以上５０ｎｍ以下である。絶縁層１２２Ｓは、ｎ型ＧａＮ層１３１Ｓと絶縁層１２１との境界線１２４Ｓに接し、ｎ型ＧａＮ層１３１Ｓと絶縁層１２１との境界線１２４Ｓを覆う。境界線１２４Ｓは、ｎ型ＧａＮ層１３１Ｓと絶縁層１２１との界面を構成する線であり、当該界面のうち窒化物半導体層１１０から離れた端部に位置する。絶縁層１２２Ｓには、ｎ型ＧａＮ層１３１Ｓの一部が露出する開口１２３Ｓが形成されている。

【0031】

絶縁層１２２Ｄは、ｎ型ＧａＮ層１３１Ｄ及び絶縁層１２１の上に形成されている。絶縁層１２２Ｄは、例えば窒化シリコン（ＳｉＮ）層である。絶縁層１２２Ｄの厚さは、例えば２０ｎｍ以上５０ｎｍ以下である。絶縁層１２２Ｄは絶縁層１２２Ｓから離れている。絶縁層１２２Ｄは、ｎ型ＧａＮ層１３１Ｄと絶縁層１２１との境界線１２４Ｄに接し、ｎ型ＧａＮ層１３１Ｄと絶縁層１２１との境界線１２４Ｄを覆う。境界線１２４Ｄは、ｎ型ＧａＮ層１３１Ｄと絶縁層１２１との界面を構成する線であり、当該界面のうち窒化物半導体層１１０から離れた端部に位置する。絶縁層１２２Ｄには、ｎ型ＧａＮ層１３１Ｄの一部が露出する開口１２３Ｄが形成されている。絶縁層１２２Ｓ及び１２２Ｄは第２絶縁層又は第３絶縁層の一例である。開口１２３Ｓ及び１２３Ｄは第２開口又は第４開口の一例である。

【0032】

ソース電極１３２Ｓは絶縁層１２２Ｓの上に形成され、ドレイン電極１３２Ｄは絶縁層１２２Ｄの上に形成されている。ソース電極１３２Ｓは開口１２３Ｓを通じてｎ型ＧａＮ層１３１Ｓに接触し、ドレイン電極１３２Ｄは開口１２３Ｄを通じてｎ型ＧａＮ層１３１Ｄに接触している。ソース電極１３２Ｓはｎ型ＧａＮ層１３１Ｓにオーミック接触し、ドレイン電極１３２Ｄはｎ型ＧａＮ層１３１Ｄにオーミック接触する。ソース電極１３２Ｓ及びドレイン電極１３２Ｄは、例えば、順に積層されたＴａ膜、Ａｌ膜及びＴａ膜の積層体を含む。ソース電極１３２Ｓ及びドレイン電極１３２Ｄが、例えば、順に積層されたＴｉ膜、Ａｌ膜及びＴｉ膜の積層体を含んでもよい。ソース電極１３２Ｓ及びドレイン電極１３２Ｄは第１電極又は第２電極の一例である。

【0033】

絶縁層１４２は絶縁層１２１の上に形成されている。絶縁層１４２は、例えば窒化シリコン（ＳｉＮ）層である。絶縁層１４２は、絶縁層１２２Ｓ、ソース電極１３２Ｓ、絶縁層１２２Ｄ及びドレイン電極１３２Ｄを覆う。絶縁層１４２の上にゲート電極１４１が形成されている。平面視で、ゲート電極１４１は絶縁層１２２Ｓと絶縁層１２２Ｄとの間にある。ゲート電極１４１は、例えば、順に積層されたＮｉ膜、Ｐｄ膜及びＡｕ膜の積層体を含む。絶縁層１４２は第４絶縁層の一例である。

【0034】

次に、第１実施形態に係る半導体装置１００の製造方法について説明する。図２～図１３は、第１実施形態に係る半導体装置の製造方法を示す断面図である。

【0035】

まず、図２に示すように、例えば有機金属気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法により、基板１０１の上に窒化物半導体層１１０を形成する。窒化物半導体層１１０の形成では、バッファ層１１１、バリア層１１２及びチャネル層１１３を順に形成する。チャネル層１１３とバリア層１１２との間にはそれらの格子定数の相違から歪が生じ、この歪が両者の界面にピエゾ電荷を誘起する。これにより、チャネル層１１３内におけるバリア層１１２側の領域に２ＤＥＧが生じ、チャネル領域１１３ｃが形成される。

【0036】

次に、窒化物半導体層１１０の表面１１０Ａに接する絶縁層１２１を形成する。絶縁層１２１は、例えば減圧ＣＶＤ（low pressure ＣＶＤ：ＬＰＣＶＤ）法により形成できる。絶縁層１２１は、例えばＭＯＣＶＤ法により、チャネル層１１３の表面を大気に曝露することなく、バッファ層１１１、バリア層１１２及びチャネル層１１３に連続して形成してもよい。

【0037】

次に、図３に示すように、絶縁層１２１の上に酸化亜鉛（ＺｎＯ）層１５１を形成する。ＺｎＯ層１５１は、例えばスパッタ法により形成できる。ＺｎＯ層１５１を、ゾル－ゲル法、ＭＯＣＶＤ法又は分子線エピタキシ（molecular beam epitaxy：ＭＢＥ）法により形成してもよい。次に、ＺｎＯ層１５１の上に酸化アルミニウム（Ａｌ_２Ｏ_３）層１５２を形成する。Ａｌ_２Ｏ_３層１５２は、例えばプラズマＣＶＤ（plasma-enhanced ＣＶＤ：ＰＥＣＶＤ）法により形成できる。次に、Ａｌ_２Ｏ_３層１５２の上にレジストパターン１６０を形成する。レジストパターン１６０は、ソース用の開口１６０Ｓ及びドレイン用の開口１６０Ｄを有する。

【0038】

次に、図４に示すように、レジストパターン１６０をマスクとして用いて、Ａｌ_２Ｏ_３層１５２、ＺｎＯ層１５１及び絶縁層１２１をエッチングする。このエッチングは、例えばフッ素系ガス又は塩素系ガスを用いた反応性イオンエッチング（reactive ion etching：ＲＩＥ）である。この結果、開口１６０Ｓの下方において、Ａｌ_２Ｏ_３層１５２、ＺｎＯ層１５１、絶縁層１２１に、それぞれ開口１５２Ｓ、１５１Ｓ、１２１Ｓが形成される。また、開口１６０Ｄの下方において、Ａｌ_２Ｏ_３層１５２、ＺｎＯ層１５１、絶縁層１２１に、それぞれ開口１５２Ｄ、１５１Ｄ、１２１Ｄが形成される。開口１５２Ｓ、１５１Ｓ、１２１Ｓから窒化物半導体層１１０の一部が露出し、開口１５２Ｄ、１５１Ｄ、１２１Ｄから窒化物半導体層１１０の他の一部が露出する。

【0039】

次に、図５に示すように、薬液を用いてレジストパターン１６０を除去し、開口１５１Ｓ及び開口１５１Ｄを広げる。この結果、開口１５１Ｓの側壁面が開口１２１Ｓ及び１５２Ｓの各側壁面よりも後退し、開口１５１Ｄの側壁面が開口１２１Ｄ及び１５２Ｄの各側壁面よりも後退する。

【0040】

なお、開口１５２Ｓ及び１５２Ｄが形成されたＡｌ_２Ｏ_３層１５２並びに開口１５１Ｓ及び１５１Ｄが形成されたＺｎＯ層１５１は絶縁層１２１のエッチング時のマスクとして機能できる。従って、Ａｌ_２Ｏ_３層１５２のエッチング前にレジストパターン１６０を除去してもよい。開口１５２Ｓ及び１５２Ｄが形成されたＡｌ_２Ｏ_３層１５２並びに開口１５１Ｓ及び１５１Ｄが形成されたＺｎＯ層１５１はマスクの一例である。開口１５１Ｓ及び１５２Ｓの組み合わせ及び開口１５１Ｄ及び１５２Ｄの組み合わせは第１マスク開口又は第２マスク開口の一例である。

【0041】

次に、図６に示すように、窒化物半導体層１１０の開口１５２Ｓ、１５１Ｓ及び１２１Ｓから露出した面の上と、開口１５２Ｄ、１５１Ｄ及び１２１Ｄから露出した面の上とにｎ型ＧａＮ層１３１を形成する。ｎ型ＧａＮ層１３１の上面は、絶縁層１２１の上面と面一にしてもよく、面一にしなくてもよい。ｎ型ＧａＮ層１３１は、例えば、スパッタ法、ＭＯＣＶＤ法又はＭＢＥ法等により形成できる。このとき、ｎ型ＧａＮ層１３１は、窒化物半導体層１１０の上だけなく、Ａｌ_２Ｏ_３層１５２の上にも堆積する。例えば、ｎ型ドーパントの濃度は１×１０^１７ｃｍ^－３以上であり、ｎ型ドーパントはＳｉ又はＧｅである。

【0042】

窒化物半導体層１１０のＮ極性面上において、ｎ型ＧａＮ層１３１はＮ極性面を成長面として結晶成長する。従って、窒化物半導体層１１０のＮ極性面上においてｎ型ＧａＮ層１３１の表面はＮ極性面となり、裏面はＧａ極性面となる。

【0043】

次に、図７に示すように、絶縁層１２１及びｎ型ＧａＮ層１３１の開口１５２Ｓ、１５１Ｓ及び１２１Ｓから露出した面の上と、開口１５２Ｄ、１５１Ｄ及び１２１Ｄから露出した面の上とに絶縁層１２２を形成する。絶縁層１２２は、例えば窒化シリコン（ＳｉＮ）層である。絶縁層１２２の厚さは、例えば２０ｎｍ以上５０ｎｍ以下である。絶縁層１２２は、ｎ型ＧａＮ層１３１Ｓと絶縁層１２１との境界線１２４Ｓと、ｎ型ＧａＮ層１３１Ｄと絶縁層１２１との境界線１２４Ｄとを覆うように形成する。絶縁層１２２は、例えば、ＣＶＤ法又はスパッタ法等により形成できる。このとき、絶縁層１２２は、Ａｌ_２Ｏ_３層１５２の上のｎ型ＧａＮ層１３１の上にも堆積する。

【0044】

ｎ型ＧａＮ層１３１及び絶縁層１２２は、同一の成膜装置を用いて連続して形成してもよい。

【0045】

次に、図８に示すように、酸性溶液を用いてＺｎＯ層１５１を除去する。酸性溶液は、例えば塩酸（ＨＣｌ）又はリン酸（Ｈ_３ＰＯ_４）を含む。ＺｎＯ層１５１の除去に伴って、ＺｎＯ層１５１の上のＡｌ_２Ｏ_３層１５２、ｎ型ＧａＮ層１３１及び絶縁層１２２も除去される。この結果、開口１２１Ｓ及び１２１Ｄ内にｎ型ＧａＮ層１３１が残り、開口１２１Ｓ内にｎ型ＧａＮ層１３１Ｓが形成され、開口１２１Ｄ内にｎ型ＧａＮ層１３１Ｄが形成される。また、絶縁層１２１及びｎ型ＧａＮ層１３１Ｓの上と、絶縁層１２１及びｎ型ＧａＮ層１３１Ｄの上とに絶縁層１２２が残り、絶縁層１２１及びｎ型ＧａＮ層１３１Ｓの上に絶縁層１２２Ｓが形成され、絶縁層１２１及びｎ型ＧａＮ層１３１Ｄの上に絶縁層１２２Ｄが形成される。

【0046】

次に、図９に示すように、絶縁層１２１、絶縁層１２２Ｓ及び絶縁層１２２Ｄの上に、フォトレジスト１５３と、フォトレジスト１５４とをこの順で塗布する。例えば、フォトレジスト１５３の材料はポリメチルグルタルイミド（ＰＭＧＩ）であり、フォトレジスト１５４はｉ線レジストである。次に、フォトリソグラフィにより、フォトレジスト１５４にソース用の開口１５４Ｓ及びドレイン用の開口１５４Ｄを形成し、フォトレジスト１５３にソース用の開口１５３Ｓ及びドレイン用の開口１５３Ｄを形成する。開口１５４Ｓ及び１５３Ｓを通じて絶縁層１２２Ｓの一部が露出し、開口１５４Ｄ及び１５３Ｄを通じて絶縁層１２２Ｄの一部が露出する。例えば、開口１５３Ｓの下端は絶縁層１２２Ｓの上面に接し、開口１５３Ｄの下端は絶縁層１２２Ｄの上面に接する。

【0047】

次に、図１０に示すように、フォトレジスト１５３及び１５４をマスクとして用いたエッチングにより、絶縁層１２２Ｓにソース用の開口１２３Ｓを形成し、絶縁層１２２Ｄにドレイン用の開口１２３Ｄを形成する。このエッチングは、例えばフッ素系ガスを用いたＲＩＥである。開口１２３Ｓからｎ型ＧａＮ層１３１Ｓの一部が露出し、開口１２３Ｄからｎ型ＧａＮ層１３１Ｄの一部が露出する。

【0048】

次に、図１１に示すように、絶縁層１２２Ｓ及びｎ型ＧａＮ層１３１Ｓの開口１５４Ｓ及び１５３Ｓから露出した面の上と、絶縁層１２２Ｄ及びｎ型ＧａＮ層１３１Ｄの開口１５４Ｄ及び１５３Ｄから露出した面の上とに金属層１３２を形成する。金属層１３２は、例えば、蒸着法等により形成できる。このとき、金属層１３２は、絶縁層１２２Ｓ、ｎ型ＧａＮ層１３１Ｓ、絶縁層１２２Ｄ及びｎ型ＧａＮ層１３１Ｄの上だけなく、フォトレジスト１５４の上にも堆積する。金属層１３２は、例えば、順に積層されたＴａ膜、Ａｌ膜及びＴａ膜の積層体を含む。金属層１３２が、例えば、順に積層されたＴｉ膜、Ａｌ膜及びＴｉ膜の積層体を含んでもよい。

【0049】

次に、図１２に示すように、フォトレジスト１５３及び１５４を除去する。フォトレジスト１５４の除去に伴って、フォトレジスト１５４上の金属層１３２も除去される。この結果、開口１５３Ｓ及び１５３Ｄ内に金属層１３２が残る。つまり、リフトオフが行われる。次いで、熱処理によって金属層１３２を合金化（アロイ）する。この結果、開口１２３Ｓを通じてｎ型ＧａＮ層１３１Ｓに接触するソース電極１３２Ｓが絶縁層１２２Ｓの上に形成され、開口１２３Ｄを通じてｎ型ＧａＮ層１３１Ｄに接触するドレイン電極１３２Ｄが絶縁層１２２Ｄの上に形成される。ソース電極１３２Ｓはｎ型ＧａＮ層１３１Ｓにオーミック接触し、ドレイン電極１３２Ｄはｎ型ＧａＮ層１３１Ｄにオーミック接触する。

【0050】

次に、図１３に示すように、絶縁層１２２Ｓ、ソース電極１３２Ｓ、絶縁層１２２Ｄ及びドレイン電極１３２Ｄを覆う絶縁層１４２を絶縁層１２１の上に形成する。絶縁層１４２は、例えばプラズマＣＶＤ法等により形成できる。次に、絶縁層１４２の上にゲート電極１４１を形成する。ゲート電極１４１は、平面視で絶縁層１２２Ｓと絶縁層１２２Ｄとの間に形成する。ゲート電極１４１は、例えば、順に積層されたＮｉ膜、Ｐｄ膜及びＡｕ膜の積層体を含む。ゲート電極１４１の形成の際には、例えばゲート電極１４１を形成する領域に開口が形成された成長マスク（図示せず）を用いた金属層の成膜を行い、その後に成長マスクを、その上に形成された金属層（図示せず）と共に除去する。つまり、リフトオフを行う。

【0051】

このようにして半導体装置１００を製造できる。

【0052】

第１実施形態では、マスクであるＺｎＯ層１５１及びＡｌ_２Ｏ_３層１５２の除去の前に、ｎ型ＧａＮ層１３１Ｓ及び１３１Ｄが絶縁層１２２により覆われる。絶縁層１２２の絶縁層１２２Ｓとなる部分は、ｎ型ＧａＮ層１３１Ｓと絶縁層１２１との境界線１２４Ｓに接し、ｎ型ＧａＮ層１３１Ｓと絶縁層１２１との境界線１２４Ｓを覆う。絶縁層１２２の絶縁層１２２Ｄとなる部分は、ｎ型ＧａＮ層１３１Ｄと絶縁層１２１との境界線１２４Ｄに接し、ｎ型ＧａＮ層１３１Ｄと絶縁層１２１との境界線１２４Ｄを覆う。従って、ＺｎＯ層１５１及びＡｌ_２Ｏ_３層１５２の除去に用いられる薬液からｎ型ＧａＮ層１３１Ｓ及び１３１Ｄの表面が保護され、ｎ型ＧａＮ層１３１Ｓ及び１３１Ｄの表面のダメージを抑制できる。

【0053】

また、絶縁層１２２Ｓ及び１２２Ｄは、第１主面に垂直な平面視で、ゲート電極１４１から離れている。例えば、ゲート電極１４１は平面視で絶縁層１２２Ｓと絶縁層１２２Ｄとの間に設けられている。このため、ゲート電極１４１と窒化物半導体層１１０との間の距離は絶縁層１２２Ｓ及び１２２Ｄの影響を受けにくい。従って、絶縁層１２２Ｓ及び１２２Ｄがない構造からのゲート制御性の変化を抑制できる。

【0054】

第１実施形態では、ｎ型ＧａＮ層１３１Ｓ及び１３１Ｄの上面はＮ極性の面であり、チャネル層１１３がバリア層１１２よりも上方にある。このため、チャネル領域１１３ｃとソース電極１３２Ｓ及びドレイン電極１３２Ｄとの間の距離を短縮しやすく、低抵抗化を実現しやすい。

【0055】

また、ゲート電極１４１が絶縁層１４２の上に形成され、窒化物半導体層１１０とは非接触である。このため、いわゆるＭＩＳ構造を構成できる。

【0056】

（第２実施形態）
次に、第２実施形態について説明する。第２実施形態はＧａＮ系ＨＥＭＴを含む半導体装置に関する。図１４は、第２実施形態に係る半導体装置を示す断面図である。

【0057】

第２実施形態に係る半導体装置２００は、図１４に示すように、主として、基板２０１と、窒化物半導体層２１０と、絶縁層１２１と、絶縁層１２２Ｓと、絶縁層１２２Ｄと、ｎ型ＧａＮ層２３１Ｓと、ｎ型ＧａＮ層２３１Ｄと、ゲート電極１４１と、ソース電極１３２Ｓと、ドレイン電極１３２Ｄと、絶縁層１４２とを有する。

【0058】

基板２０１は、例えばＧａＮ系半導体の成長用基板であり、一例では半絶縁性のＳｉＣ基板である。基板２０１がＳｉＣ基板である場合、基板２０１の表面はシリコン（Ｓｉ）極性面である。基板２０１の表面がＳｉ極性面である場合、窒化物半導体層２１０は、Ｇａ極性面を成長面として結晶成長することができる。

【0059】

窒化物半導体層２１０は、チャネル層２１１と、バリア層２１２と、キャップ層２１３とを有する。窒化物半導体層２１０は第１窒化物半導体層の一例である。

【0060】

チャネル層２１１は、例えばＧａＮ層である。チャネル層２１１の厚さは、例えば２００ｎｍ以上かつ２０００ｎｍ以下の範囲内であり、一実施例では１０００ｎｍである。チャネル層２１１と基板２０１の間にバッファ層があってもよい。

【0061】

バリア層２１２は、例えばＡｌＧａＮ層である。バリア層２１２のバンドギャップは、チャネル層２１１のバンドギャップよりも大きい。バリア層２１２の厚さは、例えば５ｎｍ以上かつ３０ｎｍ以下の範囲内であり、一実施例では１５ｎｍである。バリア層２１２がＡｌ_ｘＧａ_１－ｘＮ層である場合、そのＡｌ組成ｘは例えば０．１５以上０．３５以下であり、一実施例では０．２５である。チャネル層２１１とバリア層２１２との間にはそれらの格子定数の相違から歪が生じ、この歪が両者の界面にピエゾ電荷を誘起する。これにより、チャネル層２１１内におけるバリア層２１２側の領域に２ＤＥＧが生じ、チャネル領域２１１ｃが形成される。ＡｌＧａＮ層に代えて、ＩｎＡｌＮ層又はＩｎＡｌＧａＮ層が用いられてもよい。また、チャネル層２１１とバリア層２１２との間にスペーサ層があってもよい。スペーサ層は、例えばＡｌＮ層である。スペーサ層の厚さは、例えば０．５ｎｍ以上かつ３．０ｎｍ以下の範囲内であり、一実施例では１．０ｎｍである。

【0062】

キャップ層２１３は、例えばＧａＮ層である。キャップ層２１３の厚さは、例えば０ｎｍ以上かつ５ｎｍ以下の範囲内であり、一実施例では２ｎｍである。キャップ層２１３の表面は、窒化物半導体層２１０の表面２１０Ａを構成する。表面２１０Ａは第１主面の一例である。

【0063】

ＳｉＣ基板のＳｉ極性面上において、チャネル層２１１、バリア層２１２及びキャップ層２１３は、Ｇａ極性面を成長面として結晶成長する。従って、チャネル層２１１、バリア層２１２及びキャップ層２１３の各々の表面はＧａ極性面となり、各々の裏面はＮ極性面となる。

【0064】

窒化物半導体層２１０に凹部２１０Ｓ及び２１０Ｄが形成されている。凹部２１０Ｓ及び２１０Ｄは、チャネル領域２１１ｃを貫通する深さで形成されている。つまり、窒化物半導体層２１０の表面２１０Ａを基準として、凹部２１０Ｓ及び２１０Ｄの深さは、チャネル領域２１１ｃの深さよりも大きい。なお、凹部２１０Ｓ及び２１０Ｄの底面がバリア層２１２内に位置してもよい。

【0065】

絶縁層１２１は、窒化物半導体層２１０の表面２１０Ａに接する。絶縁層１２１に開口１２１Ｓ及び１２１Ｄが形成されている。開口１２１Ｓは凹部２１０Ｓに繋がり、開口１２１Ｄは凹部２１０Ｄに繋がる。

【0066】

ｎ型ＧａＮ層２３１Ｓは凹部２１０Ｓ及び開口１２１Ｓ内で窒化物半導体層２１０上に形成されている。ｎ型ＧａＮ層２３１Ｄは凹部２１０Ｄ及び開口１２１Ｄ内で窒化物半導体層２１０上に形成されている。ｎ型ＧａＮ層２３１Ｓ及び２３１Ｄはｎ型不純物としてＧｅ又はＳｉを含有する。ｎ型ＧａＮ層２３１Ｓ及び２３１Ｄは第２窒化物半導体層又は第３窒化物半導体層の一例である。

【0067】

絶縁層１２２Ｓは、ｎ型ＧａＮ層２３１Ｓ及び絶縁層１２１の上に形成されている。絶縁層１２２Ｓは、ｎ型ＧａＮ層２３１Ｓと絶縁層１２１との境界線２２４Ｓに接し、ｎ型ＧａＮ層２３１Ｓと絶縁層１２１との境界線２２４Ｓを覆う。境界線２２４Ｓは、ｎ型ＧａＮ層２３１Ｓと絶縁層１２１との界面を構成する線であり、当該界面のうち窒化物半導体層２１０から離れた端部に位置する。絶縁層１２２Ｓには、ｎ型ＧａＮ層２３１Ｓの一部が露出する開口１２３Ｓが形成されている。

【0068】

絶縁層１２２Ｄは、ｎ型ＧａＮ層２３１Ｄ及び絶縁層１２１の上に形成されている。絶縁層１２２Ｄは絶縁層１２２Ｓから離れている。絶縁層１２２Ｄは、ｎ型ＧａＮ層２３１Ｄと絶縁層１２１との境界線２２４Ｄに接し、ｎ型ＧａＮ層２３１Ｄと絶縁層１２１との境界線２２４Ｄを覆う。境界線２２４Ｄは、ｎ型ＧａＮ層２３１Ｄと絶縁層１２１との界面を構成する線であり、当該界面のうち窒化物半導体層２１０から離れた端部に位置する。絶縁層１２２Ｄには、ｎ型ＧａＮ層２３１Ｄの一部が露出する開口１２３Ｄが形成されている。

【0069】

ソース電極１３２Ｓは絶縁層１２２Ｓの上に形成され、ドレイン電極１３２Ｄは絶縁層１２２Ｄの上に形成されている。ソース電極１３２Ｓは開口１２３Ｓを通じてｎ型ＧａＮ層２３１Ｓに接触し、ドレイン電極１３２Ｄは開口１２３Ｄを通じてｎ型ＧａＮ層２３１Ｄに接触している。ソース電極１３２Ｓはｎ型ＧａＮ層２３１Ｓにオーミック接触し、ドレイン電極１３２Ｄはｎ型ＧａＮ層２３１Ｄにオーミック接触する。

【0070】

絶縁層１４２は絶縁層１２１の上に形成されている。絶縁層１４２は、絶縁層１２２Ｓ、ソース電極１３２Ｓ、絶縁層１２２Ｄ及びドレイン電極１３２Ｄを覆う。平面視で、絶縁層１２２Ｓと絶縁層１２２Ｄとの間で絶縁層１４２及び１２１に開口１２１Ｇが形成されている。開口１２１Ｇから窒化物半導体層２１０の一部が露出する。ゲート電極１４１は、開口１２１Ｇを通じて窒化物半導体層２１０に接するように絶縁層１４２の上に形成されている。ゲート電極１４１は窒化物半導体層２１０にショットキー接触する。開口１２１Ｇは第５開口の一例である。

【0071】

他の構成は第１実施形態と同様である。

【0072】

次に、第２実施形態に係る半導体装置２００の製造方法について説明する。図１５～図２６は、第２実施形態に係る半導体装置の製造方法を示す断面図である。

【0073】

まず、図１５に示すように、例えばＭＯＣＶＤ法により、基板２０１の上に窒化物半導体層２１０を形成する。窒化物半導体層２１０の形成では、チャネル層２１１、バリア層２１２及びキャップ層２１３を順に形成する。チャネル層２１１とバリア層２１２との間にはそれらの格子定数の相違から歪が生じ、この歪が両者の界面にピエゾ電荷を誘起する。これにより、チャネル層２１１内におけるバリア層２１２側の領域に２ＤＥＧが生じ、チャネル領域２１１ｃが形成される。

【0074】

次に、窒化物半導体層２１０の表面２１０Ａに接する絶縁層１２１を形成する。絶縁層１２１は、例えば減圧ＣＶＤ法により形成できる。絶縁層１２１は、例えばＭＯＣＶＤ法により、キャップ層２１３の表面を大気に曝露することなく、チャネル層２１１、バリア層２１２及びキャップ層２１３に連続して形成してもよい。

【0075】

次に、図１６に示すように、絶縁層１２１の上に酸化亜鉛（ＺｎＯ）層１５１を形成する。次に、ＺｎＯ層１５１の上にＡｌ_２Ｏ_３層１５２を形成する。次に、Ａｌ_２Ｏ_３層１５２の上にレジストパターン１６０を形成する。レジストパターン１６０は、ソース用の開口１６０Ｓ及びドレイン用の開口１６０Ｄを有する。

【0076】

次に、図１７に示すように、レジストパターン１６０をマスクとして用いて、Ａｌ_２Ｏ_３層１５２、ＺｎＯ層１５１及び絶縁層１２１をエッチングする。この結果、開口１６０Ｓの下方において、Ａｌ_２Ｏ_３層１５２、ＺｎＯ層１５１、絶縁層１２１に、それぞれ開口１５２Ｓ、１５１Ｓ、１２１Ｓが形成される。また、開口１６０Ｄの下方において、Ａｌ_２Ｏ_３層１５２、ＺｎＯ層１５１、絶縁層１２１に、それぞれ開口１５２Ｄ、１５１Ｄ、１２１Ｄが形成される。開口１５２Ｓ、１５１Ｓ、１２１Ｓから窒化物半導体層２１０の一部が露出し、開口１５２Ｄ、１５１Ｄ、１２１Ｄから窒化物半導体層２１０の他の一部が露出する。

【0077】

次に、レジストパターン１６０をマスクとして用いて、窒化物半導体層２１０をエッチングすることで、窒化物半導体層２１０に、開口１５２Ｓ、１５１Ｓ及び１２１Ｓに繋がる凹部２１０Ｓと、開口１５２Ｄ、１５１Ｄ及び１２１Ｄに繋がる凹部２１０Ｄとを形成する。このエッチングは、例えば塩素系ガスを用いたＲＩＥである。このエッチングが水素（Ｈ_２）及びアンモニア（ＮＨ_３）を含む混合雰囲気中にて行われてもよい。例えば、凹部２１０Ｓ及び２１０Ｄは、チャネル領域２１１ｃを貫通する深さで形成する。凹部２１０Ｓ及び２１０Ｄをチャネル領域２１１ｃに達しない深さで形成してもよい。

【0078】

第１実施形態と同様に、開口１５２Ｓ及び１５２Ｄが形成されたＡｌ_２Ｏ_３層１５２並びに開口１５１Ｓ及び１５１Ｄが形成されたＺｎＯ層１５１は絶縁層１２１のエッチング時のマスクとして機能できる。従って、Ａｌ_２Ｏ_３層１５２のエッチング前にレジストパターン１６０を除去してもよい。開口１５２Ｓ及び１５２Ｄが形成されたＡｌ_２Ｏ_３層１５２並びに開口１５１Ｓ及び１５１Ｄが形成されたＺｎＯ層１５１はマスクの一例である。開口１５１Ｓ及び１５２Ｓの組み合わせ及び開口１５１Ｄ及び１５２Ｄの組み合わせは第１マスク開口又は第２マスク開口の一例である。

【0079】

次に、図１８に示すように、第１実施形態と同様に、薬液を用いてレジストパターン１６０を除去するとともに、開口１５１Ｓ及び１５２Ｄを広げる。

【0080】

次に、図１９に示すように、窒化物半導体層２１０の開口１５２Ｓ、１５１Ｓ及び１２１Ｓから露出した面の上と、開口１５２Ｄ、１５１Ｄ及び１２１Ｄから露出した面の上とにｎ型ＧａＮ層２３１を形成する。ｎ型ＧａＮ層２３１の上面は、絶縁層１２１の上面と面一にしてもよく、面一にしなくてもよい。ｎ型ＧａＮ層２３１は、例えば、スパッタ法、ＭＯＣＶＤ法又はＭＢＥ法等により形成できる。このとき、ｎ型ＧａＮ層２３１は、窒化物半導体層２１０の上だけなく、Ａｌ_２Ｏ_３層１５２の上にも堆積する。例えば、ｎ型ドーパントの濃度は１×１０^１７ｃｍ^－３以上であり、ｎ型ドーパントはＳｉ又はＧｅである。

【0081】

窒化物半導体層２１０のＧａ極性面上において、ｎ型ＧａＮ層２３１はＧａ極性面を成長面として結晶成長する。従って、窒化物半導体層２１０のＧａ極性面上においてｎ型ＧａＮ層２３１の表面はＧａ極性面となり、裏面はＮ極性面となる。

【0082】

次に、図２０に示すように、絶縁層１２１及びｎ型ＧａＮ層２３１の開口１５２Ｓ、１５１Ｓ及び１２１Ｓから露出した面の上と、開口１５２Ｄ、１５１Ｄ及び１２１Ｄから露出した面の上とに絶縁層１２２を形成する。絶縁層１２２は、ｎ型ＧａＮ層２３１Ｓと絶縁層１２１との境界線２２４Ｓと、ｎ型ＧａＮ層２３１Ｄと絶縁層１２１との境界線２２４Ｄとを覆うように形成する。このとき、絶縁層１２２は、Ａｌ_２Ｏ_３層１５２の上のｎ型ＧａＮ層１３１の上にも堆積する。

【0083】

ｎ型ＧａＮ層２３１及び絶縁層１２２は、同一の成膜装置を用いて連続して形成してもよい。

【0084】

次に、図２１に示すように、酸性溶液を用いてＺｎＯ層１５１を除去する。ＺｎＯ層１５１の除去に伴って、ＺｎＯ層１５１の上のＡｌ_２Ｏ_３層１５２、ｎ型ＧａＮ層２３１及び絶縁層１２２も除去される。この結果、開口１２１Ｓ、凹部２１０Ｓ、開口１２１Ｄ及び凹部２１０Ｄ内にｎ型ＧａＮ層２３１が残り、開口１２１Ｓ及び凹部２１０Ｓ内にｎ型ＧａＮ層２３１Ｓが形成され、開口１２１Ｄ及び凹部２１０Ｄ内にｎ型ＧａＮ層２３１Ｄが形成される。また、絶縁層１２１及びｎ型ＧａＮ層２３１Ｓの上と、絶縁層１２１及びｎ型ＧａＮ層２３１Ｄの上とに絶縁層１２２が残り、絶縁層１２１及びｎ型ＧａＮ層２３１Ｓの上に絶縁層１２２Ｓが形成され、絶縁層１２１及びｎ型ＧａＮ層２３１Ｄの上に絶縁層１２２Ｄが形成される。

【0085】

次に、図２２に示すように、第１実施形態と同様に、絶縁層１２１、絶縁層１２２Ｓ及び絶縁層１２２Ｄの上に、フォトレジスト１５３と、フォトレジスト１５４とをこの順で塗布する。次に、フォトレジスト１５４にソース用の開口１５４Ｓ及びドレイン用の開口１５４Ｄを形成し、フォトレジスト１５３にソース用の開口１５３Ｓ及びドレイン用の開口１５３Ｄを形成する。

【0086】

次に、図２３に示すように、フォトレジスト１５３及び１５４をマスクとして用いたエッチングにより、絶縁層１２２Ｓにソース用の開口１２３Ｓを形成し、絶縁層１２２Ｄにドレイン用の開口１２３Ｄを形成する。このエッチングは、例えばフッ素系ガスを用いたＲＩＥである。開口１２３Ｓからｎ型ＧａＮ層２３１Ｓの一部が露出し、開口１２３Ｄからｎ型ＧａＮ層２３１Ｄの一部が露出する。

【0087】

次に、図２４に示すように、第１実施形態と同様に、絶縁層１２２Ｓ及びｎ型ＧａＮ層１３１Ｓの開口１５４Ｓ及び１５３Ｓから露出した面の上と、絶縁層１２２Ｄ及びｎ型ＧａＮ層１３１Ｄの開口１５４Ｄ及び１５３Ｄから露出した面の上とに金属層１３２を形成する。このとき、金属層１３２は、絶縁層１２２Ｓ、ｎ型ＧａＮ層１３１Ｓ、絶縁層１２２Ｄ及びｎ型ＧａＮ層１３１Ｄの上だけなく、フォトレジスト１５４の上にも堆積する。

【0088】

次に、図２５に示すように、フォトレジスト１５３及び１５４を除去する。フォトレジスト１５４の除去に伴って、フォトレジスト１５４上の金属層１３２も除去される。この結果、開口１５３Ｓ及び１５３Ｄ内に金属層１３２が残る。つまり、リフトオフが行われる。次いで、熱処理によって金属層１３２を合金化（アロイ）する。この結果、開口１２３Ｓを通じてｎ型ＧａＮ層２３１Ｓに接触するソース電極１３２Ｓが絶縁層１２２Ｓの上に形成され、開口１２３Ｄを通じてｎ型ＧａＮ層２３１Ｄに接触するドレイン電極１３２Ｄが絶縁層１２２Ｄの上に形成される。ソース電極１３２Ｓはｎ型ＧａＮ層２３１Ｓにオーミック接触し、ドレイン電極１３２Ｄはｎ型ＧａＮ層２３１Ｄにオーミック接触する。

【0089】

次に、図２６に示すように、第１実施形態と同様に、絶縁層１４２を絶縁層１２１の上に形成する。次に、平面視で絶縁層１２２Ｓと絶縁層１２２Ｄとの間で絶縁層１４２及び１２１に開口１２１Ｇを形成する。開口１２１Ｇから窒化物半導体層２１０の一部が露出する。次に、開口１２１Ｇを通じて窒化物半導体層２１０に接するゲート電極１４１を形成する。ゲート電極１４１は、第１実施形態と同様の方法で形成できる。

【0090】

このようにして半導体装置２００を製造できる。

【0091】

第２実施形態に係る半導体装置２００では、マスクであるＺｎＯ層１５１及びＡｌ_２Ｏ_３層１５２の除去の前に、ｎ型ＧａＮ層２３１Ｓ及び２３１Ｄが絶縁層１２２により覆われる。絶縁層１２２の絶縁層１２２Ｓとなる部分は、ｎ型ＧａＮ層２３１Ｓと絶縁層１２１との境界線２２４Ｓに接し、ｎ型ＧａＮ層２３１Ｓと絶縁層１２１との境界線２２４Ｓを覆う。絶縁層１２２の絶縁層１２２Ｄとなる部分は、ｎ型ＧａＮ層２３１Ｄと絶縁層１２１との境界線２２４Ｄに接し、ｎ型ＧａＮ層２３１Ｄと絶縁層１２１との境界線２２４Ｄを覆う。従って、ＺｎＯ層１５１及びＡｌ_２Ｏ_３層１５２の除去に用いられる薬液からｎ型ＧａＮ層２３１Ｓ及び２３１Ｄの表面が保護され、ｎ型ＧａＮ層２３１Ｓ及び２３１Ｄの表面のダメージを抑制できる。

【0092】

また、第１実施形態と同様に、ゲート電極１４１と窒化物半導体層２１０との間の距離は絶縁層１２２Ｓ及び１２２Ｄの影響を受けにくい。従って、絶縁層１２２Ｓ及び１２２Ｄがない構造からのゲート制御性の変化を抑制できる。

【0093】

第２実施形態では、ｎ型ＧａＮ層２３１Ｓ及び２３１Ｄの上面はＧａ極性の面である。このため、ｎ型ＧａＮ層２３１Ｓ及び２３１Ｄの上面に良好なエッチング耐性を得やすい。

【0094】

また、ゲート電極１４１が開口１２１Ｇを通じて窒化物半導体層２１０に接触している。このため、いわゆるＭＥＳ構造を構成できる。

【0095】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【符号の説明】

【0096】

１００、２００：半導体装置
１０１、２０１：基板
１１０、２１０：窒化物半導体層
１１０Ａ、２１０Ａ：表面
１１１：バッファ層
１１２、２１２：バリア層
１１３、２１１：チャネル層
１１３ｃ、２１１ｃ：チャネル領域
１２１、１２２、１２２Ｄ、１２２Ｓ、１４２：絶縁層
１２１Ｄ、１２１Ｇ、１２１Ｓ、１２３Ｄ、１２３Ｓ、１５１Ｄ、１５１Ｓ、１５２Ｄ、１５２Ｓ、１５３Ｄ、１５３Ｓ、１５４Ｄ、１５４Ｓ、１６０Ｄ、１６０Ｓ：開口
１２４Ｄ、１２４Ｓ、２２４Ｄ、２２４Ｓ：境界線
１３１、１３１Ｄ、１３１Ｓ、２３１、２３１Ｄ、２３１Ｓ：ｎ型ＧａＮ層
１３２：金属層
１３２Ｄ：ドレイン電極
１３２Ｓ：ソース電極
１４１：ゲート電極
１５１：ＺｎＯ層
１５２：Ａｌ_２Ｏ_３層
１５３、１５４：フォトレジスト
１６０：レジストパターン
２１０Ｄ、２１０Ｓ：凹部
２１３：キャップ層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】