知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024057343
(43)【公開日】2024-04-24
(54)【発明の名称】ドハティ増幅回路
(51)【国際特許分類】
H03F 1/02 20060101AFI20240417BHJP
H03F 1/32 20060101ALI20240417BHJP
【ＦＩ】
H03F1/02 188
H03F1/32
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2022164017
(22)【出願日】2022-10-12
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】今井 翔平
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AA41
5J500AC02
5J500AC04
5J500AC18
5J500AC21
5J500AC36
5J500AC57
5J500AC81
5J500AF10
5J500AF14
5J500AH02
5J500AH06
5J500AH09
5J500AH19
5J500AH25
5J500AH29
5J500AK05
5J500AM01
5J500AM04
5J500AM08
5J500AM19
5J500AT01
5J500LV08
5J500NG00
5J500NH20
(57)【要約】
【課題】特性の変化を抑制する。
【解決手段】ドハティ増幅回路は、１つ又は複数の増幅器を含むキャリアアンプと、１つ又は複数の増幅器を含むピークアンプと、を含む。少なくとも１つの増幅器は、第１高周波信号がベース又はゲートに入力され、第１高周波信号を増幅した第２高周波信号をエミッタ又はソースから出力する第１トランジスタと、制御信号に基づく電流を第１トランジスタのエミッタ又はソースから引き抜く電流引き抜き回路と、を含む。
【選択図】図２
【解決手段】ドハティ増幅回路は、１つ又は複数の増幅器を含むキャリアアンプと、１つ又は複数の増幅器を含むピークアンプと、を含む。少なくとも１つの増幅器は、第１高周波信号がベース又はゲートに入力され、第１高周波信号を増幅した第２高周波信号をエミッタ又はソースから出力する第１トランジスタと、制御信号に基づく電流を第１トランジスタのエミッタ又はソースから引き抜く電流引き抜き回路と、を含む。
【選択図】図２
【特許請求の範囲】
【請求項1】
１つ又は複数の増幅器を含むキャリアアンプと、
１つ又は複数の増幅器を含むピークアンプと、
を含み、
少なくとも１つの前記増幅器は、
第１高周波信号がベース又はゲートに入力され、前記第１高周波信号を増幅した第２高周波信号をエミッタ又はソースから出力する第１トランジスタと、
制御信号に基づく電流を前記第１トランジスタのエミッタ又はソースから引き抜く電流引き抜き回路と、
を含む、
ドハティ増幅回路。
１つ又は複数の増幅器を含むピークアンプと、
を含み、
少なくとも１つの前記増幅器は、
第１高周波信号がベース又はゲートに入力され、前記第１高周波信号を増幅した第２高周波信号をエミッタ又はソースから出力する第１トランジスタと、
制御信号に基づく電流を前記第１トランジスタのエミッタ又はソースから引き抜く電流引き抜き回路と、
を含む、
ドハティ増幅回路。
【請求項2】
請求項１に記載のドハティ増幅回路であって、
前記電流引き抜き回路は、
コレクタ又はドレインが前記第１トランジスタのエミッタに電気的に接続され、前記制御信号がベース又はゲートに入力され、エミッタ又はソースが基準電位に電気的に接続された第２トランジスタを含む、
ドハティ増幅回路。
前記電流引き抜き回路は、
コレクタ又はドレインが前記第１トランジスタのエミッタに電気的に接続され、前記制御信号がベース又はゲートに入力され、エミッタ又はソースが基準電位に電気的に接続された第２トランジスタを含む、
ドハティ増幅回路。
【請求項3】
請求項１に記載のドハティ増幅回路であって、
エミッタ又はソースが前記第１トランジスタのエミッタ及び前記電流引き抜き回路に電気的に接続され、ベース又はゲートが交流的に接地され、前記第２高周波信号を増幅後の第３高周波信号をコレクタ又はドレインから出力する第３トランジスタを更に含む、
ドハティ増幅回路。
エミッタ又はソースが前記第１トランジスタのエミッタ及び前記電流引き抜き回路に電気的に接続され、ベース又はゲートが交流的に接地され、前記第２高周波信号を増幅後の第３高周波信号をコレクタ又はドレインから出力する第３トランジスタを更に含む、
ドハティ増幅回路。
【請求項4】
請求項１から３のいずれか１項に記載のドハティ増幅回路であって、
前記制御信号は、高周波信号の包絡線、電源電圧、温度、前記キャリアアンプの飽和状態及び反射電力の内の少なくとも１つに基づいて変化する、
ドハティ増幅回路。
前記制御信号は、高周波信号の包絡線、電源電圧、温度、前記キャリアアンプの飽和状態及び反射電力の内の少なくとも１つに基づいて変化する、
ドハティ増幅回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、ドハティ増幅回路に関する。
【背景技術】
【0002】
特許文献１には、ピークアンプのバイアス点を変化させるドハティ増幅回路が記載されている。ピークアンプは、バイアス点を変化させると、利得を制御することができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０１９／０１４９０９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
エミッタ接地増幅器は、バイアス点が変化すると、入力インピーダンスや通過位相特性が大きく変化することがある。このエミッタ接地増幅器の特性の変化は、ドハティ増幅回路のキャリアアンプ及びピークアンプの通過位相特性に影響を及ぼすことがある。ドハティ増幅回路は、キャリアアンプ及びピークアンプの通過位相特性の関係性が重要であり、キャリアアンプ及びピークアンプの通過位相特性が変化しないことが望ましい。従って、ドハティ増幅回路は、上記のエミッタ接地増幅器の特性の変化により、結果的に良好な特性を得られない（高周波出力信号が歪む）ことがあった。
【0005】
また、エミッタ接地増幅器は、バイアス回路によってバイアス点を決定することがしばしば行われる。一般的に用いられるバイアス回路は、高い入力電圧（トランジスタの閾値電圧（ＶＢＥ）のおおよそ２倍程度）が必要であり、この高い入力電圧の信号に更にバイアス点を変化させるための信号を付加することが難しいことがあった。
【0006】
本開示は、上記に鑑みてなされたものであって、特性の変化を抑制することを目的とする。
【課題を解決するための手段】
【0007】
本開示の一側面のドハティ増幅回路は、１つ又は複数の増幅器を含むキャリアアンプと、１つ又は複数の増幅器を含むピークアンプと、を含む。少なくとも１つの増幅器は、第１高周波信号がベース又はゲートに入力され、第１高周波信号を増幅した第２高周波信号をエミッタ又はソースから出力する第１トランジスタと、制御信号に基づく電流を第１トランジスタのエミッタ又はソースから引き抜く電流引き抜き回路と、を含む。
【発明の効果】
【0008】
本開示によれば、特性の変化を抑制することが可能となる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下に、本開示の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施の形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施の形態毎には逐次言及しない。
【0011】
＜第１の実施の形態＞
（構成）
図１は、第１の実施の形態のドハティ増幅回路の構成を示す図である。ドハティ増幅回路１は、入力端子１ａに入力される高周波信号ＲＦｉｎを増幅して、高周波信号ＲＦｏｕｔを出力端子１ｂから出力する。
（構成）
図１は、第１の実施の形態のドハティ増幅回路の構成を示す図である。ドハティ増幅回路１は、入力端子１ａに入力される高周波信号ＲＦｉｎを増幅して、高周波信号ＲＦｏｕｔを出力端子１ｂから出力する。
【0012】
ドハティ増幅回路１は、ディバイダ１１と、キャリアアンプ１２と、ピークアンプ１３と、結合器１４と、を含む。
【0013】
キャリアアンプ１２は、前段の増幅器２１と、後段の増幅器２２と、を含む。増幅器２１は、利得可変の増幅器である。増幅器２２は、利得非可変の増幅器である。
【0014】
ピークアンプ１３は、前段の増幅器３１と、後段の増幅器３２と、を含む。増幅器３１は、利得可変の増幅器である。増幅器３２は、利得非可変の増幅器である。
【0015】
増幅器２１及び増幅器３１は、バイアス点が変えられることにより、利得が変化する。
【0016】
実施の形態では、キャリアアンプ１２及びピークアンプ１３の各々が２個の増幅器を含むこととしたが、本開示はこれに限定されない。キャリアアンプ１２及びピークアンプ１３の各々は、１個又は３個以上の増幅器を含むこととしても良い。
【0017】
実施の形態では、前段の増幅器２１及び増幅器３１が利得可変の増幅器であることとしたが、本開示はこれに限定されない。キャリアアンプ１２及びピークアンプ１３に含まれる複数の増幅器の内の少なくとも１個が利得可変の増幅器であれば良い。
【0018】
ドハティ増幅回路１は、ピークアンプ１３を必要最小限で動作させることとすると効率が良い。従って、ピークアンプ１３に含まれる複数の増幅器の内の少なくとも１個が利得可変の増幅器であると、好ましい。
【0019】
増幅器２１及び増幅器３１は、バイアス点が変えられることにより、直接的に効率が向上する。前段の増幅器２１及び増幅器３１の利得が制御されることにより、後段の増幅器２２及び増幅器３２の消費電力が減少する。即ち、後段の増幅器２２及び増幅器３２は、前段の増幅器２１及び増幅器３１のバイアス点が変えられることにより、間接的に効率が向上する。なお、後段の増幅器２２及び増幅器３２のバイアス点が変えられることとすれば、後段の増幅器２２及び増幅器３２は、直接的に効率が向上する。
【0020】
増幅器２１は、高周波信号ＲＦｉｎを増幅した高周波信号ＲＦ１を増幅器２２に出力する。増幅器２２は、高周波信号ＲＦ１を増幅した高周波信号ＲＦ２を、結合器１４に出力する。
【0021】
ディバイダ１１は、高周波信号ＲＦｉｎと位相が略９０°異なる高周波信号ＲＦ３を増幅器３１に出力する。なお、「略９０°」とは、９０°の位相のみではなく、９０°±４５°の位相をも含むものとする。ディバイダ１１は、９０°ハイブリッド回路が例示されるが、本開示はこれに限定されない。
【0022】
増幅器３１は、高周波信号ＲＦ３を増幅した高周波信号ＲＦ４を増幅器３２に出力する。増幅器３２は、高周波信号ＲＦ４を増幅した高周波信号ＲＦ５を結合器１４に出力する。
【0023】
結合器１４は、高周波信号ＲＦ２と高周波信号ＲＦ５とを結合した高周波信号ＲＦｏｕｔを、ドハティ増幅回路１の出力端子１ｂから出力する。
【0024】
【0025】
増幅器３１は、入力端子３１ａに入力される高周波信号ＲＦ３を増幅して、高周波信号ＲＦ４を出力端子３１ｂから出力する。
【0026】
増幅器３１は、トランジスタＱ１と、コンデンサＣ１及びＣ２と、定電流源４１と、バイアス回路４２と、制御回路４３と、電流引き抜き回路４４と、を含む。
【0027】
実施の形態では、各トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。トランジスタは、例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であっても良い。トランジスタは、複数の単位トランジスタを電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。
【0028】
各トランジスタがＦＥＴである場合、ＦＥＴのドレインがバイポーラトランジスタのコレクタに相当し、ＦＥＴのゲートがバイポーラトランジスタのベースに相当し、ＦＥＴのソースがバイポーラトランジスタのエミッタに相当する。
【0029】
トランジスタＱ１が、本開示の「第１トランジスタ」の一例に相当する。
【0030】
コンデンサＣ１の一端は、入力端子３１ａに電気的に接続されている。コンデンサＣ１の他端は、トランジスタＱ１のベースに電気的に接続されている。コンデンサＣ１は、高周波信号ＲＦ３の直流成分をカットするＤＣカットコンデンサである。
【0031】
定電流源４１は、予め定められた定電流をバイアス回路４２に出力する。
【0032】
バイアス回路４２は、トランジスタＱ１１及びＱ１２と、抵抗Ｒ１１と、を含む。
【0033】
トランジスタＱ１１のコレクタは、ベースに電気的に接続されている。つまり、トランジスタＱ１１は、ダイオード接続されている。トランジスタＱ１１のコレクタ及びベースには、定電流源４１から定電流が入力される。
【0034】
トランジスタＱ１２のコレクタは、ベースに電気的に接続されている。つまり、トランジスタＱ１２は、ダイオード接続されている。トランジスタＱ１２のコレクタ及びベースは、トランジスタＱ１１のエミッタに電気的に接続されている。トランジスタＱ１２のエミッタは、基準電位に電気的に接続されている。基準電位は接地電位が例示されるが、本開示はこれに限定されない。
【0035】
トランジスタＱ１１及びＱ１２は、一定の電圧（ダイオード２個分の電圧）を発生する。
【0036】
抵抗Ｒ１１の一端は、トランジスタＱ１１のコレクタ及びベースに電気的に接続されている。抵抗Ｒ１１の他端は、トランジスタＱ１のベースに電気的に接続されている。トランジスタＱ１のベースには、抵抗Ｒ１１の他端からバイアス電圧又はバイアス電流ＢＩＡＳが入力される。
【0037】
トランジスタＱ１のコレクタには、電源電圧が供給される。つまり、トランジスタＱ１は、エミッタフォロワ（コレクタ接地）増幅器である。トランジスタＱ１のエミッタは、コンデンサＣ２の一端に電気的に接続されている。コンデンサＣ２の他端は、出力端子３１ｂに電気的に接続されている。トランジスタＱ１は、ベースに入力される高周波信号ＲＦ３を増幅し、高周波信号ＲＦ４をエミッタからコンデンサＣ２を介して出力端子３１ｂに出力する。
【0038】
制御回路４３は、入力される信号Ｓに基づいて、制御信号ＳＣを電流引き抜き回路４４に出力する。
【0039】
信号Ｓは、信号Ｓ１から信号Ｓ５までを含むことが例示される。信号Ｓ１は、高周波信号ＲＦｉｎの包絡線に応じて変化するエンベロープトラッキング信号が例示される。信号Ｓ２は、ドハティ増幅回路１に供給される電源電圧を表す信号が例示される。信号Ｓ３は、ドハティ増幅回路１の温度を表す信号が例示される。信号Ｓ４は、キャリアアンプ１２の飽和状態を表す信号が例示される。信号Ｓ５は、ドハティ増幅回路１の反射電力を表す信号が例示される。但し、本開示はこれらに限定されない。
【0040】
電流引き抜き回路４４は、トランジスタＱ２を含む。
【0041】
トランジスタＱ２が、本開示の「第２トランジスタ」の一例に相当する。
【0042】
トランジスタＱ２のコレクタは、トランジスタＱ１のエミッタ及びコンデンサＣ２の一端に電気的に接続されている。トランジスタＱ２のベースには、制御信号ＳＣが入力される。トランジスタＱ２のエミッタは、基準電位に電気的に接続されている。
【0043】
トランジスタＱ２には、制御信号ＳＣに応じたコレクタ電流が流れる。つまり、トランジスタＱ２は、制御信号ＳＣに応じて、トランジスタＱ１のエミッタから電流を引き抜く。これにより、トランジスタＱ１は、バイアス点が可変し、利得が可変する。
【0044】
なお、実施の形態では、電流引き抜き回路４４は、トランジスタＱ１のエミッタ電流を引き抜くトランジスタＱ２としたが、本開示はこれに限定されない。電流引き抜き回路４４は、制御信号ＳＣに応じてトランジスタＱ１のエミッタ電流を引き抜くことができる回路であれば良い。例えば、電流引き抜き回路４４として、図３に示すように、スイッチ切替型の抵抗を用いもよい。電流引き抜き回路４４は、トランジスタＱ１のエミッタに電気的に接続される端子４４ａを有する。スイッチ切替型の抵抗である電流引き抜き回路４４は、トランジスタＱ１のエミッタと基準電位との間において互いに並列接続された複数のスイッチＳＷ１、ＳＷ２、・・・、ＳＷｎ（ｎは、２以上の整数）と、複数のスイッチＳＷ１、ＳＷ２、・・・、ＳＷｎと基準電位との間において複数のスイッチＳＷ１、ＳＷ２、・・・、ＳＷｎの各々に直列に接続された複数の抵抗素子Ｒ２１、Ｒ２２、・・・、Ｒ２ｎとを含んで構成される。このようなスイッチ切替型の抵抗によれば、制御信号ＳＣ１、ＳＣ２、・・・、ＳＣｎに応じて抵抗値をデジタル的に制御することができ、トランジスタＱ１から引き抜かれるエミッタ電流を制御することが可能となる。
【0045】
（効果）
［１］
エミッタフォロア増幅器であるトランジスタＱ１は、バイアス点を制御すると、主目的である利得の制御が可能となるだけではなく、エミッタ接地増幅器で問題となっていた入力インピーダンスの変化を抑制できる。
［１］
エミッタフォロア増幅器であるトランジスタＱ１は、バイアス点を制御すると、主目的である利得の制御が可能となるだけではなく、エミッタ接地増幅器で問題となっていた入力インピーダンスの変化を抑制できる。
【0046】
エミッタ接地増幅器は、低いバイアス点（オフ状態）では入力インピーダンスが高く、高いバイアス点（オン状態）では入力インピーダンスが低い。
【0047】
一方、エミッタフォロア増幅器であるトランジスタＱ１は、高いバイアス点（オン状態）でも、入力インピーダンスは出力インピーダンスの数十倍以上となり、入力インピーダンスが高い状態が維持される。つまり、トランジスタＱ１は、バイアス点の変化が入力インピーダンスの変化に影響せず、ディバイダ１１（図１参照）の分配比に影響を与えない特徴がある。
【0048】
［２］
増幅器３１は、エミッタフォロア増幅器であるトランジスタＱ１のエミッタ電流をトランジスタＱ２による引き抜き電流で制御する。これにより、増幅器３１は、トランジスタＱ１のエミッタ電流を制御するための信号（制御信号ＳＣ）の電圧基準を下げることができる。
増幅器３１は、エミッタフォロア増幅器であるトランジスタＱ１のエミッタ電流をトランジスタＱ２による引き抜き電流で制御する。これにより、増幅器３１は、トランジスタＱ１のエミッタ電流を制御するための信号（制御信号ＳＣ）の電圧基準を下げることができる。
【0049】
引き抜き電流はトランジスタＱ２のコレクタ電流であり、トランジスタＱ２のベースに制御信号ＳＣが入力される。このとき、トランジスタＱ２のベース電圧（制御信号ＳＣ）は、時間とともに変化する状況（高周波入力信号、電源電圧、温度、飽和状態、反射電力等）に適応しながら、概ねトランジスタＱ２の閾値電圧（ＶＢＥ）を中心に、わずかに上下することになる。つまり、制御信号ＳＣに必要な電圧最大値は小さく、携帯電話装置に代表される可搬装置で要求が厳しい電源電圧制限下においても適用が可能となる。
【0050】
増幅器３１と同等の回路をエミッタ接地増幅器とバイアス回路とで実現しようとした場合、電源電圧制限下での動作と高速動作との両立が難しくなる。
【0051】
［３］
エミッタフォロワ増幅器であるトランジスタＱ１では、理想的には、電圧増幅率は１であり、且つ、高周波信号ＲＦ３と高周波信号ＲＦ４の位相も同相となる。つまり、トランジスタＱ１は、出力電力による入出力端子間（トランジスタＱ１のベース－エミッタ間）の電圧振幅の変化を抑制できる。
エミッタフォロワ増幅器であるトランジスタＱ１では、理想的には、電圧増幅率は１であり、且つ、高周波信号ＲＦ３と高周波信号ＲＦ４の位相も同相となる。つまり、トランジスタＱ１は、出力電力による入出力端子間（トランジスタＱ１のベース－エミッタ間）の電圧振幅の変化を抑制できる。
【0052】
その結果、トランジスタＱ１の入出力端子間（ベース－エミッタ間）に、電圧によって変化する寄生容量が介在していたとしても、寄生容量の出力電力に対する依存性が抑制され、出力信号の位相の変化が抑制される。これにより、ドハティ増幅回路１は、高周波信号ＲＦｏｕｔの歪みを抑制できる。
【0053】
【0054】
線１０１は、制御信号ＳＣ＝０．１ｍＡ（ミリアンペア）の場合の、通過位相と出力電力との関係を示す図である。線１０２は、制御信号ＳＣ＝０．２ｍＡの場合の、通過位相と出力電力との関係を示す図である。線１０３は、制御信号ＳＣ＝０．３ｍＡの場合の、通過位相と出力電力との関係を示す図である。線１０４は、制御信号ＳＣ＝０．４ｍＡの場合の、通過位相と出力電力との関係を示す図である。線１０５は、制御信号ＳＣ＝０．５ｍＡの場合の、通過位相と出力電力との関係を示す図である。
【0055】
線１０１から線１０５で示すように、通過位相は、出力電力が変化しても殆ど変化しない。また、通過位相は、制御信号ＳＣが異なっていても殆ど差がない。
【0056】
［４］
トランジスタＱ２のエミッタと基準電位との間に抵抗を挿入すれば、過電流に対するダメージのリスクを軽減することができる。
トランジスタＱ２のエミッタと基準電位との間に抵抗を挿入すれば、過電流に対するダメージのリスクを軽減することができる。
【0057】
例えば、トランジスタＱ２のベースに、高い電圧が制限されずに印加されることがあり得る。その結果、トランジスタＱ２のベース－エミッタ間に大きな電圧が掛かり、コレクタ－エミッタ間に大電流が流れ、トランジスタＱ２が大きなダメージを受けることが考えられる。
【0058】
しかし、トランジスタＱ２のエミッタと基準電位との間に抵抗を挿入すれば、トランジスタＱ２のベースに大きな電圧が印加されコレクタに電流が流れると、抵抗で電圧降下が発生し、トランジスタＱ２のエミッタ電位が上昇する。結果として、トランジスタＱ２のベース－エミッタ間に大きな電圧が掛かることが抑制されるので、トランジスタＱ２が大きなダメージを受けることが抑制される。
【0059】
＜第２の実施の形態＞
第２の実施の形態の構成要素のうち、第１の実施の形態の構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
第２の実施の形態の構成要素のうち、第１の実施の形態の構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
【0060】
（構成）
図５は、第２の実施の形態の利得可変の増幅器の構成を示す図である。
図５は、第２の実施の形態の利得可変の増幅器の構成を示す図である。
【0061】
増幅器３１Ａは、増幅器３１（図２参照）と比較して、トランジスタＱ３と、コンデンサＣ３と、抵抗Ｒ１及びＲ２と、を更に含む。
【0062】
トランジスタＱ３が、本開示の「第３トランジスタ」の一例に相当する。
【0063】
抵抗Ｒ１の一端は、電源電位に電気的に接続されている。抵抗Ｒ１の他端は、トランジスタＱ３のコレクタ及びコンデンサＣ２の一端に電気的に接続されている。
【0064】
抵抗Ｒ２の一端は、トランジスタＱ１のエミッタ及びトランジスタＱ２のコレクタに電気的に接続されている。抵抗Ｒ２の他端は、トランジスタＱ３のエミッタに電気的に接続されている。
【0065】
トランジスタＱ３のベースは、コンデンサＣ３の一端に電気的に接続されている。コンデンサＣ３の他端は、基準電位に電気的に接続されている。つまり、トランジスタＱ３は、ベース接地増幅器である。トランジスタＱ３のベースは、トランジスタＱ１１のコレクタ及びベースに電気的に接続されており、トランジスタＱ１１のコレクタ及びベースの電圧が供給される。
【0066】
トランジスタＱ３は、トランジスタＱ１が出力する高周波信号を増幅して、増幅後の高周波信号をコレクタから出力する。
【0067】
トランジスタＱ１１のコレクタ及びベースの電圧は、トランジスタＱ１のベース及びトランジスタＱ３のベースに共用されている。電流引き抜き回路４４は、トランジスタＱ１のエミッタ及びトランジスタＱ３のエミッタに共用されている。
【0068】
（効果）
［１］
第１の実施の形態の増幅器３１（図２参照）では、利得制御される増幅トランジスタは、エミッタフォロア増幅器であるトランジスタＱ１の１個だけである。エミッタフォロア増幅器であるトランジスタＱ１は、電圧増幅は行わない（電圧増幅率＝１）。そのため、増幅器３１は、利得を制御できる幅が狭い。
［１］
第１の実施の形態の増幅器３１（図２参照）では、利得制御される増幅トランジスタは、エミッタフォロア増幅器であるトランジスタＱ１の１個だけである。エミッタフォロア増幅器であるトランジスタＱ１は、電圧増幅は行わない（電圧増幅率＝１）。そのため、増幅器３１は、利得を制御できる幅が狭い。
【0069】
一方、増幅器３１Ａは、トランジスタＱ３を含み、電圧増幅を行うことができ、利得制御範囲を拡大することができる。
【0070】
【0071】
線１１１は、制御信号ＳＣ＝０．１ｍＡの場合の、利得と出力電力との関係を示す図である。線１１２は、制御信号ＳＣ＝０．２ｍＡの場合の、利得と出力電力との関係を示す図である。線１１３は、制御信号ＳＣ＝０．３ｍＡの場合の、利得と出力電力との関係を示す図である。線１１４は、制御信号ＳＣ＝０．４ｍＡの場合の、利得と出力電力との関係を示す図である。線１１５は、制御信号ＳＣ＝０．５ｍＡの場合の、利得と出力電力との関係を示す図である。
【0072】
図６に示すように、増幅器３１では、可変できる利得の範囲が１ｄＢに満たない場合も存在する。
【0073】
【0074】
線１２１は、制御信号ＳＣ＝０．１ｍＡの場合の、利得と出力電力との関係を示す図である。線１２２は、制御信号ＳＣ＝０．２ｍＡの場合の、利得と出力電力との関係を示す図である。線１２３は、制御信号ＳＣ＝０．３ｍＡの場合の、利得と出力電力との関係を示す図である。線１２４は、制御信号ＳＣ＝０．４ｍＡの場合の、利得と出力電力との関係を示す図である。線１２５は、制御信号ＳＣ＝０．５ｍＡの場合の、利得と出力電力との関係を示す図である。
【0075】
図７に示すように、増幅器３１Ａは、増幅器３１と比べて、可変できる利得の範囲を拡大できる。
【0076】
なお、トランジスタＱ１及びトランジスタＱ３は、バイアス回路４２及び電流引き抜き回路４４を共用している。従って、増幅器３１Ａは、回路要素の増加を抑制できる。
【0077】
［２］
トランジスタＱ３をバイポーラトランジスタとした場合、以下の効果がある。
トランジスタＱ３をバイポーラトランジスタとした場合、以下の効果がある。
【0078】
ベース接地増幅器では、半導体素子構造上、入出力端子間（エミッタ－コレクタ間）に直接的な接合はなく、寄生容量は極めて少ない。そのため、通過位相の出力電力依存性も少なく、エミッタ接続増幅器と比べて優れている。
【0079】
【0080】
線１３１は、制御信号ＳＣ＝０．１ｍＡの場合の、通過位相と出力電力との関係を示す図である。線１３２は、制御信号ＳＣ＝０．２ｍＡの場合の、通過位相と出力電力との関係を示す図である。線１３３は、制御信号ＳＣ＝０．３ｍＡの場合の、通過位相と出力電力との関係を示す図である。線１３４は、制御信号ＳＣ＝０．４ｍＡの場合の、通過位相と出力電力との関係を示す図である。線１３５は、制御信号ＳＣ＝０．５ｍＡの場合の、通過位相と出力電力との関係を示す図である。
【0081】
図８に示すように、増幅器３１Ａでは、出力電力が変化しても数度の位相変化しか発生していない。また、増幅器３１Ａでは、制御信号Ｓｃが変化しても数度の位相変化しか発生していない。
【0082】
このように、増幅器３１Ａは、位相変化を抑制しながら、利得を制御することが可能となる。
【0083】
＜本開示の構成例＞
本開示は、下記の構成をとることもできる。
本開示は、下記の構成をとることもできる。
【0084】
（１）
１つ又は複数の増幅器を含むキャリアアンプと、
１つ又は複数の増幅器を含むピークアンプと、
を含み、
少なくとも１つの前記増幅器は、
第１高周波信号がベース又はゲートに入力され、前記第１高周波信号を増幅した第２高周波信号をエミッタ又はソースから出力する第１トランジスタと、
制御信号に基づく電流を前記第１トランジスタのエミッタ又はソースから引き抜く電流引き抜き回路と、
を含む、
ドハティ増幅回路。
１つ又は複数の増幅器を含むキャリアアンプと、
１つ又は複数の増幅器を含むピークアンプと、
を含み、
少なくとも１つの前記増幅器は、
第１高周波信号がベース又はゲートに入力され、前記第１高周波信号を増幅した第２高周波信号をエミッタ又はソースから出力する第１トランジスタと、
制御信号に基づく電流を前記第１トランジスタのエミッタ又はソースから引き抜く電流引き抜き回路と、
を含む、
ドハティ増幅回路。
【0085】
（２）
上記（１）に記載のドハティ増幅回路であって、
前記電流引き抜き回路は、
コレクタ又はドレインが前記第１トランジスタのエミッタに電気的に接続され、前記制御信号がベース又はゲートに入力され、エミッタ又はソースが基準電位に電気的に接続された第２トランジスタを含む、
ドハティ増幅回路。
上記（１）に記載のドハティ増幅回路であって、
前記電流引き抜き回路は、
コレクタ又はドレインが前記第１トランジスタのエミッタに電気的に接続され、前記制御信号がベース又はゲートに入力され、エミッタ又はソースが基準電位に電気的に接続された第２トランジスタを含む、
ドハティ増幅回路。
【0086】
（３）
上記（１）又は（２）に記載のドハティ増幅回路であって、
エミッタ又はソースが前記第１トランジスタのエミッタ及び前記電流引き抜き回路に電気的に接続され、ベース又はゲートが交流的に接地され、前記第２高周波信号を増幅後の第３高周波信号をコレクタ又はドレインから出力する第３トランジスタを更に含む、
ドハティ増幅回路。
上記（１）又は（２）に記載のドハティ増幅回路であって、
エミッタ又はソースが前記第１トランジスタのエミッタ及び前記電流引き抜き回路に電気的に接続され、ベース又はゲートが交流的に接地され、前記第２高周波信号を増幅後の第３高周波信号をコレクタ又はドレインから出力する第３トランジスタを更に含む、
ドハティ増幅回路。
【0087】
（４）
上記（１）から（３）のいずれか１つに記載のドハティ増幅回路であって、
前記制御信号は、高周波信号の包絡線、電源電圧、温度、前記キャリアアンプの飽和状態及び反射電力の内の少なくとも１つに基づいて変化する、
ドハティ増幅回路。
上記（１）から（３）のいずれか１つに記載のドハティ増幅回路であって、
前記制御信号は、高周波信号の包絡線、電源電圧、温度、前記キャリアアンプの飽和状態及び反射電力の内の少なくとも１つに基づいて変化する、
ドハティ増幅回路。
【0088】
なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【符号の説明】
【0089】
１ ドハティ増幅回路
１１ ディバイダ
１２ キャリアアンプ
１３ ピークアンプ
１４ 結合器
２１、２２、３１、３１Ａ、３２ 増幅器
４１ 定電流源
４２ バイアス回路
４３ 制御回路
４４ 電流引き抜き回路
Ｑ１、Ｑ２、Ｑ３、Ｑ１１、Ｑ１２ トランジスタ
Ｃ１、Ｃ２、Ｃ３ コンデンサ
Ｒ１、Ｒ２、Ｒ１１ 抵抗
１１ ディバイダ
１２ キャリアアンプ
１３ ピークアンプ
１４ 結合器
２１、２２、３１、３１Ａ、３２ 増幅器
４１ 定電流源
４２ バイアス回路
４３ 制御回路
４４ 電流引き抜き回路
Ｑ１、Ｑ２、Ｑ３、Ｑ１１、Ｑ１２ トランジスタ
Ｃ１、Ｃ２、Ｃ３ コンデンサ
Ｒ１、Ｒ２、Ｒ１１ 抵抗
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】