IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

<図1>
  • -半導体装置 図1
  • -半導体装置 図2
  • -半導体装置 図3
  • -半導体装置 図4
  • -半導体装置 図5
  • -半導体装置 図6
  • -半導体装置 図7
  • -半導体装置 図8
  • -半導体装置 図9
  • -半導体装置 図10
  • -半導体装置 図11
  • -半導体装置 図12
  • -半導体装置 図13
  • -半導体装置 図14
  • -半導体装置 図15
  • -半導体装置 図16
  • -半導体装置 図17
  • -半導体装置 図18
  • -半導体装置 図19
  • -半導体装置 図20
  • -半導体装置 図21
  • -半導体装置 図22
  • -半導体装置 図23
  • -半導体装置 図24
  • -半導体装置 図25
  • -半導体装置 図26
  • -半導体装置 図27
  • -半導体装置 図28
  • -半導体装置 図29
  • -半導体装置 図30
  • -半導体装置 図31
  • -半導体装置 図32
  • -半導体装置 図33
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024005738
(43)【公開日】2024-01-17
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H10B 12/00 20230101AFI20240110BHJP
   H10B 63/10 20230101ALI20240110BHJP
   H10B 53/30 20230101ALI20240110BHJP
   H01L 21/336 20060101ALI20240110BHJP
   H01L 29/786 20060101ALI20240110BHJP
   H01L 21/28 20060101ALI20240110BHJP
   H01L 29/417 20060101ALI20240110BHJP
   H01L 21/768 20060101ALI20240110BHJP
   H01L 21/8234 20060101ALI20240110BHJP
【FI】
H01L27/108 621C
H01L27/108 671C
H01L27/108 671Z
H01L27/105 449
H01L27/11507
H01L29/78 617Z
H01L29/78 617U
H01L29/78 618C
H01L29/78 626A
H01L29/78 619A
H01L21/28 301B
H01L29/50 M
H01L21/90 A
H01L27/088 E
H01L27/06 102A
【審査請求】未請求
【請求項の数】14
【出願形態】OL
(21)【出願番号】P 2022106076
(22)【出願日】2022-06-30
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110001612
【氏名又は名称】弁理士法人きさらぎ国際特許事務所
(72)【発明者】
【氏名】菊地 巧也
(72)【発明者】
【氏名】水越 正憲
(72)【発明者】
【氏名】下森 顕
【テーマコード(参考)】
4M104
5F033
5F048
5F083
5F110
【Fターム(参考)】
4M104AA03
4M104AA08
4M104BB36
4M104CC01
4M104DD43
4M104FF13
4M104GG16
4M104HH15
5F033HH19
5F033HH33
5F033HH38
5F033JJ19
5F033JJ33
5F033KK19
5F033KK33
5F033MM11
5F033MM12
5F033NN06
5F033PP06
5F033QQ07
5F033QQ09
5F033QQ11
5F033QQ13
5F033QQ19
5F033QQ22
5F033QQ33
5F033RR03
5F033RR04
5F033RR06
5F033SS11
5F033VV06
5F033VV10
5F033VV16
5F033XX09
5F048AA07
5F048AB01
5F048AC01
5F048AC10
5F048BA14
5F048BA20
5F048BC03
5F048BC12
5F048BD07
5F048BF07
5F048BF12
5F048BF16
5F048CB07
5F083AD02
5F083AD21
5F083AD24
5F083FR02
5F083FZ10
5F083GA06
5F083GA11
5F083GA21
5F083GA25
5F083JA02
5F083JA36
5F083JA39
5F083JA40
5F083JA42
5F083JA60
5F083KA01
5F083KA05
5F083KA11
5F083LA16
5F083LA21
5F083PR07
5F083PR40
5F110AA03
5F110AA14
5F110AA30
5F110BB06
5F110BB11
5F110CC09
5F110DD13
5F110EE01
5F110EE04
5F110EE14
5F110EE24
5F110EE25
5F110EE45
5F110FF02
5F110FF12
5F110FF13
5F110FF27
5F110FF29
5F110FF40
5F110GG01
5F110GG22
5F110GG23
5F110GG26
5F110GG43
5F110GG44
5F110GG58
5F110HK01
5F110HK02
5F110HK04
5F110HK07
5F110HK21
5F110HK34
5F110HM05
5F110HM12
5F110HM17
5F110NN23
5F110NN24
5F110NN28
5F110NN33
5F110NN35
5F110NN72
5F110QQ19
(57)【要約】
【課題】好適に動作する半導体装置を提供する。
【解決手段】半導体装置は、第1方向に並ぶ、第1絶縁層及び第2絶縁層と、第1絶縁層と第2絶縁層との間に設けられた第1導電層と、第1方向に延伸し、第1方向と交差する第2方向に、第1絶縁層、第2絶縁層、及び、第1導電層に対向する酸化物半導体層と、第1絶縁層、第2絶縁層、及び、第1導電層と、酸化物半導体層と、の間に設けられた第3絶縁層とを備える。第3絶縁層は、第1絶縁層の、第2方向の側面の少なくとも一部を覆う第1部分と、第2絶縁層及び第1導電層の、第2方向の側面の少なくとも一部を覆う第2部分とを備える。第3絶縁層と酸化物半導体層との接触面のうち、第1部分に対応する領域と、第2部分に対応する領域との間に、第1部分の延伸方向及び第2部分の延伸方向と異なる方向に延伸する領域が設けられている。
【選択図】図5
【特許請求の範囲】
【請求項1】
第1方向に並ぶ、第1絶縁層及び第2絶縁層と、
前記第1絶縁層と前記第2絶縁層との間に設けられた第1導電層と、
前記第1方向に延伸し、前記第1方向と交差する第2方向に、前記第1絶縁層、前記第2絶縁層、及び、前記第1導電層に対向する酸化物半導体層と、
前記第1絶縁層、前記第2絶縁層、及び、前記第1導電層と、前記酸化物半導体層と、の間に設けられた第3絶縁層と
を備え、
前記第3絶縁層は、
前記第1絶縁層の、前記第2方向の側面の少なくとも一部を覆う第1部分と、
前記第2絶縁層及び前記第1導電層の、前記第2方向の側面の少なくとも一部を覆う第2部分と
を備え、
前記第3絶縁層と前記酸化物半導体層との接触面のうち、前記第1部分に対応する領域と、前記第2部分に対応する領域との間に、前記第1部分の延伸方向及び前記第2部分の延伸方向と異なる方向に延伸する領域が設けられている
半導体装置。
【請求項2】
前記酸化物半導体層は、
前記第3絶縁層の前記第1部分によって囲われた外周面を備える第1半導体領域と、
前記第3絶縁層の前記第2部分によって囲われた外周面を備える第2半導体領域と
を備え、
前記第1半導体領域の、前記第1方向における前記第2半導体領域側の端部の、前記第2方向の幅を第1の幅とし、
前記第2半導体領域の、前記第1方向における前記第1半導体領域側の端部の、前記第2方向の幅を第2の幅とすると、
前記第1の幅は、前記第2の幅よりも小さい
請求項1記載の半導体装置。
【請求項3】
前記酸化物半導体層は、
前記第3絶縁層の前記第1部分によって囲われた外周面を備える第1半導体領域と、
前記第3絶縁層の前記第2部分によって囲われた外周面を備える第2半導体領域と
を備え、
前記第1半導体領域の、前記第1方向における前記第2半導体領域側の端部の、前記第2方向の幅を第1の幅とし、
前記第2半導体領域の、前記第1方向における前記第1半導体領域側の端部の、前記第2方向の幅を第2の幅とすると、
前記第1の幅は、前記第2の幅よりも大きい
請求項1記載の半導体装置。
【請求項4】
前記第1絶縁層と、前記第3絶縁層と、の間に、前記第1絶縁層と異なる材料及び前記第1絶縁層と異なる膜密度の少なくとも一方を有する第4絶縁層を備える
請求項1記載の半導体装置。
【請求項5】
前記第1絶縁層の前記酸化物半導体層との対向面は、前記第3絶縁層に接しない
請求項4記載の半導体装置。
【請求項6】
前記第1絶縁層の前記酸化物半導体層との対向面は、
前記第4絶縁層に接する領域と、
前記第3絶縁層に接する領域と
を備える請求項4記載の半導体装置。
【請求項7】
前記第2絶縁層及び前記第1導電層は、前記第3絶縁層と接する
請求項4記載の半導体装置。
【請求項8】
前記第2方向、並びに、前記第1方向及び前記第2方向と交差する第3方向に延伸し、前記第1絶縁層を含む第1断面において、前記第4絶縁層は、前記第3絶縁層の外周面を囲う
請求項4記載の半導体装置。
【請求項9】
前記酸化物半導体層の前記第1方向の一端部に接続された第2導電層を備え、
前記第2導電層は、インジウム(In)と、スズ(Sn)と、を含む
請求項1記載の半導体装置。
【請求項10】
第1方向に並ぶ、第1絶縁層及び第2絶縁層と、
前記第1絶縁層と前記第2絶縁層との間に設けられた第1導電層と、
前記第1方向に延伸し、前記第1絶縁層、前記第2絶縁層、及び、前記第1導電層に対向する酸化物半導体層と、
前記第1絶縁層、前記第2絶縁層、及び、前記第1導電層と、前記酸化物半導体層と、の間に設けられた第3絶縁層と
を備え、
前記第1絶縁層と、前記第3絶縁層と、の間に、前記第1絶縁層と異なる材料及び前記第1絶縁層と異なる膜密度の少なくとも一方を有する第4絶縁層を備える
半導体装置。
【請求項11】
前記第1絶縁層の前記酸化物半導体層との対向面は、前記第3絶縁層に接しない
請求項10記載の半導体装置。
【請求項12】
前記第1絶縁層の前記酸化物半導体層との対向面は、
前記第4絶縁層に接する領域と、
前記第3絶縁層に接する領域と
を備える請求項10記載の半導体装置。
【請求項13】
前記第2絶縁層及び前記第1導電層は、前記第3絶縁層と接する
請求項10記載の半導体装置。
【請求項14】
前記第1絶縁層及び前記第4絶縁層は、シリコン(Si)及び酸素(O)を含み、
前記第1絶縁層の膜密度と前記第4絶縁層の膜密度は異なる
請求項10記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、半導体装置に関する。
【背景技術】
【0002】
第1方向に並ぶ第1絶縁層及び第2絶縁層と、第1絶縁層と第2絶縁層との間に設けられた第1導電層と、第1方向に延伸し、第1方向と交差する第2方向に、第1絶縁層、第2絶縁層、及び、第1導電層に対向する酸化物半導体層と、を備える半導体装置が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2020-9911号公報
【特許文献2】特開2019-96856号公報
【特許文献3】米国7919365号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
好適に動作する半導体装置を提供する。
【課題を解決するための手段】
【0005】
一の実施形態に係る半導体装置は、第1方向に並ぶ、第1絶縁層及び第2絶縁層と、第1絶縁層と第2絶縁層との間に設けられた第1導電層と、第1方向に延伸し、第1方向と交差する第2方向に、第1絶縁層、第2絶縁層、及び、第1導電層に対向する酸化物半導体層と、第1絶縁層、第2絶縁層、及び、第1導電層と、酸化物半導体層と、の間に設けられた第3絶縁層とを備える。第3絶縁層は、第1絶縁層の、第2方向の側面の少なくとも一部を覆う第1部分と、第2絶縁層及び第1導電層の、第2方向の側面の少なくとも一部を覆う第2部分とを備える。第3絶縁層と酸化物半導体層との接触面のうち、第1部分に対応する領域と、第2部分に対応する領域との間に、第1部分の延伸方向及び第2部分の延伸方向と異なる方向に延伸する領域が設けられている。
【図面の簡単な説明】
【0006】
図1】第1実施形態に係る半導体装置の一部の構成を示す模式的な回路図である。
図2】同半導体装置の一部の構成を示す模式的な断面図である。
図3】同半導体装置の一部の構成を示す模式的な平面図である。
図4】同半導体装置の一部の構成を示す模式的な平面図である。
図5】同半導体装置の一部の構成を示す模式的な断面図である。
図6】同半導体装置の一部の構成を示す模式的な断面図である。
図7】同半導体装置の製造方法について説明するための模式的な断面図である。
図8】同製造方法について説明するための模式的な断面図である。
図9】同製造方法について説明するための模式的な断面図である。
図10】同製造方法について説明するための模式的な断面図である。
図11】同製造方法について説明するための模式的な断面図である。
図12】同製造方法について説明するための模式的な断面図である。
図13】同製造方法について説明するための模式的な断面図である。
図14】同製造方法について説明するための模式的な断面図である。
図15】同製造方法について説明するための模式的な断面図である。
図16】比較例に係る半導体装置の一部の構成を示す模式的な断面図である。
図17】比較例に係る半導体装置の製造方法について説明するための模式的な断面図である。
図18】比較例に係る半導体装置の製造方法について説明するための模式的な断面図である。
図19】第1実施形態に係る半導体装置の変形例1の一部の構成を示す模式的な断面図である。
図20】同変形例の製造方法について説明するための模式的な断面図である。
図21】第1実施形態に係る半導体装置の変形例2の一部の構成を示す模式的な断面図である。
図22】同変形例の一部の構成を示す模式的な断面図である。
図23】同変形例の製造方法について説明するための模式的な断面図である。
図24】同変形例の製造方法について説明するための模式的な断面図である。
図25】同変形例の製造方法について説明するための模式的な断面図である。
図26】同変形例の製造方法について説明するための模式的な断面図である。
図27】第2実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
図28】同半導体装置の製造方法について説明するための模式的な断面図である。
図29】同製造方法について説明するための模式的な断面図である。
図30】第3実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
図31】同半導体装置の一部の構成を示す模式的な断面図である。
図32】同半導体装置の製造方法について説明するための模式的な断面図である。
図33】同製造方法について説明するための模式的な断面図である。
【発明を実施するための形態】
【0007】
次に、実施形態に係る半導体装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【0008】
また、本明細書において、第1の構成が第2の構成に「電気的に接続されている」と言った場合、第1の構成は第2の構成に直接接続されていても良いし、第1の構成が第2の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、3つのトランジスタを直列に接続した場合には、2つ目のトランジスタがOFF状態であったとしても、1つ目のトランジスタは3つ目のトランジスタに「電気的に接続」されている。
【0009】
また、本明細書においては、基板の上面に対して平行な所定の方向をX方向、基板の上面に対して平行で、X方向と垂直な方向をY方向、基板の上面に対して垂直な方向をZ方向と呼ぶ。
【0010】
また、本明細書においては、所定の面に沿った方向を第1方向、この所定の面に沿って第1方向と交差する方向を第2方向、この所定の面と交差する方向を第3方向と呼ぶことがある。これら第1方向、第2方向及び第3方向は、X方向、Y方向及びZ方向のいずれかと対応していても良いし、対応していなくても良い。
【0011】
また、本明細書において、「上」や「下」等の表現は、基板を基準とする。例えば、上記Z方向に沿って基板から離れる向きを上と、Z方向に沿って基板に近付く向きを下と呼ぶ。また、ある構成について下面や下端と言う場合には、この構成の基板側の面や端部を意味する事とし、上面や上端と言う場合には、この構成の基板と反対側の面や端部を意味する事とする。また、X方向又はY方向と交差する面を側面等と呼ぶ。
【0012】
[第1実施形態]
[回路構成]
第1実施形態に係る半導体装置は、例えば、図1に示す様なメモリセルアレイMCA及び周辺回路PCを備える。
【0013】
メモリセルアレイMCAは、複数のビット線BLと、複数のワード線WLと、複数のプレート線PLと、これら複数のビット線BL、複数のワード線WL、及び、複数のプレート線PLに接続された複数のメモリセルMCと、を備える。1のワード線WLに接続された複数のメモリセルMCは、それぞれ、お互いに異なるビット線BLに接続されている。また、1のビット線BLに接続された複数のメモリセルMCは、それぞれ、お互いに異なるワード線WLに接続されている。
【0014】
メモリセルMCは、それぞれ、ビット線BLとプレート線PLとの間に直列に接続された選択トランジスタST及びキャパシタCapを備える。
【0015】
選択トランジスタSTは、チャネル領域として機能する半導体層、ゲート絶縁膜、及び、ゲート電極を備える電界効果型のトランジスタである。選択トランジスタSTのゲート電極には、それぞれ、ワード線WLが接続される。
【0016】
キャパシタCapは、一対の電極、及び、メモリ部を含む絶縁膜を備えるキャパシタである。
【0017】
周辺回路PCは、例えば、動作電圧を生成して電圧供給線に出力する電圧生成回路、所望の電圧供給線をメモリセルアレイMCA内の各配線(ビット線BL、ワード線WL、及び、プレート線PL)と導通させるデコード回路、ビット線BLの電流又は電圧を検知するセンスアンプ回路等を備える。
【0018】
[構造]
図2は、半導体装置の一部の構成を示す模式的なXZ断面図である。図3は、図2に示す構成をA-A´線に沿って切断し、矢印の方向に沿って見た模式的なXY断面図である。図4は、図2に示す構成をB-B´線に沿って切断し、矢印の方向に沿って見た模式的なXY断面図である。
【0019】
第1実施形態に係る半導体装置は、トランジスタ層LTrと、トランジスタ層LTrの下方に設けられたキャパシタ層LCPと、トランジスタ層LTrの上方に設けられた配線層Lと、を備える。
【0020】
[トランジスタ層LTr
トランジスタ層LTrは、例えば図2に示す様に、絶縁層100の上面に設けられた絶縁層111と、絶縁層111の上方に設けられた絶縁層113と、を備える。また、トランジスタ層LTrは、絶縁層111及び絶縁層113の間に設けられ、X方向に交互に並ぶ複数の絶縁層112及び複数の導電層150を備える。また、トランジスタ層LTrは、例えば図3に示す様に、複数の導電層150に対応してX方向及びY方向に並ぶ複数の半導体層130と、半導体層130の外周面に設けられた絶縁層140と、を備える。また、トランジスタ層LTrは、例えば図2及び図4に示す様に、絶縁層140と絶縁層113との間に設けられた絶縁層160を備える。
【0021】
絶縁層100、絶縁層111、絶縁層112及び絶縁層113は、例えば、酸化シリコン(SiO)等を含む。
【0022】
半導体層130は酸化物半導体であって、例えば、選択トランジスタST(図1)のチャネル領域として機能する。半導体層130は、例えば、インジウム(In)、ガリウム(Ga)、シリコン(Si)、アルミニウム(Al)、及びスズ(Sn)からなる群から選ばれる少なくとも一つの元素と、亜鉛(Zn)と、酸素(O)を含む。半導体層130は、例えば、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)及び酸素(O)を含む。
【0023】
絶縁層140は、例えば、選択トランジスタST(図1)のゲート絶縁膜として機能する。絶縁層140は、例えば、酸化シリコン(SiO)等を含む。
【0024】
導電層150は、例えば、Y方向に並ぶ複数の選択トランジスタSTのゲート電極、及び、メモリセルアレイMCAのワード線WL(図1)として機能する。導電層150は、例えば、タングステン(W)、又は、窒化チタン(TiN)及びタングステン(W)の積層構造等を含んでいても良い。
【0025】
絶縁層160は、例えば図2及び図4に示す様に、絶縁層113のX方向及びY方向の側面を覆う様に設けられる。
【0026】
絶縁層160は、例えば、絶縁層113と異なる材料で設けられていても良い。この様な場合、絶縁層160は、例えば、窒化シリコン(SiN)等を含んでいても良い。
【0027】
また、絶縁層160は、絶縁層113と同じ材料で設けられていても良い。この様な場合、例えば、絶縁層113を構成する酸化シリコン(SiO)等の膜密度と、絶縁層160を構成する酸化シリコン(SiO)等の膜密度と、は互いに異なる様に設けられる。例えば、絶縁層160を構成する酸化シリコン(SiO)の膜密度は、絶縁層113を構成する酸化シリコン(SiO)の膜密度より大きくても良いし、小さくても良い。
【0028】
尚、絶縁層113及び絶縁層160が含む材料は、SIMS(Secondary Ion Mass Spectrometry)等によって測定可能である。また、絶縁層113及び絶縁層160が含む材料の膜密度は、TEM(Transmission Electron Microscopy)-EDX(Energy Dispersive X-ray Spectroscopy)、X線反射率測定(XRR: X-Ray Reflectivity)等の方法により測定可能である。例えば、絶縁層113及び絶縁層160の双方が酸化シリコン(SiO)を含んでおり、且つ、絶縁層113中の膜密度と絶縁層160中の膜密度とが異なる場合、TEM-EDXによって測定を行うと、シリコン(Si)及び酸素(O)の一方又は他方に対応するスペクトル強度に差が生じる。
【0029】
[キャパシタ層LCP
キャパシタ層LCPは、例えば図2に示す様に、半導体層130に対応して設けられ、半導体層130の下端に接続された複数の導電層120と、これら複数の導電層120に対応して設けられ、これら複数の導電層120の下面及び外周面に設けられた複数の導電層121と、を備える。また、キャパシタ層LCPは、複数の導電層120に対応して設けられ、これら複数の導電層120下方に設けられた複数の導電層201と、導電層201の上面及び外周面に設けられた絶縁層202と、絶縁層202の上面及び外周面に設けられた導電層203と、を備える。
【0030】
導電層120は、例えば、選択トランジスタST(図1)のドレイン電極として機能する。導電層120は、XY断面において略円形であり、プラグ形状を有していても良い。導電層120は、例えば、インジウム(In)、スズ(Sn)、ニオブ(Nb)、チタン(Ti)、及び、タングステン(W)の少なくとも1つを含む。導電層120は、例えば、酸化インジウムスズ(InSnO)等であっても良い。
【0031】
導電層121は、例えば、窒化チタン(TiN)等であっても良い。
【0032】
導電層201は、キャパシタCap(図1)の一方の電極として機能する。導電層201は、例えば、窒化チタン(TiN)及びタングステン(W)の積層構造等を含む。導電層201は、図示しないプレート線PL(図1)に電気的に接続されている。
【0033】
絶縁層202は、キャパシタCap(図1)の電極間の絶縁層として機能する。絶縁層202は、例えば、酸化シリコン(SiO)等を含む。絶縁層202は、例えば、アルミナ(Al)又はその他の絶縁性の金属酸化物であっても良い。
【0034】
導電層203は、例えば、キャパシタCap(図1)の他方の電極として機能する。導電層203は、例えば、窒化チタン(TiN)及びタングステン(W)の積層構造等を含む。導電層203は、導電層121のZ方向下側の端面に接続されている。
【0035】
[配線層L
配線層Lは、トランジスタ層LTrの上面に順に設けられた導電層170、導電層171、導電層172、及び、導電層173を備える。導電層170、導電層171、導電層172、及び、導電層173は、例えば図2に示す様にX方向に延伸し、Y方向に複数並んで設けられる。導電層170、導電層171、導電層172、及び、導電層173は、例えば、X方向に並ぶ複数の選択トランジスタSTのソース電極、及び、メモリセルアレイMCAのビット線BL(図1)として機能する。導電層170は、例えば、導電層120と同様の材料を含む。導電層171は、例えば、窒化チタン(TiN)等を含む。導電層172は、例えば、タングステン(W)等を含む。導電層173は、例えば、アルミニウム(Al)等を含む。
【0036】
[半導体層130、絶縁層140、及び、絶縁層160の形状]
次に、半導体層130、絶縁層140、及び、絶縁層160の形状について、図5及び図6を参照して説明する。以下の説明では、選択トランジスタST(図1)を実現する構成を、「トランジスタ構造Tr11」と呼ぶ場合がある。図5及び図6は、トランジスタ構造Tr11の一部の構成を示す模式的なXZ断面図である。図6は、図5に示す領域R10を拡大して示す模式的な断面図である。
【0037】
絶縁層140は、例えば図6に示す様に、部分P11を備える。部分P11は、絶縁層160を介して絶縁層113のX方向の側面を覆う。また、絶縁層140は、部分P12を備える。部分P12は、絶縁層111及び導電層150と接し、絶縁層111及び導電層150のX方向の側面を覆う。部分P11及び部分P12は、それぞれZ方向に延伸する。
【0038】
絶縁層140と半導体層130との接触面のうち、部分P11に対応する領域を面SU11と呼び、部分P12に対応する領域を面SU12と呼ぶ。また、本実施形態においては、面SU11と面SU12との間の領域に、面SU13が設けられる。面SU13は、部分P11及び部分P12の延伸方向(図6の例では、Z方向)とは異なる方向に延伸する。例えば図6の例において、面SU13は、X方向に延伸する。
【0039】
半導体層130は、例えば図6に示す様に、絶縁層140の部分P11によって囲われた外周面を備える領域S11と、絶縁層140の部分P12によって囲われた外周面を備える領域S12とを備える。領域S11の下端部(Z方向における領域S12側の端部)のX方向の幅は、幅XS11である。領域S12の上端部(Z方向における領域S11側の端部)のX方向の幅は、幅XS12である。幅XS11は、幅XS12よりも小さい。
【0040】
尚、例えば図5に示す様に、半導体層130における領域S12の下端部(Z方向における領域S11と反対側の端部)のX方向の幅は、幅XS13である。幅XS13は、幅XS12と同程度でも良いし、幅XS12より小さくても良い。
【0041】
絶縁層160は、例えば図4図6に示す様に、絶縁層113の半導体層130への対向面である面O11に設けられている。面O11は、絶縁層160に接するが、絶縁層140に接していない。つまり、絶縁層113は絶縁層140に接していない。
【0042】
尚、以上の説明においては、例えば図5及び図6に示す様なXZ断面におけるトランジスタ構造Tr11について例示した。しかしながら、トランジスタ構造Tr11は、図示しないYZ断面においても、同様の構成を有していても良い。
【0043】
[第1実施形態の製造方法]
次に、図7図15を参照して、本実施形態に係る半導体装置の製造方法について説明する。図7図15は、第1実施形態に係る半導体装置の製造方法について説明するための模式的な断面図であり、図5に示す部分に対応している。
【0044】
同製造方法においては、例えば図7に示す様に、図示しない基板の上方に、絶縁層100と、導電層121と、導電層120と、絶縁層111と、導電層150と、絶縁層113と、を順に形成する。この工程は、例えば、CVD(Chemical Vapor Deposition)等によって行う。
【0045】
次に、例えば図8に示す様に、絶縁層113に開口TH10を形成する。開口TH10は、Z方向に延伸し、導電層150を露出させる。この工程では、例えば、開口TH10に対応する部分に開口を有する絶縁層を図7に示す構造の上面に形成し、これをマスクとしてRIE(Reactive Ion Etching)等を行う。
【0046】
次に、例えば図9に示す様に、絶縁層113の上面及び開口TH10の内部に、絶縁層160´を形成する。絶縁層160´は、例えば絶縁層160と同様の材料を含む。この工程は、例えば、ALD(Atomic Layer Deposition)、ウェットコーティング、又はCVD等によって行う。
【0047】
次に、例えば図10に示す様に、開口TH10があった部分に、開口TH11を形成する。開口TH11は、Z方向に延伸し、導電層150、絶縁層111を貫通して、導電層120を露出させる。この工程においては、絶縁層160´のうち、絶縁層113の上面部分及び開口TH10の底面部分が除去され、開口TH11内部の絶縁層113の側面に、絶縁層160が形成される。この工程は、例えば、RIE等によって行う。尚、この工程は、絶縁層111及び導電層150が、絶縁層160´よりも除去されやすい条件で実行される。
【0048】
次に、例えば図11に示す様に、開口TH11を介して、導電層150及び絶縁層111の開口TH11に露出する部分を除去し、開口TH12を形成する。尚、この工程において、絶縁層113は絶縁層160によって保護される。この工程は、例えば、CDE(Chemical Dry Etching)、又はウェットエッチング等によって行う。
【0049】
次に、例えば図12に示す様に、絶縁層113の上面及び開口TH12の内部に、絶縁層140´を形成する。絶縁層140´は、例えば絶縁層140と同様の材料を含む。この工程は、例えば、ALD、又はCVD等によって行う。
【0050】
次に、例えば図13に示す様に、絶縁層140´のうち、絶縁層113の上面部分及び開口TH12の底面部分を除去し、開口TH12の内側面に絶縁層140を形成する。この工程により、開口TH12の底面に、導電層120が露出する。この工程は、例えば、RIE等によって行う。
【0051】
次に、例えば図14に示す様に、開口TH12の内部及び絶縁層113の上面に、半導体層130´を形成する。半導体層130´は、例えば半導体層130と同様の材料を含む。この工程は、例えば、スパッタリング、又はCVD等によって行う。
【0052】
次に、例えば図15に示す様に、開口TH12があった部分の外に形成された半導体層130´の部分を除去平坦化し、半導体層130を形成する。この工程は、例えば、CMP(Chemical Mechanical Planarization)等によって行う。
【0053】
次に、図15に示す構造の上面に、導電層170、導電層171、導電層172、及び、導電層173を形成し、第1実施形態に係る半導体装置が製造される。
【0054】
[比較例]
次に、図16図18を参照して、比較例に係る半導体装置及びその製造方法について説明する。図16は、比較例に係る半導体装置について説明するための模式的な断面図である。図17及び図18は、比較例に係る半導体装置の製造方法について説明するための模式的な断面図であり、図16に示す部分に対応している。
【0055】
比較例に係る半導体装置は、図16に示す様なトランジスタ構造Tr11xを備える。トランジスタ構造Tr11xは、半導体層130及び絶縁層140のかわりに、半導体層130x及び絶縁層140xを備える。また、トランジスタ構造Tr11xには、絶縁層160は設けられない。
【0056】
半導体層130xの、Z方向における導電層120側の端部のX方向の幅は、幅XS13xである。半導体層130xの、Z方向における導電層170側の端部のX方向の幅は、幅XS11xである。幅XS13xは、幅XS11xよりも小さい。即ち、半導体層130xは下方へ向かうほど幅の狭い形状である。この様な半導体層130xの側面は、基板の表面に対して垂直ではなく、所定の角度を有する。
【0057】
比較例に係る半導体装置においては、半導体層130xのX方向の幅が、下方へ向かうほど小さいため、半導体層130xと導電層120との接触面積が比較的小さくなる。よって、半導体層130xと導電層120との接触抵抗が、比較的高くなってしまう場合があった。
【0058】
[比較例の製造方法]
比較例に係る半導体装置の製造に際しては、図8図11に示す工程のかわりに、図17に示す様に、開口TH11xを1工程で形成する。開口TH11xは、Z方向に延伸し、絶縁層113、導電層150、及び、絶縁層111を貫通し、導電層120を露出させる。この工程では、例えば、開口TH11xに対応する部分に開口を有する絶縁層を図7に示す構造の上面に形成し、これをマスクとしてRIE等を行う。尚、この様なアスペクト比が比較的高い開口をRIEにて形成する場合、開口TH11xの側面は、図17に示す様に、基板の表面に対して垂直ではなく、所定の角度を有して形成される。
【0059】
次に、例えば図18に示す様に、絶縁層113の上面及び開口TH11xの内部に、絶縁層140x´を形成する。
【0060】
次に、絶縁層140x´のうち、絶縁層113の上面部分及び開口TH11xの底面部分を除去し、開口TH11xの内側面に絶縁層140xを形成する。この工程は、例えば、RIE等によって行う。尚、このRIE加工時には、主に基板の表面と垂直方向(図18に示すZ方向)から、プラズマ活性種が飛来し、被加工部へ衝突する。
【0061】
ここで、比較例に係る半導体装置は、図18に示す様に、開口TH11xの側面が、基板の表面に対して垂直ではなく、所定の角度を有している。この様な場合、開口TH11xの側面に形成される絶縁層140x(図16)へも、比較的多くのプラズマ活性種が衝突し、絶縁層140xに比較的多くの損傷が発生する場合がある。損傷とは、例えば、絶縁層140xが含む酸化膜等の結晶構造が部分的に破壊されたり、酸化膜に結晶欠陥由来のトラップが多く発生したりすることを意味する。
【0062】
この様に、比較例に係る半導体装置においては、ゲート酸化膜として機能する絶縁層140xに損傷が多く発生することにより、ゲート絶縁膜の信頼性が劣化したり、選択トランジスタSTのしきい値が大きくばらついたりすることがある。
【0063】
[効果]
本実施形態に係る半導体装置の製造工程においては、図11を参照して説明した工程において、絶縁層113が絶縁層160によって保護された状態で、導電層150及び絶縁層111の開口TH11に露出する部分を除去する。
【0064】
この様な方法によれば、半導体層130と導電層120との接触面積を比較的大きくできる。よって、半導体層130と導電層120との接触抵抗を、比較的小さくできる。
【0065】
また、この様な方法によれば、図13を参照して説明した工程において、絶縁層140´の絶縁層160を覆う部分が、絶縁層140´の導電層150を覆う部分に対し、開口TH12の中心側に向かってせり出した様な構造となる。これにより、絶縁層140´のうち開口TH12の底面部分をRIEにより除去する際、絶縁層140´の導電層150を覆う部分に上述のプラズマ活性種が衝突することを抑制して、上述の様なRIE加工による損傷を抑制可能である。
【0066】
また、本実施形態に係る半導体装置においては、図8図11に示す工程を用いて開口TH12を形成する。ここで、図8を参照して説明した工程は、図17を参照して説明した工程と比較して、短時間で実行可能である。このため、開口TH10(図8)の側面は、基板の表面に対してほぼ垂直に形成される。また、図10を参照して説明した工程も、図17を参照して説明した工程と比較して、短時間で実行可能である。従って、開口TH11(図10)の側面のうち、絶縁層111及び導電層150に対応する高さ位置に設けられた部分は、基板の表面に対してほぼ垂直に形成される。また、図10を参照して説明した工程は、上述の通り、絶縁層111及び導電層150が、絶縁層160´よりも除去されやすい条件で実行される。従って、開口TH11の側面のうち、絶縁層160に対応する高さ位置に設けられた部分も、基板の表面に対してほぼ垂直に形成される。
【0067】
この様な工程を採用すると、例えば図13に示す様に、絶縁層140´のうち開口TH12の底面部分をRIEにより除去する際、開口TH12の側面に設けられた絶縁層140が、基板の表面に対して垂直であるため、比較例の様なRIE加工による損傷を受けにくい。
【0068】
よって、この様な構成では、トランジスタ構造Tr11のゲート絶縁膜の信頼性が劣化することを防ぎ、また選択トランジスタSTのしきい値ばらつき等を抑え、好適に動作する半導体装置を製造することができる。
【0069】
尚、本実施形態に係る半導体装置は、この様な方法によって製造されるため、絶縁層140と半導体層130との接触面のうち、絶縁層160に対応する面SU11と、絶縁層111及び導電層150に対応する面SU12との間の領域に、面SU13を含む段差が形成される。
【0070】
[第1実施形態の変形例1]
次に、図19を参照して、第1実施形態に係る半導体装置の変形例1について説明する。図19は、本変形例に係る半導体装置の一部の構成を示す模式的な断面図である。本変形例に係る半導体装置は、例えば、図19に示す様なトランジスタ構造Tr12を備える。
【0071】
[トランジスタ構造Tr12]
トランジスタ構造Tr12には、第1実施形態のトランジスタ構造Tr11の様な半導体層130は設けられず、図19に示す様な半導体層131が設けられる。半導体層131は、例えば、半導体層130と同様の材料を含む。
【0072】
半導体層131は、例えば図19に示す様に、絶縁層140の部分P11によって囲われた外周面を備える領域S21と、絶縁層140の部分P12によって囲われた外周面を備える領域S22とを備える。領域S21の、Z方向における領域S22側の端部のX方向の幅は、幅XS21である。領域S22の、Z方向における領域S21側の端部のX方向の幅は、幅XS22である。幅XS21は、幅XS22よりも小さい。
【0073】
尚、幅XS22は、トランジスタ構造Tr11における幅XS12よりも大きい。例えば図19に示す様に、領域S22のX方向の側面は、絶縁層160の領域S21側の側面(絶縁層140側の側面)よりも、導電層150側へ設けられている。つまり、幅XS22は、幅XS21と、絶縁層140の膜厚の2倍と、の合計より大きい。また、領域S22のX方向の側面は、絶縁層160の絶縁層113側の側面よりも、更に導電層150側へ設けられていても良い。つまり、幅XS22は、幅XS21と、絶縁層140の膜厚の2倍と、絶縁層160の膜厚の2倍と、の合計より大きくても良い。即ち、領域S22のX方向の側面と半導体層131のX方向における中央位置との距離は、絶縁層160の、絶縁層140側(内周側)又は絶縁層113側(外周側)の側面と、半導体層131のX方向における中央位置との距離より大きくても良い。
【0074】
尚、例えば図19に示す様に、半導体層131における領域S22の下端部(Z方向における領域S21と反対側の端部)のX方向の幅は、幅XS23である。幅XS23は、幅XS22と同程度でも良いし、幅XS22より小さくても良い。
【0075】
[第1実施形態の変形例1の製造方法]
第1実施形態の変形例1に係る半導体装置は、基本的には第1実施形態に係る半導体装置と同様に製造される。しかしながら、本変形例に係る半導体装置の製造方法では、図11を参照して説明した工程に対応する工程において、導電層150及び絶縁層111の開口TH11に露出する部分をより多く除去し、図20に示す様な開口TH13を形成する。例えば、開口TH13内部の導電層150及び絶縁層111のX方向の側面が、絶縁層160の絶縁層113側の側面よりも外側になるまで、CDE、又はウェットエッチング等によるエッチングを進行させる。これにより、図19に示す様なトランジスタ構造Tr12を形成する。
【0076】
[第1実施形態の変形例2]
次に、図21及び図22を参照して、第1実施形態に係る半導体装置の変形例2について説明する。図21は、本変形例に係る半導体装置の一部の構成を示す模式的な断面図である。図22は、図21に示す領域R20を拡大して示す模式的な断面図である。本変形例に係る半導体装置は、例えば、図21に示す様なトランジスタ構造Tr13を備える。
【0077】
[トランジスタ構造Tr13]
トランジスタ構造Tr13には、第1実施形態のトランジスタ構造Tr11の様な半導体層130、絶縁層140、及び、絶縁層160は設けられず、図21に示す様に、半導体層132、絶縁層142、及び、絶縁層162が設けられる。半導体層132、絶縁層142、及び、絶縁層162は、例えば、それぞれ半導体層130、絶縁層140、及び、絶縁層160と同様の材料を含む。
【0078】
絶縁層162は、例えば図21に示す様に、絶縁層113と、絶縁層142と、の間に設けられる。絶縁層162は、絶縁層113のX方向の側面のうち、上方に位置する部分を覆い、下方に位置する部分を覆わない。絶縁層113は、絶縁層162及び絶縁層142と接する。即ち、例えば図22に示す様に、絶縁層113の半導体層132との対向面である面O31は、絶縁層162に接する領域と、絶縁層142に接する領域と、を備える。また、絶縁層162のZ方向の長さは、絶縁層113のZ方向の長さより短い。
【0079】
絶縁層142は、例えば図22に示す様に、絶縁層162を介して、絶縁層113のX方向の側面の一部を覆う部分P31を備える。また、絶縁層142は、絶縁層111及び導電層150と接し、絶縁層111及び導電層150のX方向の側面を覆う部分P32を備える。部分P31及び部分P32は、それぞれZ方向に延伸する。
【0080】
絶縁層142と半導体層132との接触面のうち、部分P31に対応する領域を面SU31と呼び、部分P32に対応する領域を面SU32と呼ぶ。また、本実施形態においては、面SU31と面SU32との間の領域に、面SU33が設けられる。面SU33は、部分P31及び部分P32の延伸方向(図22の例では、Z方向)とは異なる方向に延伸する。例えば図22の例において、面SU33は、X方向に延伸する。
【0081】
半導体層132は、例えば図22に示す様に、絶縁層142の部分P31によって囲われた外周面を備える領域S31と、絶縁層142の部分P32によって囲われた外周面を備える領域S32とを備える。領域S31の下端部(Z方向における領域S32側の端部)のX方向の幅は、幅XS31である。領域S32の上端部(Z方向における領域S31側の端部)のX方向の幅は、幅XS32である。幅XS31は、幅XS32よりも小さい。
【0082】
また、例えば図21に示す様に、半導体層132における領域S32の下端部(Z方向における領域S31と反対側の端部)のX方向の幅は、幅XS33である。幅XS33は、幅XS32と同程度でも良いし、幅XS32より小さくても良い。
【0083】
[第1実施形態の変形例2の製造方法]
第1実施形態の変形例2に係る半導体装置は、基本的には第1実施形態に係る半導体装置と同様に製造される。しかしながら、本変形例に係る半導体装置の製造方法では、図8を参照して説明した工程に対応する工程において、図23に示す様に、絶縁層113に開口TH10よりも浅い開口TH30を形成する。開口TH30は、絶縁層113内をZ方向に延伸するが、導電層150を露出させない。
【0084】
次に、例えば図9を参照して説明した工程に対応する工程において、図24に示す様に、絶縁層113の上面及び開口TH30の内部に、絶縁層163´を形成する。絶縁層163´は、例えば絶縁層163と同様の材料を含む。
【0085】
次に、例えば図10を参照して説明した工程に対応する工程において、図25に示す様に、開口TH30があった部分に、開口TH31を形成する。開口TH31は、Z方向に延伸し、絶縁層113、導電層150、絶縁層111を貫通して、導電層120を露出させる。この工程においては、絶縁層163´のうち、絶縁層113の上面部分及び開口TH30の底面部分が除去され、開口TH31内部の絶縁層113の側面の一部に、絶縁層163が形成される。
【0086】
次に、例えば図11を参照して説明した工程に対応する工程において、図26に示す様に、開口TH31を介して、絶縁層113、導電層150、及び、絶縁層111の開口TH31に露出する部分を除去し、開口TH32を形成する。尚、この工程においては、絶縁層113のうち絶縁層160によって保護された部分は、エッチングされない。
【0087】
次に、例えば図12図15を参照して説明した工程に対応する工程を行い、本変形例に係る半導体装置が製造される。
【0088】
[第2実施形態]
次に、図27を用いて、第2実施形態に係る半導体装置について説明する。図27は、第2実施形態に係る半導体装置について説明するための模式的な断面図である。尚、以下の説明では、第1実施形態と同様の構成には同一の符号を付し、説明を省略する。
【0089】
[トランジスタ構造Tr20]
第2実施形態に係る半導体装置は、基本的には第1実施形態に係る半導体装置と同様に構成されている。しかしながら、本実施形態に係るトランジスタ構造Tr20には、例えば図27に示す様に、絶縁層140の外周面の一部を覆う位置に、絶縁層160が設けられていない。
【0090】
[第2実施形態の製造方法]
次に、図28及び図29を参照して、本実施形態に係る半導体装置の製造方法について説明する。図28及び図29は、本実施形態に係る半導体装置の製造方法について説明するための模式的な断面図であり、図27に示す部分に対応している。
【0091】
同製造方法においては、まず、第1実施形態において図7図10を参照して説明した工程と同様の工程を行う。
【0092】
次に、例えば図28に示す様に、開口TH11を介して、導電層150及び絶縁層111の開口TH11に露出する部分を除去し、開口TH40を形成する。この工程においては、開口TH40内部の導電層150及び絶縁層111のX方向の側面が、絶縁層160の絶縁層113側の側面よりも外側になるまで、CDE、又はウェットエッチング等によるエッチングを進行させる。
【0093】
次に、例えば図29に示す様に、開口TH40を介して、絶縁層160を除去する。この工程は、例えば、CDE、又はウェットエッチング等によって行う。
【0094】
次に、例えば図12図15を参照して説明した工程に対応する工程を行い、本実施形態に係る半導体装置が製造される。
【0095】
ここで、上述の通り、図10を参照して説明した工程は、絶縁層111及び導電層150が、絶縁層160´よりも除去されやすい条件で実行される。従って、開口TH11の側面のうち、絶縁層160に対応する高さ位置に設けられた部分は、垂直に近い角度で形成される。しかしながら、図29に示す様に、開口TH40の形成後に絶縁層160を除去することにより、開口TH40の側面のうち、絶縁層113に対応する高さ位置に設けられた部分を、基板の表面に対して、より垂直に近い角度で形成することが可能である。
【0096】
[第3実施形態]
次に、図30及び図31を用いて、第3実施形態に係る半導体装置について説明する。図30は、本実施形態に係る半導体装置について説明するための模式的な断面図である。図31は、図30に示す領域R30を拡大して示す模式的な断面図である。尚、以下の説明では、第1実施形態と同様の構成には同一の符号を付し、説明を省略する。
【0097】
[トランジスタ構造Tr30]
第3実施形態に係る半導体装置は、基本的には第1実施形態に係る半導体装置と同様に構成されている。しかしながら、本実施形態に係るトランジスタ構造Tr30には、例えば図30に示す様に、絶縁層160が設けられていない。
【0098】
また、トランジスタ構造Tr30は、トランジスタ構造Tr11における半導体層130及び絶縁層140のかわりに、半導体層330及び絶縁層340を備える。例えば図31に示す様に、絶縁層113の半導体層330との対向面である面O41は、絶縁層340に接する様、設けられる。半導体層330及び絶縁層340は、例えば、それぞれ半導体層130及び絶縁層140と同様の材料を含む。
【0099】
絶縁層340は、例えば図30及び図31に示す様に、絶縁層113と接し、絶縁層113のX方向の側面を覆う部分P41を備える。また、絶縁層340は、絶縁層111及び導電層150と接し、絶縁層111及び導電層150のX方向の側面を覆う部分P42を備える。部分P41及び部分P42は、それぞれZ方向に延伸する。
【0100】
絶縁層340と半導体層330との接触面のうち、部分P41に対応する領域を面SU41と呼び、部分P42に対応する領域を面SU42と呼ぶ。また、本実施形態においては、面SU41と面SU42との間の領域に、面SU43が設けられる。面SU43は、部分P41及び部分P42の延伸方向(図31の例では、Z方向)とは異なる方向に延伸する。例えば図31に示す例において、面SU43は、X方向に延伸する。
【0101】
半導体層330は、例えば図31に示す様に、絶縁層340の部分P41によって囲われた外周面を備える領域S41と、絶縁層340の部分P42によって囲われた外周面を備える領域S42とを備える。領域S41の下端部(Z方向における領域S42側の端部)のX方向の幅は、幅XS41である。領域S42の上端部(Z方向における領域S41側の端部)のX方向の幅は、幅XS42である。幅XS41は、幅XS42よりも大きい。
【0102】
尚、例えば図30に示す様に、半導体層330における領域S42の下端部(Z方向における領域S41と反対側の端部)のX方向の幅は、幅XS43である。幅XS43は、幅XS42と同程度でも良いし、幅XS42より小さくても良い。
【0103】
尚、以上の説明においては、例えば図30及び図31に示す様なXZ断面におけるトランジスタ構造Tr30について例示した。しかしながら、トランジスタ構造Tr30は、図示しないYZ断面においても、同様の構成を有していても良い。
【0104】
[第3実施形態の製造方法]
次に、図32及び図33を参照して、本実施形態に係る半導体装置の製造方法について説明する。図32及び図33は、第3実施形態に係る半導体装置の製造方法について説明するための模式的な断面図であり、図30に示す部分に対応している。
【0105】
同製造方法においては、まず、第1実施形態において図7図10を参照して説明した工程と同様の工程を行う。
【0106】
次に、例えば図32に示す様に、開口TH11を介して、導電層150及び絶縁層111の開口TH11に露出する部分を除去し、開口TH50を形成する。この工程においては、開口TH50内部の導電層150及び絶縁層111のX方向の側面が、絶縁層160の絶縁層113側の側面よりも内側になる程度に、CDE、又はウェットエッチング等によるエッチングを進行させる。
【0107】
次に、例えば図33に示す様に、開口TH50を介して、絶縁層160を除去する。この工程は、例えば、CDE、又はウェットエッチング等によって行う。
【0108】
次に、例えば図12及び図13を参照して説明した工程と同様の工程を行い、開口TH50の内部に絶縁層340を形成する。
【0109】
次に、例えば図14及び図15を参照して説明した工程と同様の工程を行い、開口TH50の内部に半導体層330を形成する。
【0110】
次に、絶縁層113及び半導体層330の上面に、導電層170、導電層171、導電層172、及び、導電層173を形成し、第1実施形態に係る半導体装置が製造される。
【0111】
第3実施形態においても、第2実施形態と同様に、開口TH50の側面のうち、絶縁層113に対応する高さ位置に設けられた部分を、基板の表面に対して、より垂直に近い角度で形成することが可能である。
【0112】
[その他の実施形態]
以上、第1実施形態~第3実施形態に係る半導体装置について説明した。しかしながら、これらの実施形態に係る半導体装置はあくまでも例示であり、具体的な構成、動作等は適宜調整可能である。
【0113】
例えば、以上の説明では、選択トランジスタSTに、キャパシタCapが接続される例について説明した。この様な例において、キャパシタCapの形状、構造等は、適宜調整可能である。
【0114】
また、以上の説明では、選択トランジスタSTに接続されるメモリ部として、キャパシタCapが採用される例について説明した。しかしながら、メモリ部は、キャパシタCapでなくても良い。例えば、メモリ部は、強誘電体、強磁性体、GeSbTe等のカルコゲン材料又はその他の材料を含み、これら材料の特性を利用してデータを記録するものであっても良い。例えば、以上において説明したいずれかの構造において、キャパシタCapを形成する電極間の絶縁層に、これら材料のいずれかを含ませても良い。
【0115】
また、以上の説明では、例えば図10等を参照して説明した様に、絶縁層111及び導電層150をRIE等の方法によって加工した後で、図11を参照して説明した様に、絶縁層111及び導電層150の一部を、ウェットエッチング等の方法によって除去する例について説明した。しかしながら、例えば、導電層150をRIE等の方法によって加工した後、絶縁層111をRIE等の方法によって加工する前に、導電層150の一部を、ウェットエッチング等の方法によって除去しても良い。この様な方法によれば、絶縁層111をRIE等の方法によって加工する際、導電層150の側面に、上述のプラズマ活性種が衝突することを抑制可能である。これにより、開口TH12(図11)の側面のうち、絶縁層111及び導電層150に対応する高さ位置に設けられた部分を、基板の表面に対して、より垂直に近い角度で形成することが可能である。
【0116】
[その他]
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0117】
111…絶縁層、113…絶縁層、130…半導体層、140…絶縁層、150…導電層、160…絶縁層、BL…ビット線、WL…ワード線、PL…プレート線、Cap…キャパシタ、ST…選択トランジスタ。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31
図32
図33