特開 2024-57942 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024057942

(43)【公開日】2024-04-25

(54)【発明の名称】炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240418BHJP

   H01L 29/12 20060101ALI20240418BHJP

   H01L 21/336 20060101ALI20240418BHJP

   H01L 21/28 20060101ALI20240418BHJP

   H01L 29/417 20060101ALI20240418BHJP

   H01L 29/41 20060101ALI20240418BHJP

【ＦＩ】

H01L29/78 652M

H01L29/78 652T

H01L29/78 653A

H01L29/78 652F

H01L29/78 652S

H01L29/78 658F

H01L21/28 301B

H01L21/28 301R

H01L29/50 M

H01L29/44 S

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022164946

(22)【出願日】2022-10-13

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】福島 武

【テーマコード（参考）】

4M104

【Ｆターム（参考）】

4M104AA03

4M104BB05

4M104BB21

4M104BB38

4M104CC01

4M104DD26

4M104DD37

4M104DD65

4M104DD79

4M104DD83

4M104DD84

4M104DD88

4M104FF02

4M104FF06

4M104FF17

4M104FF18

4M104GG09

4M104GG18

4M104HH15

(57)【要約】

【課題】ｐ型半導体領域及びｎ型半導体領域と合金層とのコンタクト抵抗を低減できる炭化珪素半導体装置及び炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置は、ｐ型半導体領域とｎ型半導体領域とが露出する第１主面を有する炭化珪素基板と、前記第１主面の上に設けられ、ニッケルと珪素とアルミニウムとを含む合金層と、前記合金層の上に設けられるバリア層と、前記バリア層の上に設けられ、アルミニウムを含む電極と、を備え、前記合金層は、前記ｐ型半導体領域の上に設けられる第１合金領域と、前記ｎ型半導体領域の上に設けられる第２合金領域とを有し、前記第１合金領域のアルミニウムの濃度は、前記第２合金領域のアルミニウムの濃度よりも高く、前記バリア層は、前記第１合金領域の上に設けられる第１バリア領域と、前記第２合金領域の上に設けられる第２バリア領域とを有し、前記第１バリア領域の厚さは、前記第２バリア領域の厚さよりも薄い。
【選択図】図１

【特許請求の範囲】

【請求項1】

ｐ型半導体領域とｎ型半導体領域とが露出する第１主面を有する炭化珪素基板と、
前記第１主面の上に設けられ、ニッケルと珪素とアルミニウムとを含む合金層と、
前記合金層の上に設けられるバリア層と、
前記バリア層の上に設けられ、アルミニウムを含む電極と、
を備え、
前記合金層は、前記ｐ型半導体領域の上に設けられる第１合金領域と、前記ｎ型半導体領域の上に設けられる第２合金領域とを有し、
前記第１合金領域のアルミニウムの濃度は、前記第２合金領域のアルミニウムの濃度よりも高く、
前記バリア層は、前記第１合金領域の上に設けられる第１バリア領域と、前記第２合金領域の上に設けられる第２バリア領域とを有し、
前記第１バリア領域の厚さは、前記第２バリア領域の厚さよりも薄い、
炭化珪素半導体装置。

【請求項2】

ｐ型半導体領域とｎ型半導体領域とが露出する第１主面を有する炭化珪素基板と、
前記第１主面の上に設けられる合金層と、
前記合金層の上に設けられるバリア層と、
前記バリア層の上に設けられ、アルミニウムを含む電極と、
を備え、
前記合金層は、
前記ｐ型半導体領域の上に設けられ、ニッケルと珪素とアルミニウムとを含む第１合金領域と、
前記ｎ型半導体領域の上に設けられ、ニッケルと珪素とを含みかつアルミニウムを含まない第２合金領域と、
を有し、
前記バリア層は、前記第１合金領域の上に設けられる第１バリア領域と、前記第２合金領域の上に設けられる第２バリア領域とを有し、
前記第１バリア領域の厚さは、前記第２バリア領域の厚さよりも薄い、
炭化珪素半導体装置。

【請求項3】

前記第１バリア領域及び前記第２バリア領域は、チタン膜と窒化チタン膜との積層構造を有し、
前記第１バリア領域内の窒化チタン膜の厚さは、前記第２バリア領域内の窒化チタン膜の厚さよりも薄い、
請求項１又は請求項２に記載の炭化珪素半導体装置。

【請求項4】

ｐ型半導体領域とｎ型半導体領域とが露出する第１主面を有する炭化珪素基板を準備する工程と、
前記ｐ型半導体領域及び前記ｎ型半導体領域の上にニッケルと珪素とを含む合金層を形成する工程と、
前記合金層の上にバリア層を形成する工程と、
前記ｐ型半導体領域の上に形成された前記バリア層の少なくとも一部をエッチングする工程と、
前記エッチングする工程の後、前記バリア層の上にアルミニウムを含む電極を形成することにより、少なくとも前記ｐ型半導体領域の上に形成された前記合金層にアルミニウムを拡散させる工程と、
を有する、
炭化珪素半導体装置の製造方法。

【請求項5】

前記バリア層は、チタン膜と窒化チタン膜との積層構造を有し、
前記エッチングする工程において、前記チタン膜をエッチングすることなく、前記窒化チタン膜をエッチングする、
請求項４に記載の炭化珪素半導体装置の製造方法。

【請求項6】

前記拡散させる工程は、
前記バリア層の上にアルミニウム膜を成膜する工程と、
前記成膜する工程の後に前記アルミニウム膜を熱処理する工程と、
を有する、
請求項４又は請求項５に記載の炭化珪素半導体装置の製造方法。

【請求項7】

前記拡散させる工程は、
前記バリア層の上にアルミニウム膜を成膜する工程と、
前記成膜する工程の途中で前記アルミニウム膜を冷却する工程と、
を有する、
請求項４又は請求項５に記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、炭化珪素半導体装置及び炭化珪素半導体装置の製造方法に関する。

【背景技術】

【0002】

炭化珪素半導体装置の一つとして、ｐ型半導体領域及びｎ型半導体領域とオーミック接合するＮｉＳｉ膜が設けられたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－０７１３１２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来のＮｉＳｉ膜が設けられた炭化珪素半導体装置では、ｐ型半導体領域とＮｉＳｉ膜とのコンタクト抵抗を低減することが求められる。

【0005】

本開示は、ｐ型半導体領域及びｎ型半導体領域と合金層とのコンタクト抵抗を低減できる炭化珪素半導体装置及び炭化珪素半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の炭化珪素半導体装置は、ｐ型半導体領域とｎ型半導体領域とが露出する第１主面を有する炭化珪素基板と、前記第１主面の上に設けられ、ニッケルと珪素とアルミニウムとを含む合金層と、前記合金層の上に設けられるバリア層と、前記バリア層の上に設けられ、アルミニウムを含む電極と、を備え、前記合金層は、前記ｐ型半導体領域の上に設けられる第１合金領域と、前記ｎ型半導体領域の上に設けられる第２合金領域とを有し、前記第１合金領域のアルミニウムの濃度は、前記第２合金領域のアルミニウムの濃度よりも高く、前記バリア層は、前記第１合金領域の上に設けられる第１バリア領域と、前記第２合金領域の上に設けられる第２バリア領域とを有し、前記第１バリア領域の厚さは、前記第２バリア領域の厚さよりも薄い。

【発明の効果】

【0007】

本開示によれば、ｐ型半導体領域及びｎ型半導体領域と合金層とのコンタクト抵抗を低減できる炭化珪素半導体装置及び炭化珪素半導体装置の製造方法を提供できる。

【図面の簡単な説明】

【0008】

【図1】図１は、実施形態に係る炭化珪素半導体装置を示す平面図である。

【図2】図２は、実施形態に係る炭化珪素半導体装置を示す断面図である。

【図3】図３は、実施形態に係る炭化珪素半導体装置を示す断面図である。

【図4】図４は、実施形態に係る炭化珪素半導体装置を示す断面図である。

【図5】図５は、実施形態に係る炭化珪素半導体装置を示す断面図である。

【図6】図６は、実施形態の変形例に係る炭化珪素半導体装置を示す平面図である。

【図7】図７は、実施形態の変形例に係る炭化珪素半導体装置を示す断面図である。

【図8】図８は、実施形態の変形例に係る炭化珪素半導体装置を示す断面図である。

【図9】図９は、実施形態の変形例に係る炭化珪素半導体装置を示す断面図である。

【図10】図１０は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１）である。

【図11】図１１は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２）である。

【図12】図１２は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その３）である。

【図13】図１３は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その４）である。

【図14】図１４は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その５）である。

【発明を実施するための形態】

【0009】

実施するための形態について、以下に説明する。

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。

【0011】

〔１〕 本開示の一態様に係る炭化珪素半導体装置は、ｐ型半導体領域とｎ型半導体領域とが露出する第１主面を有する炭化珪素基板と、前記第１主面の上に設けられ、ニッケルと珪素とアルミニウムとを含む合金層と、前記合金層の上に設けられるバリア層と、前記バリア層の上に設けられ、アルミニウムを含む電極と、を備え、前記合金層は、前記ｐ型半導体領域の上に設けられる第１合金領域と、前記ｎ型半導体領域の上に設けられる第２合金領域とを有し、前記第１合金領域のアルミニウムの濃度は、前記第２合金領域のアルミニウムの濃度よりも高く、前記バリア層は、前記第１合金領域の上に設けられる第１バリア領域と、前記第２合金領域の上に設けられる第２バリア領域とを有し、前記第１バリア領域の厚さは、前記第２バリア領域の厚さよりも薄い。この場合、アルミニウム濃度が高い第１合金領域がｐ型半導体領域とオーミック接合し、アルミニウム濃度が低い第２合金領域がｎ型半導体領域とオーミック接合する。このため、ｐ型半導体領域及びｎ型半導体領域と合金層とのコンタクト抵抗を低減できる。

【0012】

〔２〕 本開示の他の一態様に係る炭化珪素半導体装置は、ｐ型半導体領域とｎ型半導体領域とが露出する第１主面を有する炭化珪素基板と、前記第１主面の上に設けられる合金層と、前記合金層の上に設けられるバリア層と、前記バリア層の上に設けられ、アルミニウムを含む電極と、を備え、前記合金層は、前記ｐ型半導体領域の上に設けられ、ニッケルと珪素とアルミニウムとを含む第１合金領域と、前記ｎ型半導体領域の上に設けられ、ニッケルと珪素とを含みかつアルミニウムを含まない第２合金領域と、を有し、前記バリア層は、前記第１合金領域の上に設けられる第１バリア領域と、前記第２合金領域の上に設けられる第２バリア領域とを有し、前記第１バリア領域の厚さは、前記第２バリア領域の厚さよりも薄い。この場合、アルミニウムを含む第１合金領域がｐ型半導体領域とオーミック接合し、アルミニウムを含まない第２合金領域がｎ型半導体領域とオーミック接合する。このため、ｐ型半導体領域及びｎ型半導体領域と合金層とのコンタクト抵抗を低減できる。

【0013】

〔３〕 〔１〕又は〔２〕において、前記第１バリア領域及び前記第２バリア領域は、チタン膜と窒化チタン膜との積層構造を有し、前記第１バリア領域内の窒化チタン膜の厚さは、前記第２バリア領域内の窒化チタン膜の厚さよりも薄くてもよい。この場合、ｐ型半導体領域上の合金層にアルミニウムを拡散させつつ、ｎ型半導体領域上の合金層へのアルミニウムの拡散を抑制しやすい。

【0014】

〔４〕 本開示の他の一態様に係る炭化珪素半導体装置の製造方法は、ｐ型半導体領域とｎ型半導体領域とが露出する第１主面を有する炭化珪素基板を準備する工程と、前記ｐ型半導体領域及び前記ｎ型半導体領域の上にニッケルと珪素とを含む合金層を形成する工程と、前記合金層の上にバリア層を形成する工程と、前記ｐ型半導体領域の上に形成された前記バリア層の少なくとも一部をエッチングする工程と、前記エッチングする工程の後、前記バリア層の上にアルミニウムを含む電極を形成することにより、少なくとも前記ｐ型半導体領域の上に形成された前記合金層にアルミニウムを拡散させる工程と、を有する。この場合、アルミニウム濃度が高い合金領域がｐ型半導体領域とオーミック接合し、アルミニウム濃度が低い又はアルミニウムを含まない合金領域がｎ型半導体領域とオーミック接合する炭化珪素半導体装置を製造できる。このため、ｐ型半導体領域及びｎ型半導体領域と合金層とのコンタクト抵抗を低減できる。

【0015】

〔５〕 〔４〕において、前記バリア層は、チタン膜と窒化チタン膜との積層構造を有し、前記エッチングする工程において、前記チタン膜をエッチングすることなく、前記窒化チタン膜をエッチングしてもよい。この場合、ｐ型半導体領域上の合金層にアルミニウムを拡散させつつ、ｎ型半導体領域上の合金層へのアルミニウムの拡散を抑制しやすい。

【0016】

〔６〕 〔４〕又は〔５〕において、前記拡散させる工程は、前記バリア層の上にアルミニウム膜を成膜する工程と、前記成膜する工程の後に前記アルミニウム膜を熱処理する工程と、を有してもよい。この場合、バリア層及び合金層へのアルミニウムの拡散が促進される。

【0017】

〔７〕 〔４〕又は〔５〕において、前記拡散させる工程は、前記バリア層の上にアルミニウム膜を成膜する工程と、前記成膜する工程の途中で前記アルミニウム膜を冷却する工程と、を有してもよい。この場合、バリア層の厚さが薄い部分にクラックが生じ、バリア層がアルミニウムを拡散しやすくなる。このため、ｐ型半導体領域上の合金層へのアルミニウムの拡散が促進される。

【0018】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。

【0019】

（炭化珪素半導体装置）
図１から図５を参照し、実施形態に係る炭化珪素半導体装置について説明する。図１は、実施形態に係る炭化珪素半導体装置を示す平面図である。図２から図５は、実施形態に係る炭化珪素半導体装置を示す断面図である。図２は、図１中のII－II線に沿った断面図に相当する。図３は、図１中のIII－III線に沿った断面図に相当する。図４は、図１中のIV－IV線に沿った断面図に相当する。図５は、図４の一部を拡大して示す図である。

【0020】

図１から図５に示されるように、実施形態に係る炭化珪素半導体装置は、いわゆるトレンチ型のＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０とを主に有する。

【0021】

炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素基板１０は、第１主面１と、第１主面１と反対の第２主面２とを有する。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素単結晶基板５０及び炭化珪素エピタキシャル層４０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成される。炭化珪素単結晶基板５０は、例えば窒素（Ｎ）などのｎ型不純物を含み、ｎ型を有する。

【0022】

実施形態では、炭化珪素基板１０に半導体素子の一例として電界効果トランジスタが形成されている。炭化珪素エピタキシャル層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、コンタクト領域１８とを主に有する。

【0023】

ドリフト領域１１は、例えば窒素又はリン（Ｐ）などのｎ型不純物を含み、ｎ型を有する。

【0024】

ボディ領域１２は、ドリフト領域１１上に設けられる。ボディ領域１２は、例えばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型を有する。

【0025】

ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられるようにボディ領域１２上に設けられる。ソース領域１３は、例えば窒素又はリンなどのｎ型不純物を含み、ｎ型を有する。ソース領域１３は、第１主面１を構成する。ソース領域１３は、ｎ型半導体領域の一例である。

【0026】

コンタクト領域１８は、例えばアルミニウムなどのｐ型不純物を含み、ｐ型を有する。コンタクト領域１８は、第１主面１を構成する。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接する。コンタクト領域１８は、ｐ型半導体領域の一例である。

【0027】

第１主面１には、複数のゲートトレンチ５が設けられる。ゲートトレンチ５は、例えば第１主面１に平行な第１方向に延びており、複数のゲートトレンチ５が第２方向に並んでいる。ゲートトレンチ５は、ドリフト領域１１からなる底面４を有する。底面４は、例えば第２主面２と平行な平面である。ゲートトレンチ５は、コンタクト領域１８、ソース領域１３及びボディ領域１２を貫通して底面４に連なる側面３を有する。側面３は、例えば底面４を含む平面に対して垂直である。

【0028】

ゲート絶縁膜８１は、側面３及び底面４に接する。ゲート絶縁膜８１は、例えば酸化膜である。ゲート絶縁膜８１は、例えば二酸化珪素を含む材料により構成される。ゲート絶縁膜８１は、底面４においてドリフト領域１１と接する。ゲート絶縁膜８１は、側面３においてコンタクト領域１８、ソース領域１３、ボディ領域１２及びドリフト領域１１の各々と接する。

【0029】

ゲート電極８２は、ゲート絶縁膜８１上に設けられる。ゲート電極８２は、例えば導電性不純物を含むポリシリコンから構成される。ゲート電極８２は、ゲートトレンチ５の内部に配置される。

【0030】

層間絶縁膜８３は、ゲート絶縁膜８１及びゲート電極８２に接する。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成される。層間絶縁膜８３には、第２方向に一定の間隔でコンタクトホール９０が形成される。コンタクトホール９０は、第２方向において隣り合うコンタクトホール９０の間にゲートトレンチ５が位置するように設けられる。コンタクトホール９０は、第１方向に延びる。コンタクトホール９０を通じて、ソース領域１３及びコンタクト領域１８が層間絶縁膜８３から露出する。

【0031】

ソース電極６０は、第１主面１に接する。ソース電極６０は、層間絶縁膜８３によりゲート電極８２から電気的に絶縁される。ソース電極６０は、合金層６１と、金属層６２と、バリア層６３と、ソース配線６４とを有する。

【0032】

合金層６１は、コンタクトホール９０内に設けられる。合金層６１は、第１主面１の上に設けられる。合金層６１は、第１主面１において、ソース領域１３及びコンタクト領域１８と接する。合金層６１は、コンタクトホール９０を通じて炭化珪素基板１０に接続される。合金層６１は、第１合金領域６１ａと、第２合金領域６１ｂとを有する。

【0033】

第１合金領域６１ａは、コンタクト領域１８と接する。第１合金領域６１ａは、コンタクト領域１８とオーミック接合する。第１合金領域６１ａは、例えばニッケル（Ｎｉ）と珪素（Ｓｉ）とアルミニウムとを含む材料から構成される。第１合金領域６１ａは、例えばＮｉＳｉＡｌ合金により形成される。

【0034】

第２合金領域６１ｂは、ソース領域１３と接する。第２合金領域６１ｂは、ソース領域１３とオーミック接合する。第２合金領域６１ｂは、例えばニッケルと珪素とアルミニウムとを含む材料から構成される。第２合金領域６１ｂは、例えばＮｉＳｉＡｌ合金により形成される。第２合金領域６１ｂは、ニッケルと珪素とを含み、アルミニウムを含まない材料から構成されてもよい。第２合金領域６１ｂは、例えばＮｉＳｉ合金により形成されてもよい。

【0035】

第１合金領域６１ａのアルミニウムの濃度は、第２合金領域６１ｂのアルミニウムの濃度よりも高い。この場合、アルミニウム濃度が高い第１合金領域６１ａがコンタクト領域１８とオーミック接合し、アルミニウム濃度が低い第２合金領域６１ｂがソース領域１３とオーミック接合する。このため、コンタクト領域１８及びソース領域１３と合金層６１とのコンタクト抵抗を低減できる。

【0036】

金属層６２は、層間絶縁膜８３の上面及び側面を覆う。金属層６２は、例えばＮｉ膜により形成される。

【0037】

バリア層６３は、合金層６１及び金属層６２の上に設けられる。バリア層６３は、合金層６１及び金属層６２を覆う。バリア層６３は、合金層６１及び金属層６２と接する。バリア層６３は、第１バリア領域６３ａと、第２バリア領域６３ｂと、第３バリア領域６３ｃとを有する。

【0038】

第１バリア領域６３ａは、第１合金領域６１ａの上に設けられる。第１バリア領域６３ａは、第１合金領域６１ａと接する。第１バリア領域６３ａは、例えば図５に示されるように、チタン膜６３ｄと窒化チタン膜６３ｅとの積層構造を有する。第１バリア領域６３ａは、窒化チタン膜６３ｅを含まず、チタン膜６３ｄのみから構成されてもよい。

【0039】

第２バリア領域６３ｂは、第２合金領域６１ｂの上に設けられる。第２バリア領域６３ｂは、第２合金領域６１ｂと接する。第２バリア領域６３ｂは、例えば図５に示されるように、チタン膜６３ｆと窒化チタン膜６３ｇとの積層構造を有する。第２バリア領域６３ｂ内のチタン膜６３ｆの厚さは、例えば５ｎｍであってよい。第２バリア領域６３ｂ内の窒化チタン膜６３ｇの厚さは、例えば１００ｎｍであってよい。

【0040】

第１バリア領域６３ａの厚さは、第２バリア領域６３ｂの厚さよりも薄い。第１バリア領域６３ａ内の窒化チタン膜６３ｅの厚さは、第２バリア領域６３ｂ内の窒化チタン膜６３ｇの厚さよりも薄くてよい。この場合、第１合金領域６１ａにアルミニウムを拡散させつつ、第２合金領域６１ｂへのアルミニウムの拡散を抑制しやすい。第１バリア領域６３ａの厚さと第２バリア領域６３ｂの厚さの比は、例えば１：２から１：１０であってよい。

【0041】

第３バリア領域６３ｃは、金属層６２の上に設けられる。第３バリア領域６３ｃは、金属層６２を覆う。第３バリア領域６３ｃは、例えばチタン膜と窒化チタン膜との積層構造を有する。

【0042】

ソース配線６４は、バリア層６３の上に設けられる。ソース配線６４は、バリア層６３を覆う。ソース配線６４は、バリア層６３と接する。ソース配線６４は、例えばアルミニウムを含む材料から構成される。ソース配線６４は、電極の一例である。

【0043】

ドレイン電極７０は、第２主面２に接する。ドレイン電極７０は、第２主面２において炭化珪素単結晶基板５０と接する。ドレイン電極７０は、ドリフト領域１１と電気的に接続される。ドレイン電極７０は、例えばニッケルシリサイドを含む材料から構成される。ドレイン電極７０は、チタンと、アルミニウムと、珪素とを含む材料から構成されてもよい。ドレイン電極７０は、炭化珪素単結晶基板５０とオーミック接合する。

【0044】

以上に説明したように、実施形態に係るＭＯＳＦＥＴ１００によれば、炭化珪素基板１０にｐ型のコンタクト領域１８とｎ型のソース領域１３とが形成される。コンタクト領域１８上にはアルミニウム濃度が高い第１合金領域６１ａが設けられ、ソース領域１３上にはアルミニウム濃度が低い第２合金領域６１ｂが設けられる。この場合、アルミニウム濃度が高い第１合金領域６１ａがコンタクト領域１８とオーミック接合し、アルミニウム濃度が低い第２合金領域６１ｂがソース領域１３とオーミック接合する。このため、コンタクト領域１８及びソース領域１３と合金層６１とのコンタクト抵抗を低減できる。

【0045】

なお、第１合金領域６１ａ及び第２合金領域６１ｂのアルミニウム濃度は、例えばエネルギー分散型Ｘ線分析（Energy Dispersive X-ray spectroscopy：ＥＤＸ）により測定できる。

【0046】

上記の実施形態では、炭化珪素半導体装置がいわゆるトレンチ型のＭＯＳＦＥＴ１００である場合を説明したが、これに限定されない。例えば、炭化珪素半導体装置はいわゆるプレーナ型のＭＯＳＦＥＴ２００であってもよい。

【0047】

図６は、実施形態の変形例に係る炭化珪素半導体装置を示す平面図である。図７から図９は、実施形態の変形例に係る炭化珪素半導体装置を示す断面図である。図７は、図６中のVII－VII線に沿った断面図に相当する。図８は、図６中のVIII－VIII線に沿った断面図に相当する。図９は、図６中のIX－IX線に沿った断面図に相当する。

【0048】

図６から図９に示されるように、ＭＯＳＦＥＴ２００は、炭化珪素基板１０の第１主面１にゲートトレンチ５が設けられておらず、第１主面１上にゲート絶縁膜８１及びゲート電極８２がこの順に形成されている。

【0049】

ＭＯＳＦＥＴ２００は、炭化珪素基板１０を有する。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素基板１０は、第１主面１と、第１主面１と反対の第２主面２とを有する。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素エピタキシャル層４０は、ドリフト領域１１と、ｐ領域１５と、ｎ領域１６とを有する。ｐ領域１５及びｎ領域１６は、第１主面１において露出する。ｐ領域１５は、ｐ型半導体領域の一例である。ｎ領域１６は、ｎ型半導体領域の一例である。ＭＯＳＦＥＴ２００のその他の構成については、ＭＯＳＦＥＴ１００と同様であってよい。

【0050】

実施形態の変形例に係るＭＯＳＦＥＴ２００においても、実施形態に係るＭＯＦＥＴ１００と同様の作用効果が奏される。

【0051】

（炭化珪素半導体装置の製造方法）
実施形態に係るＭＯＳＦＥＴ１００の製造方法について説明する。図１０から図１４は、実施形態に係るＭＯＳＦＥＴ１００の製造方法を示す断面図である。図１０から図１４は、図１中のIV－IV線に沿った断面図に相当する。

【0052】

まず、図１０に示されるように、ソース領域１３とコンタクト領域１８とが露出する第１主面１を有する炭化珪素基板１０を準備する。

【0053】

炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素基板１０は、第１主面１と、第１主面１と反対の第２主面２とを有する。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素エピタキシャル層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、コンタクト領域１８とを主に有する。第１主面１には、複数のゲートトレンチ５（図２及び図３）が設けられる。各ゲートトレンチ５には、ゲート絶縁膜８１、ゲート電極８２及び層間絶縁膜８３（図２及び図３）が設けられる。

【0054】

次に、図１１に示されるように、第１主面１においてソース領域１３及びコンタクト領域１８に接する合金層６１用の金属膜（図示せず）を形成し、第２主面２において炭化珪素単結晶基板５０に接するドレイン電極７０用の金属膜を形成する。合金層６１用の金属膜及びドレイン電極７０用の金属膜は、例えばスパッタリング法により形成される。合金層６１用の金属膜及びドレイン電極７０用の金属膜は、例えばニッケルを含む材料から構成される。

【0055】

次に、合金化アニールを行う。合金層６１用の金属膜及びドレイン電極７０用の金属膜が、例えば９００℃以下１１００℃以下の温度において５分間程度保持される。これにより、合金層６１用の金属膜の少なくとも一部及びドレイン電極７０用の金属膜の少なくとも一部が、炭化珪素基板１０に含まれる珪素と反応してシリサイド化する。これにより、ソース領域１３及びコンタクト領域１８とオーミック接合する合金層６１と、炭化珪素単結晶基板５０とオーミック接合するドレイン電極７０とが形成される。

【0056】

次に、図１２に示されるように、合金層６１の上にバリア層６３を形成する。バリア層６３は、例えばスパッタリング法により形成される。バリア層６３は、例えば合金層６１の上に形成されたチタン膜と、チタン膜の上に形成された窒化チタン膜との積層構造を有する。

【0057】

次に、図１３に示されるように、コンタクト領域１８の上に開口３０ａを有するレジストパターン３０を形成する。具体的には、コンタクト領域１８の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、開口３０ａを有するレジストパターン３０を形成する。この後、反応性イオンエッチング（reactive ion etching：ＲＩＥ）などにより、レジストパターン３０の開口３０ａにおけるバリア層６３の少なくとも一部をエッチングにより除去する。これにより、コンタクト領域１８の上に厚さが薄いバリア層６３（第１バリア領域６３ａ）が形成され、ソース領域１３の上に厚さが厚いバリア層６３（第２バリア領域６３ｂ）が形成される。バリア層６３のエッチングでは、チタン膜をエッチングすることなく、窒化チタン膜の一部をエッチングにより除去する。この場合、ソース配線６４を形成する際に、コンタクト領域１８上の合金層６１にアルミニウムを拡散させつつ、ソース領域１３上の合金層６１へのアルミニウムの拡散を抑制しやすい。バリア層６３のエッチングでは、窒化チタン膜と、チタン膜の一部とをエッチングしてもよい。この後、有機溶剤などにより、レジストパターン３０を除去する。

【0058】

次に、図１４に示されるように、ソース配線６４を形成する。具体的には、バリア層６３を覆うソース配線６４が形成される。ソース配線６４は、例えばスパッタリング法により形成される。ソース配線６４は、例えばバリア層６３を加熱しながら形成される。ソース配線６４は、例えばアルミニウムを含む材料から構成される。ソース配線６４を形成する条件は、ソース配線６４に含まれるアルミニウムが、少なくともコンタクト領域１８上の合金層６１に拡散する条件である。

【0059】

第１バリア領域６３ａの厚さは、第２バリア領域６３ｂの厚さよりも薄い。この場合、合金層６１のうち、第１バリア領域６３ａと接する領域にアルミニウムが拡散しやすいのに対し、第２バリア領域６３ｂと接する領域にはアルミニウムが拡散しにくい。このため、合金層６１のうち、第１バリア領域６３ａと接する領域にアルミニウム濃度が高いＮｉＳｉＡｌ合金が形成され、第２バリア領域６３ｂと接する領域にアルミニウム濃度が低いＮｉＳｉＡｌ合金又はアルミニウムを含まないＮｉＳｉ合金が形成される。このようにして、コンタクト領域１８上にアルミニウム濃度が高い第１合金領域６１ａが形成され、ソース領域１３上にアルミニウム濃度が低い第２合金領域６１ｂが形成される。

【0060】

バリア層６３の上にソース配線６４が形成された後、例えば４００℃以上５００℃以下の温度においてソース配線６４が熱処理されてもよい。この場合、バリア層６３及び合金層６１へのアルミニウムの拡散が促進される。

【0061】

ソース配線６４を形成する際、成膜の途中でソース配線６４を冷却してもよい。この場合、バリア層６３の厚さが薄い第１バリア領域６３ａにクラックが生じ、第１バリア領域６３ａがアルミニウムを拡散しやすくなる。このため、コンタクト領域１８上の合金層６１（第１合金領域６１ａ）へのアルミニウムの拡散が促進される。例えば、目標膜厚の半分の厚さのソース配線６４を形成し、次いでソース配線６４を空冷し、次いで目標膜厚の残りの半分の厚さのソース配線６４を形成してもよい。

【0062】

このようにして、実施形態に係る炭化珪素半導体装置１００を製造できる。

【0063】

以上に説明したように、実施形態に係る炭化珪素半導体装置１００の製造方法によれば、まず、コンタクト領域１８の上に形成されたバリア層６３の少なくとも一部をエッチングする。次に、バリア層６３の上にソース配線６４を形成することにより、少なくともコンタクト領域１８の上に形成された合金層６１にアルミニウムを拡散させる。この場合、アルミニウム濃度が高い第１合金領域６１ａがコンタクト領域１８とオーミック接合し、アルミニウム濃度が低い又はアルミニウムを含まない第２合金領域６１ｂがソース領域１３とオーミック接合する炭化珪素半導体装置を製造できる。このため、コンタクト領域１８及びソース領域１３と合金層６１のコンタクト抵抗を低減できる。

【0064】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【符号の説明】

【0065】

１ 第１主面
２ 第２主面
３ 側面
４ 底面
５ ゲートトレンチ
１０ 炭化珪素基板
１１ ドリフト領域
１２ ボディ領域
１３ ソース領域
１５ ｐ領域
１６ ｎ領域
１８ コンタクト領域
３０ レジストパターン
３０ａ 開口
４０ 炭化珪素エピタキシャル層
５０ 炭化珪素単結晶基板
６０ ソース電極
６１ 合金層
６１ａ 第１合金領域
６１ｂ 第２合金領域
６２ 金属層
６３ バリア層
６３ａ 第１バリア領域
６３ｂ 第２バリア領域
６３ｃ 第３バリア領域
６３ｄ チタン膜
６３ｅ 窒化チタン膜
６３ｆ チタン膜
６３ｇ 窒化チタン膜
６４ ソース配線
７０ ドレイン電極
８１ ゲート絶縁膜
８２ ゲート電極
８３ 層間絶縁膜
９０ コンタクトホール
１００ 炭化珪素半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】