知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024058421
(43)【公開日】2024-04-25
(54)【発明の名称】半導体モジュール
(51)【国際特許分類】
H02M 7/48 20070101AFI20240418BHJP
【ＦＩ】
H02M7/48 M
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022165768
(22)【出願日】2022-10-14
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】黒澤 英二
【テーマコード（参考）】
5H770
【Ｆターム（参考）】
5H770BA01
5H770CA02
5H770DA03
5H770DA10
5H770DA41
5H770GA13
5H770GA17
5H770HA02X
5H770HA06X
5H770LA01W
5H770LA02X
5H770LA04X
5H770LB07
(57)【要約】
【課題】本発明は、保護動作が働いた場合でもスイッチング素子に入力される電圧の上昇を防止することができる半導体モジュールを提供することを目的とする。
【解決手段】半導体モジュール１は、モータ２４に電力を供給するＩＧＢＴ３１ｚと、ＩＧＢＴ３１ｚを駆動するプリドライバ４１ｚと、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚを異常状態の動作から保護する第１の保護動作を実行する保護部４２ｚと、ＩＧＢＴ３１ｚに入力される電圧の大きさを調整するＩＧＢＴ３１ｄｂと、ＩＧＢＴ３１ｄｂを駆動するプリドライバ４１ｄｂと、ＩＧＢＴ３１ｄｂを異常状態の動作から保護する第２の保護動作を実行する保護部４２ｄｂとを備え、保護部４２ｄｂは、ＩＧＢＴ３１ｄｂが異常状態で動作している場合に第２の保護動作を実行し、保護部４２ｚが第１の保護動作を実行しているか否かに関わらず第２の保護動作を実行しない。
【選択図】図２
【解決手段】半導体モジュール１は、モータ２４に電力を供給するＩＧＢＴ３１ｚと、ＩＧＢＴ３１ｚを駆動するプリドライバ４１ｚと、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚを異常状態の動作から保護する第１の保護動作を実行する保護部４２ｚと、ＩＧＢＴ３１ｚに入力される電圧の大きさを調整するＩＧＢＴ３１ｄｂと、ＩＧＢＴ３１ｄｂを駆動するプリドライバ４１ｄｂと、ＩＧＢＴ３１ｄｂを異常状態の動作から保護する第２の保護動作を実行する保護部４２ｄｂとを備え、保護部４２ｄｂは、ＩＧＢＴ３１ｄｂが異常状態で動作している場合に第２の保護動作を実行し、保護部４２ｚが第１の保護動作を実行しているか否かに関わらず第２の保護動作を実行しない。
【選択図】図２
【特許請求の範囲】
【請求項1】
負荷に電力を供給する第１のスイッチング素子と、
前記第１のスイッチング素子を駆動する第１の駆動部と、
前記第１のスイッチング素子及び前記第１の駆動部を異常状態の動作から保護する第１の保護動作を実行する第１の保護部と、
前記第１のスイッチング素子に入力される電圧の大きさを調整する第２のスイッチング素子と、
前記第２のスイッチング素子を駆動する第２の駆動部と、
前記第２のスイッチング素子を異常状態の動作から保護する第２の保護動作を実行する第２の保護部と
を備え、
前記第２の保護部は、前記第２のスイッチング素子が異常状態で動作している場合に前記第２の保護動作を実行し、前記第１の保護部が前記第１の保護動作を実行しているか否かに関わらず前記第２の保護動作を実行しない
半導体モジュール。
前記第１のスイッチング素子を駆動する第１の駆動部と、
前記第１のスイッチング素子及び前記第１の駆動部を異常状態の動作から保護する第１の保護動作を実行する第１の保護部と、
前記第１のスイッチング素子に入力される電圧の大きさを調整する第２のスイッチング素子と、
前記第２のスイッチング素子を駆動する第２の駆動部と、
前記第２のスイッチング素子を異常状態の動作から保護する第２の保護動作を実行する第２の保護部と
を備え、
前記第２の保護部は、前記第２のスイッチング素子が異常状態で動作している場合に前記第２の保護動作を実行し、前記第１の保護部が前記第１の保護動作を実行しているか否かに関わらず前記第２の保護動作を実行しない
半導体モジュール。
【請求項2】
前記第１の保護部は、前記第１のスイッチング素子及び前記第１の駆動部の少なくとも一方が異常状態で動作している場合又は前記第２の保護部が前記第２の保護動作を実行している場合に前記第１の保護動作を実行する
請求項１に記載の半導体モジュール。
請求項１に記載の半導体モジュール。
【請求項3】
前記第１の保護部に接続されて前記第２の保護動作が実行されているか否かを示す第２の保護信号を検出する第１の信号検出端子と、
前記第１の信号検出端子及び前記第２の保護部に接続され、前記第１の保護動作が実行されているか否かを示す第１の保護信号を検出する第２の信号検出端子と
をさらに備え、
前記第１の保護部は、前記第１の保護信号を前記第１の信号検出端子に出力し、
前記第２の保護部は、前記第２の保護信号を前記第２の信号検出端子に出力する
請求項２に記載の半導体モジュール。
前記第１の信号検出端子及び前記第２の保護部に接続され、前記第１の保護動作が実行されているか否かを示す第１の保護信号を検出する第２の信号検出端子と
をさらに備え、
前記第１の保護部は、前記第１の保護信号を前記第１の信号検出端子に出力し、
前記第２の保護部は、前記第２の保護信号を前記第２の信号検出端子に出力する
請求項２に記載の半導体モジュール。
【請求項4】
前記第１の保護部は、
前記第１のスイッチング素子及び前記第１の駆動部の少なくとも一方が異常状態で動作しているか否かを検出する第１の異常検出部と、
前記第１の異常検出部での検出結果に基づいて前記第１の保護信号を生成する第１の保護信号生成部と、
前記第１の信号検出端子で検出された前記第２の保護信号を用いて前記第２の保護動作が実行されているか否かを判定する第１の判定部と
を有し、
前記第２の保護部は、
前記第２のスイッチング素子が異常状態で動作しているか否かを検出する第２の異常検出部と、
前記第２の異常検出部での検出結果に基づいて前記第２の保護信号を生成する第２の保護信号生成部と、
前記第２の信号検出端子で検出された前記第１の保護信号を用いて前記第１の保護動作が実行されているか否かを判定する第２の判定部と
を有する
請求項３に記載の半導体モジュール。
前記第１のスイッチング素子及び前記第１の駆動部の少なくとも一方が異常状態で動作しているか否かを検出する第１の異常検出部と、
前記第１の異常検出部での検出結果に基づいて前記第１の保護信号を生成する第１の保護信号生成部と、
前記第１の信号検出端子で検出された前記第２の保護信号を用いて前記第２の保護動作が実行されているか否かを判定する第１の判定部と
を有し、
前記第２の保護部は、
前記第２のスイッチング素子が異常状態で動作しているか否かを検出する第２の異常検出部と、
前記第２の異常検出部での検出結果に基づいて前記第２の保護信号を生成する第２の保護信号生成部と、
前記第２の信号検出端子で検出された前記第１の保護信号を用いて前記第１の保護動作が実行されているか否かを判定する第２の判定部と
を有する
請求項３に記載の半導体モジュール。
【請求項5】
前記第２の保護部は、前記第２のスイッチング素子の保護の他に、前記第２の駆動部を異常状態の動作から保護するために前記第２の保護動作を実行する
請求項１に記載の半導体モジュール。
請求項１に記載の半導体モジュール。
【請求項6】
前記第１の保護部に接続されて前記第２の保護動作が実行されているか否かを示す第２の保護信号を検出する第１の信号検出端子と、
前記第１の信号検出端子及び前記第２の保護部に接続され、前記第１の保護動作が実行されているか否かを示す第１の保護信号を検出する第２の信号検出端子と
をさらに備え、
前記第１の保護部は、前記第１の保護信号を前記第１の信号検出端子に出力し、
前記第２の保護部は、前記第２の保護信号を前記第２の信号検出端子に出力する
請求項５に記載の半導体モジュール。
前記第１の信号検出端子及び前記第２の保護部に接続され、前記第１の保護動作が実行されているか否かを示す第１の保護信号を検出する第２の信号検出端子と
をさらに備え、
前記第１の保護部は、前記第１の保護信号を前記第１の信号検出端子に出力し、
前記第２の保護部は、前記第２の保護信号を前記第２の信号検出端子に出力する
請求項５に記載の半導体モジュール。
【請求項7】
前記第１の保護部は、
前記第１のスイッチング素子及び前記第１の駆動部の少なくとも一方が異常状態で動作しているか否かを検出する第１の異常検出部と、
前記第１の異常検出部での検出結果に基づいて前記第１の保護信号を生成する第１の保護信号生成部と、
前記第１の信号検出端子で検出された前記第２の保護信号を用いて前記第２の保護動作が実行されているか否かを判定する第１の判定部と、
を有し、
前記第２の保護部は、
前記第２のスイッチング素子が異常状態で動作しているか否かを検出する第２の異常検出部と、
前記第２の異常検出部での検出結果に基づいて前記第２の保護信号を生成する第２の保護信号生成部と、
前記第２の信号検出端子で検出された前記第１の保護信号を用いて前記第１の保護動作が実行されているか否かを判定する第２の判定部と
を有する
請求項６に記載の半導体モジュール。
前記第１のスイッチング素子及び前記第１の駆動部の少なくとも一方が異常状態で動作しているか否かを検出する第１の異常検出部と、
前記第１の異常検出部での検出結果に基づいて前記第１の保護信号を生成する第１の保護信号生成部と、
前記第１の信号検出端子で検出された前記第２の保護信号を用いて前記第２の保護動作が実行されているか否かを判定する第１の判定部と、
を有し、
前記第２の保護部は、
前記第２のスイッチング素子が異常状態で動作しているか否かを検出する第２の異常検出部と、
前記第２の異常検出部での検出結果に基づいて前記第２の保護信号を生成する第２の保護信号生成部と、
前記第２の信号検出端子で検出された前記第１の保護信号を用いて前記第１の保護動作が実行されているか否かを判定する第２の判定部と
を有する
請求項６に記載の半導体モジュール。
【請求項8】
前記第２の異常検出部に設けられて前記第２の駆動部が異常状態で動作しているか否かを検出する検出部と、
前記第１の異常検出部での検出結果、前記検出部での検出結果及び前記第２の判定部での判定結果に基づいて、前記第２のスイッチング素子の動作を継続させるための継続信号を生成して前記第２の駆動部に出力する継続信号生成部と
をさらに備える
請求項７に記載の半導体モジュール。
前記第１の異常検出部での検出結果、前記検出部での検出結果及び前記第２の判定部での判定結果に基づいて、前記第２のスイッチング素子の動作を継続させるための継続信号を生成して前記第２の駆動部に出力する継続信号生成部と
をさらに備える
請求項７に記載の半導体モジュール。
【請求項9】
前記継続信号生成部は、前記第１の異常検出部での検出結果に関わらず、同じ信号レベルの前記継続信号を生成する
請求項８に記載の半導体モジュール。
請求項８に記載の半導体モジュール。
【請求項10】
前記第１の保護部及び前記第１の信号検出端子の組を複数備えられており、
複数の前記第１の信号検出端子は、自己と組になっていない残余の前記第１の保護部における前記第１の保護動作に基づく前記第１の保護信号も検出する
請求項３，４又は６から９のいずれか一項に記載の半導体モジュール。
複数の前記第１の信号検出端子は、自己と組になっていない残余の前記第１の保護部における前記第１の保護動作に基づく前記第１の保護信号も検出する
請求項３，４又は６から９のいずれか一項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数のスイッチング素子を備える半導体モジュールに関する。
【背景技術】
【0002】
電力変換用の電力変換用絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）、還流ダイオード（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：ＦＷＤ）チップ、及び駆動・保護機能用集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）を１つのパッケージに集約したインテリジェントパワーモジュール（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ：ＩＰＭ）が知られている（例えば特許文献１）。
【0003】
ＩＰＭは、上相を構成する複数のＩＧＢＴと、当該複数のＩＧＢＴを駆動する駆動・保護用ＩＣと、下相を構成する複数のＩＧＢＴと、当該複数のＩＧＢＴを駆動する駆動・保護用ＩＣとを有している。下相用の駆動・保護用ＩＣの電源は共通化されている。このため、下相用の駆動・保護用ＩＣに供給される制御電源が低下すると、下相用の全ての駆動・保護用ＩＣにおいて電源保護の動作が働く。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０００－３４１９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
下相を構成する複数のＩＧＢＴの中にブレーキ用のＩＧＢＴがある。ブレーキ用のＩＧＢＴは、上相を構成する複数のＩＧＢＴ及び下相を構成する複数のＩＧＢＴに供給される電圧の上昇を抑えるために設けられている。ブレーキ用のＩＧＢＴを駆動する駆動・保護用ＩＣも下相用の駆動・保護用ＩＣと電源が共通化されている。
【0006】
ブレーキ用の駆動・保護用ＩＣを除く下相用の駆動・保護用ＩＣで過電流保護動作又はチップ加熱保護動作が働いた場合、ブレーキ用の駆動・保護用ＩＣは動作可能となっている。しかしながら、ブレーキ用の駆動・保護用ＩＣを除く下相用の駆動・保護用ＩＣで電源保護が働いた場合、電源が共通化されているためブレーキ用の駆動・保護用ＩＣにも保護がかかってしまう。ブレーキ用を除く上相用及び下相用の駆動・保護用ＩＣの少なくとも１つに保護動作が働いた時にブレーキ用の駆動・保護用ＩＣが動作できないと、ブレーキ用のＩＧＢＴが動作しないことに起因して、回生動作ができずにＩＧＢＴに供給される電圧（正極側電位及び負極側電位の電位差）が定格電圧よりも高い電圧まで上昇してしまうという問題がある。
【0007】
本発明の目的は、保護動作が働いた場合でもスイッチング素子に供給される電力の上昇を防止することができる半導体モジュールを提供することにある。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本発明の一態様による半導体モジュールは、負荷に電力を供給する第１のスイッチング素子と、前記第１のスイッチング素子を駆動する第１の駆動部と、前記第１のスイッチング素子及び前記第１の駆動部を異常状態の動作から保護する第１の保護動作を実行する第１の保護部と、前記第１のスイッチング素子に入力される電圧の大きさを調整する第２のスイッチング素子と、前記第２のスイッチング素子を駆動する第２の駆動部と、前記第２のスイッチング素子を異常状態の動作から保護する第２の保護動作を実行する第２の保護部とを備え、前記第２の保護部は、前記第２のスイッチング素子が異常状態で動作している場合に前記第２の保護動作を実行し、前記第１の保護部が前記第１の保護動作を実行しているか否かに関わらず前記第２の保護動作を実行しない。
【発明の効果】
【0009】
本発明の一態様によれば、保護動作が働いた場合でもスイッチング素子に入力される電圧の上昇を防止することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の第１実施形態による半導体モジュールの概略構成の一例を示すブロック図である。
【図2】本発明の第１実施形態による半導体モジュールに備えられたゲート駆動ユニット及びブレーキユニットの概略構成の一例を示す回路図である。
【図3】本発明の第２実施形態による半導体モジュールに備えられたゲート駆動ユニット及びブレーキユニットの概略構成の一例を示す回路図である。
【発明を実施するための形態】
【0011】
本発明の各実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【0012】
〔第１実施形態〕
以下、本発明の第１実施形態による半導体モジュールは、インバータ装置として機能するインテリジェントパワーモジュールを例にとって説明するが、第１実施形態による半導体モジュールは、当該インテリジェントパワーモジュールに限られず、コンバータ装置やモジュラーマルチレベル変換器などとして機能するインテリジェントパワーモジュールにも適用できる。
以下、本発明の第１実施形態による半導体モジュールは、インバータ装置として機能するインテリジェントパワーモジュールを例にとって説明するが、第１実施形態による半導体モジュールは、当該インテリジェントパワーモジュールに限られず、コンバータ装置やモジュラーマルチレベル変換器などとして機能するインテリジェントパワーモジュールにも適用できる。
【0013】
本発明の第１実施形態による半導体モジュールについて図１及び図２を用いて説明する。まず、本実施形態による半導体モジュール１の全体構成の一例について図１を用いて説明する。図１は、本実施形態による半導体モジュール１の概略構成の一例を示すブロック図である。図１では、理解を容易にするため、半導体モジュール１に接続された制御装置２１、交流電源部２２、平滑用コンデンサ２３及び駆動対象のモータ２４が併せて図示されている。
【0014】
（半導体モジュールの全体構成）
図１に示すように、本実施形態による半導体モジュール１は、交流電源部２２に接続されている。交流電源部２２は例えば、三相交流電源（不図示）と、三相交流電源から入力される三相交流電力を全波整流する整流回路（不図示）とを有している。半導体モジュール１は、当該整流回路で整流された電力を平滑化する平滑用コンデンサ２３に接続されている。当該整流回路は、具体的な構成の図示は省略するが例えば６つのダイオードをフルブリッジ接続して構成されるか又は６つのスイッチング素子をフルブリッジ接続して構成されている。
図１に示すように、本実施形態による半導体モジュール１は、交流電源部２２に接続されている。交流電源部２２は例えば、三相交流電源（不図示）と、三相交流電源から入力される三相交流電力を全波整流する整流回路（不図示）とを有している。半導体モジュール１は、当該整流回路で整流された電力を平滑化する平滑用コンデンサ２３に接続されている。当該整流回路は、具体的な構成の図示は省略するが例えば６つのダイオードをフルブリッジ接続して構成されるか又は６つのスイッチング素子をフルブリッジ接続して構成されている。
【0015】
交流電源部２２の正極側（すなわち当該整流回路の正極出力端子）に正極側ラインＬｐが接続され、交流電源部２２の負極側（すなわち当該整流回路の負極出力端子）に負極側ラインＬｎが接続されている。正極側ラインＬｐ及び負極側ラインＬｎ間に平滑用コンデンサ２３が接続されている。半導体モジュール１は、正極側ラインＬｐ及び負極側ラインＬｎ間に印加された直流電圧を三相（Ｕ相、Ｖ相及びＷ相）交流電圧に変換するインバータ装置として機能するインテリジェントパワーモジュールで構成されている。半導体モジュール１には、半導体モジュール１を制御する制御装置２１が接続されている。半導体モジュール１及び制御装置２１によって電力変換装置が構成される。
【0016】
図１に示すように、半導体モジュール１は、正極側ラインＬｐが接続される正極側電源入力端子Ｔｐと、負極側ラインＬｎに接続される負極側電源入力端子Ｔｎとを有している。半導体モジュール１は、正極側電源入力端子Ｔｐと負極側電源入力端子Ｔｎとの間に直列に接続された半導体素子３ｕ及び半導体素子３ｘを有している。半導体モジュール１は、正極側電源入力端子Ｔｐと負極側電源入力端子Ｔｎとの間に直列に接続された半導体素子３ｖ及び半導体素子３ｙを有している。半導体モジュール１は、正極側電源入力端子Ｔｐと負極側電源入力端子Ｔｎとの間に直列に接続された半導体素子３ｗ及び半導体素子３ｚを有している。
【0017】
半導体素子３ｕ及び半導体素子３ｘは、Ｕ相出力アームを構成している。半導体素子３ｖ及び半導体素子３ｙは、Ｖ相出力アームを構成している。半導体素子３ｗ及び半導体素子３ｚは、Ｗ相出力アームを構成している。半導体素子３ｕ，３ｖ，３ｗは、正極側電源入力端子Ｔｐを介して正極側ラインＬｐに接続され、上アーム（上相）部を構成する。半導体素子３ｘ，３ｙ，３ｚは、負極側電源入力端子Ｔｎを介して負極側ラインＬｎに接続され、下アーム（下相）部を構成する。
【0018】
半導体素子３ｕは、ＩＧＢＴ３１ｕと、ＩＧＢＴ３１ｕに逆並列に接続された還流ダイオード３２ｕとを有している。本実施形態では、ＩＧＢＴ３１ｕ及び還流ダイオード３２ｕは、同一の半導体チップに形成されているが、互いに異なる半導体チップに形成されていてもよい。半導体素子３ｖは、ＩＧＢＴ３１ｖと、ＩＧＢＴ３１ｖに逆並列に接続された還流ダイオード３２ｖとを有している。本実施形態では、ＩＧＢＴ３１ｖ及び還流ダイオード３２ｖは、例えば同一の半導体チップに形成されていが、互いに異なる半導体チップに形成されていてもよい。半導体素子３ｗは、ＩＧＢＴ３１ｗと、ＩＧＢＴ３１ｗに逆並列に接続された還流ダイオード３２ｗとを有している。本実施形態では、ＩＧＢＴ３１ｗ及び還流ダイオード３２ｗは、例えば同一の半導体チップに形成されていが、互いに異なる半導体チップに形成されていてもよい。
【0019】
ＩＧＢＴ３１ｕ，３１ｖ，３１ｗのそれぞれのコレクタＣ及び還流ダイオード３２ｕ，３２ｖ，３２ｗのそれぞれのカソードＫは、互いに接続され、正極側電源入力端子Ｔｐに接続されている。ＩＧＢＴ３１ｕ，３１ｖ，３１ｗのそれぞれのエミッタＥ及び還流ダイオード３２ｕ，３２ｖ，３２ｗのそれぞれのアノードＡは、互いに接続されている。ＩＧＢＴ３１ｕ，３１ｖ，３１ｗのそれぞれは、自己（すなわちＩＧＢＴ３１ｕ，３１ｖ，３１ｗ）に流れる電流を検知するための電流検知素子Ｓ（詳細は後述）を有している。
【0020】
半導体素子３ｘは、ＩＧＢＴ３１ｘと、ＩＧＢＴ３１ｘに逆並列に接続された還流ダイオード３２ｘとを有している。本実施形態では、ＩＧＢＴ３１ｘ及び還流ダイオード３２ｘは、同一の半導体チップに形成されているが、互いに異なる半導体チップに形成されていてもよい。半導体素子３ｙは、ＩＧＢＴ３１ｙと、ＩＧＢＴ３１ｙに逆並列に接続された還流ダイオード３２ｙとを有している。本実施形態では、ＩＧＢＴ３１ｙ及び還流ダイオード３２ｙは、例えば同一の半導体チップに形成されていが、互いに異なる半導体チップに形成されていてもよい。半導体素子３ｚは、ＩＧＢＴ３１ｚと、ＩＧＢＴ３１ｚに逆並列に接続された還流ダイオード３２ｚとを有している。本実施形態では、ＩＧＢＴ３１ｚ及び還流ダイオード３２ｚは、例えば同一の半導体チップに形成されていが、互いに異なる半導体チップに形成されていてもよい。
【0021】
ＩＧＢＴ３１ｘのコレクタＣ及び還流ダイオード３２ｘのカソードＫは、互いに接続されている。ＩＧＢＴ３１ｘのコレクタＣ及び還流ダイオード３２ｘのカソードＫは、ＩＧＢＴ３１ｕのエミッタＥ及び還流ダイオード３２ｕのアノードＡに接続されている。ＩＧＢＴ３１ｙのコレクタＣ及び還流ダイオード３２ｙのカソードＫは、ＩＧＢＴ３１ｖのエミッタＥ及び還流ダイオード３２ｖのアノードＡに接続されている。ＩＧＢＴ３１ｚのコレクタＣ及び還流ダイオード３２ｚのカソードＫは、ＩＧＢＴ３１ｗのエミッタＥ及び還流ダイオード３２ｗのアノードＡに接続されている。ＩＧＢＴ３１ｘ，３１ｙ，３１ｚのそれぞれのエミッタＥ及び還流ダイオード３２ｘ，３２ｙ，３２ｚのそれぞれのアノードＡは、互いに接続され、負極側電源入力端子Ｔｎに接続されている。ＩＧＢＴ３１ｘ，３１ｙ，３１ｚのそれぞれは、自己（すなわちＩＧＢＴ３１ｘ，３１ｙ，３１ｚ）に流れる電流を検知するための電流検知素子Ｓ（詳細は後述）を有している。
【0022】
半導体素子３ｕは、例えばシリコンで形成されたダイオードで構成された温度検知素子３３ｕを有している。温度検知素子３３ｕのアノードは、保護部４２ｕ（詳細は後述）に接続され、温度検知素子３３ｕのカソードは、基準電位端子（例えばグランド端子）に接続されている。半導体素子３ｖは、例えばシリコンで形成されたダイオードで構成された温度検知素子３３ｖを有している。温度検知素子３３ｖのアノードは、保護部４２ｖ（詳細は後述）に接続され、温度検知素子３３ｖのカソードは、基準電位端子（例えばグランド端子）に接続されている。半導体素子３ｗは、例えばシリコンで形成されたダイオードで構成された温度検知素子３３ｗを有している。温度検知素子３３ｗのアノードは、保護部４２ｗ（詳細は後述）に接続され、温度検知素子３３ｗのカソードは、基準電位端子（例えばグランド端子）に接続されている。
【0023】
半導体素子３ｘは、例えばシリコンで形成されたダイオードで構成された温度検知素子３３ｘを有している。温度検知素子３３ｘのアノードは、保護部４２ｘ（詳細は後述）に接続され、温度検知素子３３ｘのカソードは、基準電位端子（例えばグランド端子）に接続されている。半導体素子３ｙは、例えばシリコンで形成されたダイオードで構成された温度検知素子３３ｙを有している。温度検知素子３３ｙのアノードは、保護部４２ｙ（詳細は後述）に接続され、温度検知素子３３ｙのカソードは、基準電位端子（例えばグランド端子）に接続されている。半導体素子３ｚは、例えばシリコンで形成されたダイオードで構成された温度検知素子３３ｚを有している。温度検知素子３３ｚのアノードは、保護部４２ｚ（詳細は後述）に接続され、温度検知素子３３ｚのカソードは、基準電位端子（例えばグランド端子）に接続されている。
【0024】
詳細は後述するが、半導体モジュール１は、温度検知素子３３ｕ，３３ｖ，３３ｗ，３３ｘ，３３ｙ，３３ｚの順方向電圧が温度に応じて変化する特性を利用して、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚの温度を検出する。
【0025】
ＩＧＢＴ３１ｕのエミッタＥ、還流ダイオード３２ｕのアノードＡ、ＩＧＢＴ３１ｘのコレクタＣ及び還流ダイオード３２ｘのカソードＫは、Ｕ相出力端子ＴＵに接続されている。Ｕ相出力端子ＴＵは、半導体モジュール１が交流電源部２２から入力された直流電圧を直流－交流変換して生成したＵ相の交流電圧が出力される端子である。
【0026】
ＩＧＢＴ３１ｖのエミッタＥ、還流ダイオード３２ｖのアノードＡ、ＩＧＢＴ３１ｙのコレクタＣ及び還流ダイオード３２ｙのカソードＫは、Ｖ相出力端子ＴＶに接続されている。Ｖ相出力端子ＴＶは、半導体モジュール１が交流電源部２２から入力された直流電圧を直流－交流変換して生成したＶ相の交流電圧が出力される端子である。
【0027】
ＩＧＢＴ３１ｗのエミッタＥ、還流ダイオード３２ｗのアノードＡ、ＩＧＢＴ３１ｚのコレクタＣ及び還流ダイオード３２ｚのカソードＫは、Ｗ相出力端子ＴＷに接続されている。Ｗ相出力端子ＴＷは、半導体モジュール１が交流電源部２２から入力された直流電圧を直流－交流変換して生成したＷ相の交流電圧が出力される端子である。
【0028】
図１に示すように、負荷となる例えばモータ２４は、半導体モジュール１に設けられたＵ相出力端子ＴＵ、Ｖ相出力端子ＴＶ及びＷ相出力端子ＴＷに接続されている。このため、半導体素子３ｕ，３ｖ，３ｗに設けられたＩＧＢＴ３１ｕ，３１ｖ，３１ｗのエミッタＥ及び還流ダイオード３２ｕ，３２ｖ，３２ｗのアノードＡ並びに半導体素子３ｘ，３ｙ，３ｚに設けられたＩＧＢＴ３１ｘ，３１ｙ，３１ｚのコレクタＣ及び還流ダイオード３２ｘ，３２ｙ，３２ｚのカソードＫは、モータ２４に接続される。
【0029】
このように、半導体モジュール１は、モータ（負荷の一例）２４に電力を供給するＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ（第１のスイッチング素子の一例）を備えている。本実施形態では、半導体モジュール１は、第１のスイッチング素子としてＩＧＢＴを備えているが、パワー金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）などの他のパワー半導体素子を備えていてもよい。
【0030】
図１に示すように、半導体モジュール１は、ＩＧＢＴ３１ｕを駆動するプリドライバ４１ｕ（第１の駆動部の一例）と、ＩＧＢＴ３１ｖを駆動するプリドライバ４１ｖ（第１の駆動部の一例）と、ＩＧＢＴ３１ｗを駆動するプリドライバ４１ｗ（第１の駆動部の一例）とを備えている。プリドライバ４１ｕの出力は、ＩＧＢＴ３１ｕのゲートＧに接続されている。プリドライバ４１ｖの出力は、ＩＧＢＴ３１ｖのゲートＧに接続されている。プリドライバ４１ｗの出力は、ＩＧＢＴ３１ｗのゲートＧに接続されている。
【0031】
半導体モジュール１は、ＩＧＢＴ３１ｘを駆動するプリドライバ４１ｘ（第１の駆動部の一例）と、ＩＧＢＴ３１ｙを駆動するプリドライバ４１ｙ（第１の駆動部の一例）と、ＩＧＢＴ３１ｚを駆動するプリドライバ４１ｚ（第１の駆動部の一例）とを備えている。プリドライバ４１ｘの出力は、ＩＧＢＴ３１ｘのゲートＧに接続されている。プリドライバ４１ｙの出力は、ＩＧＢＴ３１ｙのゲートＧに接続されている。プリドライバ４１ｚの出力は、ＩＧＢＴ３１ｚのゲートＧに接続されている。
【0032】
半導体モジュール１は、ＩＧＢＴ３１ｕ及びプリドライバ４１ｕを異常状態の動作から保護する第１の保護動作（詳細は後述）を実行する保護部４２ｕ（第１の保護部の一例）を備えている。半導体モジュール１は、ＩＧＢＴ３１ｖ及びプリドライバ４１ｖを異常状態の動作から保護する第１の保護動作（詳細は後述）を実行する保護部４２ｖ（第１の保護部の一例）を備えている。半導体モジュール１は、ＩＧＢＴ３１ｗ及びプリドライバ４１ｗを異常状態の動作から保護する第１の保護動作（詳細は後述）を実行する保護部４２ｗ（第１の保護部の一例）を備えている。
【0033】
半導体モジュール１は、ＩＧＢＴ３１ｘ及びプリドライバ４１ｘを異常状態の動作から保護する第１の保護動作（詳細は後述）を実行する保護部４２ｘ（第１の保護部の一例）を備えている。半導体モジュール１は、ＩＧＢＴ３１ｙ及びプリドライバ４１ｙを異常状態の動作から保護する第１の保護動作（詳細は後述）を実行する保護部４２ｙ（第１の保護部の一例）を備えている。半導体モジュール１は、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚを異常状態の動作から保護する第１の保護動作（詳細は後述）を実行する保護部４２ｚ（第１の保護部の一例）を備えている。
【0034】
保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚには、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚの電流検知素子Ｓと、半導体素子３ｕ，３ｖ，３ｗ，３ｘ，３ｙ，３ｗに設けられた温度検知素子３３ｕ，３３ｖ，３３ｗ，３３ｘ，３３ｙ，３３ｚとが接続されている。
【0035】
ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚの異常状態の動作には、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚの過電流状態での動作及び高温状態での動作が含まれる。詳細は後述するが、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚは、電流検知素子Ｓから入力される検知電流Ｉｓｕ，Ｉｓｖ，Ｉｓｗ，Ｉｓｘ，Ｉｓｙ，Ｉｓｚを用いて当該過電流状態を検出する。保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚは、温度検知素子３３ｕ，３３ｖ，３３ｗ，３３ｘ，３３ｙ，３３ｚから入力される検知電圧Ｖｔｕ，Ｖｔｖ，Ｖｔｗ，Ｖｔｘ，Ｖｔｙ，Ｖｔｚを用いて当該高温状態を検出する。
【0036】
プリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚの異常状態の動作には、プリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚが動作するための電源電圧ＶＣＣが動作可能な所定電圧（絶対最大定格電圧よりも高い電圧）よりも低い状態での動作が含まれる。詳細は後述するが、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚは、半導体モジュール１の外部から入力される電源電圧ＶＣＣの電圧レベルを判定する判定部としての比較器４２２ｇ－１（図１では不図示、図２参照）を有し、電源電圧ＶＣＣの電圧レベルを監視するように構成されている。
【0037】
第１の保護動作には、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚの少なくとも１つが異常状態で動作している場合又はプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚの少なくとも１つが異常状態で動作している場合に、異常動作しているＩＧＢＴ又はプリドライバに対応する保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺの生成及び出力が含まれる。例えば、ＩＧＢＴ３１ｚが異常状態で動作している場合には、ゲート駆動ユニット４ｚに設けられた保護部４２ｚは、保護信号ＳａｅＺを生成して出力する。保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺの詳細については後述する。
【0038】
プリドライバ４１ｕ及び保護部４２ｕによってゲート駆動ユニット４ｕが構成され、プリドライバ４１ｖ及び保護部４２ｖによってゲート駆動ユニット４ｖが構成され、プリドライバ４１ｗ及び保護部４２ｗによってゲート駆動ユニット４ｗが構成されている。このため、半導体モジュール１は、プリドライバ４１ｕ及び保護部４２ｕを有するゲート駆動ユニット４ｕと、プリドライバ４１ｖ及び保護部４２ｖを有するゲート駆動ユニット４ｖと、プリドライバ４１ｗ及び保護部４２ｗを有するゲート駆動ユニット４ｗとを備える。
【0039】
プリドライバ４１ｘ及び保護部４２ｘによってゲート駆動ユニット４ｘが構成され、プリドライバ４１ｙ及び保護部４２ｙによってゲート駆動ユニット４ｙが構成され、プリドライバ４１ｘ及び保護部４２ｘによってゲート駆動ユニット４ｘが構成されている。このため、半導体モジュール１は、プリドライバ４１ｘ及び保護部４２ｘを有するゲート駆動ユニット４ｘと、プリドライバ４１ｙ及び保護部４２ｙを有するゲート駆動ユニット４ｙと、プリドライバ４１ｚ及び保護部４２ｚを有するゲート駆動ユニット４ｚとを備える。
【0040】
ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚは、駆動・保護用回路に相当する。ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚの具体的な構成については後述する。
【0041】
図１に示すように、半導体モジュール１は、半導体素子３ｄｂに設けられてＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚに入力される電圧（すなわち交流電源部２２から入力される直流電圧）の大きさを調整するＩＧＢＴ３１ｄｂ（第２のスイッチング素子の一例）を備えている。半導体モジュール１は、ＩＧＢＴ３１ｄｂに接続された還流ダイオード３２ｄｂを備えている。
【0042】
具体的には、ＩＧＢＴ３１ｄｂのコレクタＣは、還流ダイオード３２ｄｂのアノードＡに接続されている。ＩＧＢＴ３１ｄｂのエミッタＥは、負極側電源入力端子Ｔｎに接続されている。還流ダイオード３２ｄｂのカソードＫは、正極側電源入力端子Ｔｐに接続されている。このため、還流ダイオード３２ｄｂ及びＩＧＢＴ３１ｄｂは、正極側電源入力端子Ｔｐ及び負極側電源入力端子Ｔｎの間に直列に接続されている。なお、ＩＧＢＴ３１ｄｂのエミッタＥは、ＩＧＢＴ３１ｘ，３１ｙ，３１ｚのそれぞれのエミッタＥ及び還流ダイオード３２ｘ，３２ｙ，３２ｚのそれぞれのアノードＡにも接続されている。還流ダイオード３２ｄｂのカソードＫは、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗのそれぞれのコレクタＣ及び還流ダイオード３２ｕ，３２ｖ，３２ｗのそれぞれのカソードＫにも接続されている。
【0043】
ＩＧＢＴ３１ｄｂは、自己（すなわちＩＧＢＴ３１ｄｂ）に流れる電流を検知するための電流検知素子Ｓ（詳細は後述）を有している。また、半導体素子３ｄｂは、例えばシリコンで形成されたダイオードで構成された温度検知素子３３ｄｂを有している。温度検知素子３３ｄｂのアノードは、保護部４２ｄｂ（詳細は後述）に接続され、温度検知素子３３ｄｂのカソードは、基準電位端子（例えばグランド端子）に接続されている。詳細は後述するが、半導体モジュール１は、温度検知素子３３ｄｂの順方向電圧が温度に応じて変化する特性を利用して、ＩＧＢＴ３１ｄｂの温度を検出する。
【0044】
図１に示すように、半導体モジュール１は、ＩＧＢＴ３１ｄｂを駆動するプリドライバ４１ｄｂ（第２の駆動部の一例）と、ＩＧＢＴ３１ｄｂを異常状態の動作から保護する第２の保護動作を実行する保護部４２ｄｂ（第２の保護部の一例）とを備えている。保護部４２ｄｂには、ＩＧＢＴ３１ｄｂの電流検知素子Ｓと、半導体素子３ｄｂに設けられた温度検知素子３３ｄｂとが接続されている。
【0045】
ＩＧＢＴ３１ｄｂの異常状態の動作には、ＩＧＢＴ３１ｄｂの過電流状態での動作及び高温状態での動作が含まれる。詳細は後述するが、保護部４２ｄｂは、ＩＧＢＴ３１ｄｂの電流検知素子Ｓから入力される検知電流Ｉｓｄｂを用いて当該過電流状態を検出する。保護部４２ｄｂは、温度検知素子３３ｄｂから入力される検知電圧Ｖｔｄｂを用いて当該高温状態を検出する。
【0046】
本実施形態では、保護部４２ｄｂは、ＩＧＢＴ３１ｄｂの保護の他に、プリドライバ４１ｄｂを異常状態の動作から保護するために第２の保護動作を実行するように構成されている。プリドライバ４１ｄｂの異常状態の動作には、プリドライバ４１ｄｂが動作するための電源電圧ＶＣＣが動作可能な最低電圧よりも低い状態での動作が含まれる。詳細は後述するが、保護部４２ｄｂは、半導体モジュール１の外部から入力される電源電圧ＶＣＣの電圧レベルを判定する判定部としての比較器４２２ｇ－２（図１では不図示、図２参照）を有し、電源電圧ＶＣＣの電圧レベルを監視するように構成されている。
【0047】
本実施形態では、第２の保護動作には、ＩＧＢＴ３１ｄｂが異常状態で動作している場合又はプリドライバ４１ｄｂが異常状態で動作している場合に、保護信号ＳａｅＤＢの生成及び出力が含まれる。保護信号ＳａｅＤＢの詳細については後述する。
【0048】
プリドライバ４１ｄｂ及び保護部４２ｄｂによってブレーキユニット４ｄｂが構成されている。このため、半導体モジュール１は、プリドライバ４１ｄｂ及び保護部４２ｄｂを有するブレーキユニット４ｄｂを備える。
【0049】
図１に示すように、半導体モジュール１は、回生電力用端子Ｔｄｂを備えている。回生電力用端子Ｔｄｂは、ＩＧＢＴ３１ｄｂのカソードＣ及び還流ダイオード３２ｄｂのアノードに接続されている。回生電力用端子Ｔｄｂ及び正極側電源入力端子Ｔｐの間には、抵抗素子２６が接続されている。抵抗素子２６の一端子は、正極側電源入力端子Ｔｐに接続され、抵抗素子２６の他端子は、回生電力用端子Ｔｄｂに接続されている。このため、抵抗素子２６は、回生電力用端子Ｔｄｂ及び正極側電源入力端子Ｔｐの間で還流ダイオード３２ｄｂと並列に接続されている。抵抗素子２６は、正極側電源入力端子Ｔｐ及び負極側電源入力端子Ｔｎの間でＩＧＢＴ３１ｄｂと直列に接続されている。
【0050】
制御装置２１は、正極側電源入力端子Ｔｐ及び負極側電源入力端子Ｔｎのそれぞれの電位を監視している。制御装置２１は、正極側電源入力端子Ｔｐ及び負極側電源入力端子Ｔｎの電位差、すなわち直列接続されたＩＧＢＴ３１ｕ及びＩＧＢＴ３１ｘ、直列接続されたＩＧＢＴ３１ｖ及びＩＧＢＴ３１ｙ及び直列接続されたＩＧＢＴ３１ｗ及びＩＧＢＴ３１ｚのそれぞれに入力される電圧が所定値（例えば定格電圧の電圧値）を越えると、ＩＧＢＴ３１ｄｂを駆動するプリドライバ４１ｄｂに所定周期で信号レベルがハイレベル及び低レベルを繰り返す入力信号ＩｎＤＢ（詳細は後述）を出力する。プリドライバ４１ｄｂは、ＩＧＢＴ３１ｄｂを断続導通させ、モータ２４から交流電源部２２側へ送られる回生電流を抵抗素子２６を介しバイパスして消費させる。これにより、半導体モジュール１は、正極側電源入力端子Ｔｐ及び負極側電源入力端子Ｔｎの電位差が定格電圧を超えることを防止し、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚに耐圧破壊が発生することを防止できる。
【0051】
詳細は後述するが、保護部４２ｄｂは、ＩＧＢＴ３１ｄｂが異常状態で動作している場合に第２の保護動作を実行し、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚが第１の保護動作を実行しているか否かに関わらず第２の保護動作を実行しない。これにより、半導体モジュール１は、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ及びプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚの少なくとも１つが異常状態で動作していてもブレーキユニット４ｄｂに設けられた保護部４２ｄｂが第２の保護動作を実行しないため、ＩＧＢＴ３１ｄｂは通常の動作を継続する。その結果、半導体モジュール１は、保護動作が働いた場合でもＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚに入力される電圧の上昇を防止することができる。
【0052】
一方、ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚに設けられた保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚは、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ及びプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚの少なくとも一方が異常状態で動作している場合又は保護部４２ｄｂが第２の保護動作を実行している場合に第１の保護動作を実行する。これにより、半導体モジュール１は、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ，３１ｄｂ、プリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚ，４１ｄｂの少なくとも１つが異常状態で動作している場合に、第１の保護動作を実行し、異常状態か否かに関わらずＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚの動作を停止することができる。その結果、半導体モジュール１は、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚの過電流状態での動作や高温状態での動作を停止できるので、半導体素子３ｕ，３ｖ，３ｗ，３ｘ，３ｙ，３ｚの破損を防止できる。
【0053】
図１に示すように、半導体モジュール１は、電源電圧ＶＣＣが入力される電源入力端子Ｔｖｃｕ，Ｔｖｃｖ，Ｔｖｃｗを備えている。電源入力端子Ｔｖｃｕは、ゲート駆動ユニット４ｕに接続され、電源入力端子Ｔｖｃｖは、ゲート駆動ユニット４ｖに接続され、電源入力端子Ｔｖｃｗは、ゲート駆動ユニット４ｗに接続されている。これにより、ゲート駆動ユニット４ｕ，４ｖ，４ｗには、電源入力端子Ｔｖｃｕ，Ｔｖｃｖ，Ｔｖｃｗを介して電源電圧ＶＣＣが入力される。
【0054】
半導体モジュール１は、上相基準電位端子Ｔｇｄｕ，Ｔｇｄｖ，Ｔｇｄｗを備えている。上相基準電位端子Ｔｇｄｕは、ゲート駆動ユニット４ｕに接続され、上相基準電位端子Ｔｇｄｖは、ゲート駆動ユニット４ｖに接続され、上相基準電位端子Ｔｇｄｗは、ゲート駆動ユニット４ｗに接続されている。これにより、ゲート駆動ユニット４ｕ，４ｖ，４ｗに設けられたプリドライバ４１ｕ，４１ｖ，４１ｗ及び保護部４２ｕ，４２ｖ，４２ｗの基準電位は、同電位に設定される。
【0055】
半導体モジュール１は、電源入力端子Ｔｖｃを備えている。電源入力端子Ｔｖｃは、半導体モジュール１の内部に形成された配線によってゲート駆動ユニット４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂに接続されている。これにより、ゲート駆動ユニット４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂの電源電圧は、共通化される。
【0056】
半導体モジュール１は、基準電位端子Ｔｇｄを備えている。基準電位端子Ｔｇｄは、半導体モジュール１の内部に形成された配線によってゲート駆動ユニット４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂに接続されている。これにより、ゲート駆動ユニット４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂの基準電位は、同電位に設定される。
【0057】
基準電位端子Ｔｇｄは、基準電位として例えばグランド（ＧＮＤ）に接続されている。電源入力端子Ｔｖｃと基準電位端子Ｔｇｄとの間には、定電圧源２５が接続されている。定電圧源２５の正極側は電源入力端子Ｔｖｃに接続され、定電圧源２５の負極側には基準電位端子Ｔｇｄが接続されている。このため、電源入力端子Ｔｖｃと基準電位端子Ｔｇｄとの間には、定電圧源２５が生成する電源電圧ＶＤＤが印加される。したがって、ゲート駆動ユニット４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂには、電源入力端子Ｔｖｃ及び基準電位端子Ｔｇｄを介して定電圧源２５が生成する電源電圧ＶＤＤが入力される。このため、ゲート駆動ユニット４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂは、定電圧源２５を電源として動作する。電源電圧ＶＤＤは、例えば電源電圧ＶＣＣと同じ電圧値を有している。
【0058】
基準電位端子Ｔｇｄは、半導体モジュール１の内部に形成された配線によって上相基準電位端子Ｔｇｄｕ，Ｔｇｄｖ，Ｔｇｄｗに接続されている。これにより、ゲート駆動ユニット４ｕ，４ｖ，４ｗと、ゲート駆動ユニット４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂとは、同電位（例えばグランドの電位）に設定される。また、定電圧源２５が出力する電圧を電源電圧ＶＣＣと同じ電圧とすることにより、ゲート駆動ユニット４ｕ，４ｖ，４ｗと、ゲート駆動ユニット４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂとは、同一の電圧値の電源電圧で動作する。
【0059】
図１に示すように、ゲート駆動ユニット４ｕは、半導体モジュール１に設けられた信号入力端子ＴｉｎＵに接続されている。信号入力端子ＴｉｎＵは、制御装置２１に接続されている。これにより、制御装置２１から出力される入力信号ＩｎＵは、信号入力端子ＴｉｎＵを介してゲート駆動ユニット４ｕに設けられたプリドライバ４１ｕに入力される。プリドライバ４１ｕは、入力信号ＩｎＵを用いてＩＧＢＴ３１ｕを駆動するためのゲート駆動信号ＳｇＵを生成する。プリドライバ４１ｕから出力されるゲート駆動信号ＳｇＵは、ＩＧＢＴ３１ｕのゲートＧに入力される。
【0060】
ゲート駆動ユニット４ｖは、半導体モジュール１に設けられた信号入力端子ＴｉｎＶに接続されている。信号入力端子ＴｉｎＶは、制御装置２１に接続されている。これにより、制御装置２１から出力される入力信号ＩｎＶは、信号入力端子ＴｉｎＶを介してゲート駆動ユニット４ｖに設けられたプリドライバ４１ｖに入力される。プリドライバ４１ｖは、入力信号ＩｎＶを用いてＩＧＢＴ３１ｖを駆動するためのゲート駆動信号ＳｇＶを生成する。プリドライバ４１ｖから出力されるゲート駆動信号ＳｇＶは、ＩＧＢＴ３１ｖのゲートＧに入力される。
【0061】
ゲート駆動ユニット４ｗは、半導体モジュール１に設けられた信号入力端子ＴｉｎＷに接続されている。信号入力端子ＴｉｎＷは、制御装置２１に接続されている。これにより、制御装置２１から出力される入力信号ＩｎＷは、信号入力端子ＴｉｎＷを介してゲート駆動ユニット４ｗに設けられたプリドライバ４１ｗに入力される。プリドライバ４１ｗは、入力信号ＩｎＷを用いてＩＧＢＴ３１ｗを駆動するためのゲート駆動信号ＳｇＷを生成する。プリドライバ４１ｗから出力されるゲート駆動信号ＳｇＷは、ＩＧＢＴ３１ｗのゲートＧに入力される。
【0062】
ゲート駆動ユニット４ｘは、半導体モジュール１に設けられた信号入力端子ＴｉｎＸに接続されている。信号入力端子ＴｉｎＸは、制御装置２１に接続されている。これにより、制御装置２１から出力される入力信号ＩｎＸは、信号入力端子ＴｉｎＸを介してゲート駆動ユニット４ｘに設けられたプリドライバ４１ｘに入力される。プリドライバ４１ｘは、入力信号ＩｎＸを用いてＩＧＢＴ３１ｘを駆動するためのゲート駆動信号ＳｇＸを生成する。プリドライバ４１ｘから出力されるゲート駆動信号ＳｇＸは、ＩＧＢＴ３１ｘのゲートＧに入力される。
【0063】
ゲート駆動ユニット４ｙは、半導体モジュール１に設けられた信号入力端子ＴｉｎＹに接続されている。信号入力端子ＴｉｎＹは、制御装置２１に接続されている。これにより、制御装置２１から出力される入力信号ＩｎＹは、信号入力端子ＴｉｎＹを介してゲート駆動ユニット４ｙに設けられたプリドライバ４１ｙに入力される。プリドライバ４１ｙは、入力信号ＩｎＹを用いてＩＧＢＴ３１ｙを駆動するためのゲート駆動信号ＳｇＹを生成する。プリドライバ４１ｙから出力されるゲート駆動信号ＳｇＹは、ＩＧＢＴ３１ｙのゲートＧに入力される。
【0064】
ゲート駆動ユニット４ｚは、半導体モジュール１に設けられた信号入力端子ＴｉｎＺに接続されている。信号入力端子ＴｉｎＺは、制御装置２１に接続されている。これにより、制御装置２１から出力される入力信号ＩｎＺは、信号入力端子ＴｉｎＺを介してゲート駆動ユニット４ｚに設けられたプリドライバ４１ｚに入力される。プリドライバ４１ｚは、入力信号ＩｎＺを用いてＩＧＢＴ３１ｚを駆動するためのゲート駆動信号ＳｇＺを生成する。プリドライバ４１ｚから出力されるゲート駆動信号ＳｇＺは、ＩＧＢＴ３１ｚのゲートＧに入力される。
【0065】
ブレーキユニット４ｄｂは、半導体モジュール１に設けられた信号入力端子ＴｉｎＤＢに接続されている。信号入力端子ＴｉｎＤＢは、制御装置２１に接続されている。これにより、制御装置２１から出力される入力信号ＩｎＤＢは、信号入力端子ＴｉｎＤＢを介してブレーキユニット４ｄｂに設けられたプリドライバ４１ｄｂに入力される。プリドライバ４１ｄｂは、入力信号ＩｎＤＢを用いてＩＧＢＴ３１ｄｂを駆動するためのブレーキ駆動信号ＳｇＤＢを生成する。プリドライバ４１ｄｂから出力されるブレーキ駆動信号ＳｇＤＢは、ＩＧＢＴ３１ｄｂのゲートＧに入力される。
【0066】
図１に示すように、半導体モジュール１は、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚに接続され第２の保護動作が実行されているか否かを示す保護信号ＳａｅＤＢ（第２の保護信号の一例）を検出する信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚ（第１の信号検出端子の一例）を備えている。このため、半導体モジュール１は、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚ及び信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚの組を複数備えている。保護部４２ｕ及び信号検出端子Ｔａｅｕが組となり（すなわち接続され）、保護部４２ｖ及び信号検出端子Ｔａｅｖが組となり（すなわち接続され）、保護部４２ｗ及び信号検出端子Ｔａｅｗが組となっている（すなわち接続されている）。保護部４２ｘ及び信号検出端子Ｔａｅｘが組となり（すなわち接続され）、保護部４２ｙ及び信号検出端子Ｔａｅｙが組となり（すなわち接続され）、保護部４２ｚ及び信号検出端子Ｔａｅｚが組となっている（すなわち接続されている）。
【0067】
詳細は後述するが、信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚは、自己と組になっていない残余の保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚにおける第１の保護動作に基づく保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺ（第１の保護信号の一例）も検出する。具体的には、信号検出端子Ｔａｅｕは、自己（すなわち信号検出端子Ｔａｅｕ）と組になっていない保護部４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚにおける第１の保護動作に基づく保護信号ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺも検出する。
【0068】
信号検出端子Ｔａｅｖは、自己（すなわち信号検出端子Ｔａｅｖ）と組になっていない保護部４２ｕ，４２ｗ，４２ｘ，４２ｙ，４２ｚにおける第１の保護動作に基づく保護信号ＳａｅＵ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺも検出する。信号検出端子Ｔａｅｗは、自己（すなわち信号検出端子Ｔａｅｗ）と組になっていない保護部４２ｕ，４２ｖ，４２ｘ，４２ｙ，４２ｚにおける第１の保護動作に基づく保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺも検出する。
【0069】
信号検出端子Ｔａｅｘは、自己（すなわち信号検出端子Ｔａｅｘ）と組になっていない保護部４２ｕ，４２ｖ，４２ｗ，４２ｙ，４２ｚにおける第１の保護動作に基づく保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＹ，ＳａｅＺも検出する。信号検出端子Ｔａｅｙは、自己（すなわち信号検出端子Ｔａｅｙ）と組になっていない保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｚにおける第１の保護動作に基づく保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＺも検出する。信号検出端子Ｔａｅｚは、自己（すなわち信号検出端子Ｔａｅｚ）と組になっていない保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙにおける第１の保護動作に基づく保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹも検出する。
【0070】
半導体モジュール１は、信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚ及び保護部４２ｄｂに接続され、第１の保護動作が実行されているか否かを示す保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺ（第１の保護信号の一例）を検出する信号検出端子Ｔａｅｄｂ（第２の信号検出端子の一例）を備えている。
【0071】
保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚは、保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺを信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚに出力し、保護部４２ｄｂは、保護信号ＳａｅＤＢを信号検出端子Ｔａｅｄｂに出力する。信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚ，Ｔａｅｄｂは、半導体モジュール１の外部に設けられた配線（例えばワイヤ配線や半導体モジュール１が実装されるプリント回路基板に形成されたパターン配線）によって互いに接続されている。
【0072】
このため、保護部４２ｕから出力される保護信号ＳａｅＵは、信号検出端子Ｔａｅｕ及び当該配線を介して信号検出端子Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚに入力される。保護部４２ｖから出力される保護信号ＳａｅＶは、信号検出端子Ｔａｅｖ及び当該配線を介して信号検出端子Ｔａｅｕ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚ，Ｔａｅｄｂに入力される。保護部４２ｗから出力される保護信号ＳａｅＷは、信号検出端子Ｔａｅｗ及び当該配線を介して信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚ，Ｔａｅｄｂに入力される。
【0073】
保護部４２ｘから出力される保護信号ＳａｅＸは、信号検出端子Ｔａｅｘ及び当該配線を介して信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｙ，Ｔａｅｚ，Ｔａｅｄｂに入力される。保護部４２ｙから出力される保護信号ＳａｅＹは、信号検出端子Ｔａｅｙ及び当該配線を介して信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｚ，Ｔａｅｄｂに入力される。保護部４２ｚから出力される保護信号ＳａｅＺは、信号検出端子Ｔａｅｚ及び当該配線を介して信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｄｂに入力される。保護部４２ｄｂから出力される保護信号ＳａｅＤＢは、信号検出端子Ｔａｅｄｂ及び当該配線を介して信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚに入力される。
【0074】
これにより、信号検出端子Ｔａｅｕは、保護部４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚ，４２ｄｂから出力される保護信号ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺ，ＳａｅＤＢを検出することができる。信号検出端子Ｔａｅｖは、保護部４２ｕ，４２ｗ，４２ｘ，４２ｙ，４２ｚ，４２ｄｂから出力される保護信号ＳａｅＵ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺ，ＳａｅＤＢを検出することができる。信号検出端子Ｔａｅｗは、保護部４２ｕ，４２ｖ，４２ｘ，４２ｙ，４２ｚ，４２ｄｂから出力される保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺ，ＳａｅＤＢを検出することができる。
【0075】
また、信号検出端子Ｔａｅｘは、保護部４２ｕ，４２ｖ，４２ｗ，４２ｙ，４２ｚ，４２ｄｂから出力される保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＹ，ＳａｅＺ，ＳａｅＤＢを検出することができる。信号検出端子Ｔａｅｙは、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｚ，４２ｄｂから出力される保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＺ，ＳａｅＤＢを検出することができる。信号検出端子Ｔａｅｚは、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｄｂから出力される保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＤＢを検出することができる。
信号検出端子Ｔａｅｄｂは、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚから出力される保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺを検出することができる。
信号検出端子Ｔａｅｄｂは、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚから出力される保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺを検出することができる。
【0076】
詳細は後述するが、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚは、組となる信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚが自己以外の保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚ，４２ｄｂから出力された保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺ，ＳａｅＤＢを検出した場合には、第１の保護動作を実行する。このため、半導体モジュール１は、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚ，４２ｄｂ及びＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ，３１ｄｂのうちの少なくとも１つが異常状態で動作していると、残余の保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚ及びＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚの動作を停止することができる。これにより、半導体モジュール１は、異常状態で動作している保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚ，４２ｄｂ及びＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ，ＩＧＢＴ３１ｄｂに影響されて正常状態で動作している残余の保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚ及びＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚが異常状態での動作になってしまうことを防止できる。
【0077】
また、詳細は後述するが、保護部４２ｄｂは、信号検出端子Ｔａｅｄｂが保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚから出力された保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺを検出したとしても第２の保護動作を実行しない。このため、半導体モジュール１は、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚ、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚのうちの少なくとも１つが異常状態で動作していたとしても、ブレーキユニット４ｄｂによってＩＧＢＴ３１ｄｂを動作させて回生動作を継続することができる。これにより、半導体モジュール１は、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚ、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚのうちの少なくとも１つが異常状態で動作していたとしても、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚに入力される電圧（すなわち正極側電源入力端子Ｔｐに印加される電位及び負極側電源入力端子Ｔｎに印加される電位の電位差）が定格電圧よりも高くなることを防止できる。
【0078】
図１に示すように、半導体モジュール１は、制御装置２１に接続されたアラーム信号出力端子Ｔａｌｕと、アラーム信号出力端子Ｔａｌｕ及び保護部４２ｕとの間に設けられた抵抗素子１１ｕとを備えている。半導体モジュール１は、制御装置２１に接続されたアラーム信号出力端子Ｔａｌｖと、アラーム信号出力端子Ｔａｌｖ及び保護部４２ｖとの間に設けられた抵抗素子１１ｖとを備えている。半導体モジュール１は、制御装置２１に接続されたアラーム信号出力端子Ｔａｌｗと、アラーム信号出力端子Ｔａｌｗ及び保護部４２ｗとの間に設けられた抵抗素子１１ｗとを備えている。半導体モジュール１は、制御装置２１に接続されたアラーム信号出力端子Ｔａｌｍと、アラーム信号出力端子Ｔａｌｍ及び保護部４２ｘ，４２ｙ，４２ｚ，４２ｄｂとの間に設けられた抵抗素子１１ｍとを備えている。
【0079】
詳細は後述するが、保護部４２ｕは、第１の保護動作を実行した場合、アラーム信号Ｓａｌｕを抵抗素子１１ｕ及びアラーム信号出力端子Ｔａｌｕを介して制御装置２１に出力する。保護部４２ｖは、第１の保護動作を実行した場合、アラーム信号Ｓａｌｖを抵抗素子１１ｖ及びアラーム信号出力端子Ｔａｌｖを介して制御装置２１に出力する。保護部４２ｗは、第１の保護動作を実行した場合、アラーム信号Ｓａｌｗを抵抗素子１１ｗ及びアラーム信号出力端子Ｔａｌｗを介して制御装置２１に出力する。
【0080】
保護部４２ｘ，４２ｙ，４２ｚ，４２ｄｂのアラーム信号を出力する端子は、半導体モジュール１内部で互いに接続されている。このため、保護部４２ｘ，４２ｙ，４２ｚのうちの少なくとも１つが第１の保護動作を実行した場合又は保護部４２ｄｂが第２の保護動作を実行した場合、抵抗素子１１ｍ及びアラーム信号出力端子Ｔａｌｍを介してアラーム信号Ｓａｌｍが制御装置２１に入力される。
【0081】
制御装置２１は、アラーム信号が入力されると、半導体モジュール１からアラーム信号Ｓａｌｕ，Ｓａｌｖ，Ｓａｌｗ，Ｓａｌｍが入力されると、半導体モジュール１の使用者に異常状態が発生していることを例えば発光などの手段によって報知する。これにより、半導体モジュール１及び制御装置２１を備える電力変換装置は、半導体モジュール１が異常状態で動作していることを報知できる。
【0082】
（ゲート駆動ユニット及びブレーキユニットの構成）
次に、本実施形態による半導体モジュール１に備えられたゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂの概略構成について図１を参照しつつ図２を用いて説明する。ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚは、互いに同一の構成を有している。このため、以下、ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚの概略構成について、ゲート駆動ユニット４ｚを例にとって説明する。図２は、ゲート駆動ユニット４ｚ及びブレーキユニット４ｄｂの概略構成の一例を示す回路図である。図２では、理解を容易にするため、ゲート駆動ユニット４ｚの駆動対象であるＩＧＢＴ３１ｚを有する半導体素子３ｚと、ブレーキユニット４ｄｂの駆動対象であるＩＧＢＴ３１ｄｂを有する半導体素子３ｄｂと、還流ダイオード３２ｄｂと、定電圧源２５とが併せて図示されている。
次に、本実施形態による半導体モジュール１に備えられたゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂの概略構成について図１を参照しつつ図２を用いて説明する。ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚは、互いに同一の構成を有している。このため、以下、ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚの概略構成について、ゲート駆動ユニット４ｚを例にとって説明する。図２は、ゲート駆動ユニット４ｚ及びブレーキユニット４ｄｂの概略構成の一例を示す回路図である。図２では、理解を容易にするため、ゲート駆動ユニット４ｚの駆動対象であるＩＧＢＴ３１ｚを有する半導体素子３ｚと、ブレーキユニット４ｄｂの駆動対象であるＩＧＢＴ３１ｄｂを有する半導体素子３ｄｂと、還流ダイオード３２ｄｂと、定電圧源２５とが併せて図示されている。
【0083】
図２に示すように、ゲート駆動ユニット４ｚに設けられた保護部４２ｚは、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚの少なくとも一方が異常状態で動作しているか否かを検出する異常検出部４２２－１（第１の異常検出部の一例）を有している。保護部４２ｚは、異常検出部４２２－１での検出結果に基づいて保護信号ＳａｅＺ（第１の保護信号の一例）を生成する保護信号生成部４２３－１（第１の保護信号生成部の一例）を有している。保護部４２ｚは、信号検出端子Ｔａｅｚ（第１の信号検出端子の一例）で検出された保護信号ＳａｅＤＢ（第２の保護信号の一例）を用いて第２の保護動作が実行されているか否かを判定する判定部４２１－１（第１の判定部の一例）を有している。判定部４２１－１は、信号検出端子Ｔａｅｚで検出された保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹを用いて、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙにおいて第１の保護動作が実行されているか否かも判定するようになっている。
【0084】
図２に示すように、異常検出部４２２－１は、ＩＧＢＴ３１ｚに設けられた電流検知素子Ｓから出力される検知電流Ｉｓｚを検知電圧Ｖｓｚとして検出する電流検出部４２２ｃ－１を有している。電流検出部４２２ｃ－１は、例えば抵抗素子で構成されている。電流検出部４２２ｃ－１の一端子は、ＩＧＢＴ３１ｚに設けられた電流検知素子Ｓの電流出力端子に接続されている。電流検出部４２２ｃ－１の他端子は、基準電位端子Ｔｇｄに接続されている。電流検出部４２２ｃ－１は、検知電流Ｉｓｚが電流検出部４２２ｃ－１を流れることによって生じる電圧降下を検知電圧Ｖｓｚとして検出する。このように、電流検出部４２２ｃ－１は、検知電流Ｉｓｚを検知電圧Ｖｓｚとして検出することができる。
【0085】
異常検出部４２２－１は、ＩＧＢＴ３１ｚに設けられた電流検知素子Ｓ及び電流検出部４２２ｃ－１に接続された比較器４２２ａ－１と、比較電圧Ｖｚ１を生成する比較電圧生成部４２２ｂ－１とを有している。比較器４２２ａ－１は、例えばオペアンプで構成されている。比較電圧生成部４２２ｂ－１は、例えば直流電源で構成されている。比較器４２２ａ－１の非反転入力端子（＋）は、電流検出部４２２ｃ－１の一端子及びＩＧＢＴ３１ｚに設けられた電流検知素子Ｓの電流出力端子に接続されている。比較器４２２ａ－１の反転入力端子（－）は、比較電圧生成部４２２ｂ－１の正極側端子に接続されている。比較器４２２ａ－１の出力端子は、論理和ゲート（ＯＲゲート）４２２ｆ－１（詳細は後述）の３つの入力端子のうちの１つに接続されている。比較電圧生成部４２２ｂ－１の負極側端子は、基準電位端子Ｔｇｄに接続されている。
【0086】
比較電圧Ｖｚ１は例えば、ＩＧＢＴ３１ｚが流すことが可能な最大の電流（すなわちコレクタ－エミッタ間電流の絶対最大定格電流）に対応する検知電流Ｉｓｚを変換した検知電圧Ｖｓｚに設定されている。このため、比較器４２２ａ－１は、電流検出部４２２ｃ－１から入力される検知電圧Ｖｓｚが比較電圧Ｖｚ１よりも低い場合（すなわちＩＧＢＴ３１ｚが正常状態で動作している場合）には、ローレベルの信号レベルを有する比較信号Ｓｃ１－１をＯＲゲート４２２ｆ－１に出力する。一方、比較器４２２ａ－１は、電流検出部４２２ｃ－１から入力される検知電圧Ｖｓｚが比較電圧Ｖｚ１よりも高い場合（すなわちＩＧＢＴ３１ｚが異常状態で動作している場合）には、ハイレベルの信号レベルを有する比較信号Ｓｃ１－１をＯＲゲート４２２ｆ－１に出力する。
【0087】
図２に示すように、異常検出部４２２－１は、ＩＧＢＴ３１ｚに設けられた温度検知素子３３ｚに接続された比較器４２２ｄ－１と、比較電圧Ｖｚ２を生成する比較電圧生成部４２２ｅ－１とを有している。比較器４２２ｄ－１は、例えばオペアンプで構成されている。比較電圧生成部４２２ｅ－１は、例えば直流電源で構成されている。比較器４２２ａ－１の反転入力端子（－）は、温度検知素子３３ｚを構成するダイオードのアノードに接続されている。比較器４２２ｄ－１の非反転入力端子（＋）は、比較電圧生成部４２２ｅ－１の正極側端子に接続されている。比較器４２２ｄ－１の出力端子は、ＯＲゲート４２２ｆ－１の３つの入力端子のうちの１つに接続されている。比較電圧生成部４２２ｅ－１の負極側端子は、基準電位端子Ｔｇｄに接続されている。
【0088】
ところで、温度検知素子３３ｚを構成するダイオードは、シリコンで形成されている。一般的にシリコンのダイオードの順方向電圧は、周囲温度が低い場合よりも高い場合の方が低くなる。保護部４２ｚは、温度検知素子３３ｚのアノードに接続された定電流源（不図示）を有している。このため、当該定電流源から温度検知素子３３ｚに定電流が入力されている場合に、ＩＧＢＴ３１ｚの温度が上昇すると、温度検知素子３３ｚでの電圧降下が小さくなる。これにより、温度検知素子３３ｚで検出される検知電圧Ｖｔｚは、ＩＧＢＴ３１ｚの温度が高くなると低下する。したがって、比較器４２２ｄ－１は、温度検知素子３３ｚから入力されてＩＧＢＴ３１ｚの温度に応じて変化する検知電圧Ｖｔｚを用いることによって、ＩＧＢＴ３１ｚが絶対最大定格温度を越えた異常な温度で動作しているか否かを検出することができる。
【0089】
比較電圧Ｖｚ２は例えば、ＩＧＢＴ３１ｚが動作可能な最大の温度（すなわち絶対最大定格温度）に対応する検知電圧Ｖｔｚに設定されている。このため、比較器４２２ｄ－１は、温度検知素子３３ｚから入力される検知電圧Ｖｔｚが比較電圧Ｖｚ２よりも高い場合（すなわちＩＧＢＴ３１ｚが正常温度で動作している場合）には、ローレベルの信号レベルを有する比較信号Ｓｃ２－１をＯＲゲート４２２ｆ－１に出力する。一方、比較器４２２ｄ－１は、温度検知素子３３ｚから入力される検知電圧Ｖｔｚが比較電圧Ｖｚ２よりも低い場合（すなわちＩＧＢＴ３１ｚが異常温度で動作している場合）には、ハイレベルの信号レベルを有する比較信号Ｓｃ２－１をＯＲゲート４２２ｆ－１に出力する。
【0090】
図２に示すように、異常検出部４２２－１は、電源入力端子Ｔｖｃに接続された比較器４２２ｇ－１と、比較電圧Ｖｚ３を生成する比較電圧生成部４２２ｈ－１とを有している。比較器４２２ｇ－１は、例えばオペアンプで構成されている。比較電圧生成部４２２ｈ－１は、例えば直流電源で構成されている。比較器４２２ｇ－１の反転入力端子（－）は、電源入力端子Ｔｖｃに接続されている。比較器４２２ｇ－１の非反転入力端子（＋）は、比較電圧生成部４２２ｈ－１の正極側端子に接続されている。比較器４２２ｇ－１の出力端子は、ＯＲゲート４２２ｆ－１の３つの入力端子のうちの１つに接続されている。比較電圧生成部４２２ｈ－１の負極側端子は、基準電位端子Ｔｇｄに接続されている。
【0091】
比較電圧Ｖｚ３は例えば、プリドライバ４１ｚが動作可能な最小の電圧（すなわち絶対最小定格電圧）よりも高い電圧に設定されている。このため、比較器４２２ｇ－１は、定電圧源２５で生成されて電源入力端子Ｔｖｃに入力される電源電圧ＶＤＤが比較電圧Ｖｚ３よりも高い場合（すなわちプリドライバ４１ｚが正常な電源電圧で動作している場合）には、ローレベルの信号レベルを有する比較信号Ｓｃ３－１をＯＲゲート４２２ｆ－１に出力する。一方、比較器４２２ｇ－１は、定電圧源２５で生成されて電源入力端子Ｔｖｃに入力される電源電圧ＶＤＤが比較電圧Ｖｚ３よりも低い場合（すなわちプリドライバ４１ｚが異常な電源電圧で動作している場合）には、ハイレベルの信号レベルを有する比較信号Ｓｃ３－１をＯＲゲート４２２ｆ－１に出力する。
【0092】
図２に示すように、異常検出部４２２－１は、比較器４２２ａ－１，４２２ｄ－１，４２２ｇ－１に接続されたＯＲゲート４２２ｆ－１を有している。ＯＲゲート４２２ｆ－１は、３入力１出力の構成を有している。ＯＲゲート４２２ｆ－１の３つの入力端子のうちの１つには、比較器４２２ａ－１の出力端子が接続されている。ＯＲゲート４２２ｆ－１の残余の入力端子のうちの一方には、比較器４２２ｄ－１の出力端子が接続されている。ＯＲゲート４２２ｆ－１の残余の入力端子には、比較器４２２ｇ－１の出力端子が接続されている。このため、ＯＲゲート４２２ｆ－１には、比較器４２２ａ－１，４２２ｄ－１，４２２ｇ－１から出力される比較信号Ｓｃ１－１，Ｓｃ２－１，Ｓｃ３－１が入力される。
【0093】
ＯＲゲート４２２ｆ－１は、入力される比較信号Ｓｃ１－１，Ｓｃ２－１，Ｓｃ３－１の信号レベルを論理演算して得た演算信号Ｓｃａ－１を保護信号生成部４２３－１に出力する。ＯＲゲート４２２ｆ－１は、比較信号Ｓｃ１－１，Ｓｃ２－１，Ｓｃ３－１の信号レベルの全てがローレベルの場合（すなわちＩＧＢＴ３１ｚ及びプリドライバ４１ｚのいずれも異常状態で動作していない場合）には、ローレベルの信号レベルを有する演算信号Ｓｃａ－１を保護信号生成部４２３－１に出力する。一方、ＯＲゲート４２２ｆ－１は、比較信号Ｓｃ１－１，Ｓｃ２－１，Ｓｃ３－１の信号レベルの少なくとも１つがハイレベルの場合（すなわちＩＧＢＴ３１ｚ及びプリドライバ４１ｚの少なくとも１つが異常状態で動作している場合）には、ハイレベルの信号レベルを有する演算信号Ｓｃａ－１を保護信号生成部４２３－１に出力する。
【0094】
図２に示すように、保護信号生成部４２３－１は、ＯＲゲート４２２ｆ－１に接続された遅延フリップフロップ（ＤＦＦ）４２３ａ－１と、ＤＦＦ４２３ａ－１に接続されたトランジスタ４２３ｂ－１とを有している。トランジスタ４２３ｂ－１は、例えばＮ型のＭＯＳトランジスタで構成されている。ＤＦＦ４２３ａ－１の信号入力端子（Ｄ）には、ＯＲゲート４２２ｆ－１の出力端子が接続されている。ＤＦＦ４２３ａ－１の出力端子（Ｑ）は、トランジスタ４２３ｂ－１のゲートに接続されている。ＤＦＦ４２３ａ－１のクロック信号入力端子（Ｃ）には、クロック信号ＣＫ－１が入力されている。クロック信号ＣＫ－１は、制御装置２１（図１参照）から入力されてもよいし、クロック信号ＣＫ－１を生成する発振器を半導体モジュール１が有していてもよい。
【0095】
このため、ＤＦＦ４２３ａ－１は、ＯＲゲート４２２ｆ－１から入力される演算信号Ｓｃａ－１の信号レベルがハイレベルの場合にクロック信号ＣＫ－１が立ち上がると、ハイレベルの信号レベルを有する出力信号を出力端子（Ｑ）からトランジスタ４２３ｂ－１のゲートに出力する。一方、ＤＦＦ４２３ａ－１は、ＯＲゲート４２２ｆ－１から入力される演算信号Ｓｃａ－１の信号レベルがローレベルの場合にクロック信号ＣＫ－１が立ち上がると、ローレベルの信号レベルを有する出力信号を出力端子（Ｑ）からトランジスタ４２３ｂ－１のゲートに出力する。
【0096】
保護部４２ｚは、電源入力端子Ｔｖｃを電源として動作する定電流源４２４－１を有している。トランジスタ４２３ｂ－１のドレインは、定電流源４２４－１の出力端子に接続されている。トランジスタ４２３ｂ－１のソースは、基準電位端子Ｔｇｄに接続されている。トランジスタ４２３ｂ－１のゲートは、ＤＦＦ４２３ａ－１の出力端子（Ｑ）に接続されている。また、トランジスタ４２３ｂ－１のドレイン及び定電流源４２４－１の出力端子は、信号検出端子Ｔａｅｚに接続されている。
【0097】
このため、トランジスタ４２３ｂ－１は、オフ状態の場合に信号検出端子Ｔａｅｚと基準電位端子Ｔｇｄとを切断するため、信号検出端子Ｔａｅｚの電圧レベルをハイレベルに設定する。この場合、保護信号生成部４２３－１は、保護信号ＳａｅＺを信号検出端子Ｔａｅｚに出力しないので、信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ（図１参照）及び信号検出端子Ｔａｅｄｂは、保護信号ＳａｅＺを検出しない。一方、トランジスタ４２３ｂ－１は、オン状態の場合に信号検出端子Ｔａｅｚと基準電位端子Ｔｇｄとを接続するため、信号検出端子Ｔａｅｚの電圧レベルをローレベルに設定する。これにより、保護信号生成部４２３－１は、ローレベルの信号レベルを有する保護信号ＳａｅＺを信号検出端子Ｔａｅｚに出力するので、信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｄｂは、保護信号ＳａｅＺを検出する。
【0098】
上述のとおり、異常検出部４２２－１は、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚのいずれも異常状態で動作していない場合には、ＯＲゲート４２２ｆ－１からローレベルの信号レベルを有する演算信号Ｓｃａ－１をＤＦＦ４２３ａ－１の信号入力端子（Ｄ）に出力する。これにより、ＤＦＦ４２３ａ－１は、クロック信号ＣＫ－１が立ち上がることによってローレベルの信号レベルを有する出力信号をトランジスタ４２３ｂ－１のゲートに出力するので、トランジスタ４２３ｂ－１はオフ状態となる。このため、保護信号生成部４２３－１は、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚのいずれも異常状態で動作していない場合には、保護信号ＳａｅＺを信号検出端子Ｔａｅｚに出力しない。
【0099】
一方、異常検出部４２２－１は、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚの少なくとも一方が異常状態で動作している場合には、ＯＲゲート４２２ｆ－１からハイレベルの信号レベルを有する演算信号Ｓｃａ－１をＤＦＦ４２３ａ－１の信号入力端子（Ｄ）に出力する。これにより、ＤＦＦ４２３ａ－１は、クロック信号ＣＫ－１が立ち上がることによってハイレベルの信号レベルを有する出力信号をトランジスタ４２３ｂ－１のゲートに出力するので、トランジスタ４２３ｂ－１はオン状態となる。このため、保護信号生成部４２３－１は、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚの少なくとも一方が異常状態で動作している場合には、保護信号ＳａｅＺを信号検出端子Ｔａｅｚに出力する。
【0100】
図２に示すように、抵抗素子１１ｍは、一端子がアラーム信号出力端子Ｔａｌｍに接続され、他端子が定電流源４２４－１の出力端子及びトランジスタ４２３ｂ－１のドレインに接続された状態で半導体モジュール１に設けられている。このため、アラーム信号出力端子Ｔａｌｍは、抵抗素子１１ｍを介して信号検出端子Ｔａｅｚに接続されている。アラーム信号出力端子Ｔａｌｍは、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚのいずれも異常状態で動作していない場合には、電圧レベルをハイレベルに維持してアラーム信号Ｓａｌｍを制御装置２１（図１参照）に出力しない。一方、アラーム信号出力端子Ｔａｌｍは、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚの少なくとも一方が異常状態で動作している場合には、ローレベルの信号レベルを有するアラーム信号Ｓａｌｍを制御装置２１に出力する。
【0101】
図２に示すように、判定部４２１－１は、信号検出端子Ｔａｅｚに接続された比較器４２１ａ－１と、比較電圧Ｖｚ４を生成する比較電圧生成部４２１ｂ－１とを有している。比較器４２１ａ－１は、例えばオペアンプで構成されている。比較電圧生成部４２１ｂ－１は、例えば直流電源で構成されている。比較器４２１ａ－１の反転入力端子（－）は、信号検出端子Ｔａｅｚに接続されている。比較器４２１ａ－１の非反転入力端子（＋）は、比較電圧生成部４２１ｂ－１の正極側端子に接続されている。比較器４２１ａ－１の出力端子は、プリドライバ４１ｚに接続されている。比較電圧生成部４２１ｂ－１の負極側端子は、基準電位端子Ｔｇｄに接続されている。
【0102】
比較電圧Ｖｚ４は例えば、信号検出端子Ｔａｅｚで検出される保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＤＢの電圧レベルよりも高い電圧（例えば定電圧源２５が生成する電圧の電位と基準電位端子Ｔｇｄでの電位との電位差の中間電圧に設定されている。このため、比較器４２１ａ－１は、信号検出端子Ｔａｅｚで保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＤＢのいずれも検出されていない場合には、ローレベルの信号レベルを有する継続信号Ｓｃｎｚをプリドライバ４１ｚに出力する。一方、比較器４２１ａ－１は、信号検出端子Ｔａｅｚで保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＤＢのいずれか１つが検出されている場合には、ハイレベルの信号レベルを有する停止信号Ｓｓｐｚをプリドライバ４１ｚに出力する。
【0103】
詳細な説明は省略するが、プリドライバ４１ｚは、判定部４２１－１から継続信号Ｓｃｎｚが入力された場合は、信号入力端子ＴｉｎＺから入力される入力信号ＩｎＺの信号レベルに応じてゲート駆動信号ＳｇＺを生成する。一方、プリドライバ４１ｚは、判定部４２１－１から停止信号Ｓｓｐｚが入力された場合は、信号入力端子ＴｉｎＺから入力される入力信号ＩｎＺの信号レベルに関わらずＩＧＢＴ３１ｚがオフ状態となる信号レベルのゲート駆動信号ＳｇＺを生成する。
【0104】
このため、プリドライバ４１ｚは、信号検出端子Ｔａｅｚが保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＤＢのいずれも検出していない場合（すなわち判定部４２１－１からローレベルの信号レベルを有する継続信号Ｓｃｎｚが入力された場合）、信号入力端子ＴｉｎＺから入力される入力信号ＩｎＺの信号レベルに応じたゲート駆動信号ＳｇＺをＩＧＢＴ３１ｚのゲートＧに出力する。これにより、ＩＧＢＴ３１ｚは、信号検出端子Ｔａｅｚが保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＤＢのいずれも検出していない場合（すなわちＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｄｂ及びプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚのいずれも異常状態で動作していない場合）には、制御装置２１による制御に基づいて動作する。
【0105】
一方、プリドライバ４１ｚは、信号検出端子Ｔａｅｚが保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＤＢの少なくとも１つを検出した場合（すなわち判定部４２１－１から停止信号Ｓｓｐｚが入力された場合）、ＩＧＢＴ３１ｚをオフ状態とするためのゲート駆動信号ＳｇＺをＩＧＢＴ３１ｚのゲートＧに出力する。これにより、ＩＧＢＴ３１ｚは、信号検出端子Ｔａｅｚが保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＤＢの少なくとも１つを検出している場合（すなわちＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｄｂ及びプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚの少なくとも１つが異常状態で動作している場合）には、制御装置２１による制御とは無関係にオフ状態となる。
【0106】
上述のとおり、異常検出部４２２－１は、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚの少なくとも一方が異常状態で動作している場合、ハイレベルの信号レベルを有する演算信号Ｓｃａ－１を保護信号生成部４２３－１のＤＦＦ４２３ａ－１に出力する。このため、保護信号生成部４２３－１は、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚの少なくとも一方が異常状態で動作している場合にも判定部４２１－１に設けられた比較器４２１ａ－１の反転入力端子（－）の電圧レベルをローレベルにする。このため、判定部４２１－１に設けられた比較器４２１ａ－１は、異常検出部４２２－１においてＩＧＢＴ３１ｚ及びプリドライバ４１ｚの少なくとも一方が異常状態で動作している場合にもハイレベルの信号レベルを有する停止信号Ｓｓｐｚをプリドライバ４１ｚに出力する。これにより、プリドライバ４１ｚは、ＩＧＢＴ３１ｚ及びプリドライバ４１ｚの少なくとも一方が異常状態で動作している場合も、制御装置２１による制御とは無関係にＩＧＢＴ３１ｚをオフ状態に駆動する。
【0107】
次に、ブレーキユニット４ｄｂの構成について説明する。
図２に示すように、ブレーキユニット４ｄｂに設けられた保護部４２ｄｂは、ＩＧＢＴ３１ｄｂが異常状態で動作しているか否かを検出する異常検出部４２２－２（第２の異常検出部の一例）を有している。保護部４２ｄｂは、異常検出部４２２－２での検出結果に基づいて保護信号ＳａｅＤＢ（第２の保護信号の一例）を生成する保護信号生成部４２３－２（第２の保護信号生成部の一例）を有している。保護部４２ｄｂは、信号検出端子Ｔａｅｄｂ（第２の信号検出端子の一例）で検出された保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ、ＳａｅＺ（第１の保護信号の一例）を用いて第１の保護動作が実行されているか否かを判定する判定部４２１－２（第２の判定部の一例）を有している。
図２に示すように、ブレーキユニット４ｄｂに設けられた保護部４２ｄｂは、ＩＧＢＴ３１ｄｂが異常状態で動作しているか否かを検出する異常検出部４２２－２（第２の異常検出部の一例）を有している。保護部４２ｄｂは、異常検出部４２２－２での検出結果に基づいて保護信号ＳａｅＤＢ（第２の保護信号の一例）を生成する保護信号生成部４２３－２（第２の保護信号生成部の一例）を有している。保護部４２ｄｂは、信号検出端子Ｔａｅｄｂ（第２の信号検出端子の一例）で検出された保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ、ＳａｅＺ（第１の保護信号の一例）を用いて第１の保護動作が実行されているか否かを判定する判定部４２１－２（第２の判定部の一例）を有している。
【0108】
図２に示すように、異常検出部４２２－２は、ＩＧＢＴ３１ｄｂに設けられた電流検知素子Ｓから出力される検知電流Ｉｓｄｂを検知電圧Ｖｓｄｂとして検出する電流検出部４２２ｃ－２を有している。電流検出部４２２ｃ－２は、例えば抵抗素子で構成されている。電流検出部４２２ｃ－２の一端子は、ＩＧＢＴ３１ｄｂに設けられた電流検知素子Ｓの電流出力端子に接続されている。電流検出部４２２ｃ－２の他端子は、基準電位端子Ｔｇｄに接続されている。電流検出部４２２ｃ－２は、検知電流Ｉｓｄｂが電流検出部４２２ｃ－２を流れることによって生じる電圧降下を検知電圧Ｖｓｄｂとして検出する。このように、電流検出部４２２ｃ－２は、検知電流Ｉｓｄｂを検知電圧Ｖｓｄｂとして検出することができる。
【0109】
異常検出部４２２－２は、ＩＧＢＴ３１ｄｂに設けられた電流検知素子Ｓ及び電流検出部４２２ｃ－２に接続された比較器４２２ａ－２と、比較電圧Ｖｄｂ１を生成する比較電圧生成部４２２ｂ－２とを有している。比較器４２２ａ－２は、例えばオペアンプで構成されている。比較電圧生成部４２２ｂ－２は、例えば直流電源で構成されている。比較器４２２ａ－２の非反転入力端子（＋）は、電流検出部４２２ｃ－２の一端子及びＩＧＢＴ３１ｄｂに設けられた電流検知素子Ｓの電流出力端子に接続されている。比較器４２２ａ－２の反転入力端子（－）は、比較電圧生成部４２２ｂ－２の正極側端子に接続されている。比較器４２２ａ－２の出力端子は、論理和ゲート（ＯＲゲート）４２２ｆ－２（詳細は後述）の３つの入力端子のうちの１つに接続されている。比較電圧生成部４２２ｂ－２の負極側端子は、基準電位端子Ｔｇｄに接続されている。
【0110】
比較電圧Ｖｄｂ１は例えば、ＩＧＢＴ３１ｄｂが流すことが可能な最大の電流（すなわちコレクタ－エミッタ間電流の絶対最大定格電流）に対応する検知電流Ｉｓｄｂを変換した検知電圧Ｖｓｄｂに設定されている。このため、比較器４２２ａ－２は、電流検出部４２２ｃ－２から入力される検知電圧Ｖｓｄｂが比較電圧Ｖｄｂ１よりも低い場合（すなわちＩＧＢＴ３１ｄｂが正常状態で動作している場合）には、ローレベルの信号レベルを有する比較信号Ｓｃ１－２をＯＲゲート４２２ｆ－２に出力する。一方、比較器４２２ａ－２は、電流検出部４２２ｃ－２から入力される検知電圧Ｖｓｄｂが比較電圧Ｖｄｂ１よりも高い場合（すなわちＩＧＢＴ３１ｄｂが異常状態で動作している場合）には、ハイレベルの信号レベルを有する比較信号Ｓｃ１－２をＯＲゲート４２２ｆ－２に出力する。
【0111】
図２に示すように、異常検出部４２２－２は、ＩＧＢＴ３１ｄｂに設けられた温度検知素子３３ｄｂに接続された比較器４２２ｄ－２と、比較電圧Ｖｄｂ２を生成する比較電圧生成部４２２ｅ－２とを有している。比較器４２２ｄ－２は、例えばオペアンプで構成されている。比較電圧生成部４２２ｅ－２は、例えば直流電源で構成されている。比較器４２２ａ－２の反転入力端子（－）は、温度検知素子３３ｄｂを構成するダイオードのアノードに接続されている。比較器４２２ｄ－２の非反転入力端子（＋）は、比較電圧生成部４２２ｅ－２の正極側端子に接続されている。比較器４２２ｄ－２の出力端子は、ＯＲゲート４２２ｆ－２の３つの入力端子のうちの１つに接続されている。比較電圧生成部４２２ｅ－２の負極側端子は、基準電位端子Ｔｇｄに接続されている。
【0112】
保護部４２ｄｂは、温度検知素子３３ｄｂのアノードに接続された定電流源（不図示）を有している。このため、当該定電流源から温度検知素子３３ｄｂに定電流が入力されている場合に、ＩＧＢＴ３１ｄｂの温度が上昇すると、温度検知素子３３ｄｂでの電圧降下が小さくなる。これにより、温度検知素子３３ｄｂで検出される検知電圧Ｖｔｄｂは、ＩＧＢＴ３１ｄｂの温度が高くなると低下する。したがって、比較器４２２ｄ－２は、温度検知素子３３ｄｂから入力されてＩＧＢＴ３１ｄｂの温度に応じて変化する検知電圧Ｖｔｄｂを用いることによって、ＩＧＢＴ３１ｄｂが絶対最大定格温度を越えた異常な温度で動作しているか否かを検出することができる。
【0113】
比較電圧Ｖｄｂ２は例えば、ＩＧＢＴ３１ｄｂが動作可能な最大の温度（すなわち絶対最大定格温度）に対応する検知電圧Ｖｔｄｂに設定されている。このため、比較器４２２ｄ－２は、温度検知素子３３ｄｂから入力される検知電圧Ｖｔｄｂが比較電圧Ｖｄｂ２よりも高い場合（すなわちＩＧＢＴ３１ｄｂが正常温度で動作している場合）には、ローレベルの信号レベルを有する比較信号Ｓｃ２－２をＯＲゲート４２２ｆ－２に出力する。一方、比較器４２２ｄ－２は、温度検知素子３３ｄｂから入力される検知電圧Ｖｔｄｂが比較電圧Ｖｄｂ２よりも低い場合（すなわちＩＧＢＴ３１ｄｂが異常温度で動作している場合）には、ハイレベルの信号レベルを有する比較信号Ｓｃ２－２をＯＲゲート４２２ｆ－２に出力する。
【0114】
図２に示すように、半導体モジュール１は、異常検出部４２２－２に設けられてプリドライバ４１ｄｂが異常状態で動作しているか否かを検出する検出部４２２ｇｈを有している。検出部４２２ｇｈは、電源入力端子Ｔｖｃに接続された比較器４２２ｇ－２と、比較電圧Ｖｄｂ３を生成する比較電圧生成部４２２ｈ－２とを有している。比較器４２２ｇ－２は、例えばオペアンプで構成されている。比較電圧生成部４２２ｈ－２は、例えば直流電源で構成されている。比較器４２２ｇ－２の反転入力端子（－）は、電源入力端子Ｔｖｃに接続されている。比較器４２２ｇ－２の非反転入力端子（＋）は、比較電圧生成部４２２ｈ－２の正極側端子に接続されている。比較器４２２ｇ－２の出力端子は、ＯＲゲート４２２ｆ－２の３つの入力端子のうちの１つに接続されている。比較電圧生成部４２２ｈ－２の負極側端子は、基準電位端子Ｔｇｄに接続されている。
【0115】
比較電圧Ｖｄｂ３は例えば、プリドライバ４１ｄｂが動作可能な最小の電源電圧（すなわち絶対最小定格電圧）に設定されている。比較電圧Ｖｄｂ３は、比較電圧Ｖｚ３よりも低い電圧に設定されている。このため、比較器４２２ｇ－２は、定電圧源２５で生成されて電源入力端子Ｔｖｃに入力される電源電圧ＶＤＤが比較電圧Ｖｄｂ３よりも高い場合（すなわちプリドライバ４１ｄｂが正常な電源電圧で動作している場合）には、ローレベルの信号レベルを有する比較信号Ｓｃ３－２をＯＲゲート４２２ｆ－２に出力する。一方、比較器４２２ｇ－２は、定電圧源２５で生成されて電源入力端子Ｔｖｃに入力される電源電圧ＶＤＤが比較電圧Ｖｄｂ３よりも低い場合（すなわちプリドライバ４１ｄｂが異常な電源電圧で動作している場合）には、ハイレベルの信号レベルを有する比較信号Ｓｃ３－２をＯＲゲート４２２ｆ－２に出力する。
【0116】
図２に示すように、異常検出部４２２－２は、比較器４２２ａ－２，４２２ｄ－２，４２２ｇ－２に接続されたＯＲゲート４２２ｆ－２を有している。ＯＲゲート４２２ｆ－２は、３入力１出力の構成を有している。ＯＲゲート４２２ｆ－２の３つの入力端子のうちの１つには、比較器４２２ａ－２の出力端子が接続されている。ＯＲゲート４２２ｆ－２の残余の入力端子のうちの一方には、比較器４２２ｄ－２の出力端子が接続されている。ＯＲゲート４２２ｆ－２の残余の入力端子には、比較器４２２ｇ－２の出力端子が接続されている。このため、ＯＲゲート４２２ｆ－２には、比較器４２２ａ－２，４２２ｄ－２，４２２ｇ－２から出力される比較信号Ｓｃ１－２，Ｓｃ２－２，Ｓｃ３－２が入力される。
【0117】
ＯＲゲート４２２ｆ－２は、入力される比較信号Ｓｃ１－２，Ｓｃ２－２，Ｓｃ３－２の信号レベルを論理演算して得た演算信号Ｓｃａ－２を保護信号生成部４２３－２に出力する。ＯＲゲート４２２ｆ－２は、比較信号Ｓｃ１－２，Ｓｃ２－２，Ｓｃ３－２の信号レベルの全てがローレベルの場合（すなわちＩＧＢＴ３１ｄｂ及びプリドライバ４１ｄｂのいずれも異常状態で動作していない場合）には、ローレベルの信号レベルを有する演算信号Ｓｃａ－２を保護信号生成部４２３－２に出力する。一方、ＯＲゲート４２２ｆ－２は、比較信号Ｓｃ１－２，Ｓｃ２－２，Ｓｃ３－２の信号レベルの少なくとも１つがハイレベルの場合（すなわちＩＧＢＴ３１ｄｂ及びプリドライバ４１ｄｂの少なくとも１つが異常状態で動作している場合）には、ハイレベルの信号レベルを有する演算信号Ｓｃａ－２を保護信号生成部４２３－２に出力する。
【0118】
図２に示すように、保護信号生成部４２３－２は、ＯＲゲート４２２ｆ－２に接続された遅延フリップフロップ（ＤＦＦ）４２３ａ－２と、ＤＦＦ４２３ａ－２に接続されたトランジスタ４２３ｂ－２とを有している。トランジスタ４２３ｂ－２は、例えばＮ型のＭＯＳトランジスタで構成されている。ＤＦＦ４２３ａ－２の信号入力端子（Ｄ）には、ＯＲゲート４２２ｆ－２の出力端子が接続されている。ＤＦＦ４２３ａ－２の出力端子（Ｑ）は、トランジスタ４２３ｂ－２のゲートに接続されている。ＤＦＦ４２３ａ－２のクロック信号入力端子（Ｃ）には、クロック信号ＣＫ－２が入力されている。クロック信号ＣＫ－２は、制御装置２１（図１参照）から入力されてもよいし、クロック信号ＣＫ－２を生成する発振器を半導体モジュール１が有していてもよい。
【0119】
このため、ＤＦＦ４２３ａ－２は、ＯＲゲート４２２ｆ－２から入力される演算信号Ｓｃａ－２の信号レベルがハイレベルの場合にクロック信号ＣＫ－２が立ち上がると、ハイレベルの信号レベルを有する出力信号を出力端子（Ｑ）からトランジスタ４２３ｂ－２のゲートに出力する。一方、ＤＦＦ４２３ａ－２は、ＯＲゲート４２２ｆ－２から入力される演算信号Ｓｃａ－２の信号レベルがローレベルの場合にクロック信号ＣＫ－２が立ち上がると、ローレベルの信号レベルを有する出力信号を出力端子（Ｑ）からトランジスタ４２３ｂ－２のゲートに出力する。
【0120】
保護部４２ｄｂは、電源入力端子Ｔｖｃを電源として動作する定電流源４２４－２を有している。トランジスタ４２３ｂ－２のドレインは、定電流源４２４－２の出力端子に接続されている。トランジスタ４２３ｂ－２のソースは、基準電位端子Ｔｇｄに接続されている。トランジスタ４２３ｂ－２のゲートは、ＤＦＦ４２３ａ－２の出力端子（Ｑ）に接続されている。また、トランジスタ４２３ｂ－２のドレイン及び定電流源４２４－２の出力端子は、信号検出端子Ｔａｅｄｂに接続されている。
【0121】
このため、トランジスタ４２３ｂ－２は、オフ状態の場合に信号検出端子Ｔａｅｄｂと基準電位端子Ｔｇｄとを切断するため、信号検出端子Ｔａｅｄｂの電圧レベルをハイレベルに設定する。この場合、保護信号生成部４２３－２は、保護信号ＳａｅＤＢを信号検出端子Ｔａｅｄｂに出力しないので、信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚは、保護信号ＳａｅＤＢを検出しない。一方、トランジスタ４２３ｂ－２は、オン状態の場合に信号検出端子Ｔａｅｄｂと基準電位端子Ｔｇｄとを接続するため、信号検出端子Ｔａｅｄｂの電圧レベルをローレベルに設定する。これにより、保護信号生成部４２３－２は、ローレベルの信号レベルを有する保護信号ＳａｅＤＢを信号検出端子Ｔａｅｄｂに出力するので、信号検出端子Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚは、保護信号ＳａｅＤＢを検出する。
【0122】
上述のとおり、異常検出部４２２－２は、ＩＧＢＴ３１ｄｂ及びプリドライバ４１ｄｂのいずれも異常状態で動作していない場合には、ＯＲゲート４２２ｆ－２からローレベルの信号レベルを有する演算信号Ｓｃａ－２をＤＦＦ４２３ａ－２の信号入力端子（Ｄ）に出力する。これにより、ＤＦＦ４２３ａ－２は、クロック信号ＣＫ－２が立ち上がることによってローレベルの信号レベルを有する出力信号をトランジスタ４２３ｂ－２のゲートに出力するので、トランジスタ４２３ｂ－２はオフ状態となる。このため、保護信号生成部４２３－２は、ＩＧＢＴ３１ｄｂ及びプリドライバ４１ｄｂのいずれも異常状態で動作していない場合には、保護信号ＳａｅＤＢを信号検出端子Ｔａｅｄｂに出力しない。
【0123】
一方、異常検出部４２２－２は、ＩＧＢＴ３１ｄｂ及びプリドライバ４１ｄｂの少なくとも一方が異常状態で動作している場合には、ＯＲゲート４２２ｆ－２からハイレベルの信号レベルを有する演算信号Ｓｃａ－２をＤＦＦ４２３ａ－２の信号入力端子（Ｄ）に出力する。これにより、ＤＦＦ４２３ａ－２は、クロック信号ＣＫ－２が立ち上がることによってハイレベルの信号レベルを有する出力信号をトランジスタ４２３ｂ－２のゲートに出力するので、トランジスタ４２３ｂ－２はオン状態となる。このため、保護信号生成部４２３－２は、ＩＧＢＴ３１ｄｂ及びプリドライバ４１ｄｂの少なくとも一方が異常状態で動作している場合には、保護信号ＳａｅＤＢを信号検出端子Ｔａｅｄｂに出力する。
【0124】
図２に示すように、抵抗素子１１ｍの他端子は、定電流源４２４－２の出力端子及びトランジスタ４２３ｂ－２のドレインに接続されている。このため、アラーム信号出力端子Ｔａｌｍは、抵抗素子１１ｍを介して信号検出端子Ｔａｅｄｂに接続されている。アラーム信号出力端子Ｔａｌｍは、ＩＧＢＴ３１ｄｂ及びプリドライバ４１ｄｂのいずれも異常状態で動作していない場合には、電圧レベルをハイレベルに維持してアラーム信号Ｓａｌｍを制御装置２１に出力しない。一方、アラーム信号出力端子Ｔａｌｍは、ＩＧＢＴ３１ｄｂ及びプリドライバ４１ｄｂの少なくとも一方が異常状態で動作している場合には、ローレベルの信号レベルを有するアラーム信号Ｓａｌｍを制御装置２１に出力する。
【0125】
図２に示すように、判定部４２１－２は、信号検出端子Ｔａｅｄｂに接続された比較器４２１ａ－２と、比較電圧Ｖｄｂ４を生成する比較電圧生成部４２１ｂ－２とを有している。比較器４２１ａ－２は、例えばオペアンプで構成されている。比較電圧生成部４２１ｂ－２は、例えば直流電源で構成されている。比較器４２１ａ－２の反転入力端子（－）は、信号検出端子Ｔａｅｄｂに接続されている。比較器４２１ａ－２の非反転入力端子（＋）は、比較電圧生成部４２１ｂ－２の正極側端子に接続されている。比較器４２１ａ－２の出力端子は、プリドライバ４１ｄｂに接続されている。比較電圧生成部４２１ｂ－２の負極側端子は、基準電位端子Ｔｇｄに接続されている。
【0126】
比較電圧Ｖｚ４は例えば、信号検出端子Ｔａｅｄｂで検出される保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺの電圧レベルよりも高い電圧（例えば定電圧源２５が生成する電圧の電位と基準電位端子Ｔｇｄでの電位との電位差の中間電圧に設定されている。このため、比較器４２１ａ－２は、信号検出端子Ｔａｅｄｂで保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺのいずれも検出されていない場合には、ローレベルの信号レベルを有する比較信号Ｓｃ４－２を継続信号生成部４２５－２（詳細は後述）に出力する。一方、比較器４２１ａ－２は、信号検出端子Ｔａｅｄｂで保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺのいずれか１つが検出されている場合には、ハイレベルの信号レベルを有する比較信号Ｓｃ４－２を継続信号生成部４２５－２に出力する。
【0127】
図２に示すように、半導体モジュール１は、異常検出部４２２－２での検出結果、検出部４２２ｇｈでの検出結果及び判定部４２１－２での判定結果に基づいて、ＩＧＢＴ３１ｄｂの動作を継続させるための継続信号Ｓｃｎｄｂを生成してプリドライバ４１ｄｂに出力する継続信号生成部４２５－２を備えている。継続信号生成部４２５－２は、保護部４２ｄｂに設けられている。
【0128】
継続信号生成部４２５－２は、検出部４２２ｇｈ及び判定部４２１－２に接続された否定論理積ゲート（ＮＡＮＤゲート）４２５ａ－２と、検出部４２２ｇｈ及びＮＡＮＤゲート４２５ａ－２に接続された論理積ゲート（ＡＮＤゲート）４２５ｂ－２と、ＡＮＤゲート４２５ｂ－２及びＯＲゲート４２２ｆ－２に接続された論理和ゲート（ＯＲゲート）４２５ｃ－２とを有している。ＮＡＮＤゲート４２５ａ－２、ＡＮＤゲート４２５ｂ－２及びＯＲゲート４２５ｃ－２は、２入力１出力の構成を有している。
【0129】
ＮＡＮＤゲート４２５ａ－２の一方の入力端子には、検出部４２２ｇｈに設けられた比較器４２２ｇ－２の出力端子が接続されている。ＮＡＮＤゲート４２５ａ－２の他方の入力端子には、判定部４２１－２に設けられた比較器４２１ａ－２の出力端子が接続されている。ＮＡＮＤゲート４２５ａ－２の出力端子は、ＡＮＤゲート４２５ｂ－２の一方の入力端子に接続されている。ＡＮＤゲート４２５ｂ－２の他方の入力端子は、比較器４２２ｇ－２の出力端子が接続されている。ＯＲゲート４２５ｃ－２の一方の入力端子には、ＡＮＤゲート４２５ｂ－２の出力端子が接続されている。ＯＲゲート４２５ｃ－２の他方の入力端子には、ＯＲゲート４２２ｆ－２の出力端子が接続されている。
【0130】
これにより、ＮＡＮＤゲート４２５ａ－２は、比較器４２２ｇ－２から入力される比較信号Ｓｃ３－２と、比較器４２１ａ－２から入力される比較信号Ｓｃ４－２とを否定論理積して得た演算信号ＳｃａａをＡＮＤゲート４２５ｂ－２に出力する。ＡＮＤゲート４２５ｂ－２は、ＮＡＮＤゲート４２５ｂ－１から入力される演算信号Ｓｃａａと、比較器４２２ｇ－２から入力される比較信号Ｓｃ３－２とを論理積して得た演算信号ＳｃａｂをＯＲゲート４２５ｃ－２に出力する。ＯＲゲート４２５ｃ－２は、ＡＮＤゲート４２５ｂ－２から入力される演算信号Ｓｃａｂと、ＯＲゲート４２２ｆ－２から入力される演算信号Ｓｃａ－２とを論理和して得た演算信号を継続信号Ｓｃｎｄｂとしてプリドライバ４１ｄｂに出力する。
【0131】
このように、継続信号生成部４２５－２は、異常検出部４２２－２の検出結果としての演算信号Ｓｃａ－２、検出部４２２ｇｈでの検出結果としての比較信号Ｓｃ３－２及び判定部４２１－２での判定結果としての比較信号Ｓｃ４－２を論理演算することによって得られる継続信号Ｓｃｎｄｂを生成してプリドライバ４１ｄｂに出力する。
【0132】
継続信号生成部４２５－２の詳細な動作については後述するが、継続信号生成部４２５－２は、異常検出部４２２－１での検出結果に関わらず、同じ信号レベルの継続信号Ｓｃｎｄｂを生成する。また、継続信号生成部４２５－２は、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙのそれぞれに設けられた異常検出部（不図示）での検出結果に関わらず、同じ信号レベルの継続信号Ｓｃｎｄｂを生成する。例えば、継続信号生成部４２５－２は、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙのそれぞれに設けられた異常検出部での検出結果に関わらず、ローレベルの信号レベルを有する継続信号Ｓｃｎｄｂを生成する。プリドライバ４１ｄｂは、継続信号Ｓｃｎｄｂの信号レベルがローレベルの場合、信号入力端子ＴｉｎＤＢから入力される入力信号ＩｎＤＢの信号レベルに応じたブレーキ駆動信号ＳｇＤＢをＩＧＢＴ３１ｄｂのゲートＧに出力する。これにより、ＩＧＢＴ３１ｄｂは、信号検出端子Ｔａｅｄｂが保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺの少なくとも１つを検出しているか否かに関わらず（すなわちＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ及びプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚの少なくとも１つが異常状態で動作しているか否かに関わらず）、制御装置２１による制御に基づいて動作する。
【0133】
その結果、ブレーキユニット４ｄｂは、プリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚの少なくとも１つの電源電圧が低下した異常状態で動作していても動作を継続できる。これにより、ブレーキ用のＩＧＢＴ３１ｄｂはオン／オフ動作を継続できるので、半導体モジュール１は、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚに交流電源部２２から入力される電圧が定格電圧よりも高くなることを防止できる。
【0134】
また、継続信号生成部４２５－２は、異常検出部４２２－２が異常を検出した場合には、ハイレベルの信号レベルを有する停止信号Ｓｓｐｄｂをプリドライバ４１ｄｂに出力する。プリドライバ４１ｄｂは、継続信号生成部４２５－２から停止信号Ｓｓｐｄｂが入力されると、信号入力端子ＴｉｎＤＢから入力される入力信号ＩｎＤＢの信号レベルに関わらず、ＩＧＢＴ３１ｄｂがオフ状態となるブレーキ駆動信号ＳｇＤＢをＩＧＢＴ３１ｄｂのゲートＧに出力する。これにより、ＩＧＢＴ３１ｄｂは、制御装置２１による制御とは無関係にオフ状態に駆動される。その結果、半導体モジュール１は、ＩＧＢＴ３１ｄｂ及びプリドライバ４１ｄｂの少なくとも一方が異常状態で動作している場合に、ＩＧＢＴ３１ｄｂをオフ状態に制御してＩＧＢＴ３１ｄｂの動作を一時的に停止することができる。
【0135】
【0136】
表１は、ＩＧＢＴ及びプリドライバの動作状態と継続信号生成部の動作との関係を示している。表１中の「ＶＤＤ」は、定電圧源２５を示している。表１中の「Ｉｓｚ」は、ＩＧＢＴ３１ｄｂに設けられた電流検知素子Ｓから出力される検知電流Ｉｓｚを示している。表１中の「Ｖｔｄｂ」は、保護部４２ｄｂに設けられた電流検出部４２２ｃ－３で検出された検知電圧Ｖｔｄｂを示している。表１中の「Ｔａｅｄｂ」は、半導体モジュール１に設けられた信号検出端子Ｔａｅｄｂを示している。
【0137】
表１中の「Ｓｃ４－２」は、保護部４２ｄｂに設けられた判定部４２１－２から出力される比較信号Ｓｃ４－２を示している。表１中の「Ｓｃ３－２」は、保護部４２ｄｂに設けられた検出部４２２ｇｈから出力される比較信号Ｓｃ３－２を示している。表１中の「Ｓｃａａ」は、保護部４２ｄｂの継続信号生成部４２５－２に設けられたＮＡＮＤゲート４２５ａ－２から出力される演算信号Ｓｃａａを示している。表１中の「Ｓｃａｂ」は、保護部４２ｄｂの継続信号生成部４２５－２に設けられたＡＮＤゲート４２５ｂ－２から出力される演算信号Ｓｃａｂを示している。表１中の「Ｓｃａ－２」は、保護部４２ｄｂに設けられた異常検出部４２２－２から出力される演算信号Ｓｃａ－２を示している。表１中の「Ｓｃｎｄｂ」は、保護部４２ｄｂの継続信号生成部４２５－２から出力される継続信号Ｓｃｎｄｂを示している。
【0138】
表１中の○印は、ＩＧＢＴ３１ｄｂやプリドライバ４１ｄｂが正常状態であることを示している。表１中の×印は、ＩＧＢＴ３１ｄｂやプリドライバ４１ｄｂが異常状態であることを示している。表１中の「Ｈ」は、信号レベルがハイレベルであることを示している。表１中の「Ｌ」は、信号レベルがローレベルであることを示している。表１中の「－」は、継続信号が出力されない（換言すると停止信号が出力される）ことを示している。以下、表１を参照する場合、「ＶＤＤ」などの項目が記載された欄を除いて表中の段数を記載する。
【0139】
【表1】
【0140】
（正常動作）
まず、半導体モジュール１に設けられたＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ，３１ｄｂ及びプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚ，４１ｄｂが異常状態で動作していない正常動作について説明する。
まず、半導体モジュール１に設けられたＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ，３１ｄｂ及びプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚ，４１ｄｂが異常状態で動作していない正常動作について説明する。
【0141】
半導体モジュール１が正常に動作している場合には、表１の１段目に示すように、信号検出端子Ｔａｅｄｂ（図２参照）は、保護信号を検出しないため、信号検出端子Ｔａｅｄｂの電圧レベルはハイレベルとなる。これにより、信号検出端子Ｔａｅｄｂでの電圧は、判定部４２１－２に設けられた比較電圧生成部４２１ｂ－１で生成される比較電圧Ｖｄｂ４（図２参照）よりも高くなる。このため、判定部４２１－２は、ローレベルの信号レベルを有する比較信号Ｓｃ４－２を継続信号生成部４２５－２（図２参照）に出力する。
【0142】
また、半導体モジュール１が正常に動作している場合には、表１の１段目に示すように、保護部４２ｄｂに設けられた検出部４２２ｇｈから出力される比較信号Ｓｃ３－２（図２参照）の信号レベルは、ローレベルとなる。このため、表１の１段目に示すように、継続信号生成部４２５－２に設けられたＮＡＮＤゲート４２５ａ－２から出力される演算信号Ｓｃａａ（図２参照）の信号レベルはハイレベルとなり、継続信号生成部４２５－２に設けられたＡＮＤゲート４２５ｂ－２から出力される演算信号Ｓｃａｂの信号レベルはローレベルとなる。
【0143】
また、半導体モジュール１が正常に動作している場合には、表１の１段目に示すように、保護部４２ｄｂに設けられた異常検出部４２２－２から出力される演算信号Ｓｃａ－２（図２参照）の信号レベルは、ローレベルとなる。このため、継続信号生成部４２５－２は、ローレベルの信号レベルを有する継続信号Ｓｃｎｄｂをプリドライバ４１ｄｂに出力する。これにより、プリドライバ４１ｄｂは、制御装置２１から入力される入力信号ＩｎＤＢに基づいてＩＧＢＴ３１ｄｂの動作を継続させるためのブレーキ駆動信号ＳｇＤＢを生成してＩＧＢＴ３１ｄｂのゲートＧに出力する。その結果、半導体モジュール１は、正常の動作状態を継続する。
【0144】
（プリドライバの電源電圧が低下した場合の異常状態での動作）
次に、プリドライバ４１ｄｂの電源電圧が低下した場合の異常状態での半導体モジュール１の動作について説明する。
次に、プリドライバ４１ｄｂの電源電圧が低下した場合の異常状態での半導体モジュール１の動作について説明する。
【0145】
プリドライバ４１ｄｂは、入力される電源電圧ＶＤＤが絶対最小電圧よりも低下すると、異常状態での動作となる。この場合、異常検出部４２２－２は、ハイレベルの信号レベルを有する演算信号Ｓｃａ－２を保護信号生成部４２３－２に出力する（図２参照）。これにより、表１の２段目に示すように、信号検出端子Ｔａｅｄｂでの電圧レベルはローレベルとなる。このため、判定部４２１－２は、ハイレベルの信号レベルを有する比較信号Ｓｃ４－２を継続信号生成部４２５－２に出力する。
【0146】
また、プリドライバ４１ｄｂに入力される電源電圧ＶＤＤが絶対最小電圧よりも低下した場合には、表１の２段目に示すように、検出部４２２ｇｈから出力される比較信号Ｓｃ３－２の信号レベルは、ハイレベルとなる。このため、表１の２段目に示すように、継続信号生成部４２５－２に設けられたＮＡＮＤゲート４２５ａ－２から出力される演算信号Ｓｃａａの信号レベルはローレベルとなり、継続信号生成部４２５－２に設けられたＡＮＤゲート４２５ｂ－２から出力される演算信号Ｓｃａｂの信号レベルはローレベルとなる。
【0147】
上述のとおり、電源電圧ＶＤＤが低下してプリドライバ４１ｄｂが異常状態で動作している場合には、表１の２段目に示すように、異常検出部４２２－２から出力される演算信号Ｓｃａ－２（図２参照）の信号レベルはローレベルである。このため、継続信号生成部４２５－２は、ハイレベルの信号レベルを有する停止信号Ｓｓｐｄｂをプリドライバ４１ｄｂに出力し、継続信号Ｓｃｎｄｂをプリドライバ４１ｄｂに出力しない。これにより、プリドライバ４１ｄｂは、制御装置２１から入力される入力信号ＩｎＤＢとは無関係にＩＧＢＴ３１ｄｂの動作を停止させるためのブレーキ駆動信号ＳｇＤＢを生成してＩＧＢＴ３１ｄｂのゲートＧに出力する。その結果、半導体モジュール１は、異常状態での動作を停止する。
【0148】
（ＩＧＢＴに過電流が流れている場合の異常状態での動作）
次に、ＩＧＢＴ３１ｄｂに過電流が流れている場合の異常状態での半導体モジュール１の動作について説明する。
次に、ＩＧＢＴ３１ｄｂに過電流が流れている場合の異常状態での半導体モジュール１の動作について説明する。
【0149】
ＩＧＢＴ３１ｄｂは、絶対最大定格電流よりも大きい電流が流れると、異常状態での動作となる。この場合、異常検出部４２２－２は、ハイレベルの信号レベルを有する演算信号Ｓｃａ－２を保護信号生成部４２３－２に出力する。これにより、表１の３段目に示すように、信号検出端子Ｔａｅｄｂでの電圧レベルはローレベルとなる。このため、判定部４２１－２は、ハイレベルの信号レベルを有する比較信号Ｓｃ４－２を継続信号生成部４２５－２に出力する。
【0150】
また、ＩＧＢＴ３１ｄｂに絶対最大定格電流よりも大きい電流が流れたとしても、プリドライバ４１ｄｂに入力される電源電圧ＶＤＤが比較電圧Ｖｄｂ３よりも高いので、表１の３段目に示すように、検出部４２２ｇｈから出力される比較信号Ｓｃ３－２の信号レベルは、ローレベルとなる。このため、表１の３段目に示すように、継続信号生成部４２５－２に設けられたＮＡＮＤゲート４２５ａ－２から出力される演算信号Ｓｃａａの信号レベルはハイレベルとなり、継続信号生成部４２５－２に設けられたＡＮＤゲート４２５ｂ－２から出力される演算信号Ｓｃａｂの信号レベルはローレベルとなる。
【0151】
上述のとおり、ＩＧＢＴ３１ｄｂに絶対最大定格電流よりも大きい電流が流れてＩＧＢＴ３１ｄｂが異常状態で動作している場合には、表１の３段目に示すように、異常検出部４２２－２から出力される演算信号Ｓｃａ－２の信号レベルはローレベルである。このため、継続信号生成部４２５－２は、ハイレベルの信号レベルを有する停止信号Ｓｓｐｄｂをプリドライバ４１ｄｂに出力し、継続信号Ｓｃｎｄｂをプリドライバ４１ｄｂに出力しない。これにより、プリドライバ４１ｄｂは、制御装置２１から入力される入力信号ＩｎＤＢとは無関係にＩＧＢＴ３１ｄｂの動作を停止させるためのブレーキ駆動信号ＳｇＤＢを生成してＩＧＢＴ３１ｄｂのゲートＧに出力する。その結果、半導体モジュール１は、異常状態での動作を停止する。
【0152】
（ＩＧＢＴが高温状態で動作している場合の異常状態での動作）
次に、ＩＧＢＴ３１ｄｂが高温状態で動作している場合の異常状態での半導体モジュール１の動作について説明する。
次に、ＩＧＢＴ３１ｄｂが高温状態で動作している場合の異常状態での半導体モジュール１の動作について説明する。
【0153】
ＩＧＢＴ３１ｄｂは、絶対最大定格温度よりも高い温度になると、異常状態での動作となる。この場合、異常検出部４２２－２は、ハイレベルの信号レベルを有する演算信号Ｓｃａ－２を保護信号生成部４２３－２に出力する。これにより、表１の４段目に示すように、信号検出端子Ｔａｅｄｂでの電圧レベルはローレベルとなる。このため、判定部４２１－２は、ハイレベルの信号レベルを有する比較信号Ｓｃ４－２を継続信号生成部４２５－２に出力する。
【0154】
また、ＩＧＢＴ３１ｄｂが絶対最大定格温度よりも高い温度になったとしても、プリドライバ４１ｄｂに入力される電源電圧ＶＤＤが比較電圧Ｖｄｂ３よりも高いので、表１の４段目に示すように、検出部４２２ｇｈから出力される比較信号Ｓｃ３－２の信号レベルは、ローレベルとなる。このため、表１の４段目に示すように、継続信号生成部４２５－２に設けられたＮＡＮＤゲート４２５ａ－２から出力される演算信号Ｓｃａａの信号レベルはハイレベルとなり、継続信号生成部４２５－２に設けられたＡＮＤゲート４２５ｂ－２から出力される演算信号Ｓｃａｂの信号レベルはローレベルとなる。
【0155】
上述のとおり、ＩＧＢＴ３１ｄｂが絶対最大定格温度よりも高い温度で動作して異常状態で動作している場合には、表１の４段目に示すように、異常検出部４２２－２から出力される演算信号Ｓｃａ－２の信号レベルはローレベルである。このため、継続信号生成部４２５－２は、ハイレベルの信号レベルを有する停止信号Ｓｓｐｄｂをプリドライバ４１ｄｂに出力し、継続信号Ｓｃｎｄｂをプリドライバ４１ｄｂに出力しない。これにより、プリドライバ４１ｄｂは、制御装置２１から入力される入力信号ＩｎＤＢとは無関係にＩＧＢＴ３１ｄｂの動作を停止させるためのブレーキ駆動信号ＳｇＤＢを生成してＩＧＢＴ３１ｄｂのゲートＧに出力する。その結果、半導体モジュール１は、異常状態での動作を停止する。
【0156】
（信号検出端子が保護信号を検出している場合の異常状態での動作）
次に、信号検出端子Ｔａｅｄｂが例えば保護信号ＳａｅＺを検出した場合の異常状態での半導体モジュール１の動作について説明する。なお、保護部４２ｄｂは、信号検出端子Ｔａｅｄｂが保護信号ＳａｅＸ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹを検出した場合も、信号検出端子Ｔａｅｄｂが保護信号ＳａｅＺを検出した場合と同様に動作する。
次に、信号検出端子Ｔａｅｄｂが例えば保護信号ＳａｅＺを検出した場合の異常状態での半導体モジュール１の動作について説明する。なお、保護部４２ｄｂは、信号検出端子Ｔａｅｄｂが保護信号ＳａｅＸ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹを検出した場合も、信号検出端子Ｔａｅｄｂが保護信号ＳａｅＺを検出した場合と同様に動作する。
【0157】
信号検出端子Ｔａｅｄｂが保護信号ＳａｅＺを検出すると、表１の５段目に示すように、信号検出端子Ｔａｅｄｂでの電圧レベルはローレベルとなる。このため、判定部４２１－２は、ハイレベルの信号レベルを有する比較信号Ｓｃ４－２を継続信号生成部４２５－２に出力する。
【0158】
また、信号検出端子Ｔａｅｄｂが保護信号ＳａｅＺを検出したとしても、プリドライバ４１ｄｂに入力される電源電圧ＶＤＤが比較電圧Ｖｄｂ３よりも高いので、表１の５段目に示すように、検出部４２２ｇｈから出力される比較信号Ｓｃ３－２の信号レベルは、ローレベルとなる。このため、表１の５段目に示すように、継続信号生成部４２５－２に設けられたＮＡＮＤゲート４２５ａ－２から出力される演算信号Ｓｃａａの信号レベルはハイレベルとなり、継続信号生成部４２５－２に設けられたＡＮＤゲート４２５ｂ－２から出力される演算信号Ｓｃａｂの信号レベルはローレベルとなる。
【0159】
信号検出端子Ｔａｅｄｂが保護信号ＳａｅＺを検出したとしても、プリドライバ４１ｄｂ及びＩＧＢＴ３１ｄｂは異常状態で動作していないため、表１の５段目に示すように、異常検出部４２２－２から出力される演算信号Ｓｃａ－２の信号レベルはローレベルになる。このため、継続信号生成部４２５－２は、ローレベルの信号レベルを有する継続信号Ｓｃｎｄｂをプリドライバ４１ｄｂに出力する。これにより、プリドライバ４１ｄｂは、制御装置２１から入力される入力信号ＩｎＤＢに基づくブレーキ駆動信号ＳｇＤＢを生成してＩＧＢＴ３１ｄｂのゲートＧに出力する。その結果、半導体モジュール１は、制御装置２１による制御に基づいて動作を継続する。
【0160】
信号検出端子Ｔａｅｄｂは、ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚに設けられたプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚが異常状態で動作している場合及びゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚに駆動されるＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚが異常状態で動作している場合のいずれの場合も、保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺを検出する。このため、半導体モジュール１は、プリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚに入力される電源電圧ＶＤＤが低下することに起因してプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚが異常状態で動作することにより、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚにおいて第１の保護動作が実行されても、ブレーキユニット４ｄｂに設けられた保護部４２ｄｂにおいて第２の保護動作を実行しない。これにより、半導体モジュール１は、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚが実行する第１の保護動作によってＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚの動作が停止していても、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚに入力される正極側及び負極側の間の電圧の上昇を防止できる。
【0161】
詳細な説明は省略するが、ゲート駆動ユニット４ｚは、上述の表１に示す「Ｓｃ４－２」を「Ｓｃｎｄｂ」と読み替えた場合と同様に動作する。具体的には、保護部４２ｚに設けられた判定部４２１－１は、半導体モジュール１が通常状態で動作している場合には、表１中の「Ｓｃ４－２」欄の１段目に示すように、ローレベルの信号レベルを有する継続信号Ｓｃｎｄｂをプリドライバ４１ｚに出力する。一方、プリドライバ４１ｚに入力される電源電圧ＶＤＤが比較電圧Ｖｚ３よりも低くなった場合（表１中の「ＶＤＤ」欄の２段目のバツ印）、ＩＧＢＴ３１ｚに過電流が流れている場合（表１中の「Ｉｓｄｂ」欄の３段目のバツ印）、ＩＧＢＴ３１ｚが高温状態で動作している場合（表１中の「Ｖｔｄｂ」欄の４段目のバツ印）及び信号検出端子Ｔａｅｚが保護信号を検出した場合（表１中の「Ｔａｅｄｂ」欄の５段目の「Ｌ」）、判定部４２１－１は、ハイレベルの信号レベルを有する停止信号Ｓｓｐｄｂをプリドライバ４１ｄｂに出力する。このため、ゲート駆動ユニット４ｚは、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ及びプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚのうちの少なくとも１つが異常状態で動作した場合には、ＩＧＢＴ３１ｚがオフ状態となるように駆動する。
【0162】
ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙは、ゲート駆動ユニット４ｚと同様の構成を有しているので、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ及びプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚのうちの少なくとも１つが異常状態で動作した場合には、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙがオフ状態となるように駆動する。
【0163】
以上説明したように、本実施形態による半導体モジュール１は、モータ２４に電力を供給するＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚと、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚを駆動するプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚと、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ及びプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚを異常状態の動作から保護する第１の保護動作を実行する保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚとを備えている。また、本実施形態による半導体モジュール１は、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚに入力される電圧の大きさを調整するＩＧＢＴ３１ｄｂと、ＩＧＢＴ３１ｄｂを駆動するプリドライバ４１ｄｂと、ＩＧＢＴ３１ｄｂを異常状態の動作から保護する第２の保護動作を実行する保護部４２ｄｂとを備え、保護部４２ｄｂは、ＩＧＢＴ３１ｄｂが異常状態で動作している場合に第２の保護動作を実行し、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚが第１の保護動作を実行しているか否かに関わらず第２の保護動作を実行しない。
【0164】
これにより、半導体モジュール１は、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚで第１の保護動作が働いた場合でもＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚに入力される電圧の上昇を防止することができる。
【0165】
〔第２実施形態〕
本発明の第２実施形態による半導体モジュールについて図３を用いて説明する。本実施形態による半導体モジュールは、上記第１実施形態による半導体モジュール１と同様の全体構成を有している。このため、本実施形態による半導体モジュールの全体構成の説明は省略する。
本発明の第２実施形態による半導体モジュールについて図３を用いて説明する。本実施形態による半導体モジュールは、上記第１実施形態による半導体モジュール１と同様の全体構成を有している。このため、本実施形態による半導体モジュールの全体構成の説明は省略する。
【0166】
（ゲート駆動ユニット及びブレーキユニットの構成）
次に、本実施形態による半導体モジュール１に備えられたゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂの概略構成について図３を用いて説明する。ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚは、互いに同一の構成を有している。このため、以下、ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚの概略構成について、ゲート駆動ユニット４ｚを例にとって説明する。図３は、ゲート駆動ユニット４ｚ及びブレーキユニット４ｄｂの概略構成の一例を示す回路図である。図３では、理解を容易にするため、ゲート駆動ユニット４ｚの駆動対象であるＩＧＢＴ３１ｚを有する半導体素子３ｚと、ブレーキユニット４ｄｂの駆動対象であるＩＧＢＴ３１ｄｂを有する半導体素子３ｄｂと、還流ダイオード３２ｄｂと、定電圧源２５とが併せて図示されている。
次に、本実施形態による半導体モジュール１に備えられたゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚ及びブレーキユニット４ｄｂの概略構成について図３を用いて説明する。ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚは、互いに同一の構成を有している。このため、以下、ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚの概略構成について、ゲート駆動ユニット４ｚを例にとって説明する。図３は、ゲート駆動ユニット４ｚ及びブレーキユニット４ｄｂの概略構成の一例を示す回路図である。図３では、理解を容易にするため、ゲート駆動ユニット４ｚの駆動対象であるＩＧＢＴ３１ｚを有する半導体素子３ｚと、ブレーキユニット４ｄｂの駆動対象であるＩＧＢＴ３１ｄｂを有する半導体素子３ｄｂと、還流ダイオード３２ｄｂと、定電圧源２５とが併せて図示されている。
【0167】
本実施形態におけるゲート駆動ユニット４ｚは、上記第１実施形態におけるゲート駆動ユニット４ｚと同様の構成を有しているため、説明は省略する。本実施形態におけるブレーキユニット４ｄｂは、保護部４３ｄｂが上記第１実施形態における検出部４２２ｇｈ及び継続信号生成部４２５－２を有していない点に特徴を有している。
【0168】
図３に示すように、ブレーキユニット４ｄｂに設けられた保護部４３ｄｂは、上記第１実施形態における継続信号生成部４２５－２を有していないため、判定部４２１－２に設けられた比較器４２１ａ－２の出力端子がプリドライバ４１ｄｂに接続されている。このため、保護部４３ｄｂは、比較器４２１ａ－２から出力される比較信号を継続信号Ｓｃｎｄｂ又は停止信号Ｓｓｐｄｂとしてプリドライバ４１ｄｂに出力する。
【0169】
また、保護部４３ｄｂは、上記第１実施形態における検出部４２２ｇｈを有していないため、保護部４３ｄｂに設けられた異常検出部４２２－２は、２入力１出力の構成を有する論理和ゲート（ＯＲゲート）４３２ｆ－２を有している。ＯＲゲート４３２ｆ－２の一方の入力端子は、異常検出部４２２－２に設けられた比較器４２２ａ－２の出力端子と接続されている。ＯＲゲート４３２ｆ－２の他方の入力端子は、異常検出部４２２－２に設けられた比較器４２２ｄ－２の出力端子に接続されている。ＯＲゲート４３２ｆ－２の出力端子は、保護信号生成部４２３－２に設けられたＤＦＦ４２３ａ－２の信号入力端子（Ｄ）に接続されている。
【0170】
このため、ＯＲゲート４３２ｆ－２は、比較器４２２ａ－２から入力される比較信号Ｓｃ１－２と、比較器４２２ｄ－２から入力される比較信号Ｓｃ２－２とを論理和演算して得られる演算信号Ｓｃａ－２をＤＦＦ４２３ａ－２の信号入力端子（Ｄ）に出力する。
【0171】
保護信号生成部４２３－２は、演算信号Ｓｃａ－２の信号レベルがハイレベルの場合にクロック信号ＣＫ－２が立ち上がることにより、ローレベルの信号レベルを有する保護信号ＳａｅＤＢを信号検出端子Ｔａｅｄｂに出力する。一方、保護信号生成部４２３－２は、演算信号Ｓｃａ－２の信号レベルがローレベルの場合にクロック信号ＣＫ－２が立ち上がることにより、信号検出端子Ｔａｅｄｂを基準電位端子Ｔｇｄから電気的に切り離すので、信号検出端子Ｔａｅｄｂは、電圧レベルがハイレベルに維持される。
【0172】
本実施形態における保護信号生成部４２３－２、判定部４２１－２及び信号検出端子Ｔａｅｄｂの接続状態は、上記第１実施形態における保護信号生成部４２３－２、判定部４２１－２及び信号検出端子Ｔａｅｄｂの接続状態と同様である。このため、判定部４２１－２は、ＩＧＢＴ３１ｄｂが異常状態で動作していることを異常検出部４２２－２が検出した場合又は信号検出端子Ｔａｅｄｂが保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺの少なくとも１つを検出した場合には、ハイレベルの信号レベルを有する停止信号Ｓｓｐｄｂをプリドライバ４１ｄｂに出力する。一方、判定部４２１－２は、ＩＧＢＴ３１ｄｂが異常状態で動作していることを異常検出部４２２－２が検出していない場合及び信号検出端子Ｔａｅｄｂが保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺのいずれも検出していない場合には、ローレベルの信号レベルを有する継続信号Ｓｃｎｄｂをプリドライバ４１ｄｂに出力する。
【0173】
プリドライバ４１ｄｂには、ＯＲゲート４３２ｆ－２の出力端子が接続されている。このため、ＯＲゲート４３２ｆ－２が出力する演算信号Ｓｃａ－２は、プリドライバ４１ｄｂに入力される。プリドライバ４１ｄｂは、電源入力端子Ｔｖｃを介して入力される電源電圧ＶＤＤが所定電圧（例えば上記第１実施形態における比較電圧Ｖｄｂ３と同じ電圧）高いか低いかを監視している。
【0174】
プリドライバ４１ｄｂは、判定部４２１－２から停止信号Ｓｓｐｄｂが入力されても、電源入力端子Ｔｖｃを介して入力される電源電圧ＶＣＣが当該所定電圧よりも高く、ＯＲゲート４３２ｆ－２から入力される演算信号Ｓｃａ－２の信号レベルがローレベルである場合には、信号入力端子ＴｉｎＤＢから入力される入力信号ＩｎＤＢに基づいてブレーキ駆動信号ＳｇＤＢを生成してＩＧＢＴ３１ｄｂのゲートＧに出力する。これにより、半導体モジュール１は、制御装置２１（図１参照）による制御に基づくＩＧＢＴ３１ｄｂの動作を継続することができる。
【0175】
また、プリドライバ４１ｄｂは、判定部４２１－２から停止信号Ｓｓｐｄｂが入力され、電源入力端子Ｔｖｃを介して入力される電源電圧ＶＣＣが当該所定電圧よりも低い、又はＯＲゲート４３２ｆ－２から入力される演算信号Ｓｃａ－２の信号レベルがハイレベルである場合には、信号入力端子ＴｉｎＤＢから入力される入力信号ＩｎＤＢとは無関係にＩＧＢＴ３１ｄｂをオフ状態に駆動するブレーキ駆動信号ＳｇＤＢを生成してＩＧＢＴ３１ｄｂのゲートＧに出力する。これにより、半導体モジュール１は、制御装置２１による制御とは無関係にＩＧＢＴ３１ｄｂの動作を停止することができる。
【0176】
（半導体モジュールの動作）
本実施形態による半導体モジュール１に設けられたブレーキユニット４ｄｂは、上述の表１に示す「Ｓｃ４－２」を「Ｓｃｎｄｂ」と読み替えた場合と同様に動作する。具体的には、本実施形態におけるブレーキユニット４ｄｂは、半導体モジュール１が通常状態で動作している場合には、表１中の「Ｓｃ４－２」欄の１段目に示すように、ローレベルの信号レベルを有する継続信号Ｓｃｎｄｂをプリドライバ４１ｄｂに出力する。これにより、プリドライバ４１ｄｂは、信号入力端子ＴｉｎＤＢから入力される入力信号ＩｎＤＢに基づいてブレーキ駆動信号ＳｇＤＢを生成してＩＧＢＴ３１ｄｂのゲートＧに出力する。その結果、半導体モジュール１は、制御装置２１による制御に基づくＩＧＢＴ３１ｄｂの動作を継続することができる。
本実施形態による半導体モジュール１に設けられたブレーキユニット４ｄｂは、上述の表１に示す「Ｓｃ４－２」を「Ｓｃｎｄｂ」と読み替えた場合と同様に動作する。具体的には、本実施形態におけるブレーキユニット４ｄｂは、半導体モジュール１が通常状態で動作している場合には、表１中の「Ｓｃ４－２」欄の１段目に示すように、ローレベルの信号レベルを有する継続信号Ｓｃｎｄｂをプリドライバ４１ｄｂに出力する。これにより、プリドライバ４１ｄｂは、信号入力端子ＴｉｎＤＢから入力される入力信号ＩｎＤＢに基づいてブレーキ駆動信号ＳｇＤＢを生成してＩＧＢＴ３１ｄｂのゲートＧに出力する。その結果、半導体モジュール１は、制御装置２１による制御に基づくＩＧＢＴ３１ｄｂの動作を継続することができる。
【0177】
また、本実施形態において、プリドライバ４１ｄｂに入力される電源電圧ＶＤＤが所定電圧よりも低くなった場合（表１中の「ＶＤＤ」欄の２段目のバツ印）、ＩＧＢＴ３１ｄｂに過電流が流れている場合（表１中の「Ｉｓｄｂ」欄の３段目のバツ印）、ＩＧＢＴ３１ｄｂが高温状態で動作している場合（表１中の「Ｖｔｄｂ」欄の４段目のバツ印）及び信号検出端子Ｔａｅｄｂが保護信号を検出した場合（表１中の「Ｔａｅｄｂ」欄の５段目の「Ｌ」）、判定部４２１－２は、ハイレベルの信号レベルを有する停止信号Ｓｓｐｄｂをプリドライバ４１ｄｂに出力する。プリドライバ４１ｄｂは、停止信号Ｓｓｐｄｂが入力された場合であって、電源入力端子Ｔｖｃから入力される電源電圧ＶＤＤが所定電圧よりも低い場合、及び異常検出部４２２－２から入力される演算信号Ｓｃａ－２の信号レベルがハイレベルの場合の少なくとも一方の場合（すなわち、表１中の２段目から４段目のいずれかの場合）、信号入力端子ＴｉｎＤＢから入力される入力信号ＩｎＤＢとは無関係にＩＧＢＴ３１ｄｂをオフ状態に駆動するブレーキ駆動信号ＳｇＤＢを生成してＩＧＢＴ３１ｄｂのゲートＧに出力する。これにより、半導体モジュール１は、制御装置２１による制御とは無関係にＩＧＢＴ３１ｄｂの動作を停止することができる。
【0178】
一方、本実施形態において、プリドライバ４１ｄｂは、停止信号Ｓｓｐｄｂが入力された場合でも、電源入力端子Ｔｖｃから入力される電源電圧ＶＤＤが所定電圧よりも高く、かつ異常検出部４２２－２から入力される演算信号Ｓｃａ－２の信号レベルがローレベルの場合（すなわち、表１中の５段目の場合）、信号入力端子ＴｉｎＤＢから入力される入力信号ＩｎＤＢに基づいてブレーキ駆動信号ＳｇＤＢを生成してＩＧＢＴ３１ｄｂのゲートＧに出力する。その結果、半導体モジュール１は、制御装置２１による制御に基づくＩＧＢＴ３１ｄｂの動作を継続することができる。
【0179】
本実施形態でも、信号検出端子Ｔａｅｄｂは、ゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚに設けられたプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚが異常状態で動作している場合及びゲート駆動ユニット４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚに駆動されるＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚが異常状態で動作している場合のいずれの場合も、保護信号ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺを検出する。このため、半導体モジュール１は、プリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚに入力される電源電圧ＶＤＤが低下することに起因してプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚが異常状態で動作することにより、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚにおいて第１の保護動作が実行されても、ブレーキユニット４ｄｂに設けられた保護部４２ｄｂにおいて第２の保護動作を実行しない。これにより、半導体モジュール１は、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚが実行する第１の保護動作によってＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚの動作が停止していても、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚに入力される正極側及び負極側の間の電圧の上昇を防止できる。
【0180】
以上説明したように、本実施形態による半導体モジュール１は、モータ２４に電力を供給するＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚと、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚを駆動するプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚと、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ及びプリドライバ４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚを異常状態の動作から保護する第１の保護動作を実行する保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚとを備えている。また、本実施形態による半導体モジュール１は、ＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚに入力される電圧の大きさを調整するＩＧＢＴ３１ｄｂと、ＩＧＢＴ３１ｄｂを駆動するプリドライバ４１ｄｂと、ＩＧＢＴ３１ｄｂを異常状態の動作から保護する第２の保護動作を実行する保護部４３ｄｂとを備え、保護部４３ｄｂは、ＩＧＢＴ３１ｄｂが異常状態で動作している場合に第２の保護動作を実行し、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚが第１の保護動作を実行しているか否かに関わらず第２の保護動作を実行しない。
【0181】
これにより、半導体モジュール１は、保護部４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚで第１の保護動作が働いた場合でもＩＧＢＴ３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚに入力される電圧の上昇を防止することができる。
【0182】
本発明は、上記実施形態によらず種々の変形が可能である。
上記第１実施形態による半導体モジュールに設けられた継続信号生成部は、ＮＡＮＤゲート、ＡＮＤゲート及びＯＲゲートを有しているが、本発明はこれに限られない。継続信号生成部は、ブレーキユニットに対応する信号検出端子が保護信号を検出した場合に、半導体モジュールが正常に動作している場合に生成する継続信号と同じ信号レベルを有する継続信号を生成することができれば、異なる構成を有していてもよい。
上記第１実施形態による半導体モジュールに設けられた継続信号生成部は、ＮＡＮＤゲート、ＡＮＤゲート及びＯＲゲートを有しているが、本発明はこれに限られない。継続信号生成部は、ブレーキユニットに対応する信号検出端子が保護信号を検出した場合に、半導体モジュールが正常に動作している場合に生成する継続信号と同じ信号レベルを有する継続信号を生成することができれば、異なる構成を有していてもよい。
【0183】
本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。
【符号の説明】
【0184】
１ 半導体モジュール
３ｄｂ，３ｕ，３ｖ，３ｗ，３ｘ，３ｙ，３ｚ 半導体素子
４ｄｂ ブレーキユニット
４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚ ゲート駆動ユニット
１１ｍ，１１ｕ，１１ｖ，１１ｗ，２６ 抵抗素子
２１ 制御装置
２２ 交流電源部
２３ 平滑用コンデンサ
２４ モータ
２５ 定電圧源
３１ｄｂ，３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ ＩＧＢＴ
３２ｄｂ，３２ｕ，３２ｖ，３２ｗ，３２ｘ，３２ｙ，３２ｚ 還流ダイオード
３３ｄｂ，３３ｕ，３３ｖ，３３ｗ，３３ｘ，３３ｙ，３３ｚ 温度検知素子
４１ｄｂ，４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚ プリドライバ
４２ｄｂ，４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚ，４３ｄｂ 保護部
４２１－１，４２１－２ 判定部
４２１ａ－１，４２１ａ－２，４２２ａ－１，４２２ａ－２，４２２ｄ－１，４２２ｄ－２，４２２ｇ－１，４２２ｇ－２ 比較器
４２１ｂ－１，４２１ｂ－２，４２２ｂ－１，４２２ｂ－２，４２２ｅ－１，４２２ｅ－２，４２２ｈ－１，４２２ｈ－２ 比較電圧生成部
４２２－１，４２２－２ 異常検出部
４２２ｃ－１，４２２ｃ－２，４２２ｃ－３ 電流検出部
４２２ｆ－１，４２２ｆ－２，４２５ｃ－２，４３２ｆ－２，４３２ｆ－２ ＯＲゲート
４２２ｇｈ 検出部
４２３－１，４２３－２ 保護信号生成部
４２３ａ－１，４２３ａ－２ ＤＦＦ
４２３ｂ－１，４２３ｂ－２ トランジスタ
４２４－１，４２４－２ 定電流源
４２５－２ 継続信号生成部
４２５ａ－２，４２５ｂ－１ ＮＡＮＤゲート
４２５ｂ－２，４２５ｂ－２ ＡＮＤゲート
ＩｎＤＢ，ＩｎＵ，ＩｎＶ，ＩｎＷ，ＩｎＸ，ＩｎＹ，ＩｎＺ 入力信号
Ｉｓｄｂ，Ｉｓｄｂ，Ｉｓｕ，Ｉｓｖ，Ｉｓｗ，Ｉｓｘ，Ｉｓｙ，Ｉｓｚ 検知電流
Ｌｎ 負極側ライン
Ｌｐ 正極側ライン
Ｓ 電流検知素子
ＳａｅＤＢ，ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺ 保護信号
Ｓａｌｍ，Ｓａｌｕ，Ｓａｌｖ，Ｓａｌｗ アラーム信号
Ｓｃ１－１，Ｓｃ１－２，Ｓｃ２－１，Ｓｃ２－２，Ｓｃ３－１，Ｓｃ３－２，Ｓｃ４－２ 比較信号
Ｓｃａ－１，Ｓｃａ－２，Ｓｃａａ，Ｓｃａｂ 演算信号
Ｓｃｎｄｂ，Ｓｃｎｚ 継続信号
ＳｇＤＢ ブレーキ駆動信号
ＳｇＵ，ＳｇＶ，ＳｇＷ，ＳｇＸ，ＳｇＹ，ＳｇＺ ゲート駆動信号
Ｓｓｐｄｂ，Ｓｓｐｚ 停止信号
Ｔａｅｄｂ，Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚ 信号検出端子
Ｔａｌｍ，Ｔａｌｕ，Ｔａｌｖ，Ｔａｌｗ アラーム信号出力端子
Ｔｄｂ 回生電力用端子
Ｔｇｄ 基準電位端子
Ｔｇｄｕ，Ｔｇｄｖ，Ｔｇｄｗ 上相基準電位端子
ＴｉｎＤＢ，ＴｉｎＵ，ＴｉｎＶ，ＴｉｎＷ，ＴｉｎＸ，ＴｉｎＹ，ＴｉｎＺ 信号入力端子
Ｔｎ 負極側電源入力端子
Ｔｐ 正極側電源入力端子
ＴＵ Ｕ相出力端子
ＴＶ Ｖ相出力端子
Ｔｖｃ，Ｔｖｃｕ，Ｔｖｃｖ，Ｔｖｃｗ 電源入力端子
ＴＷ Ｗ相出力端子
Ｖｄｂ１，Ｖｄｂ２，Ｖｄｂ３，Ｖｄｂ４，Ｖｚ１，Ｖｚ２，Ｖｚ３ 比較電圧
Ｖｚ４ 比較電圧
ＶＣＣ，ＶＤＤ 電源電圧
Ｖｓｚ，Ｖｓｄｂ，Ｖｔｄｂ，Ｖｔｕ，Ｖｔｖ，Ｖｔｗ，Ｖｔｘ，Ｖｔｙ，Ｖｔｚ 検知電圧
３ｄｂ，３ｕ，３ｖ，３ｗ，３ｘ，３ｙ，３ｚ 半導体素子
４ｄｂ ブレーキユニット
４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚ ゲート駆動ユニット
１１ｍ，１１ｕ，１１ｖ，１１ｗ，２６ 抵抗素子
２１ 制御装置
２２ 交流電源部
２３ 平滑用コンデンサ
２４ モータ
２５ 定電圧源
３１ｄｂ，３１ｕ，３１ｖ，３１ｗ，３１ｘ，３１ｙ，３１ｚ ＩＧＢＴ
３２ｄｂ，３２ｕ，３２ｖ，３２ｗ，３２ｘ，３２ｙ，３２ｚ 還流ダイオード
３３ｄｂ，３３ｕ，３３ｖ，３３ｗ，３３ｘ，３３ｙ，３３ｚ 温度検知素子
４１ｄｂ，４１ｕ，４１ｖ，４１ｗ，４１ｘ，４１ｙ，４１ｚ プリドライバ
４２ｄｂ，４２ｕ，４２ｖ，４２ｗ，４２ｘ，４２ｙ，４２ｚ，４３ｄｂ 保護部
４２１－１，４２１－２ 判定部
４２１ａ－１，４２１ａ－２，４２２ａ－１，４２２ａ－２，４２２ｄ－１，４２２ｄ－２，４２２ｇ－１，４２２ｇ－２ 比較器
４２１ｂ－１，４２１ｂ－２，４２２ｂ－１，４２２ｂ－２，４２２ｅ－１，４２２ｅ－２，４２２ｈ－１，４２２ｈ－２ 比較電圧生成部
４２２－１，４２２－２ 異常検出部
４２２ｃ－１，４２２ｃ－２，４２２ｃ－３ 電流検出部
４２２ｆ－１，４２２ｆ－２，４２５ｃ－２，４３２ｆ－２，４３２ｆ－２ ＯＲゲート
４２２ｇｈ 検出部
４２３－１，４２３－２ 保護信号生成部
４２３ａ－１，４２３ａ－２ ＤＦＦ
４２３ｂ－１，４２３ｂ－２ トランジスタ
４２４－１，４２４－２ 定電流源
４２５－２ 継続信号生成部
４２５ａ－２，４２５ｂ－１ ＮＡＮＤゲート
４２５ｂ－２，４２５ｂ－２ ＡＮＤゲート
ＩｎＤＢ，ＩｎＵ，ＩｎＶ，ＩｎＷ，ＩｎＸ，ＩｎＹ，ＩｎＺ 入力信号
Ｉｓｄｂ，Ｉｓｄｂ，Ｉｓｕ，Ｉｓｖ，Ｉｓｗ，Ｉｓｘ，Ｉｓｙ，Ｉｓｚ 検知電流
Ｌｎ 負極側ライン
Ｌｐ 正極側ライン
Ｓ 電流検知素子
ＳａｅＤＢ，ＳａｅＵ，ＳａｅＶ，ＳａｅＷ，ＳａｅＸ，ＳａｅＹ，ＳａｅＺ 保護信号
Ｓａｌｍ，Ｓａｌｕ，Ｓａｌｖ，Ｓａｌｗ アラーム信号
Ｓｃ１－１，Ｓｃ１－２，Ｓｃ２－１，Ｓｃ２－２，Ｓｃ３－１，Ｓｃ３－２，Ｓｃ４－２ 比較信号
Ｓｃａ－１，Ｓｃａ－２，Ｓｃａａ，Ｓｃａｂ 演算信号
Ｓｃｎｄｂ，Ｓｃｎｚ 継続信号
ＳｇＤＢ ブレーキ駆動信号
ＳｇＵ，ＳｇＶ，ＳｇＷ，ＳｇＸ，ＳｇＹ，ＳｇＺ ゲート駆動信号
Ｓｓｐｄｂ，Ｓｓｐｚ 停止信号
Ｔａｅｄｂ，Ｔａｅｕ，Ｔａｅｖ，Ｔａｅｗ，Ｔａｅｘ，Ｔａｅｙ，Ｔａｅｚ 信号検出端子
Ｔａｌｍ，Ｔａｌｕ，Ｔａｌｖ，Ｔａｌｗ アラーム信号出力端子
Ｔｄｂ 回生電力用端子
Ｔｇｄ 基準電位端子
Ｔｇｄｕ，Ｔｇｄｖ，Ｔｇｄｗ 上相基準電位端子
ＴｉｎＤＢ，ＴｉｎＵ，ＴｉｎＶ，ＴｉｎＷ，ＴｉｎＸ，ＴｉｎＹ，ＴｉｎＺ 信号入力端子
Ｔｎ 負極側電源入力端子
Ｔｐ 正極側電源入力端子
ＴＵ Ｕ相出力端子
ＴＶ Ｖ相出力端子
Ｔｖｃ，Ｔｖｃｕ，Ｔｖｃｖ，Ｔｖｃｗ 電源入力端子
ＴＷ Ｗ相出力端子
Ｖｄｂ１，Ｖｄｂ２，Ｖｄｂ３，Ｖｄｂ４，Ｖｚ１，Ｖｚ２，Ｖｚ３ 比較電圧
Ｖｚ４ 比較電圧
ＶＣＣ，ＶＤＤ 電源電圧
Ｖｓｚ，Ｖｓｄｂ，Ｖｔｄｂ，Ｖｔｕ，Ｖｔｖ，Ｖｔｗ，Ｖｔｘ，Ｖｔｙ，Ｖｔｚ 検知電圧
【図1】
【図2】
【図3】