特開 2024-58575 印刷回路基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024058575

(43)【公開日】2024-04-25

(54)【発明の名称】印刷回路基板及びその製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20240418BHJP

   H01L 23/12 20060101ALI20240418BHJP

【ＦＩ】

H05K3/46 Q

H05K3/46 N

H05K3/46 B

H01L23/12 F

【審査請求】未請求

【請求項の数】19

【出願形態】ＯＬ

(21)【出願番号】P 2023125382

(22)【出願日】2023-08-01

(31)【優先権主張番号】10-2022-0132348

(32)【優先日】2022-10-14

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000051

【氏名又は名称】弁理士法人共生国際特許事務所

(72)【発明者】

【氏名】高 永 國

(72)【発明者】

【氏名】金 相 勳

(72)【発明者】

【氏名】尹 智 湖

(72)【発明者】

【氏名】金 圭 默

(72)【発明者】

【氏名】金 台 勳

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA32

5E316AA35

5E316AA38

5E316AA43

5E316BB13

5E316CC08

5E316CC32

5E316EE01

5E316FF07

5E316GG15

5E316GG28

5E316HH22

5E316HH33

5E316JJ12

5E316JJ13

(57)【要約】

【課題】キャビティ周辺の回路パターンの損傷なく所望する深さのキャビティを形成することができる印刷回路基板及びその製造方法を提供する。
【解決手段】本発明の印刷回路基板は、第１絶縁層と、第１絶縁層に埋込まれた第１配線層と、第１絶縁層に形成された第１ビア内に位置する第１ビア層と、第１絶縁層上に位置する第２絶縁層と、第２絶縁層に埋込まれた第２配線層と、第２絶縁層に形成された第２ビア内に位置する第２ビア層と、第１絶縁層及び第２絶縁層の一部に形成されたキャビティと、を備え、キャビティは、第１絶縁層に形成されて互いに異なる幅を有する第１部分及び第２部分を含み、第１部分は、第１配線層の側面に位置し、第２部分は、第１ビア層の側面に位置し、第１部分の第１幅は、第２部分の第２幅よりも広い。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１絶縁層と、
前記第１絶縁層に埋込まれた第１配線層と、
前記第１絶縁層に形成された第１ビア内に位置する第１ビア層と、
前記第１絶縁層上に位置する第２絶縁層と、
前記第２絶縁層に埋込まれた第２配線層と、
前記第２絶縁層に形成された第２ビア内に位置する第２ビア層と、
前記第１絶縁層及び前記第２絶縁層の一部に形成されたキャビティと、を備え、
前記キャビティは、前記第１絶縁層に形成されて互いに異なる幅を有する第１部分及び第２部分を含み、
前記第１部分は、前記第１配線層の側面に位置し、
前記第２部分は、前記第１ビア層の側面に位置し、
前記第１部分の第１幅は、前記第２部分の第２幅よりも広いことを特徴とする印刷回路基板。

【請求項2】

前記キャビティは、前記第２絶縁層の一部に形成された第３部分を更に含み、
前記第３部分は、前記第２配線層の側面に位置することを特徴とする請求項１に記載の印刷回路基板。

【請求項3】

前記第１部分の深さは、前記第１配線層の厚さと同一であり、
前記第２部分の深さは、前記第１ビア層の厚さと同一であることを特徴とする請求項１に記載の印刷回路基板。

【請求項4】

前記第３部分の深さは、前記第２配線層の厚さと同一であることを特徴とする請求項２に記載の印刷回路基板。

【請求項5】

前記第３部分の第３幅は、前記第１幅と同一であることを特徴とする請求項２に記載の印刷回路基板。

【請求項6】

前記第１絶縁層の下に位置するソルダレジスト層を更に含み、
前記キャビティは、前記ソルダレジスト層に形成された第４部分を更に含み、
前記第４部分の第４幅は、前記第１幅及び前記第２幅よりも広いことを特徴とする請求項２に記載の印刷回路基板。

【請求項7】

前記第１配線層と前記第２配線層とは、前記第１ビア層を介して互いに連結されることを特徴とする請求項１に記載の印刷回路基板。

【請求項8】

前記第１絶縁層と前記第２絶縁層との間に位置する第４絶縁層を更に含み、
前記キャビティは、前記第４絶縁層に形成されて互いに異なる幅を有する第５部分及び第６部分を更に含むことを特徴とする請求項１に記載の印刷回路基板。

【請求項9】

前記第４絶縁層に埋込まれた第４配線層と、
前記第４絶縁層に形成された第４ビア内に位置する第４ビア層と、を更に含み、
前記第５部分は、前記第４配線層の側面に位置し、
前記第６部分は、前記第４ビア層の側面に位置することを特徴とする請求項８に記載の印刷回路基板。

【請求項10】

前記第２絶縁層から前記キャビティに向かって突出する複数の突出部を更に含むことを特徴とする請求項１又は８に記載の印刷回路基板。

【請求項11】

第１絶縁層と、
前記第１絶縁層に埋込まれた第１配線層と、
前記第１絶縁層に形成された第１ビア内に位置する第１ビア層と、
前記第１絶縁層上に位置する第２絶縁層と、
前記第２絶縁層に埋込まれた第２配線層と、
前記第２絶縁層に形成された第２ビア内に位置する第２ビア層と、
前記第１絶縁層を貫通する第１部分及び第２部分、並びに前記第２絶縁層の一部に形成された第３部分を含むキャビティと、を備え、
前記キャビティの前記第３部分は、前記第２配線層の側面に位置し、
前記キャビティの前記第３部分の深さは、前記第２配線層の厚さと同一であることを特徴とする印刷回路基板。

【請求項12】

第１配線層及び第１犠牲層を形成する段階と、
前記第１配線層及び前記第１犠牲層上に第１絶縁層を積層する段階と、
前記第１絶縁層に第１ビア及び前記第１犠牲層に重なる開口部を形成する段階と、
前記第１絶縁層の前記第１ビアに第１ビア層を形成し、前記開口部に第２犠牲層を形成する段階と、
前記第１絶縁層上に第２配線層を形成し、前記第２犠牲層上に第３犠牲層を形成する段階と、
前記第２配線層及び前記第３犠牲層上に第２絶縁層を積層する段階と、
前記第１犠牲層、前記第２犠牲層、及び前記第３犠牲層をエッチングして除去する段階と、を有し、
前記第１犠牲層の幅と前記第２犠牲層の幅とは、互いに異なって形成されることを特徴とする印刷回路基板の製造方法。

【請求項13】

前記第１犠牲層は、前記第１配線層の側面に位置して前記第１配線層と同一の厚さを有するように形成され、
前記第２犠牲層は、前記第１ビア層の側面に位置して前記第１ビア層と同一の厚さを有するように形成されることを特徴とする請求項１２に記載の印刷回路基板の製造方法。

【請求項14】

前記第３犠牲層は、前記第２配線層の側面に位置して前記第２配線層と同一の厚さを有するように形成されることを特徴とする請求項１３に記載の印刷回路基板の製造方法。

【請求項15】

前記第１犠牲層の幅と前記第３犠牲層の幅とは、同一に形成されることを特徴とする請求項１４に記載の印刷回路基板の製造方法。

【請求項16】

前記第１絶縁層を形成した後、前記第２絶縁層を形成する前に第４絶縁層を形成する段階と、
前記第１ビア層を形成した後、前記第２配線層を形成する前に、前記第４絶縁層によって埋込まれる第４配線層を形成し、前記第２犠牲層を形成した後、前記第３犠牲層を形成する前に第４犠牲層を形成する段階と、
前記第１ビア層を形成した後、前記第２配線層を形成する前に、前記第４絶縁層の第４ビアに第４ビア層を形成し、前記第４犠牲層上に位置する第５犠牲層を形成する段階と、を更に含み、
前記エッチングして除去する段階において、前記第１犠牲層及び前記第２犠牲層を除去した後、前記第３犠牲層を除去する前に前記第４犠牲層及び前記第５犠牲層を除去することを特徴とする請求項１２に記載の印刷回路基板の製造方法。

【請求項17】

前記第４犠牲層は、前記第４配線層の側面に位置して前記第４配線層と同一の厚さを有するように形成され、
前記第５犠牲層は、前記第４ビア層の側面に位置して前記第４ビア層と同一の厚さを有するように形成されることを特徴とする請求項１６に記載の印刷回路基板の製造方法。

【請求項18】

前記第３犠牲層上に前記第２絶縁層の一部が位置するように形成されることを特徴とする請求項１７に記載の印刷回路基板の製造方法。

【請求項19】

前記第１絶縁層の下にソルダレジスト層を形成する段階を更に含み、
前記ソルダレジスト層は、前記第１犠牲層を露出するように形成されることを特徴とする請求項１２に記載の印刷回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、印刷回路基板及びその製造方法に関する。

【背景技術】

【0002】

印刷回路基板は、絶縁材に銅のような導電性材料で回路パターンを形成したものであり、携帯電話をはじめとするＩＴ分野の電子機器の小型化に伴い、印刷回路基板にキャビティを形成し、キャビティ内にＩＣ、能動素子、又は受動素子などの電子部品を実装する方法が提案されている。

【0003】

電子部品が実装される印刷回路基板のキャビティの深さに応じて、電子部品のうちの印刷回路基板内に実装される部分の高さも変化する。

【0004】

印刷回路基板のキャビティの深さが深いほど電子部品の多くの部分をキャビティ内に実装することが可能であり、電子部品と印刷回路基板とをパッケージングした製品の全体厚さを減少させることができる。

【0005】

しかし、印刷回路基板にキャビティを形成する場合、キャビティの深さを調節しにくく、キャビティの深さを深く形成するために周辺の回路パターンが損傷することもある。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０２０－１４５４８２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、キャビティ周辺の回路パターンの損傷なく所望する深さのキャビティを形成することができる印刷回路基板及びその製造方法を提供することにある。

【課題を解決するための手段】

【0008】

上記目的を達成するためになされた本発明の一態様による印刷回路基板は、第１絶縁層と、前記第１絶縁層に埋込まれた第１配線層と、前記第１絶縁層に形成された第１ビア内に位置する第１ビア層と、前記第１絶縁層上に位置する第２絶縁層と、前記第２絶縁層に埋込まれた第２配線層と、前記第２絶縁層に形成された第２ビア内に位置する第２ビア層と、前記第１絶縁層及び前記第２絶縁層の一部に形成されたキャビティと、を備え、前記キャビティは、前記第１絶縁層に形成されて互いに異なる幅を有する第１部分及び第２部分を含み、前記第１部分は、前記第１配線層の側面に位置し、前記第２部分は、前記第１ビア層の側面に位置し、前記第１部分の第１幅は、前記第２部分の第２幅よりも広い。

【0009】

前記キャビティは、前記第２絶縁層の一部に形成された第３部分を更に含み、前記第３部分は、前記第２配線層の側面に位置し得る。
前記第１部分の深さは、前記第１配線層の厚さと同一であり、前記第２部分の深さは、前記第１ビア層の厚さと同一であり得る。
前記第３部分の深さは、前記第２配線層の厚さと同一であり得る。
前記第３部分の第３幅は、前記第１幅と同一であり得る。
前記印刷回路基板は、前記第１絶縁層の下に位置するソルダレジスト層を更に含み、前記キャビティは、前記ソルダレジスト層に形成された第４部分を更に含み、前記第４部分の第４幅は、前記第１幅及び前記第２幅よりも広い。
前記第１配線層と前記第２配線層とは、前記第１ビア層を介して互いに連結され得る。
前記印刷回路基板は、前記第１絶縁層と前記第２絶縁層との間に位置する第４絶縁層を更に含み、前記キャビティは、前記第４絶縁層に形成されて互いに異なる幅を有する第５部分及び第６部分を更に含み得る。
前記印刷回路基板は、前記第４絶縁層に埋込まれた第４配線層と、前記第４絶縁層に形成された第４ビア内に位置する第４ビア層と、を更に含み、前記第５部分は、前記第４配線層の側面に位置し、前記第６部分は、前記第４ビア層の側面に位置し得る。
前記印刷回路基板は、前記第２絶縁層から前記キャビティに向かって突出する複数の突出部を更に含み得る。

【0010】

上記目的を達成するためになされた本発明の他の態様による印刷回路基板は、第１絶縁層と、前記第１絶縁層に埋込まれた第１配線層と、前記第１絶縁層に形成された第１ビア内に位置する第１ビア層と、前記第１絶縁層上に位置する第２絶縁層と、前記第２絶縁層に埋込まれた第２配線層と、前記第２絶縁層に形成された第２ビア内に位置する第２ビア層と、前記第１絶縁層を貫通する第１部分及び第２部分、並びに前記第２絶縁層の一部に形成された第３部分を含むキャビティと、を備え、前記キャビティの前記第３部分は、前記第２配線層の側面に位置し、前記キャビティの前記第３部分の深さは、前記第２配線層の厚さと同一である。

【0011】

上記目的を達成するためになされた本発明の一態様による印刷回路基板の製造方法は、第１配線層及び第１犠牲層を形成する段階と、前記第１配線層及び前記第１犠牲層上に第１絶縁層を積層する段階と、前記第１絶縁層に第１ビア及び前記第１犠牲層に重なる開口部を形成する段階と、前記第１絶縁層の前記第１ビアに第１ビア層を形成し、前記開口部に第２犠牲層を形成する段階と、前記第１絶縁層上に第２配線層を形成し、前記第２犠牲層上に第３犠牲層を形成する段階と、前記第２配線層及び前記第３犠牲層上に第２絶縁層を積層する段階と、前記第１犠牲層、前記第２犠牲層、及び前記第３犠牲層をエッチングして除去する段階と、を有し、前記第１犠牲層の幅と前記第２犠牲層の幅とは、互いに異なって形成される。

【0012】

前記第１犠牲層は、前記第１配線層の側面に位置して前記第１配線層と同一の厚さを有するように形成され、前記第２犠牲層は、前記第１ビア層の側面に位置して前記第１ビア層と同一の厚さを有するように形成され得る。
前記第３犠牲層は、前記第２配線層の側面に位置して前記第２配線層と同一の厚さを有するように形成され得る。
前記第１犠牲層の幅と前記第３犠牲層の幅とは、同一に形成され得る。
前記印刷回路基板の製造方法は、前記第１絶縁層を形成した後、前記第２絶縁層を形成する前に第４絶縁層を形成する段階と、前記第１ビア層を形成した後、前記第２配線層を形成する前に、前記第４絶縁層によって埋込まれる第４配線層を形成し、前記第２犠牲層を形成した後、前記第３犠牲層を形成する前に第４犠牲層を形成する段階と、前記第１ビア層を形成した後、前記第２配線層を形成する前に、前記第４絶縁層の第４ビアに第４ビア層を形成し、前記第４犠牲層上に位置する第５犠牲層を形成する段階と、を更に含み、前記エッチングして除去する段階において、前記第１犠牲層及び前記第２犠牲層を除去した後、前記第３犠牲層を除去する前に前記第４犠牲層及び前記第５犠牲層を除去し得る。
前記第４犠牲層は、前記第４配線層の側面に位置して前記第４配線層と同一の厚さを有するように形成され、前記第５犠牲層は、前記第４ビア層の側面に位置して前記第４ビア層と同一の厚さを有するように形成され得る。
前記第３犠牲層上に前記第２絶縁層の一部が位置するように形成され得る。
前記印刷回路基板の製造方法は、前記第１絶縁層の下にソルダレジスト層を形成する段階を更に含み、前記ソルダレジスト層は、前記第１犠牲層を露出するように形成され得る。

【発明の効果】

【0013】

本発明によれば、キャビティ周辺の回路パターンの損傷なく所望する深さのキャビティを形成することができる印刷回路基板及びその製造方法を提供することができる。

【図面の簡単な説明】

【0014】

【図1】一実施形態による印刷回路基板の断面図である。

【図2】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図3】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図4】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図5】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図6】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図7】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図8】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図9】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図10】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図11】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図12】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図13】一実施形態による印刷回路基板の製造方法を示す断面図である。

【図14】他の実施形態による印刷回路基板の断面図である。

【図15】他の実施形態による印刷回路基板の製造方法を示す断面図である。

【図16】更に他の実施形態による印刷回路基板の断面図である。

【図17】更に他の実施形態による印刷回路基板の製造方法を示す断面図である。

【発明を実施するための形態】

【0015】

以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。本発明は種々の異なる形態で実現可能であり、ここで説明する実施形態に限定されない。

【0016】

本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体に亘って同一又は類似の構成要素については同一の参照符号を付す。

【0017】

また、図面は本明細書に開示する実施形態を容易に理解できるようにするためのものに過ぎず、図面によって本明細書に開示する技術的思想は制限されず、本発明の思想及び技術範囲に含まれる全ての変更、均等物又は代替物を含むことが理解されなければならない。

【0018】

更に、図面に示した各構成の大きさ及び厚さは説明の便宜のために任意に示したものであって、本発明は必ずしも図示したものに限定されない。図面において様々な層及び領域を明確に表現するために厚さを拡大して示した。そして、図面において、説明の便宜のために、一部の層及び領域の厚さを誇張して示した。

【0019】

また、層、膜、領域、板などの部分が他の部分の「上に」あるとする場合、これは他の部分の「直上に」ある場合のみならず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の「直上に」あるとする場合には、中間に他の部分がないことを意味する。更に、基準となる部分の「上に」あるということは、基準となる部分の上又は下に位置することであり、必ずしも重力の反対方向の「上に」位置することを意味するわけではない。

【0020】

また、明細書全体において、ある部分がある構成要素を「含む」とする場合、これは特に反対の記載がない限り、他の構成要素を除くものではなく、他の構成要素を更に包含することができることを意味する。

【0021】

更に、明細書全体において、「平面上」とする場合、これは対象部分を上から見た場合を意味し、「断面上」とする場合、これは対象部分を垂直に切断した断面を横から見た場合を意味する。

【0022】

また、明細書全体において、「連結される」とする場合、これは２以上の構成要素が直接的に連結されることだけを意味するものではなく、２以上の構成要素が他の構成要素を介して間接的に連結されること、物理的に連結されることだけでなく電気的に連結されることを意味し、また、位置や機能により異なる名称で称することがあるが、一切を意味し得る。

【0023】

以下、図面を参照して、多様な実施形態及びその変形例を詳細に説明する。

【0024】

図１を参照して、一実施形態による印刷回路基板について説明する。図１は、一実施形態による印刷回路基板の断面図である。

【0025】

図１を参照すると、本実施形態による印刷回路基板は、積層されている複数の絶縁層ＩＬと、複数の絶縁層ＩＬ内に埋込まれた複数の配線層ＭＬと、複数の絶縁層ＩＬの複数のビアＶＡ内に位置する複数のビア層ＭＶと、複数のパッド層ＭＰと、ソルダレジスト層ＰＬと、複数の絶縁層ＩＬの一部分に形成されたキャビティＣＶと、を含む。

【0026】

複数の絶縁層ＩＬは、第１絶縁層ＩＬ１と、第１絶縁層ＩＬ１上に位置する第２絶縁層ＩＬ２と、第２絶縁層ＩＬ２上に位置する第３絶縁層ＩＬ３と、を含む。

【0027】

複数の配線層ＭＬは、第１絶縁層ＩＬ１によって埋込まれる第１配線層ＭＬ１と、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２と、第３絶縁層ＩＬ３によって埋込まれる第３配線層ＭＬ３と、を含む。

【0028】

複数のビア層ＭＶは、第１絶縁層ＩＬ１に形成された第１ビアＶＡ１内に位置する第１ビア層ＭＶ１と、第２絶縁層ＩＬ２に形成された第２ビアＶＡ２内に位置する第２ビア層ＭＶ２と、第３絶縁層ＩＬ３に形成された第３ビアＶＡ３内に位置する第３ビア層ＭＶ３と、を含む。

【0029】

複数のパッド層ＭＰは、第３絶縁層ＩＬ３上に位置する第１パッド層ＭＰ１と、第１絶縁層ＩＬ１の下に位置する第２パッド層ＭＰ２と、を含む。

【0030】

第１ビア層ＭＶ１を介して第１配線層ＭＬ１の一部と第２配線層ＭＬ２の一部とは連結され、第２ビア層ＭＶ２を介して第２配線層ＭＬ２の一部と第３配線層ＭＬ３の一部とは連結され、第３ビア層ＭＶ３を介して第３配線層ＭＬ３の一部と第１パッド層ＭＰ１とは連結され、第２パッド層ＭＰ２は第１配線層ＭＬ１に連結される。

【0031】

キャビティＣＶは、高さ方向ＤＲＨに沿って、第１絶縁層ＩＬ１を貫通して第２絶縁層ＩＬ２の一部分に形成される。

【0032】

ソルダレジスト層ＰＬは、第３絶縁層ＩＬ３上に位置して第１パッド層ＭＰ１の一部を露出する第１ソルダレジスト層ＰＬ１と、第１絶縁層ＩＬ１の下に位置して第２パッド層ＭＰ２の一部を露出する第２ソルダレジスト層ＰＬ２と、を含む。

【0033】

キャビティＣＶは、第１絶縁層ＩＬ１に形成されて互いに異なる幅を有する第１部分ＣＶ１及び第２部分ＣＶ２と、第２絶縁層ＩＬ２の一部分に形成された第３部分ＣＶ３と、を含み、第２ソルダレジスト層ＰＬ２に形成された第４部分ＣＶ４を含む。

【0034】

キャビティＣＶの第１部分ＣＶ１は第１配線層ＭＬ１の側面に位置し、キャビティＣＶの第２部分ＣＶ２は第１ビア層ＭＶ１の側面に位置し、キャビティＣＶの第３部分ＣＶ３は第２配線層ＭＬ２の側面に位置し、キャビティＣＶの第４部分ＣＶ４は第２ソルダレジスト層ＰＬ２の側面に位置する。

【0035】

高さ方向ＤＲＨと垂直をなす平面方向ＤＲＷに沿って、第１絶縁層ＩＬ１に形成されたキャビティＣＶの第１部分ＣＶ１は第１幅Ｗ１を有し、第１絶縁層ＩＬ１に形成されたキャビティＣＶの第２部分ＣＶ２は第２幅Ｗ２を有し、第２絶縁層ＩＬ２の一部分に形成されたキャビティＣＶの第３部分ＣＶ３は第３幅Ｗ３を有し、第２ソルダレジスト層ＰＬ２に形成されたキャビティＣＶの第４部分ＣＶ４は第４幅Ｗ４を有する。

【0036】

キャビティＣＶの第１部分ＣＶ１の第１幅Ｗ１とキャビティＣＶの第２部分ＣＶ２の第２幅Ｗ２とは、互いに異なる。

【0037】

キャビティＣＶの第１部分ＣＶ１の第１幅Ｗ１はキャビティＣＶの第３部分ＣＶ３の第３幅Ｗ３と略同一であるが、これとは異なり、第１幅Ｗ１は第３幅Ｗ３とは異なってもよい。

【0038】

キャビティＣＶの第４部分ＣＶ４の第４幅Ｗ４は、第１幅Ｗ１、第２幅Ｗ２、及び第３幅Ｗ３よりも大きい。

【0039】

高さ方向ＤＲＨに沿って、キャビティＣＶの側壁は、一列に配置されずに段差を有する。

【0040】

高さ方向ＤＲＨに沿って、キャビティＣＶの第１部分ＣＶ１の第１深さＨ１は第１絶縁層ＩＬ１によって埋込まれる第１配線層ＭＬ１の第１厚さＤ１と略同一であり、キャビティＣＶの第２部分ＣＶ２の第２深さＨ２は第１絶縁層ＩＬ１に形成された第１ビアＶＡ１内に位置する第１ビア層ＭＶ１の第２厚さＤ２と略同一である。

【0041】

キャビティＣＶの第１部分ＣＶ１の第１深さＨ１と第２部分ＣＶ２の第２深さＨ２との合計は、第１絶縁層ＩＬ１の厚さと同一である。

【0042】

キャビティＣＶの第３部分ＣＶ３の第３深さＨ３は、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の第３厚さＤ３と略同一である。

【0043】

第２ソルダレジスト層ＰＬ２に形成されたキャビティＣＶの第４部分ＣＶ４の第４深さＨ４は、第２ソルダレジスト層ＰＬ２の厚さと同一である。

【0044】

キャビティＣＶの全体の深さＨＴは、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の第３厚さＤ３、第１絶縁層ＩＬ１の厚さ、そして第２ソルダレジスト層ＰＬ２の厚さの合計と略同一である。

【0045】

本実施形態による印刷回路基板によると、キャビティＣＶは、第２絶縁層ＩＬ２の一部分、第１絶縁層ＩＬ１、及び第２ソルダレジスト層ＰＬ２に形成され、キャビティＣＶの深さＨＴは、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の第３厚さＤ３、第１絶縁層ＩＬ１の厚さ、そして第２ソルダレジスト層ＰＬ２の厚さの合計と略同一である。キャビティＣＶ内に第２絶縁層ＩＬ２が残ることによって、複数の絶縁層ＩＬ内に埋込まれた複数の配線層ＭＬは、キャビティＣＶによって露出せず、キャビティＣＶ周辺の回路パターンが損傷せず、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の厚さ及び第１絶縁層ＩＬ１の厚さを調節することによって、キャビティＣＶの全体の深さＨＴを調節することができる。このように、本実施形態による印刷回路基板によると、キャビティＣＶ周辺の回路パターンの損傷なく所望する深さを有するキャビティＣＶを形成することができる。

【0046】

実装基板（図示せず）に電子部品を実装する際、電子部品が印刷回路基板のキャビティＣＶ内に配置されることによって、キャビティＣＶの深さが深くなるほど電子部品パッケージの全体の厚さが低くなる。

【0047】

本実施形態による印刷回路基板によると、キャビティＣＶ周辺の回路パターンの損傷なく所望する深さを有するキャビティＣＶを形成可能であり、不良の発生なく電子部品パッケージの全体の厚さを低減することができる。

【0048】

以下、図１と共に図２～図１３を参照して、一実施形態による印刷回路基板の製造方法について説明する。図２～図１３は、一実施形態による印刷回路基板の製造方法を示す断面図である。

【0049】

図２を参照すると、コア部ＣＬとコア部ＣＬの両側に積層された薄膜金属層ＭＳとを含むキャリア基板ＣＳ上に第１銅箔層ＴＣ１及び第１配線層ＭＬ１を形成する。この時、キャビティＣＶが形成される位置に配置される第１犠牲層ＳＦ１を共に形成する。第１犠牲層ＳＦ１は、第１配線層ＭＬ１と共に形成されるため、第１配線層ＭＬ１と同一の物質からなり、第１配線層ＭＬ１の第１厚さＤ１と同一の厚さを有する。

【0050】

図３に示すように、第１配線層ＭＬ１上に第１絶縁層ＩＬ１及び第２銅箔層ＴＣ２を形成して、第１配線層ＭＬ１を第１絶縁層ＩＬ１で埋込む。

【0051】

図４を参照すると、第１絶縁層ＩＬ１に第１ビアＶＡ１を形成する。この時、第１犠牲層ＳＦ１を露出する開口部ＯＰ１を共に形成する。

【0052】

図５を参照すると、第１絶縁層ＩＬ１の第１ビアＶＡ１内に第１ビア層ＭＶ１を形成し、第１絶縁層ＩＬ１上に第２配線層ＭＬ２を形成する。これと同時に、開口部ＯＰ１内に第２犠牲層ＳＦ２を形成し、第２犠牲層ＳＦ２に連結されるように第１絶縁層ＩＬ１上に第３犠牲層ＳＦ３を形成する。その後、第２銅箔層ＴＣ２を除去する。第２犠牲層ＳＦ２及び第３犠牲層ＳＦ３は、第１犠牲層ＳＦ１と同様にキャビティＣＶが形成される位置に形成される。

【0053】

図６に示すように、第２配線層ＭＬ２及び第３犠牲層ＳＦ３上に第２絶縁層ＩＬ２と第３銅箔層ＴＣ３とを積層して、第２配線層ＭＬ２を第２絶縁層ＩＬ２で埋込む。

【0054】

図７を参照すると、第２絶縁層ＩＬ２に第２ビアＶＡ２を形成する。

【0055】

図８を参照すると、第２絶縁層ＩＬ２の第２ビアＶＡ２内に第２ビア層ＭＶ２を形成し、第２絶縁層ＩＬ２上に第３配線層ＭＬ３を形成する。その後、第３銅箔層ＴＣ３を除去する。

【0056】

図９を参照すると、第３配線層ＭＬ３上に第３絶縁層ＩＬ３と第４銅箔層ＴＣ４とを積層して、第３配線層ＭＬ３を第３絶縁層ＩＬ３で埋込む。

【0057】

次に、図１０に示すように、キャリア基板ＣＳの両側から基板部ＳＵＢを剥離する。

【0058】

以下、キャリア基板ＣＳから剥離された１つの基板部ＳＵＢについて説明する。

【0059】

図１１に示すように、基板部ＳＵＢから第１銅箔層ＴＣ１及び第４銅箔層ＴＣ４を除去し、第３絶縁層ＩＬ３に第３ビアＶＡ３を形成し、第３ビアＶＡ３内に第３ビア層ＭＶ３を形成し、第３絶縁層ＩＬ３上に第１パッド層ＭＰ１を形成し、第１絶縁層ＩＬ１の下に第２パッド層ＭＰ２を形成する。

【0060】

図１２を参照すると、第３絶縁層ＩＬ３上に第１ソルダレジスト層ＰＬ１を形成し、第１絶縁層ＩＬ１の下に第２ソルダレジスト層ＰＬ２を形成する。第１ソルダレジスト層ＰＬ１は第１パッド層ＭＰ１の一部を露出し、第２ソルダレジスト層ＰＬ２は第２パッド層ＭＰ２の一部及び第１犠牲層ＳＦ１を露出する。

【0061】

図１３を参照すると、第１ソルダレジスト層ＰＬ１上に第１マスク層ＭＳＫ１を配置し、第２ソルダレジスト層ＰＬ２の下に第２マスク層ＭＳＫ２を配置する。キャビティＣＶが形成される領域を除いた部分は、全て第１マスク層ＭＳＫ１及び第２マスク層ＭＳＫ２によって覆われる。

【0062】

第１マスク層ＭＳＫ１及び第２マスク層ＭＳＫ２をエッチングマスクとして、キャビティＣＶが形成される領域に位置する第１犠牲層ＳＦ１、第２犠牲層ＳＦ２、及び第３犠牲層ＳＦ３を除去し、第１絶縁層ＩＬ１を貫通して第２絶縁層ＩＬ２の一部分に形成されるキャビティＣＶを形成する。

【0063】

その後、第１マスク層ＭＳＫ１及び第２マスク層ＭＳＫ２を除去する。

【0064】

本実施形態による印刷回路基板の製造方法によると、第１絶縁層ＩＬ１を貫通するように第１配線層ＭＬ１及び第１ビア層ＭＶ１と同じ層で第１犠牲層ＳＦ１及び第２犠牲層ＳＦ２を形成し、第１絶縁層ＩＬ１上に第２絶縁層ＩＬ２によって埋込まれるように第３犠牲層ＳＦ３を形成した後、マスク層（ＭＳＫ１、ＭＳＫ２）をエッチングマスクとして第１犠牲層ＳＦ１、第２犠牲層ＳＦ２、及び第３犠牲層ＳＦ３をエッチングして印刷回路基板にキャビティＣＶを形成する。従って、キャビティＣＶは第２ソルダレジスト層ＰＬ２及び第１絶縁層ＩＬ１を貫通して第２絶縁層ＩＬ２の一部分に形成され、キャビティＣＶの深さＨＴは第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の第３厚さＤ３、第１絶縁層ＩＬ１の厚さ、そして第２ソルダレジスト層ＰＬ２の厚さの合計と略同一である。

【0065】

キャビティＣＶ内に第２絶縁層ＩＬ２が残ることによって、複数の絶縁層ＩＬ内に埋込まれた複数の配線層ＭＬは、キャビティＣＶによって露出せず、キャビティＣＶ周辺の回路パターンが損傷せず、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の厚さ及び第１絶縁層ＩＬ１の厚さを調節することによって、キャビティＣＶの全体の深さＨＴを調節することができる。このように、本実施形態による印刷回路基板の製造方法によると、キャビティＣＶ周辺の回路パターンの損傷なく所望する深さを有するキャビティＣＶを形成することができる。

【0066】

以下、図１４を参照して、他の実施形態による印刷回路基板について説明する。図１４は、他の実施形態による印刷回路基板の断面図である。

【0067】

図１４を参照すると、本実施形態による印刷回路基板は、図１を参照して説明した実施形態による印刷回路基板と類似する。同一の構成要素に関する具体的な説明は省略する。

【0068】

図１４を参照すると、本実施形態による印刷回路基板は、図１に示した実施形態による印刷回路基板とは異なり、第１絶縁層ＩＬ１と第２絶縁層ＩＬ２との間に位置する第４絶縁層ＩＬ４と、第４絶縁層ＩＬ４によって埋込まれる第４配線層ＭＬ４と、第４絶縁層ＩＬ４の第４ビアＶＡ４内に位置する第４ビア層ＭＶ４と、を更に含む。

【0069】

キャビティＣＶは、高さ方向ＤＲＨに沿って、第１絶縁層ＩＬ１及び第４絶縁層ＩＬ４を貫通して第２絶縁層ＩＬ２の一部分に形成される。

【0070】

キャビティＣＶは、第１絶縁層ＩＬ１に形成されて互いに異なる幅を有する第１部分ＣＶ１及び第２部分ＣＶ２と、第２絶縁層ＩＬ２の一部分に形成された第３部分ＣＶ３と、を含み、第２ソルダレジスト層ＰＬ２に形成された第４部分ＣＶ４を含む。

【0071】

キャビティＣＶの第１部分ＣＶ１は第１配線層ＭＬ１の側面に位置し、キャビティＣＶの第２部分ＣＶ２は第１ビア層ＭＶ１の側面に位置し、キャビティＣＶの第３部分ＣＶ３は第２配線層ＭＬ２の側面に位置し、キャビティＣＶの第４部分ＣＶ４は第２ソルダレジスト層ＰＬ２の側面に位置する。

【0072】

キャビティＣＶは、第４絶縁層ＩＬ４に形成されて互いに異なる幅を有する第５部分ＣＶ５及び第６部分ＣＶ６を更に含む。

【0073】

キャビティＣＶの第５部分ＣＶ５は第４配線層ＭＬ４の側面に位置し、キャビティＣＶの第６部分ＣＶ６は第４ビア層ＭＶ４の側面に位置する。

【0074】

高さ方向ＤＲＨと垂直をなす平面方向ＤＲＷに沿って、第４絶縁層ＩＬ４に形成されたキャビティＣＶの第５部分ＣＶ５は第５幅Ｗ５を有し、第４絶縁層ＩＬ４に形成されたキャビティＣＶの第６部分ＣＶ６は第６幅Ｗ６を有し、キャビティＣＶの第５部分ＣＶ５の第５幅Ｗ５とキャビティＣＶの第６部分ＣＶ６の第６幅Ｗ６とは互いに異なる。

【0075】

キャビティＣＶの第５部分ＣＶ５の第５幅Ｗ５はキャビティＣＶの第１部分ＣＶ１の第１幅Ｗ１と同一であり、キャビティＣＶの第６部分ＣＶ６の第６幅Ｗ６はキャビティＣＶの第２部分ＣＶ２の第２幅Ｗ２と略同一であるが、これとは異なり、第５幅Ｗ５は第１幅Ｗ１とは異なり、第６幅Ｗ６は第２幅Ｗ２とは異なってもよい。

【0076】

キャビティＣＶの第４部分ＣＶ４の第４幅Ｗ４は、第１幅Ｗ１、第２幅Ｗ２、第３幅Ｗ３、第５幅Ｗ５、及び第６幅Ｗ６よりも大きい。

【0077】

高さ方向ＤＲＨに沿って、キャビティＣＶの側壁は、一列に配置されずに段差を有する。

【0078】

高さ方向ＤＲＨに沿って、キャビティＣＶの第５部分ＣＶ５の第５深さＨ５は第４絶縁層ＩＬ４によって埋込まれる第４配線層ＭＬ４の第４厚さＤ４と略同一であり、キャビティＣＶの第６部分ＣＶ６の第６深さＨ６は第４絶縁層ＩＬ４に形成された第４ビアＶＡ４内に位置する第４ビア層ＭＶ４の第５厚さＤ５と略同一である。

【0079】

キャビティＣＶの第５部分ＣＶ５の第５深さＨ５と第２部分ＣＶ２の第６部分ＣＶ６の第６深さＨ６との合計は、第４絶縁層ＩＬ４の厚さと同一である。

【0080】

キャビティＣＶの全体の深さＨＴは、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の第３厚さＤ３、第１絶縁層ＩＬ１の厚さ、第４絶縁層ＩＬ４、そして第２ソルダレジスト層ＰＬ２の厚さの合計と略同一である。

【0081】

本実施形態による印刷回路基板によると、キャビティＣＶは、第２絶縁層ＩＬ２の一部分、第１絶縁層ＩＬ１、第４絶縁層ＩＬ４、及び第２ソルダレジスト層ＰＬ２に形成され、キャビティＣＶの深さＨＴは、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の第３厚さＤ３、第１絶縁層ＩＬ１の厚さ、第４絶縁層ＩＬ４の厚さ、そして第２ソルダレジスト層ＰＬ２の厚さの合計と略同一である。キャビティＣＶ内に第２絶縁層ＩＬ２が残ることによって、複数の絶縁層ＩＬ内に埋込まれた複数の配線層ＭＬは、キャビティＣＶによって露出せず、キャビティＣＶ周辺の回路パターンが損傷せず、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の厚さ以外に第１絶縁層ＩＬ１の厚さ及び第４絶縁層ＩＬ４の厚さを調節することによって、キャビティＣＶの全体の深さＨＴを調節することができる。このように、本実施形態による印刷回路基板によると、キャビティＣＶ周辺の回路パターンの損傷なく所望する深さを有するキャビティＣＶを形成することができる。

【0082】

図１を参照して説明した実施形態による印刷回路基板の多くの特徴は、本実施形態による印刷回路基板に全て適用可能である。

【0083】

図１４と共に図１５を参照して、他の実施形態による印刷回路基板の製造方法について説明する。図１５は、他の実施形態による印刷回路基板の製造方法を示す断面図である。

【0084】

図１５を参照すると、第１絶縁層ＩＬ１を貫通するように第１犠牲層ＳＦ１及び第２犠牲層ＳＦ２を形成し、第４絶縁層ＩＬ４を貫通するように第４配線層ＭＬ４及び第４ビア層ＭＶ４と同じ層で第４犠牲層ＳＦ４及び第５犠牲層ＳＦ５を形成し、第４絶縁層ＩＬ４上に第２絶縁層ＩＬ２によって埋込まれるように第３犠牲層ＳＦ３を形成した後、マスク層（ＭＳＫ１、ＭＳＫ２）をエッチングマスクとして、第１犠牲層ＳＦ１、第２犠牲層ＳＦ２、第４犠牲層（図示せず）、第５犠牲層（図示せず）、及び第３犠牲層ＳＦ３をエッチングして印刷回路基板にキャビティＣＶを形成する。

【0085】

図２～図１３を参照して説明した実施形態による印刷回路基板の製造方法の多くの特徴は、本実施形態による印刷回路基板の製造方法に全て適用可能である。

【0086】

以下、図１６を参照して、更に他の実施形態による印刷回路基板について説明する。図１６は、更に他の実施形態による印刷回路基板の断面図である。

【0087】

図１６を参照すると、本実施形態による印刷回路基板は、図１を参照して説明した実施形態による印刷回路基板と類似している。同一の構成要素に関する具体的な説明は省略する。

【0088】

図１６を参照すると、本実施形態による印刷回路基板は、図１に示した実施形態による印刷回路基板とは異なり、キャビティＣＶの上部境界面に、第２絶縁層ＩＬ２からなる複数の突出部ＰＲを更に含む。複数の突出部ＰＲの厚さは、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の第３厚さＤ３と略同一である。

【0089】

突出部ＰＲは、スペーサの役割を果たす。キャビティＣＶの上部境界面に形成された複数の突出部ＰＲを更に含むことによって、キャビティＣＶ内に電子部品を実装した場合、電子部品の周辺に空間が発生し、電子部品などによって発生した熱をこの空間を通して拡散させることができる。

【0090】

図１を参照して説明した実施形態による印刷回路基板と類似して、本実施形態による印刷回路基板によると、高さ方向ＤＲＨに沿って、キャビティＣＶの側壁は、一列に配置されずに段差を有する。

【0091】

高さ方向ＤＲＨに沿って、キャビティＣＶの第１部分ＣＶ１の第１深さＨ１は第１絶縁層ＩＬ１によって埋込まれる第１配線層ＭＬ１の第１厚さＤ１と略同一であり、キャビティＣＶの第２部分ＣＶ２の第２深さＨ２は第１絶縁層ＩＬ１に形成された第１ビアＶＡ１内に位置する第１ビア層ＭＶ１の第２厚さＤ２と略同一である。

【0092】

キャビティＣＶの第１部分ＣＶ１の第１深さＨ１と第２部分ＣＶ２の第２深さＨ２との合計は、第１絶縁層ＩＬ１の厚さと同一である。

【0093】

キャビティＣＶの第３部分ＣＶ３の第３深さＨ３は、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の第３厚さＤ３と略同一である。

【0094】

第２ソルダレジスト層ＰＬ２に形成されたキャビティＣＶの第４部分ＣＶ４の第４深さＨ４は、第２ソルダレジスト層ＰＬ２の厚さと同一である。

【0095】

キャビティＣＶの全体の深さＨＴは、第２絶縁層ＩＬ２によって埋込まれる第２配線層ＭＬ２の第３厚さＤ３、第１絶縁層ＩＬ１の厚さ、そして第２ソルダレジスト層ＰＬ２の厚さの合計と略同一である。

【0096】

高さ方向ＤＲＨと垂直をなす平面方向ＤＲＷに沿って、第１絶縁層ＩＬ１に形成されたキャビティＣＶの第１部分ＣＶ１は第１幅Ｗ１を有し、第１絶縁層ＩＬ１に形成されたキャビティＣＶの第２部分ＣＶ２は第２幅Ｗ２を有し、第２絶縁層ＩＬ２の一部分に形成されたキャビティＣＶの第３部分ＣＶ３は第３幅Ｗ３を有し、第２ソルダレジスト層ＰＬ２に形成されたキャビティＣＶの第４部分ＣＶ４は第４幅Ｗ４を有する。

【0097】

キャビティＣＶの第１部分ＣＶ１の第１幅Ｗ１とキャビティＣＶの第２部分ＣＶ２の第２幅Ｗ２とは、互いに異なる。

【0098】

キャビティＣＶの第１部分ＣＶ１の第１幅Ｗ１は、キャビティＣＶの第３部分ＣＶ３の第３幅Ｗ３と略同一であるが、これとは異なり、第１幅Ｗ１は、第３幅Ｗ３とは異なってもよい。

【0099】

キャビティＣＶの第４部分ＣＶ４の第４幅Ｗ４は、第１幅Ｗ１、第２幅Ｗ２、及び第３幅Ｗ３よりも大きい。

【0100】

本実施形態による印刷回路基板によると、キャビティＣＶ周辺の回路パターンの損傷なく所望する深さを有するキャビティＣＶを形成可能であり、不良の発生なく電子部品パッケージの全体厚さを低減することができる。

【0101】

以下、図１６と共に図１７を参照して、更に他の実施形態による印刷回路基板の製造方法について説明する。図１７は、更に他の実施形態による印刷回路基板の製造方法を示す断面図である。

【0102】

図１７を参照すると、第１絶縁層ＩＬ１を貫通するように、第１配線層ＭＬ１及び第１ビア層ＭＶ１と同じ層で第１犠牲層ＳＦ１及び第２犠牲層ＳＦ２を形成し、第１絶縁層ＩＬ１上に第２絶縁層ＩＬ２によって埋込まれるように第３犠牲層ＳＦ３を形成した後、マスク層（ＭＳＫ１、ＭＳＫ２）をエッチングマスクとして、第１犠牲層ＳＦ１、第２犠牲層ＳＦ２、及び第３犠牲層ＳＦ３をエッチングして印刷回路基板にキャビティＣＶを形成する。

【0103】

第３犠牲層ＳＦ３は、キャビティＣＶが形成される位置の全面に形成されず、複数の突出部ＰＲが形成される部分には形成されない。複数の突出部ＰＲが形成される部分は、第２絶縁層ＩＬ２が配置され、第３犠牲層ＳＦ３の除去後、第３犠牲層ＳＦ３の側面に位置する第２絶縁層ＩＬ２が突出部ＰＲになる。

【0104】

図２～図１３を参照して説明した実施形態による印刷回路基板の製造方法の多くの特徴は、本実施形態による印刷回路基板の製造方法に全て適用可能である。

【0105】

以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術思想から逸脱しない範囲内で多様に変更実施することが可能である。

【符号の説明】

【0106】

ＣＬ コア部
ＣＳ キャリア基板
ＣＶ キャビティ
ＣＶ１，ＣＶ２、ＣＶ３、ＣＶ６ キャビティの第１～第６部分
ＤＲＨ 高さ方向
ＤＲＷ 平面方向
Ｈ１～Ｈ６ 第１～第６深さ
ＩＬ 絶縁層
ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４ 第１～第４絶縁層
ＭＬ 配線層
ＭＬ１、ＭＬ２、ＭＬ３、ＭＬ４ 第１～第４配線層
ＭＰ パッド層
ＭＰ１、ＭＰ２ 第１、第２パッド層
ＭＳ 薄膜金属層
ＭＳＫ１、ＭＳＫ２ 第１、第２マスク層
ＭＶ ビア層
ＭＶ１、ＭＶ２、ＭＶ３、ＭＶ４ 第１～第４ビア層
ＯＰ１ 第１開口部
ＰＬ ソルダレジスト層
ＰＬ１、ＰＬ２ 第１、第２ソルダレジスト層
ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５ 第１～第５犠牲層
ＳＵＢ 基板部
ＴＣ１、ＴＣ２、ＴＣ３、ＴＣ４ 第１～第４銅箔層
ＶＡ１、ＶＡ２、ＶＡ３、ＶＡ４ 第１～第３ビア
Ｗ１～Ｗ６ 第１～第６幅

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】