特開 2024-5907 電子機器の保護回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024005907

(43)【公開日】2024-01-17

(54)【発明の名称】電子機器の保護回路

(51)【国際特許分類】

   H02M 7/06 20060101AFI20240110BHJP

   H02H 9/04 20060101ALI20240110BHJP

   H02H 9/06 20060101ALI20240110BHJP

   H02H 7/125 20060101ALI20240110BHJP

【ＦＩ】

H02M7/06 H

H02H9/04 A

H02H9/06

H02H7/125

【審査請求】有

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2022106368

(22)【出願日】2022-06-30

(71)【出願人】

【識別番号】000106173

【氏名又は名称】サンエー電機株式会社

(74)【代理人】

【識別番号】110002734

【氏名又は名称】弁理士法人藤本パートナーズ

(72)【発明者】

【氏名】村上 喜一郎

(72)【発明者】

【氏名】芦田 健蔵

(72)【発明者】

【氏名】山本 涼太

【テーマコード（参考）】

5G013

5G053

5H006

【Ｆターム（参考）】

5G013CB16

5G013CB18

5G013CB26

5G013DA03

5G013DA12

5G053AA10

5G053CA05

5G053CA06

5G053EB05

5H006CA07

5H006CB01

5H006CC01

5H006DC05

5H006FA01

(57)【要約】

【課題】雷サージ電圧により発生する振動電圧を低減することができる電子機器の保護回路を提供する。
【解決手段】交流電源からの交流を整流する整流回路１１と、交流電源から侵入するノイズを低減すべく、コイル及びコンデンサを有するフィルタ１０と、交流電源とフィルタ１０との間に設けられ、雷サージ電圧を吸収する雷サージ保護回路１２と、を備え、雷サージ電圧の発生時に、整流回路１１の入力側で発生する電圧を吸収する入力側電圧吸収回路及び前記整流回路の出力側で発生する電圧を吸収する出力側電圧吸収回路１３Ｂのうちの少なくとも一方を備えている。
【選択図】図１

【特許請求の範囲】

【請求項1】

交流電源からの交流を整流する整流回路と、前記交流電源から侵入するノイズを低減すべく、コイル及びコンデンサを有するフィルタと、前記交流電源と前記フィルタとの間に設けられ、雷サージ電圧を吸収する雷サージ保護回路と、を備え、前記雷サージ電圧の発生時に、前記整流回路の入力側で発生する電圧を吸収する入力側電圧吸収回路及び前記整流回路の出力側で発生する電圧を吸収する出力側電圧吸収回路のうちの少なくとも一方を備えていることを特徴とする電子機器の保護回路。

【請求項2】

前記雷サージ保護回路は、前記交流電源から前記フィルタまでを接続する一対の入力線間に接続される第１バリスタ及び該一対の入力線のうちの少なくとも一方の入力線に一端が接続される第２バリスタと、該第２バリスタの他端とグランドとの間に接続される第１アレスタと、を備えていることを特徴とする請求項１に記載の電子機器の保護回路。

【請求項3】

前記出力側電圧吸収回路は、前記整流回路の出力側に接続される一対の出力線のうちの少なくとも一方の出力線に一端が接続される第３バリスタと、該第３バリスタの他端と前記グランドとの間に接続される第２アレスタと、を備え、前記入力側電圧吸収回路は、前記整流回路の入力側に接続される一対の接続線のうちの少なくとも一方の接続線に一端が接続される第４バリスタと、該４バリスタの他端と前記グランドとの間に接続される前記第２アレスタと、を備えていることを特徴とする請求項２に記載の電子機器の保護回路。

【請求項4】

前記第２アレスタのグランド側端が、前記第１アレスタの入力側に接続されていることを特徴とする請求項３に記載の電子機器の保護回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子機器の保護回路に関する。

【背景技術】

【0002】

特許文献１の図４には、電子機器が開示されている。この電子機器は、入力交流電源からの交流をダイオードブリッジ回路等のコンバータ部で直流に変換し、この直流を平滑用コンデンサで平滑化してスイッチング部に入力する。このスイッチング部でスイッチングすることで入力された直流を三相交流に変換し、変換された三相交流を負荷に印加して、負荷を駆動する。

【0003】

前記電子機器には、入力交流電源から侵入するノイズや入力交流電源に接続される線や筐体等のグランド電位に接続されるアース線を通して侵入する雷による雷サージ電圧に対して回路保護を行うための保護回路を設けている。この保護回路は、コモンチョークコイルとコモンチョークコイルの出力側に接続された２個のコンデンサ（Ｙコンデンサという）とからなるノイズ除去用のフィルタと、入力交流電源とコモンチョークコイルの入力側との間に直列接続される２個のバリスタとこれらバリスタ間に一端が接続されかつ他端がアースに接続されるアレスタとを有する雷サージ保護回路と、を備えている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第４５７７４６５号公報（図４参照）

【発明の概要】

【発明が解決しようとする課題】

【0005】

上記電子機器の保護回路では、回路に侵入してきた雷サージ電圧を、雷サージ保護回路により低減することができるようにしている。しかし、コモンチョークコイルとこれの出力側のＹコンデンサがＬＣ共振回路として動作することにより、前記低減された雷サージ電圧よりも高い振動電圧（周期的に変動する電圧）がＹコンデンサの両端に発生してしまう。前記コモンチョークコイルのインダクタンスは、コモンチョークコイルを流れる電流で鉄心が飽和するため、実際には、その残留インダクタンスとＹコンデンサとの間で共振電圧が発生することになる。この共振電圧により、Ｙコンデンサやそれ以降の負荷側の回路に実装される電子部品の損傷を招くことがあり、早期改善が望まれている。

【0006】

本発明が前述の状況に鑑み、解決しようとするところは、雷サージ電圧により発生する共振電圧を低減することができる電子機器の保護回路を提供するものである。

【課題を解決するための手段】

【0007】

本発明の電子機器の保護回路は、前述の課題解決のために、交流電源からの交流を整流する整流回路と、前記交流電源から侵入するノイズを低減すべく、コイル及びコンデンサを有するフィルタと、前記交流電源と前記フィルタとの間に設けられ、雷サージ電圧を吸収する雷サージ保護回路と、を備え、前記雷サージ電圧の発生時に、前記整流回路の入力側で発生する電圧を吸収する入力側電圧吸収回路及び前記整流回路の出力側で発生する電圧を吸収する出力側電圧吸収回路のうちの少なくとも一方を備えていることを特徴としている。

【0008】

交流電源又はグランドから侵入してくる雷サージ電圧が、雷サージ保護回路で低減される。しかし、フィルタに備えるコイルとコンデンサがＬＣ共振回路として動作することにより、前記低減された雷サージ電圧よりも高い振動電圧が発生する。この発生する振動電圧（共振電圧）を電圧吸収回路で吸収することによって、共振電圧を低減させることができ、回路に大きな電流が流れてしまうことを抑制することができる。よって、前記コンデンサやそれ以降の負荷側の回路に実装される電子部品の損傷を防止できる。

【0009】

また、本発明の電子機器の保護回路は、前記雷サージ保護回路が、前記交流電源から前記フィルタまでを接続する一対の入力線間に接続される第１バリスタ及び該一対の入力線のうちの少なくとも一方の入力線に一端が接続される第２バリスタと、該第２バリスタの他端とグランドとの間に接続される第１アレスタと、を備えていてもよい。

【0010】

上記のように、交流電源又はグランドから侵入してきた雷サージ電圧を、第１バリスタ及び第２バリスタを通して第１アレスタでグランドへ放電させて確実に低減することができる。

【0011】

また、本発明の電子機器の保護回路は、前記出力側電圧吸収回路が、前記整流回路の出力側に接続される一対の出力線のうちの少なくとも一方の出力線に一端が接続される第３バリスタと、該第３バリスタの他端と前記グランドとの間に接続される第２アレスタと、を備え、前記入力側電圧吸収回路は、前記整流回路の入力側に接続される一対の接続線のうちの少なくとも一方の接続線に一端が接続される第４バリスタと、該４バリスタの他端と前記グランドとの間に接続される前記第２アレスタと、を備えていてもよい。

【0012】

上記のように、フィルタに備えるコイルと静電容量を持つ第３バリスタ又は第４バリスタとが接続されることにより、ＥＭＣ性能（電磁両立性）が著しく低下することになるが、第２アレスタを第３バリスタに接続する、又は第２アレスタを第４バリスタに接続することによって、ＥＭＣ性能（電磁両立性）を確保することができる。

【0013】

また、本発明の電子機器の保護回路は、前記第２アレスタのグランド側端が、前記第１アレスタの入力側に接続されていてもよい。

【0014】

上記のように、第２アレスタのグランド側端が第１アレスタの入力側に接続されることにより、第２アレスタ側で発生した雷サージ電圧を第１アレスタにおいても放電することができるので、第２アレスタを容量の小さな小型で廉価なもので構成することができる。

【発明の効果】

【0015】

本発明によれば、雷サージ電圧を吸収する入力側電圧吸収回路及び出力側電圧吸収回路のうちの少なくとも一方を備えることによって、雷サージ電圧により発生する共振電圧を低減することができる電子機器の保護回路を提供することができる。

【図面の簡単な説明】

【0016】

【図1】電源装置の第１実施形態の回路図である。

【図2】電源装置の第２実施形態の回路図である。

【図3】電源装置の第３実施形態の回路図である。

【図4】電源装置の第４実施形態の回路図である。

【図5】電源装置の第５実施形態の回路図である。

【図6】電源装置の第６実施形態の回路図である。

【図7】電源装置の第７実施形態の回路図である。

【図8】電源装置の第８実施形態の回路図である。

【図9】電源装置の第９実施形態の回路図である。

【図10】電源装置の第１０実施形態の回路図である。

【図11】電源装置の第１１実施形態の回路図である。

【図12】電源装置の第１２実施形態の回路図である。

【図13】電源装置の第１３実施形態の回路図である。

【図14】電源装置の第１４実施形態の回路図である。

【図15】電源装置の第１５実施形態の回路図である。

【図16】電源装置の比較例の回路図である。

【図17】（ａ）はライブ端子とフレームグランド端子との間に印加される雷サージ電圧Ｖ１の電圧波形を示すグラフ、（ｂ）は図１６の比較例の回路図のニュートラル端子とフレームグランド端子との間に現れる電圧波形を示すグラフ、（ｃ）は図１の第１実施例の回路図のニュートラル端子とフレームグランド端子との間に現れる電圧波形を示すグラフ、（ｄ）は図１６の比較例の回路図の一方の出力線とフレームグランド端子との間に現れる電圧波形を示すグラフ、（ｅ）は図１の第１実施例の回路図の一方の出力線とフレームグランド端子との間に現れる電圧波形を示すグラフである。

【発明を実施するための形態】

【0017】

＜第１実施形態＞
図１に、本発明の電子機器に備える電源装置の回路図を示している。電源装置は、図示していない筐体に収納され、商用交流電源（図示せず）に接続されるライブ端子Ｌ及びニュートラル端子Ｎ並びに前記筐体に接地されるフレームグランド端子ＦＧを備えている。また、電源装置には、図示していない後述する整流回路１１で整流された電圧電流を交流に変換するためのスイッチング回路（図示せず）、変換された交流の電圧を変換する絶縁トランス（図示せず）、変換された電圧の交流を直流に変換する二次側の整流回路（図示せず）を備え、二次側の整流回路からの直流により負荷（図示せず、具体的には、例えばＬＥＤ等で構成される照明灯具等）を駆動する（照明灯具を照らす）ようにしている。

【0018】

電源装置は、フィルタ１０、整流回路１１、平滑コンデンサＣ６、雷サージ保護回路１２、出力側電圧吸収回路１３Ｂからなる保護回路を備えている。

【0019】

フィルタ１０は、電磁ノイズを抑制するコモンモードコイル（コモンチョークコイルともいう）Ｍと、ノーマルモードノイズを低減するためのＸコンデンサＣ１と、コモンモードノイズを除去するＹコンデンサＣＹと、を備えている。

【0020】

コモンモードコイルＭは、ライブ端子Ｌ及びニュートラル端子Ｎに接続される一対の入力線１４，１５に接続されている。ＸコンデンサＣ１は、一対の入力線１４，１５間に接続されている。ＹコンデンサＣＹは、４個の第１～第４コンデンサＣ２，Ｃ３，Ｃ４，Ｃ５から構成されている。第１コンデンサＣ２の一方が、整流回路１１の入力側とコモンモードコイルＭの出力側とを接続する一対の接続線１６，１７のうちの一方の接続線１７に接続され、第１コンデンサＣ２の他方が、フレームグランド端子ＦＧに接続されている。第２コンデンサＣ３の一方が、前記一対の接続線１６，１７のうちの他方の接続線１６に接続され、第２コンデンサＣ３の一方が、フレームグランド端子ＦＧに接続されている。第３コンデンサＣ４の一方が、整流回路１１の出力側に接続される一対の出力線１８，１９のうちの一方の出力線１９に接続され、第３コンデンサＣ４の他方が、フレームグランド端子ＦＧに接続されている。第４コンデンサＣ５の一方が、前記一対の出力線１８，１９のうちの他方の出力線１８に接続され、第４コンデンサＣ５の他方が、フレームグランド端子ＦＧに接続されている。

【0021】

整流回路１１は、この実施形態では、４個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４により構成されるブリッジ回路を用いているが、ＭＯＳＦＥＴを整流素子とする同期整流回路であってもよい。

【0022】

平滑コンデンサＣ６は、出力線１８，１９間に接続され、整流回路１１で整流された電流を平滑化及びノイズ除去のために設けられている。

【0023】

雷サージ保護回路１２は、一対の入力線１４，１５間に接続される第１バリスタＺ１と、入力線１４，１５に一端がそれぞれ接続される第２バリスタＺ２，Ｚ３と、第２バリスタＺ２，Ｚ３の他端同士が合流接続され、その合流部に一端が接続され、他端がフレームグランド端子ＦＧに接続される第１アレスタＡＲ１と、を備えている。各バリスタＺ１，Ｚ２，Ｚ３は、電圧によって抵抗値が可変する半導体素子である。そして、雷により交流電源又はグランド（フレームグランド端子ＦＧ）から雷サージ電圧が侵入すると、その雷サージ電圧のエネルギーを第１アレスタＡＲ１で吸収しつつ、３つのバリスタＺ１，Ｚ２，Ｚ３で第１アレスタＡＲ１の続流を抑制して、雷サージ電圧を確実に低減することができる。

【0024】

出力側電圧吸収回路１３Ｂは、整流回路１１の出力側に接続される一対の出力線１８，１９に一端がそれぞれ接続される第３バリスタＺａ，Ｚｂと、第３バリスタＺａ，Ｚｂの他端同士が合流接続され、その合流部に一端が接続され、他端が前記第１アレスタＡＲ１の入力側に接続される第２アレスタＡＲ２と、を備えている。

【0025】

交流電源又はグランド（フレームグランド端子ＦＧ）から侵入してくる雷サージ電圧を、雷サージ保護回路１２により低減することができるのであるが、コモンモードコイルＭとこれの出力側のＹコンデンサＣＹがＬＣ共振回路として動作することにより、低減された雷サージ電圧よりも高い振動電圧（周期的に変動する電圧）がＹコンデンサＣＹの両端に発生してしまう。この振動電圧（共振電圧）を出力側電圧吸収回路１３Ｂで低減することができ、前記コンデンサ（ＹコンデンサＣＹ）やそれ以降の負荷側の回路に実装される電子部品の損傷を防止できる。

【0026】

また、フィルタ１０に備えるコイル（コモンモードコイルＭ）と静電容量を持つ第３バリスタＺａ，Ｚｂとが接続されることにより、ＥＭＣ性能（電磁両立性）が著しく低下することになるが、第２アレスタＡＲ２を第３バリスタＺａ，Ｚｂに接続することによって、ＥＭＣ性能（電磁両立性）を確保することができる。

【0027】

また、第２アレスタＡＲ２のグランド側端を、第１アレスタＡＲ１の入力側に接続することにより、第２アレスタＡＲ２側で発生した雷サージ電圧を第１アレスタＡＲ１においても放電することができるので、第２アレスタＡＲ２を容量の小さな小型で廉価なもので構成することができる。

【0028】

＜第２実施形態＞
図１では、整流回路１１の出力側に接続される一対の出力線１８，１９に一端がそれぞれ接続される第３バリスタＺａ，Ｚｂを備えたが、図２の第２実施形態では、整流回路１１の出力側に接続される一対の出力線１８，１９のうちの一方の出力線１８に第３バリスタＺｂの一端を接続し、第３バリスタＺｂの他端を第２アレスタＡＲ２の一端に接続している。第３バリスタＺｂと第２アレスタＡＲ２とで、出力側電圧吸収回路１３Ｂを構成している。尚、第２アレスタＡＲ２の他端は、第１アレスタＡＲ１の入力側に接続されている。説明しなかった他の部分は、図１と同一である。

【0029】

＜第３実施形態＞
図１では、整流回路１１の出力側に接続される一対の出力線１８，１９に一端がそれぞれ接続される第３バリスタＺａ，Ｚｂを備えたが、図３の第３実施形態では、整流回路１１の出力側に接続される一対の出力線１８，１９のうちの一方の出力線１９に第３バリスタＺａの一端を接続し、第３バリスタＺａの他端を第２アレスタＡＲ２の一端に接続している。尚、第２アレスタＡＲ２の他端は、第１アレスタＡＲ１の入力側に接続されている。第３バリスタＺａと第２アレスタＡＲ２とで、出力側電圧吸収回路１３Ｂを構成している。説明しなかった他の部分は、図１と同一である。

【0030】

＜第４実施形態＞
図１～図３では、出力側電圧吸収回路１３Ｂを整流回路１１の出力側に接続したが、図４～図６では、入力側電圧吸収回路１３Ａを整流回路１１の入力側に接続した場合を示している。図４の第４実施形態では、整流回路１１の入力側に接続される一対の接続線１６，１７に一端がそれぞれ接続される第４バリスタＺｃ，Ｚｄを備えている。また、第４バリスタＺｃ，Ｚｄの他端同士が合流接続され、その合流部に一端が接続され、他端が前記第１アレスタＡＲ１の入力側に接続される第３アレスタＡＲ３を備えている。第４バリスタＺｃ，Ｚｄ及び第３アレスタＡＲ３で入力側電圧吸収回路１３Ａを構成している。説明しなかった他の部分は、図１と同一である。

【0031】

＜第５実施形態＞
図４では、整流回路１１の入力側に接続される一対の接続線１６，１７に一端がそれぞれ接続される第４バリスタＺｃ，Ｚｄを備えているが、図５の第５実施形態では、整流回路１１の入力側に接続される一対の接続線１６，１７のうちの一方の接続線１６に第４バリスタＺｃの一端を接続し、第４バリスタＺｃの他端を第３アレスタＡＲ３の一端に接続している。第４バリスタＺｃと第３アレスタＡＲ３とで、入力側電圧吸収回路１３Ａを構成している。尚、第３アレスタＡＲ３の他端は、第１アレスタＡＲ１の入力側に接続されている。説明しなかった他の部分は、図１と同一である。

【0032】

＜第６実施形態＞
図４では、整流回路１１の入力側に接続される一対の接続線１６，１７に一端がそれぞれ接続される第４バリスタＺｃ，Ｚｄを備えているが、図６の第６実施形態では、整流回路１１の入力側に接続される一対の接続線１６，１７のうちの一方の接続線１７に第４バリスタＺｄの一端を接続し、第４バリスタＺｄの他端を第３アレスタＡＲ３の一端に接続している。第４バリスタＺｄと第３アレスタＡＲ３とで、入力側電圧吸収回路１３Ａを構成している。尚、第３アレスタＡＲ３の他端は、第１アレスタＡＲ１の入力側に接続されている。説明しなかった他の部分は、図１と同一である。

【0033】

＜第７実施形態＞
図１～図６では、出力側電圧吸収回路１３Ｂ及び入力側電圧吸収回路１３Ａのいずれか一方を設けた場合を示したが、出力側電圧吸収回路１３Ｂ及び入力側電圧吸収回路１３Ａの両方を設けた場合の回路図を、図７～図１５までの９通りで示している。図７では、第３バリスタＺａの一端を整流回路１１の一方（図７では下側）の出力線１９に接続し、第４バリスタＺｃの一端を整流回路１１の入力側の一方の接続線１６（図では上側）に接続し、第３バリスタＺａの他端と第４バリスタＺｃの他端を合流して第２アレスタＡＲ２に接続している。尚、出力側電圧吸収回路１３Ｂは、第３バリスタＺａと第２アレスタＡＲ２とで構成され、入力側電圧吸収回路１３Ａは、第４バリスタＺｃと第２アレスタＡＲ２とで構成されている。そして、雷サージ電圧が発生した場合には、低い電圧で作動する側のバリスタ（第３バリスタＺａ又は第４バリスタＺｃ）が作動して第２アレスタＡＲ２で雷サージ電圧を吸収することになる。

【0034】

＜第８実施形態＞
図８では、第３バリスタＺａの一端を整流回路１１の一方（図８では下側）の出力線１９に接続し、第４バリスタＺｄの一端を整流回路１１の入力側の一方の接続線１７（図８では下側）に接続し、第３バリスタＺａの他端と第４バリスタＺｄの他端を合流して第２アレスタＡＲ２に接続している。尚、出力側電圧吸収回路１３Ｂは、第３バリスタＺａと第２アレスタＡＲ２とで構成され、入力側電圧吸収回路１３Ａは、第４バリスタＺｄと第２アレスタＡＲ２とで構成されている。そして、雷サージ電圧が発生した場合には、低い電圧で作動する側のバリスタ（第３バリスタＺａ又は第４バリスタＺｄ）が作動して第２アレスタＡＲ２で雷サージ電圧を吸収することになる。

【0035】

＜第９実施形態＞
図９では、第３バリスタＺｂの一端を整流回路１１の一方（図９では上側）の出力線１８に接続し、第４バリスタＺｃの一端を整流回路１１の入力側の一方の接続線１６（図９では上側）に接続し、第３バリスタＺｂの他端と第４バリスタＺｃの他端を合流して第２アレスタＡＲ２に接続している。尚、出力側電圧吸収回路１３Ｂは、第３バリスタＺｂと第２アレスタＡＲ２とで構成され、入力側電圧吸収回路１３Ａは、第４バリスタＺｃと第２アレスタＡＲ２とで構成されている。そして、雷サージ電圧が発生した場合には、低い電圧で作動する側のバリスタ（第３バリスタＺｂ又は第４バリスタＺｃ）が作動して第２アレスタＡＲ２で雷サージ電圧を吸収することになる。

【0036】

＜第１０実施形態＞
図１０～図１３においても、出力側電圧吸収回路１３Ｂ及び入力側電圧吸収回路１３Ａの両方を設けた回路を示している。図１０では、第３バリスタＺｂの一端を整流回路１１の一方（図１０の上側）の出力線１８に接続し、第４バリスタＺｄの一端を整流回路１１の入力側の一方（図１０の下側）の接続線１７に接続し、第３バリスタＺｂの他端と第４バリスタＺｄの他端を合流して第２アレスタＡＲ２に接続している。尚、出力側電圧吸収回路１３Ｂは、第３バリスタＺｂと第２アレスタＡＲ２とで構成され、入力側電圧吸収回路１３Ａは、第４バリスタＺｄと第２アレスタＡＲ２とで構成されている。そして、雷サージ電圧が発生した場合には、低い電圧で作動する側のバリスタ（第３バリスタＺｂ又は第４バリスタＺｄ）が作動して第２アレスタＡＲ２で雷サージ電圧を吸収することになる。

【0037】

＜第１１実施形態＞
図１１では、第３バリスタＺｂの一端を整流回路１１の一方（図１１の上側）の出力線１８に接続し、第４バリスタＺｄの一端を整流回路１１の入力側の一方（図１１の下側）の接続線１７に接続し、さらにもう１個の第４バリスタＺｃの一端を整流回路１１の入力側の一方（図１１の上側）の接続線１６に接続し、第３バリスタＺｂの他端と２個の第４バリスタＺｃ，Ｚｄの他端とを合流して第２アレスタＡＲ２に接続している。尚、出力側電圧吸収回路１３Ｂは、第３バリスタＺｂと第２アレスタＡＲ２とで構成され、入力側電圧吸収回路１３Ａは、２個の第４バリスタＺｃ，Ｚｄと第２アレスタＡＲ２とで構成されている。そして、雷サージ電圧が発生した場合には、低い電圧で作動する側のバリスタ（３個のバリスタのうちの第３バリスタＺｂ又は第４バリスタＺｃ又はＺｄ）が作動して第２アレスタＡＲ２で雷サージ電圧を吸収することになる。

【0038】

＜第１２実施形態＞
図１２では、第３バリスタＺａの一端を整流回路１１の出力側の一方（図１２の下側）の出力線１９に接続し、第４バリスタＺｄの一端を整流回路１１の入力側の一方（図１２の下側）の接続線１７に接続し、さらにもう１個の第４バリスタＺｃの一端を整流回路１１の入力側の一方（図１２の上側）の接続線１６に接続し、第３バリスタＺａの他端と２個の第４バリスタＺｃ，Ｚｄの他端とを合流して第２アレスタＡＲ２に接続している。尚、出力側電圧吸収回路１３Ｂは、第３バリスタＺｂと第２アレスタＡＲ２とで構成され、入力側電圧吸収回路１３Ａは、２個の第４バリスタＺｃ，Ｚｄと第２アレスタＡＲ２とで構成されている。そして、雷サージ電圧が発生した場合には、低い電圧で作動する側のバリスタ（３個のバリスタのうちの第３バリスタＺａ又は第４バリスタＺｃ又はＺｄ）が作動して第２アレスタＡＲ２で雷サージ電圧を吸収することになる。

【0039】

＜第１３実施形態＞
図１３～図１５においても、出力側電圧吸収回路１３Ｂ及び入力側電圧吸収回路１３Ａの両方を設けた回路を示している。図１３では、第３バリスタＺａの一端を整流回路１１の一方（図１３の下側）の出力線１９に接続し、もう１個の第３バリスタＺｂの一端を整流回路１１の一方（図１３の上側）の出力線１８に接続し、第４バリスタＺｄの一端を整流回路１１の入力側の一方（図１３の下側）の接続線１７に接続し、２個の第３バリスタＺａ，Ｚｂの他端と第４バリスタＺｄの他端を合流して第２アレスタＡＲ２に接続している。尚、出力側電圧吸収回路１３Ｂは、２つの第３バリスタＺａ，Ｚｂと第２アレスタＡＲ２とで構成され、入力側電圧吸収回路１３Ａは、第４バリスタＺｄと第２アレスタＡＲ２とで構成されている。そして、雷サージ電圧が発生した場合には、低い電圧で作動する側のバリスタ（３個のバリスタのうちの第３バリスタＺａ又はＺｂ又は第４バリスタＺｄ）が作動して第２アレスタＡＲ２で雷サージ電圧を吸収することになる。

【0040】

＜第１４実施形態＞
図１４では、第３バリスタＺａの一端を整流回路１１の一方（図１４の下側）の出力線１９に接続し、もう１個の第３バリスタＺｂの一端を整流回路１１の一方（図１４の上側）の出力線１８に接続し、第４バリスタＺｃの一端を整流回路１１の入力側の一方（図１４の上側）の接続線１６に接続し、２個の第３バリスタＺａ，Ｚｂの他端と第４バリスタＺｃの他端を合流して第２アレスタＡＲ２に接続している。尚、出力側電圧吸収回路１３Ｂは、２つの第３バリスタＺａ，Ｚｂと第２アレスタＡＲ２とで構成され、入力側電圧吸収回路１３Ａは、第４バリスタＺｃと第２アレスタＡＲ２とで構成されている。そして、雷サージ電圧が発生した場合には、低い電圧で作動する側のバリスタ（３個のバリスタのうちの第３バリスタＺａ又はＺｂ又は第４バリスタＺｃ）が作動して第２アレスタＡＲ２で雷サージ電圧を吸収することになる。

【0041】

＜第１５実施形態＞
図１５では、第３バリスタＺａの一端を整流回路１１の一方（図１５の下側）の出力線１９に接続し、もう１個の第３バリスタＺｂの一端を整流回路１１の一方（図１５の上側）の出力線１８に接続し、第４バリスタＺｃの一端を整流回路１１の入力側の一方（図１５の上側）の接続線１６に接続し、もう１個の第４バリスタＺｄの一端を整流回路１１の入力側の一方（図１５の下側）の接続線１７に接続し、２個の第３バリスタＺａ，Ｚｂの他端と２個の第４バリスタＺｃ，Ｚｄの他端を合流して第２アレスタＡＲ２に接続している。尚、出力側電圧吸収回路１３Ｂは、２つの第３バリスタＺａ，Ｚｂと第２アレスタＡＲ２とで構成され、入力側電圧吸収回路１３Ａは、２個の第４バリスタＺｃ，Ｚｄと第２アレスタＡＲ２とで構成されている。そして、雷サージ電圧が発生した場合には、低い電圧で作動する側のバリスタ（４個のバリスタのうちの第３バリスタＺａ又はＺｂ又は第４バリスタＺｃ又はＺｄ）が作動して第２アレスタＡＲ２で雷サージ電圧を吸収することになる。

【0042】

続いて、図１で示した回路及び比較例として図１６に示した回路それぞれにおいて、ライブ端子Ｌとフレームグランド端子ＦＧとの間に、図１７（ａ）に示す雷サージ電圧（ピーク時の電圧（最大電圧）が１５ｋＶ）Ｖ１を加えた時に、整流回路１１の入力側に発生する電圧と整流回路１１の出力側に発生する電圧とを測定し、その測定結果を図１７（ｂ）～（ｅ）のグラフに表している。具体的には、図１７（ｂ）は図１６の比較例の回路のニュートラル端子Ｎとフレームグランド端子ＦＧとの間に発生する電圧Ｖ４の波形を示している。これに対して、図１７（ｃ）は図１の本発明の第１実施形態の回路のニュートラル端子Ｎとフレームグランド端子ＦＧとの間に発生する電圧Ｖ４の波形を示している。図１７（ｂ）の電圧波形と図１７（ｃ）の電圧波形を見ると、いずれも図１７（ａ）の雷サージ電圧から同じように低減されていることが分かる。これは、図１及び図１６にそれぞれ設けられている雷サージ保護回路１２により低減されていると言える。図１７（ｄ）は図１６の比較例の回路の出力線１９とフレームグランド端子ＦＧとの間に発生する電圧Ｖ３の波形を示している。これに対して、図１７（ｅ）は図１の本発明の第１実施形態の回路の出力線１９とフレームグランド端子ＦＧとの間に発生する電圧Ｖ５の波形を示している。図１７（ｄ）の電圧波形と図１７（ｅ）の電圧波形を見ると、図１７（ｅ）の電圧波形の方が電圧の値が低減されていることが分かる。これは、図１６には備えていない出力側電圧吸収回路１３Ｂにより雷サージ電圧が吸収されて低減されたと言える。尚、図１の第１実施形態の回路の電圧波形のみのグラフを図１７に記載したが、図２～図１５までの回路においてもほぼ同様の電圧波形となるため、グラフを省略している。

【0043】

尚、本発明は、前記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。

【0044】

前記実施形態では、雷サージ保護回路１２が、一対の入力線１４，１５間に接続される第１バリスタＺ１と、入力線１４，１５に一端がそれぞれ接続される第２バリスタＺ２，Ｚ３と、第２バリスタＺ２，Ｚ３の他端同士が合流接続され、その合流部に一端が接続され、他端がフレームグランド端子ＦＧに接続される第１アレスタＡＲ１と、から構成したが、第１バリスタＺ１と、２個の第２バリスタＺ２，Ｚ３のうちの一方の第２バリスタＺ２又はＺ３と、一方の第２バリスタＺ２又はＺ３に接続される第１アレスタＡＲ１と、から構成してもよい。

【0045】

また、前記実施形態では、第２アレスタＡＲ２又は第３アレスタＡＲ３のグランド側端を第１アレスタＡＲ１の入力側に接続したが、第２アレスタＡＲ２又は第３アレスタＡＲ３のグランド側端をフレームグランド端子ＦＧに直接接続してもよい。

【0046】

また、前記実施形態では、４個のコンデンサＣ２～Ｃ５を設けたが、１個又は２個あるいは３個のコンデンサを設けてもよい。

【0047】

また、前記実施形態では、フィルタを構成するコイルとして、コモンモードコイルを用いたが、ノーマルモードコイルであってもよい。また、前記コモンモードコイル及び前記ノーマルモードコイルのそれぞれは、複数個で構成してもよい。

【0048】

また、前記実施形態では、電子機器として、電源装置を示したが、供給される電力を変換する電力変換装置や、半導体スイッチの駆動を制御する駆動装置等であってもよい。

【0049】

また、前記実施形態では、平滑コンデンサＣ６を備えたが、平滑コンデンサＣ６を省略してもよい。この場合、フィルタを構成するためのコンデンサを設けるとよい。

【0050】

また、前記実施形態では、単相時の保護回路であるが、三相の場合でもよい。この三相の場合は、各相に単相時と同様の回路を構成する。

【符号の説明】

【0051】

１０…フィルタ、１１…整流回路、１２…雷サージ保護回路、１３Ａ，１３Ｂ…電圧吸収回路、１４，１５…入力線、１６，１７…接続線、１８，１９…出力線、Ｃ１…Ｘコンデンサ、Ｃ２～Ｃ５…コンデンサ、Ｃ６…平滑コンデンサ、ＣＹ…Ｙコンデンサ、Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード、ＦＧ…フレームグランド端子、Ｌ…ライブ端子、Ｍ…コモンモードコイル、Ｎ…ニュートラル端子、Ｖ１…雷サージ電圧、Ｖ２～Ｖ５…電圧、ＡＲ１…第１アレスタ、ＡＲ２…第２アレスタ、ＡＲ３…第３アレスタ、Ｚ１…第１バリスタ、Ｚ２，Ｚ３…第２バリスタ、Ｚａ，Ｚｂ…第３バリスタ、Ｚｃ，Ｚｄ…第４バリスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【手続補正書】

【提出日】2024-01-09

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

交流電源からの交流を整流する整流回路と、前記交流電源から侵入するノイズを低減すべく、コモンチョークコイル及び該コモンチョークコイルの出力側に接続されるＹコンデンサを有するフィルタと、前記交流電源と前記コモンチョークコイルとの間に設けられ、雷サージ電圧を吸収する雷サージ保護回路と、を備え、前記雷サージ電圧の発生時に、前記整流回路の入力側で発生する電圧を吸収する入力側電圧吸収回路及び前記整流回路の出力側で発生する電圧を吸収する出力側電圧吸収回路のうちの少なくとも一方を備え、
前記雷サージ保護回路は、前記交流電源から前記コモンチョークコイルまでを接続する一対の入力線間に接続される第１バリスタ及び該一対の入力線のうちの少なくとも一方の入力線に一端が接続される第２バリスタと、該第２バリスタの他端とグランドとの間に接続される第１アレスタと、を備え、
前記出力側電圧吸収回路は、前記整流回路の出力側に接続される一対の出力線のうちの少なくとも一方の出力線に一端が接続される第３バリスタと、該第３バリスタの他端に一端が接続され、他端が前記第１アレスタの前記グランド側とは反対側の入力側に接続される第２アレスタと、を備えていることを特徴とする電子機器の保護回路。

【請求項2】

交流電源からの交流を整流する整流回路と、前記交流電源から侵入するノイズを低減すべく、コモンチョークコイル及び該コモンチョークコイルの出力側に接続されるＹコンデンサを有するフィルタと、前記交流電源と前記コモンチョークコイルとの間に設けられ、雷サージ電圧を吸収する雷サージ保護回路と、を備え、前記雷サージ電圧の発生時に、前記整流回路の入力側で発生する電圧を吸収する入力側電圧吸収回路及び前記整流回路の出力側で発生する電圧を吸収する出力側電圧吸収回路のうちの少なくとも一方を備え、
前記雷サージ保護回路は、前記交流電源から前記コモンチョークコイルまでを接続する一対の入力線間に接続される第１バリスタ及び該一対の入力線のうちの少なくとも一方の入力線に一端が接続される第２バリスタと、該第２バリスタの他端とグランドとの間に接続される第１アレスタと、を備え、
前記入力側電圧吸収回路は、前記整流回路の入力側に接続される一対の接続線のうちの少なくとも一方の接続線に一端が接続される第４バリスタと、該４バリスタの他端に一端が接続され、他端が前記第１アレスタの前記グランド側とは反対側の入力側に接続される第３アレスタと、を備えていることを特徴とする電子機器の保護回路。