特開 2024-59088 パワーエレクトロニクスデバイスを組み込んだパワーエレクトロニクスアセンブリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024059088

(43)【公開日】2024-04-30

(54)【発明の名称】パワーエレクトロニクスデバイスを組み込んだパワーエレクトロニクスアセンブリ

(51)【国際特許分類】

   H01L 23/473 20060101AFI20240422BHJP

   H05K 7/20 20060101ALI20240422BHJP

【ＦＩ】

H01L23/46 Z

H05K7/20 F

H05K7/20 C

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023173538

(22)【出願日】2023-10-05

(31)【優先権主張番号】17/967,425

(32)【優先日】2022-10-17

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】507342261

【氏名又は名称】トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ，インコーポレイティド

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100123582

【弁理士】

【氏名又は名称】三橋 真二

(74)【代理人】

【識別番号】100092624

【弁理士】

【氏名又は名称】鶴田 準一

(74)【代理人】

【識別番号】100147555

【弁理士】

【氏名又は名称】伊藤 公一

(74)【代理人】

【識別番号】100123593

【弁理士】

【氏名又は名称】関根 宣夫

(74)【代理人】

【識別番号】100133835

【弁理士】

【氏名又は名称】河野 努

(74)【代理人】

【識別番号】100167461

【弁理士】

【氏名又は名称】上木 亮平

(72)【発明者】

【氏名】フォン チョウ

(72)【発明者】

【氏名】ファン ティエンチュー

【テーマコード（参考）】

5E322

5F136

【Ｆターム（参考）】

5E322AA01

5E322AA05

5E322AA11

5E322AB08

5E322AB09

5E322FA01

5E322FA04

5E322FA09

5F136BB03

5F136BB11

5F136CB06

5F136DA27

5F136FA01

5F136FA23

5F136FA51

5F136GA12

5F136GA21

5F136GA37

(57)【要約】

【課題】コンパクトなパッケージサイズを維持しつつ、パワーエレクトロニクスデバイスの冷却を改善する。
【解決手段】パワーエレクトロニクスアセンブリは、回路基板アセンブリを含み、当該回路基板アセンブリは、第１の電気絶縁層と、電気絶縁基板と、第１の電気絶縁層と電気絶縁基板との間に設けられたラミネートパネルと、電気絶縁基板内に設けられた１つ以上の電気導電層と、を含む。ラミネートパネルは、Ｓセル及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリを含む。Ｓセルは、グラファイト層と、グラファイト層を覆う金属層と、を含む。凹部は、金属層の外面内に形成されており、パワーエレクトロニクスデバイスは、Ｓセルの外面の凹部内に配置されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

回路基板アセンブリを備えるパワーエレクトロニクスアセンブリであって、前記回路基板アセンブリは、
第１の電気絶縁層と、
電気絶縁基板と、
前記第１の電気絶縁層と前記電気絶縁基板との間に設けられたラミネートパネルと、
前記電気絶縁基板内に設けられた１つ以上の電気導電層と、
を備え、
前記ラミネートパネルは、パワーエレクトロニクスデバイスアセンブリを備え、
前記パワーエレクトロニクスデバイスアセンブリは、
Ｓセルであって、
グラファイト層と、
前記グラファイト層を覆う金属層と、
を備え、前記金属層の外面内に凹部が形成された、Ｓセルと、
前記Ｓセルの前記外面の前記凹部内に配置されたパワーエレクトロニクスデバイスと、を備える、
パワーエレクトロニクスアセンブリ。

【請求項2】

前記ラミネートパネルは、
ラミネート材料と、
前記ラミネート材料内に組み込まれた複数のパワーエレクトロニクスデバイスアセンブリと、
を備える、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項3】

前記ラミネート材料は、ＦＲ‐４を含む、
請求項２に記載のパワーエレクトロニクスアセンブリ。

【請求項4】

前記第１の電気絶縁層及び前記電気絶縁基板は各々、絶縁金属基板誘電フィルムを備える、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項5】

前記回路基板アセンブリは、前記電気絶縁基板を貫いて延びて前記パワーエレクトロニクスデバイスを前記１つ以上の電気導電層に熱的に接続する、複数のビアを更に備える、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項6】

前記Ｓセルは、前記Ｓセルの幅よりも大きい長さを有する、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項7】

冷却板を更に備え、前記回路基板アセンブリは、前記第１の電気絶縁層によって前記冷却板の面に接合されている、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項8】

回路基板アセンブリを備えるパワーエレクトロニクスアセンブリであって、前記回路基板アセンブリは、
第１の電気絶縁層と、
電気絶縁基板と、
前記第１の電気絶縁層と前記電気絶縁基板との間に設けられたラミネートパネルであって、前記ラミネートパネルは、複数のパワーエレクトロニクスデバイスアセンブリを備え、各パワーエレクトロニクスデバイスアセンブリは、
Ｓセルであって、
グラファイト層と、
前記グラファイト層を覆う金属層と、
を備え、前記金属層の外面内に凹部が形成された、Ｓセルと、
前記Ｓセルの前記外面の前記凹部内に配置されたパワーエレクトロニクスデバイスと、を備える、ラミネートパネルと、
前記電気絶縁基板内に設けられた１つ以上の電気導電層と、
前記パワーエレクトロニクスデバイスの各々を前記１つ以上の電気導電層に熱的に接続する複数のサーマルビアと、
冷却板と、
を備え、前記回路基板アセンブリに接合された各Ｓセルの前記金属層は、前記第１の電気絶縁層を介して前記冷却板の第１の面に接合されている、
パワーエレクトロニクスアセンブリ。

【請求項9】

前記ラミネートパネルは、ラミネート材料を備え、
前記複数のパワーエレクトロニクスデバイスアセンブリは、前記ラミネート材料内に組み込まれている、
請求項８に記載のパワーエレクトロニクスアセンブリ。

【請求項10】

前記ラミネート材料は、ＦＲ‐４を含む、
請求項９に記載のパワーエレクトロニクスアセンブリ。

【請求項11】

前記第１の電気絶縁層及び前記電気絶縁基板は各々、絶縁金属基板誘電フィルムを備える、
請求項８に記載のパワーエレクトロニクスアセンブリ。

【請求項12】

前記Ｓセルは、前記Ｓセルの幅よりも大きい長さを有する、
請求項５に記載のパワーエレクトロニクスアセンブリ。

【請求項13】

冷却板の第１の面上に第１の電気絶縁層を設けることと、
前記冷却板と反対側の前記第１の電気絶縁層上にラミネートパネルを設けることであって、前記ラミネートパネルは、パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
Ｓセルであって、
グラファイト層と、
前記グラファイト層を覆う金属層と、
を備え、前記金属層の外面内に凹部が形成された、Ｓセルと、
前記Ｓセルの前記外面の前記凹部内に配置されたパワーエレクトロニクスデバイスと、を備える、ということと、
前記第１の電気絶縁層と反対側の前記ラミネートパネル上に第１の２層回路ペアをラミネートすることと、
前記第１の２層回路ペアを貫いてビアをレーザ穿孔することと、
前記第１の２層回路ペアを前記パワーエレクトロニクスデバイスに熱的に接続するように電気導電材料で前記ビアを充填することと、
を含む、方法。

【請求項14】

前記ラミネートパネルと反対側の前記第１の２層回路ペア上に第２の２層回路ペアをラミネートすることを更に含む、
請求項１３に記載の方法。

【請求項15】

前記第２の２層回路ペアを貫いてビアをレーザ穿孔することを更に含む、
請求項１４に記載の方法。

【請求項16】

前記第２の２層回路ペアを前記第１の２層回路ペアに熱的に接続するように、前記第２の２層回路ペアを貫いて延びる前記ビアを前記電気導電材料で充填することを更に含む、
請求項１５に記載の方法。

【請求項17】

前記第２の２層回路ペア上に面実装エレクトロニクスを実装することを更に含む、
請求項１６に記載の方法。

【請求項18】

前記第１の２層回路ペア及び前記第２の２層回路ペアは各々、ペアの電気導電層と、前記電気導電層間に位置する電気絶縁層と、を含む、
請求項１４に記載の方法。

【請求項19】

前記第１の２層回路ペアの前記ペアの電気導電層及び前記第２の２層回路ペアの前記ペアの電気導電層はエッチングされる、
請求項１８に記載の方法。

【請求項20】

前記ラミネートパネルは、
ラミネート材料と、
前記ラミネート材料内に組み込まれた複数のパワーエレクトロニクスデバイスアセンブリと、
を備える、
請求項１３に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書は概して、パワーエレクトロニクスアセンブリに関し、より具体的には、コンパクトなパッケージサイズを達成しつつ全体的な熱抵抗が低いパワーエレクトロニクスアセンブリについての装置及び方法に関する。

【背景技術】

【0002】

車両においてエレクトロニクスの使用が増加しているため、エレクトロニクスシステムをよりコンパクトにする必要がある。当該エレクトロニクスシステムの構成要素の１つは、インバータ内のスイッチとして使用されるパワーエレクトロニクスデバイスである。パワーエレクトロニクスデバイスは、熱が生成されるため多くの冷却を必要とする。

【0003】

更に、従来はシリコンで構成されていたパワーエレクトロニクスデバイスは現在、シリコンカーバイドで構成される傾向にある。シリコンカーバイドを使用することにより、定めるデバイス設置面積がより小さくなるため、より大きい熱流束が生じる。これらの理由などから、コンパクトなパッケージサイズを維持しつつ、パワーエレクトロニクスデバイスの冷却を改善する必要がある。

【発明の概要】

【0004】

一実施形態では、パワーエレクトロニクスアセンブリは、回路基板アセンブリを含み、当該回路基板アセンブリは、第１の電気絶縁層と、電気絶縁基板と、第１の電気絶縁層と電気絶縁基板との間に設けられたラミネートパネルと、電気絶縁基板内に設けられた１つ以上の電気導電層と、を含み、ラミネートパネルは、パワーエレクトロニクスデバイスアセンブリを含み、当該パワーエレクトロニクスデバイスアセンブリは、Ｓセルであって、グラファイト層と、グラファイト層を覆う金属層と、を含み、金属層の外面内に凹部が形成された、Ｓセルと、Ｓセルの外面の凹部内に配置されたパワーエレクトロニクスデバイスと、を含む。

【0005】

別の実施形態では、パワーエレクトロニクスアセンブリは、回路基板アセンブリを含み、当該回路基板アセンブリは、第１の電気絶縁層と、電気絶縁基板と、第１の電気絶縁層と電気絶縁基板との間に設けられたラミネートパネルと、電気絶縁基板内に設けられた１つ以上の電気導電層と、パワーエレクトロニクスデバイスの各々を１つ以上の電気導電層に熱的に接続する複数のサーマルビアと、冷却板と、を含み、ラミネートパネルは、複数のパワーエレクトロニクスデバイスアセンブリを含み、各パワーエレクトロニクスデバイスアセンブリは、Ｓセルであって、グラファイト層と、グラファイト層を覆う金属層と、を含み、金属層の外面内に凹部が形成された、Ｓセルと、Ｓセルの外面の凹部内に配置されたパワーエレクトロニクスデバイスと、を含み、回路基板アセンブリに接合された各Ｓセルの金属層は、第１の電気絶縁層を介して冷却板の第１の面に接合されている。

【0006】

更に別の実施形態では、方法は、冷却板の第１の面上に第１の電気絶縁層を設けることと、冷却板と反対側の第１の電気絶縁層上にラミネートパネルを設けることであって、ラミネートパネルは、パワーエレクトロニクスデバイスアセンブリを含み、パワーエレクトロニクスデバイスアセンブリは、Ｓセルであって、グラファイト層と、グラファイト層を覆う金属層と、を含み、金属層の外面内に凹部が形成された、Ｓセルと、Ｓセルの外面の凹部内に配置されたパワーエレクトロニクスデバイスと、を含む、ということと、第１の電気絶縁層と反対側のラミネートパネル上に第１の２層回路ペアをラミネートすることと、第１の２層回路ペアを貫いてビアをレーザ穿孔することと、第１の２層回路ペアをパワーエレクトロニクスデバイスに熱的に接続するように電気導電材料でビアを充填することと、を含む。

【0007】

本明細書で記載される実施形態によって提供されるこれらの特徴及び追加の特徴は、図面と併せて以下の詳細な説明を考慮すると、より完全に理解されるであろう。

【図面の簡単な説明】

【0008】

図面に記載される実施形態は本質的に、実例的で例示的なものであって、特許請求の範囲によって定められる主題を限定することを意図したものではない。以下の図面と併せて読むと、実例的な実施形態の以下の詳細な説明を理解することができ、当該図面では、同様の構造は、同様の参照番号を用いて示される。

【図1】図１は、本明細書で記載及び説明される１つ以上の実施形態に係る、冷却板及び回路基板アセンブリを含むパワーエレクトロニクスアセンブリの組立斜視図を概略的に示す。

【図2】図２は、本明細書で記載及び説明される１つ以上の実施形態に係る、図１のパワーエレクトロニクスアセンブリの分解斜視図を概略的に示す。

【図3】図３は、本明細書で記載及び説明される１つ以上の実施形態に係る、図１のパワーエレクトロニクスアセンブリの冷却板の部分斜視図を概略的に示す。

【図4】図４は、本明細書で記載及び説明される１つ以上の実施形態に係る、Ｓセル及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリの分解斜視図を概略的に示す。

【図5】図５は、本明細書で記載及び説明される１つ以上の実施形態に係る、図４のパワーエレクトロニクスデバイスアセンブリの断面図を概略的に示す。

【図6】図６は、本明細書で記載及び説明される１つ以上の実施形態に係る、冷却板と複数のパワーエレクトロニクスデバイスアセンブリを含むラミネート層とを含む図１のパワーエレクトロニクスアセンブリの部分斜視図を概略的に示す。

【図7】図７は、本明細書で記載及び説明される１つ以上の実施形態に係る、回路基板アセンブリの第１の２層回路ペアを示す図１のパワーエレクトロニクスアセンブリの分解断面図を概略的に示す。

【図8】図８は、本明細書で記載及び説明される１つ以上の実施形態に係る、回路基板アセンブリの第１の２層回路ペアを示す図１のパワーエレクトロニクスアセンブリの組立断面図を概略的に示す。

【図9】図９は、本明細書で記載及び説明される１つ以上の実施形態に係る、回路基板アセンブリの第１の２層回路ペアを貫いて形成されたビアを示す図１のパワーエレクトロニクスアセンブリの組立断面図を概略的に示す。

【図10】図１０は、本明細書で記載及び説明される１つ以上の実施形態に係る、図９のビアが充填された状態を示す図１のパワーエレクトロニクスアセンブリの組立断面図を概略的に示す。

【図11】図１１は、本明細書で記載及び説明される１つ以上の実施形態に係る、回路基板アセンブリの第１の２層回路ペアのエッチングを示す図１のパワーエレクトロニクスアセンブリの組立断面図を概略的に示す。

【図12】図１２は、本明細書で記載及び説明される１つ以上の実施形態に係る、回路基板アセンブリの第２の２層回路ペアを示す図１のパワーエレクトロニクスアセンブリの分解断面図を概略的に示す。

【図13】図１３は、本明細書で記載及び説明される１つ以上の実施形態に係る、回路基板アセンブリの第２の２層回路ペアを示す図１のパワーエレクトロニクスアセンブリの組立断面図を概略的に示す。

【図14】図１４は、本明細書で記載及び説明される１つ以上の実施形態に係る、回路基板アセンブリの第２の２層回路ペアを貫いて形成されたビアを示す図１のパワーエレクトロニクスアセンブリの組立断面図を概略的に示す。

【図15】図１５は、本明細書で記載及び説明される１つ以上の実施形態に係る、図１４のビアが充填された状態を示す図１のパワーエレクトロニクスアセンブリの組立断面図を概略的に示す。

【図16】図１６は、本明細書で記載及び説明される１つ以上の実施形態に係る、回路基板アセンブリの第２の２層回路ペアのエッチングを示す図１のパワーエレクトロニクスアセンブリの組立断面図を概略的に示す。

【図17】図１７は、本明細書で記載及び説明される１つ以上の実施形態に係る、複数の面実装エレクトロニクスを含む図１のパワーエレクトロニクスアセンブリの組立断面図を概略的に示す。

【発明を実施するための形態】

【0009】

本明細書で記載される実施形態は概して、冷却板に接続された回路基板アセンブリを有するパワーエレクトロニクスアセンブリを対象とし、回路基板アセンブリは、Ｓセルを含むパワーエレクトロニクスデバイスアセンブリを含む。パワーエレクトロニクスデバイスは、Ｓセル内に組み込まれ得る。

【0010】

本開示のパワーエレクトロニクスデバイスアセンブリは、本明細書でＳセルと呼ばれる実装基板に取り付けられたパワーエレクトロニクスデバイスを備える。以下でより詳細に記載されるように、Ｓセルは、向上した熱拡散能力を提供するグラファイト層を含む。更に、本開示の実施形態は、パワーエレクトロニクスデバイスを冷却板から電気的に絶縁する１つ以上の電気絶縁層を含む。電気絶縁がＳセル自体によって提供されるため、例えば、Ｓセルの電気絶縁層により、プリント回路基板と冷却板との間の電気絶縁層を除去することが可能になる。

【0011】

以下でより詳細に記載されるように、本開示のＳセルは、冷却板に向かう熱流束フローを促すグラファイト層により、向上した熱特性を提供する。本明細書で記載されるＳセルは、コンパクトなパッケージ内に積層金属と、グラファイトと、１つ以上の電気絶縁層と、を含む。Ｓセルを接合する本明細書で記載される接合材料は特に、Ｓセルを電気的に絶縁する能力も維持しつつ、他の接合技術に対して熱伝導性を増大させるように構成されている。本明細書で記載されるデバイス、システム、及び装置は、Ｓセルから冷却板への熱流束を改善し、それによって、回路基板アセンブリについての熱拡散性能及び冷却性能を増大させる。

【0012】

本明細書で記載される冷却板、パワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、パワーエレクトロニクスアセンブリ、及び同種のものは、電化車両、例えば、電気自動車、ハイブリッド電気自動車、任意の電気モータ、発電機、産業用ツール、家庭電化製品、及び同種のものにおいて使用され得るが、これらに限定されない。本明細書で記載される様々なアセンブリは、電気モータ及び／又はバッテリに電気的に接続されてもよく、直流（ＤＣ）電力を交流（ＡＣ）電力に変換するように動作可能であるインバータ回路として構成されてもよい。

【0013】

本明細書で使用される「パワーエレクトロニクスデバイス」は、ＤＣ電力をＡＣ電力に変換し、逆もまた同様に変換するために使用される任意の電気構成要素を意味する。実施形態は、ＡＣ‐ＡＣコンバータ及びＤＣ‐ＤＣコンバータ用途においても採用され得る。パワーエレクトロニクスデバイスの非限定的な例には、パワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、及びパワートランジスタが含まれる。

【0014】

本明細書で使用される「完全に組み込まれる」というフレーズは、構成要素の各面が基板によって囲まれていることを意味する。例えば、パワーエレクトロニクスデバイスアセンブリが回路基板によって完全に組み込まれる場合、それは、回路基板の材料が回路基板の各面を覆うことを意味する。構成要素の１つ以上の面が露出している場合、構成要素は、「部分的に組み込まれている」。

【0015】

本明細書で使用される「Ｓセル」は、パワーエレクトロニクスデバイスに取り付けられるように動作可能な実装基板であって、金属層、グラファイト層、及び電気絶縁層のうちの１つ以上を含む。

【0016】

パワーエレクトロニクスアセンブリ、パワーエレクトロニクスデバイスアセンブリ、及び冷却板の様々な実施形態が以下で詳細に記載される。同じ部分又は同様の部分を指すために、可能な限り、図面全体を通じて同じ参照番号を使用する。

【0017】

ここで、図１及び図２を参照すると、例示的なパワーエレクトロニクスアセンブリ１００が概して、組立図及び分解図でそれぞれ示されている。図１及び図２に示されるパワーエレクトロニクスアセンブリ１００は、冷却板１０２と回路基板アセンブリ１０６とを含む。冷却板１０２は、回路基板アセンブリ１０６の基板材料に接続されたパワーエレクトロニクスデバイス１４０（図４参照）から熱流束を除去することができる任意のデバイスであり得る。冷却板１０２についての非限定的な例には、ヒートシンク、単相液冷、２相液冷、及びベーパチャンバが含まれる。図１及び図２は、単相液冷デバイスとして構成された冷却板１０２を示す。冷却板１０２は、冷却板１０２内で流体チャンバ１１５（図７）に流体接続された流体入口１３２及び流体出口１３４を含む。図１及び図２は、冷却板１０２の同じ側にある流体入口１３２及び流体出口１３４を示しているが、本開示は、このような実施形態に限定されない。すなわち、他の実施形態では、流体入口１３２及び流体出口１３４は、他の面に位置し得る。

【0018】

図１及び図２を再び参照すると、回路基板アセンブリ１０６は、冷却板１０２の第１の面１０７に接続されている（例えば、取り付けられている）。図１及び図２は、冷却板１０２の貫通孔１０５及び回路基板アセンブリ１０６の貫通孔１０９を通って延びる締結具１０１（例えば、ボルト及びナット）によって冷却板１０２の第１の面１０７に取り付けられるものとして、回路基板アセンブリ１０６を示す。他の実施形態では、貫通孔１０５、１０９及び締結具１０１は、以下に記載されるように省略され得ることを理解されたい。

【0019】

実施形態では、回路基板アセンブリ１０６は、３Ｄプリント層であり得る。このような実施形態では、回路基板アセンブリ１０６の３Ｄプリント層は、全体的な熱抵抗を低減することを理解されたい。実施形態では、回路基板アセンブリ１０６は、冷却板１０２にラミネートされ得る。しかしながら、回路基板アセンブリ１０６を冷却板１０２に取り付ける他の付加製造プロセスも想定され、本開示の範囲内に含まれる。加えて、本明細書でより詳細に記載されるように、ビア接続又はビアは、回路基板アセンブリ１０６及びパワーエレクトロニクスデバイス１４０（図４）の様々な構成要素間にレーザ穿孔を使用して作られ得る。すなわち、ビアは、回路基板アセンブリ１０６を貫いて各導電層及びパワーエレクトロニクスデバイス１４０の上面まで穿孔される。本明細書でより詳細に記載されるように、ビアは次いで、構成要素間の電気接続を確立するように電気めっき法により銅で充填される。回路基板アセンブリ１０６は概して、図１及び図２に示されているが、アセンブリの個々の層及び様々なステップは、図６～図１７に示される。

【0020】

ここで、図３～図１７を参照すると、パワーエレクトロニクスアセンブリ１００を製造する個々のステップが示されている。図３に示されるように、第１の電気絶縁層１８０は、回路基板アセンブリ１０６と冷却板１０２（図１）との間の熱抵抗を低下させるように冷却板１０２の第１の面１０７に堆積されて示されている。第１の電気絶縁層１８０は概して、電気絶縁を提供する任意の層、例えば、セラミック又は同種のものであり得る。実施形態では、第１の電気絶縁層１８０は、絶縁金属基板（ＩＭＳ）誘電フィルムを含む。ＩＭＳ誘電フィルムは、固体フィルム層であり得る。他の実施形態では、第１の電気絶縁層１８０は、サーマルグリス層であり得る。第１の電気絶縁層１８０は、専用の貫通孔を有していなくてもよいことに留意されたい。

【0021】

ここで、図４及び図５を参照すると、それぞれ、例示的なＳセル１２１の分解上方斜視図及び組立断面図が示されている。Ｓセル１２１は、複数の積層された層を含む。特に、図４及び図５に示されるＳセル１２１は、金属層１２２と、金属層１２２内に組み込まれたグラファイト層１２４と、を含む。金属層１２２は、内面１２５と、内面１２５と反対側の外面１２８と、を含む。実施形態では、金属層１２２は、第１の金属層と第２の金属層とを含み、グラファイト層１２４は、第１の金属層と第２の金属層との間に位置している。金属層１２２は、金属層１２２の外面１２８内に配置された凹部１２７を含む。凹部１２７は、パワーエレクトロニクスデバイス１４０を受け入れるような寸法である。以下でより詳細に記載されるように、金属層１２２は、パワーエレクトロニクスデバイス１４０の底面における電極が（例えば、直接接続及び／又は電気接続ビアを介して）接続される電気導電面を提供する。図４及び図５に示されるＳセル１２１の様々な層は単なる例示であることを理解されたい。すなわち、いくつかの実施形態では、例えば、Ｓセル１２１は、金属層間に配置される複数のグラファイト層及び／又は他の層を含み得る。

【0022】

図４及び図５の実施形態におけるＳセル１２１は、図４及び図５に示される座標軸線のｚ軸線に沿って対称なＳセル１２１を提供するように金属層１２２内に組み込まれたグラファイト層１２４を含むことに留意されたい。Ｓセル１２１の対称性は、高温接合プロセス中のＳセル１２１に対する力を均衡させる。金属層１２２及びグラファイト層１２４は、異なる熱膨張係数を有するため、接合プロセス中の熱誘起応力を均衡させるために対称的な基板スタックを有することが望ましい場合がある。

【0023】

金属層１２２は、任意の好適な金属又は合金で作られ得る。非限定的な例として、銅及びアルミニウムが金属層として使用され得る。Ｓセル１２１の金属層１２２は、その外面１２８内に形成された凹部１２７を有する。凹部１２７は、例えば、化学エッチングによって形成され得る。凹部１２７は、パワーエレクトロニクスデバイス１４０を受け入れるようなサイズ及び形状を有する。外面１２８は概して、（金属層１２２の第１の主要な表面又は面として構成された）内面１２５と反対側の金属層１２２の第２の主要な表面又は面であり得る。すなわち、金属層１２２は、平面層であり得、それによって、内面１２５は、グラファイト層１２４に面し、反対側の外面１２８は、パワーエレクトロニクスデバイス１４０及び回路基板アセンブリ１０６（図７）に面する。

【0024】

図５の実施形態に示されるグラファイト層１２４は、Ｓセル１２１にわたる熱拡散及び冷却板１０２（例えば、図７参照）に向かう熱拡散の両方を促進するために設けられている。グラファイトの結晶構造は、グラファイトに高い熱伝導性を提供し、冷却板１０２に向かう熱流束の伝導を有用にする。しかしながら、グラファイトは、等温プロファイルを有していない。むしろ、グラファイトは、非等温プロファイルを有し、２つの軸線に沿って高い伝導性を有し、第３の軸線において低い熱伝導性を有する。グラファイトの非等温プロファイルを考慮するために、Ｓセル１２１は、Ｓセル１２１の長さ寸法がＳセル１２１の幅寸法よりも大きくなるような矩形形状となるように設計されている。図５を参照して、グラファイト層１２４は、図５に示される座標軸線のｘ軸線及びｚ軸線に沿って高い熱伝導性を有する。したがって、Ｓセル１２１は、Ｓセル１２１のｘ軸線に沿った寸法がＳセル１２１のｙ軸線に沿った寸法よりも大きくなるように設計されている。熱流束は、ｘ軸線及びｚ軸線に沿って移動する。以下でより詳細に記載されるように、熱流束は、Ｓセル１２１によって、冷却板１０２に向けてｘ軸線に沿って移動する。熱流束はまた、冷却板１０２に向けてｚ軸線に沿って移動する。

【0025】

図４を再び参照すると、Ｓセル１２１及びパワーエレクトロニクスデバイス１４０を含むパワーエレクトロニクスデバイスアセンブリ１４６の分解図が示されている。図４は、Ｓセル１２１の凹部１２７に対するパワーエレクトロニクスデバイス１４０及び接合層１４３を示す。例えば、接合層１４３は、はんだ層であり得る。別の例として、接合層１４３は、過渡液相接合層１４３であり得る。パワーエレクトロニクスデバイス１４０は、その上面に、複数の大きい電極１４１と複数の小さい電極１４２とを含む。大きい電極１４１は、電源電極であり得る一方、小さい電極１４２は、信号電極であり得る。図４では見ることができないが、パワーエレクトロニクスデバイス１４０は、その底面に１つ以上の電極を更に含むことに留意されたい。パワーエレクトロニクスデバイス１４０の底面における１つ以上の電極は、パワーエレクトロニクスデバイス１４０を凹部１２７内に配置することによって金属層１２２に電気的に接続される。したがって、パワーエレクトロニクスデバイス１４０の底部電極への電気接続は、金属層１２２によって行われ得る。

【0026】

上述のように、Ｓセル１２１は、パワーエレクトロニクスデバイス１４０が接合される基板である。Ｓセル１２１は、パワーエレクトロニクスデバイス１４０の底面における電極への接続を行うための電気導電面領域を提供する。Ｓセル１２１は、熱拡散機能及び電気絶縁を更に提供する。

【0027】

ここで、図６を参照すると、ラミネート材料２０２によって囲まれた１つ以上のパワーエレクトロニクスデバイスアセンブリ１４６を含むラミネートパネル２００は、冷却板１０２と反対側の第１の電気絶縁層１８０上に設けられている。実施形態では、ラミネート材料２０２はＦＲ‐４を含むが、代替的な材料が本開示の範囲内に入る。示されているように、合計６つのパワーエレクトロニクスデバイスアセンブリ１４６が、第１の電気絶縁層１８０及びラミネート材料２０２を介して冷却板１０２に３つずつ２行に設けられ接合されている。しかしながら、用途に応じて任意の数のパワーエレクトロニクスデバイスアセンブリ１４６が利用され得ることを理解されたい。

【0028】

ここで、図７を参照すると、パワーエレクトロニクスアセンブリ１００の断面図が示されている。貯蔵部（図示せず）から（移動矢印１３５として示される）冷却流体は、流体入口１３２を通って流体チャンバ１１５内に流れて、温められた冷却流体として流体出口１３４を通って流体チャンバ１１５から出ていき、当該冷却流体は、例えば、熱交換器（図示せず）を通って流れ、冷却流体１３５から熱を除去した後、貯蔵部に返される。示されていないが、フィンのアレイは、冷却流体１３５への熱伝達用の追加の面領域を提供するために流体チャンバ１１５に設けられ得る。

【0029】

示されているように、ラミネートパネル２００は、第１の電気絶縁層１８０と第２の電気絶縁層２０４との間に設けられている。第２の電気絶縁層２０４は、第１の電気絶縁層１８０と同じ材料を含み得ることを理解されたい。

【0030】

依然、図７を参照して、第１の２層回路ペア２０６は、第２の電気絶縁層２０４の上に位置して回路基板アセンブリ１０６を形成するように示されている。第１の２層回路ペア２０６は、第１の電気導電層２０８及び第２の電気導電層２１０を含み、第１の電気導電層２０８及び第２の電気導電層２１０は、それらの間で第３の電気絶縁層２１２によってラミネートされている。実施形態では、第１の電気導電層２０８及び第２の電気導電層２１０は銅層である。第１の電気導電層２０８は、電流を導く指定パターンにエッチングされている一方、第２の電気導電層２１０は、エッチングされていないままである。

【0031】

ここで、図８を参照すると、第１の２層回路ペア２０６は、第２の電気絶縁層２０４上に位置している。第１の２層回路ペア２０６は、高温高圧のチャンバ内で第２の電気絶縁層２０４にラミネートされる。このラミネーションステップ中、第２の電気絶縁層２０４及び第３の電気絶縁層２１２からの材料は、第１の電気導電層２０８のエッチングによって定められた隙間を充填する。

【0032】

ここで、図９を参照すると、ビア１１２は、パワーエレクトロニクスデバイスアセンブリ１４６のパワーエレクトロニクスデバイス１４０、第１の電気導電層２０８、及び第２の電気導電層２１０の任意の組合せ間で延びるように形成されている。例えば、ビア１１２は、各パワーエレクトロニクスデバイスアセンブリ１４６のパワーエレクトロニクスデバイス１４０と第２の電気導電層２１０との間で第１の電気導電層２０８を貫いて延びているように示されている。更に、ビア１１２（電気伝導ビア及びサーマルビアの両方）は、パワーエレクトロニクスデバイス１４０と交わることなく、第１の電気導電層２０８と第２の電気導電層２１０との間で延びているように示されている。ビア１１２は、例えば、レーザ穿孔などの任意の好適な方法で形成され得る。本開示の範囲は、図９に示されるビア１１２の特定の構成に限定されることなく、回路基板アセンブリ１０６の固有の需要に基づいて他の構成が想定されることを理解されたい。

【0033】

ビア１１２は、スイッチング電流用の電流経路を提供するだけでなく、駆動信号をパワーエレクトロニクスデバイス１４０に提供し得る。いくつかの実施形態では、ビア１１２の一部は、駆動信号又はスイッチング電流を伝えないサーマルビアとして構成され得ることに留意されたい。加えて、Ｓセルの配置は、本明細書に記載されるように、Ｓセル１２１を介したパワーエレクトロニクスデバイス１４０から冷却板１０２への流束移動を可能にする。このように、熱流束は最適に、パワーエレクトロニクスデバイス１４０から離れる方向にＳセル１２１を介して冷却板１０２に向けられる。

【0034】

ここで、図１０を参照すると、ビア１１２は、各パワーエレクトロニクスデバイスアセンブリ１４６、第１の電気導電層２０８、及び第２の電気導電層２１０間で電気接続を形成するように電気めっきによって銅で充填されている。しかしながら、ビア１１２は、電気めっき以外の任意の他の好適な方法で充填され得ることを理解されたい。

【0035】

ここで、図１１を参照すると、第１の２層回路ペア２０６が、第２の電気絶縁層２０４を介してラミネートパネル２００にラミネートされた後、第２の電気導電層２１０は、回路基板アセンブリ１０６の仕様に基づいて所望の構成にエッチングされ得る。回路基板アセンブリ１０６は、任意の数の電気導電層を含み得ることを理解されたい。例えば、回路基板アセンブリ１０６は、第１の電気導電層２０８及び第２の電気導電層２１０のみを含み得る。このような実施形態では、例えば、トランジスタ、抵抗器、コンデンサ、及び同種のものなどの（図１７に示される面実装エレクトロニクス２１４などの）１つ以上の面実装エレクトロニクスは、第２の電気導電層２１０に実装され得る。しかしながら、他の実施形態では、回路基板アセンブリ１０６は、複数の２層回路ペアを含み、面実装エレクトロニクスは、最上方の電気導電層に実装され得る。そうする場合、図７～図１１に関して本明細書で記載されるステップは、各々の追加の２層回路ペアが前の２層回路ペアにラミネートされて繰り返され得る。

【0036】

例えば、ここで、図１２を参照すると、第４の電気絶縁２１６は、第１の２層回路ペア２０６の第２の電気導電層上に設けられており、第２の２層回路ペア２１８は、第１の２層回路ペア２０６の上に位置するように示されている。第２の２層回路ペア２１８は、第３の電気導電層２２０及び第４の電気導電層２２２を含み、第３の電気導電層２２０及び第４の電気導電層２２２は、それらの間で第５の電気絶縁層２２４によってラミネートされている。実施形態では、第３の電気導電層２２０及び第４の電気導電層２２２は銅層である。第３の電気導電層２２０は、電流を導く指定パターンにエッチングされている一方、第４の電気導電層２２２は、エッチングされていないままである。

【0037】

ここで、図１３を参照すると、第２の２層回路ペア２１８は、第１の２層回路ペア２０６上に位置している。第２の２層回路ペア２１８は、高温高圧のチャンバ内で第１の２層回路ペア２０６にラミネートされる。このラミネーションステップ中、第２の電気絶縁層２０４及び第３の電気絶縁層２１２からの材料は、第２の電気導電層２１０のエッチングによって定められた隙間を充填する。更に、第４の電気絶縁層２１６及び第５の電気絶縁層２２４からの材料は、第３の電気導電層２２０のエッチングによって定められた隙間を充填する。実施形態では、電気絶縁層２０４、２１２、２１６、２２４は、ラミネートパネル２００、具体的には、パワーエレクトロニクスデバイスアセンブリ１４６が電気絶縁基板内に設けられるように一体のモノリシックな電気絶縁基板を形成していることを理解されたい。

【0038】

ここで、図１４を参照すると、追加のビア１１２は、第１の電気導電層２０８、第２の電気導電層２１０、第３の電気導電層２２０、及び第４の電気導電層２２２の任意の組合せ間で延びるように形成されている。例えば、ビア１１２は、第２の電気導電層２１０と第４の電気導電層２２２との間で第３の電気導電層２２０を貫いて延びているように示されている。更に、ビア１１２は、パワーエレクトロニクスデバイス１４０、第１の電気導電層２０８、又は第２の電気導電層２１０と交わることなく、第３の電気導電層２２０と第４の電気導電層２２２との間で延びているように示されている。本明細書で記載されるように、本開示の範囲は、図１４に示されるビア１１２の特定の構成に限定されることなく、回路基板アセンブリ１０６の固有の需要に基づいて他の構成が想定されることを理解されたい。

【0039】

ここで、図１５を参照すると、本明細書で記載されるように、ビア１１２は、直接的に又は間接的に、各パワーエレクトロニクスデバイスアセンブリ１４６、第１の電気導電層２０８、第２の電気導電層２１０、第３の電気導電層２２０、及び第４の電気導電層２２２間の電気接続を形成するように電気めっきによって銅で充填されている。

【0040】

そして、図１６に示されるように、第２の２層回路ペア２１８が、第４の電気絶縁層２１６を介して第１の２層回路ペア２０６にラミネートされた後、第４の電気導電層２２２は、回路基板アセンブリ１０６の仕様に基づいて所望の構成にエッチングされ得る。

【0041】

ここで、図１７を参照すると、１つ以上の面実装エレクトロニクス２１４は、第４の電気導電層２２２に実装され得る。本明細書で記載されるように、面実装エレクトロニクス２１４は、例えば、トランジスタ、抵抗器、コンデンサ、及び同種のものを含み得る。したがって、回路基板アセンブリ１０６は少なくとも、複数のパワーエレクトロニクスデバイスアセンブリ１４６を含むラミネートパネル２００と、第１の２層回路ペア２０６と、第２の２層回路ペア２１８と、面実装エレクトロニクス２１４と、を含むことを理解されたい。

【0042】

上記から、パワーエレクトロニクスアセンブリ及びパワーエレクトロニクスアセンブリを製造する方法が本明細書で定められることを理解されたい。具体的には、本明細書で開示されるパワーエレクトロニクスアセンブリは、回路基板アセンブリを含み、当該回路基板アセンブリは、第１の電気絶縁層と、電気絶縁基板と、第１の電気絶縁層と電気絶縁基板との間に設けられたラミネートパネルと、電気絶縁基板内に設けられた１つ以上の電気導電層と、を含む。ラミネートパネルは、Ｓセル及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリを含む。Ｓセルは、グラファイト層と、グラファイト層を覆う金属層と、を含む。凹部は、金属層の外面内に形成されており、パワーエレクトロニクスデバイスは、Ｓセルの外面の凹部内に配置されている。

【0043】

ここで、本開示の実施形態は、Ｓセルを収容した冷却板を含むパワーエレクトロニクスデバイスアセンブリに接続された回路基板アセンブリを有するパワーエレクトロニクスアセンブリを対象とすることを理解されたい。パワーエレクトロニクスデバイスは、Ｓセル内及び／又は回路基板アセンブリ内に組み込まれ得る。このようなパワーエレクトロニクスアセンブリは、コンパクトであって、Ｓセルを電気的に絶縁する能力を維持しつつ熱伝導性の増大を提供し、それによって、Ｓセルから冷却板への熱流束を改善し、それによって、従来のパッケージに対する回路基板アセンブリの熱拡散性能及び冷却性能を増大させる。

【0044】

「実質的」及び「約」という用語は、任意の定量的な比較、値、測定、又は他の表現に起因し得る、内在する不確実性の程度を表すために本明細書で利用され得ることに留意されたい。これらの用語はまた、定量的な表現が、問題となる主題の基本的な機能の変化をもたらすことなく、述べられた基準から変わり得る程度を表すために本明細書で利用される。

【0045】

特定の実施形態が本明細書で説明及び記載されているが、様々な他の変更及び修正が、請求された主題の範囲から逸脱することなく行われ得ることを理解されたい。更に、請求された主題の様々な態様が本明細書で記載されているが、このような態様は、組み合わされて利用される必要はない。したがって、添付の特許請求の範囲は、請求された主題の範囲内にある全てのこのような変更及び修正を包含することが意図される。

【0046】

請求された主題の範囲から逸脱することなく、本明細書で記載される実施形態に対して様々な修正及び変形がなされ得ることが当業者に明らかであろう。したがって、本明細書は、このような修正及び変形が添付の特許請求の範囲及びその均等物の範囲内で生じるならば、本明細書で記載される様々な実施形態の修正及び変形を包含することが意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【外国語明細書】