特開2024-59248 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ ルネサスエレクトロニクス株式会社の特許一覧

特開2024-59248半導体装置およびシリアル通信インタフェースの制御方法

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024059248

(43)【公開日】2024-05-01

(54)【発明の名称】半導体装置およびシリアル通信インタフェースの制御方法

(51)【国際特許分類】

H04L 7/04 20060101AFI20240423BHJP

【ＦＩ】

H04L7/04 400

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022166816

(22)【出願日】2022-10-18

(71)【出願人】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】宮正

【テーマコード（参考）】

5K047

【Ｆターム（参考）】

5K047JJ04

5K047JJ08

5K047MM56

(57)【要約】

【課題】消費電力を低減することが可能なボーレートの補正が可能な半導体装置を提供する。
【解決手段】半導体装置は、基本クロックに基づく単位転送時間に従って外部との間で順序的な通信を行うシリアル通信インタフェースを備える。シリアル通信インタフェースは、第１のクロックと、第１のクロックよりも精度かつ電力消費量の高い第２のクロックと、第１のクロックを用いて基本クロックを生成する第１のボーレートジェネレータと、第２のクロックを用いて基本クロックを生成する第２のボーレートジェネレータと、第１のボーレートジェネレータを補正する制御回路とを備える。制御回路は、第２のボーレートジェネエータの第２のクロックに基づいて補正動作信号を出力する補正動作信号出力回路と、補正動作信号に基づいて補正値設定信号を出力する補正値設定回路とを含む。第２のボーレートジェネレータは、補正値設定信号に基づいて、補正動作信号に従う補正期間を第１のクロックでカウントし、カウント結果に基づいてボーレート補正値を設定する。
【選択図】図３

【特許請求の範囲】

【請求項1】

基本クロックに基づく単位転送時間に従って外部との間で順序的な通信を行うシリアル通信インタフェースを備え、
前記シリアル通信インタフェースは、
第１のクロックと、
前記第１のクロックよりも精度かつ電力消費量の高い第２のクロックと、
前記第１のクロックを用いて前記基本クロックを生成する第１のボーレートジェネレータと、
前記第２のクロックを用いて前記基本クロックを生成する第２のボーレートジェネレータと、
前記第１のボーレートジェネレータを補正する制御回路とを備え、
前記制御回路は、
前記第２のボーレートジェネエータの前記第２のクロックに基づいて補正動作信号を出力する補正動作信号出力回路と、
前記補正動作信号に基づいて補正値設定信号を出力する補正値設定回路とを含み、
前記第２のボーレートジェネレータは、前記補正値設定信号に基づいて、前記補正動作信号に従う補正期間を前記第１のクロックでカウントし、カウント結果に基づいてボーレート補正値を設定する、半導体装置。

【請求項2】

前記第１および第２のクロックは、スタートビットをトリガに起動する、請求項１記載の半導体装置。

【請求項3】

前記第２のボーレートジェネレータは、
前記第２のクロックを用いてカウントするカウンタと、
前記カウンタの所定のカウント値に基づいて一致信号を出力する比較回路とを含み、
前記補正動作信号出力回路は、
１回目の前記一致信号に従い前記補正動作信号を活性化させ、
２回目の前記一致信号に従い前記補正動作信号を非活性化させる、請求項２記載の半導体装置。

【請求項4】

前記第２のボーレートジェネレータは、前記補正期間の終了時に前記第２のクロックを停止する、請求項１記載の半導体装置。

【請求項5】

前記補正期間は、１／ｎビットの期間である、請求項１記載の半導体装置。

【請求項6】

基本クロックに基づく単位転送時間に従って外部との間で順序的な通信を行うシリアル通信インタフェースの制御方法であって、
第１のクロックを用いて前記基本クロックを生成するステップと、
前記第１のクロックよりも精度かつ電力消費量の高い第２のクロックに基づいて補正動作信号を生成するステップと、
前記補正動作信号に従う補正期間を前記第１のクロックでカウントするステップと、
カウント結果に基づいてボーレート補正値を設定するステップとを備える、シリアル通信インタフェースの制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、シリアル通信のボーレートを補正するシリアル通信用ボーレートジェネレータに関する。

【背景技術】

【0002】

近年、自動車に搭載されるＥＣＵ（ＥｌｅｃｔｏｒｏｎｉｃＣｏｎｔｏｒｌＵｎｉｔ：電子制御装置）同士を結ぶ制御系車載ネットワークが広く普及している。現在、代表的な制御系車載ネットワークの通信プロトコルとしては、ＣＡＮ（ＣｏｎｔｒｏｌｌｅｒＡｒｅａＮｅｔｗｏｒｋ）、ＬＩＮ（ＬｏｃａｌＩｎｔｅｒｃｏｎｎｅｃｔＮｅｔｗｏｒｋ）、ＦｌｅｘＲａｙがある。ＣＡＮは主にパワートレイン系やシャーシ系のネットワークの標準規格として採用されている。ＬＩＮは比較的低速（伝送速度１～２０ｋｂｐｓ）で使用されるボディ系のシリアル通信ネットワークの標準規格として採用されている。また、ＦｌｅｘＲａｙはＸ－ｂｙ－ｗｉｒｅアプリケーションに対応するように規格化されている。

【0003】

ＬＩＮは、車載ネットワークにおいて、高度な機能を持つ各種センサやアクチュエータの間でコスト効率の高い通信を実現するために、ＬＩＮコンソーシアムにより標準規格として規定されたシリアル通信プロトコルである。ＬＩＮは、ＣＡＮほどの帯域幅と多様性を必要としない装置間の通信に用いられる。例えば、各種センサからの情報をＣＡＮに渡すまでの通信路として利用される。又、ＣＡＮやＦｌｅｘＲＡｙに比べ、コスト的に安価である。

【0004】

ＬＩＮの規格では、通信方式として既に普及しているＵＡＲＴ（ＵｎｉｖｅｒｓａｌＡｓｙｎｃｈｒｏｎｏｕｓＲｅｃｅｉｖｅｒＴｒａｎｓｍｉｔｔｅｒ）インタフェースが利用される。ＬＩＮのネットワークトポロジは特に規定されていないが、基本的にはバス型トポロジが採用される。ＬＩＮはバスを介して相互に接続される１つのマスタノードと複数のスレーブノードとを具備する。現在は、１つのマスタノードに接続できるスレーブノードの数は最大１５個までと規定されている。マスタノードとスレーブノードとはＣＰＵを備えるマイコンが例示される。マスタノードにはマスタタスクを実行するためのプログラムとスレーブタスクを実行するためのプログラムが記憶装置に格納される。マスタタスクはフレームの転送時期や転送先を決定するタスクである。スレーブタスクはフレーム毎に転送するデータフィールドを準備する。スレーブノードではスレーブタスクのみ実行されるため、スレーブタスク用プログラムが記憶装置に格納される。尚、スレーブノードの記憶装置にマスタ用プログラムも格納されていても構わない。スレーブノードとして動作する場合はマスタ用プログラムが実行されないようプログラムで制御すればよい。マスタノードのＣＰＵはマスタタスクを実行することでフレームヘッダをスレーブノードに送信する。スレーブノードのＣＰＵはスレーブタスクを実行し、フレームヘッダに応答してレスポンス（データフィールドを含む）を送信する。マスタノードはスレーブタスクも実行可能なため、ヘッダに続いてデータフィールドを含むレスポンスを送信することができる。

【0005】

マスタノードがスレーブノードに送信するフレームヘッダには、先頭から順にシンクブレークフィールド（ブレークフィールド）、シンクフィールド（同期バイト）、ＩＤフィールド（保護ＩＤ）が含まれる。又、ヘッダに続いて、最大８バイトのデータフィールドと１バイトのチェックサムを含むレスポンスが転送される。ブレークフィールドは、１３ビット以上のＬｏｗレベル（ドミナントレベル）で構成される。シンクフィールドは８ビットの０ｘ５５のデータ値である。ＩＤフィールドは、６ビットのＩＤと２ビットのパリティで構成される。

【0006】

ＬＩＮにおけるアクセス方式はタイムトリガ方式である。このため、マスタタスクにはメッセージシーケンスが転送スケジュールとして予め設定されている。マスタノードはＬＩＮクラスタとしてアプリケーションを実行し、ネットワークを管理することができる。つまり、ＬＩＮ内の全てのタスクは時間で管理されているため、同期が取れている限りメッセージの衝突は起こらない。

【0007】

ＬＩＮにおいて同期を取るとは、シリアルデータを取得又は送信するためのサンプリングクロックの周期を、基準周期に一致させるように補正することである。通常、マスタノードのボーレートと一致するようにスレーブノードのボーレートを補正することにより同期を取る。スレーブノードは、マスタノードから送信される基準クロック（シンクフィールド）に基づき、ボーレートを補正する。又、このボーレートの補正はヘッダの到着毎に実行される。

【0008】

この点で、ボーレートを補正する種々の技術が提案されている（特許文献１－３参照）。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２００６－３１１２３７号公報

【特許文献2】特開２００７－３２４６７９号公報

【特許文献3】特開２０１１－１１４６３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

一方で、消費電力を低減する点でさらに改善を図る必要がある。

【0011】

本開示は、上記の課題を解決するためになされたものであって、消費電力を低減することが可能なボーレートの補正が可能な半導体装置およびシリアル通信インタフェースの制御方法を提供する。

【0012】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0013】

本開示の半導体装置は、基本クロックに基づく単位転送時間に従って外部との間で順序的な通信を行うシリアル通信インタフェースを備える。シリアル通信インタフェースは、第１のクロックと、第１のクロックよりも精度かつ電力消費量の高い第２のクロックと、第１のクロックを用いて基本クロックを生成する第１のボーレートジェネレータと、第２のクロックを用いて基本クロックを生成する第２のボーレートジェネレータと、第１のボーレートジェネレータを補正する制御回路とを備える。制御回路は、第２のボーレートジェネエータの第２のクロックに基づいて補正動作信号を出力する補正動作信号出力回路と、補正動作信号に基づいて補正値設定信号を出力する補正値設定回路とを含む。第２のボーレートジェネレータは、補正値設定信号に基づいて、補正動作信号に従う補正期間を第１のクロックでカウントし、カウント結果に基づいてボーレート補正値を設定する。

【0014】

本開示のシリアル通信インタフェースの制御方法は、基本クロックに基づく単位転送時間に従って外部との間で順序的な通信を行うシリアル通信インタフェースの制御方法であって、第１のクロックを用いて基本クロックを生成するステップと、第１のクロックよりも精度かつ電力消費量の高い第２のクロックに基づいて補正動作信号を生成するステップと、補正動作信号に従う補正期間を第１のクロックでカウントするステップと、カウント結果に基づいてボーレート補正値を設定するステップとを備える。

【発明の効果】

【0015】

本開示の半導体装置およびシリアル通信インタフェースの制御方法は、消費電力を低減することが可能なボーレートの補正が可能である。

【図面の簡単な説明】

【0016】

【図1】実施形態１に基づくシリアル通信システムについて説明する図である。

【図2】受信データＲＸの受信タイミングについて説明する図である。

【図3】実施形態１に従うボーレート制御部５０の回路構成について説明する図である。

【図4】実施形態１に基づくシリアル通信回路の動作について説明する概念図である。

【図5】実施形態１に基づくシリアル通信回路の詳細な動作について説明するタイミングチャート図である。

【図6】実施形態２に基づくシリアル通信回路の動作について説明する概念図である。

【図7】実施形態３に基づくシリアル通信回路の動作について説明する概念図である。

【図8】実施形態３に基づくシリアル通信回路の詳細な動作について説明するタイミングチャート図である。

【図9】実施形態１－３に従う構成と、比較例との消費電力の低減について説明する図である。

【発明を実施するための形態】

【0017】

実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。

【0018】

（実施形態１）
図１は、実施形態１に基づくシリアル通信システムについて説明する図である。

【0019】

図１を参照して、実施形態１に従うシリアル通信システムとして、ＬＩＮ（ＬｏｃａｌＩｎｔｅｒｃｏｎｎｅｃｔＮｅｔｗｏｒｋ）通信プロトコルを利用したＬＩＮ通信システムを一例に説明する。

【0020】

本開示に従うシリアル通信システムは、図示しないマスタノードと、少なくとも１つ以上のスレーブノードとで構成される。マスタノードとスレーブノードとの間でシリアル通信を実行する。

【0021】

本例においては、スレーブノードについて説明する。

【0022】

ここでは、スレーブノードは、シリアル通信回路１と、ＣＰＵ１００とを含む。シリアル通信回路１はＵＡＲＴに例示されるシリアル通信用インタフェースである。

【0023】

シリアル通信回路１は、ボーレート制御部５０と、Ｉ／Ｏインタフェース６０とを含む。ボーレート制御部５０は、Ｉ／Ｏインタフェース６０を介して例えばマスタノードとシリアル通信を実行する。

【0024】

ボーレート制御部５０は、ボーレートジェネレータ１０，１４と、制御回路１２と、高速オンチップオシレータ（ＨＯＣＯ）１８と、中速オンチップオシレータ（ＭＯＣＯ）２２とを含む。

【0025】

制御回路１２は、ボーレートジェネレータ１４の補正動作を制御する。

【0026】

ＨＯＣＯ１８は、高精度のクロック信号ＣＬＫ２を出力する。

【0027】

ボーレートジェネレータ１０は、ＨＯＣＯ１８からのクロック信号ＣＬＫ２の入力を受けて受信データＲＸを取得する。

【0028】

ＭＯＣＯ２２は、クロック信号ＣＬＫ１を出力する。クロック信号ＣＬＫ１は、クロック信号ＣＬＫ２よりもクロック精度が低い。一方、ＭＯＣＯ２２は、ＨＯＣＯ１８よりも消費電力は低い。

【0029】

ボーレートジェネレータ１４は、ＭＯＣＯ２２からのクロック信号ＣＬＫ１の入力および制御回路１２からの指示に従って受信データＲＸを取得する。

【0030】

図２は、受信データＲＸの受信タイミングについて説明する図である。

【0031】

図２を参照して、クロック信号が無いため、通信を行う前にあらかじめ送受信するデバイス間で、通信速度(ボーレート)を決めておく必要がある。

【0032】

具体的には、データラインの立ち下りエッジ（スタートビットＳＴ）を検出し、ボーレートで決まったビット時間毎にデータを取り込む必要がある。この点で、データの取り込みは、１ビット時間の中央のタイミングに合わせる必要があるため動作クロックに精度が求められる。

【0033】

この点で、ＭＯＣＯ２２は、ＨＯＣＯ１８よりも消費電力は低いがクロック精度も低い。

【0034】

したがって、ＭＯＣＯ２２のみを用いてデータを取り込む際には適正なタイミングでデータを取り込む点で課題がある。

【0035】

本例においては、ＭＯＣＯ２２から出力されるクロック信号ＣＬＫ２を用いて精度の高い基本クロック（キャプチャ信号ＣＰ）を生成する方式について説明する。

【0036】

図３は、実施形態１に従うボーレート制御部５０の回路構成について説明する図である。

【0037】

図３を参照して、ボーレートジェネレータ１０は、エッジ検出回路４０と、カウンター４２と、比較回路４４と、レジスタ４６と、キャプチャ信号生成回路４７と、スタートビット検出回路４８と、受信データバッファ４５とを含む。

【0038】

エッジ検出回路４０は、ＨＯＣＯ１８からのクロック信号ＣＬＫ２を受けてクロック信号ＣＬＫ２のエッジを検出して、検出信号をカウンター４２に出力する。

【0039】

カウンター４２は、エッジ検出回路４０からの検出信号を受けてカウントアップする。

【0040】

カウンター４２は、カウント値を比較回路４４に出力する。

【0041】

比較回路４４は、レジスタ４６に格納されている比較値ＣＭＰ２とカウント値とを比較して一致した場合に一致検出信号ＣＨ２を出力する。カウンター４２は、比較回路４４の一致検出信号ＣＨ２に従ってリセット動作する。

【0042】

一致検出信号ＣＨ２を用いて受信データＲＸの受信タイミングを規定する基本クロックとなるキャプチャ信号ＣＰ２が生成される。

【0043】

キャプチャ信号生成回路４７は、一致検出信号ＣＨ２に基づいてキャプチャ信号ＣＰ２を生成する。キャプチャ信号生成回路４７は、内部カウンターを有しており、本例においては内部カウンターのカウンター値が「１」に設定された場合にキャプチャ信号ＣＰ２（「Ｈ」レベル）を出力する。なお、次に、一致検出信号ＣＨ２が入力された場合には、カウター値は０に設定される。したがって、キャプチャ信号生成回路４７は、一致検出信号ＣＨ２が２回入力される毎に一回キャプチャ信号ＣＰ２（「Ｈ」レベル）を出力する。

【0044】

受信データバッファ４５は、キャプチャ信号ＣＰ２のタイミングに従って受信データＲＸのデータを順次格納する。

【0045】

スタートビット検出回路４８は、受信データＲＸのスタートビットを検出する。具体的には、スタートビット検出回路４８は、受信データＲＸの「Ｌ」レベルの立ち下がりを検出して、受信動作を開始する。具体的には、スタートビット検出回路４８は、ＨＯＣＯ１８を起動するＨＯＣＯ起動信号を出力する。

【0046】

ボーレートジェネレータ１４は、エッジ検出回路３０と、カウンター３２と、比較回路３４と、レジスタ３６と、キャプチャ信号生成回路３７と、スタートビット検出回路３８と、受信データバッファ３９とを含む。

【0047】

エッジ検出回路３０は、ＭＯＣＯ２２からのクロック信号ＣＬＫ１を受けてクロック信号ＣＬＫ１のエッジを検出して、検出信号をカウンター３２に出力する。

【0048】

カウンター３２は、エッジ検出回路３０からの検出信号を受けてカウントアップする。

【0049】

カウンター３２は、補正動作信号に応じて起動動作を開始する。カウンター３２は、補正値設定信号あるいは一致検出信号ＣＨ１に従ってリセット動作する。

【0050】

カウンター３２は、カウント値を比較回路３４およびレジスタ３６に出力する。

【0051】

比較回路３４は、レジスタ３６に格納されている比較値ＣＭＰ１とカウント値とを比較して一致した場合に一致検出信号ＣＨ１を出力する。

【0052】

一致検出信号ＣＨ１を用いて受信データＲＸの受信タイミングを規定する基本クロックとなるキャプチャ信号ＣＰ１を生成する。

【0053】

レジスタ３６は、補正値設定信号に応じてカウンター３２から出力されるカウント値を格納する。

【0054】

キャプチャ信号生成回路３７は、一致検出信号ＣＨ１に基づいてキャプチャ信号ＣＰ１を生成する。キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては内部カウンターのカウンター値が「１」に設定された場合にキャプチャ信号ＣＰ１（「Ｈ」レベル）を出力する。なお、次に、一致検出信号ＣＨ１が入力された場合には、カウター値は０に設定される。したがって、キャプチャ信号生成回路３７は、一致検出信号ＣＨ１が２回入力される毎に一回キャプチャ信号ＣＰ１（「Ｈ」レベル）を出力する。

【0055】

受信データバッファ３９は、キャプチャ信号ＣＰ１のタイミングに従って受信データＲＸのデータを順次格納する。

【0056】

スタートビット検出回路３８は、受信データＲＸのスタートビットを検出する。具体的には、スタートビット検出回路３８は、受信データＲＸの「Ｌ」レベルの立ち下がりを検出して、受信動作を開始する。具体的には、スタートビット検出回路３８は、ＭＯＣＯ１２２を起動するＭＯＣＯ起動信号を出力する。

【0057】

本例においては、ボーレートジェネレータ１０および１４の構成は基本的に同様の構成である。

【0058】

制御回路１２は、ボーレートジェネレータ１４の補正動作を制御する。

【0059】

制御回路１２は、補正動作イネーブルレジスタ５１と、補正動作信号出力回路５２と、補正値設定信号出力回路５４と、ＨＯＣＯ動作停止信号出力回路５６と、ＡＮＤ回路ＡＤ１，ＡＤ２と、インバータＩＶとを含む。

【0060】

補正動作イネーブルレジスタ５１は、レジスタ値を格納している。具体的には、ボーレートジェネレータ１４の補正動作を実行する際にはレジスタ値は「１」に設定される。一方、ボーレートジェネレータ１４の補正動作を実行しない場合にはレジスタ値は「０」に設定される。当該レジスタ値は図示しないが外部からの信号に基づいて設定可能に設けられている。

【0061】

ＡＮＤ回路ＡＤ１は、比較回路４４からの一致検出信号ＣＨ２と、補正動作イネーブルレジスタ５１からのレジスタ値に基づく信号とのＡＮＤ論理演算結果を補正動作信号出力回路５２に出力する。

【0062】

補正動作信号出力回路５２は、補正動作信号を出力する。

【0063】

ＡＮＤ回路ＡＤ２は、補正動作信号出力回路５２からの補正動作信号と、補正動作イネーブルレジスタ５１からのレジスタ値に基づく信号とのＡＮＤ論理演算結果をカウンター３２に出力する。また、当該ＡＮＤ回路ＡＤ２の出力信号は、インバータＩＶを介してＨＯＣＯ動作停止信号出力回路５６および補正値設定信号出力回路５４に入力される。

【0064】

ＡＮＤ回路ＡＤ１およびＡＤ２に補正動作イネーブルレジスタ５１からのレジスタ値に基づく信号が入力されているためはレジスタ値が「０」の場合には、補正動作信号出力回路５２は動作しない。すなわち、補正動作は実行されない。

【0065】

本例においては、一例として、レジスタ値が「１」の場合について説明する。

【0066】

レジスタ値が「１」の場合には、比較回路４４からの一致検出信号ＣＨ２が補正動作信号出力回路５２に伝達される。

【0067】

補正動作信号出力回路５２は、１回目の比較回路４４からの一致検出信号ＣＨ２に従って補正動作信号を活性化（「Ｈ」レベル）させる。２回目の比較回路４４からの一致検出信号ＣＨ２に従って補正動作信号を非活性化（「Ｌ」レベル）させる。

【0068】

ＨＯＣＯ動作停止信号出力回路５６は、インバータＩＶを介して補正動作信号の入力を受けて動作する。ＨＯＣＯ動作停止信号出力回路５６は、補正動作信号が「Ｌ」レベルとなった際に「Ｈ」レベルの入力を受ける。これに従ってＨＯＣＯ動作停止信号出力回路５６は、ＨＯＣＯ１８を停止する指示を出力する。

【0069】

補正値設定信号出力回路５４は、インバータＩＶを介して補正動作信号の入力を受けて動作する。補正値設定信号出力回路５４は、補正動作信号が「Ｌ」レベルとなった際に「Ｈ」レベルの入力を受ける。これに従って補正値設定信号出力回路５４は、補正値をレジスタ３６に設定する補正値設定信号（「Ｈ」レベル）を出力する。

【0070】

図４は、実施形態１に基づくシリアル通信回路の動作について説明する概念図である。

【0071】

図４を参照して、時刻Ｔ１において、ボーレートジェネレータ１０のスタートビット検出回路４８は、受信データＲＸのスタートビットを検出してＨＯＣＯ起動信号を出力する。また、ボーレートジェネレータ１４のスタートビット検出回路３８は、受信データＲＸのスタートビットを検出してＭＯＣＯ起動信号を出力する。

【0072】

これにより、ＨＯＣＯ１８は、クロック信号ＣＬＫ２を出力する。また、ＭＯＣＯ２２は、クロック信号ＣＬＫ１を出力する。

【0073】

次に、時刻Ｔ２において、ボーレートジェネレータ１０の比較回路４４は、レジスタ４６に格納されている比較値ＣＭＰ２とカウント値との比較結果に基づいて一致検出信号ＣＨ２（「Ｈ」レベル）を出力する。比較値ＣＭＰ２は、カウンター４２がクロック信号ＣＬＫ２のエッジをカウントしてスタートビットの期間の中央値となるタイミングで一致検出信号ＣＨ２を出力するように設定されている。これに伴い、補正動作信号出力回路５２は、補正動作信号（「Ｈ」レベル）を出力する。

【0074】

ボーレートジェネレータ１４は、補正動作信号（「Ｈ」レベル）の入力を受けて補正動作を開始する。具体的には、ボーレートジェネレータ１４は、補正動作信号を受けて補正値を計算する。

【0075】

次に、時刻Ｔ３において、ボーレートジェネレータ１０の比較回路４４は、レジスタ４６に格納されている比較値ＣＭＰ２とカウント値との比較結果に基づいて一致検出信号ＣＨ２（「Ｈ」レベル）を出力する。比較値ＣＭＰ２は、カウンター４２がクロック信号ＣＬＫ２のエッジをカウントしてスタートビットの期間の中央値となるタイミングで一致検出信号ＨＴ２を出力するように設定されているため時刻Ｔ３は、スタートビットの終了時刻に対応する。補正動作信号出力回路５２は、２回目の一致検出信号ＣＨ２（「Ｈ」レベル）に従って補正動作信号（「Ｌ」レベル）を出力する。

【0076】

補正値設定信号出力回路５４は、補正動作信号（「Ｌ」レベル）に従って補正値設定信号（「Ｈ」レベル）を出力する。

【0077】

さらに、ＨＯＣＯ動作停止信号出力回路５６は、ＨＯＣＯ１８を停止する指示を出力する。

【0078】

ボーレートジェネレータ１４は、補正値設定信号を受けて計算した補正値をレジスタ３６に保持する。ボーレートジェネレータ１４は、当該補正値に基づいて受信データＲＸの受信動作を実行する。

【0079】

１ビット時間の中央値のタイミングとなる値に補正値が設定されるため受信データＲＸは、正確に受信データを取り込むことが可能となる。

【0080】

そして、本例に示されるようにスタートビットが来るまでは、シリアル通信回路１の内部回路は全て停止している。

【0081】

そして、受信データＲＸのスタートビットが終了後、ＨＯＣＯ１８が停止するためボーレートジェネレータ１０は、動作を停止し、ボーレートジェネレータ１４のみが動作を継続する。

【0082】

したがって、ボーレートジェネレータ１０は、スタートビットの期間中のみ駆動しており、その他の期間は停止しているため消費電力を低減することが可能である。

【0083】

図５は、実施形態１に基づくシリアル通信回路の詳細な動作について説明するタイミングチャート図である。

【0084】

図５を参照して、時刻Ｔ１において、ボーレートジェネレータ１０のスタートビット検出回路４８は、受信データＲＸのスタートビットを検出してＨＯＣＯ起動信号を出力する。また、ボーレートジェネレータ１４のスタートビット検出回路３８は、受信データＲＸのスタートビットを検出してＭＯＣＯ起動信号を出力する。

【0085】

これにより、ＨＯＣＯ１８は、クロック信号ＣＬＫ２を出力する。また、ＭＯＣＯ２２は、クロック信号ＣＬＫ１を出力する。

【0086】

次に、ボーレートジェネレータ１０の比較回路４４は、レジスタ４６に格納されている比較値ＣＭＰ２（Ｎ）とカウント値との比較結果に基づいて一致検出信号ＣＨ２（「Ｈ」レベル）を出力し、時刻Ｔ２において、補正動作信号出力回路５２は、補正動作信号（「Ｈ」レベル）を出力する。カウンター４２は、一致検出信号ＨＴ２に従ってリセットされる。

【0087】

ボーレートジェネレータ１４のカウンター３２は、補正動作信号（「Ｈ」レベル）を受けてカウントを開始する。

【0088】

次に、ボーレートジェネレータ１０の比較回路４４は、レジスタ４６に格納されている比較値ＣＭＰ２（Ｎ）とカウント値との比較結果に基づいて再び一致検出信号ＣＨ２（「Ｈ」レベル）を出力し、時刻Ｔ３において、補正動作信号出力回路５２は、補正動作信号（「Ｌ」レベル）を出力する。

【0089】

補正値設定信号出力回路５４は、補正動作信号（「Ｌ」レベル）を受けて補正値設定信号（「Ｈ」レベル）を出力する。

【0090】

また、ボーレートジェネレータ１４のレジスタ３６は、補正値設定信号（「Ｈ」レベル）を受けてカウンター３２でカウントした値を補正値として設定する。本例においては、カウンター値（Ｍ）がレジスタ３６に登録された場合が示されている。また、ボーレートジェネレータ１４のカウンター３２は、補正値設定信号（「Ｈ」レベル）あるいは一致検出信号ＣＨ１に従ってリセットされる。

【0091】

次に、時刻Ｔ４において、ボーレートジェネレータ１４の比較回路３４は、レジスタ３６に格納されている比較値ＣＭＰ１（Ｍ）とカウント値との比較結果に基づいて一致検出信号ＣＨ１（「Ｈ」レベル）を出力する。

【0092】

時刻Ｔ４において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「１」の場合にキャプチャ信号ＣＰ１（「Ｈ」レベル）を出力する。

【0093】

受信データバッファ４５は、キャプチャ信号ＣＰ１（「Ｈ」レベル）に従って受信データＲＸの受信動作を実行する。

【0094】

次に、時刻Ｔ５において、ボーレートジェネレータ１４の比較回路３４は、レジスタ３６に格納されている比較値ＣＭＰ１（Ｍ）とカウント値との比較結果に基づいて一致検出信号ＣＨ１（「Ｈ」レベル）を出力する。

【0095】

時刻Ｔ５において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「０」となる。この場合には、キャプチャ信号ＣＰ１（「Ｌ」レベル）を出力する。この場合、受信データバッファ４５は、キャプチャ信号ＣＰ１（「Ｌ」レベル）であるため受信データＲＸの受信動作を実行しない。

【0096】

次に、一致検出信号ＣＨ１（「Ｈ」レベル）が出力された場合に、キャプチャ信号生成回路３７はキャプチャ信号ＣＰ１（「Ｈ」レベル）を出力する。受信データバッファ４５は、キャプチャ信号ＣＰ１（「Ｈ」レベル）に従って受信データＲＸの受信動作を実行する。以降の処理については同様である。

【0097】

実施形態においては、１ビット時間の中央値のタイミングとなる値にキャプチャ信号ＣＰ１（「Ｈ」レベル）に設定されるため受信データＲＸは、正確に受信データを取り込むことが可能となる。

【0098】

そして、本例に示されるようにスタートビットが来るまでは、シリアル通信回路１の内部回路は全て停止している。

【0099】

そして、スタートビットが終了後、ボーレートジェネレータ１０は、動作を停止し、ボーレートジェネレータ１４のみが動作を継続する。

【0100】

【0101】

（実施形態２）
上記の実施形態１においては、補正動作の期間を１／２ビットの期間に指定して当該期間中に補正値を設定する方式について説明した。

【0102】

一方、これに限られず補正動作の期間を１ビットの期間とすることも可能である。

【0103】

具体的には、レジスタ４６が複数の比較値ＣＭＰ２を有する。一例として、１個目の比較値ＣＭＰ２として「Ｎ」に設定する。比較値ＣＭＰ２（Ｎ）は、カウンター４２がクロック信号ＣＬＫ２のエッジをカウントしてスタートビットの期間の中央値となるタイミングで一致検出信号ＣＨ２を出力するように設定されている。

【0104】

次に、２個目の比較値ＣＭＰ２として「２Ｎ」に設定する。比較値ＣＭＰ２（２Ｎ）は、１ビットの期間となるタイミングで一致検出信号ＣＨ２を出力するように設定されている。

【0105】

また、本例においては、キャプチャ信号生成回路４７は、内部カウンターを非活性化する。すなわち、キャプチャ信号生成回路４７は、一致検出信号ＣＨ２（「Ｈ」レベル）の入力に従ってキャプチャ信号ＣＰ２（「Ｈ」レベル）を出力する。したがって、キャプチャ信号生成回路４７は、一致検出信号ＣＨ２が１回入力される毎に一回キャプチャ信号ＣＰ２（「Ｈ」レベル）を出力する。

【0106】

同様に、キャプチャ信号生成回路３７は、内部カウンターを非活性化する。すなわち、キャプチャ信号生成回路３７は、一致検出信号ＣＨ１（「Ｈ」レベル）の入力に従ってキャプチャ信号ＣＰ１（「Ｈ」レベル）を出力する。したがって、キャプチャ信号生成回路３７は、一致検出信号ＣＨ１が１回入力される毎に一回キャプチャ信号ＣＰ１（「Ｈ」レベル）を出力する。

【0107】

図６は、実施形態２に基づくシリアル通信回路の動作について説明する概念図である。

【0108】

図６を参照して、時刻Ｔ１０において、ボーレートジェネレータ１０のスタートビット検出回路４８は、受信データＲＸのスタートビットを検出してＨＯＣＯ起動信号を出力する。また、ボーレートジェネレータ１４のスタートビット検出回路３８は、受信データＲＸのスタートビットを検出してＭＯＣＯ起動信号を出力する。

【0109】

これにより、ＨＯＣＯ１８は、クロック信号ＣＬＫ２を出力する。また、ＭＯＣＯ２２は、クロック信号ＣＬＫ１を出力する。

【0110】

次に、時刻Ｔ１１において、ボーレートジェネレータ１０の比較回路４４は、レジスタ４６に格納されている１個目の比較値ＣＭＰ２（Ｎ）とカウント値との比較結果に基づいて一致検出信号ＣＨ２（「Ｈ」レベル）を出力する。比較値ＣＭＰ２は、カウンター４２がクロック信号ＣＬＫ２のエッジをカウントしてスタートビットの期間の中央値となるタイミングで一致検出信号ＣＨ２を出力するように設定されている。これに伴い、補正動作信号出力回路５２は、補正動作信号（「Ｈ」レベル）を出力する。

【0111】

【0112】

次に、時刻Ｔ１２において、ボーレートジェネレータ１０の比較回路４４は、レジスタ４６に格納されている２個目の比較値ＣＭＰ２（２Ｎ）とカウント値との比較結果に基づいて一致検出信号ＣＨ２を出力する。補正動作信号出力回路５２は、２回目の一致検出信号ＣＨ２の入力を受けて補正動作信号（「Ｌ」レベル）を出力する。

【0113】

補正値設定信号出力回路５４は、補正動作信号（「Ｌ」レベル）を受けて補正値設定信号（「Ｈ」レベル）を出力する。

【0114】

また、ボーレートジェネレータ１４のレジスタ３６は、補正値設定信号（「Ｈ」レベル）を受けてカウンター３２でカウントした値を補正値として設定する。本例においては、カウンター値（Ｍ＃）がレジスタ３６に登録された場合が示されている。また、ボーレートジェネレータ１４のカウンター３２は、補正値設定信号（「Ｈ」レベル）あるいは一致検出信号ＣＨ１に従ってリセットされる。

【0115】

ボーレートジェネレータ１４は、補正値設定信号を受けて計算した補正値（Ｍ＃）を保持する。ボーレートジェネレータ１４は、当該補正値（Ｍ＃）に基づいて受信データＲＸの受信動作を実行する。

【0116】

当該補正値（Ｍ＃）は、データＤ０を受信してから１ビット時間経過のタイミングとなるため、データＤ１・・・等の受信データＲＸを正確に取り込むことが可能となる。

【0117】

そして、本例に示されるようにスタートビットが来るまでは、シリアル通信回路１の内部回路は全て停止している。

【0118】

そして、補正動作終了後、ボーレートジェネレータ１０は、動作を停止し、ボーレートジェネレータ１４のみが動作を継続する。

【0119】

したがって、ボーレートジェネレータ１０は、補正動作以外の期間は停止しているため消費電力を低減することが可能である。

【0120】

また、ＭＯＣＯ２２から出力されるクロック信号ＣＬＫ１の１ビット期間を正確に測って補正することになり、実施形態１よりも精度の高いタイミングで受信データＲＸの検出が可能である。

【0121】

（実施形態３）
上記の実施形態１では、補正動作の期間を１／２ビットの期間に指定した場合について説明した。また、実施形態２では、補正動作の期間を１ビットの期間に指定した場合について説明した。すなわち、本例においては、１／ｎビットの期間に指定することが可能である。一例として１／４ビットの期間に指定する場合について説明する。

【0122】

【0123】

次に、２個目の比較値ＣＭＰ２として「Ｎ／２」に設定する。比較値ＣＭＰ２（Ｎ／２）は、１／４ビットの期間となるタイミングで一致検出信号ＣＨ２を出力するように設定されている。

【0124】

また、本例においては、キャプチャ信号生成回路４７には、内部カウンターが設けられており、キャプチャ信号ＣＰ２に従って内部カウンターのカウンター値が変化する。本例においてはカウンター値は「０～３」まで変化する場合について説明する。内部カウンターのカウンター値が「３」に設定された場合に一致検出信号ＣＨ２（「Ｈ」レベル）が入力されるとリセットされて「０」になる。なお、本例の場合には、内部カウンターのカウンター値が「１」の場合に、キャプチャ信号ＣＰ２が「Ｈ」レベルに設定される。

【0125】

キャプチャ信号生成回路４７は、一致検出信号ＣＨ２が４回入力される毎に一回キャプチャ信号ＣＰ２（「Ｈ」レベル）を出力する。

【0126】

同様に、キャプチャ信号生成回路３７は、内部カウンターが設けられており、キャプチャ信号ＣＰ１に従って内部カウンターのカウンター値が変化する。本例においてはカウンター値は「０～３」まで変化する場合について説明する。内部カウンターのカウンター値が「３」に設定された場合に一致検出信号ＣＨ１（「Ｈ」レベル）が入力されるとリセットされて「０」になる。なお、本例の場合には、内部カウンターのカウンター値が「３」の場合に、キャプチャ信号ＣＰ２が「Ｈ」レベルに設定される。キャプチャ信号生成回路３７は、一致検出信号ＣＨ１が４回入力される毎に一回キャプチャ信号ＣＰ１（「Ｈ」レベル）を出力する。

【0127】

図７は、実施形態３に基づくシリアル通信回路の動作について説明する概念図である。

【0128】

図７を参照して、時刻Ｔ２１において、ボーレートジェネレータ１０のスタートビット検出回路４８は、受信データＲＸのスタートビットを検出してＨＯＣＯ起動信号を出力する。また、ボーレートジェネレータ１４のスタートビット検出回路３８は、受信データＲＸのスタートビットを検出してＭＯＣＯ起動信号を出力する。

【0129】

これにより、ＨＯＣＯ１８は、クロック信号ＣＬＫ２を出力する。また、ＭＯＣＯ２２は、クロック信号ＣＬＫ１を出力する。

【0130】

次に、時刻Ｔ２２において、ボーレートジェネレータ１０の比較回路４４は、レジスタ４６に格納されている１個目の比較値ＣＭＰ２（Ｎ）とカウント値との比較結果に基づいて一致検出信号ＣＨ２（「Ｈ」レベル）を出力する。比較値ＣＭＰ２は、カウンター４２がクロック信号ＣＬＫ２のエッジをカウントしてスタートビットの期間の中央値となるタイミングで一致検出信号ＣＨ２を出力するように設定されている。これに伴い、補正動作信号出力回路５２は、補正動作信号（「Ｈ」レベル）を出力する。

【0131】

【0132】

次に、時刻Ｔ２３において、ボーレートジェネレータ１０の比較回路４４は、レジスタ４６に格納されている２個目の比較値ＣＭＰ２（Ｎ／２）とカウント値との比較結果に基づいて一致検出信号ＣＨ２（「Ｈ」レベル）を出力する。

【0133】

時刻Ｔ２３において、補正動作信号出力回路５２は、補正動作信号（「Ｌ」レベル）を出力する。

【0134】

補正値設定信号出力回路５４は、補正動作信号（「Ｌ」レベル）を受けて補正値設定信号（「Ｈ」レベル）を出力する。

【0135】

また、ボーレートジェネレータ１４のレジスタ３６は、補正値設定信号（「Ｈ」レベル）を受けてカウンター３２でカウントした値を補正値として設定する。本例においては、カウンター値（ＭＰ）がレジスタ３６に登録された場合が示されている。また、ボーレートジェネレータ１４のカウンター３２は、補正値設定信号（「Ｈ」レベル）あるいは一致検出信号ＣＨ１に従ってリセットされる。

【0136】

次に、時刻Ｔ２４において、ボーレートジェネレータ１４の比較回路３４は、レジスタ３６に格納されている比較値ＣＭＰ１（ＭＰ）とカウント値との比較結果に基づいて一致検出信号ＣＨ１（「Ｈ」レベル）を出力する。

【0137】

時刻Ｔ２４において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「１」に設定される。

【0138】

次に、時刻Ｔ２５において、ボーレートジェネレータ１４の比較回路３４は、レジスタ３６に格納されている比較値ＣＭＰ１（ＭＰ）とカウント値との比較結果に基づいて一致検出信号ＣＨ１（「Ｈ」レベル）を出力する。

【0139】

時刻Ｔ２５において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「２」に設定される。

【0140】

次に、時刻Ｔ２６において、ボーレートジェネレータ１４の比較回路３４は、レジスタ３６に格納されている比較値ＣＭＰ１（ＭＰ）とカウント値との比較結果に基づいて一致検出信号ＣＨ１（「Ｈ」レベル）を出力する。

【0141】

時刻Ｔ２６において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「３」に設定される。

【0142】

キャプチャ信号生成回路３７は、本例においては、内部カウンターが「３」の場合にキャプチャ信号ＣＰ１（「Ｈ」レベル）を出力する。

【0143】

受信データバッファ４５は、キャプチャ信号ＣＰ１（「Ｈ」レベル）に従って受信データＲＸの受信動作を実行する。

【0144】

次に、時刻Ｔ２７において、ボーレートジェネレータ１４の比較回路３４は、レジスタ３６に格納されている比較値ＣＭＰ１（Ｍ）とカウント値との比較結果に基づいて一致検出信号ＣＨ１（「Ｈ」レベル）を出力する。

【0145】

時刻Ｔ２７において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「０」となる。

【0146】

次に、時刻Ｔ２８において、ボーレートジェネレータ１４の比較回路３４は、レジスタ３６に格納されている比較値ＣＭＰ１（Ｍ）とカウント値との比較結果に基づいて一致検出信号ＣＨ１（「Ｈ」レベル）を出力する。

【0147】

時刻Ｔ２８において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「１」となる。

【0148】

次に、時刻Ｔ２９において、ボーレートジェネレータ１４の比較回路３４は、レジスタ３６に格納されている比較値ＣＭＰ１（Ｍ）とカウント値との比較結果に基づいて一致検出信号ＣＨ１（「Ｈ」レベル）を出力する。

【0149】

時刻Ｔ２９において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「２」となる。

【0150】

次に、時刻Ｔ３０において、ボーレートジェネレータ１４の比較回路３４は、レジスタ３６に格納されている比較値ＣＭＰ１（Ｍ）とカウント値との比較結果に基づいて一致検出信号ＣＨ１（「Ｈ」レベル）を出力する。

【0151】

時刻Ｔ３０において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「３」となる。キャプチャ信号生成回路３７は、本例においては、内部カウンターが「３」の場合にキャプチャ信号ＣＰ１（「Ｈ」レベル）を出力する。

【0152】

受信データバッファ４５は、キャプチャ信号ＣＰ１（「Ｈ」レベル）に従って受信データＲＸの受信動作を実行する。以降の処理については同様である。

【0153】

補正値（ＭＰ）は、１／４ビットの期間に相当する。

【0154】

ボーレートジェネレータ１４は、補正値に基づいて受信データＲＸの受信動作を実行する。具体的には、最初のデータＤ０については、キャプチャ信号生成回路３の内部カウンターが「３」の場合にキャプチャ信号ＣＰ１（「Ｈ」レベル）により取り込まれる。

【0155】

次に、次のデータＤ１についてもキャプチャ信号生成回路３の内部カウンターが「３」の場合にキャプチャ信号ＣＰ１（「Ｈ」レベル）により取り込まれる。以降、同様にして、受信データＲＸを正確に取り込むことが可能となる。

【0156】

本例に示されるようにスタートビットが来るまでは、シリアル通信回路１の内部回路は全て停止している。

【0157】

そして、補正動作終了後、ボーレートジェネレータ１０は、動作を停止し、ボーレートジェネレータ１４のみが動作を継続する。

【0158】

したがって、ボーレートジェネレータ１０は、補正動作以外の期間は停止しているため消費電力を低減することが可能である。

【0159】

補正動作の期間を短くすることにより、ボーレートジェネレータ１０の動作期間を短縮して消費電力を低減することが可能となる。

【0160】

図８は、実施形態３に基づくシリアル通信回路の詳細な動作について説明するタイミングチャート図である。

【0161】

図８を参照して、時刻Ｔ２１において、ボーレートジェネレータ１０のスタートビット検出回路４８は、受信データＲＸのスタートビットを検出してＨＯＣＯ起動信号を出力する。また、ボーレートジェネレータ１４のスタートビット検出回路３８は、受信データＲＸのスタートビットを検出してＭＯＣＯ起動信号を出力する。

【0162】

これにより、ＨＯＣＯ１８は、クロック信号ＣＬＫ２を出力する。また、ＭＯＣＯ２２は、クロック信号ＣＬＫ１を出力する。

【0163】

次に、ボーレートジェネレータ１０の比較回路４４は、レジスタ４６に格納されている比較値ＣＭＰ２（Ｎ）とカウント値との比較結果に基づいて一致検出信号ＣＨ２（「Ｈ」レベル）を出力し、時刻Ｔ２２において、補正動作信号出力回路５２は、補正動作信号（「Ｈ」レベル）を出力する。カウンター４２は、一致検出信号ＨＴ２に従ってリセットされる。

【0164】

ボーレートジェネレータ１４のカウンター３２は、補正動作信号（「Ｈ」レベル）を受けてカウントを開始する。

【0165】

次に、ボーレートジェネレータ１０の比較回路４４は、レジスタ４６に格納されている比較値ＣＭＰ２（Ｎ／２）とカウント値との比較結果に基づいて再び一致検出信号ＣＨ２（「Ｈ」レベル）を出力し、時刻Ｔ２３において、補正動作信号出力回路５２は、補正動作信号（「Ｌ」レベル）を出力する。

【0166】

補正値設定信号出力回路５４は、補正動作信号（「Ｌ」レベル）を受けて補正値設定信号（「Ｈ」レベル）を出力する。

【0167】

【0168】

【0169】

時刻Ｔ２４において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「１」に設定される。

【0170】

【0171】

時刻Ｔ２５において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「２」に設定される。

【0172】

【0173】

時刻Ｔ２６において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「３」に設定される。

【0174】

キャプチャ信号生成回路３７は、本例においては、内部カウンターが「３」の場合にキャプチャ信号ＣＰ１（「Ｈ」レベル）を出力する。

【0175】

受信データバッファ４５は、キャプチャ信号ＣＰ１（「Ｈ」レベル）に従って受信データＲＸの受信動作を実行する。

【0176】

【0177】

時刻Ｔ２７において、キャプチャ信号生成回路３７は、内部カウンターを有しており、本例においては、内部カウンターが「０」となる。この場合には、キャプチャ信号ＣＰ１（「Ｌ」レベル）を出力する。この場合、受信データバッファ４５は、キャプチャ信号ＣＰ１（「Ｌ」レベル）であるため受信データＲＸの受信動作を実行しない。

【0178】

【0179】

そして、本例に示されるようにスタートビットが来るまでは、シリアル通信回路１の内部回路は全て停止している。

【0180】

そして、スタートビットが終了後、ボーレートジェネレータ１０は、動作を停止し、ボーレートジェネレータ１４のみが動作を継続する。

【0181】

【0182】

図９は、実施形態１－３に従う構成と、比較例との消費電力の低減について説明する図である。

【0183】

図９を参照して、本例における比較例はボーレートジェネレータ１０およびＨＯＣＯ１８の動作を停止しない場合である。

【0184】

一例として、補正期間を１／２ビット期間にした場合には、６１．４％の電流カット率である場合が示されている。