特開 2024-5971 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024005971

(43)【公開日】2024-01-17

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240110BHJP

   H01L 21/60 20060101ALI20240110BHJP

【ＦＩ】

H01L25/04 C

H01L21/60 321E

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022106480

(22)【出願日】2022-06-30

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、国立研究開発法人科学技術振興機構、「戦略的イノベーション創造プログラム／ＳＩＰ第２期／ＩｏＥ社会のエネルギーシステム／高パワー密度、高温動作可能なＷＢＧチップ搭載パワーモジュール／ユニバーサル対応コア・パワーモジュールの開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】堀 元人

(72)【発明者】

【氏名】池田 良成

(72)【発明者】

【氏名】平尾 章

(57)【要約】

【課題】温度変化が生じた際の信頼性向上及び絶縁不良低減が可能となる半導体装置を提供する。
【解決手段】絶縁回路基板１、半導体チップ３ａ，３ｂ、プリント基板６、インターポーザ５ａ，５ｂ及び封止部材９を備え、インターポーザ５ａ，５ｂが、半導体チップ３ａ，３ｂにはんだ層８ａ，８ｂを介して一端が接合された複数のポスト電極５１ａ～５１ｃ，５１ｊと、半導体チップ３ａ，３ｂに対向して半導体チップ３ａ，３ｂから離間して設けられ、はんだ層８ａ，８ｂの一部が充填された第１貫通穴５６ａ，５６ｂを有する絶縁層５３ａと、プリント基板６に対向して設けられ、絶縁層５３ａを介して複数のポスト電極５１ａ～５１ｃ，５１ｊの他端に接続された導体層５４ａ，５４ｂを備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

絶縁回路基板と、
前記絶縁回路基板の一方の主面側に配置された半導体チップと、
前記絶縁回路基板の前記一方の主面に対向して設けられたプリント基板と、
前記半導体チップと前記プリント基板の間に設けられたインターポーザと、
前記半導体チップ、前記インターポーザ及び前記プリント基板を封止する封止部材と、
を備え、
前記インターポーザが、
前記半導体チップにはんだ層を介して一端が接合された複数のポスト電極と、
前記半導体チップに対向して前記半導体チップから離間して設けられ、前記はんだ層の一部が充填された第１貫通穴を有する絶縁層と、
前記プリント基板に対向して設けられ、前記絶縁層を介して前記複数のポスト電極の他端に接続された導体層と、
を備えることを特徴とする半導体装置。

【請求項2】

絶縁回路基板と、
前記絶縁回路基板の一方の主面側に配置された半導体チップと、
前記半導体チップにはんだ層を介して一端が接合された複数のポスト電極と、
前記絶縁回路基板の前記一方の主面と対向して設けられたプリント基板と、
前記半導体チップ及び前記プリント基板を封止する封止部材と、
を備え、
前記プリント基板が、
前記半導体チップに対向して前記半導体チップから離間して設けられ、前記はんだ層の一部が充填された第１貫通穴を有する絶縁層と、
前記絶縁層を介して前記複数のポスト電極の他端に接続された導体層と、
を備えることを特徴とする半導体装置。

【請求項3】

前記絶縁層が、前記複数のポスト電極がそれぞれ貫通する複数の第２貫通穴を更に有することを特徴とする請求項１又は２に記載の半導体装置。

【請求項4】

前記第１貫通穴が、隣り合う前記第２貫通穴から等距離に設けられていることを特徴とする請求項３に記載の半導体装置。

【請求項5】

前記第１貫通穴が、前記第２貫通穴に接していることを特徴とする請求項３に記載の半導体装置。

【請求項6】

前記複数のポスト電極が複数の前記第１貫通穴をそれぞれ貫通し、
前記複数のポスト電極と前記複数の第１貫通穴の隙間に前記はんだ層の一部が充填されている
ことを特徴とする請求項１又は２に記載の半導体装置。

【請求項7】

前記導体層に複数の凹部が設けられ、前記複数のポスト電極の他端が前記複数の凹部にそれぞれ圧入されていることを特徴とする請求項６に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、パワー半導体チップを内蔵する半導体装置（半導体モジュール）に関する。

【背景技術】

【0002】

パワー半導体チップ（以下、単に「半導体チップ」という。）は、例えば電力変換用のスイッチング素子として用いられている。

【0003】

特許文献１は、絶縁回路基板上の半導体チップと、半導体チップの上方に配置されたプリント基板と、半導体チップとプリント基板の間に配置されたインターポーザとを備え、インターポーザが、絶縁層と、絶縁層の上面に配置された導体層と、絶縁層を貫通し、導体層の下面に接続されたポスト電極とを備える半導体装置を開示する。

【0004】

特許文献２は、積層基板上の半導体チップと、半導体チップの上方に配置されたプリント回路基板と、半導体チップとプリント回路基板の間に配置されたインターポーザとを備え、インターポーザが、絶縁層と、絶縁層の半導体チップ側と対向する面に設けられるエミッタ用ポスト電極、ゲート用ポスト電極と、絶縁層の半導体チップ側と反対の面に設けられる主電極用回路層としてのエミッタ用銅パターン、制御電極用回路層としてのゲート用銅パターンとを有する半導体装置を開示する。

【0005】

特許文献３は、電力変換装置の製造時に、有孔絶縁部材を制御回路基板から離隔させた状態において、端子貫通穴を貫通した信号端子と接続端子とをはんだ付け接合する工程を行い、この工程では、例えばスルーホールの反対側開口端にはんだ付けを行う際、はんだが毛細管現象によりスルーホールを通って主回路部側開口端まで移動し、盛り上がることを開示する。

【0006】

特許文献４は、アウターリードの半田接触部分に少なくとも一つのスリットを形成して構成しても良く、アウターリードの半田接触部分に少なくとも一つの貫通穴を形成して構成しても良く、特に、表面積増加領域を貫通穴で構成することにより、半田が毛細管現象で貫通穴に供給されて、半田をより多くアウターリードに半田を供給することができ、半田の濡れ性が向上する半導体装置を開示する。

【0007】

特許文献５は、加熱によって、クリーム半田は溶融し、電極端子部に形成された小孔に毛細管現象によって開口部内に吸引され、電極端子部は電極パッドに接合され、電極端子部の銅箔厚さは３５μｍ程度であるが、小孔がない場合には、溶融した半田は電極端子部の下面にしか付着しないため、場合によっては接合不良を生じるおそれがあるが、小孔を設けることによって、半田が開口部内に吸い上げられ、電極端子部の上、下面に付着するため、電極端子部と電極パッドとの接合具合が良好、且つ強固な接合状態となる半導体装置を開示する。

【0008】

特許文献６は、電子部品の外形に合わせて開口部が開口された絶縁性の板状部材と、板状部材の一方の面上に開口部を挟んで形成された一対の電極とを備えるインターポーザを開示する。

【0009】

特許文献７は、絶縁板及び回路板を備える積層基板と、おもて面に主電極及び制御電極を有し、裏面が回路板に固定された半導体チップと、第１の導電部材を含み主電極に対向して配置され、主電極が第１の導電部材に電気的に接続された第１の配線基板と、第２の導電部材を含み、制御電極に対向して配置され、開口を有する第２の配線基板と、一端が制御電極に電気的かつ機械的に接続され、他端が第２の導電部材に電気的かつ機械的に接続された導電ポストとを備え、第１の導電部材は第２の導電部材よりも厚く、第１の配線基板が開口の内側に配置されている半導体装置を開示する。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】特開２０２２－２２５２１号公報

【特許文献2】特開２０２１－８２７２１号公報

【特許文献3】特開２００９－２６６９８６号公報

【特許文献4】特開２０００－２２８４７６号公報

【特許文献5】特開平１１－２２００７０号公報

【特許文献6】特開２０２０－１５５５１２号公報

【特許文献7】特開２０１７－９２１８５号公報

【発明の概要】

【発明が解決しようとする課題】

【0011】

特許文献１及び２に記載の半導体装置において、半導体チップとインターポーザとをはんだを介して接合する際に、インターポーザのポスト電極に沿ってはんだが這い上がり、更にはんだが半導体チップの表面に濡れ広がる状態となる。はんだが這い上がることで、インターポーザの絶縁層とはんだの隙間が狭くなり、隙間に封止部材が入らなくなる。また、はんだが濡れ広がることで、はんだの表面積が増加し、はんだと封止部材の接触面積が増加する。一般的に封止部材である樹脂とはんだは密着性が悪いため、半導体装置に温度変化が生じた際に、封止部材とはんだの界面の拘束力が弱くなり、各接合部に直接応力がかかりやすくなり、剥離やクラックが生じ易くなる。また、はんだが濡れ広がり、半導体チップの端部まで達すると、絶縁不良を起こす可能性がある。

【0012】

上記課題に鑑み、本発明は、温度変化が生じた際の信頼性向上及び絶縁不良低減が可能となる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0013】

本発明の一態様は、（ａ）絶縁回路基板と、（ｂ）絶縁回路基板の一方の主面側に配置された半導体チップと、（ｃ）絶縁回路基板の一方の主面に対向して設けられたプリント基板と、（ｄ）半導体チップとプリント基板の間に設けられたインターポーザと、（ｅ）半導体チップ、インターポーザ及びプリント基板を封止する封止部材と、を備え、インターポーザが、半導体チップにはんだ層を介して一端が接合された複数のポスト電極と、半導体チップに対向して半導体チップから離間して設けられ、はんだ層の一部が充填された第１貫通穴を有する絶縁層と、プリント基板に対向して設けられ、絶縁層を介して複数のポスト電極の他端に接続された導体層と、を備える半導体装置であることを要旨とする。

【0014】

本発明の他の態様は、（ａ）絶縁回路基板と、（ｂ）絶縁回路基板の一方の主面側に配置された半導体チップと、（ｃ）半導体チップにはんだ層を介して一端が接合された複数のポスト電極と、（ｄ）絶縁回路基板の一方の主面と対向して設けられたプリント基板と、（ｅ）半導体チップ及びプリント基板を封止する封止部材と、を備え、プリント基板が、半導体チップに対向して半導体チップから離間して設けられ、はんだ層の一部が充填された第１貫通穴を有する絶縁層と、絶縁層を介して複数のポスト電極の他端に接続された導体層と、を備える半導体装置であることを要旨とする。

【発明の効果】

【0015】

本発明によれば、温度変化が生じた際の信頼性向上及び絶縁不良低減が可能となる半導体装置を提供することができる。

【図面の簡単な説明】

【0016】

【図1】第１実施形態に係る半導体装置の側面図である。

【図2】第１実施形態に係る半導体装置のインターポーザの平面図である。

【図3】図２のＡ－Ａ方向から見た断面図である。

【図4】図２のＢ－Ｂ方向から見た断面図である。

【図5】比較例に係る半導体装置の側面図である。

【図6】第１実施形態に係る半導体装置の製造方法を説明するための側面図である。

【図7】第２実施形態に係る半導体装置のインターポーザの平面図である。

【図8】第３実施形態に係る半導体装置のインターポーザの平面図である。

【図9】図８のＡ－Ａ方向から見た断面図である。

【図10】第４実施形態に係る半導体装置のインターポーザの平面図である。

【図11】第５実施形態に係る半導体装置の側面図である。

【発明を実施するための形態】

【0017】

以下、図面を参照して、第１～第５実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１～第５実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。

【0018】

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。

【0019】

（第１実施形態）
第１実施形態に係る半導体装置として、図１に示すように、半導体素子１つ分の機能を有する「１イン１」と呼ばれるパワー半導体モジュールを例示する。第１実施形態に係る半導体装置は、絶縁回路基板１と、絶縁回路基板１の一方の主面（上面）側に配置された半導体チップ３ａ，３ｂと、絶縁回路基板１の上面に対向し、半導体チップ３ａ，３ｂの上方に配置されたプリント基板６と、半導体チップ３ａ，３ｂとプリント基板６を導通させるインターポーザ５ａ，５ｂとを備える。絶縁回路基板１の上面及び側面、半導体チップ３ａ，３ｂ、インターポーザ５ａ，５ｂ及びプリント基板６は、封止部材９で封止されている。

【0020】

絶縁回路基板１は、絶縁基板１１と、絶縁基板１１の上面側に配置された導体層（上側導体層）１２ａ，１２ｂと、絶縁基板１１の下面側に配置された導体層（下側導体層）１３ａ，１３ｂとを備える。絶縁回路基板１は、例えば直接銅接合（ＤＣＢ）基板や活性ろう付け（ＡＭＤ）基板等であってもよい。絶縁基板１１は、例えば酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ_３Ｎ_４）等からなるセラミクス基板や、高分子材料等を用いた樹脂絶縁基板で構成されている。上側導体層１２ａ，１２ｂ及び下側導体層１３ａ，１３ｂは、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等の導体箔で構成されている。

【0021】

半導体チップ３ａ，３ｂは、絶縁回路基板１の上側導体層１２ａの上面に、はんだ又は焼結材等からなる接合層２ａ，２ｂを介して搭載されている。半導体チップ３ａ，３ｂとしては、例えばシリコン（Ｓｉ）を用いた金属酸化膜半導体電界効果トランジスタ（Ｓｉ－ＭＯＳＦＥＴ）又は炭化珪素（ＳｉＣ）を用いたＭＯＳＦＥＴ（ＳｉＣ－ＭＯＳＦＥＴ）等が採用可能であるが、ここでは半導体チップ３ａ，３ｂがＳｉ－ＭＯＳＦＥＴである場合を例示する。

【0022】

半導体チップ３ａ，３ｂは、例えば矩形の平面パターンを有する。半導体チップ３ａ，３ｂのサイズは、例えば１０ｍｍ×１０ｍｍ程度であるが、これに限定されない。半導体チップ３ａ，３ｂの厚さは例えば１００μｍ程度であるが、これに限定されない。図１では図示を省略するが、半導体チップ３ａ，３ｂは、上面側に、制御電極（ゲート電極）及び第１主電極（ソース電極）をそれぞれ有し、下面側に第２主電極（ドレイン電極）をそれぞれ有する。

【0023】

図１では２個の半導体チップ３ａ，３ｂを例示するが、半導体チップの数は、半導体モジュールの電流容量等に応じて適宜設定可能であり、特に限定されない。例えば、１個の半導体チップを有していてもよく、３つ以上の半導体チップを有していてもよい。

【0024】

半導体チップ３ａ，３ｂの上面には、はんだ層８ａ～８ｄを介して、インターポーザ５ａ，５ｂがそれぞれ配置されている。はんだ層８ａ～８ｄは、例えば、錫－アンチモン（Ｓｎ－Ｓｂ）系、錫－銅（Ｓｎ－Ｃｕ）系、錫－銅－銀（Ｓｎ－Ｃｕ－Ａｇ）系、錫－銀（Ｓｎ－Ａｇ）系、錫－銀－銅（Ｓｎ－Ａｇ－Ｃｕ）系、錫－銀－ビスマス－銅（Ｓｎ－Ａｇ－Ｂｉ－Ｃｕ）系、錫－インジウム－銀－ビスマス（Ｓｎ－Ｉｎ－Ａｇ－Ｂｉ）系、錫－亜鉛（Ｓｎ－Ｚｎ）系、錫－亜鉛－ビスマス（Ｓｎ－Ｚｎ－Ｂｉ）系、錫－ビスマス（Ｓｎ－Ｂｉ）系、錫－インジウム（Ｓｎ－Ｉｎ）系等の無鉛はんだ、又は錫－鉛（Ｓｎ－Ｐｂ）系等の鉛はんだ等のはんだで構成されている。

【0025】

インターポーザ５ａ，５ｂは、半導体チップ３ａ，３ｂごとに配置されている。インターポーザ５ａ，５ｂを用いて半導体チップ３ａ，３ｂとプリント基板６を導通させることにより、インターポーザ５ａ，５ｂを用いずに、例えばポスト電極を介して半導体チップ３ａ，３ｂとプリント基板６を導通させる構成と比較して、半導体チップ３ａ，３ｂの搭載位置がずれた場合でも、半導体チップ３ａ，３ｂとプリント基板６の接合が可能となる。

【0026】

図１に示したインターポーザ５ａの平面図を図２に示す。図２では、導体層５４ａ，５４ｂの下方に隠れた絶縁層５３ａに設けられた貫通穴５５ａ～５５ｊと、貫通穴５５ａ～５５ｊを貫通する導体部材であるポスト電極５１ａ～５１ｊを破線で模式的に示している。図２のＡ－Ａ方向から見たインターポーザ５ａの周辺の断面図を図３に示し、図２のＢ－Ｂ方向から見たインターポーザ５ａの周辺の断面図を図４に示す。

【0027】

図３及び図４に示すように、半導体チップ３ａは、上面側にソース電極３１及びゲート電極３２を有する。図１～図４に示すように、インターポーザ５ａは、半導体チップ３ａの上面に対向し、半導体チップ３ａから離間して設けられた絶縁層５３ａと、絶縁層５３ａの上面に配置された導体層５４ａ，５４ｂと、絶縁層５３ａに設けられた貫通穴５５ａ～５５ｊを介して、導体層５４ａ，５４ｂの下面に接続されたポスト電極５１ａ～５１ｊとを備える。

【0028】

絶縁層５３ａの材料としては、例えばポリイミド等の樹脂が使用可能である。導体層５４ａ，５４ｂの材料としては、例えば銅（Ｃｕ）等の金属材料が使用可能である。ポスト電極５１ａ～５１ｊは、例えば棒状（ピン状）又は柱状であり、具体的には円柱、楕円柱、三角柱又は四角柱等の多角柱等であってもよい。ポスト電極５１ａ～５１ｊは、突起電極（バンプ）であってもよい。ポスト電極５１ａ～５１ｊ及の材料としては、例えば銅（Ｃｕ）又は金（Ａｕ）等の金属材料が使用可能である。

【0029】

ポスト電極５１ａ～５１ｊの長さは、例えば０．５ｍｍ以上、１．５ｍｍ以下程度であるが、これに限定されない。ポスト電極５１ａ～５１ｊの直径は、例えば０．３ｍｍ以上、１ｍｍ以下程度であるが、これに限定されない。

【0030】

図１～図３に示すように、ポスト電極５１ａ～５１ｊのうち、ソース用のポスト電極５１ａ～５１ｉの下端は、はんだ層８ａを介して半導体チップ３ａのソース電極３１に接合される。ポスト電極５１ａ～５１ｉの上端は導体層５４ａに接続されている。ポスト電極５１ａ～５１ｉは３×３の行列状に配列されている。ポスト電極５１ａ～５１ｉの行列のピッチは例えば１ｍｍ以上、２ｍｍ以下程度であるが、これに限定されない。ポスト電極５１ａ～５１ｉの数や配置位置はこれに限定されない。一方、ゲート用のポスト電極５１ｊの下端は、はんだ層８ｂを介して半導体チップ３ａのゲート電極３２に接合される。ポスト電極５１ｊの上端は導体層５４ｂに接続されている。

【0031】

図１～図４に示すように、絶縁層５３ａには、ポスト電極５１ａ～５１ｉが貫通する貫通穴５５ａ～５５ｉに加えて、ポスト電極５１ａ～５１ｉ及び貫通穴５５ａ～５５ｉの間に、貫通穴５６ａ～５６ｄが更に設けられている。図１では、絶縁層５３ａの側面に隠れた貫通穴５６ａ，５６ｂを模式的に示している。図２では、導体層５４ａの下方に隠れた貫通穴５６ａ～５６ｄを一点鎖線で模式的に示している。貫通穴５６ａ～５６ｄは、絶縁層５３ａを貫通し、導体層５４ａの下面を露出している。

【0032】

図２に示すように、貫通穴５６ａは、ポスト電極５１ａ，５１ｂ，５１ｄ，５１ｅから均等の距離だけ離間して設けられている。貫通穴５６ｂは、ポスト電極５１ｂ，５１ｃ，５１ｅ，５１ｆから均等の距離だけ離間して設けられている。貫通穴５６ｃは、ポスト電極５１ｄ，５１ｅ，５１ｇ，５１ｈから均等の距離だけ離間して設けられている。貫通穴５６ｄは、ポスト電極５１ｅ，５１ｆ，５１ｈ，５１ｉから均等の距離だけ離間して設けられている。なお、貫通穴５６ａ～５６ｄの配置位置はこれに限定されず、ポスト電極５１ａ～５１ｉの間に配置されていればよい。

【0033】

図２では、貫通穴５６ａ～５６ｄが貫通穴５５ａ～５５ｊと同様に円形の平面パターンを有する場合を例示するが、貫通穴５６ａ～５６ｄの形状は特に限定されず、貫通穴５５ａ～５５ｊの形状と異なっていてもよい。例えば、貫通穴５６ａ～５６ｄは、三角形、矩形又は楕円形の平面パターンを有していてもよい。図２では、貫通穴５６ａ～５６ｄが、貫通穴５５ａ～５５ｊと同じ大きさである場合を例示するが、貫通穴５６ａ～５６ｄは、貫通穴５５ａ～５５ｊと異なる大きさであってよく、例えば貫通穴５５ａ～５５ｊよりも大きくてもよく、或いは貫通穴５５ａ～５５ｊよりも小さくてもよい。図２では、４つの貫通穴５６ａ～５６ｄを例示するが、貫通穴５６ａ～５６ｄの個数は限定されず、ポスト電極５１ａ～５１ｉの本数や密度等に応じて適宜調整可能である。

【0034】

貫通穴５６ａ～５６ｄには、半導体チップ３ａのソース電極３１とポスト電極５１ａ～５１ｉを接合するはんだ層８ａの一部が充填されている。半導体チップ３ａのソース電極３１とポスト電極５１ａ～５１ｉを接合する熱処理時に、はんだ層８ａがポスト電極５１ａ～５１ｉを這い上がり、毛細管現象により貫通穴５６ａ～５６ｄに入り込み、導体層５４ａに到達している。はんだ層８ａは、ポスト電極５１ａ～５１ｉの間にも設けられている。

【0035】

図１に示したインターポーザ５ｂは、インターポーザ５ａと同様の構成を有している。図１に示すように、インターポーザ５ｂは、半導体チップ３ｂに対向し、半導体チップ３ｂから離間して設けられた絶縁層５３ｂと、絶縁層５３ｂの上面に配置された導体層５４ｃ，５４ｄと、絶縁層５３ｂを貫通し、導体層５４ａ，５４ｂの下面に接続されたポスト電極５２ａ～５２ｃ，５２ｊとを備える。

【0036】

ポスト電極５２ａ～５２ｃ，５２ｊのうち、ソース用のポスト電極５２ａ～５２ｃの下端は、はんだ層８ｃを介して半導体チップ３ｂのソース電極（不図示）に接合される。ポスト電極５２ａ～５２ｃの上端は導体層５４ｃに接続されている。一方、ゲート用のポスト電極５２ｊの下端は、はんだ層８ｂを介して半導体チップ３ｂのゲート電極（不図示）に接合される。ポスト電極５２ｊの上端は導体層５４ｄに接続されている。

【0037】

絶縁層５３ａには、ポスト電極５２ａ～５２ｃが貫通する貫通穴（不図示）に加えて、ポスト電極５２ａ～５２ｃの間に貫通穴５７ａ，５７ｂが設けられている。図１では、絶縁層５３ｂの側面に隠れた貫通穴５７ａ，５７ｂを模式的に示している。貫通穴５７ａ，５７ｂには、半導体チップ３ｂのソース電極（不図示）とポスト電極５２ａ～５２ｃを接合するはんだ層８ｃの一部が充填されている。

【0038】

図１に示した半導体チップ３ａ，３ｂの上方には、インターポーザ５ａ，５ｂを介して、プリント基板６が配置されている。プリント基板６は、絶縁層６１と、絶縁層６１の上面側に配置された導体層（上側導体層）６２ａ，６２ｂと、絶縁層６１の下面側に配置された導体層（下側導体層）６３ａ～６３ｄとを備える。

【0039】

絶縁層６１は、例えばアルミナ（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ_３Ｎ_４）等を主成分としたセラミクスや樹脂等の絶縁材料で構成されている。絶縁層６１は、ポリイミド樹脂や、ガラス繊維とエポキシ樹脂との組み合わせ等からなる樹脂基板であってよい。

【0040】

上側導体層６２ａ，６２ｂ及び下側導体層６３ａ～６３ｄは、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等からなる導体箔で構成されている。上側導体層６２ａ，６２ｂ及び下側導体層６３ａ～６３ｄには、銅（Ｃｕ）やニッケル（Ｎｉ）、錫（Ｓｎ）等のメッキが施されていてもよい。

【0041】

下側導体層６３ａは、はんだ又は焼結材等の接合層（不図示）を介して、インターポーザ５ａの導体層５４ａに接合させている。下側導体層６３ｂは、はんだ又は焼結材等の接合層（不図示）を介して、インターポーザ５ａの導体層５４ｂに接合させている。下側導体層６３ｃは、はんだ又は焼結材等の接合層（不図示）を介して、インターポーザ５ｂの導体層５４ｃに接合させている。下側導体層６３ｄは、はんだ又は焼結材等の接合層（不図示）を介して、インターポーザ５ｂの導体層５４ｄに接合させている。

【0042】

上側導体層６２ａは、絶縁層６１を貫通する貫通穴に設けられた導体部材（不図示）を介して、下側導体層６３ａ，６３ｃと電気的に接続されている。上側導体層６２ｂは、絶縁層６１を貫通する貫通穴に設けられた導体部材（不図示）を介して、下側導体層６３ｂ，６３ｄと電気的に接続されている。

【0043】

プリント基板６の上側導体層６２ａ、絶縁層６１及び下側導体層６３ａを貫通するように、プリント基板６にソース側接続端子７ａが挿入されている。ソース側接続端子７ａは、銅（Ｃｕ）等の金属材料で構成されている。ソース側接続端子７ａの下端は、絶縁回路基板１の上側導体層１２ｂに、はんだ又は焼結材等の接合層（不図示）を介して接合されている。ソース側接続端子７ａの上端は、封止部材９の上面から突出し、外部回路に接続される。ソース側接続端子７ａは、半導体チップ３ａのソース電極３１及び半導体チップ３ｂのソース電極（不図示）からの電流を、インターポーザ５ａ，５ｂ及びプリント基板６を介して外部回路に流す。

【0044】

プリント基板６の上側導体層６２ｂには、ゲート用接続端子７ｂの下端が、はんだ又は焼結材等の接合層（不図示）を介して接合されている。ゲート用接続端子７ｂは、銅（Ｃｕ）等の金属材料で構成されている。ゲート用接続端子７ｂの上端は、封止部材９の上面から突出し、外部回路に接続される。ゲート用接続端子７ｂは、半導体チップ３ａ，３ｂのオン・オフを制御する制御信号を、プリント基板６及びインターポーザ５ａ，５ｂを介して半導体チップ３ａのゲート電極３２及び半導体チップ３ｂのゲート電極（不図示）へ供給する。

【0045】

絶縁回路基板１の上側導体層１２ａには、ドレイン側接続端子７ｃの下端が、はんだ又は焼結材等の接合層（不図示）を介して接続されている。ドレイン側接続端子７ｃは、銅（Ｃｕ）等の金属材料で構成されている。ドレイン側接続端子７ｃの上端は、封止部材９の上面から突出し、外部回路に接続される。ドレイン側接続端子７ｃは、上側導体層１２ａを介して半導体チップ３ａ，３ｂのドレイン電極（不図示）に電流を供給する。

【0046】

半導体チップ３ａ，３ｂ、インターポーザ５ａ，５ｂ及びプリント基板６の周囲は、封止部材９により封止され、周囲と電気的に絶縁されている。封止部材９の下面から、絶縁回路基板１が露出する。封止部材９としては、例えば熱硬化性樹脂等の樹脂材料が使用可能であり、具体的にはエポキシ樹脂、マレイミド樹脂、シアネート樹脂等が使用可能である。

【0047】

＜比較例＞
次に、比較例に係る半導体装置を説明する。比較例に係る半導体装置は、図５に示すように、インターポーザ５ａ，５ｂの絶縁層５３ａ，５３ｂに、ポスト電極５１ａ～５１ｃ，５２ａ～５２ｃが貫通する貫通穴（不図示）のみが設けられ、はんだ層８ａ，８ｃの一部が充填された貫通穴が設けられていない点が、図１に示した実施形態に係る半導体装置と異なる。

【0048】

比較例に係る半導体装置では、半導体チップ３ａ，３ｂとインターポーザ５ａ，５ｂとをはんだ層８ａ～８ｄを介して接合する際に、インターポーザ５ａ，５ｂのポスト電極５１ａ～５１ｃ，５２ａ～５２ｃに沿ってはんだ層８ａ，８ｃが這い上がり、インターポーザ５ａ，５ｂの絶縁層５３ａ，５３ｂとはんだ層８ａ，８ｃとの間に隙間８１～８４が生じ、隙間８１～８４が狭い場合には封止部材９が入らなくなる。また、はんだ層８ａ，８ｃが半導体チップ３ａ，３ｂの表面に濡れ広がる幅Ｗ２が広くなるため、はんだ層８ａ，８ｃの表面積が増加し、はんだ層８ａ，８ｃと封止部材９との接触面積が増加する。

【0049】

よって、比較例に係る半導体装置の使用時において、ヒートサイクルやパワーサイクル等の温度変化が生じた際に、封止部材９とはんだ層８ａ，８ｃの界面の拘束力が弱くなり、各接合部に直接応力がかかりやすくなり、剥離やクラックが生じ易くなる。また、半導体チップ３ａ，３ｂの表面に濡れ広がったはんだ層８ａ，８ｃが半導体チップ３ａ，３ｂの端部まで達すると、絶縁不良を起こす可能性もある。

【0050】

これに対して、第１実施形態に係る半導体装置によれば、図１～図４に示すように、インターポーザ５ａ，５ｂの絶縁層５３ａ，５３ｂが、複数のポスト電極５１ａ～５１ｉ，５２ａ～５２ｃの間に、絶縁層５３ａ，５３ｂを貫通して導体層５４ａ，５４ｃを露出する貫通穴５６ａ～５６ｄ，５７ａ，５７ｂを備える。これにより、半導体チップ３ａ，３ｂとインターポーザ５ａ，５ｂとをはんだ層８ａ～８ｄを介して接合する際に、貫通穴５６ａ～５６ｄ，５７ａ，５７ｂが毛細管現象によりはんだ層８ａ，８ｃを引っ張るので、はんだ層８ａ，８ｃの余分な部分がポスト電極５１ａ～５１ｉ，５２ａ～５２ｃを伝わり、貫通穴５６ａ～５６ｄ，５７ａ，５７ｂに入り込む。この結果、はんだ層８ａ，８ｃと絶縁層５３ａ，５３ｂの間に隙間が生じることを防止することができる。また、はんだ層８ａ，８ｃの余分な部分がポスト電極５１ａ～５１ｉ，５２ａ～５２ｃの中央部に集まり易くなるため、半導体チップ３ａ，３ｂの表面のはんだ層８ａ，８ｃの濡れ広がる幅Ｗ１（図１参照）を狭くすることができ、はんだ層８ａ，８ｃの濡れ広がりを抑制することが可能となる。よって、第１実施形態に係る半導体装置に温度変化が生じた際の信頼性向上及び絶縁不良低減が可能となる。

【0051】

＜半導体装置の製造方法＞
次に、図６を参照して、第１実施形態に係る半導体装置の製造方法（組立方法）を説明する。まず、絶縁回路基板１を用意し、絶縁回路基板１上に接合層２ａ，２ｂを介して半導体チップ３ａ，３ｂを搭載する。更に、半導体チップ３ａ，３ｂ上に、板状に成形された固形状のはんだ層８ａ～８ｄを搭載する。

【0052】

また、インターポーザ５ａ，５ｂを用意し、半導体チップ３ａ，３ｂ上にはんだ層８ａ～８ｄを介してインターポーザ５ａ，５ｂを搭載する。インターポーザ５ａの作製方法としては、金型を用いて、フィルム状の絶縁層５３ａに、ポスト電極５１ａ～５１ｊが貫通する貫通穴５５ａ～５５ｊと、はんだ層８ａの一部が充填される貫通穴５６ａ～５６ｄを形成する。そして、絶縁層５３ａに導体箔を貼り付けて、エッチング等により導体箔をパターニングして、導体層５４ａ，５４ｂを形成する。或いは、エッチング等により導体層５４ａ，５４ｂを予め形成し、導体層５４ａ，５４ｂをフィルム状の絶縁層５３ａに貼り付けてもよい。その後、導体層５４ａ，５４ｂにメッキ処理を行い、絶縁層５３ａ，５３ｂの貫通穴５５ａ～５５ｊにポスト電極５１ａ～５１ｊを圧入することで、インターポーザ５ａが作製される。インターポーザ５ｂの作製方法も、インターポーザ５ａの作製方法と同様である。

【0053】

また、プリント基板６を用意し、インターポーザ５ａ，５ｂ上にはんだ又は焼結材等の接合層（不図示）を介して搭載する。また、図６では図示を省略するが、図１に示したソース側接続端子７ａを、プリント基板６に挿入し、絶縁回路基板１上にはんだ又は焼結材等の接合層（不図示）を介して搭載する。また、図１に示したゲート用接続端子７ｂを、プリント基板６上にはんだ又は焼結材等の接合層（不図示）を介して搭載する。また、図１に示したドレイン側接続端子７ｃを、絶縁回路基板１上にはんだ又は焼結材等の接合層（不図示）を介して搭載する。

【0054】

次に、絶縁回路基板１、半導体チップ３ａ，３ｂ、インターポーザ５ａ，５ｂ及びプリント基板６の積層体を、加熱炉に搬入する。加熱炉における熱処理により、絶縁回路基板１、半導体チップ３ａ，３ｂ、インターポーザ５ａ，５ｂ、プリント基板６、ソース側接続端子７ａ、ゲート用接続端子７ｂ及びドレイン側接続端子７ｃを互いに接合する。この際、半導体チップ３ａ，３ｂとインターポーザ５ａ，５ｂとを接合するはんだ層８ａ，８ｃが溶融し、溶融したはんだ層８ａ，８ｃがポスト電極５１ａ～５１ｉ，５２ａ～５２ｃを這い上がり、毛細管現象により、インターポーザ５ａ，５ｂの絶縁層５３ａ，５３ｂに設けた貫通穴５６ａ～５６ｄ，５７ａ，５７ｂに引っ張られる。この結果、はんだ層８ａ，８ｃの一部が貫通穴５６ａ～５６ｄ，５７ａ，５７ｂに充填されると共に、はんだ層８ａ，８ｃがポスト電極５１ａ～５１ｉ，５２ａ～５２ｃの中央部に集中し、半導体チップ３ａ，３ｂの表面の濡れ広がりが抑制される。

【0055】

次に、半導体チップ３ａ，３ｂ、インターポーザ５ａ，５ｂ及びプリント基板６を封止部材９で封止する。このようにして、図１に示した半導体装置が完成する。

【0056】

（第２実施形態）
第２実施形態に係る半導体装置は、図７に示すように、インターポーザ５ａの絶縁層５３ａのはんだ層８ａの一部が充填される貫通穴５６ａ～５６ｄのサイズが、ポスト電極５１ａ～５１ｉが貫通する貫通穴５５ａ～５５ｉのサイズよりも大きく、貫通穴５６ａ～５６ｄが貫通穴５５ａ～５５ｉ及びポスト電極５１ａ～５１ｉに接している点が、第１実施形態に係る半導体装置と異なる。

【0057】

貫通穴５６ａは、貫通穴５５ａ，５５ｂ，５５ｄ，５５ｅ及びポスト電極５１ａ，５１ｂ，５１ｄ，５１ｅに接している。貫通穴５６ｂは、貫通穴５５ｂ，５５ｃ，５５ｅ，５５ｆ及びポスト電極５１ｂ，５１ｃ，５１ｅ，５１ｆに接している。貫通穴５６ｃは、貫通穴５５ｄ，５５ｅ，５５ｇ，５５ｈ及びポスト電極５１ｄ，５１ｅ，５１ｇ，５１ｈに接している。貫通穴５６ｄは、貫通穴５５ｅ，５５ｆ，５５ｈ，５５ｉ及びポスト電極５１ｅ，５１ｆ，５１ｈ，５１ｉに接している。図１に示したインターポーザ５ｂも、図７に示したインターポーザ５ａと同様の構成を有する。第２実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

【0058】

第２実施形態に係る半導体装置によれば、インターポーザ５ａの絶縁層５３ａの貫通穴５６ａ～５６ｄが貫通穴５５ａ～５５ｉ及びポスト電極５１ａ～５１ｉに接している場合でも、貫通穴５６ａ～５６ｄが毛細管現象によりはんだ層８ａを引っ張るので、はんだ層８ａと絶縁層５３ａの隙間が生じることを抑制することができると共に、はんだ層８ａの濡れ広がりを抑制することが可能となる。よって、第２実施形態に係る半導体装置の使用時において、温度変化が生じた際の信頼性向上及び絶縁不良低減が可能となる。

【0059】

（第３実施形態）
図８は、第３実施形態に係る半導体装置のインターポーザ５ａの平面図であり、図８のＡ－Ａ方向から見たインターポーザ５ａの周囲の断面図を図９に示す。第３実施形態に係る半導体装置は、図８及び図９に示すように、インターポーザ５ａの絶縁層５３ａに設けられた貫通穴５６ａ～５６ｉをポスト電極５１ａ～５１ｉが貫通し、ポスト電極５１ａ～５１ｉと貫通穴５６ａ～５６ｉの隙間にはんだ層８ａの一部が充填されている点が、第１実施形態に係る半導体装置と異なる。

【0060】

第３実施形態に係る半導体装置では、貫通穴５６ａ～５６ｉが、ポスト電極５１ａ～５１ｉを貫通させる機能を有すると共に、毛細管現象によりはんだ層８ａを引っ張る機能を有する。貫通穴５６ａ～５６ｉのサイズは、ポスト電極５１ａ～５１ｉのサイズよりも大きく、貫通穴５６ａ～５６ｉはポスト電極５１ａ～５１ｉから離間している。なお、ポスト電極５１ａ～５１ｉの外周面の一部が、貫通穴５６ａ～５６ｉに接していてもよい。

【0061】

図９に示すように、導体層５４ａには、ポスト電極５１ｄ～５１ｆに対応する凹部５７ｄ～５７ｆが設けられている。凹部５７ｄ～５７ｆには、ポスト電極５１ｄ～５１ｆが圧入されて固定されている。なお、図示を省略するが、導体層５４ａには、ポスト電極５１ａ～５１ｃ，５１ｇ～５１ｉに対応する凹部も設けられている。図１に示したインターポーザ５ｂも、図８及び図９に示したインターポーザ５ａと同様の構成を有する。第３実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

【0062】

第３実施形態に係る半導体装置によれば、貫通穴５６ａ～５６ｉのポスト電極５１ａ～５１ｉとの隙間の部分が毛細管現象によりはんだ層８ａを引っ張るので、はんだ層８ａと絶縁層５３ａの隙間が生じることを抑制することができると共に、はんだ層８ａの濡れ広がりを抑制することが可能となる。よって、第３実施形態に係る半導体装置の使用時において、温度変化が生じた際の信頼性向上及び絶縁不良低減が可能となる。

【0063】

更に、第３実施形態に係る半導体装置によれば、ポスト電極５１ａ～５１ｉが貫通する貫通穴と、はんだ層８ａの一部が充填される貫通穴とを個別に設ける場合と比較して、絶縁層５３ａの貫通穴５６ａ～５６ｉの面積が小さくなるため、絶縁層５３ａの剛性を向上させることができる。

【0064】

（第４実施形態）
第４実施形態に係る半導体装置は、図１０に示すように、インターポーザ５ａの絶縁層５３ｂを２つのゲート用のポスト電極５１ｊ，５１ｋが貫通し、ポスト電極５１ｊ，５１ｋの間にはんだ層８ｂの一部が充填された貫通穴５６ｅが設けられている点が、第１実施形態に係る半導体装置と異なる。

【0065】

絶縁層５３ｂには、２つのポスト電極５１ｊ，５１ｋが貫通する貫通穴５５ｊ，５５ｋに加えて、貫通穴５５ｊ，５５ｋの間にはんだ層８ｂを引っ張るための貫通穴５６ｅが設けられている。図１に示したインターポーザ５ｂも、図１０に示したインターポーザ５ａと同様の構成を有する。第４実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

【0066】

第４実施形態に係る半導体装置によれば、ソース用の絶縁層５３ａ側では、貫通穴５６ａ～５６ｄが毛細管現象によりはんだ層８ａを引っ張るので、はんだ層８ａと絶縁層５３ａの隙間が生じることを抑制することができると共に、はんだ層８ａの濡れ広がりを抑制することが可能となる。一方、ゲート用の絶縁層５３ｂ側では、複数のポスト電極５１ｊ，５１ｋの間に貫通穴５６ｅを設けることにより、貫通穴５６ｅが毛細管現象によりはんだ層８ｂを引っ張るので、はんだ層８ｂと絶縁層５３ｂの隙間が生じることを抑制することができると共に、はんだ層８ｂの濡れ広がりを抑制することが可能となる。よって、第４実施形態に係る半導体装置の使用時において、温度変化が生じた際の信頼性向上及び絶縁不良低減が可能となる。

【0067】

（第５実施形態）
第５実施形態に係る半導体装置は、図１１に示すように、１つの半導体チップ３ａを有し、半導体チップ３ａとプリント基板６の間にインターポーザを有しない点が、第１実施形態に係る半導体装置と異なる。

【0068】

半導体チップ３ａとプリント基板６とは、ポスト電極５１ａ～５１ｃ，５１ｊを介して導通する。プリント基板６は、絶縁層６１と、絶縁層６１の上面に配置された導体層（上側導体層）６２ａ，６２ｂと、絶縁層６１の下面に配置された導体層（下側導体層）６３ａ，６３ｂとを備える。

【0069】

ポスト電極５１ａ～５１ｃ，５１ｊのうち、ソース用のポスト電極５１ａ～５１ｃは、絶縁層６１及び上側導体層６２ａを貫通し、上側導体層６２ａに電気的に接続されている。一方、ゲート用のポスト電極５１ｊは、絶縁層６１、上側導体層６２ｂ及び下側導体層６３ｂを貫通し、上側導体層６２ｂ及び下側導体層６３ｂに電気的に接続されている。

【0070】

プリント基板６の絶縁層６１には、ポスト電極５１ａ～５１ｃ，５１ｊが貫通する貫通穴（不図示）と、はんだ層８ａの一部が充填される貫通穴６４ａ，６４ｂが設けられている。貫通穴６４ａ，６４ｂは、ポスト電極５１ａ～５１ｃ，５１ｊが貫通する貫通穴（不図示）から等距離に設けられている。第５実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

【0071】

第５実施形態に係る半導体装置によれば、プリント基板６の絶縁層６１に設けた貫通穴６４ａ，６４ｂが毛細管現象によりはんだ層８ａを引っ張るので、はんだ層８ａと絶縁層６１の隙間が生じることを抑制することができると共に、はんだ層８ａの濡れ広がりを抑制することが可能となる。よって、第５実施形態に係る半導体装置の使用時において、温度変化が生じた際の信頼性向上及び絶縁不良低減が可能となる。

【0072】

なお、絶縁層６１に設けた貫通穴６４ａ，６４ｂが、ポスト電極５１ａ～５１ｃが貫通する貫通穴（不図示）に接していてもよい。また、複数のポスト電極５１ａ～５１ｃが複数の貫通穴６４ａ，６４ｂをそれぞれ貫通し、複数のポスト電極５１ａ～５１ｃと複数の貫通穴６４ａ，６４ｂの隙間にはんだ層８ａの一部が充填されていてもよい。この場合、上側導体層６２ａに複数の凹部が設けられ、複数のポスト電極５１ａ～５１ｃの他端が複数の凹部にそれぞれ圧入されていてもよい。

【0073】

（その他の実施形態）
上記のように、本発明は第１～第５実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

【0074】

例えば、第１～第５実施形態に係る半導体装置として、半導体素子１つ分の機能を有する「１イン１」と呼ばれるパワー半導体モジュールを例示したが、これに限定されない。例えば、半導体素子２つ分の機能を有する「２イン１」と呼ばれるパワー半導体モジュールにも適用可能である。

【0075】

また、第１～第５実施形態がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

【符号の説明】

【0076】

１…絶縁回路基板
２ａ，２ｂ…接合層
３ａ，３ｂ…半導体チップ
５ａ，５ｂ…インターポーザ
６…プリント基板
７ａ…ソース側接続端子
７ｂ…ゲート用接続端子
７ｃ…ドレイン側接続端子
８ａ～８ｄ…はんだ層
９…封止部材
１１…絶縁基板
１２ａ，１２ｂ…上側導体層
１３ａ，１３ｂ…下側導体層
３１…ソース電極
３２…ゲート電極
５１ａ～５１ｋ…ポスト電極
５２ａ～５２ｃ，５２ｊ…ポスト電極
５３ａ，５３ｂ…絶縁層
５４ａ～５４ｄ…導体層
５５ａ～５５ｊ…貫通穴
５６ａ～５６ｉ…貫通穴
５７ｄ～５７ｆ…凹部
６１…絶縁層
６２ａ，６２ｂ…上側導体層
６３ａ～６３ｄ…下側導体層
６４ａ，６４ｂ…貫通穴
８１～８４…隙間
Ｗ１，Ｗ２…幅

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】