IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 豊田合成株式会社の特許一覧

<>
  • 特開-発光装置 図1
  • 特開-発光装置 図2
  • 特開-発光装置 図3
  • 特開-発光装置 図4
  • 特開-発光装置 図5
  • 特開-発光装置 図6
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024060448
(43)【公開日】2024-05-02
(54)【発明の名称】発光装置
(51)【国際特許分類】
   H01L 33/38 20100101AFI20240424BHJP
   H01L 33/08 20100101ALI20240424BHJP
【FI】
H01L33/38
H01L33/08
【審査請求】未請求
【請求項の数】5
【出願形態】OL
(21)【出願番号】P 2022167819
(22)【出願日】2022-10-19
(71)【出願人】
【識別番号】000241463
【氏名又は名称】豊田合成株式会社
(74)【代理人】
【識別番号】110002583
【氏名又は名称】弁理士法人平田国際特許事務所
(72)【発明者】
【氏名】五所野尾 浩一
【テーマコード(参考)】
5F241
【Fターム(参考)】
5F241AA21
5F241CA05
5F241CA40
5F241CA74
5F241CA88
5F241CA93
5F241CB11
5F241CB22
5F241CB27
5F241FF01
(57)【要約】
【課題】半導体膜が複数の発光部に共通して用いられた発光装置であって、特定の発光部を発光させるための電流が隣接する発光部の発光層を発光させることが抑制された発光装置を提供する。
【解決手段】発光部10a、10b、10cのn型半導体層12a、12b、12cとp型半導体層19a、19b、19cが、発光部10a、10b、10cに共通に用いられる単一の連続した膜であるn型半導体膜12とp型半導体膜19にそれぞれ含まれ、p側コンタクト電極20a、20b、20cの幅が、p側接合電極21a、21b、21cの幅よりも小さい、発光装置1を提供する。
【選択図】図1
【特許請求の範囲】
【請求項1】
1枚の基板上に並んで配置された、各々が独立して発光する複数の発光部を備えた発光装置であって、
前記複数の発光部の各々が、n型半導体層と、前記n型半導体層の上側の発光層と、前記発光層の上側のp型半導体層と、前記p型半導体層の上面に接続されたp側コンタクト電極と、前記p側コンタクト電極の上面に接続されたp側接合電極を有し、
前記複数の発光部の前記n型半導体層と前記p型半導体層が、前記複数の発光部に共通に用いられる単一の連続した膜であるn型半導体膜とp型半導体膜にそれぞれ含まれ、
前記複数の発光部の前記n型半導体層にn側接合電極が共通して接続され、
前記p側コンタクト電極の幅が、前記p側接合電極の幅よりも小さい、
発光装置。
【請求項2】
前記p側接合電極が前記p側コンタクト電極の側面を覆っていない、
請求項1に記載の発光装置。
【請求項3】
前記p側接合電極が前記p側コンタクト電極の側面を覆っている、
請求項1に記載の発光装置。
【請求項4】
前記複数の発光部において、隣接する発光部が異なる色で発光する、
請求項1~3のいずれか1項に記載の発光装置。
【請求項5】
前記n側接合電極が前記複数の発光部の外側に配置された、
請求項1~3のいずれか1項に記載の発光装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光装置に関する。
【背景技術】
【0002】
従来、1枚の基板上に並んで配置された、各々が独立して発光する複数の発光部を備えた発光装置が知られている(特許文献1参照)。特許文献1に記載の発光装置においては、積層された半導体膜が複数の発光部に共通して用いられており、その積層された半導体膜に発光層などの各発光部を構成する層が含まれている。このため、個々の発光部が分離して設けられる場合と比較して、発光部のピッチを狭くすることができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2021-158179号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1に記載の発光装置においては、積層された半導体膜が複数の発光部に共通して用いられているため、発光部のピッチが小さい場合に、特定の発光部を発光させるための電流が、隣接する発光部に流れ込んでその発光層を発光させるおそれがある。
【0005】
特定の発光部を発光させるための電流が隣接する発光部の発光層を発光させると、隣接する発光部が異なる色で発光する場合には、複数の発光部の発光の色純度やコントラストの低下が生じるおそれがある。また、隣接する発光部が同じ色で発光する場合であっても、複数の発光部の発光のコントラストの低下が生じるおそれがある。
【0006】
本発明の目的は、半導体膜が複数の発光部に共通して用いられた発光装置であって、特定の発光部を発光させるための電流が隣接する発光部の発光層を発光させることが抑制された発光装置を提供することにある。
【課題を解決するための手段】
【0007】
本発明の一態様は、上記目的を達成するために、下記[1]~[5]の発光装置を提供する。
【0008】
[1]1枚の基板上に並んで配置された、各々が独立して発光する複数の発光部を備えた発光装置であって、前記複数の発光部の各々が、n型半導体層と、前記n型半導体層の上側の発光層と、前記発光層の上側のp型半導体層と、前記p型半導体層の上面に接続されたp側コンタクト電極と、前記p側コンタクト電極の上面に接続されたp側接合電極を有し、前記複数の発光部の前記n型半導体層と前記p型半導体層が、前記複数の発光部に共通に用いられる単一の連続した膜であるn型半導体膜とp型半導体膜にそれぞれ含まれ、前記複数の発光部の前記n型半導体層にn側接合電極が共通して接続され、前記p側コンタクト電極の幅が、前記p側接合電極の幅よりも小さい、発光装置。
[2]前記p側接合電極が前記p側コンタクト電極の側面を覆っていない、上記[1]に記載の発光装置。
[3]前記p側接合電極が前記p側コンタクト電極の側面を覆っている、上記[1]に記載の発光装置。
[4]前記複数の発光部において、隣接する発光部が異なる色で発光する、上記[1]~[3]のいずれか1項に記載の発光装置。
[5]前記n側接合電極が前記複数の発光部の外側に配置された、上記[1]~[3]のいずれか1項に記載の発光装置。
【発明の効果】
【0009】
本発明によれば、半導体膜が複数の発光部に共通して用いられた発光装置であって、特定の発光部を発光させるための電流が隣接する発光部の発光層を発光させることが抑制された発光装置を提供することができる。
【図面の簡単な説明】
【0010】
図1図1は、本発明の第1の実施の形態に係る発光装置の垂直断面図である。
図2図2(a)~(d)は、本発明の第1の実施の形態に係る発光装置の製造工程を示す垂直断面図である。
図3図3(a)~(c)は、本発明の第1の実施の形態に係る発光装置の製造工程を示す垂直断面図である。
図4図4は、本発明の第1の実施の形態に係る発光装置の変形例の垂直断面図である。
図5図5は、本発明の第1の実施の形態に係る発光装置の実装例を示す垂直断面図である。
図6図6は、本発明の第2の実施の形態に係る発光装置の垂直断面図である。
【発明を実施するための形態】
【0011】
〔第1の実施の形態〕
(発光装置の構成)
図1は、本発明の第1の実施の形態に係る発光装置1の垂直断面図である。発光装置1は、サファイア基板などの基板11と、基板11上に並んで配置された、それぞれ異なる色で独立して発光する複数の発光部10(10a~10c)を備える。なお、発光装置1に含まれる発光部10の数は特に限定されない。また、図1に示される例では、発光装置1は発光部10a~10cにより3色の光を発することができるが、発光装置1の発光色の数はこれに限定されない。
【0012】
発光装置1は、モノリシック型と呼ばれる1枚の基板上に複数の発光部を有する型の発光装置であり、単体で1つの小さな(例えば幅が数mm~10mm程度の)ディスプレイとして用いることができる。この場合、例えば、発光装置1による表示画像をプロジェクターのように拡大投影して使用することができる。
【0013】
発光装置1は、発光部10a~10cを含む領域に設けられたn型半導体膜12と、n型半導体膜12上の発光部10a~10cを含む領域に設けられた第1の半導体膜13と、第1の半導体膜13上の発光部10a~10cを含む領域に設けられた第1の中間膜14と、第1の中間膜14上の発光部10b~10cを含む領域に設けられた第2の半導体膜15と、第2の半導体膜15上の発光部10b~10cを含む領域に設けられた第2の中間膜16と、第2の中間膜16上の発光部10cを含む領域に設けられた第3の半導体膜17と、第3の半導体膜17上の発光部10cを含む領域に設けられた第3の中間膜18と、発光部10aを含む領域、発光部10bを含む領域、発光部10cを含む領域で、それぞれ第1の中間膜14上、第2の中間膜16上、第3の中間膜18上を覆うp型半導体膜19を有する。
【0014】
n型半導体膜12、第1の半導体膜13、及び第1の中間膜14は、それぞれ、発光部10a~10cに共通に用いられる、単一の連続した膜である。n型半導体膜12は、発光部10a~10cのn型半導体層として用いられる。第1の半導体膜13は、発光部10aの発光層13aとして用いられる。第1の中間膜14は、発光部10aのキャップ層として用いられる。
【0015】
第2の半導体膜15及び第2の中間膜16は、それぞれ、隣接する発光部10b~10cに共通に用いられる、単一の連続した膜である。図1に示される例では、それぞれ2枚の第2の半導体膜15と第2の中間膜16が発光装置1に含まれる。第2の半導体膜15は、発光部10bの発光層15bとして用いられる。第2の中間膜16は、発光部10bのキャップ層として用いられる。
【0016】
第3の半導体膜17及び第3の中間膜18は、それぞれ、発光部10cに用いられる。図1に示される例では、それぞれ2枚の第3の半導体膜17と第3の中間膜18が発光装置1に含まれる。第3の半導体膜17は、発光部10cの発光層17cとして用いられる。第3の中間膜18は、発光部10cのキャップ層として用いられる。
【0017】
p型半導体膜19は、発光部10a~10cに共通に用いられる、単一の連続した膜である。p型半導体膜19は、発光部10a~10cのp型半導体層19a~19cとして用いられる。
【0018】
発光部10aは、n型半導体膜12の一部であるn型半導体層12aと、その上の第1の半導体膜13の一部である発光層13aと、その上側のp型半導体膜19の一部であるp型半導体層19aと、p型半導体層19aの上面に接続されたp側コンタクト電極20aと、p側コンタクト電極20aの上面に接続されたp側接合電極21aを有する。発光層13aとp型半導体層19aの間には、第1の中間膜14が設けられている。
【0019】
発光部10bは、n型半導体膜12の一部であるn型半導体層12bと、その上側の第2の半導体膜15の一部である発光層15bと、その上側のp型半導体膜19の一部であるp型半導体層19bと、p型半導体層19bの上面に接続されたp側コンタクト電極20bと、p側コンタクト電極20bの上面に接続されたp側接合電極21bを有する。n型半導体層12bと発光層15bの間には、第1の半導体膜13及び第1の中間膜14が設けられている。発光層15bとp型半導体層19bの間には、第2の中間膜16、第3の半導体膜17、第3の中間膜18が設けられている。
【0020】
発光部10cは、n型半導体膜12の一部であるn型半導体層12cと、その上側の第3の半導体膜17の一部である発光層17cと、その上側のp型半導体膜19の一部であるp型半導体層19cと、p型半導体層19cの上面に接続されたp側コンタクト電極20cと、p側コンタクト電極20cの上面に接続されたp側接合電極21cを有する。n型半導体層12cと発光層17cの間には、第1の半導体膜13、第1の中間膜14、第2の半導体膜15、第2の中間膜16が設けられている。発光層17cとp型半導体層19cの間には、第3の中間膜18が設けられている。
【0021】
発光部10a~10cに共通して用いられるn型半導体膜12上には、n側接合電極22が接続されている。すなわち、前記発光部10a~10cのn型半導体層12a~12cにn側接合電極22が共通して接続されている。発光装置1においては、通常、複数の発光部10a~10cが1つの表示領域を構成するため、n側接合電極22は複数の発光部10a~10cの外側に配置されることが好ましい。
【0022】
第1の中間膜14のバンドギャップは、第1の半導体膜13、第2の半導体膜15、及び第3の半導体膜17のバンドギャップよりも大きい。第2の中間膜16のバンドギャップは、第2の半導体膜15及び第3の半導体膜17のバンドギャップよりも大きい。また、第3の中間膜18のバンドギャップは、第3の半導体膜17のバンドギャップよりも大きい。
【0023】
第1の半導体膜13、第2の半導体膜15、及び第3の半導体膜17は、多重量子井戸(MQW:Multi Quantum Well)構造を有してもよい。その場合は、多重量子井戸を構成するウェル(井戸)のバンドギャップを第1の半導体膜13、第2の半導体膜15、及び第3の半導体膜17のバンドギャップとする。
【0024】
一般的には、多重量子井戸構造の方が単一の量子井戸構造よりも効率が高いため、第1の半導体膜13、第2の半導体膜15、及び第3の半導体膜17は多重量子井戸構造を有することが好ましい。一方で、単一の量子井戸構造の方が、応答速度(電圧印加してから発光するまでの時間)が大きいため、用途に応じて多重量子井戸構造と単一の量子井戸構造のいずれかを採用することができる。
【0025】
第2の半導体膜15のバンドギャップは、第1の半導体膜13のバンドギャップよりも小さく、第3の半導体膜17のバンドギャップは、第2の半導体膜15のバンドギャップよりも小さい。
【0026】
発光部10aにおいて、p型半導体膜19側が陽極、n型半導体膜12側が陰極となるように、n側接合電極22とp側接合電極21aの間に電圧を印加することにより、発光層13aが発光する。発光部10aにおいて、n型半導体膜12からp型半導体膜19までの積層体にp側コンタクト電極20aから注入された電流は、主に下方向(積層体の厚さ方向)に流れるため、n型半導体膜12、第1の半導体膜13、p型半導体膜19のp側コンタクト電極20aの真下に位置する部分が、それぞれ主にn型半導体層12a、発光層13a、p型半導体層19aとして機能する。
【0027】
発光部10bにおいて、p型半導体膜19側が陽極、n型半導体膜12側が陰極となるように、n側接合電極22とp側接合電極21bの間に電圧を印加することにより、発光層15bが発光する。発光部10bにおいて、n型半導体膜12からp型半導体膜19までの積層体にp側コンタクト電極20bから注入された電流は、主に下方向(積層体の厚さ方向)に流れるため、n型半導体膜12、第2の半導体膜15、p型半導体膜19のp側コンタクト電極20bの真下に位置する部分が、それぞれ主にn型半導体層12b、発光層15b、p型半導体層19bとして機能する。
【0028】
発光部10cにおいて、p型半導体膜19側が陽極、n型半導体膜12側が陰極となるように、n側接合電極22とp側接合電極21cの間に電圧を印加することにより、発光層17cが発光する。発光部10cにおいて、n型半導体膜12からp型半導体膜19までの積層体にp側コンタクト電極20cから注入された電流は、主に下方向(積層体の厚さ方向)に流れるため、n型半導体膜12、第3の半導体膜17、p型半導体膜19のp側コンタクト電極20cの真下に位置する部分が、それぞれ主にn型半導体層12c、発光層17c、p型半導体層19cとして機能する。
【0029】
p型半導体膜19のシート抵抗は、面内方向の電流拡散を抑えるために、1000Ω/□(ohms per square)以上であることが好ましい。これによって、n型半導体膜12からp型半導体膜19までの積層体にp側コンタクト電極20a、20b、20cから注入された電流の流れる方向を効果的に下方向に向けることができる。
【0030】
なお、p型半導体膜19がp側コンタクト電極20a~20cとオーミックコンタクトする厚さや導電率を有するのであれば、p型半導体膜19のシート抵抗は、面内方向の電流拡散を抑えられる範囲内で自由に設定することができ、例えば、発光部10a~10cのピッチなどに応じて10000Ω/□以上、100000Ω/□以上の値もとり得る。
【0031】
上述のように、n型半導体膜12からp型半導体膜19までの積層体にp側コンタクト電極20a、20b、20cから注入された電流は、主に下方向に流れる。しかしながら、p側コンタクト電極20a、20b、20cの平面方向(発光装置1の平面方向、すなわち図1における横方向)の間隔Dが小さい場合、p側コンタクト電極20a、20b、20cから注入された電流が、隣接する発光部に流れ込むおそれがある。
【0032】
例えば、発光部10cのp側コンタクト電極20cから注入された電流が、隣接する発光部10bに流れ込み、発光部10bの発光層15bを発光させることや、発光部10bのp側コンタクト電極20bから注入された電流が、隣接する発光部10aに流れ込み、発光部10aの発光層13aを発光させることなどが起こり得る。このような場合、発光部10a~10cによる発光の色純度やコントラストの低下が生じるおそれがある。
【0033】
このような、特定の発光部10を発光させるための電流が、隣接する発光部10の発光層を発光させるという問題は、複数の発光部10a~10cのn型半導体層12a~12cとp型半導体層19a~19cが、複数の発光部10a~10cに共通に用いられる単一の連続した膜であるn型半導体膜12とp型半導体膜19に含まれることにより生じる。複数の発光部10a~10cがn型半導体膜12とp型半導体膜19によって並列に接続された回路が形成されるために、発光部10a~10cのうちの特定の発光部10を発光させるための電流が隣接する発光部10の発光層を発光させ得る。
【0034】
発光装置1においては、p側コンタクト電極20a~20cの幅が、p側接合電極21a~21cの幅よりも小さい。このため、p側コンタクト電極20a~20cの平面方向の端部から隣接する発光部10までの距離が大きくなり、特定の発光部10を発光させるための電流が隣接する発光部10の発光層を発光させることによる、発光部10a~10cの発光の色純度やコントラストの低下を抑制できる。
【0035】
コンタクト電極20a~20cの平面方向の間隔Dは、各発光部10の発光面積、すなわち複数の発光部10から構成される表示領域の画素サイズなどによって設定され、例えば、画素サイズが1μm程度である場合は、間隔Dは1μm以上、又は2μm以上に設定される。
【0036】
n型半導体膜12は、ドナーを含むn型の半導体からなる。p型半導体膜19は、アクセプターを含むp型の半導体からなる。
【0037】
第1の半導体膜13、第1の中間膜14、第2の半導体膜15、第2の中間膜16、第3の半導体膜17、第3の中間膜18は、アンドープ(意図的に添加されたドーパントを含まない)又はn型の半導体からなる。
【0038】
典型的には、n型半導体膜12、第1の半導体膜13、第1の中間膜14、第2の半導体膜15、第2の中間膜16、第3の半導体膜17、第3の中間膜18、p型半導体膜19は窒化物半導体(V族元素として窒素を用いたIII-V族半導体)からなる。
【0039】
例えば、n型半導体膜12、第1の中間膜14、第2の中間膜16、第3の中間膜18、及びp型半導体膜19はAlInGaN(x+y+z=1、z>0)からなり、第1の半導体膜13、第2の半導体膜15、及び第3の半導体膜17は、InGaN(v+w=1)層、GaN層をそれぞれウェル、バリアとする多重量子井戸構造を有する。第2の半導体膜15のIn組成vは、第1の半導体膜13のIn組成vよりも大きく、第3の半導体膜17のIn組成vは、第2の半導体膜15のIn組成vよりも大きい。
【0040】
典型的には、発光部10a、発光部10b、発光部10cの発光色は、それぞれ青、緑、赤である。本実施の形態においては、波長が430~480nmである光の色を青、波長が500~550nmである光の色を緑、波長が600~680nmである光の色を赤とする。
【0041】
発光部10aの発光層13aにおいて青の光を発するための第1の半導体膜13は、例えば、InGaN(v+w=1、0.14≦v≦0.22)層、GaN層をそれぞれウェル、バリアとする多重量子井戸構造を有する。発光部10bの発光層15bにおいて緑の光を発するための第2の半導体膜15は、例えば、InGaN(v+w=1、0.26≦v≦0.33)層、GaN層をそれぞれウェル、バリアとする多重量子井戸構造を有する。発光部10cの発光層17cにおいて赤の光を発するための第3の半導体膜17は、例えば、InGaN(v+w=1、0.39≦v≦0.48)層、GaN層をそれぞれウェル、バリアとする多重量子井戸構造を有する。
【0042】
各々の発光部におけるn型半導体膜12の厚さは、例えば、1~5μmである。第1の半導体膜13、第2の半導体膜15、第3の半導体膜17の厚さは、例えば、6~100nmである。第1の中間膜14、第2の中間膜16の厚さは、例えば、2~100nmである。第3の中間膜18の厚さは、例えば、5~10nmである。p型半導体膜19の厚さは、例えば、10~200nmである。
【0043】
コンタクト電極20a~20cは、例えば、ITO(Indium Tin Oxide)又はIZO(Indium Zinc Oxide)からなる。p側接合電極21a~21cは、例えば、Ti/Auの積層体からなる。n側接合電極22は、例えば、Ti/Alの積層体からなる。例えば、p側コンタクト電極20a~20cの幅W、p側接合電極21a~21cの幅W、p側接合電極21a~21cの平面方向の間隔Dは、それぞれ1~3μm、2~5μm、2~5μmに設定される。
【0044】
(発光の仕組み)
以下、推測される発光部10cの発光の仕組みについて説明する。発光部10cにおいて、p型半導体膜19側が陽極、n型半導体膜12側が陰極となるように、n側接合電極22とp側接合電極21cの間に電圧を印加することにより、n側接合電極22からは電子が、p側接合電極21cからは正孔がn型半導体膜12からp型半導体膜19までの積層体に注入される。
【0045】
p側接合電極21cから注入され、第3の半導体膜17中に進入した正孔は、そのほとんどが第3の半導体膜17中に留まる。これは、第3の半導体膜17から見た第2の中間膜16の障壁の高さが高く、この障壁を越えることが困難であるからである。
【0046】
一方、n側接合電極22から注入され、第1の半導体膜13中に進入した電子は、比較的容易に第3の半導体膜17まで移動することができる。これは、第1の半導体膜13から見た第1の中間膜14の障壁の高さや第2の半導体膜15から見た第2の中間膜16の障壁の高さが、第3の半導体膜17から見た第2の中間膜16の障壁の高さよりも低いことや、電子の移動度が正孔の移動度よりも高いことによる。
【0047】
以上の理由により、第1の半導体膜13、第2の半導体膜15、第3の半導体膜17のうち、p側接合電極21cに最も近い第3の半導体膜17において電子と正孔が再結合し、発光が生じる。すなわち、第3の半導体膜17に含まれる発光層17cが発光する。
【0048】
また、発光部10bにおいては、発光部10cと同様の理由により、第1の半導体膜13、第2の半導体膜15のうち、p側接合電極21bに最も近い第2の半導体膜15において電子と正孔が再結合し、発光が生じる。すなわち、第2の半導体膜15に含まれる発光層15bが発光する。
【0049】
第2の中間膜16のバンドギャップは、第1の中間膜14のバンドギャップ
よりも小さいことが好ましい。これにより、電子を第3の半導体膜17に注入する効率が上がる。一方で、第2の中間膜16のバンドギャップが第1の中間膜14のバンドギャップより小さくても、第1の半導体膜13よりも大きい程度であれば、第3の半導体膜17中の正孔が第2の中間膜16の障壁を越えて第2の半導体膜15へ移動することはほとんどないと考えられる。
【0050】
(発光装置の製造方法)
以下に、発光装置1の製造方法の一例について説明する。
【0051】
図2(a)~(d)、図3(a)~(c)は、本発明の第1の実施の形態に係る発光装置1の製造工程を示す垂直断面図である。
【0052】
まず、図2(a)に示されるように、基板11上にn型半導体膜12、第1の半導体膜13、第1の中間膜14、第2の半導体膜15、第2の中間膜16、第3の半導体膜17、第3の中間膜18を順に積層する。
【0053】
次に、図2(b)に示されるように、第2の半導体膜15、第2の中間膜16、第3の半導体膜17、及び第3の中間膜18をパターニングした後、p型半導体膜19を形成する。
【0054】
第2の半導体膜15、第2の中間膜16、第3の半導体膜17、及び第3の中間膜18のパターニングは、例えば、リソグラフィと反応性イオンエッチング(RIE)により実施される。第1の中間膜14は、発光部10aが設けられる領域の第2の半導体膜15をエッチングにより除去する際のエッチングストッパーとして機能し、第1の半導体膜13がオーバーエッチングにより削られることを防ぐ。また、第2の中間膜16は、発光部10bが設けられる領域の第3の半導体膜17をエッチングにより除去する際のエッチングストッパーとして機能し、第2の半導体膜15がオーバーエッチングにより削られることを防ぐ。
【0055】
次に、図2(c)に示されるように、p型半導体膜19の上に、p側コンタクト電極20a~20cの材料からなる膜20と、p側接合電極21a~21cの材料からなる膜21を形成する。
【0056】
次に、図2(d)に示されるように、膜21をパターニングして、p側接合電極21a~21cを形成する。膜21のパターニングは、例えば、リソグラフィとRIEにより実施される。膜21のパターニングにリソグラフィとRIEなどのドライエッチングを用いる場合、リフトオフなどを用いる場合と比較して、微細なパターンを形成することができる。
【0057】
膜21のエッチングにおいては、ITOなどからなる膜20がエッチングストッパーとして機能し、p型半導体膜19がオーバーエッチングにより削られることを防ぐ。例えば、p側接合電極21a~21cがTi/Auからなり、p側コンタクト電極20a~20cがITO又はIZOからなる場合は、膜21のエッチングのためのドライエッチングのガスとしてCF+O混合ガスが用いられ、ITOやIZOがCF+O混合ガスに対して十分な耐性を有するため、膜20がエッチングストッパーとして機能する。
【0058】
次に、図3(a)に示されるように、膜20をパターニングして、p側コンタクト電極20a~20cを形成する。膜20のパターニングは、前の工程で形成されたp側接合電極21a~21cをマスクとして用いるウェットエッチングにより実施される。ウェットエッチングは横方向にも進行するため、p側コンタクト電極20a~20cの幅をマスクであるp側接合電極21a~21cの幅よりも小さくすることができる。
【0059】
次に、図3(b)に示されるように、n型半導体膜12のn側接合電極22を接続するための領域を露出させるため、第1の半導体膜13、第1の中間膜14、第2の半導体膜15、第2の中間膜16、第3の半導体膜17、及び第3の中間膜18、及びp型半導体膜19の一部をリソグラフィとRIEなどにより除去する。
【0060】
次に、図3(c)に示されるように、n型半導体膜12の露出した領域上にn側接合電極22を形成し、発光装置1を得る。
【0061】
(発光装置の変形例)
図4は、本発明の第1の実施の形態に係る発光装置1の変形例の垂直断面図である。図4に示される変形例においては、p側接合電極21a~21cがp側コンタクト電極20a~20cの側面を覆っている。この構造は、p側コンタクト電極20a~20cの形成後にp側接合電極21a~21cを形成することにより得られる。
【0062】
具体的には、図2(b)に示されるp型半導体膜19を形成する工程までの工程を経た後、膜20の形成とパターニングによりp側コンタクト電極20a~20cを形成し、その後、膜21の形成とパターニングによりp側接合電極21a~21cを形成する。
【0063】
この構造では、p側接合電極21a~21cがp型半導体膜19に接触するが、Ti/Auの積層体などからなるp側接合電極21a~21cと窒化物半導体などからなるp型半導体膜19のコンタクト抵抗が、ITOなどからなるp側コンタクト電極20a~20cとp型半導体膜19のコンタクト抵抗よりも格段に大きいため、p側接合電極21a~21cからp型半導体膜19に直接電流が流れることはない。このため、p側接合電極21a~21cがp型半導体膜19に接触していることにより、特定の発光部10を発光させるための電流が隣接する発光部10に流れ込みやすくなるということはない。
【0064】
(発光装置の実装例)
図5は、本発明の第1の実施の形態に係る発光装置1の実装例を示す垂直断面図である。図5に示される例では、発光装置1は、バックプレーンである駆動LSI5にフリップチップ実装される。この場合、外部から入力された電源と信号を駆動LSI5が駆動用の電流信号に変換して、発光装置1に注入する。
【0065】
駆動LSI5においては、例えば、基板51上の層間絶縁膜52中に複数のMOSトランジスタ53が設けられ、層間絶縁膜52上には、MOSトランジスタ53のソース/ドレイン領域にコンタクトプラグ54を介して接続された電極55と、アースに接続された電極56が設けられている。そして、駆動LSI5の電極55と電極56には、発光装置1のp側接合電極21a~21cとn側接合電極22がそれぞれ接続される。
【0066】
(第1の実施の形態の効果)
上記の本発明の第1の実施の形態に係る発光装置1においては、p側コンタクト電極20a~20cの幅が、p側接合電極21a~21cの幅よりも小さい。このため、p側コンタクト電極20a~20cの平面方向の端部から隣接する発光部10までの距離が大きくなり、特定の発光部10を発光させるための電流が、隣接する発光部10の発光層を発光させることによる、発光部10a~10cの発光の色純度やコントラストの低下を抑制できる。
【0067】
〔第2の実施の形態〕
本発明の第2の実施の形態は、発光装置に含まれる複数の発光部の発光色が同じである点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する。
【0068】
図6は、本発明の第2の実施の形態に係る発光装置3の垂直断面図である。発光装置3は、サファイア基板などの基板31と、基板31上に並んで配置された、それぞれ同じ色で独立して発光する複数の発光部30を備える。なお、発光装置3に含まれる発光部30の数は特に限定されない。
【0069】
発光装置3は、n型半導体膜32と、n型半導体膜32上の半導体膜33と、半導体膜33上のp型半導体膜34を有する。n型半導体膜32、半導体膜33と、p型半導体膜34は、それぞれ、複数の発光部30に共通に用いられる、単一の連続した膜である。n型半導体膜32は、複数の発光部30のn型半導体層32aとして用いられる。半導体膜33は、複数の発光部30の発光層33aとして用いられる。p型半導体膜34は、複数の発光部30のp型半導体層34aとして用いられる。
【0070】
発光部30の各々は、n型半導体膜32の一部であるn型半導体層32aと、その上の半導体膜33の一部である発光層33aと、その上のp型半導体膜34の一部であるp型半導体層34aと、p型半導体層34aの上面に接続されたp側コンタクト電極35と、p側コンタクト電極35の上面に接続されたp側接合電極36を有する。
【0071】
複数の発光部30に共通して用いられるn型半導体膜32上には、n側接合電極37が接続されている。発光装置3においては、通常、複数の発光部30が1つの表示領域を構成するため、n側接合電極37は複数の発光部30の外側に配置されることが好ましい。
【0072】
発光部30において、p型半導体膜34側が陽極、n型半導体膜32側が陰極となるように、n側接合電極37とp側接合電極36の間に電圧を印加することにより、発光層33aが発光する。発光部30において、n型半導体膜32からp型半導体膜34までの積層体にp側コンタクト電極35から注入された電流は、主に下方向(積層体の厚さ方向)に流れるため、n型半導体膜32、半導体膜33、p型半導体膜34のp側コンタクト電極35の真下に位置する部分が、それぞれ主にn型半導体層32a、発光層33a、p型半導体層34aとして機能する。
【0073】
p型半導体膜34のシート抵抗は、面内方向の電流拡散を抑えるために、1000Ω/□以上であることが好ましい。これによって、n型半導体膜32からp型半導体膜34までの積層体にp側コンタクト電極35から注入された電流の流れる方向を効果的に下方向に向けることができる。
【0074】
なお、p型半導体膜34がp側コンタクト電極35とオーミックコンタクトする厚さや導電率を有するのであれば、p型半導体膜34のシート抵抗は、面内方向の電流拡散を抑えられる範囲内で自由に設定することができ、例えば、発光部30のピッチなどに応じて10000Ω/□以上、100000Ω/□以上の値もとり得る。
【0075】
上述のように、n型半導体膜32からp型半導体膜34までの積層体にp側コンタクト電極35から注入された電流は、主に下方向に流れる。しかしながら、p側コンタクト電極35の平面方向(発光装置3の平面方向、すなわち図6における横方向)の間隔Dが小さい場合、p側コンタクト電極35から注入された電流が、隣接する発光部に流れ込むおそれがある。
【0076】
例えば、特定の発光部30のp側コンタクト電極35から注入された電流が、隣接する発光部30に流れ込み、その発光層33aを発光させることが起こり得る。このような場合、複数の発光部30による発光のコントラストの低下が生じるおそれがある。
【0077】
このような、特定の発光部30を発光させるための電流が、隣接する発光部30の発光層33aを発光させるという問題は、複数の発光部30のn型半導体層32aとp型半導体層34aが、複数の発光部30に共通に用いられる単一の連続した膜であるn型半導体膜32とp型半導体膜34にそれぞれ含まれることにより、複数の発光部30がn型半導体膜32とp型半導体膜34によって並列に接続された回路が形成されるために生じ得る。
【0078】
発光装置3においては、p側コンタクト電極35の幅が、p側接合電極36の幅よりも小さい。このため、p側コンタクト電極35の平面方向の端部から隣接する発光部30までの距離が大きくなり、特定の発光部30を発光させるための電流が隣接する発光部30の発光層を発光させることによる、複数の発光部30の発光のコントラストの低下を抑制できる。
【0079】
p側コンタクト電極35の平面方向の間隔Dは、各発光部30の発光面積、すなわち複数の発光部30から構成される表示領域の画素サイズなどによって設定され、例えば、画素サイズが1μm程度である場合は、間隔Dは1μm以上、又は2μm以上に設定される。
【0080】
基板31、n型半導体膜32、p型半導体膜34、p側コンタクト電極35、p側接合電極36、n側接合電極37は、それぞれ第1の実施の形態に係る発光装置1の基板11、n型半導体膜12、p型半導体膜19、p側コンタクト電極20a~20c、p側接合電極21a~21c、n側接合電極22と同様の材料からなり、同様の厚さを有する。また、半導体膜33は、発光装置1の第1の半導体膜13、第2の半導体膜15、第3の半導体膜17と同様の材料からなり、同様の厚さを有する。例えば、p側コンタクト電極35の幅W、p側接合電極36の幅W、p側接合電極36の平面方向の間隔Dは、それぞれ1~3μm、2~5μm、2~5μmに設定される。
【0081】
図4に示される発光装置1の変形例と同様に、p側接合電極36がp側コンタクト電極35の側面を覆っていてもよい。
【0082】
発光装置3は、発光装置1と同様に、例えば、駆動LSI5などにフリップチップ実装することができる。
【0083】
(第2の実施の形態の効果)
上記の本発明の第2の実施の形態に係る発光装置3においては、p側コンタクト電極35の幅が、p側接合電極36の幅よりも小さい。このため、p側コンタクト電極35の平面方向の端部から隣接する発光部30までの距離が大きくなり、特定の発光部30を発光させるための電流が、隣接する発光部30の発光層を発光させることによる、複数の発光部30の発光のコントラストの低下を抑制できる。
【0084】
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
【0085】
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【0086】
1 発光装置
10、10a~10c 発光部
11 基板
12 n型半導体膜
12a、12b、12c n型半導体層
13 第1の半導体膜
15 第2の半導体膜
17 第3の半導体膜
13a、15b、17c 発光層
19 p型半導体膜
19a、19b、19c p型半導体層
20a、20b、20c p側コンタクト電極
21a、21b、21c p側接合電極
22 n側接合電極
3 発光装置
30 発光部
31 基板
32 n型半導体膜
32a n型半導体層
33 半導体膜
33a 発光層
34 p型半導体膜
34a p型半導体層
35 p側コンタクト電極
36 p側接合電極
37 n側接合電極
図1
図2
図3
図4
図5
図6