特開 2024-60685 共通リードフレーム、半導体装置、共通リードフレームの形成方法、及び、制御プログラム。

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024060685

(43)【公開日】2024-05-07

(54)【発明の名称】共通リードフレーム、半導体装置、共通リードフレームの形成方法、及び、制御プログラム。

(51)【国際特許分類】

   H01L 23/50 20060101AFI20240425BHJP

【ＦＩ】

H01L23/50 K

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022168097

(22)【出願日】2022-10-20

(71)【出願人】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】仁田 純一

(72)【発明者】

【氏名】平林 誠滋

【テーマコード（参考）】

5F067

【Ｆターム（参考）】

5F067AA01

5F067AB00

5F067AB02

5F067BA02

5F067BD05

5F067BE01

5F067BE06

5F067DB00

(57)【要約】

【課題】コストの増大を抑制することが可能な共通リードフレーム、半導体装置、共通リードフレームの形成方法、及び、制御プログラムを提供すること。
【解決手段】共通リードフレームは、第１パッケージ及び第２パッケージの何れにも用いられ、第１パッケージに用いられる第１チップ及び第２パッケージに用いられる第２チップのそれぞれの仕様に応じた平面形状を有し、且つ、第１パッケージの外周辺に対応する第１切断ライン、及び、第２パッケージの外周辺に対応する第２切断ライン、の何れかが通過するリード部分の少なくとも一部の厚さが、第１切断ライン及び第２切断ラインが通過しないリード部分の厚さよりも薄い。
【選択図】図６

【特許請求の範囲】

【請求項1】

第１パッケージに用いられる第１チップ及び第２パッケージに用いられる第２チップのそれぞれの仕様に応じた平面形状を有し、且つ、前記第１パッケージの外周辺に対応する第１切断ライン、及び、前記第２パッケージの外周辺に対応する第２切断ライン、の何れかが通過するリード部分の少なくとも一部の厚さが、前記第１切断ライン及び前記第２切断ラインが通過しないリード部分の厚さよりも薄い、前記第１パッケージ及び前記第２パッケージの何れにも用いられる共通リードフレーム。

【請求項2】

前記第１切断ライン及び前記第２切断ラインの何れかが通過するリード部分の少なくとも一部に貫通孔が形成されている、
請求項１に記載の共通リードフレーム。

【請求項3】

請求項１に記載の共通リードフレームが用いられた、前記第１パッケージ、及び、前記第２パッケージの何れかである半導体装置。

【請求項4】

前記第１チップ及び前記第２チップのそれぞれの仕様に加えて、第３パッケージに用いられる第３チップの仕様に応じた平面形状を有し、且つ、前記第１切断ライン、前記第２切断ライン、及び、前記第３パッケージの外周辺に対応する第３切断ラインの何れかが通過するリード部分の少なくとも一部の厚さが、前記第１切断ライン、前記第２切断ライン、及び、前記第３切断ラインが通過しないリード部分の厚さよりも薄い、前記第１パッケージ、前記第２パッケージ、及び、前記第３パッケージの何れにも用いられる、
請求項１に記載の共通リードフレーム。

【請求項5】

前記第１切断ライン、前記第２切断ライン、及び、前記第３切断ラインの何れかが通過するリード部分の少なくとも一部に貫通孔が形成されている、
請求項４に記載の共通リードフレーム。

【請求項6】

請求項４に記載の共通リードフレームが用いられた、前記第１パッケージ、前記第２パッケージ、及び、前記第３パッケージの何れかである半導体装置。

【請求項7】

コンピュータが、
第１パッケージに用いられる第１チップ及び第２パッケージに用いられる第２チップのそれぞれの仕様に基づいて、前記第１パッケージ及び前記第２パッケージの何れにも用いられることが可能な共通リードフレームの平面形状を形成し、
前記共通リードフレームにおいて、前記第１パッケージの外周辺に対応する第１切断ライン、及び、前記第２パッケージの外周辺に対応する第２切断ライン、の何れかが通過するリード部分の少なくとも一部の厚さを、前記第１切断ライン及び前記第２切断ラインが通過しないリード部分の厚さよりも薄くする、
共通リードフレームの形成方法。

【請求項8】

前記共通リードフレームにおいて、前記第１切断ライン及び前記第２切断ラインの何れかが通過するリード部分の少なくとも一部に貫通孔を形成する、
請求項７に記載の共通リードフレームの形成方法。

【請求項9】

前記第１チップ及び前記第２チップのそれぞれの仕様に加えて、第３パッケージに用いられる第３チップの仕様に基づいて、前記第１パッケージ、前記第２パッケージ、及び、前記第３パッケージの何れにも用いられることが可能な共通リードフレームの平面形状を形成し、
前記共通リードフレームにおいて、前記第１切断ライン、前記第２切断ライン、及び、前記第３パッケージの外周辺に対応する第３切断ライン、の何れかが通過するリード部分の少なくとも一部の厚さを、前記第１切断ライン、前記第２切断ライン、及び、前記第３切断ラインが通過しないリード部分の厚さよりも薄くする、
請求項７に記載の共通リードフレームの形成方法。

【請求項10】

前記共通リードフレームにおいて、前記第１切断ライン及び前記第２切断ラインの何れかが通過するリード部分の少なくとも一部に貫通孔を形成する、
請求項９に記載の共通リードフレームの形成方法。

【請求項11】

第１パッケージに用いられる第１チップ及び第２パッケージに用いられる第２チップのそれぞれの仕様に基づいて、前記第１パッケージ及び前記第２パッケージの何れにも用いられることが可能な共通リードフレームの平面形状を形成する処理と、
前記共通リードフレームにおいて、前記第１パッケージの外周辺に対応する第１切断ライン、及び、前記第２パッケージの外周辺に対応する第２切断ライン、の何れかが通過するリード部分の少なくとも一部の厚さを、前記第１切断ライン及び前記第２切断ラインが通過しないリード部分の厚さよりも薄くする処理と、
をコンピュータに実行させる制御プログラム。

【請求項12】

前記共通リードフレームにおいて、前記第１切断ライン及び前記第２切断ラインの何れかが通過するリード部分の少なくとも一部に貫通孔を形成する処理をさらにコンピュータに実行させる、
請求項１１に記載の制御プログラム。

【請求項13】

共通リードフレームの平面形状を形成する処理では、前記第１チップ及び前記第２チップのそれぞれの仕様に加えて、第３パッケージに用いられる第３チップの仕様に基づいて、前記第１パッケージ、前記第２パッケージ、及び、前記第３パッケージの何れにも用いられることが可能な共通リードフレームの平面形状を形成し、
リード部分の厚さを薄くする処理では、前記共通リードフレームにおいて、前記第１切断ライン、前記第２切断ライン、及び、前記第３パッケージの外周辺に対応する第３切断ライン、の何れかが通過するリード部分の少なくとも一部の厚さを、前記第１切断ライン、前記第２切断ライン、及び、前記第３切断ラインが通過しないリード部分の厚さよりも薄くする、
請求項１１に記載の制御プログラム。

【請求項14】

前記共通リードフレームにおいて、前記第１切断ライン及び前記第２切断ラインの何れかが通過するリード部分の少なくとも一部に貫通孔を形成する処理をさらにコンピュータに実行させる、
請求項１３に記載の制御プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、共通リードフレーム、半導体装置、共通リードフレームの形成方法、及び、制御プログラムに関し、コストの増大を抑制するのに適した共通リードフレーム、半導体装置、共通リードフレームの形成方法、及び、制御プログラムに関する。

【背景技術】

【0002】

パワーＭＯＳＦＥＴのパッケージには、用途に応じた多種多様のパッケージが存在する。これらのパッケージに用いられるリードフレームは、パッケージの種類毎に個別に設計され製造されている。そのため、複数の種類のパッケージを製造する工場等は、複数の種類のパッケージを製造するのに必要な複数の種類のリードフレームを保管しておかなければならず、その結果、複数の種類のリードフレームの保管の係るコストを増大させてしまう、という課題があった。

【0003】

このような課題に対する解決策は、例えば、特許文献１に開示されている。特許文献１には、一つの成形型で仕様の異なるパッケージを製造することが可能な半導体装置の製造方法が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００１－２０３２２８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１に開示された方法に限られず、引き続き、複数の種類のリードフレームの保管に係るコストの増大を抑制することが求められている。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0006】

一実施の形態によれば、共通リードフレームは、前記第１パッケージ及び前記第２パッケージの何れにも用いられ、第１パッケージに用いられる第１チップ及び第２パッケージに用いられる第２チップのそれぞれの仕様に応じた平面形状を有し、且つ、前記第１パッケージの外周辺に対応する第１切断ライン、及び、前記第２パッケージの外周辺に対応する第２切断ライン、の何れかが通過するリード部分の少なくとも一部の厚さが、前記第１切断ライン及び前記第２切断ラインが通過しないリード部分の厚さよりも薄い。

【0007】

一実施の形態によれば、共通リードフレームの形成方法は、コンピュータが、第１パッケージに用いられる第１チップ及び第２パッケージに用いられる第２チップのそれぞれの仕様に基づいて、前記第１パッケージ及び前記第２パッケージの何れにも用いられることが可能な共通リードフレームの平面形状を形成し、前記共通リードフレームにおいて、前記第１パッケージの外周辺に対応する第１切断ライン、及び、前記第２パッケージの外周辺に対応する第２切断ライン、の何れかが通過するリード部分の少なくとも一部の厚さを、前記第１切断ライン及び前記第２切断ラインが通過しないリード部分の厚さよりも薄くする。

【0008】

一実施の形態によれば、制御プログラムは、第１パッケージに用いられる第１チップ及び第２パッケージに用いられる第２チップのそれぞれの仕様に基づいて、前記第１パッケージ及び前記第２パッケージの何れにも用いられることが可能な共通リードフレームの平面形状を形成する処理と、前記共通リードフレームにおいて、前記第１パッケージの外周辺に対応する第１切断ライン、及び、前記第２パッケージの外周辺に対応する第２切断ライン、の何れかが通過するリード部分の少なくとも一部の厚さを、前記第１切断ライン及び前記第２切断ラインが通過しないリード部分の厚さよりも薄くする処理と、をコンピュータに実行させる。

【発明の効果】

【0009】

本開示は、コストの増大を抑制することが可能な共通リードフレーム、半導体装置、共通リードフレームの形成方法、及び、制御プログラムを提供することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、実施の形態１にかかる共通リードフレームの形成方法を示すフローチャートである。

【図2】図２は、第１パッケージ専用の第１リードフレームと、第２パッケージ専用の第２リードフレームと、のそれぞれの平面形状を示す図である。

【図3】図３は、第１及び第２リードフレームを重ね合わせた中間リードフレームの平面形状と、第１及び第２パッケージのそれぞれに用いられることが可能な実施の形態１にかかる共通リードフレームの平面形状を示す図である。

【図4】図４は、実施の形態１にかかる共通リードフレームの平面形状を示す図である。

【図5】図５は、行列状に一体形成された複数の共通リードフレームの平面形状を示す図である。

【図6】図６は、実施の形態１に係る共通リードフレームの一部を示す斜視図である。

【図7】図７は、図４に示す共通リードフレームと、第３パッケージ専用の第３リードフレームと、のそれぞれの平面形状を示す図である。

【図8】図８は、図４に示す共通リードフレームと、第３リードフレームと、を重ね合わせた中間リードフレームの平面形状と、第１～第３パッケージのそれぞれに用いられることが可能な実施の形態２にかかる共通リードフレームの平面形状を示す図である。

【図9】図９は、実施の形態２にかかる共通リードフレームの平面形状を示す図である。

【図10】図１０は、行列状に一体形成された複数の共通リードフレームの平面形状を示す図である。

【図11】図１１は、第１パッケージ専用の第１リードフレームと、第４パッケージ専用の第４リードフレームと、のそれぞれの平面形状を示す図である。

【図12】図１２は、第１及び第４リードフレームを重ね合わせた中間リードフレームの平面形状と、第１及び第４パッケージのそれぞれに用いられることが可能な実施の形態３にかかる共通リードフレームの平面形状を示す図である。

【図13】図１３は、実施の形態３にかかる共通リードフレームの平面形状を示す図である。

【図14】図１４は、行列状に一体形成された複数の共通リードフレームの平面形状を示す図である。

【発明を実施するための形態】

【0011】

以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。

【0012】

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。ただし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

【0013】

さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

【0014】

＜実施の形態１＞
実施の形態１にかかる共通リードフレームＬＦ４０の形成方法を、図１～図４を用いて説明する。図１は、実施の形態１にかかる共通リードフレームＬＦ４０の形成方法を示すフローチャートである。共通リードフレームＬＦ４０は、サイズの異なる２種類のパッケージ（半導体装置）ＰＫＧ１，ＰＫＧ２の何れにも用いられることが可能なリードフレームである。

【0015】

図２は、第１パッケージＰＫＧ１専用のリードフレームＬＦ１０と、第２パッケージＰＫＧ２専用のリードフレームＬＦ２０と、のそれぞれの平面形状を示す図である。なお、図２には、リードフレームＬＦ１０から切り出されたリードフレームＬＦ１１と、リードフレームＬＦ２０から切り出されたリードフレームＬＦ２１と、のそれぞれの平面形状も示されている。

【0016】

本実施の形態では、設計装置等が、第１パッケージＰＫＧ１専用のリードフレームＬＦ１０と、第２パッケージＰＫＧ２専用のリードフレームＬＦ２０と、を参照して、共通リードフレームＬＦ４０のレイアウトを設計した後、製造装置等が、設計されたレイアウトの共通リードフレームＬＦ４０を製造する場合について説明する。

【0017】

まず、リードフレームＬＦ１０は、第１パッケージＰＫＧ１に搭載される半導体チップＣＨＰ１の仕様に応じた平面形状を有する。具体的には、リードフレームＬＦ１０には、空間領域Ａ１～Ａ８が形成されている。リードフレームＬＦ１０のうち、空間領域Ａ１～Ａ８は、リードが形成されていない領域であって、空間領域Ａ１～Ａ８以外の領域は、リードが形成されている領域（リード形成領域）である。リード形成領域によって、半導体チップＣＨＰ１が配置されるダイパッドが形成されたり、パッケージ内部の半導体チップＣＨＰ１とパッケージ外部との電気的な接続が行われるリード（インナーリードやアウターリード）等が形成されたりする。

【0018】

リードフレームＬＦ１１は、行列状に一体形成された複数のリードフレームＬＦ１０に対し、半導体チップＣＨＰ１の配置、ダイボンディング、ワイヤボンディング、及び、樹脂封止などを行った後、切断ラインＣＬ１１に沿って切断することにより、第１パッケージＰＫＧ１毎に形成される。

【0019】

また、リードフレームＬＦ２０は、第２パッケージＰＫＧ２に搭載される半導体チップＣＨＰ２の仕様に応じた平面形状を有する。具体的には、リードフレームＬＦ２０には、空間領域Ｂ１～Ｂ８が形成されている。リードフレームＬＦ２０のうち、空間領域Ｂ１～Ｂ８は、リードが形成されていない領域であって、空間領域Ｂ１～Ｂ８以外の領域は、リードが形成されている領域（リード形成領域）である。リード形成領域によって、半導体チップＣＨＰ２が配置されるダイパッドが形成されたり、パッケージ内部の半導体チップＣＨＰ２とパッケージ外部との電気的な接続が行われるリード（インナーリードやアウターリード）等が形成されたりする。

【0020】

リードフレームＬＦ２１は、行列状に一体形成された複数のリードフレームＬＦ２０に対し、半導体チップＣＨＰ２の配置、ダイボンディング、ワイヤボンディング、及び、樹脂封止などを行った後、切断ラインＣＬ２１に沿って切断することにより、第２パッケージＰＫＧ２毎に形成される。

【0021】

図３は、リードフレームＬＦ１０，ＬＦ２０を重ね合わせた中間リードフレームＬＦ３０の平面形状と、第１パッケージＰＫＧ１及び第２パッケージＰＫＧ２のそれぞれに用いられることが可能な実施の形態１にかかる共通リードフレームＬＦ４０の平面形状を示す図である。

【0022】

図３に示すように、共通リードフレームＬＦ４０の形成方法では、まず、リードフレームＬＦ１０の平面形状と、リードフレームＬＦ２０の平面形状と、を重ね合わせた場合に、リードフレームＬＦ１０のリード形成領域と、リードフレームＬＦ２０のリード形成領域と、が重なる領域が残るように、中間リードフレームＬＦ３０の平面形状を形成する（図１のステップＳ１０１）。

【0023】

その後、共通リードフレームＬＦ４０の形成方法では、中間リードフレームＬＦ３０における、切断ラインＣＬ１１，ＣＬ２１の少なくとも何れかによって囲まれた領域（第１領域）に形成されたリードのうち、第１領域の外側の領域（第２領域）に形成されたリード（第２リード）に電気的に接続されていないリード（第１リード）について、半導体チップＣＨＰ１，ＣＨＰ２のそれぞれの仕様に基づいて、第２リードに電気的に接続される必要があるか否かを判定する（図１のステップＳ１０２）。

【0024】

図３の例では、第１パッケージＰＫＧ１が第２パッケージＰＫＧ２よりも大きいため、切断ラインＣＬ１１によって囲まれた領域が、切断ラインＣＬ２１によって囲まれた領域を含んでいる。ここで、切断ラインＣＬ１１によって囲まれた領域（第１領域）に形成されたリード（第１リード）ＬＦ３０ｂ，ＬＦ３０ｃ，ＬＦ３０ｄは、切断ラインＣＬ１１によって囲まれた領域の外側の領域（第２領域）に形成されたリード（第２リード）に電気的に接続されていない。つまり、リードＬＦ３０ｂ，ＬＦ３０ｃ，ＬＦ３０ｄは、浮いた状態となっている。

【0025】

その後、共通リードフレームＬＦ４０の形成方法では、第２リードに電気的に接続される必要があると判定された第１リードを、第２リードに電気的に接続するように、且つ、第２リードに電気的に接続される必要がないと判定された第１リードを削除するように、中間リードフレームＬＦ３０の平面形状を変形させて、共通リードフレームＬＦ４０の平面形状を形成する（図１のステップＳ１０３）。

【0026】

図３の例では、第１リードであるリードＬＦ３０ｂ，ＬＦ３０ｃ，ＬＦ３０ｄのうち、リードＬＦ３０ｂ，ＬＦ３０ｃが、半導体チップＣＨＰ１，ＣＨＰ２にとって必要であると判定され、リードＬＦ３０ｄが、半導体チップＣＨＰ１，ＣＨＰ２にとって必要でないと判定されている。そのため、中間リードフレームＬＦ３０の平面形状は、リードＬＦ３０ｂ，ＬＦ３０ｃが第２リードであるリードＬＦ３０ａに電気的に接続されるように、且つ、リードＬＦ３０ｄが削除されるように、変形される。それにより、第１パッケージＰＫＧ１及び第２パッケージＰＫＧ２の何れにも用いられることが可能な共通リードフレームＬＦ４０の平面形状が形成される。なお、共通リードフレームＬＦ４０では、リードＬＦ３０ｂ，ＬＦ３０ｃと、リードＬＦ３０ａと、がリードＬＦ４０ａとして一体に形成されている。

【0027】

図４は、実施の形態１にかかる共通リードフレームＬＦ４０の平面形状を示す図である。なお、図４には、共通リードフレームＬＦ４０から切り出されたリードフレームＬＦ４１，ＬＦ４２のそれぞれの平面形状も示されている。リードフレームＬＦ４１はリードフレームＬＦ１１に対応し、リードフレームＬＦ４２はリードフレームＬＦ２１に対応する。

【0028】

共通リードフレームＬＦ４０は、第１パッケージＰＫＧ１に搭載される半導体チップＣＨＰ１及び第２パッケージＰＫＧ２に搭載される半導体チップＣＨＰ２のそれぞれの仕様に応じた平面形状を有する。具体的には、共通リードフレームＬＦ４０には、空間領域Ｃ１１～Ｃ１７，Ｃ２２～Ｃ２５が形成されている。空間領域Ｃ１１は空間領域Ａ１，Ｂ２に対応し、空間領域Ｃ１２は空間領域Ａ２に対応し、空間領域Ｃ１３は空間領域Ａ３に対応し、空間領域Ｃ１４は空間領域Ａ４に対応し、空間領域Ｃ１５は空間領域Ａ５に対応し、空間領域Ｃ１６は空間領域Ａ６，Ａ８，Ｂ６に対応し、空間領域Ｃ１７は空間領域Ａ７，Ｂ７，Ｂ８に対応し、空間領域Ｃ２２は空間領域Ｂ２に対応し、空間領域Ｃ２３は空間領域Ｂ３に対応し、空間領域Ｃ２４は空間領域Ｂ４に対応し、空間領域Ｃ２５は空間領域Ｂ５に対応する。

【0029】

図５は、行列状に一体形成された複数の共通リードフレームＬＦ４０の平面形状を示す図である。リードフレームＬＦ４１は、行列状に一体形成された複数の共通リードフレームＬＦ４０に対し、半導体チップＣＨＰ１の配置、ダイボンディング、ワイヤボンディング、及び、樹脂封止などを行った後、切断ラインＣＬ４１に沿って切断（分断）することにより、第１パッケージＰＫＧ１毎に形成される。また、リードフレームＬＦ４２は、行列状に一体形成された複数の共通リードフレームＬＦ４０に対し、半導体チップＣＨＰ２の配置、ダイボンディング、ワイヤボンディング、及び、樹脂封止などを行った後、切断ラインＣＬ４２に沿って切断することにより、第２パッケージＰＫＧ２毎に形成される。

【0030】

なお、本実施の形態では、共通リードフレームＬＦ４０が、ダイシングによって切断ラインＣＬ４１又は切断ラインＣＬ４２に沿って切断される場合を例に説明するが、それには限定されない。例えば、共通リードフレームＬＦ４０は、エッチング加工やプレス加工等によって切断ラインＣＬ４１又は切断ラインＣＬ４２に沿って切断されてもよい。これは、以下で説明する他のリードフレームの切断についても同様である。

【0031】

このように、本実施の形態にかかる共通リードフレームＬＦ４０は、サイズの異なる２種類のパッケージＰＫＧ１，ＰＫＧ２の何れにも用いられることが可能である。それにより、例えば、２種類のパッケージＰＫＧ１，ＰＫＧ２を含む複数種類のパッケージを製造する工場等は、保管するリードフレームの種類を減らすことができるため、複数の種類のパッケージの保管に係るコストの増大を抑制することができる。

【0032】

なお、共通リードフレームＬＦ４０では、切断ラインＣＬ４１，ＣＬ４２の何れかが通過するリード部分の少なくとも一部の厚さ（ｚ軸方向の長さ）が、切断ラインＣＬ４１，ＣＬ４２が通過しないリード部分の厚さよりも薄いことが好ましい。また、共通リードフレームＬＦ４０では、切断ラインＣＬ４１，ＣＬ４２の何れかが通過するリード部分の少なくとも一部に貫通孔（空間領域）が形成されていることが好ましい。それにより、共通リードフレームＬＦ４０の切断ラインＣＬ４１，ＣＬ４２に沿った切断が容易になる。

【0033】

図６は、共通リードフレームＬＦ４０の一部を示す斜視図である。図６の例では、共通リードフレームＬＦ４０のうち、切断ラインＣＬ４２が通過するリード部分の一部ＬＦ４０ｂの厚さ（ｚ軸方向の長さ）が、他のリード部分の厚さよりも薄い。また、切断ラインＣＬ４２が通過するリード部分の一部に貫通孔（空間領域）が形成されている。それにより、共通リードフレームＬＦ４０の切断ラインＣＬ４２に沿った切断が容易になる。

【0034】

＜実施の形態２＞
続いて、実施の形態２にかかる共通リードフレームＬＦ７０の形成方法を、図１，図７～図１０を用いて説明する。共通リードフレームＬＦ７０は、３種類のパッケージ（半導体装置）ＰＫＧ１～ＰＫＧ３の何れにも用いられることが可能なリードフレームである。共通リードフレームＬＦ７０の形成方法は、基本的には、共通リードフレームＬＦ４０の形成方法と同様である。

【0035】

図７は、共通リードフレームＬＦ４０と、第３パッケージＰＫＧ３専用のリードフレームＬＦ５０と、のそれぞれの平面形状を示す図である。なお、図７には、共通リードフレームＬＦ４０から切り出されたリードフレームＬＦ４１，ＬＦ４２と、リードフレームＬＦ５０から切り出されたリードフレームＬＦ５１と、のそれぞれの平面形状も示されている。

【0036】

本実施の形態では、設計装置等が、第１パッケージＰＫＧ１専用のリードフレームＬＦ１０と、第２パッケージＰＫＧ２専用のリードフレームＬＦ２０と、第３パッケージＰＫＧ３専用のリードフレームＬＦ５０と、を参照して、共通リードフレームＬＦ７０のレイアウトを設計した後、製造装置等が、設計されたレイアウトの共通リードフレームＬＦ７０を製造する場合について説明する。

【0037】

リードフレームＬＦ５０は、第３パッケージＰＫＧ３に搭載される半導体チップＣＨＰ３の仕様に応じた平面形状を有する。具体的には、リードフレームＬＦ５０には、空間領域Ｄ１，Ｄ２が形成されている。リードフレームＬＦ５０のうち、空間領域Ｄ１，Ｄ２は、リードが形成されていない領域であって、空間領域Ｄ１，Ｄ２以外の領域は、リードが形成されている領域（リード形成領域）である。リード形成領域によって、半導体チップＣＨＰ３が配置されるダイパッドが形成されたり、パッケージ内部の半導体チップＣＨＰ３とパッケージ外部との電気的な接続が行われるリード等が形成されたりする。或いは、パッケージ内部の半導体チップＣＨＰ３とパッケージ外部との電気的な接続が行われるクリップがさらに配置されてもよい。

【0038】

リードフレームＬＦ５１は、行列状に一体形成された複数のリードフレームＬＦ５０に対し、半導体チップＣＨＰ３の配置、ダイボンディング、ワイヤボンディング、クリップ配置、及び、樹脂封止などを行った後、切断ラインＣＬ５１に沿って切断することにより、第３パッケージＰＫＧ３毎に形成される。

【0039】

共通リードフレームＬＦ４０については、既に説明した通りであるため、その説明を省略する。

【0040】

図８は、リードフレームＬＦ４０，ＬＦ５０を重ね合わせた中間リードフレームＬＦ６０の平面形状と、第１パッケージＰＫＧ１、第２パッケージＰＫＧ２、及び、第３パッケージＰＫＧ３のそれぞれに用いられることが可能な実施の形態２にかかる共通リードフレームＬＦ７０の平面形状を示す図である。

【0041】

図８に示すように、共通リードフレームＬＦ７０の形成方法では、まず、共通リードフレームＬＦ４０の平面形状と、リードフレームＬＦ５０の平面形状と、を重ね合わせた場合に、共通リードフレームＬＦ４０のリード形成領域と、リードフレームＬＦ５０のリード形成領域と、が重なる領域が残るように、中間リードフレームＬＦ６０の平面形状を形成する（図１のステップＳ１０１）。

【0042】

その後、共通リードフレームＬＦ７０の形成方法では、中間リードフレームＬＦ６０における、切断ラインＣＬ４１，ＣＬ４２，ＣＬ５１の少なくとも何れかによって囲まれた領域（第１領域）に形成されたリードのうち、第１領域の外側の領域（第２領域）に形成されたリード（第２リード）に電気的に接続されていないリード（第１リード）について、半導体チップＣＨＰ１～ＣＨＰ３のそれぞれの仕様に基づいて、第２リードに電気的に接続される必要があるか否かを判定する（図１のステップＳ１０２）。

【0043】

図８の例では、切断ラインＣＬ４１（ＣＬ４２）によって囲まれた領域と、切断ラインＣＬ５１によって囲まれた領域と、が部分的に重なっている。ここで、図８の例では、第１領域に形成されたリードのうち、第２領域に形成されたリード（第２リード）に電気的に接続されていないリード（第１リード）は存在しない。したがって、第１リードと第２リードとの電気的な接続や、第１リードの削除が行われることなく、共通リードフレームＬＦ７０の平面形状が形成される（図１のステップＳ１０３）。

【0044】

図９は、実施の形態２にかかる共通リードフレームＬＦ７０の平面形状を示す図である。なお、図９には、共通リードフレームＬＦ７０から切り出されたリードフレームＬＦ７１～ＬＦ７３のそれぞれの平面形状も示されている。リードフレームＬＦ７１はリードフレームＬＦ４１に対応し、リードフレームＬＦ７２はリードフレームＬＦ４２に対応し、リードフレームＬＦ７３はリードフレームＬＦ５１に対応する。

【0045】

共通リードフレームＬＦ７０は、半導体チップＣＨＰ１～ＣＨＰ３のそれぞれの仕様に応じた平面形状を有する。具体的には、共通リードフレームＬＦ７０には、空間領域Ｅ１１～Ｅ１６，Ｅ２２～Ｅ２５，Ｅ３１，Ｅ４１～Ｅ４４が形成されている。空間領域Ｅ１１は空間領域Ｃ１１に対応し、空間領域Ｅ１２は空間領域Ｃ１２，Ｃ１３，Ｄ２に対応し、空間領域Ｅ１３～Ｅ１６はそれぞれ空間領域Ｃ１４～Ｃ１７に対応し、空間領域Ｅ２２～Ｅ２５はそれぞれ空間領域Ｃ２２～Ｃ２５に対応し、空間領域Ｅ３１は空間領域Ｄ１に対応する。空間領域Ｅ４１～Ｅ４４は新たに形成されたものである。

【0046】

図１０は、行列状に一体形成された複数の共通リードフレームＬＦ７０の平面形状を示す図である。リードフレームＬＦ７１は、行列状に一体形成された複数の共通リードフレームＬＦ７０に対し、半導体チップＣＨＰ１の配置、ダイボンディング、ワイヤボンディング、及び、樹脂封止などを行った後、切断ラインＣＬ７１に沿って切断することにより、第１パッケージＰＫＧ１毎に形成される。リードフレームＬＦ７２は、行列状に一体形成された複数の共通リードフレームＬＦ７０に対し、半導体チップＣＨＰ２の配置、ダイボンディング、ワイヤボンディング、及び、樹脂封止などを行った後、切断ラインＣＬ７２に沿って切断することにより、第２パッケージＰＫＧ２毎に形成される。リードフレームＬＦ７３は、行列状に一体形成された複数の共通リードフレームＬＦ７０に対し、半導体チップＣＨＰ３の配置、ダイボンディング、ワイヤボンディング、クリップ配置、及び、樹脂封止などを行った後、切断ラインＣＬ７３に沿って切断することにより、第３パッケージＰＫＧ３毎に形成される。

【0047】

このように、本実施の形態にかかる共通リードフレームＬＦ７０は、３種類のパッケージＰＫＧ１～ＰＫＧ３の何れにも用いられることが可能である。それにより、例えば、３種類のパッケージＰＫＧ１～ＰＫＧ３を含む複数種類のパッケージを製造する工場等は、保管するリードフレームの種類を減らすことができるため、複数の種類のパッケージの保管に係るコストの増大をさらに抑制することができる。

【0048】

なお、共通リードフレームＬＦ７０では、切断ラインＣＬ７３が通過するリード部分の一部に空間領域Ｅ４１～Ｅ４４が形成されている。それにより、共通リードフレームＬＦ７０の切断ラインＣＬ７３に沿った切断が容易になる。

【0049】

＜実施の形態３＞
続いて、実施の形態３にかかる共通リードフレームＬＦ１００の形成方法を、図１、図１１～図１４を用いて説明する。共通リードフレームＬＦ１００は、サイズが同程度の２種類のパッケージ（半導体装置）ＰＫＧ１，ＰＫＧ４の何れにも用いられることが可能なリードフレームである。共通リードフレームＬＦ１００の形成方法は、基本的には、共通リードフレームＬＦ４０の形成方法と同様である。

【0050】

図１１は、リードフレームＬＦ１０と、第４パッケージＰＫＧ４専用のリードフレームＬＦ８０と、のそれぞれの平面形状を示す図である。なお、図１１には、リードフレームＬＦ１０から切り出されたリードフレームＬＦ１１と、リードフレームＬＦ８０から切り出されたリードフレームＬＦ８１と、のそれぞれの平面形状も示されている。

【0051】

本実施の形態では、設計装置等が、第１パッケージＰＫＧ１専用のリードフレームＬＦ１０と、第４パッケージＰＫＧ４専用のリードフレームＬＦ８０と、を参照して、共通リードフレームＬＦ７０のレイアウトを設計した後、製造装置等が、設計されたレイアウトの共通リードフレームＬＦ７０を製造する場合について説明する。

【0052】

リードフレームＬＦ８０は、第４パッケージＰＫＧ４に搭載される半導体チップＣＨＰ４の仕様に応じた平面形状を有する。具体的には、リードフレームＬＦ８０には、空間領域Ｆ１～Ｆ８が形成されている。リードフレームＬＦ８０のうち、空間領域Ｆ１～Ｆ８は、リードが形成されていない領域であって、空間領域Ｆ１～Ｆ８以外の領域は、リードが形成されている領域（リード形成領域）である。リード形成領域によって、半導体チップＣＨＰ４が配置されるダイパッドが形成されたり、パッケージ内部の半導体チップＣＨＰ３とパッケージ外部との電気的な接続が行われるリード（インナーリードやアウターリード）等が形成されたりする。

【0053】

リードフレームＬＦ８１は、行列状に一体形成された複数のリードフレームＬＦ８０に対し、半導体チップＣＨＰ４の配置、ダイボンディング、ワイヤボンディング、及び、樹脂封止などを行った後、切断ラインＣＬ８１に沿って切断することにより、第４パッケージＰＫＧ４毎に形成される。

【0054】

リードフレームＬＦ１０については、既に説明した通りであるため、その説明を省略する。

【0055】

図１２は、リードフレームＬＦ１０，ＬＦ８０を重ね合わせた中間リードフレームＬＦ９０の平面形状と、第１パッケージＰＫＧ１及び第４パッケージＰＫＧ４のそれぞれに用いられることが可能な実施の形態３にかかる共通リードフレームＬＦ１００の平面形状を示す図である。

【0056】

図１２に示すように、共通リードフレームＬＦ１００の形成方法では、まず、リードフレームＬＦ１０の平面形状と、リードフレームＬＦ８０の平面形状と、を重ね合わせた場合に、リードフレームＬＦ１０のリード形成領域と、リードフレームＬＦ８０のリード形成領域と、が重なる領域が残るように、中間リードフレームＬＦ９０の平面形状を形成する（図１のステップＳ１０１）。

【0057】

その後、共通リードフレームＬＦ１００の形成方法では、中間リードフレームＬＦ９０における、切断ラインＣＬ１１，ＣＬ８１の少なくとも何れかによって囲まれた領域（第１領域）に形成されたリードのうち、第１領域の外側の領域（第２領域）に形成されたリード（第２リード）に電気的に接続されていないリード（第１リード）について、半導体チップＣＨＰ１，ＣＨＰ４のそれぞれの仕様に基づいて、第２リードに電気的に接続される必要があるか否かを判定する（図１のステップＳ１０２）。

【0058】

図１２の例では、第１領域に形成されたリードのうち、第２領域に形成されたリード（第２リード）に電気的に接続されていないリード（第１リード）は存在しない。したがって、第１リードと第２リードとの電気的な接続や、第１リードの削除が行われることなく、共通リードフレームＬＦ１００の平面形状が形成される（図１のステップＳ１０３）。

【0059】

図１３は、実施の形態３にかかる共通リードフレームＬＦ１００の平面形状を示す図である。なお、図１３には、共通リードフレームＬＦ１００から切り出されたリードフレームＬＦ１０１の平面形状も示されている。リードフレームＬＦ１０１は、リードフレームＬＦ１１，ＬＦ８１に対応する。

【0060】

共通リードフレームＬＦ１００は、半導体チップＣＨＰ１，ＣＨＰ４のそれぞれの仕様に応じた平面形状を有する。具体的には、共通リードフレームＬＦ１００には、空間Ｇ１～Ｇ８が形成されている。空間領域Ｇ１は空間領域Ａ１，Ｆ１に対応し、空間領域Ｇ２は空間領域Ａ２，Ｆ２に対応し、空間領域Ｇ３は空間領域Ａ３，Ｆ３に対応し、空間領域Ｇ４は空間領域Ａ４，Ｆ４に対応し、空間領域Ｇ５は空間領域Ａ５，Ｆ５に対応し、空間領域Ｇ６は空間領域Ａ６，Ｆ６に対応し、空間領域Ｇ７は空間領域Ａ７，Ｆ７に対応し、空間領域Ｇ８は空間領域Ａ８，Ｆ８に対応する。

【0061】

図１４は、行列状に一体形成された複数の共通リードフレームＬＦ１００の平面形状を示す図である。例えば、リードフレームＬＦ１０１は、行列状に一体形成された複数の共通リードフレームＬＦ１００に対し、半導体チップＣＨＰ１の配置、ダイボンディング、ワイヤボンディング、及び、樹脂封止などを行った後、切断ラインＣＬ１０１に沿って切断することにより、第１パッケージＰＫＧ１毎に形成される。或いは、リードフレームＬＦ１０１は、行列状に一体形成された複数の共通リードフレームＬＦ１００に対し、半導体チップＣＨＰ２の配置、ダイボンディング、ワイヤボンディング、及び、樹脂封止などを行った後、切断ラインＣＬ１０１に沿って切断することにより、第４パッケージＰＫＧ４毎に形成される。

【0062】

このように、本実施の形態にかかる共通リードフレームＬＦ１００は、サイズが同程度の２種類のパッケージＰＫＧ１，ＰＫＧ４の何れにも用いられることが可能である。それにより、例えば、２種類のパッケージＰＫＧ１，ＰＫＧ４を含む複数種類のパッケージを製造する工場等は、保管するリードフレームの種類を減らすことができるため、複数の種類のパッケージの保管に係るコストの増大を抑制することができる。

【0063】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

【0064】

さらに、本開示は、リードフレーム形成処理の一部又は全部を、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）にコンピュータプログラムを実行させることにより実現することが可能である。

【0065】

上述したプログラムは、コンピュータに読み込まれた場合に、実施形態で説明された１又はそれ以上の機能をコンピュータに行わせるための命令群（又はソフトウェアコード）を含む。プログラムは、非一時的なコンピュータ可読媒体又は実体のある記憶媒体に格納されてもよい。限定ではなく例として、コンピュータ可読媒体又は実体のある記憶媒体は、ｒａｎｄｏｍ－ａｃｃｅｓｓ ｍｅｍｏｒｙ（ＲＡＭ）、ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ（ＲＯＭ）、フラッシュメモリ、ｓｏｌｉｄ－ｓｔａｔｅ ｄｒｉｖｅ（ＳＳＤ）又はその他のメモリ技術、ＣＤ－ＲＯＭ、ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ（ＤＶＤ）、Ｂｌｕ－ｒａｙ（登録商標）ディスク又はその他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ又はその他の磁気ストレージデバイスを含む。プログラムは、一時的なコンピュータ可読媒体又は通信媒体上で送信されてもよい。限定ではなく例として、一時的なコンピュータ可読媒体又は通信媒体は、電気的、光学的、音響的、またはその他の形式の伝搬信号を含む。

【0066】

上記の実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

【0067】

（付記１）
コンピュータが、
第１パッケージに用いられる第１リードフレームの平面形状と、第２パッケージに用いられる第２リードフレームの平面形状と、を重ね合わせた場合に、前記第１リードフレームのリード形成領域と、前記第２リードフレームのリード形成領域と、が重なる領域が残るように、中間リードフレームの平面形状を形成し、
前記中間リードフレームにおける、前記第１パッケージの外周辺に対応する第１切断ライン、及び、前記第２パッケージの外周辺に対応する第２切断ライン、の少なくとも何れかによって囲まれた第１領域に形成されたリードのうち、前記第１領域の外側の領域である第２領域に形成されたリードである第２リードに電気的に接続されていないリードである第１リードについて、前記第１パッケージに用いられる第１チップ及び前記第２パッケージに用いられる第２チップのそれぞれの仕様に基づいて、前記第２リードに電気的に接続される必要があるか否かを判定し、
前記第２リードに電気的に接続される必要があると判定された前記第１リードを、前記第２リードに電気的に接続するように、且つ、前記第２リードに電気的に接続される必要がないと判定された前記第１リードを削除するように、前記中間リードフレームの平面形状を変形させて、前記第１パッケージ及び前記第２パッケージの何れにも用いられることが可能な共通リードフレームの平面形状を形成する、
共通リードフレームの形成方法。

【0068】

（付記２）
前記中間リードフレームにおいて、前記第１切断ライン及び前記第２切断ラインの何れかが通過するリード部分の少なくとも一部の厚さを、前記第１切断ライン及び前記第２切断ラインが通過しないリード部分の厚さよりも薄くする、
付記１に記載の共通リードフレームの形成方法。

【0069】

（付記３）
前記中間リードフレームにおいて、前記第１切断ライン及び前記第２切断ラインの何れかが通過するリード部分の少なくとも一部に貫通孔を形成する、
付記１に記載の共通リードフレームの形成方法。

【0070】

（付記４）
前記第１リードフレームの平面形状、及び、前記第２リードフレームの平面形状に加えて、第３パッケージに用いられる第３リードフレームの平面形状をさらに重ね合わせた場合に、前記第１リードフレームのリード形成領域と、前記第２リードフレームのリード形成領域と、前記第３リードフレームのリード形成領域と、が重なる領域が残るように、前記中間リードフレームの平面形状を形成し、
前記中間リードフレームにおける、前記第１切断ライン、前記第２切断ライン、及び、前記第３パッケージの外周辺に対応する第３切断ライン、の少なくとも何れかによって囲まれた前記第１領域に形成されたリードのうち、前記第１領域の外側の領域である前記第２領域に形成されたリードである前記第２リードに電気的に接続されていないリードである前記第１リードについて、前記第１チップ、前記第２チップ、及び、前記第３パッケージに用いられる第３チップのそれぞれの仕様に基づいて、前記第２リードに電気的に接続される必要があるか否かを判定し、
前記第２リードに電気的に接続される必要があると判定された前記第１リードを、前記第２リードに電気的に接続するように、且つ、前記第２リードに電気的に接続される必要がないと判定された前記第１リードを削除するように、前記中間リードフレームの平面形状を変形させて、前記第１パッケージ、前記第２パッケージ、及び、前記第３パッケージの何れにも用いられることが可能な共通リードフレームの平面形状を形成する、
付記１に記載の共通リードフレームの形成方法。

【0071】

（付記５）
前記中間リードフレームにおいて、前記第１切断ライン、前記第２切断ライン、及び、前記第３切断ラインの何れかが通過するリード部分の少なくとも一部の厚さを、前記第１切断ライン、前記第２切断ライン、及び、前記第３切断ラインが通過しないリード部分の厚さよりも薄くする、
付記４に記載の共通リードフレームの形成方法。

【0072】

（付記６）
前記中間リードフレームにおいて、前記第１切断ライン、前記第２切断ライン、及び、前記第３切断ラインの何れかが通過するリード部分の少なくとも一部に貫通孔を形成する、
付記４に記載の共通リードフレームの形成方法。

【0073】

（付記７）
第１パッケージに用いられる第１リードフレームの平面形状と、第２パッケージに用いられる第２リードフレームの平面形状と、を重ね合わせた場合に、前記第１リードフレームのリード形成領域と、前記第２リードフレームのリード形成領域と、が重なる領域が残るように、中間リードフレームの平面形状を形成する処理と、
前記中間リードフレームにおける、前記第１パッケージの外周辺に対応する第１切断ライン、及び、前記第２パッケージの外周辺に対応する第２切断ライン、の少なくとも何れかによって囲まれた第１領域に形成されたリードのうち、前記第１領域の外側の領域である第２領域に形成されたリードである第２リードに電気的に接続されていないリードである第１リードについて、前記第１パッケージに用いられる第１チップ及び前記第２パッケージに用いられる第２チップのそれぞれの仕様に基づいて、前記第２リードに電気的に接続される必要があるか否かを判定する処理と、
前記第２リードに電気的に接続される必要があると判定された前記第１リードを、前記第２リードに電気的に接続するように、且つ、前記第２リードに電気的に接続される必要がないと判定された前記第１リードを削除するように、前記中間リードフレームの平面形状を変形させて、前記第１パッケージ及び前記第２パッケージの何れにも用いられることが可能な共通リードフレームの平面形状を形成する処理と、
をコンピュータに実行させる制御プログラム。

【0074】

（付記８）
前記中間リードフレームにおいて、前記第１切断ライン及び前記第２切断ラインの何れかが通過するリード部分の少なくとも一部の厚さを、前記第１切断ライン及び前記第２切断ラインが通過しないリード部分の厚さよりも薄くする処理をさらにコンピュータに実行させる、
付記７に記載の制御プログラム。

【0075】

（付記９）
前記中間リードフレームにおいて、前記第１切断ライン及び前記第２切断ラインの何れかが通過するリード部分の少なくとも一部に貫通孔を形成する処理をさらにコンピュータに実行させる、
付記７に記載の制御プログラム。

【符号の説明】

【0076】

Ａ１～Ａ８ 空間領域
Ｂ１～Ｂ８ 空間領域
Ｃ１１～Ｃ１７，Ｃ２２～Ｃ２５ 空間領域
Ｄ１～Ｄ２ 空間領域
Ｅ１１～Ｅ１６，Ｅ２２～２５ 空間領域
Ｅ３１，Ｅ４１～Ｅ４４ 空間領域
Ｆ１～Ｆ８ 空間領域
Ｇ１～Ｇ８ 空間領域
ＣＬ１１ 切断ライン
ＣＬ２１ 切断ライン
ＣＬ４１，ＣＬ４２ 切断ライン
ＣＬ５１ 切断ライン
ＣＬ７１，ＣＬ７２，ＣＬ７３ 切断ライン
ＣＬ８１ 切断ライン
ＣＬ９１ 切断ライン
ＣＬ１０１ 切断ライン
ＬＦ１０，ＬＦ１１ リードフレーム
ＬＦ２０，ＬＦ２１ リードフレーム
ＬＦ３０ 中間リードフレーム
ＬＦ３０ａ～ＬＦ３０ｄ リード部分
ＬＦ４０，ＬＦ４１，ＬＦ４２ リードフレーム
ＬＦ４０ａ リード部分
ＬＦ４０ｂ リード部分
ＬＦ５０，ＬＦ５１ リードフレーム
ＬＦ６０ 中間リードフレーム
ＬＦ７０，ＬＦ７１，ＬＦ７２，ＬＦ７３ リードフレーム
ＬＦ８０ リードフレーム
ＬＦ９０ 中間リードフレーム
ＬＦ１００，ＬＦ１０１ リードフレーム
ＰＫＧ１ パッケージ（半導体装置）
ＰＫＧ２ パッケージ
ＰＫＧ３ パッケージ
ＰＫＧ４ パッケージ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】