IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ NLTテクノロジー株式会社の特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024060759
(43)【公開日】2024-05-07
(54)【発明の名称】撮像装置
(51)【国際特許分類】
   H01L 27/146 20060101AFI20240425BHJP
【FI】
H01L27/146 C
H01L27/146 D
【審査請求】未請求
【請求項の数】12
【出願形態】OL
(21)【出願番号】P 2022168241
(22)【出願日】2022-10-20
(71)【出願人】
【識別番号】303018827
【氏名又は名称】Tianma Japan株式会社
(74)【代理人】
【識別番号】110001678
【氏名又は名称】藤央弁理士法人
(72)【発明者】
【氏名】奈良 修平
【テーマコード(参考)】
4M118
【Fターム(参考)】
4M118AA05
4M118AB01
4M118BA05
4M118CA03
4M118CA05
4M118CA06
4M118CB06
4M118CB11
4M118CB14
4M118EA14
4M118FA38
4M118FB03
4M118FB08
4M118FB09
4M118FB13
4M118FB16
4M118FB24
4M118GB11
4M118GB15
4M118HA26
(57)【要約】
【課題】撮像装置のノイズを低減する。
【解決手段】撮像装置は、基板と、基板上のフォトダイオード半導体層と、フォトダイオード半導体層を挟む上部電極及び下部電極と、基板を最下層として上部電極より上層の遮光性配線とを含む。フォトダイオード半導体層は、第1半導体層と、第1半導体層と下部電極との間の第2半導体層とを含む。フォトダイオード半導体層は、平面視において遮光性配線に覆われた領域において、第1半導体層が除かれた凹部を含む。平面視において凹部と重なる領域から、上部電極が除外されている。平面視において凹部と重なる領域に、第2半導体層の一部及び下部電極の一部が存在する。
【選択図】図3B
【特許請求の範囲】
【請求項1】
撮像装置であって、
基板と、
前記基板上の、フォトダイオード半導体層と、
前記フォトダイオード半導体層を挟む上部電極及び下部電極と、
前記基板を最下層として、前記上部電極より上層の遮光性配線と、
を含み、
前記フォトダイオード半導体層は、
第1半導体層と、
前記第1半導体層と前記下部電極との間の第2半導体層と、
を含み、
前記フォトダイオード半導体層は、平面視において前記遮光性配線に覆われた領域において、前記第1半導体層が除かれた、凹部を含み、
前記平面視において前記凹部と重なる領域から、前記上部電極が除外され、
前記平面視において前記凹部と重なる領域に、前記第2半導体層の一部及び前記下部電極の一部が存在する、
撮像装置。
【請求項2】
請求項1に記載の撮像装置であって、
前記フォトダイオード半導体層は、前記第1半導体層及び前記第2半導体層の間に、第3半導体層を含み、
前記凹部の底面は前記第3半導体層の一部で構成されている、
撮像装置。
【請求項3】
請求項2に記載の撮像装置であって、
前記第3半導体層は、前記凹部の一部を構成する凹部を有する、
撮像装置。
【請求項4】
請求項1に記載の撮像装置であって、
前記遮光性配線は、前記上部電極を介して前記フォトダイオード半導体層に対してバイアス電位を与えるバイアス線である、
撮像装置。
【請求項5】
請求項1に記載の撮像装置であって、
前記遮光性配線は、前記平面視において前記第2半導体層の端を横切り、
前記凹部の端は、平面視において前記第2半導体層の端と一致する、
撮像装置。
【請求項6】
請求項1に記載の撮像装置であって、
前記遮光性配線は、前記第2半導体層の端に沿って延び、前記端を覆い、
前記凹部は前記端に沿って延び、
前記凹部の端は、平面視において前記第2半導体層の端と一致する、
撮像装置。
【請求項7】
請求項1に記載の撮像装置であって、
前記上部電極を覆う、前記上部電極と相似又は合同なパターン形状の絶縁層をさらに含む、
撮像装置。
【請求項8】
請求項1に記載の撮像装置であって、
前記遮光性配線の幅は、前記凹部の幅より小さく、
前記平面視において、前記遮光性配線の幅を画定する両端が前記凹部内に存在するように、前記遮光性配線は前記凹部の一部を覆う、
撮像装置。
【請求項9】
請求項1に記載の撮像装置であって、
前記遮光性配線は前記フォトダイオード半導体層からの信号を伝送するデータ線である、
撮像装置。
【請求項10】
請求項1に記載の撮像装置であって、
前記下部電極に接続されているトランジスタをさらに含み、
前記平面視において、前記凹部は、前記トランジスタと前記下部電極とのコンタクト部の少なくとも一部を覆う、
撮像装置。
【請求項11】
請求項5に記載の撮像装置であって、
前記凹部の底面は、前記第2半導体層の前記端に向かって段階的に低くなっている、
撮像装置。
【請求項12】
請求項1に記載の撮像装置であって、
前記フォトダイオード半導体層からの信号を伝送するデータ線をさらに含み、
前記遮光性配線は、前記上部電極を介して前記フォトダイオード半導体層に対してバイアス電位を与えるバイアス線であり、
前記データ線及び前記バイアス線は共通方向に沿って延び、
前記データ線は、前記バイアス線より下層側に配置されている、
撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、撮像装置に関する。
【背景技術】
【0002】
例えばP-N接合又はP-I-N接合を有するフォトダイオードを搭載した撮像素子では、P側に負電圧を、N側に正電圧を印加した逆バイアス状態で保持することで、入射光から生成された電荷を効果的にドリフトさせる。ドリフトした電荷は検出回路によって電気信号として読み出される。この撮像素子を1次元又は2次元に配列することで、光信号から像を出力する撮像装置として活用することができる。
【0003】
このような撮像装置は、例えば、X線センサのFlat Panel Detector(FPD)として使用される。X線センサに利用されるFPDは、一般に、直接変換型と間接変換型に分類される。直接変換型のFPDは、アモルファスセレンやCdTe等によりX線を直接電気信号に変換する光電変換素子を使用する。間接変換型のFPDは、X線検出パネルにX線を光、例えば可視光や紫外光に変換する蛍光体(シンチレータ)と、光を電気信号に変換するフォトダイオードアレイを用いている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第11024665号
【発明の概要】
【発明が解決しようとする課題】
【0005】
撮像素子又は撮像素子を使用する撮像装置の感度特性の指標として、SN比が用いられる。高SN比を実現するためには、高感度化やノイズの低減が求められる。
【課題を解決するための手段】
【0006】
本開示の一態様の撮像装置は、基板と、前記基板上の、フォトダイオード半導体層と、前記フォトダイオード半導体層を挟む上部電極及び下部電極と、前記基板を最下層として、前記上部電極より上層の遮光性配線と、を含む。前記フォトダイオード半導体層は、第1半導体層と、前記第1半導体層と前記下部電極との間の第2半導体層と、を含む。前記フォトダイオード半導体層は、平面視において前記遮光性配線に覆われた領域において、前記第1半導体層が除かれた、凹部を含む。前記平面視において前記凹部と重なる領域から、前記上部電極が除外されている。前記平面視において前記凹部と重なる領域に、前記第2半導体層の一部及び前記下部電極の一部が存在する。
【発明の効果】
【0007】
本開示の一態様によれば、撮像装置のノイズを改善できる。
【図面の簡単な説明】
【0008】
図1】実施形態のイメージセンサの構成を示したブロック図である。
図2】実施形態のイメージセンサの画素の等価回路を示した回路図である。
図3A】画素、ゲート線、データ線、及びバイアス線を含む構造を模式的に示す平面図である。
図3B図3AのIIIB-IIIB´切断線における断面図を示す。
図3C】画素、ゲート線、データ線及びバイアス線を含む構造例を模式的に示す他の平面図である。
図3D図3CのIIID-IIID´切断線における断面図を示す。
図4A】製造方法における工程での絶縁基板上の積層構造を模式的に示す。
図4B】製造方法における工程での絶縁基板上の積層構造を模式的に示す。
図4C】製造方法における工程での絶縁基板上の積層構造を模式的に示す。
図4D】製造方法における工程での絶縁基板上の積層構造を模式的に示す。
図4E】製造方法における工程での絶縁基板上の積層構造を模式的に示す。
図4F】製造方法における工程での絶縁基板上の積層構造を模式的に示す。
図4G】製造方法における工程での絶縁基板上の積層構造を模式的に示す。
図5A】画素、ゲート線、データ線及びバイアス線を含む他の構造例を模式的に示す平面図である。
図5B図5AのVB-VB´切断線における断面図を示す。
図6】画素、ゲート線、データ線及びバイアス線を含む他の構造例を模式的に示す平面図である。
図7】画素を含む領域の断面図である。
図8】画素を含む領域の断面図である。
図9A】画素、ゲート線、データ線及びバイアス線を含む他の構造例を模式的に示す平面図である。
図9B図9AにおけるIXB-IXB´切断線での断面図を示す。
図10A】画素、ゲート線、データ線及びバイアス線を含む他の構造例を模式的に示す平面図である。
図10B図10AにおけるXB-XB´切断線での断面図を示す。
図11A】画素、ゲート線、データ線及びバイアス線を含む他の構造例を模式的に示す平面図である。
図11B図11AにおけるXIB-XIB´切断線での断面図を示す。
図12】画素、ゲート線、データ線及びバイアス線を含む他の構造例を模式的に示す平面図である。
【発明を実施するための形態】
【0009】
以下において、本開示の実施形態を、図面を参照して詳細に説明する。各図面における各構成要素の大きさや縮尺は、図の視認性を確保するために適宜変更して記載している。また、各図面におけるハッチングは、各構成要素を区別するためのものであり、必ずしも切断面を意味するものではない。また、スイッチング素子あるいは増幅素子として用いられる非線形素子についてトランジスタという呼称を用いるが、トランジスタはThin Film Transistor(TFT)を含む。
【0010】
本明細書の一実施形態は、撮像素子である。本開示の撮像素子は、例えば撮像装置に使用することができ、医療、産業用非破壊検査分野における放射線撮影装置等に利用可能である。撮像素子により検出される光は、任意の周波数を有する電磁波であり、赤外線や可視光のほか、X線を含むことができる。
【0011】
例えばP-N接合又はP-I-N接合を有するフォトダイオードを搭載した撮像素子では、一般に、P側に負電圧を、N側に正電圧を印加した逆バイアス状態で保持することで、入射光から生成された電荷を効果的にドリフトさせる。逆バイアスに保持するためには、P側とN側に別々の電位を印加する必要があるため、それぞれ電極または配線が必要になる。
【0012】
フォトダイオードのP側またはN側のうちどちらかは、光が入射される窓層になる。しかし逆バイアス保持期間中、配線層などで覆われるとフォトダイオード部は影となるため光電変換には寄与しない。
【0013】
撮像素子の感度特性の指標として、SN比が用いられる。高SN比を実現するためには、高感度化やノイズの低減が求められる。P層-N層間にはその面積に応じた接合容量が存在するが、逆バイアス状態で保持すると容量に比例したkTCノイズが生じ、映像品質を低下させる。この接合容量およびkTCノイズは、配線層に覆われているかどうかに関わらない。したがって、配線層で覆われた領域は、他の領域と比べ、撮像素子として得られる効果よりもノイズの悪影響が大きいと考えられる。
【0014】
本明細書の一実施形態は、例えばP-N層またはP-I-N層からなるフォトダイオードの半導体層の、配線が架かる領域において、上層の不純物ドープ半導体層(例えばp-aSi層)を部分的にエッチングして除去し、接合状態を解除する。接合状態がなくなった領域面積に比例してkTCノイズが低減し、画像品質は改善する。また、フォトダイオード半導体層を跨ぐ配線層の段切れを防ぎ、歩留まりを改善させる。
【0015】
kTCノイズは画素の容量に比例するが、その大部分はフォトダイオードの接合容量に起因する。そして接合容量は、対向するP層とN層の面積に比例するため、上層側に位置する層をエッチングで除去することで、接合容量は削減され、kTCノイズも減る。
【0016】
P層とN層が対向することで生じた電界によって、光で生成した電荷をドリフトさせているため、受光領域でエッチングすると撮像素子としての本来の効果が損なわれてしまう。そのため、配線に覆われ影となった領域において接合状態を解除することで、光電変換効率の低下を抑制する。
【0017】
またフォトダイオードは効果的に光吸収するため、厚く成膜するのが一般的だが、上層の配線にとっては、下層の段差が高くなるため段切れを生じやすい。そこでフォトダイオード半導体層の上層側のみを部分的に除去することで、配線にとってはステップが形成され、段差部での落差が小さくなる。そのため段差被覆性が改善し、段切れの頻度を抑制できる。
【0018】
フォトダイオード半導体層に使用される典型的な材料はアモルファスシリコンである。本実施形態の特徴は、アモルファスシリコンと異なる半導体材料を使用したフォトダイオードに対しても適用することができる。
【0019】
なお本明細書中ではP-N層またはP-I-N層からなるフォトダイオード半導体層を一実施形態として説明しているが、フォトダイオード半導体層は例えばP-I層やI-N層などと表現可能なショットキーフォトダイオード半導体層や、P、I、N層のいずれかを4層以上積層して形成したアバランシェフォトダイオード半導体層に対しても適用することができる。
【0020】
<実施形態1>
[イメージセンサの構成]
図1は、本明細書の一実施形態に係る撮像装置である、イメージセンサの構成例を示したブロック図である。イメージセンサ10は、センサ基板11と制御回路を含む。制御回路は、駆動回路14、信号検出回路16、主制御回路18を含む。
【0021】
センサ基板11は、絶縁基板(たとえばガラス基板)と、絶縁基板上に画素13が縦横のマトリクス状に配置された検出領域12を含む。画素13は、フォトディテクタであるフォトダイオードを含む基板上の素子である。なお、画素13のレイアウトは図1に示すマトリクスレイアウトに限定されず、例えば、一列の画素13からなるラインレイアウトでもよい。X線イメージセンサの例において、検出領域12には、検出光である放射線を受けて蛍光を発するシンチレータが配置される。
【0022】
画素13は、図1における縦方向に延び横方向に配列された複数のデータ線106と、横方向に延び縦方向に配列された複数のゲート線(走査線)105との各交点に配置されている。画素13は、それぞれ、図1の縦方向に延び横方向に配列されたバイアス線107に接続されている。図1において、一つの画素、一つのデータ線、一つのゲート線及び一つのバイアス線のみが、それぞれ、符号13、106、105及び107で指示されている。
【0023】
データ線106は、それぞれ、異なる画素列に接続されている。ゲート線105は、それぞれ、異なる画素行に接続されている。データ線106は信号検出回路16に接続され、ゲート線は駆動回路14に接続される。バイアス線107は、共通バイアス線108に接続されている。共通バイアス線108のパッド109にバイアス電位が与えられる。駆動回路14は、画素13による光検出のため、画素13のゲート線105を駆動する。信号検出回路16は、データ線それぞれからの信号を検出する。主制御回路18は、駆動回路14及び信号検出回路16を制御する。
【0024】
[画素の回路構成]
図2は一つの画素13の等価回路を示した回路図である。画素13は、光電変換素子であるフォトダイオード121と、スイッチング素子である薄膜トランジスタ(TFT)122とを含む。薄膜トランジスタ122のゲート端子は、ゲート線105に接続され、ドレイン端子はデータ線106に接続され、ソース端子はフォトダイオード121のカソード端子に接続されている。図2の例において、フォトダイオード121のアノード端子は、バイアス線107に接続されている。
【0025】
薄膜トランジスタ122は、例えば、酸化物半導体薄膜トランジスタである。酸化物半導体の例は、IGZO(InGaZnO)やZnOである。本明細書の一実施形態において、薄膜トランジスタ122の導電型はN型である。
【0026】
画素13は、さらに、フォトダイオード121の不図示の接合容量を含む。接合容量は、回路的には、フォトダイオード121と並列に、薄膜トランジスタ122及びバイアス線107に接続される。X線の撮像装置として用いられるイメージセンサ10は、フォトダイオード121への光の照射量に対応する信号電荷を、画素13の容量成分に蓄積する。
【0027】
主制御回路18は、画素13に配置された薄膜トランジスタ122を導通させ、画素13の容量成分に蓄積された電荷を外部に取り出すことにより、信号を読み出す。具体的には、駆動回路14は、ゲート線105を順次選択し、薄膜トランジスタ122を導通状態とするパルスを印加する。フォトダイオード121のアノード端子はバイアス線107に接続されており、データ線106には、信号検出回路16によりリファレンス電位が印加される。そのため、フォトダイオード121にはバイアス線107のバイアス電位とリファレンス電位との差分電圧が充電される。一般に、この差分電圧は、アノード電位に対しカソード電位の方が高くなる逆バイアス電圧に設定される。
【0028】
フォトダイオード121を、この逆バイアス電圧にまで再充電するために必要な電荷は、フォトダイオード121に照射された光量に依存する。信号検出回路16は、フォトダイオード121が逆バイアスまで再充電される際に流れる電流を積分することで、信号電荷を読み出す。
【0029】
信号電荷の読出しにおいて、薄膜トランジスタ122のデータ線106に接続される端子の電圧は、フォトダイオード121に接続されている端子の電圧以上である。信号電荷の検出において、薄膜トランジスタ122のデータ線106に接続される端子がドレインであり、フォトダイオード121に接続されている端子がソースである。なお、画素13は、図2に示す構成要素に不図示の追加構成要素、例えば追加の薄膜トランジスタを含んでもよい。
【0030】
[画素構造例]
以下において、画素13のデバイス構造のいくつかの例を説明する。図3Aは、画素13、ゲート線105、データ線106、及びバイアス線107を含む構造例を模式的に示す平面図である。図3Aにおいて、データ線106は縦方向(Y方向)に延び、ゲート線105は横方向(X方向)に延びており、その交差位置に薄膜トランジスタ122が配置されている。
【0031】
画素13は、下部電極301及び上部電極305を含む。図3Aの構成例において、上部電極305の全域が、平面視において(積層方向において見て)、下部電極301と重なっている。つまり、平面視において、上部電極305の全域が、下部電極301の領域内に含まれている。
【0032】
フォトダイオード121は、例えばP-N層またはP-I-N層からなるフォトダイオード半導体層と、それを挟む上部電極及び下部電極を含む。図3Aの構成例に上部電極305とフォトダイオード121のアモルファスシリコン層の平面視での外径は一致してもよく、上部電極305と、半導体層の平面視でも外形は一致していない、例えば、上部電極305の面積が小さくてもよい。下部電極301におけるフォトダイオード半導体層と接触する部分が、フォトダイオード121の下部電極を構成する。
【0033】
画素13は、薄膜トランジスタ122、及びバイアス線107を含む。薄膜トランジスタ122は、ゲート電極251、島状の半導体部252、ソース電極253及びドレイン電極254を含む。
【0034】
バイアス線107は、図3Aの縦方向(Y方向)において延びている。バイアス線107は、上部電極305より上層であり、複数の画素13の上部電極305それぞれに、コンタクト部323を介して接続されている。バイアス線107は、上部電極305の上を、上部電極305の端から反対側の端まで通過している。バイアス線107は、バイアス電位を伝送し、フォトダイオード121の上部電極305にバイアス電位を与える。
【0035】
図3Aの構成例において、下部電極301及び上部電極305は、平面視において、ゲート線105及びデータ線106と重なることなく、それらから離間している。下部電極301及び上部電極305も、平面視において、半導体部252と重なることなく、それから離間している。なお、図3Aは画素構造の一例を示すものであって、画素13は他の構造を有することができる。
【0036】
図3Bは、図3AのIIIB-IIIB´切断線における断面図を示す。なお、以下において、図面において一部要素の符号が省略されていることがある。図3Bを参照して、薄膜トランジスタ122は、絶縁性の基板271上に形成されているゲート電極251、ゲート電極251上のゲート絶縁層272、ゲート絶縁層272上の半導体部252を含む。二つの層の関係は、基板271に近い層が下層、基板271から遠い層を上層と呼ぶ。
【0037】
図3Aに示すように、ゲート電極251は、横方向(X方向)に延びるゲート線105から上方向に突出する。ゲート電極251及びゲート線105は絶縁基板(絶縁層)271上に形成され、それらは同一の導体層に含まれる。なお、絶縁基板271とゲート電極251及びゲート線105との間に、シリコン絶縁層が存在してもよい。
【0038】
同一導体層に含まれている連続する又は分離された導体部は、同一絶縁層上に、当該絶縁層と直接接触して、同一材料で構成されている。製造において、同一導体層の導体部は同一工程において形成される。導体層は、単一層構造又は積層構造を有し得る。
【0039】
本構成例において、薄膜トランジスタ122は、ボトムゲート構造を有しており、ゲート電極251は、半導体部252の下側に存在する。薄膜トランジスタ122は、さらに、ゲート絶縁層272上のソース電極253及びドレイン電極254を含む。ソース電極253及びドレイン電極254は、同一の導体層に含まれる。なお、薄膜トランジスタはトップゲート構造であってもよい。
【0040】
フォトダイオード121の電荷の検出におけるキャリアの流れに応じて、電極253はソース電極となり、電極254はドレイン電極となる。ソース電極253及びドレイン電極254は、それぞれ、導体膜の半導体部252と平面視において重なる。ソース電極253及びドレイン電極254は、それぞれ、半導体部252に直接接触している。島状の半導体部252の側面、及び、上面の一部に接するようにソース電極253及びドレイン電極254が形成されている。
【0041】
ゲート絶縁層272は、ゲート電極251の全面を覆うように形成されている。ゲート絶縁層272は、ゲート電極251と半導体部252との間に形成されている。第1層間絶縁層273は、薄膜トランジスタ122の全体を覆う。具体的には、第1層間絶縁層273は、半導体部252の上面、及び、ソース電極253及びドレイン電極254の上面を覆っている。
【0042】
基板271は、例えば、ガラス又は樹脂で形成されている。ゲート電極251は導体であり、Al、Mo、Cr、Ti、Cu等の金属、それらの合金、又はそれらの積層体で形成することができる。ゲート絶縁層272は、例えば、SiNxOyで記載される絶縁材料(x、yは0を含む)、又はAl23等の絶縁材料で形成されてよく、それらの積層体であってもよい。
【0043】
半導体部252を構成する半導体は、例えば、酸化物半導体である。酸化物半導体は、例えば、In、Ga、およびZnの少なくともいずれかを含み、その例は、アモルファスInGaZnO(a-InGaZnO)や微結晶InGaZnOである。半導体は、例えば、アモルファスシリコン又はポリシリコンでもよい。
【0044】
ソース電極253及びドレイン電極254は、それぞれ導体であり、例えば、Al、Mo、Cr、Ti、Cu等の金属、それらの合金、又はそれらの積層体で形成することができる。第1層間絶縁層273は、無機又は有機絶縁体である。第1層間絶縁層273は、例えば、SiNxOyで記載される絶縁材料(x、yは0を含む)、又はAl23等の絶縁材料で構成されてよく、それらの積層体であってもよい。
【0045】
下部電極301は、第1層間絶縁層273のビアホール内のコンタクト部227を介して、薄膜トランジスタ122のソース電極253を含む導体膜に接続されている。下部電極301は、導体であり、例えば、Al、Mo、Cr、Ti、Cu等の金属、それらの合金、又はそれらの積層体で形成することができる。
【0046】
フォトダイオード121は、下部電極301及び上部電極305の間の光電変換部と、当該光電変換部と接触している下部電極301及び上部電極305の部分で構成されている。図3Bに示すフォトダイオード121の例は、PINダイオードである。PINダイオードは、膜厚方向に広い空乏層が形成されることにより、効率的に光を検出することができる。上部電極305はシンチレータからの光に対して透明な電極であり、例えば、ITOである。
【0047】
フォトダイオード121の光電変換部は、下部電極301上のN型アモルファスシリコン層(膜)202(第2半導体層)、N型アモルファスシリコン層202上の真性アモルファスシリコン層(膜)203(第2又は第3半導体層)、真性アモルファスシリコン層203上のP型アモルファスシリコン層(膜)204(第1半導体層)を含む。本例において、フォトダイオード半導体層は、積層された三つの半導体層202、203、204で構成されている。N型アモルファスシリコン層及びP型アモルファスシリコン層は、不純物ドープ半導体層の例である。なお、N型アモルファスシリコン層202とP型アモルファスシリコン層204との位置が逆でもよい。
【0048】
N型アモルファスシリコン層202は、例えば、リンがドープされた水素化アモルファスシリコンで構成される。P型アモルファスシリコン層204は、例えば、ホウ素がドープされた水素化アモルファスシリコンで構成される。なお、N型アモルファスシリコン層及びP型アモルファスシリコン層を、単にN層及びP層と呼ぶことがある。
【0049】
本構成例において、N型アモルファスシリコン層202は、下部電極301に直接接触している。上部電極305はP型アモルファスシリコン層204上に形成されている。本構成例において、上部電極205はP型アモルファスシリコン層204に直接接触している。検出する光は、上部電極305側からフォトダイオード121に入射する。なお、N型アモルファスシリコン層202とP型アモルファスシリコン層204の位置が逆でもよく、真性アモルファスシリコン層203が省略されてもよい。
【0050】
第2層間絶縁層275が、下部電極301、シリコン層202-204、及び上部電極305を覆うように形成されている。第2層間絶縁層275は、無機又は有機絶縁体である。第2層間絶縁層275は、例えば、SiNxOy(x、yは0を含む)、又はアクリル樹脂、フェノール樹脂若しくはエポキシ樹脂で形成でき、またはそれらの積層体であってもよい。
【0051】
バイアス線107及びデータ線106が、第2層間絶縁層275上に形成されている。本例において、バイアス線107及びデータ線106は、第2層間絶縁層275に直接接触している。データ線106は、第2層間絶縁層275及び第1層間絶縁層273のビアホール内のコンタクト部228を介して、薄膜トランジスタ122のドレイン電極254を含む導体膜に接続されている。
【0052】
バイアス線107は、第2層間絶縁層275のビアホールに形成されているコンタクト部323によって、上部電極305に接続されている。バイアス線107及びデータ線106は、導体であり、例えば、Al、Mo、Cr、Ti、Cu等の金属、それらの合金、又はそれらの積層体で形成することができる。バイアス線107は、フォトダイオード121が光電変換を行う光に対して遮光性(非透明)である。データ線106は、ITO等の透過材料で形成されてもよい。遮光性金属材料は、好ましい特性を有する様々な材料を含み、設計の幅が広がる。
【0053】
データ線106、バイアス線107及び第2層間絶縁層275を覆うようにパッシベーション層276が形成されている。パッシベーション層276は、検出領域12の全域を覆う。パッシベーション層276は、無機又は有機絶縁体である。パッシベーション層276は、例えば、SiNxOy(x、yは0を含む)、又はアクリル樹脂、フェノール樹脂若しくはエポキシ樹脂で形成でき、またはそれらの積層体であってもよい。
パッシベーション層276上に不図示のシンチレータが配置される。
【0054】
不図示のシンチレータは、検出領域12の全域を覆う。シンチレータは、放射線に励起されることにより発光する。具体的には、シンチレータは、入射したX線をフォトダイオード121が検出する波長の光に変換する。フォトダイオード121は、シンチレータからの光に応じて、信号電荷を生成し、画素13の容量成分に蓄積する。
【0055】
本明細書の一実施形態において、フォトダイオード半導体層の上層側部分に、凹部210Aが形成されている。凹部210Aにおいて、平面視において、P型アモルファスシリコン層204の一部が除去されている。図3Bの例においては、積層方向において真性アモルファスシリコン層203の一部も除去されている。真性アモルファスシリコン層203は除去されていなくてもよい。平面視において、凹部210Aと重なる領域から上部電極305は除外されており、存在しない。つまり、凹部210Aは、上部電極305が覆う範囲の外側に形成されている。
【0056】
凹部210Aにおいて、積層方向において、上部電極305の全て及びP型アモルファスシリコン層204の全てが除去されており、真性アモルファスシリコン層203の一部が除去されている。凹部210Aは、バイアス線107の長手方向(Y方向)に沿って延び、短手方向において対向する二つの内側面を有する。
【0057】
内側面は、上部電極305の側面、P型アモルファスシリコン層204の側面及び真性アモルファスシリコン層203の凹部の内側面の積層で構成されている。凹部210Aの底面は、真性アモルファスシリコン層203の上面の一部で構成されている。真性アモルファスシリコン層203に凹部を形成することで、P型アモルファスシリコン層204を確実に除去できる。
【0058】
言い換えると、凹部210A内において、上部電極305の側面及びP型アモルファスシリコン層204の側面が露出している。また、真性アモルファスシリコン層203の凹部の内側面及び真性アモルファスシリコン層203の上面の一部(凹部の底面)が露出している。なお、凹部210Aは、第2層間絶縁層275で埋められている。
【0059】
凹部210Aの少なくとも一部は、平面視において、バイアス線107に覆われている。図3Bに示す例において、バイアス線107の左右端は、凹部210Aの左右端(左右の内側壁)と一致している。凹部210Aの幅、つまり、図3Bにおける横方向のサイズは、バイアス線107の幅より小さくとも大きくともよい。また、凹部210Aとバイアス線107の左右端の一方のみが平面視において一致し、他方がずれていていてもよい。平面視において、バイアス線107の左右端の双方が凹部210A内に位置してもよく、双方又は一方のみが凹部210A外に位置してもよい。
【0060】
図3Bの例において、P-I-N層からなる厚いアモルファスシリコン層(フォトダイオード半導体層)の、バイアス線107が覆う領域において、上層のドープシリコン層(図3BにおいてP型アモルファスシリコン層204)が部分的に除去されている。kTCノイズの大部分は、フォトダイオード121の接合容量に起因する。そして接合容量は、対向するP層とN層の面積に比例するため、上層側に位置する層を除去することで、接合容量は削減され、kTCノイズが減少する。
【0061】
凹部210Aの少なくとも一部または全部は、非透過のバイアス線107の下層に形成され、バイアス線107により覆われている。そのため、凹部210Aを形成することによる光電変換効率の低下を抑制できる。図3Bに示す例において、積層方向において真性アモルファスシリコン層203の一部が残され、その上面が凹部210Aの底面を形成する。これにより、真性アモルファスシリコン層203の全て、さらには、下層のN型アモルファスシリコン層202も除去する構成と比較して、凹部210Aを浅くすることができる。浅い凹部210Aは、深い凹部のためにバイアス線の落差が大きくなり、例えば断線などバイアス線107の形状に望ましくない影響を与える可能性を、低減できる。
【0062】
図3Cは、画素13、ゲート線105、データ線106及びバイアス線107を含む構造例を模式的に示す他の平面図である。図3Cにおいて、バイアス線107の外形のみが破線で示されており、バイアス線107の下側の凹部210A、210B及び真性アモルファスシリコン層203が、バイアス線107を透過して描かれている。他の部分は、図3Aと同様である。
【0063】
図3Cにおいて、コンタクト部323を挟む二つの凹部210A、210Bが存在する。なお、一方の凹部210は省略されていてもよい。図3Bを参照して説明したように、凹部210A、210Bにおいて、P型アモルファスシリコン層204が除去され、真性アモルファスシリコン層203が露出している。
【0064】
凹部210A、210Bのそれぞれは、バイアス線107と重なるように、図3CにおけるY方向に延びている。本例において、凹部210A、210Bの幅(X方向のサイズ)はバイアス線107の幅と一致し、それらの両端は、平面視において一致している。凹部210BのY方向の端(図3Cにおける上側端)は、フォトダイオード半導体層の端215Bと一致している。凹部210AのY方向の端(図3Cにおける下側端)は、上部電極305及びフォトダイオード121のフォトダイオード半導体層の端215Aと一致している。
【0065】
このように、バイアス線107は、平面視においてN型アモルファスシリコン層202の一つの端部(図3Cにおける上側)を横切り、凹部210Aの一部は、平面視においてその端部と重なる。また、バイアス線107は、平面視においてN型アモルファスシリコン層202の他の一つの端部(図3Cにおける下側)を横切り、凹部210Bの一部は、平面視においてその端部と重なる。
【0066】
図3Dは、図3CのIIID-IIID´切断線における断面図を示す。バイアス線107は、コンタクト部323を介して上部電極305と接続されている。二つの凹部210A、210Bは、それぞれ、フォトダイオード半導体層の端、つまり、残されているN型アモルファスシリコン層202及び真性アモルファスシリコン層203の端215A、215Bに達している。図3Dにおいて、フォトダイオード半導体層の左右端215A、215Bの上側が部分的に除去され、左右端215A、215Bは、凹部210A、210B内に存在する。
【0067】
図3Dにおいて、凹部210A、210Bが形成されている部分のフォトダイオード121厚み、つまり、フォトダイオード半導体層の端の厚みD2は、凹部210A、210Bが形成されておらず、P型アモルファスシリコン層204が残されているコンタクト部323近傍の厚みD1より小さい。
【0068】
フォトダイオード半導体層は、効果的に光吸収するために、厚く成膜される。そのため、フォトダイオード半導体層の端において、フォトダイオード半導体層に架かるバイアス線107にとって、その下側の段差が高くなる。これにより、バイアス線107の段切れが生じやすい。フォトダイオード半導体層の上層側のみを部分的に除去して凹部210A、210Bを形成することで、バイアス線107にとってステップが形成され、フォトダイオード半導体層端での段差が小さくなる。そのため段差被覆性が改善し、バイアス線107の段切れの頻度を抑制できる。
【0069】
なお、設計によっては、フォトダイオード半導体層の凹部において、真性アモルファスシリコン層が、積層方向において全除去されていてもよい。
【0070】
[製造方法例]
以下において、センサ基板11(画素13)の製造方法の例を説明する。図4Aから4Gは、製造方法における異なる工程での絶縁基板271上の積層構造を模式的に示す。図4Aを参照して、製造方法は、絶縁基板271上にゲート電極251(図4Aで不図示のゲート線を含む)を、例えばスパッタ及びエッチングにより形成し、さらに、絶縁基板271のゲート電極251を覆うように、ゲート絶縁層272を例えばCVD(Chemical Vapor Deposition)により形成する。次に、半導体部252を例えばスパッタ又はCVD及びエッチングにより形成し、さらに、ソース電極253及びドレイン電極254を例えばスパッタ及びエッチングにより形成する。
【0071】
図4Bを参照して、製造方法は、TFTを覆うように第1層間絶縁層273を例えばCVDにより成膜して、エッチングによりコンタクト用のホールを形成する。次に、下部電極301を含む金属層401を例えばスパッタにより形成する。コンタクト部227が、第1層間絶縁層273のホールを埋めて、ソース電極253と直接接触する。
【0072】
図4Cを参照して、製造方法は、N型アモルファスシリコン層402、真性アモルファスシリコン層403及びP型アモルファスシリコン層404を積層する。N型アモルファスシリコン層402の形成は、例えば、CVDによりアモルファスシリコン層を形成した後に、リンをドープする。P型アモルファスシリコン層404の形成は、例えば、CVDによりアモルファスシリコン層を形成した後に、ホウ素をドープする。これらアモルファスシリコン層402、403、404の一部が、フォトダイオード121に含まれる。
【0073】
次に、製造方法は、P型アモルファスシリコン層404上に、上部電極305を例えばスパッタ及びエッチングにより形成する。フォトダイオード121の凹部210A、210Bを形成するため、上部電極305はエッチング除去された部分の開口を有している。
【0074】
図4Dを参照して、製造方法は、上部電極305をマスクとして使用して、エッチングにより、P型アモルファスシリコン層404の一部及び、真性アモルファスシリコン層403の一部を除去する。または上部電極305の上層にパターン形成された、不図示のフォトレジストをマスクとして使用してもよい。P型アモルファスシリコン層404の除去部分は、積層方向において完全に除去される。真性アモルファスシリコン層403の除去部分は、積層方向における一部である。なお、図4Dに示す例において、上部電極305の幅と、残されたP型アモルファスシリコン層404および真性アモルファスシリコン層403の残された内面側の幅は一致しているが、幅が一致していなくてもよい。
【0075】
図4Eを参照して、製造方法は、フォトリソグラフィを使用したエッチングにより、真性アモルファスシリコン層403、N型アモルファスシリコン層402及び金属層401の不要な部分を除去して、下部電極301及びフォトダイオード121のアモルファスシリコン層202、203及び204を形成する。
【0076】
図4Fを参照して、製造方法は、フォトダイオード121及び第1層間絶縁層273を覆うように、第2層間絶縁層275を例えばCVDにより形成する。図4Gを参照して、製造方法は、第2層間絶縁層275にエッチングによりコンタクト用のホールを形成した後、例えば、スパッタ及びエッチングによってバイアス線107及びデータ線106を形成する。データ線106は、コンタクト部228を介してドレイン電極254に接続される。バイアス線107は、図4Gにおいて不図示のコンタクト部323を介して上部電極305に接続される。次に、製造方法は、例えば検出領域12全域を覆うように、CVDによってパッシベーション層276を形成する。
【0077】
<実施形態2>
検出領域12の他の構造例を説明する。図5Aは、画素13、ゲート線105、データ線106及びバイアス線107を含む他の構造例を模式的に示す平面図である。図5Aにおいて、バイアス線107の外形のみが破線で示されており、バイアス線107の下側の凹部210C、210D、及び真性アモルファスシリコン層203が、バイアス線107を透過して描かれている。以下において、図3Aから3Dを参照して説明した構成との相違点を主に説明する。
【0078】
図5Aに示す構造例のバイアス線107の位置が、図3Aに示す位置と異なる。図5Aに示す構造例において、バイアス線107は、フォトダイオード(半導体層)121の右端216に沿って、右端216を覆うようにY方向において延びている。コンタクト部323をY方向において挟む二つの凹部210C、210Dが、バイアス線107の下層側に形成されている。なお、凹部210C、210Dの一方が省略されていてもよい。平面視において、凹部210C、210Dと重なる領域から、上部電極305は除外され、存在しない。凹部210C、210Dは、上部電極305が覆う範囲の外側に形成されている。
【0079】
凹部210Cの長手方向(Y方向)の一端は、フォトダイオード半導体層の端215Aと一致し、また、短手方向(X方向)の一端は、フォトダイオード半導体層の端216と一致している。このように、凹部210Cの一部は、平面視においてフォトダイオード半導体層の端215Aと重なり、他の一部は端216と重なる。
【0080】
凹部210Dの長手方向(Y方向)の一端は、フォトダイオード半導体層の端215Bと一致し、また、短手方向(X方向)の一端は、フォトダイオード半導体層の端216と一致している。凹部210Dの一部は、平面視においてフォトダイオード半導体層の端215Bと重なり、他の一部は端216と重なる。
【0081】
フォトダイオード半導体層の端は、上述のように、残されたN型アモルファスシリコン層202と真性アモルファスシリコン層203の積層で構成されている。凹部210C、210Dは、例えば、同一の幅及び深さを有する。
【0082】
図5Bは、図5AのVB-VB´切断線における断面図を示す。凹部210Cは、フォトダイオード121におけるフォトダイオード半導体層の端に達している。図5Bにおいて、フォトダイオード121の右端の上側が部分的に除去され、凹部210Cが形成されている。
【0083】
凹部210Cは、バイアス線107の長手方向に沿って延び、短手方向において一方側のみに内側面を有する。内側面は、上部電極305の側面、P型アモルファスシリコン層204の側面及び真性アモルファスシリコン層203の凹部の内側面の積層で構成されている。凹部210Cの内側面の反対側は、オープンである。
【0084】
凹部210Cは、それぞれ、フォトダイオード121の右端及びその近傍を除去することで形成されている。そのため、フォトダイオード121の右端の高さが、他の部分より低くなっている。なお、凹部210Cは、第2層間絶縁層275で埋められている。なお、図5Bを参照した凹部210Cの説明は凹部210Dにも適用できる。
【0085】
凹部210C、210Dの少なくとも一部または全部は、非透過のバイアス線107の下層側に形成され、バイアス線107により覆われている。そのため、凹部210C、210Dを形成することによる光電変換効率の低下を抑制できる。
【0086】
図5Bに示すように、凹部210C、210Dの一方の内側壁は存在せず、短手方向における一端はオープンである。また、凹部210C、210Dが形成されているフォトダイオード半導体層の端(側壁)216の高さは、凹部210C、210Dにより低くなっている。
【0087】
このように、凹部をフォトダイオード半導体層端に沿って形成することで、エッチングによりダメージを受けるフォトダイオード側壁が露出する面積はより小さくなる。エッチングダメージによるフォトダイオードの欠陥準位の生成が抑えられるため、暗電流の増加を抑えられる。
【0088】
検出領域12の他の構造例を説明する。図6は、画素13、ゲート線105、データ線106及びバイアス線107を含む他の構造例を模式的に示す平面図である。図6において、バイアス線107の外形のみが破線で示されており、バイアス線107の下側の凹部210及び真性アモルファスシリコン層203が、バイアス線107を透過して描かれている。以下において、図5A及び5Bを参照して説明した構成との相違点を主に説明する。
【0089】
フォトダイオード半導体層は、突出部213を含む。上部電極305の突出部が、突出部213の一部と重なり、その部分でコンタクト部323が形成されている。バイアス線107は、突出部213の少なくとも一部を覆い、突出部213以外のフォトダイオード半導体層の部分を覆っていない。突出部の面内の一部の上層側は除去されて、コンタクト部323を挟む凹部210E、210Fが形成されている。なお、凹部210E、210Fの一方は省略されていてもよい。平面視において凹部210E、210Fと重なる領域から、上部電極305は除外されており、存在しない。凹部210E、210Fは、上部電極305が覆う範囲の外側に形成されている。凹部210E、210Fの長手方向(Y方向)における長さは、図5Aに示す凹部210C、210Dの長手方向における長さより短い。
【0090】
<実施形態3>
検出領域12の他の構造例を説明する。図7は、画素13を含む領域の断面図であって、図3Bに対応する。以下において、図3Bに示す構造例との相違点を主に説明する。本実施形態は、上部電極305の上にエッチング保護層307を含む。エッチング保護層307は、例えば、上部電極305と同一のパターン形状を有し、その全域を覆う。なお、図7に示す例において、エッチング保護層307と上部電極305の形状および寸法が一致、すなわち合同になっているが、パターン形状は同じで寸法のみ一方が大きい相似形であってもよい。エッチング保護層307は、例えば、シリコン窒化物又はシリコン酸化物で形成できる。
【0091】
本実施形態は、凹部の形成のため、少なくとも上部電極305とアモルファスシリコン層のうちの上層をエッチングで除去する。アモルファスシリコンをエッチングする手法として、例えば、ドライエッチングが考えられる。アモルファスシリコン層にパターンを形成するためにはレジストでマスクするか、上部電極305をマスクにアモルファスシリコンをエッチングする。
【0092】
アモルファスシリコンのエッチングは、上部電極305にダメージを与え、それにより膜質や膜密着性が変化し、例えば第2層間絶縁層275との間で膜剥がれが起こる可能性がある。本実施形態は、上部電極305をエッチングから保護するためのエッチング保護層307を上部電極305より上層、例えば、上部電極305と直接接触して設け、これらをマスクとしてアモルファスシリコン層をエッチングする。これにより、上部電極305のエッチングダメージを低減できる。
【0093】
検出領域12の他の構造例を説明する。図8は、画素13を含む領域の断面図であって、図3Bに対応する。以下において、図3Bに示す構造例との相違点を主に説明する。図8に示す構造例において、凹部210Gの幅W1、つまり、短手方向のサイズは、バイアス線107の幅W2より大きい。さらに、平面視において、バイアス線107の短手方向の端は、フォトダイオード半導体層の凹部210Gの端より内側に存在する。面視において、バイアス線107の幅を画定する両端が凹部210G内に存在するように、バイアス線107は、凹部210Gの一部を覆う。
【0094】
凹部210Gがバイアス線幅よりも狭く、かつ凹部の形状に追従して第2層間絶縁層275が被覆される場合、バイアス線の断面形状が第2層間絶縁層275の形状に追従してV字状になり、広範囲でボイドが生じる可能性がある。ボイドはマイグレーションによって進行し、断線を招く可能性がある。凹部210Gの領域をバイアス線幅より大きくして、平面視において凹部210Gが上層側のバイアス線107を含むようにバイアス線107及び凹部210Gを配置することで、バイアス線107の形状を平坦に近づけ、ボイドを抑制できる。
【0095】
<実施形態4>
検出領域12の他の構造例を説明する。図9Aは、画素13、ゲート線105、データ線106及びバイアス線107を含む他の構造例を模式的に示す平面図である。図9Aにおいて、データ線106の外形のみが破線で示されており、データ線106の下側の構造が、データ線106を透過して描かれている。また、上部電極305が下部電極301の全域を覆い、下部電極301の外形は破線で示されている。なお、下部電極301は、例えば、一部が上部電極305に覆われていなくてもよい。図9Bは、図9AにおけるIXB-IXB´切断線での断面図を示す。以下において、図3Aから3Dを参照して説明した構成との相違点を主に説明する。
【0096】
データ線106は、フォトダイオード121が光電変換を行う光に対して遮光性を有する。バイアス線107は、遮光性でも透過性であってもよい。図9A、9Bに示す構造例において、平面視においてデータ線106と重なる領域において、凹部210Hが形成されている。凹部210の底面は、真性アモルファスシリコン層203が露出している。凹部210Hは、平面視において下部電極301の外側に形成されている。なお、下部電極301は平面視において凹部210Hと一部または全部重なってもよい。また、凹部210Hは、上部電極305が覆う範囲の外側に形成されている。
【0097】
本実施形態において、データ線106と平面視で重なる領域において、フォトダイオード半導体層の上層部分が除去されている。この構造にすることで、kTCノイズが低減する。また、データ線106と上部電極305又は上層側の不純物ドープアモルファスシリコン層が形成する寄生容量が低減できるため、データ線ノイズを低減できる。
【0098】
凹部210Hは、データ線106が横切るフォトダイオード半導体層の端に達している。つまり、Y方向の凹部210Hの端は、フォトダイオード半導体層の端(側壁)と一致する。そのため、データ線106の断線リスクを低減できる。また図9A、9Bに示す構造例において、凹部210Hの短手方向(X方向)の内側面は上部電極305の側面、P型アモルファスシリコン層204の側面及び真性アモルファスシリコン層203の凹部の内側面の積層で構成されているが、実施形態2で説明したように、凹部210Hの一端がオープンになっていてもよい。
【0099】
図9A、9Bを参照して説明したように、フォトダイオード半導体層の凹部が形成される領域は、バイアス線と異なる配線と平面視において重なり得る。なお、上記他の実施形態で説明したように、バイアス線107の下にもフォトダイオード半導体層の凹部が形成されていてよい。
【0100】
<実施形態5>
検出領域12の他の構造例を説明する。図10Aは、画素13、ゲート線105、データ線106及びバイアス線107を含む他の構造例を模式的に示す平面図である。図10Aにおいて、バイアス線107の外形のみが破線で示されており、バイアス線107の下側の構造が、バイアス線107を透過して描かれている。図10Bは、図10AにおけるXB-XB´切断線での断面図を示す。以下において、図3Aから3Dを参照して説明した構成との相違点を主に説明する。
【0101】
平面視においてバイアス線107により覆われている領域に、フォトダイオード半導体層の凹部210I及び210Jが形成されている。凹部210I及び210Jにおいて、真性アモルファスシリコン層203が露出し、凹部210I及び210Jは、上部電極305が覆う領域の外側に形成されている。
【0102】
平面視において、凹部210Iは、ソース電極253と下部電極301とのコンタクト部227の少なくとも一部を覆う。平面視において、コンタクト部227の平面視における中心を含む一部のみが凹部210Iと重なっていてもよい。
【0103】
アモルファスシリコン層の領域の下層側に高い段差が存在すると、段差に架かるアモルファスシリコン層の膜質が悪化し、平坦な場所より欠陥準位を生じやすい。薄膜トランジスタ122のソース電極253と下部電極301とのコンタクト部227が、平面視においてアモルファスシリコン層と重なる領域の下層側に存在する場合、段差が存在し得る。段差は、その上層に位置するフォトダイオード121の暗電流特性を悪化させる。特性が悪化しやすい段差の上の不純物ドープアモルファスシリコン層を除去し、上下不純物ドープアモルファスシリコン層間での縦方向の電界をなくすことで、暗電流の増加を抑えることができる。
【0104】
<実施形態6>
検出領域12の他の構造例を説明する。図11Aは、画素13、ゲート線105、データ線106及びバイアス線107を含む他の構造例を模式的に示す平面図である。図11Aにおいて、バイアス線107の外形のみが破線で示されており、バイアス線107の下側の構造が、バイアス線107を透過して描かれている。図11Bは、図11AにおけるXIB-XIB´切断線での断面図を示す。以下において、図3Aから3Dを参照して説明した構成との相違点を主に説明する。
【0105】
図3A~3Dに示す凹部210A、210Bに代えて、凹部210K、210Lが形成されている。凹部210Kの底面は、フォトダイオード半導体層の端215Aに向かって、段階的に低くなっている。凹部210Lの底面は、フォトダイオード半導体層の端215Bに向かって、段階的に低くなっている。
【0106】
図11Bに示す例において、凹部210Kの底面は、高さの異なる二つのステップ面217A、217Bで構成されている。ステップ面217Bの下部電極301からの高さは、ステップ面217Aの下部電極301からの高さより低い。ステップ面217Aは、コンタクト部323とステップ面217Bとの間に存在する。ステップ面217Bは、フォトダイオード半導体層(N型アモルファスシリコン層202及び真性アモルファスシリコン層203)の端215Aに達している。
【0107】
凹部210Lの底面は、高さの異なる二つのステップ面217C、217Dで構成されている。ステップ面217Dの下部電極301からの高さは、ステップ面217Cの下部電極301からの高さより低い。ステップ面217Cは、コンタクト部323とステップ面217Dとの間に存在する。ステップ面217Dは、フォトダイオード半導体層(N型アモルファスシリコン層202及び真性アモルファスシリコン層203)の端215Bに達している。
【0108】
このように、凹部の底面が複数段のステップ面で構成され、高さが端に向かって減少することで、上層バイアス線107の段切れの可能性を低減できる。なお、底面のステップ面数は、3以上であってもよい。図5A、5B又は図6に示す構成例において、凹部210Lの底面は、フォトダイオード半導体層の端215Bに向かって、段階的に低くなっていてもよい。
【0109】
<実施形態7>
検出領域12の他の構造例を説明する。図12は、画素13、ゲート線105、データ線106及びバイアス線107を含む他の構造例を模式的に示す平面図である。以下において、図5Aを参照して説明した構成との相違点を主に説明する。
【0110】
図5Aを参照して説明した構成例において、データ線106をバイアス線107とは、同層に形成されている。本実施形態において、データ線106は、バイアス線107よりも下層に配置される。一例において、データ線106は、薄膜トランジスタ122のソース電極253、ドレイン電極254と同層に形成される。
【0111】
例えばバイアス線107を、フォトダイオード半導体層端に配置する場合、隣接画素のデータ線106と近接するため、データ線106とバイアス線107との間でノイズが生じやすい。データ線106を、ソース電極253、ドレイン電極254と同層に配置することで、データ線106とバイアス線107との間の距離を大きくして、データ線のノイズを低減することができる。
【0112】
以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。
【符号の説明】
【0113】
10 イメージセンサ
11 センサ基板
13 画素
14 駆動回路
16 信号検出回路
18 主制御回路
105 ゲート線
106、161 データ線
107 バイアス線
121 フォトダイオード
122 薄膜トランジスタ
202 N型アモルファスシリコン層
203 真性アモルファスシリコン層
204 P型アモルファスシリコン層
210 凹部
251 ゲート電極
252 半導体部
253 ソース電極
254 ドレイン電極
271 絶縁基板
272-276 絶縁層
301 下部電極
305 上部電極
図1
図2
図3A
図3B
図3C
図3D
図4A
図4B
図4C
図4D
図4E
図4F
図4G
図5A
図5B
図6
図7
図8
図9A
図9B
図10A
図10B
図11A
図11B
図12