ホーム > 特許ランキング > 汎銓科技股▲分▼有限公司
▶ 汎銓科技股▲分▼有限公司の特許一覧 ▶ 國立中興大學の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024061586
(43)【公開日】2024-05-07
(54)【発明の名称】誘電体層の酸化膜換算膜厚の取得方法
(51)【国際特許分類】
G01R 27/26 20060101AFI20240425BHJP
【ＦＩ】
G01R27/26 Z
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023050993
(22)【出願日】2023-03-28
(31)【優先権主張番号】111139739
(32)【優先日】2022-10-20
(33)【優先権主張国・地域又は機関】TW
(71)【出願人】
【識別番号】523114084
【氏名又は名称】汎銓科技股▲分▼有限公司
(71)【出願人】
【識別番号】506187511
【氏名又は名称】國立中興大學
(74)【代理人】
【識別番号】110000970
【氏名又は名称】弁理士法人 楓国際特許事務所
(72)【発明者】
【氏名】張 茂男
(72)【発明者】
【氏名】柳 紀綸
(72)【発明者】
【氏名】周 學良
(72)【発明者】
【氏名】▲呉▼ 宜珊
(72)【発明者】
【氏名】林 喬蓉
(72)【発明者】
【氏名】薛 聿▲勲▼
【テーマコード（参考）】
2G028
【Ｆターム（参考）】
2G028BB05
2G028BB06
2G028CG07
2G028CG08
2G028CG30
2G028DH04
(57)【要約】
【課題】リーク電流の影響を受けずに半導体コンデンサの誘電体層の酸化膜換算膜厚を正確に計算する。また、走査型静電容量顕微鏡法を誘電体層の酸化膜換算膜厚の測定分野に利用し、走査型静電容量顕微鏡法の利用性を向上させる。
【解決手段】本発明の誘電体層の酸化膜換算膜厚の取得方法は、第１二酸化ケイ素層を有する第１半導体コンデンサ、及び第２二酸化ケイ素層を有する第２半導体コンデンサを提供し、２つの半導体コンデンサに変調電圧を印加し、第１走査型静電容量顕微鏡信号及び第２走査型静電容量顕微鏡信号を測定する。二酸化ケイ素層の酸化膜換算膜厚及び走査型静電容量顕微鏡信号に基づいてインピーダンス比を計算し、誘電体層を有する第３半導体コンデンサに変調電圧を印加し、第３走査型静電容量顕微鏡信号を測定する。最後に、第１二酸化ケイ素層の酸化膜換算膜厚、第１走査型静電容量顕微鏡信号、第３走査型静電容量顕微鏡信号、及びインピーダンス比に基づいて、誘電体層の酸化膜換算膜厚を取得する。
【選択図】図１（ｂ）
【解決手段】本発明の誘電体層の酸化膜換算膜厚の取得方法は、第１二酸化ケイ素層を有する第１半導体コンデンサ、及び第２二酸化ケイ素層を有する第２半導体コンデンサを提供し、２つの半導体コンデンサに変調電圧を印加し、第１走査型静電容量顕微鏡信号及び第２走査型静電容量顕微鏡信号を測定する。二酸化ケイ素層の酸化膜換算膜厚及び走査型静電容量顕微鏡信号に基づいてインピーダンス比を計算し、誘電体層を有する第３半導体コンデンサに変調電圧を印加し、第３走査型静電容量顕微鏡信号を測定する。最後に、第１二酸化ケイ素層の酸化膜換算膜厚、第１走査型静電容量顕微鏡信号、第３走査型静電容量顕微鏡信号、及びインピーダンス比に基づいて、誘電体層の酸化膜換算膜厚を取得する。
【選択図】図１（ｂ）
【特許請求の範囲】
【請求項1】
第１半導体コンデンサ及び第２半導体コンデンサを提供する工程と、
前記第１半導体コンデンサは、第１二酸化ケイ素層及び第１空乏層を有し、
前記第２半導体コンデンサは、第２二酸化ケイ素層及び第２空乏層を有し、
前記第１二酸化ケイ素層及び前記第２二酸化ケイ素層は、既知の酸化膜換算膜厚を有し、
前記第１半導体コンデンサの第１総インピーダンスは、複数の第１領域の複数の第１インピーダンス、及び前記第１二酸化ケイ素層に対応する第１等価インピーダンスを含み、
前記第２半導体コンデンサの第２総インピーダンスは、複数の第２領域の複数の第２インピーダンス、及び前記第２二酸化ケイ素層に対応する第２等価インピーダンスを含み、
前記第１インピーダンスは、それぞれ前記第２インピーダンスに等しく、
走査型静電容量顕微鏡法（ｓｃａｎｎｉｎｇ ｃａｐａｃｉｔａｎｃｅ ｍｉｃｒｏｓｃｏｐｙ）によって前記第１半導体コンデンサ及び前記第２半導体コンデンサに変調（ｍｏｄｕｌａｔｉｏｎ）電圧を印加し、前記第１空乏層及び前記第２空乏層の幅に周期的な変動を生じ、それぞれ前記第１半導体コンデンサ及び前記第２半導体コンデンサに対応する第１走査型静電容量顕微鏡信号及び第２走査型静電容量顕微鏡信号を測定する工程と、
前記第１二酸化ケイ素層及び前記第２二酸化ケイ素層の前記酸化膜換算膜厚、並びに前記第１走査型静電容量顕微鏡信号及び前記第２走査型静電容量顕微鏡信号に基づいて、インピーダンス比を計算する工程と、
第３半導体コンデンサを提供する工程と、
前記第３半導体コンデンサは、誘電体層及び第３空乏層を有し、
前記第３半導体コンデンサの第３総インピーダンスは、複数の第３領域の複数の第３インピーダンス、及び前記誘電体層に対応する第３等価インピーダンスを含み、
前記第３インピーダンスは、それぞれ前記第１インピーダンスに等しく、
前記走査型静電容量顕微鏡法によって前記第３半導体コンデンサに前記変調電圧を印加し、前記第３空乏層の幅に周期的な変動を生じ、前記第３半導体コンデンサに対応する第３走査型静電容量顕微鏡信号を測定する工程と、
前記第１二酸化ケイ素層の前記酸化膜換算膜厚、前記第１走査型静電容量顕微鏡信号、前記第３走査型静電容量顕微鏡信号、及び前記インピーダンス比に基づいて、前記誘電体層の酸化膜換算膜厚を取得する工程と、
を有することを特徴とする、
誘電体層の酸化膜換算膜厚の取得方法。
前記第１半導体コンデンサは、第１二酸化ケイ素層及び第１空乏層を有し、
前記第２半導体コンデンサは、第２二酸化ケイ素層及び第２空乏層を有し、
前記第１二酸化ケイ素層及び前記第２二酸化ケイ素層は、既知の酸化膜換算膜厚を有し、
前記第１半導体コンデンサの第１総インピーダンスは、複数の第１領域の複数の第１インピーダンス、及び前記第１二酸化ケイ素層に対応する第１等価インピーダンスを含み、
前記第２半導体コンデンサの第２総インピーダンスは、複数の第２領域の複数の第２インピーダンス、及び前記第２二酸化ケイ素層に対応する第２等価インピーダンスを含み、
前記第１インピーダンスは、それぞれ前記第２インピーダンスに等しく、
走査型静電容量顕微鏡法（ｓｃａｎｎｉｎｇ ｃａｐａｃｉｔａｎｃｅ ｍｉｃｒｏｓｃｏｐｙ）によって前記第１半導体コンデンサ及び前記第２半導体コンデンサに変調（ｍｏｄｕｌａｔｉｏｎ）電圧を印加し、前記第１空乏層及び前記第２空乏層の幅に周期的な変動を生じ、それぞれ前記第１半導体コンデンサ及び前記第２半導体コンデンサに対応する第１走査型静電容量顕微鏡信号及び第２走査型静電容量顕微鏡信号を測定する工程と、
前記第１二酸化ケイ素層及び前記第２二酸化ケイ素層の前記酸化膜換算膜厚、並びに前記第１走査型静電容量顕微鏡信号及び前記第２走査型静電容量顕微鏡信号に基づいて、インピーダンス比を計算する工程と、
第３半導体コンデンサを提供する工程と、
前記第３半導体コンデンサは、誘電体層及び第３空乏層を有し、
前記第３半導体コンデンサの第３総インピーダンスは、複数の第３領域の複数の第３インピーダンス、及び前記誘電体層に対応する第３等価インピーダンスを含み、
前記第３インピーダンスは、それぞれ前記第１インピーダンスに等しく、
前記走査型静電容量顕微鏡法によって前記第３半導体コンデンサに前記変調電圧を印加し、前記第３空乏層の幅に周期的な変動を生じ、前記第３半導体コンデンサに対応する第３走査型静電容量顕微鏡信号を測定する工程と、
前記第１二酸化ケイ素層の前記酸化膜換算膜厚、前記第１走査型静電容量顕微鏡信号、前記第３走査型静電容量顕微鏡信号、及び前記インピーダンス比に基づいて、前記誘電体層の酸化膜換算膜厚を取得する工程と、
を有することを特徴とする、
誘電体層の酸化膜換算膜厚の取得方法。
【請求項2】
前記第１半導体コンデンサ、前記第２半導体コンデンサ、及び前記第３半導体コンデンサは、いずれも金属酸化膜半導体コンデンサであることを特徴とする、
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
【請求項3】
前記第１半導体コンデンサ、前記第２半導体コンデンサ、及び前記第３半導体コンデンサは、いずれもアースに電気的に接続される導電性プローブをさらに有することを特徴とする、
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
【請求項4】
前記第１二酸化ケイ素層及び前記第２二酸化ケイ素層の前記酸化膜換算膜厚は、周波数制御で前記第１半導体コンデンサ及び前記第２半導体コンデンサの静電容量－電圧の特性曲線を測定することで得られ、
前記周波数制御は、前記変調電圧の交流周波数に等しいことを特徴とする、
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
前記周波数制御は、前記変調電圧の交流周波数に等しいことを特徴とする、
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
【請求項5】
前記第１半導体コンデンサは、第１電極層及び第１半導体基板をさらに有し、
前記第１電極層及び前記第１二酸化ケイ素層は、それぞれ前記第１半導体基板の底面及び頂面に位置し、
前記第２半導体コンデンサは、第２電極層及び第２半導体基板をさらに有し、
前記第２電極層及び前記第２二酸化ケイ素層は、それぞれ前記第２半導体基板の底面及び頂面に位置し、
前記第３半導体コンデンサは、第３電極層及び第３半導体基板をさらに有し、
前記第３電極層及び前記誘電体層は、それぞれ前記第３半導体基板の底面及び頂面に位置し、
前記第１インピーダンスは、前記第１空乏層のインピーダンス、前記第１電極層のインピーダンス、及び前記第１半導体基板のインピーダンスを含み、
前記第１等価インピーダンスは、前記第１二酸化ケイ素層と前記第１半導体基板との間の界面インピーダンス、及び前記第１二酸化ケイ素層のインピーダンスを含み、
前記第２インピーダンスは、前記第２空乏層のインピーダンス、前記第２電極層のインピーダンス、及び前記第２半導体基板のインピーダンスを含み、
前記第２等価インピーダンスは、前記第２二酸化ケイ素層と前記第２半導体基板との間の界面インピーダンス、及び前記第２二酸化ケイ素層のインピーダンスを含み、
前記第３インピーダンスは、前記第３空乏層のインピーダンス、前記第３電極層のインピーダンス、及び前記第３半導体基板のインピーダンスを含み、
前記第３等価インピーダンスは、前記誘電体層と前記第３半導体基板との間の界面インピーダンス、及び前記誘電体層のインピーダンスを含むことを特徴とする、
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
前記第１電極層及び前記第１二酸化ケイ素層は、それぞれ前記第１半導体基板の底面及び頂面に位置し、
前記第２半導体コンデンサは、第２電極層及び第２半導体基板をさらに有し、
前記第２電極層及び前記第２二酸化ケイ素層は、それぞれ前記第２半導体基板の底面及び頂面に位置し、
前記第３半導体コンデンサは、第３電極層及び第３半導体基板をさらに有し、
前記第３電極層及び前記誘電体層は、それぞれ前記第３半導体基板の底面及び頂面に位置し、
前記第１インピーダンスは、前記第１空乏層のインピーダンス、前記第１電極層のインピーダンス、及び前記第１半導体基板のインピーダンスを含み、
前記第１等価インピーダンスは、前記第１二酸化ケイ素層と前記第１半導体基板との間の界面インピーダンス、及び前記第１二酸化ケイ素層のインピーダンスを含み、
前記第２インピーダンスは、前記第２空乏層のインピーダンス、前記第２電極層のインピーダンス、及び前記第２半導体基板のインピーダンスを含み、
前記第２等価インピーダンスは、前記第２二酸化ケイ素層と前記第２半導体基板との間の界面インピーダンス、及び前記第２二酸化ケイ素層のインピーダンスを含み、
前記第３インピーダンスは、前記第３空乏層のインピーダンス、前記第３電極層のインピーダンス、及び前記第３半導体基板のインピーダンスを含み、
前記第３等価インピーダンスは、前記誘電体層と前記第３半導体基板との間の界面インピーダンス、及び前記誘電体層のインピーダンスを含むことを特徴とする、
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
【請求項6】
前記第１二酸化ケイ素層及び前記第２二酸化ケイ素層の前記酸化膜換算膜厚、前記第１走査型静電容量顕微鏡信号、前記第２走査型静電容量顕微鏡信号、並びに前記インピーダンス比は、下式を満たすことを特徴とする、
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
Ｓ１／Ｓ２＝１＋（ｋ－１）ＺＲ
式中、Ｓ１は、前記第１走査型静電容量顕微鏡信号であり、Ｓ２は、前記第２走査型静電容量顕微鏡信号であり、ｋは、前記第２二酸化ケイ素層の前記酸化膜換算膜厚／前記第１二酸化ケイ素層の前記酸化膜換算膜厚であり、ＺＲは、前記インピーダンス比である。
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
Ｓ１／Ｓ２＝１＋（ｋ－１）ＺＲ
式中、Ｓ１は、前記第１走査型静電容量顕微鏡信号であり、Ｓ２は、前記第２走査型静電容量顕微鏡信号であり、ｋは、前記第２二酸化ケイ素層の前記酸化膜換算膜厚／前記第１二酸化ケイ素層の前記酸化膜換算膜厚であり、ＺＲは、前記インピーダンス比である。
【請求項7】
前記第１走査型静電容量顕微鏡信号、前記第３走査型静電容量顕微鏡信号、前記第１二酸化ケイ素層の前記酸化膜換算膜厚、及び前記インピーダンス比は、下式を満たすことを特徴とする、
請求項６に記載の誘電体層の酸化膜換算膜厚の取得方法。
Ｓ１／Ｓ３＝１＋（ｈ－１）ＺＲ
式中、Ｓ１は、前記第１走査型静電容量顕微鏡信号であり、Ｓ３は、前記第３走査型静電容量顕微鏡信号であり、ＺＲは、前記インピーダンス比であり、ｈは、前記誘電体層の前記酸化膜換算膜厚／前記第１二酸化ケイ素層の前記酸化膜換算膜厚である。
請求項６に記載の誘電体層の酸化膜換算膜厚の取得方法。
Ｓ１／Ｓ３＝１＋（ｈ－１）ＺＲ
式中、Ｓ１は、前記第１走査型静電容量顕微鏡信号であり、Ｓ３は、前記第３走査型静電容量顕微鏡信号であり、ＺＲは、前記インピーダンス比であり、ｈは、前記誘電体層の前記酸化膜換算膜厚／前記第１二酸化ケイ素層の前記酸化膜換算膜厚である。
【請求項8】
前記インピーダンス比は、前記第１等価インピーダンス／前記第１総インピーダンスであることを特徴とする、
請求項６に記載の誘電体層の酸化膜換算膜厚の取得方法。
請求項６に記載の誘電体層の酸化膜換算膜厚の取得方法。
【請求項9】
前記誘電体層の異なる領域の前記酸化膜換算膜厚は、それぞれ前記異なる領域の前記第３走査型静電容量顕微鏡信号に対応することを特徴とする、
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
【請求項10】
前記誘電体層は、二酸化ケイ素層を有し、或いは二酸化ケイ素層及び高誘電率層を有することを特徴とする、
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
請求項１に記載の誘電体層の酸化膜換算膜厚の取得方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、膜厚の取得方法、特に誘電体層の酸化膜換算膜厚の取得方法に関する。
【背景技術】
【0002】
静電容量－電圧（Ｃ－Ｖ）測定は、半導体素子、特に金属酸化膜半導体コンデンサ及び金属酸化膜半導体電界効果トランジスタのパラメータを得るために用いられる。大学の実験室及び半導体メーカーは、前記測定によって新しい材料、素子、及び回路を評価する。
【0003】
金属酸化膜半導体コンデンサは、半導体製造工程の基本要素であり、下から順に半導体基板、誘電体層、及び金属層を有する。金属酸化膜半導体コンデンサに対して静電容量－電圧測定を行う時に、金属酸化膜半導体コンデンサに直流電圧、及び周波数が１０，０００～１，０００，０００万Ｈｚである交流信号を印加する。直流電圧によって金属酸化膜半導体コンデンサを駆動し、金属酸化膜半導体コンデンサが順に蓄積領域（ａｃｃｕｍｕｌａｔｉｏｎ ｒｅｇｉｏｎ）、空乏領域（ｄｅｐｌｅｔｉｏｎ ｒｅｇｉｏｎ）及び反転領域（ｉｎｖｅｒｓｉｏｎ ｒｅｇｉｏｎ）になる。直流電圧が高い場合、基板内の多数の電荷担体が誘電体層の界面近くに蓄積される。電荷担体が誘電体層を通過できないため、電荷が界面近くに蓄積し続けて、蓄積領域の静電容量が最大値になる。直流電圧の低下につれて、誘電体層の界面において多数の電荷担体が反発し、空乏領域を形成する。逆直流電圧の増加につれて、電荷担体と誘電体層との間の距離が最大になり、総静電容量が最小値になる。静電容量－電圧測定を利用して誘電体層の酸化膜換算膜厚（ＥＯＴ）を測定するが、直流電圧を利用するため、誘電体層にリーク電流を生じ、酸化膜換算膜厚の分析結果が不正確になる場合がある。
【0004】
そのため、本発明は、上記課題を鑑みて、従来の問題を解決するための誘電体層の酸化膜換算膜厚の取得方法を提出する。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の誘電体層の酸化膜換算膜厚の取得方法によれば、直流電圧を使用しないため、リーク電流の影響を受けずに半導体コンデンサの誘電体層の酸化膜換算膜厚を正確に計算できる。また、走査型静電容量顕微鏡法を誘電体層の酸化膜換算膜厚の測定分野に利用し、走査型静電容量顕微鏡法の利用性を向上させる。
【課題を解決するための手段】
【0006】
本発明の１つの実施例において、誘電体層の酸化膜換算膜厚の取得方法は、下記工程を有する。
工程１：第１半導体コンデンサ及び第２半導体コンデンサを提供する。
第１半導体コンデンサは、第１二酸化ケイ素層及び第１空乏層を有する。第２半導体コンデンサは、第２二酸化ケイ素層及び第２空乏層を有する。第１二酸化ケイ素層及び第２二酸化ケイ素層は、既知の酸化膜換算膜厚を有する。第１半導体コンデンサの第１総インピーダンスは、複数の第１領域の複数の第１インピーダンス、及び第１二酸化ケイ素層に対応する第１等価インピーダンスを含む。第２半導体コンデンサの第２総インピーダンスは、複数の第２領域の複数の第２インピーダンス、及び第２二酸化ケイ素層に対応する第２等価インピーダンスを含む。全ての第１インピーダンスは、それぞれ全ての第２インピーダンスに等しい。
工程２：走査型静電容量顕微鏡法（ｓｃａｎｎｉｎｇ ｃａｐａｃｉｔａｎｃｅ ｍｉｃｒｏｓｃｏｐｙ）によって第１半導体コンデンサ及び第２半導体コンデンサに変調（ｍｏｄｕｌａｔｉｏｎ）電圧を印加し、第１空乏層及び第２空乏層の幅に周期的な変動を生じ、それぞれ第１半導体コンデンサ及び第２半導体コンデンサに対応する第１走査型静電容量顕微鏡信号及び第２走査型静電容量顕微鏡信号を測定する。
工程３：第１二酸化ケイ素層及び第２二酸化ケイ素層の酸化膜換算膜厚、第１走査型静電容量顕微鏡信号、及び第２走査型静電容量顕微鏡信号に基づいて、インピーダンス比を計算する。
工程４：第３半導体コンデンサを提供する。
第３半導体コンデンサは、誘電体層及び第３空乏層を有する。第３半導体コンデンサの第３総インピーダンスは、複数の第３領域の複数の第３インピーダンス、及び誘電体層に対応する第３等価インピーダンスを含む。全ての第３インピーダンスは、それぞれ全ての第１インピーダンスに等しい。
工程５：走査型静電容量顕微鏡法によって第３半導体コンデンサに変調電圧を印加し、第３空乏層の幅に周期的な変動を生じ、第３半導体コンデンサに対応する第３走査型静電容量顕微鏡信号を測定する。
工程６：第１二酸化ケイ素層の酸化膜換算膜厚、第１走査型静電容量顕微鏡信号、第３走査型静電容量顕微鏡信号、及びインピーダンス比に基づいて、誘電体層の酸化膜換算膜厚を取得する。
工程１：第１半導体コンデンサ及び第２半導体コンデンサを提供する。
第１半導体コンデンサは、第１二酸化ケイ素層及び第１空乏層を有する。第２半導体コンデンサは、第２二酸化ケイ素層及び第２空乏層を有する。第１二酸化ケイ素層及び第２二酸化ケイ素層は、既知の酸化膜換算膜厚を有する。第１半導体コンデンサの第１総インピーダンスは、複数の第１領域の複数の第１インピーダンス、及び第１二酸化ケイ素層に対応する第１等価インピーダンスを含む。第２半導体コンデンサの第２総インピーダンスは、複数の第２領域の複数の第２インピーダンス、及び第２二酸化ケイ素層に対応する第２等価インピーダンスを含む。全ての第１インピーダンスは、それぞれ全ての第２インピーダンスに等しい。
工程２：走査型静電容量顕微鏡法（ｓｃａｎｎｉｎｇ ｃａｐａｃｉｔａｎｃｅ ｍｉｃｒｏｓｃｏｐｙ）によって第１半導体コンデンサ及び第２半導体コンデンサに変調（ｍｏｄｕｌａｔｉｏｎ）電圧を印加し、第１空乏層及び第２空乏層の幅に周期的な変動を生じ、それぞれ第１半導体コンデンサ及び第２半導体コンデンサに対応する第１走査型静電容量顕微鏡信号及び第２走査型静電容量顕微鏡信号を測定する。
工程３：第１二酸化ケイ素層及び第２二酸化ケイ素層の酸化膜換算膜厚、第１走査型静電容量顕微鏡信号、及び第２走査型静電容量顕微鏡信号に基づいて、インピーダンス比を計算する。
工程４：第３半導体コンデンサを提供する。
第３半導体コンデンサは、誘電体層及び第３空乏層を有する。第３半導体コンデンサの第３総インピーダンスは、複数の第３領域の複数の第３インピーダンス、及び誘電体層に対応する第３等価インピーダンスを含む。全ての第３インピーダンスは、それぞれ全ての第１インピーダンスに等しい。
工程５：走査型静電容量顕微鏡法によって第３半導体コンデンサに変調電圧を印加し、第３空乏層の幅に周期的な変動を生じ、第３半導体コンデンサに対応する第３走査型静電容量顕微鏡信号を測定する。
工程６：第１二酸化ケイ素層の酸化膜換算膜厚、第１走査型静電容量顕微鏡信号、第３走査型静電容量顕微鏡信号、及びインピーダンス比に基づいて、誘電体層の酸化膜換算膜厚を取得する。
【0007】
本発明の１つの実施例において、第１半導体コンデンサ、第２半導体コンデンサ、及び第３半導体コンデンサは、いずれも金属酸化膜半導体コンデンサである。
【0008】
本発明の１つの実施例において、第１半導体コンデンサ、第２半導体コンデンサ、及び第３半導体コンデンサは、いずれもアースに電気的に接続される導電性プローブをさらに有する。
【0009】
本発明の１つの実施例において、第１二酸化ケイ素層及び第２二酸化ケイ素層の酸化膜換算膜厚は、周波数制御で第１半導体コンデンサ及び第２半導体コンデンサの静電容量－電圧の特性曲線を測定することで得られる。周波数制御は、変調電圧の交流周波数に等しい。
【0010】
本発明の１つの実施例において、第１半導体コンデンサは、第１電極層及び第１半導体基板をさらに有する。第１電極層及び第１二酸化ケイ素層は、それぞれ第１半導体基板の底面及び頂面に位置する。第２半導体コンデンサは、第２電極層及び第２半導体基板をさらに有する。第２電極層及び第２二酸化ケイ素層は、それぞれ第２半導体基板の底面及び頂面に位置する。第３半導体コンデンサは、第３電極層及び第３半導体基板をさらに有する。第３電極層及び誘電体層は、それぞれ第３半導体基板の底面及び頂面に位置する。全ての第１インピーダンスは、第１空乏層のインピーダンス、第１電極層のインピーダンス、及び第１半導体基板のインピーダンスを含む。第１等価インピーダンスは、第１二酸化ケイ素層と第１半導体基板との間の界面インピーダンス、及び第１二酸化ケイ素層のインピーダンスを含む。全ての第２インピーダンスは、第２空乏層のインピーダンス、第２電極層のインピーダンス、及び第２半導体基板のインピーダンスを含む。第２等価インピーダンスは、第２二酸化ケイ素層と第２半導体基板との間の界面インピーダンス、及び第２二酸化ケイ素層のインピーダンスを含む。全ての第３インピーダンスは、第３空乏層のインピーダンス、第３電極層のインピーダンス、及び第３半導体基板のインピーダンスを含む。第３等価インピーダンスは、誘電体層と第３半導体基板との間の界面インピーダンス、及び誘電体層のインピーダンスを含む。
【0011】
本発明の１つの実施例において、第１二酸化ケイ素層及び第２二酸化ケイ素層の酸化膜換算膜厚、第１走査型静電容量顕微鏡信号、第２走査型静電容量顕微鏡信号、並びにインピーダンス比は、下式を満たす。
Ｓ１／Ｓ２＝１＋（ｋ－１）ＺＲ
式中、Ｓ１は、第１走査型静電容量顕微鏡信号である。Ｓ２は、第２走査型静電容量顕微鏡信号である。ｋは、第２二酸化ケイ素層の酸化膜換算膜厚／第１二酸化ケイ素層の酸化膜換算膜厚である。ＺＲは、インピーダンス比である。
Ｓ１／Ｓ２＝１＋（ｋ－１）ＺＲ
式中、Ｓ１は、第１走査型静電容量顕微鏡信号である。Ｓ２は、第２走査型静電容量顕微鏡信号である。ｋは、第２二酸化ケイ素層の酸化膜換算膜厚／第１二酸化ケイ素層の酸化膜換算膜厚である。ＺＲは、インピーダンス比である。
【0012】
本発明の１つの実施例において、第１走査型静電容量顕微鏡信号、第３走査型静電容量顕微鏡信号、第１二酸化ケイ素層の酸化膜換算膜厚、及び前記インピーダンス比は、下式を満たす。
Ｓ１／Ｓ３＝１＋（ｈ－１）ＺＲ
式中、Ｓ１は、第１走査型静電容量顕微鏡信号である。Ｓ３は、第３走査型静電容量顕微鏡信号である。ＺＲは、インピーダンス比である。ｈは、誘電体層の酸化膜換算膜厚／第１二酸化ケイ素層の酸化膜換算膜厚である。
Ｓ１／Ｓ３＝１＋（ｈ－１）ＺＲ
式中、Ｓ１は、第１走査型静電容量顕微鏡信号である。Ｓ３は、第３走査型静電容量顕微鏡信号である。ＺＲは、インピーダンス比である。ｈは、誘電体層の酸化膜換算膜厚／第１二酸化ケイ素層の酸化膜換算膜厚である。
【0013】
本発明の１つの実施例において、インピーダンス比は、第１等価インピーダンス／第１総インピーダンスである。
【0014】
本発明の１つの実施例において、誘電体層の異なる領域の酸化膜換算膜厚は、それぞれ異なる領域の第３走査型静電容量顕微鏡信号に対応する。
【0015】
本発明の１つの実施例において、誘電体層は、二酸化ケイ素層を有し、或いは二酸化ケイ素層及び高誘電率層を有する。
【発明の効果】
【0016】
本発明の誘電体層の酸化膜換算膜厚の取得方法によれば、直流電圧を使用しないため、リーク電流の影響を受けずに２つの既知の酸化膜換算膜厚及びインピーダンス比を利用し、半導体コンデンサの誘電体層の酸化膜換算膜厚を正確に計算できる。また、走査型静電容量顕微鏡法を誘電体層の酸化膜換算膜厚の測定分野に利用し、走査型静電容量顕微鏡法の利用性を向上させる。
【図面の簡単な説明】
【0017】
【図1(a)】本発明の実施例の誘電体層の酸化膜換算膜厚の取得方法の各工程を示す模式図である。
【図1(b)】本発明の実施例の誘電体層の酸化膜換算膜厚の取得方法の各工程を示す模式図である。
【図2】本発明の実施例において、直流電圧を印加する前後の原子間力顕微鏡画像である。
【図3】本発明の実施例において、直流電圧を印加する前後の走査型静電容量顕微鏡画像である。
【図4】本発明の実施例において、直流電圧を印加する前後の酸化膜換算膜厚画像である。
【発明を実施するための形態】
【0018】
以下、実施例及び図面を開示しながら本発明の特徴及び効果を詳しく説明する。
【0019】
図面及び明細書において、同じ符号は、同じ又は類似の要素を示す。図面において、形状及び厚さを誇張して表示する場合がある。図面又は明細書に記載されていない素子は、当業者が既知のものである。当業者は、本発明の内容に基づいて様々な変更及び改良を行うことができる。
本明細書において、「１つの実施例」又は「実施例」等の文言は、少なくとも１つの実施例に関する特定な素子、構造又は特徴を示す。そのため、本明細書に記載の「１つの実施例」又は「実施例」の文言は、同じ実施例に対することとは限らない。なお、複数の実施例に記載の特定な部材、構造、及び特徴を適切に組み合わせることができる。
本明細書において、「１つの実施例」又は「実施例」等の文言は、少なくとも１つの実施例に関する特定な素子、構造又は特徴を示す。そのため、本明細書に記載の「１つの実施例」又は「実施例」の文言は、同じ実施例に対することとは限らない。なお、複数の実施例に記載の特定な部材、構造、及び特徴を適切に組み合わせることができる。
下記内容があくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。本発明の範囲は、添付の特許請求の範囲によって示される。明細書及び請求項において、「１つ」及び「前記」は、特に限定しない限り、「１つ又は少なくとも１つ」の素子又は成分を示す。また、単数形の冠詞は、前後の文章から明らかに複数形であると分からない限り、複数の素子又は成分の意味も含む。なお、「中に」は、特に限定しない限り、「中に」及び「上に」の意味も含む。明細書及び請求項に記載の用語（ｔｅｒｍｓ）は、特に限定しない限り、当業者が理解する意味と同じ意味を有する。また、一部の特定の用語は、後述で明確に定義して説明する。明細書に記載の用語は、あくまで例示であり、本発明の範囲を限定するものではない。なお、本発明は、下記各実施例に限定されない。
本明細書で使用する「含む、備える」、「有する」、「含有する」などの用語は、オープンエンド形式（ｏｐｅｎ－ｅｎｄｅｄ）であり、つまり、挙げられたものに限定されないことを意図している。また、本発明のいずれの実施形態或いは特許請求の範囲は、本発明が開示した目的、長所或いは特徴の全てを達成する必要はない。また、要約と発明の名称は、特許文献を検索するのに用いられるものであり、本発明の特許請求の範囲を限定するものではない。
また、「（電気）接続」は、直接及び間接的な（電気）接続手段を示す。例えば、第１装置が第２装置に接続されるとは、前記第１装置が直接に前記第２装置に接続されること、又は他の装置又は他の接続手段を介して間接的に前記第２装置に接続されるのを表する。また、電気信号は、その伝送過程において減衰又は他の変化が生じる場合があるが、特に限定しない限り、伝送元又は提供元での信号及び受信側での信号が同じ信号と見なされるべきである。例えば、電気信号Ｓが電子回路の端子Ａから電子回路の端子Ｂに伝送される時に、トランジスタスイッチのソースとドレイン電極、及び／又は寄生容量を通ることで電圧降下を生じる。しかしながら、意図的に伝送時に生じた減衰又は他の変化を使用して特定の技術的な効果を達成する場合以外、電子回路の端子Ａでの電気信号Ｓ及び端子Ｂでの電気信号Ｓは、同じ信号と見なされるべきである。
特に明記しない限り、一部の用語は、１つの実施例において有しても有しなくてもよい特徴、素子、又は工程を示す。他の実施例において、それらの特徴、素子、又は工程が必要とされない場合がある。
本明細書において、「１つの実施例」又は「実施例」等の文言は、少なくとも１つの実施例に関する特定な素子、構造又は特徴を示す。そのため、本明細書に記載の「１つの実施例」又は「実施例」の文言は、同じ実施例に対することとは限らない。なお、複数の実施例に記載の特定な部材、構造、及び特徴を適切に組み合わせることができる。
本明細書において、「１つの実施例」又は「実施例」等の文言は、少なくとも１つの実施例に関する特定な素子、構造又は特徴を示す。そのため、本明細書に記載の「１つの実施例」又は「実施例」の文言は、同じ実施例に対することとは限らない。なお、複数の実施例に記載の特定な部材、構造、及び特徴を適切に組み合わせることができる。
下記内容があくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。本発明の範囲は、添付の特許請求の範囲によって示される。明細書及び請求項において、「１つ」及び「前記」は、特に限定しない限り、「１つ又は少なくとも１つ」の素子又は成分を示す。また、単数形の冠詞は、前後の文章から明らかに複数形であると分からない限り、複数の素子又は成分の意味も含む。なお、「中に」は、特に限定しない限り、「中に」及び「上に」の意味も含む。明細書及び請求項に記載の用語（ｔｅｒｍｓ）は、特に限定しない限り、当業者が理解する意味と同じ意味を有する。また、一部の特定の用語は、後述で明確に定義して説明する。明細書に記載の用語は、あくまで例示であり、本発明の範囲を限定するものではない。なお、本発明は、下記各実施例に限定されない。
本明細書で使用する「含む、備える」、「有する」、「含有する」などの用語は、オープンエンド形式（ｏｐｅｎ－ｅｎｄｅｄ）であり、つまり、挙げられたものに限定されないことを意図している。また、本発明のいずれの実施形態或いは特許請求の範囲は、本発明が開示した目的、長所或いは特徴の全てを達成する必要はない。また、要約と発明の名称は、特許文献を検索するのに用いられるものであり、本発明の特許請求の範囲を限定するものではない。
また、「（電気）接続」は、直接及び間接的な（電気）接続手段を示す。例えば、第１装置が第２装置に接続されるとは、前記第１装置が直接に前記第２装置に接続されること、又は他の装置又は他の接続手段を介して間接的に前記第２装置に接続されるのを表する。また、電気信号は、その伝送過程において減衰又は他の変化が生じる場合があるが、特に限定しない限り、伝送元又は提供元での信号及び受信側での信号が同じ信号と見なされるべきである。例えば、電気信号Ｓが電子回路の端子Ａから電子回路の端子Ｂに伝送される時に、トランジスタスイッチのソースとドレイン電極、及び／又は寄生容量を通ることで電圧降下を生じる。しかしながら、意図的に伝送時に生じた減衰又は他の変化を使用して特定の技術的な効果を達成する場合以外、電子回路の端子Ａでの電気信号Ｓ及び端子Ｂでの電気信号Ｓは、同じ信号と見なされるべきである。
特に明記しない限り、一部の用語は、１つの実施例において有しても有しなくてもよい特徴、素子、又は工程を示す。他の実施例において、それらの特徴、素子、又は工程が必要とされない場合がある。
【0020】
本発明の誘電体層の酸化膜換算膜厚の取得方法によれば、直流電圧を使用しないため、リーク電流の影響を受けずに２つの既知の酸化膜換算膜厚及びインピーダンス比を利用し、半導体コンデンサの誘電体層の酸化膜換算膜厚を正確に計算できる。また、走査型静電容量顕微鏡法を誘電体層の酸化膜換算膜厚の測定分野に利用し、走査型静電容量顕微鏡法の利用性を向上させる。
【0021】
図１（ａ）、図１（ｂ）は、本発明の実施例の誘電体層の酸化膜換算膜厚の取得方法の各工程を示す模式図である。図１（ａ）、図１（ｂ）を参照しながら説明する。以下、本発明の誘電体層の酸化膜換算膜厚の取得方法を説明する。まず、図１（ａ）に示す第１半導体コンデンサ１０及び第２半導体コンデンサ１２を提供する。第１半導体コンデンサ１０は、第１二酸化ケイ素層１００及び第１空乏層１０１を有する。第２半導体コンデンサ１２は、第２二酸化ケイ素層１２０、及び第２空乏層１２１を有する。第１二酸化ケイ素層１００及び第２二酸化ケイ素層１２０は、既知の酸化膜換算膜厚を有する。第１半導体コンデンサ１０の第１総インピーダンスは、複数の第１領域の複数の第１インピーダンス、及び第１二酸化ケイ素層１００に対応する第１等価インピーダンスを含む。第２半導体コンデンサ１２の第２総インピーダンスは、複数の第２領域の複数の第２インピーダンス、及び第２二酸化ケイ素層１２０に対応する第２等価インピーダンスを含む。全ての第１インピーダンスは、それぞれ全ての第２インピーダンスに等しい。
【0022】
１つの実施例において、第１半導体コンデンサ１０及び第２半導体コンデンサ１２は、いずれも金属酸化膜半導体コンデンサである。第１半導体コンデンサ１０は、例えば、第１二酸化ケイ素層１００、第１空乏層１０１、第１電極層１０２、第１半導体基板１０３、及び導電性プローブ１０４を有する。第１電極層１０２及び第１二酸化ケイ素層１００は、それぞれ第１半導体基板１０３の底面及び頂面に位置する。第１空乏層１０１は、第１半導体基板１０３内に形成される。導電性プローブ１０４は、第１二酸化ケイ素層１００に接触し、走査型静電容量顕微鏡測定システム２０及びアース端子に電気接続される。走査型静電容量顕微鏡測定システム２０は、超高周波静電容量センサー（ｕｌｔｒａ－ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ ｃａｐａｃｉｔａｎｃｅ ｓｅｎｓｏｒ）及びロックインアンプ（ｌｏｃｋ－ｉｎ ａｍｐｌｉｆｉｅｒ）を有する。第１電極層１０２は、変調電圧源２２に電気接続される。変調（ｍｏｄｕｌａｔｉｏｎ）電圧源２２は、交流電圧である変調電圧Ｖｍを生じる。全ての第１インピーダンスは、導電性プローブ１０４のインピーダンスＺｐ１、第１空乏層１０１のインピーダンスＺｄ１、第１電極層１０２のインピーダンスＺｅ１、及び第１半導体基板１０３のインピーダンスＺｓ１を含む。第１等価インピーダンスＺｅｑ１は、第１二酸化ケイ素層１００と第１半導体基板１０３との間の界面インピーダンスＺｉｔ１、及び第１二酸化ケイ素層１００のインピーダンスＺｏ１を含む。第１二酸化ケイ素層１００と第１半導体基板１０３との間の界面インピーダンスＺｉｔ１を低減するために、第１半導体基板１０３は、例えばシリコン基板が挙げられるが、それらに限定されない。
【0023】
第２半導体コンデンサ１２は、例えば、第２二酸化ケイ素層１２０、第２空乏層１２１、第２電極層１２２、第２半導体基板１２３、及び導電性プローブ１２４を有する。第２電極層１２２及び第２二酸化ケイ素層１２０は、それぞれ第２半導体基板１２３の底面及び頂面に位置する。第２空乏層１２１は、第２半導体基板１２３内に形成される。導電性プローブ１２４は、第２二酸化ケイ素層１２０に接触し、走査型静電容量顕微鏡測定システム２０及びアース端子に電気接続される。第２電極層１２２は、変調電圧源２２に電気接続される。全ての第２インピーダンスは、導電性プローブ１２４のインピーダンスＺｐ２、第２空乏層１２１のインピーダンスＺｄ２、第２電極層１２２のインピーダンスＺｅ２、及び第２半導体基板１２３のインピーダンスＺｓ２を含む。第２等価インピーダンスＺｅｑ２は、第２二酸化ケイ素層１２０と第２半導体基板１２３との間の界面インピーダンスＺｉｔ２、及び第２二酸化ケイ素層１２０のインピーダンスＺｏ２を含む。Ｚｐ２、Ｚｄ２、Ｚｅ２及びＺｓ２は、それぞれＺｐ１、Ｚｄ１、Ｚｅ１及びＺｓ１に等しい。第２二酸化ケイ素層１２０と第２半導体基板１２３との間の界面インピーダンスＺｉｔ２を低減するために、第２半導体基板１２３は、例えばシリコン基板が挙げられるが、それらに限定されない。
【0024】
そして、走査型静電容量顕微鏡法（ｓｃａｎｎｉｎｇ ｃａｐａｃｉｔａｎｃｅ ｍｉｃｒｏｓｃｏｐｙ）及び変調電圧源２２によって第１半導体コンデンサ１０及び第２半導体コンデンサ１２に変調電圧Ｖｍを印加し、第１空乏層１０１及び第２空乏層１２１の幅に周期的な変動を生じ、走査型静電容量顕微鏡測定システム２０を利用し、それぞれ第１半導体コンデンサ１０及び第２半導体コンデンサ１２に対応する第１走査型静電容量顕微鏡信号及び第２走査型静電容量顕微鏡信号を測定する。走査型静電容量顕微鏡信号の単位は、ボルト（Ｖ）である。空乏層の静電気容量値の変化量／変調電圧Ｖｍの電圧値の変化量は、対応する走査型静電容量顕微鏡信号に正比例する。第１走査型静電容量顕微鏡信号及び第２走査型静電容量顕微鏡信号は、それぞれ以Ｓ１及びＳ２である。Ｚｐ１、Ｚｅ１、Ｚｓ１、Ｚｅｑ１、Ｚｐ２、Ｚｅ２、Ｚｓ２、及びＺｅｑ２が固定値であり、Ｚｄ１又はＺｄ２のみが変調電圧Ｖｍによって変動するため、下式を得る。
式中、αは、システムパラメータである。
そして、第１二酸化ケイ素層１００及び第２二酸化ケイ素層１２０の酸化膜換算膜厚、並びに第１走査型静電容量顕微鏡信号Ｓ１及び第２走査型静電容量顕微鏡信号Ｓ２に基づいて、インピーダンス比ＺＲを計算する。
式中、Ｃｅｑ１は、Ｚｅｑ１に対応する静電容量である。ωは、角周波数である。
Ｃｅｑ２＝ｋＣｅｑ２
式中、ＥＯＴ１は、第１二酸化ケイ素層１００の酸化膜換算膜厚である。ＥＯＴ２は、第２二酸化ケイ素層１２０の酸化膜換算膜厚である。
そのため、
Ｓ１／Ｓ２＝１＋（ｋ－１）ＺＲ
式中、ｋは、第２二酸化ケイ素層１２０の酸化膜換算膜厚／第１二酸化ケイ素層１００の酸化膜換算膜厚である。具体的には、インピーダンス比ＺＲは、第１等価インピーダンスＺｅｑ１／第１総インピーダンスである。
そして、第１二酸化ケイ素層１００及び第２二酸化ケイ素層１２０の酸化膜換算膜厚、並びに第１走査型静電容量顕微鏡信号Ｓ１及び第２走査型静電容量顕微鏡信号Ｓ２に基づいて、インピーダンス比ＺＲを計算する。
式中、ＥＯＴ１は、第１二酸化ケイ素層１００の酸化膜換算膜厚である。ＥＯＴ２は、第２二酸化ケイ素層１２０の酸化膜換算膜厚である。
Ｓ１／Ｓ２＝１＋（ｋ－１）ＺＲ
式中、ｋは、第２二酸化ケイ素層１２０の酸化膜換算膜厚／第１二酸化ケイ素層１００の酸化膜換算膜厚である。具体的には、インピーダンス比ＺＲは、第１等価インピーダンスＺｅｑ１／第１総インピーダンスである。
【0025】
インピーダンス比ＺＲを計算した後、図１（ｂ）に示す第３半導体コンデンサ１４を提供する。第３半導体コンデンサ１４は、誘電体層１４０及び第３空乏層１４１を有する。第３半導体コンデンサ１４の第３総インピーダンスは、複数の第３領域の複数の第３インピーダンス、及び誘電体層１４０に対応する第３等価インピーダンスを含む。全ての第３インピーダンスは、それぞれ全ての第１インピーダンスに等しい。１つの実施例において、第３半導体コンデンサ１４は、金属酸化膜半導体コンデンサである。第３半導体コンデンサ１４は、例えば、誘電体層１４０、第３空乏層１４１、第３電極層１４２、第３半導体基板１４３、及び導電性プローブ１４４を有する。第３電極層１４２及び誘電体層１４０は、それぞれ第３半導体基板１４３の底面及び頂面に位置する。第３空乏層１４１は、第３半導体基板１４３内に形成される。導電性プローブ１４４は、誘電体層１４０に接触し、走査型静電容量顕微鏡測定システム２０及びアース端子に電気接続される。第３電極層１４２は、変調電圧源２２に電気接続される。全ての第３インピーダンスは、導電性プローブ１４４のインピーダンスＺｐ３、第３空乏層１４１のインピーダンスＺｄ３、第３電極層１４２のインピーダンスＺｅ３、及び第３半導体基板１４３のインピーダンスＺｓ３を含む。第３等価インピーダンスＺｅｑ３は、誘電体層１４０と第３半導体基板１４３との間の界面インピーダンスＺｉｔ３、及び誘電体層１４０のインピーダンスＺｏ３を含む。Ｚｐ３、Ｚｄ３、Ｚｅ３及びＺｓ３は、それぞれＺｐ１、Ｚｄ１、Ｚｅ１及びＺｓ１に等しい。誘電体層１４０と第３半導体基板１４３との間の界面インピーダンスＺｉｔ３を低減するために、第３半導体基板１４３は、例えばシリコン基板が挙げられるが、それらに限定されない。
【0026】
そして、走査型静電容量顕微鏡法によって第３半導体コンデンサ１４に変調電圧Ｖｍを印加し、第３空乏層１４１の幅に周期的な変動を生じ、第３半導体コンデンサ１４に対応する第３走査型静電容量顕微鏡信号Ｓ３を測定する。最後に、第１二酸化ケイ素層１００の酸化膜換算膜厚、第１走査型静電容量顕微鏡信号Ｓ１、第３走査型静電容量顕微鏡信号Ｓ３、及びインピーダンス比ＺＲに基づいて、誘電体層１４０の酸化膜換算膜厚を取得する。
Ｓ１／Ｓ２＝１＋（ｋ－１）ＺＲ
であるため、
Ｓ１／Ｓ３＝１＋（ｈ－１）ＺＲ
式中、ｈは、誘電体層１４０の酸化膜換算膜厚／第１二酸化ケイ素層１００の酸化膜換算膜厚である。
Ｓ１／Ｓ２＝１＋（ｋ－１）ＺＲ
であるため、
Ｓ１／Ｓ３＝１＋（ｈ－１）ＺＲ
式中、ｈは、誘電体層１４０の酸化膜換算膜厚／第１二酸化ケイ素層１００の酸化膜換算膜厚である。
【0027】
本発明の１つの実施例において、誘電体層１４０は、二酸化ケイ素層を有し、或いは二酸化ケイ素層及び高誘電率層を有する。高誘電率層の材料、例えば二酸化ハフニウムが挙げられる。当誘電体層１４０が二酸化ケイ素層を有し、或いは二酸化ケイ素層及び高誘電率層を有する場合、二酸化ケイ素層は、高誘電率層と第３半導体基板１４３との間に位置する。第１二酸化ケイ素層１００及び第２二酸化ケイ素層１２０の酸化膜換算膜厚は、周波数制御で第１半導体コンデンサ１０及び第２半導体コンデンサ１２の静電容量－電圧の特性曲線を測定することで得られる。高誘電率層と二酸化ケイ素層との間の界面に多くの欠陥（ｄｅｆｅｃｔｓ）が存在しているため、誘電体層１４０に高インピーダンスを生じる。そのため、第３半導体コンデンサ１４に低周波の変調電圧Ｖｍを印加する時にリーク電流を生じ、誘電体層１４０の酸化膜換算膜厚が不正確になる。前記問題及び静電容量－電圧（Ｃ－Ｖ）測定曲線の周波数分散（ｆｒｅｑｕｅｎｃｙ ｄｉｓｐｅｒｓｉｏｎ）を避けるために、上記周波数制御は、変調電圧Ｖｍの交流周波数に等しい。
【0028】
図２は、本発明の実施例において、直流電圧を印加する前後の原子間力顕微鏡（ＡＦＭ）画像である。図２の横軸及び縦軸の単位は、ナノ（ｎｍ）である。図３は、本発明の実施例において、直流電圧を印加する前後の走査型静電容量顕微鏡（ＳＣＭ）画像である。図３の横軸及び縦軸の単位は、ミリボルト（ｍＶ）である。図４は、本発明の実施例において、直流電圧を印加する前後の酸化膜換算膜厚（ＥＯＴ）画像である。図４の横軸及び縦軸の単位はｍナノ（ｎｍ）である。図１（ｂ）、図２、図３及び図４を参照しながら説明する。図２、図３及び図４において、上部の画像は、直流電圧を印加する前の画像である。下部の画像は、直流電圧を印加した後の画像である。点線の円は、直流電圧の印加位置を示す。前記図面から分かるように、誘電体層１４０の異なる領域の酸化膜換算膜厚は、それぞれ誘電体層１４０の異なる領域の第３走査型静電容量顕微鏡信号に対応する。
【0029】
上記実施例の誘電体層の酸化膜換算膜厚の取得方法によれば、直流電圧を使用しないため、リーク電流の影響を受けずに２つの既知の酸化膜換算膜厚及びインピーダンス比を利用し、半導体コンデンサの誘電体層の酸化膜換算膜厚を正確に計算できる。また、走査型静電容量顕微鏡法を誘電体層の酸化膜換算膜厚の測定分野に利用し、走査型静電容量顕微鏡法の利用性を向上させる。
【0030】
上記内容は、あくまで本発明の実施例である。本発明は、上記実施例に限定されない。本発明の請求の範囲に基づいてなされた均等的な変更、改良は、いずれも本発明に含む。
【符号の説明】
【0031】
１０ 第１半導体コンデンサ
１００ 第１二酸化ケイ素層
１０１ 第１空乏層
１０２ 第１電極層
１０３ 第１半導体基板
１０４ 導電性プローブ
１２ 第２半導体コンデンサ
１２０ 第２二酸化ケイ素層
１２１ 第２空乏層
１２２ 第２電極層
１２３ 第２半導体基板
１２４ 導電性プローブ
１４ 第３半導体コンデンサ
１４０ 誘電体層
１４１ 第３空乏層
１４２ 第３電極層
１４３ 第３半導体基板
１４４ 導電性プローブ
２０ 走査型静電容量顕微鏡測定システム
２２ 変調電圧源
Ｖｍ 変調電圧
１００ 第１二酸化ケイ素層
１０１ 第１空乏層
１０２ 第１電極層
１０３ 第１半導体基板
１０４ 導電性プローブ
１２ 第２半導体コンデンサ
１２０ 第２二酸化ケイ素層
１２１ 第２空乏層
１２２ 第２電極層
１２３ 第２半導体基板
１２４ 導電性プローブ
１４ 第３半導体コンデンサ
１４０ 誘電体層
１４１ 第３空乏層
１４２ 第３電極層
１４３ 第３半導体基板
１４４ 導電性プローブ
２０ 走査型静電容量顕微鏡測定システム
２２ 変調電圧源
Ｖｍ 変調電圧
【図1(a)】
【図1(b)】
【図2】
【図3】
【図4】
