特開 2024-61597 深度情報を有したイメージセンサチップ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024061597

(43)【公開日】2024-05-07

(54)【発明の名称】深度情報を有したイメージセンサチップ

(51)【国際特許分類】

   H04N 25/773 20230101AFI20240425BHJP

   H04N 25/705 20230101ALI20240425BHJP

【ＦＩ】

H04N25/773

H04N25/705

【審査請求】有

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2023093602

(22)【出願日】2023-06-07

(31)【優先権主張番号】111140148

(32)【優先日】2022-10-22

(33)【優先権主張国・地域又は機関】TW

(71)【出願人】

【識別番号】522054178

【氏名又は名称】國立陽明交通大學

(74)【代理人】

【識別番号】100109634

【弁理士】

【氏名又は名称】舛谷 威志

(74)【代理人】

【識別番号】100129263

【弁理士】

【氏名又は名称】中尾 洋之

(72)【発明者】

【氏名】李 鎮宜

(72)【発明者】

【氏名】▲ホァン▼ 熙皓

(72)【発明者】

【氏名】▲ホァン▼ 子芸

【テーマコード（参考）】

5C024

【Ｆターム（参考）】

5C024CX11

5C024CY17

5C024EX12

5C024GX03

5C024GX15

5C024GX16

5C024GY39

5C024GY41

5C024GY45

(57)【要約】      （修正有）

【課題】深度情報を出力するイメージセンサチップを提供する。
【解決手段】イメージセンサチップ１は、ＳＰＡＤアレイ１１と、時間－デジタルコンバータモジュール１３と、第１の記憶回路１５と、データ処理回路１７と、を含む。ＳＰＡＤアレイ１１は、複数のイメージセンサユニットＩＵを備え、イメージセンサユニットＩＵの各々は、複数のＳＰＡＤユニットと、判定回路と、を備え、ＳＰＡＤユニットの各々は、スキャン期間内に光子検出結果を出力し、判定回路は、光子検出結果に基づいてイメージ検出信号Ｓを生成する。時間－デジタルコンバータモジュールは、イメージ検出信号Ｓに応答して、複数の第１の時間データＴ１を生成する。第１の記憶回路は、第１の時間データＴ１を一時的に記憶する。データ処理ユニットは、第１の記憶回路から第１の時間データＴ１を読み出し、第１の時間データＴ１に対応する複数の第２の時間データＴ２を生成する。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数のイメージセンサユニットを備え、前記イメージセンサユニットの各々は、
スキャン期間内に光子検出結果を出力するように各々が構成された複数のＳＰＡＤユニット、および
前記光子検出結果に基づいてイメージ検出信号を生成するように構成された判定回路を備える、単一光子アバランシェダイオード（ＳＰＡＤ）アレイと、
前記イメージ検出信号に応答して、複数の第１の時間データを生成するように構成された時間－デジタルコンバータ（ＴＤＣ）モジュールと、
前記第１の時間データを一時的に記憶するように構成された第１の記憶回路と、
前記第１の記憶回路から前記第１の時間データを読み出し、前記第１の時間データにそれぞれ対応する複数の第２の時間データを生成するように構成されたデータ処理回路とを備える、
イメージセンサチップ。

【請求項2】

光子を検出したことを、同一の前記イメージセンサユニットの前記光子検出結果のうちの少なくとも２つが示す場合に、対応する前記イメージ検出信号は、光子を検出したことを示す、請求項１に記載のイメージセンサチップ。

【請求項3】

光子を検出したことを、同一の前記イメージセンサユニットの前記光子検出結果のうちの少なくとも１つが示す場合に、対応する前記イメージ検出信号は、光子を検出したことを示す、請求項１に記載のイメージセンサチップ。

【請求項4】

前記判定回路の各々は、制御信号に基づいて、複数の検出モードのうちの１つを選択し、対応する前記光子検出結果に基づいて、対応する前記イメージ検出信号を生成するように構成される、請求項１に記載のイメージセンサチップ。

【請求項5】

前記データ処理回路は、更に、前記第１の時間データをソートし、ソートされた前記第１の時間データのうちの１番目のものを第１のビット数で記録し、ソートされた前記第１の時間データのうちの２番目のものからＮ番目のものまでの各々と、それらに対応して前の順位の第１の時間データとの間の差分値を、第２のビット数で記録するように構成され、前記第２のビット数は、前記第１のビット数よりも小さく、Ｎは正の整数である、請求項１に記載のイメージセンサチップ。

【請求項6】

前記データ処理回路は、更に、圧縮指示ビットと前記第２の時間データとを出力するように構成される、請求項５に記載のイメージセンサチップ。

【請求項7】

前記圧縮指示ビットと前記第２の時間データとを一時的に記憶するように構成された第２の記憶回路を更に備える、請求項６に記載のイメージセンサチップ。

【請求項8】

前記ＴＤＣモジュールは、複数のＴＤＣユニットを備え、
前記ＴＤＣユニットは、前記イメージセンサユニットと１対１で対応し、前記ＴＤＣユニットの各々は、起動信号に応答して、カウントを開始するように構成され、前記ＴＤＣユニットの各々は、対応するイメージ検出信号に応答して、カウントを停止し、対応する前記第１の時間データを生成するように構成される、
請求項１に記載のイメージセンサチップ。

【請求項9】

前記ＴＤＣモジュールは、
前記イメージセンサユニットと１対１で対応する複数のＴＤＣユニットと、
起動信号に応答して、異なる時間長さだけ遅延された複数の発振信号を生成し、前記発振信号に優先符号化を適用することによって複数の第１の出力ビットを生成し、前記第１の出力ビットを前記ＴＤＣユニットに出力するように構成されたグローバルタイミングジェネレータとを備え、
前記ＴＤＣユニットの各々は、更に、前記発振信号のうちの最初のものに応答してカウントを開始するように構成され、前記ＴＤＣユニットの各々は、更に、対応する前記イメージ検出信号に応答して、カウントを停止し、カウント結果に対応する複数の第２の出力ビットを記憶するように構成され、
前記第１の時間データの各々は、前記第１の出力ビットと、対応する前記第２の出力ビットとを含む、
請求項１に記載のイメージセンサチップ。

【請求項10】

前記グローバルタイミングジェネレータは、更に、調整信号に応答して、前記時間長を調整するように構成される、請求項９に記載のイメージセンサチップ。

【請求項11】

前記ＴＤＣモジュールは、
前記イメージセンサユニットと１対１で対応する複数のＴＤＣユニットと、
起動信号に応答して、異なる時間長さだけ遅延された複数の発振信号を生成し、前記発振信号に優先符号化を適用することによって複数の第１の出力ビットを生成し、前記第１の出力ビットを前記ＴＤＣユニットに出力し、前記発振信号のうちの最初のものに応答してカウントを開始し、複数の第２の出力ビットを前記ＴＤＣユニットに出力するように構成されたグローバルタイミングジェネレータとを備え、
前記ＴＤＣユニットの各々は、更に、対応する前記イメージ検出信号に応答して、対応する前記第２の出力ビットの更新を停止するように構成され、前記第１の時間データの各々は、前記第１の出力ビットと、対応する前記第２の出力ビットとを含む、
請求項１に記載のイメージセンサチップ。

【請求項12】

前記グローバルタイミングジェネレータは、更に、調整信号に応答して、前記時間長を調整するように構成される、請求項１１に記載のイメージセンサチップ。

【請求項13】

前記ＴＤＣモジュールは、更に、少なくとも１つのロック信号を送信するように構成され、前記少なくとも１つのロック信号の各々は、対応する前記イメージセンサユニットが光子を検出するのを一時的に停止させるためのものである、請求項１に記載のイメージセンサチップ。

【請求項14】

第１の周波数を有した第１のクロック信号を、前記ＴＤＣモジュールに供給し、第２の周波数を有した第２のクロック信号を、前記データ処理回路に供給するように構成されたクロックジェネレータを更に備える、請求項１に記載のイメージセンサチップ。

【発明の詳細な説明】

【優先権】

【0001】

本出願は、２０２２年１０月２２日に出願された台湾特許出願第１１１１４０１４８号による優先権を主張するものであって、その全体が参照により本明細書に組み込まれる。
[技術分野]
本発明は、深度情報を有したイメージセンサチップに関する。より具体的には、本発明は、単一光子アバランシェダイオードアレイを備え、深度情報を提供するイメージセンサチップに関する。

【背景技術】

【0002】

単一光子検出器は、単一の光子を検出できることから、環境中の弱い光信号を検出することが可能であり、そのため、量子通信、生物医学的光電検出、および光学測距などの様々な分野に適用される。現在では、例えば、電荷結合素子（ＣＣＤ）、量子ドット赤外光検出器、および単一光子アバランシェダイオード（ＳＰＡＤ）検出器などの様々な単一光子検出器が存在する。

【0003】

これらの様々なタイプの単一光子検出器の中でも、ＳＰＡＤを採用したものは、相補型金属酸化膜半導体（ＣＭＯＳ）の標準製造プロセスと互換性があるので、特に好まれる。但し、ＳＰＡＤは、光および環境雑音に対して過敏であり、これにより、一般的に、光子が誤って検出されるという問題をもたらす。従って、通常は検出結果の精度が不十分となる。更に、広範囲の光子検出を実行する必要がある場合、特定の数のＳＰＡＤユニットを単一光子検出器に装備しなければならない。その場合、膨大な量のデータを出力する必要があり、出力が遅延することになる。

【0004】

以上の理由から、この技術分野においては、光を正確に検出して高精度の深度測定を提供可能で、測定結果を迅速に出力することができるイメージセンサチップが依然として必要とされている。

【発明の概要】

【0005】

本発明の目的は、イメージセンサチップを提供することである。イメージセンサチップは、単一光子アバランシェダイオード（ＳＰＡＤ）アレイと、時間－デジタルコンバータ（ＴＤＣ）モジュールと、第１の記憶回路と、データ処理回路とを備える。ＳＰＡＤアレイは、複数のイメージセンサユニットを備える。イメージセンサユニットの各々は、複数のＳＰＡＤユニットと判定回路とを備え、ＳＰＡＤユニットの各々は、スキャン期間内に光子検出結果を出力するように構成され、判定回路は、光子検出結果に基づいてイメージ検出信号を生成するように構成される。ＴＤＣモジュールは、イメージ検出信号に応答して、複数の第１の時間データを生成するように構成される。第１の記憶回路は、第１の時間データを一時的に記憶するように構成される。データ処理回路は、第１の記憶回路から第１の時間データを読み出し、第１の時間データにそれぞれ対応する複数の第２の時間データを生成するように構成される。

【0006】

本発明のいくつかの態様では、光子を検出したことを、同一のイメージセンサユニットの光子検出結果のうちの少なくとも２つが示す場合に、対応するイメージ検出信号は、光子を検出したことを示す。

【0007】

本発明のいくつかの態様では、光子を検出したことを、同一のイメージセンサユニットの光子検出結果のうちの少なくとも１つが示す場合に、対応するイメージ検出信号は、光子を検出したことを示す。

【0008】

本発明のいくつかの態様において、判定回路の各々は、制御信号に基づいて、複数の検出モードのうちの１つを選択し、対応する光子検出結果に基づいて、対応するイメージ検出信号を生成するように構成される。

【0009】

いくつかの態様において、データ処理回路は、更に、第１の時間データをソートし、ソートされた第１の時間データのうちの１番目のものを第１のビット数で記録し、ソートされた第１の時間データのうちの２番目のものからＮ番目のものまでの各々と、それらに対応して前の順位の第１の時間データとの間の差分値を、第２のビット数で記録するように構成され、第２のビット数は、第１のビット数よりも小さく、Ｎは正の整数である。

【0010】

本発明のいくつかの態様において、イメージセンサチップは、第２の記憶回路を更に備える。データ処理回路は、更に、圧縮指示ビットと第２の時間データとを第２の記憶回路に出力するように構成される。

【0011】

本発明のいくつかの態様において、ＴＤＣモジュールは、複数のＴＤＣユニットを備え、ＴＤＣユニットは、イメージセンサユニットと１対１で対応する。ＴＤＣユニットの各々は、起動信号に応答して、カウントを開始するように構成され、ＴＤＣユニットの各々は、対応するイメージ検出信号に応答して、カウントを停止し、対応する第１の時間データを生成するように構成される。

【0012】

本発明のいくつかの態様において、ＴＤＣモジュールは、複数のＴＤＣユニットと、グローバルタイミングジェネレータとを備える。ＴＤＣユニットは、イメージセンサユニットと１対１で対応する。グローバルタイミングジェネレータは、起動信号に応答して、異なる時間長だけ遅延された複数の発振信号を生成し、当該発振信号に優先符号化を適用することによって複数の第１の出力ビットを生成し、当該第１の出力ビットをＴＤＣユニットに出力するように構成される。ＴＤＣユニットの各々は、更に、発振信号のうちの最初のものに応答してカウントを開始するように構成され、ＴＤＣユニットの各々は、更に、対応するイメージ検出信号に応答して、カウントを停止し、カウント結果に対応する複数の第２の出力ビットを記憶するように構成される。第１の時間データの各々は、第１の出力ビットと、対応する第２の出力ビットとを含む。

【0013】

本発明のいくつかの態様において、ＴＤＣモジュールは、複数のＴＤＣユニットと、グローバルタイミングジェネレータとを備える。ＴＤＣユニットは、イメージセンサユニットと１対１で対応する。グローバルタイミングジェネレータは、起動信号に応答して、異なる時間長だけ遅延された複数の発振信号を生成し、当該発振信号に優先符号化を適用することによって複数の第１の出力ビットを生成し、当該第１の出力ビットをＴＤＣユニットに出力し、発振信号のうちの最初のものに応答してカウントを開始し、複数の第２の出力ビットをＴＤＣユニットに出力するように構成される。ＴＤＣユニットの各々は、更に、対応するイメージ検出信号に応答して、対応する第２の出力ビットの更新を停止するように構成され、第１の時間データの各々は、第１の出力ビットと、対応する第２の出力ビットとを含む。

【0014】

本発明のいくつかの態様において、グローバルタイミングジェネレータは、更に、調整信号に応答して、時間長を調整するように構成される。

【0015】

本発明のいくつかの態様において、ＴＤＣモジュールは、更に、少なくとも１つのロック信号を送信するように構成され、少なくとも１つのロック信号の各々は、対応するイメージセンサユニットが光子を検出するのを一時的に停止させるためのものである。

【0016】

本発明のいくつかの態様において、イメージセンサチップは、更に、クロックジェネレータを備える。クロックジェネレータは、第１の周波数を有した第１のクロック信号を、ＴＤＣモジュールに供給し、第２の周波数を有した第２のクロック信号を、データ処理回路に供給するように構成される。

【0017】

本発明が提供するイメージセンサチップは、特別なアーキテクチャを有しており、ＳＰＡＤアレイ内のイメージセンサユニットの各々は、複数のＳＰＡＤユニットを備える。このアーキテクチャにおいて、イメージセンサユニットの各々は、実際の適用の要件に基づいて、ＳＰＡＤユニットのうちの少なくとも１つ、少なくとも２つ、または少なくともその他の数が光子を検出する場合に、イメージセンサユニットが光子を検出していると判定するように設定することができる。複数のＳＰＡＤユニットが光子を検出することをもって、イメージセンサユニットが光子を検出していると判定するようにイメージセンサユニットの各々を設定することができるので、環境ノイズによって引き起こされるＳＰＡＤユニットの誤判定を防止することができる。また、イメージセンサチップのデータ処理回路は、第１の時間データを圧縮することができるので、本発明は、必要な出力帯域を減少させるだけでなく、出力速度を向上させることができる。従って、本発明が提供するイメージセンサチップは、光を正確に検出して高精度の深度測定を提供することが可能であり、測定結果を迅速に出力することができる。

【0018】

特許請求の範囲に記載された発明の特徴を、当業者が十分に理解するように、本発明に関する詳細な技術、および実施される好ましい態様について、添付図面と共に以下の段落において説明する。

【図面の簡単な説明】

【0019】

【図1】図１は、本発明のいくつかの実施形態におけるイメージセンサチップ１のアーキテクチャの概略図である。

【0020】

【図2】図２は、具体例におけるイメージセンサユニットＩＵの概略図である。

【0021】

【図3】図３は、具体例における判定回路ＤＵの概略図である。

【0022】

【図4】図４は、別の具体例における判定回路ＤＵの概略図である。

【0023】

【図5】図５は、更に別の具体例における判定回路ＤＵの概略図である。

【0024】

【図6】図６は、具体例におけるＴＤＣモジュールＴＭ１の概略図である。

【0025】

【図7】図７は、別の具体例におけるＴＤＣモジュールＴＭ２の概略図である。

【発明を実施するための形態】

【0026】

以下の記載において、本発明が提供する深度情報を有したイメージセンサチップを、特定の実施形態に関して説明する。但し、これらの実施形態は、これらの実施形態において述べられるいずれかの特定の環境、用途、または実施への本発明の限定を意図するものではない。従って、これらの実施形態の説明は、本発明の範囲を限定するものではなく、例示するものである。なお、以下の実施形態および添付図面において、本発明とは関係のない要素の図示は省略している。添付図面における個々の要素間の寸法および寸法尺度は、図示および例示を容易にすることのみを目的として示すものであり、本発明の範囲を限定するものではない。また、更に説明しない限り、明細書および特許請求の範囲中に記載された「ａ」、「ｔｈｅ」等の表現は、単数形および複数形の両方を含むものとする。

【0027】

図１は、本発明のいくつかの実施形態における、深度情報を有したイメージセンサチップ１のアーキテクチャの概略図である。イメージセンサチップ１は、単一光子アバランシェダイオード（ＳＰＡＤ）アレイ１１と、時間－デジタルコンバータ（ＴＤＣ）モジュール１３と、第１の記憶回路１５と、データ処理回路１７とを備える。ＳＰＡＤアレイ１１は、複数のイメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎを備える。なお、本発明は、ＳＰＡＤアレイ１１に含まれるイメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎの数を限定するものではない。更に、実際の適用の要件に応じ、ＳＰＡＤアレイ１１に含まれるイメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎは、１次元アレイ、または２次元アレイに配列してもよい。

【0028】

イメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎの各々は、複数のＳＰＡＤユニットと、判定回路とを備える。イメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎの各々について、イメージセンサユニットに含まれるＳＰＡＤユニットの各々は、スキャン期間内に光子検出結果を個別に出力し（即ち、光子が検出されたか否かを示す信号を出力し）、イメージセンサユニットに含まれる判定回路は、この光子検出結果に基づいてイメージ検出信号を生成する。従って、スキャン期間内において、ＳＰＡＤアレイ１１のイメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎは、それぞれイメージ検出信号Ｓ＿１，Ｓ＿２，・・・，Ｓ＿Ｎを生成する。

【0029】

より良い理解のために、図２に示す具体例を参照されたい。但し、これは、本発明の範囲を限定するために使用されるものではない。この具体例において、イメージセンサユニットＩＵ（イメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎのいずれかを表す）は、４個のＳＰＡＤユニットＳＵ１，ＳＵ２，ＳＵ３，ＳＵ４と、判定回路ＤＵとを備えている。ＳＰＡＤユニットＳＵ１，ＳＵ２，ＳＵ３，ＳＵ４は、同じ回路構成を有する。ＳＰＡＤユニットＳＵ１，ＳＵ２，ＳＵ３，ＳＵ４の各々は、フォトダイオード、クエンチ回路、および高電圧下で動作可能なインバータを備えていてもよく、これらの回路要素は、図２に示すように結合することができる。バイアス電圧Ｖ_ｂｉａｓ下で、ＳＰＡＤユニットＳＵ１，ＳＵ２，ＳＵ３，ＳＵ４は、スキャン期間内に、個別に光子検出を行い、それぞれ光子検出結果Ｒ１，Ｒ２，Ｒ３，Ｒ４を出力する。判定回路ＤＵは、光子検出結果Ｒ１，Ｒ２，Ｒ３，Ｒ４に基づき、イメージ検出信号ＩＲを生成する。イメージセンサユニットＩＵが出力するイメージ検出信号ＩＲは、イメージセンサユニットＩＵがスキャン期間内に光子を検出しているか否かを表す。

【0030】

いくつかの実施形態において、イメージセンサユニットＩＵの判定回路ＤＵは、光子を検出したことを、受け取った光子検出結果のうちの少なくとも２つが示す場合に、イメージセンサユニットＩＵが光子を検出したことを示すイメージ検出信号を生成するように構成することができる。即ち、イメージセンサユニットＩＵは、それ自体のＳＰＡＤユニットＳＵ１，ＳＵ２，ＳＵ３，ＳＵ４のうちの少なくとも２つが励起されたときに、それ自体が光子を検出したと見なす。このようにして、ＳＰＡＤユニットがノイズで干渉されることで生じる誤判定を防止することができる。

【0031】

より良い理解のために、図３および図４に示す２つの具体例を参照されたい。但し、これらは、本発明の範囲を限定するために使用されるものではない。図３および図４は、判定回路ＤＵについての異なる回路構成を示しており、いずれも、図２に示すイメージセンサユニットＩＵ（即ち、イメージセンサユニットＩＵが、４個のＳＰＡＤユニットを備える実施形態）に適している。また、図３および図４に示す判定回路ＤＵは、回路動作用の動作電圧ＶＤＤの下で動作するように設計されている。光子を検出したことを、光子検出結果Ｒ１，Ｒ２，Ｒ３，Ｒ４のうちの２つが示す場合、イメージ検出信号ＩＲは、イメージセンサユニットＩＵが光子を検出したことを示す。図３および図４に示すイメージ検出信号ＩＲは、以下の式（１）および式（２）によって定式化することができる。
ＩＲ＝Ｒ_１Ｒ_２＋Ｒ_１Ｒ_３＋Ｒ_１Ｒ_４＋Ｒ_２Ｒ_３＋Ｒ_２Ｒ_４＋Ｒ_３Ｒ_４ （１）
ＩＲ＝Ｒ_１(Ｒ_２＋Ｒ_３＋Ｒ_４)＋Ｒ_２(Ｒ_３＋Ｒ_４)＋Ｒ_３Ｒ_４ （２）

【0032】

図３および図４に示す回路構成に基づく判定回路ＤＵは、同じイメージ検出信号ＩＲを生成する。但し、図４に示す回路構成の判定回路ＤＵは、図３に示す回路構成を採用するものに比べ、回路面積が小さくなる。

【0033】

いくつかの実施形態において、イメージセンサユニットＩＵの判定回路は、光子を検出したことを、受け取った光子検出結果のうちの別の数（例えば、３つ以上）のものが示す場合に、イメージセンサユニットＩＵが光子を検出したことを示すイメージ検出信号を生成するように構成することができる。即ち、イメージセンサユニットＩＵは、それ自体のＳＰＡＤユニットのうちの当該別の数が励起されたときに、それ自体が光子を検出したと見なす。このような構成は、ＳＰＡＤユニットがノイズで干渉されることによって生じる誤判定を防止するために、より厳格な規則を採用する。

【0034】

いくつかの実施形態において、イメージセンサユニットＩＵの判定回路は、光子を検出したことを、受け取った光子検出結果のうちの少なくとも１つが示す場合に、イメージセンサユニットＩＵが光子を検出したことを示すイメージ検出信号を生成するように構成することができる。即ち、イメージセンサユニットＩＵは、それ自体のＳＰＡＤユニットのうちの少なくとも１つが励起されていれば、それ自体が光子を検出したと見なす。このような構成は、微弱な光を検出することを意図して、ＳＰＡＤユニットがノイズで干渉されることによって生じる誤判定を許容できるような用途に適している。

【0035】

いくつかの実施形態において、イメージセンサチップ１は、選択用の異なる検出モードを設けることができる。異なる検出モードにおいて、イメージセンサユニットＩＵは、それ自体のＳＰＡＤユニットのうちの異なる数が励起されたときに、それ自体が光子を検出したと見なす。例えば、イメージセンサチップ１は、第１の検出モードと第２の検出モードとを設けることができる。第１の検出モードにおいて、イメージセンサユニットＩＵは、それ自体のＳＰＡＤユニットのうちの少なくとも１つが励起されたときに、それ自体が光子を検出したと見なす。第２の検出モードの場合、イメージセンサユニットＩＵは、それ自体のＳＰＡＤユニットのうちの少なくとも２つが励起されたときに、それ自体が光子を検出したと見なす。これらの実施形態では、イメージセンサユニットＩＵの判定回路が、制御信号に基づいて検出モードのうちの１つを選択し、次に、対応する光子検出結果に基づき、対応するイメージ検出信号を生成する。

【0036】

より良い理解のために、図５に示す具体例を参照されたい。但し、これは、本発明の範囲を限定するために使用されるものではない。図５に示す判定回路ＤＵは、図２に示すイメージセンサユニットＩＵ（即ち、イメージセンサユニットＩＵが、４個のＳＰＡＤユニットを備える実施形態）に適している。判定回路ＤＵは、２つのサブ回路ＤＵ１，ＤＵ２を備えており、サブ回路ＤＵ１は、前述の第１の検出モードに対応し、サブ回路ＤＵ２は、前述の第２の検出モードに対応する。判定回路ＤＵは、制御信号ＥＮに基づいて第１の検出モードまたは第２の検出モードを選択し、次に、対応する光子検出結果Ｒ１，Ｒ２，Ｒ３，Ｒ４に基づき、対応するイメージ検出信号ＩＲを生成する。より具体的には、制御信号ＥＮがイネーブルのときに、サブ回路ＤＵ２が動作し（即ち、第２の検出モードを選択し）、制御信号ＥＮがディスエーブルのときに、サブ回路ＤＵ１が動作する（即ち、第１の検出モードを選択する）。

【0037】

上述したように、スキャン期間内に、ＳＰＡＤアレイ１１のイメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎは、それぞれイメージ検出信号Ｓ＿１，Ｓ＿２，・・・，Ｓ＿Ｎを生成する。

【0038】

ＴＤＣモジュール１３は、イメージ検出信号Ｓ＿１，Ｓ＿２，・・・，Ｓ＿Ｎにそれぞれ応答し、複数の第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎを生成する。なお、第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎは、イメージ検出信号Ｓ＿１，Ｓ＿２，・・・，Ｓ＿Ｎと１対１で対応しており、従って、第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎは、イメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎと１対１で対応する。第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎの各々は、スキャン期間の開始時点から、対応するイメージセンサユニットが光子を検出した時点までの時間長（即ち、レーザパルスが出射されてから、物体表面からの対応する反射レーザパルスが検出されるまでの時間長）を表す。但し、対応するイメージセンサユニットが光子を検出しなければ、第１の時間データは、値が０となる。第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎのそれぞれは、深度情報を反映している。即ち、イメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎと物体表面との間の深度（即ち、距離）は、第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎに基づいて、それぞれ算出することができる。，ＴＤＣモジュール１３によって生成された第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎは、一時的に第１の記憶回路１５に記憶される。

【0039】

いくつかの実施形態において、ＴＤＣモジュール１３は、更に、少なくとも１つのロック信号を送信し、このとき、ロック信号の各々は、イメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎのうちの１つに送信され、ロック信号の各々は、対応するイメージセンサユニットが光子を検出するのを一時的に停止させる（即ち、励起されないようにする）ためのものである。より具体的には、スキャン期間内に、イメージセンサユニットによって生成されたイメージ検出信号から、当該イメージセンサユニットが光子を検出したことを、ＴＤＣモジュール１３が検知すると、ＴＤＣモジュール１３は、そのイメージセンサユニットに対し、ロック信号を適時に（例えば、即座に、極めて短時間で）送信し、次のスキャン期間の到来まで、そのイメージセンサユニットが光子を検出するのを一時的に停止させる。このようにして、いずれのイメージセンサユニットについても、最初に到着した光子のみが検出され、最初に到着した光子の第１の時間データのみが、ＴＤＣモジュール１３によって記録されることになる。

【0040】

図１を参照されたい。一例として、ＴＤＣモジュール１３は、イメージ検出信号Ｓ＿１から、イメージセンサユニットＩＵ＿１が光子を検出したことを検知し、これにより、ＴＤＣモジュール１３は、ロック信号Ｌ＿１をイメージセンサユニットＩＵ＿１に送信し、次のスキャン期間の到来まで、当該イメージセンサユニットＩＵ＿１が光子を検出するのを一時的に停止させる。また、ＴＤＣモジュール１３は、イメージ検出信号Ｓ＿Ｎから、イメージセンサユニットＩＵ＿Ｎが光子を検出したことを検知し、これにより、ＴＤＣモジュール１３は、ロック信号Ｌ＿ＮをイメージセンサユニットＩＵ＿Ｎに送信し、次のスキャン期間の到来まで、当該イメージセンサユニットＩＵ＿Ｎが光子を検出するのを一時的に停止させる。なお、ＴＤＣモジュール１３がロック信号Ｌ＿１を送信した時点と、ＴＤＣモジュール１３がロック信号Ｌ＿Ｎを送信した時点とは、異なることもあるし、同じこともあり得る。

【0041】

データ処理回路１７は、第１の記憶回路１５から、第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎを読み出し、第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎにそれぞれ対応する複数の第２の時間データＴ２＿１，Ｔ２＿２，・・・，Ｔ２＿Ｎを生成して、これら第２時間データＴ２＿１，Ｔ２＿２，・・・，Ｔ２＿Ｎを出力する。

【0042】

いくつかの実施形態において、イメージセンサチップ１は、十分な出力帯域幅を有しており、従って、データ処理回路１７は、第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎを圧縮しない。これらの実施形態では、第２の時間データＴ２＿１，Ｔ２＿２，・・・，Ｔ２＿Ｎが、それぞれ第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎと、本質的に同等である。

【0043】

いくつかの実施形態において、イメージセンサチップ１は、必要な出力帯域幅を減少させるために、第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎを圧縮して、第２の時間データＴ２＿１，Ｔ２＿２，・・・，Ｔ２＿Ｎを生成する。

【0044】

いくつかの実施形態において、データ処理回路１７は、第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎを、最大のものから最小のものへとソートし、ソートされた第１の時間データのうちの１番目のものを第１のビット数で記録し、ソートされた第１の時間データのうちの２番目のものからＮ番目のものまでの各々と、それらに対応して前の順位の第１の時間データとの間の差分値を、第２のビット数で記録する（即ち、ソートされた第１の時間データのうちの２番目のものと、ソートされた第１の時間データのうちの１番目のものとの間の差分値を、第２のビット数で記録し、ソートされた第１の時間データのうちの３番目のものと、ソートされた第１の時間データのうちの２番目のものとの間の差分値を、第２のビット数で記録し、以下同様に行う）。第２のビット数は、第１のビット数よりも小さく、Ｎは正の整数である。第１のビット数で記録された１番目の時間データと、（Ｎ－１）個の差分値（それぞれ第２のビット数で記録される）とが、第２の時間データＴ２＿１，Ｔ２＿２，・・・，Ｔ２＿Ｎである。

【0045】

いくつかの実施形態において、イメージセンサチップ１は、２つの出力モードを設けることが可能であって、第１の出力モードは、圧縮モードであり、第２の出力モードは、非圧縮モードである。これらの実施形態において、データ処理回路１７は、更に、圧縮設定ＣＳを受信する。圧縮設定ＣＳは、第１の出力モード（即ち、第１の時間データの圧縮）または第２の出力モード（即ち、第１の時間データの非圧縮）の適用を、データ処理回路１７に指示するために使用される。また、データ処理回路１７は、更に、第２の時間データＴ２＿１，Ｔ２＿２，・・・，Ｔ２＿Ｎが圧縮されているか否かを示す圧縮指示ビット（図示せず）を出力することにより、受信側が、第２の時間データＴ２＿１，Ｔ２＿２，・・・，Ｔ２＿Ｎを、対応する手順で正しく読み込むことができるようにする。

【0046】

いくつかの実施形態において、イメージセンサチップ１は、更に、第２の記憶回路１９を備える。これらの実施形態では、第２の記憶回路１９が、第２の時間データＴ２＿１，Ｔ２＿２，・・・，Ｔ２＿Ｎを一時的に記憶して、出力する。また、第２の記憶回路１９は、圧縮指示ビット（存在する場合）も記憶する。

【0047】

ここで、イメージセンサチップ１が備えるＴＤＣモジュール１３について詳細に説明する。

【0048】

いくつかの実施形態において、ＴＤＣモジュール１３は、複数のＴＤＣユニット（図示せず）を備え、これらＴＤＣユニットは、イメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎと１対１で対応する。ＴＤＣユニットの各々は、起動信号に応答して、カウントを開始し、ＴＤＣユニットの各々は、対応するイメージ検出信号に応答して、カウントを停止し、対応する第１の時間データを生成する。

【0049】

いくつかの実施形態において、ＴＤＣモジュール１３は、複数のＴＤＣユニットとグローバルタイミングジェネレータとを備える。ＴＤＣユニットは、イメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎと１対１で対応する。グローバルタイミングジェネレータは、起動信号ＳＴに応答し、異なる時間長だけ遅延された１つまたは複数の発振信号を生成する。一具体例において、発振信号の各々は、５０ピコ秒の正の整数倍だけ遅延され、この５０ピコ秒は、ＴＤＣモジュール１３によって生成される第１の時間データＴ１＿１，Ｔ１＿２，・・・，Ｔ１＿Ｎの時間分解能を意味する。また、グローバルタイミングジェネレータは、発振信号に優先符号化を適用することにより、複数の第１の出力ビットを生成し（例えば、２進数列００００１１１１１１１１１１１１_２に優先符号化を適用し、対応する１６進数列０１０１_Ｈを導出する）、これら第１の出力ビットをＴＤＣユニットに出力する。更に、ＴＤＣユニットの各々は、発振信号のうちの最初のものに応答してカウントを開始し、ＴＤＣユニットの各々は、対応するイメージ検出信号に応答してカウントを停止し、カウント結果に対応する複数の第２の出力ビットを記憶する。第１の時間データの各々は、第１の出力ビットと、対応する第２の出力ビットとを含む。いくつかの実施形態において、グローバルタイミングジェネレータは、更に、調整信号に応答して上述の時間長を調整する。

【0050】

より良い理解のために、図６に示す具体例を参照されたい。但し、これは、本発明の範囲を限定するために使用されるものではない。図６に示すＴＤＣモジュールＴＭ１は、グローバルタイミングジェネレータＧＴ１と、Ｎ個のＴＤＣユニットＴＵ１とを備える（図６において、記号×Ｎは、Ｎ個の同じものを表す）。

【0051】

ここで、グローバルタイミングジェネレータＧＴ１について説明する。マルチプレクサ６０１は、調整信号ＰＶＴと起動信号ＳＴとを受信するように構成される。調整信号ＰＶＴは、時間長が所定値（例えば、５０ピコ秒）に近付くように発振信号を遅延させるために１６相リング発振器６０７が用いる時間長調整用の試験段階で使用される。活性化信号ＳＴは、レーザパルスが活性化されたことを示すために、動作段階において使用される（例えば、レーザパルスが２００ナノ秒毎に生成される場合、マルチプレクサ６０１は、２００ナノ秒毎に活性化信号ＳＴを受信することになる）。選択信号ＳＥＬは、調整信号ＰＶＴまたは起動信号ＳＴがマルチプレクサ６０１を通過してもよいか否かを判定するために用いられる。前処理回路６０３は、リセット信号ＲＳＴを受信するように構成され、このリセット信号ＲＳＴは、グローバルタイミングジェネレータＧＴ１内の１６相リング発振器６０７をゼロにリセットするために使用される。また、リセット信号ＲＳＴは、全てのＴＤＣユニットＴＵ１内の８ビットカウンタ６１５およびレジスタ６１９に供給され、それらをゼロにリセットする。前処理回路６０３は、マルチプレクサ６０１から出力信号を受信し、当該出力信号を、それらの駆動電力を増加させるためにバッファ６０５に送信するように構成される。前処理回路６０３がマルチプレクサ６０１から受信した出力信号が、起動信号ＳＴに由来するものである場合、バッファ６０５が出力する信号は、駆動電力が増大した起動信号ＳＴＲである。起動信号ＳＴＲは、１６相リング発振器６０７に供給される。

【0052】

１６相リング発振器６０７は、遅延制御信号ＣＴを受信するように構成されており、この遅延制御信号ＣＴは、要求された時間分解能を１６相リング発振器６０７が達成するために使用される。遅延制御信号ＣＴは、達成すべき目標時間分解能に応じ、様々な実施形態において異なるビット数とすることができる。遅延制御信号ＣＴは、１６相リング発振器６０７の遅延単位量を調整するため（例えば、電流による充電時間および／または放電時間を制御するため）に使用され、１６相リング発振器６０７の１６個の相が、活性化信号ＳＴＲに対して異なる度合いの遅延（例えば、５０ピコ秒の遅延、１００ピコ秒の遅延など）を行い、結果として、異なる時間長で遅延された１６個の発振信号Ｄ［１５：０］を得る。そして、１６個の発振信号Ｄ［１５：０］は、駆動電力を増大させるために、それぞれ１６個のバッファ６０９（図６では、１６個のバッファ６０９が存在することを示すために記号×１６を使用している）に渡され、１６個の発振信号Ｒ［１５：０］が得られる。

【0053】

グローバルタイミングジェネレータＧＴ１の優先符号化回路６７は、１６個の発振信号Ｒ［１５：０］に優先符号化を適用することにより、４個の第１の出力ビットＦ［３：０］を生成するように構成されている。より具体的には、優先符号化回路６７が、ＸＯＲ演算器６７１と、１５個のバッファ６７３（図６では、１５個のバッファ６７３があることを示すために記号×１５を使用している）と、１６－４エンコーダ６７５と、４個のバッファ６７７（図６では、４個のバッファ６７７があることを示すために記号×４を使用している）とを備え、１５個のバッファ６７３および４個のバッファ６７７は、対応する入力信号の駆動電力を増大させるために使用される。１６個の発振信号Ｒ［１５：０］は、ＸＯＲ演算器６７１、バッファ６７３、１６－４エンコーダ６７５、およびバッファ６７７によって順番に処理され、その結果、４個の第１の出力ビットＦ［３：０］が得られる。優先符号化を適用することにより、１６本の信号線を４本の出力線に変換し、それによって、高周波信号間の干渉を防止することができる。第１の出力ビットＦ［３：０］は、Ｎ個のＴＤＣユニットＴＵ１のレジスタ６１９に供給される。

【0054】

上述のように、ＴＤＣモジュールＴＭ１は、Ｎ個のＴＤＣユニットＴＵ１を備えており、図６中の記号×Ｎは、Ｎ個の同じものが存在することを表す。ここでは、説明のための一例として、１つのＴＤＣユニットＴＵ１を用いる。１６個の発振信号Ｒ［１５：０］のうちの最初の発振信号Ｒ［０］は、ＴＤＣ部ＴＵ１のバッファ６１３に供給されて駆動電力が増大され、次に、８ビットカウンタ６１５に供給されて、８ビットカウンタ６１５に適宜カウントを開始させる。ＴＤＣユニットＴＵ１は、対応するイメージ検出信号Ｓ（即ち、前述のイメージ検出信号Ｓ＿１，Ｓ＿２，・・・，Ｓ＿Ｎのうちの１つ）に応答してカウントを停止し、カウント結果に対応した複数の第２の出力ビットＣ［７：０］をレジスタ６１９に記憶する。８ビットカウンタ６１５には、発振信号Ｒ［０］のみが供給されて動作するので、過剰な配線による信号干渉を防止することができる。

【0055】

ＴＤＣユニットＴＵ１の各々について、第１の出力ビットＦ［３：０］と、その第２の出力ビットＣ［７：０］とは、対応する第１の時間データを形成し、第１の出力ビットＦ［３：０］は、第１の時間データの下位ビット（即ち、より精細な粒度の部分）となり、第２の出力ビットＣ［７：０］は、第１の時間データの上位ビット（即ち、より粗い粒度の部分）となる。

【0056】

なお、バッファ６０５，６０９，６１３，６１７，６７３，６７７は、いずれも、対応する信号の駆動電力を増大させるためのものであり、実際の状況によっては省略してもよい。また、１６相リング発振器６０７の相数、および８ビットカウンタ６１５のビット数は、本発明の範囲を限定するものではない。他の実施形態では、リング発振器の相数および／またはカウンタのビット数を別の値とすることが可能であり、その場合、対応する出力信号の数、バッファの数、エンコーダの入力信号の数、およびエンコーダの出力信号の数は、それに対応して変化することになる。

【0057】

いくつかの実施形態において、ＴＤＣモジュール１３は、複数のＴＤＣユニットと、グローバルタイミングジェネレータとを備えている。ＴＤＣユニットは、イメージセンサユニットＩＵ＿１，ＩＵ＿２，・・・，ＩＵ＿Ｎと１対１で対応する。グローバルタイミングジェネレータは、起動信号ＳＴに応答して、時間長が異なる複数の発振信号を生成し、これら発振信号に優先符号化を適用して複数の第１の出力ビットを生成し、これら第１の出力ビットをＴＤＣユニットに出力し、発振信号の最初のものに応答してカウントを開始し、複数の第２の出力ビットをＴＤＣユニットに出力する。ＴＤＣユニットの各々は、対応するイメージ検出信号に応答し、対応する第２の出力ビットの更新を停止する。第１の時間データの各々は、第１の出力ビットと、対応する第２の出力ビットとを含む。

【0058】

より良い理解のために、図７に示される具体例を参照されたい。但し、これは、本発明の範囲を限定するために使用されるものではない。図７に示すＴＤＣモジュールＴＭ２は、グローバルタイミングジェネレータＧＴ２と、Ｎ個のＴＤＣユニットＴＵ２とを備える（図７において、記号×Ｎは、Ｎ個の同じものを表す）。図６に示す例と比べると、グローバルタイミングジェネレータＧＴ２は、マルチプレクサ６０１と、前処理回路６０３と、バッファ６０５と、１６相リング発振器６０７と、１６個のバッファ６０９と、優先符号化回路６７とだけではなく、バッファ６１３と、８ビットカウンタ６１５と、バッファ６１７とを備えている。Ｎ個のＴＤＣユニットＴＵ２の各々は、レジスタ６１９を備えているが、バッファ６１３と、８ビットカウンタ６１５と、バッファ６１７とを有していない。図６に関する説明に基づき、当業者は、ＴＤＣモジュールＴＭ２がどのように動作するかを理解するはずであり、従って、ここでは詳細な説明を繰り返さない。ＴＤＣモジュールＴＭ２の場合、バッファ６１３、８ビットカウンタ６１５、およびバッファ６１７は、グローバルタイミングジェネレータＧＴ２内に組み込まれる。従って、ＴＤＣモジュールＴＭ２の回路面積は、ＴＤＣモジュールＴＭ１の回路面積よりも小さくなる。

【0059】

いくつかの実施形態において、イメージセンサチップ１は、更に、クロックジェネレータ１２を備える。例えば、クロックジェネレータ１２は、乗算遅延ロックループ（ＭＤＬＬ）とすることができる。クロックジェネレータ１２は、ＴＤＣモジュール１３およびデータ処理回路１７が動作できるように、第１の周波数を有した第１のクロック信号ＣＬＫ１をＴＤＣモジュール１３に供給し、第２の周波数を有した第２のクロック信号ＣＬＫ２をデータ処理回路１７に供給するように構成されている。

【0060】

本発明の明細書および特許請求の範囲において、いくつかの用語（例えば、記憶回路、時間データ、ビット数、出力ビット、検出モード、出力モード、周波数、クロック信号）の前には、「第１の」または「第２の」があることが認識されるはずである。「第１の」および「第２の」は、異なる用語を区別することのみの目的で使用されることに留意されたい。これらの用語の順序が指定されていないか、または文脈から導出できない場合、これらの用語の順序は、前にある「第１の」および「第２の」によって限定されない。

【0061】

本発明が提供するイメージセンサチップは、特別なアーキテクチャを有しており、ＳＰＡＤアレイ内のイメージセンサユニットの各々は、複数のＳＰＡＤユニットを備える。このアーキテクチャにおいて、イメージセンサユニットの各々は、実際の適用の要件に基づいて、ＳＰＡＤユニットのうちの少なくとも１つ、少なくとも２つ、または少なくともその他の数が光子を検出する場合に、イメージセンサユニットが光子を検出していると判定するように設定することができる。複数のＳＰＡＤユニットが光子を検出することをもって、イメージセンサユニットが光子を検出していると判定するようにイメージセンサユニットの各々を設定することができるので、環境ノイズによって引き起こされるＳＰＡＤユニットの誤判定を防止することができる。また、イメージセンサチップのデータ処理回路は、第１の時間データを圧縮することができるので、本発明は、必要な出力帯域を減少させるだけでなく、出力速度を向上させることができる。従って、本発明が提供するイメージセンサチップは、光を正確に検出して、高精度の深度測定を提供することが可能であり、測定結果を迅速に出力することができる。

【0062】

上述の開示は、詳細な技術内容および発明の特徴に関するものである。当業者は、本発明の特徴から逸脱することなく、記載された本発明の開示および示唆に基づいて、様々な変更および置換を進めることができる。但し、そのような変更および置換は、上述の説明において完全には開示されていないが、添付の特許請求の範囲に実質的に網羅されているものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】