特開 2024-61653 アナログプログラマブル抵抗メモリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024061653

(43)【公開日】2024-05-07

(54)【発明の名称】アナログプログラマブル抵抗メモリ

(51)【国際特許分類】

   H10B 63/00 20230101AFI20240425BHJP

   H10N 70/20 20230101ALI20240425BHJP

   G11C 11/56 20060101ALI20240425BHJP

   G11C 13/00 20060101ALI20240425BHJP

【ＦＩ】

H10B63/00

H10N70/20

G11C11/56 500

G11C13/00 215

G11C13/00 480K

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023178709

(22)【出願日】2023-10-17

(31)【優先権主張番号】18/048,594

(32)【優先日】2022-10-21

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】523393324

【氏名又は名称】サイバースワーム・インコーポレイテッド

【氏名又は名称原語表記】ＣＹＢＥＲＳＷＡＲＭ，ＩＮＣ．

【住所又は居所原語表記】５５ Ｅ．， ３ｒｄ Ａｖｅｎｕｅ， Ｓａｎ Ｍａｔｅｏ， Ｃａｌｉｆｏｒｎｉａ ９４４０１， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】バイオレル－ゲオルゲル・ドゥミトル

(72)【発明者】

【氏名】オクタバン－ナルシス・イオネスク

【テーマコード（参考）】

5F083

【Ｆターム（参考）】

5F083FZ10

5F083GA11

5F083GA27

5F083HA10

5F083JA36

5F083JA38

5F083JA39

5F083JA60

5F083LA11

5F083PR22

5F083ZA21

(57)【要約】      （修正有）

【課題】複数のメモリ状態を有する不揮発性アナログプログラマブル抵抗メモリを提供する。
【解決手段】プログラマブル抵抗メモリ１００は、基板１０１、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）抵抗層１０２及び電気接点１０３を含み、電気接点は、同じ平面内でＩＧＺＯ層上に堆積され、電気接点の間に空間的可変距離を得るために様々な形状を有する。抵抗メモリの抵抗は、様々な持続時間及び様々な振幅を有する電圧パルスを印加することによって、並びに／又は１つ以上のＤＣ電圧スイープを印加することによって、初期低値から複数の様々なより高い値にされる。また、ＤＣ電圧スイープ中の高い電圧限界は、数ボルトから数十ボルトの範囲にわたる値に設定される。このようにして、ＩＧＺＯプログラマブル抵抗メモリは、複数のメモリ状態に設定される。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数のメモリ状態を有するアナログプログラマブル抵抗メモリであって、
インジウムガリウム亜鉛酸化物（ＩＧＺＯ）抵抗層と、
同じ平面内に位置付けられ、２つの電気接点の間に空間的可変距離を得るために予め構成された形状を有する前記２つの電気接点と
を備える、アナログプログラマブル抵抗メモリ。

【請求項2】

前記抵抗層の抵抗は、１つ以上の電圧パルスを印加することによって構成される、請求項１に記載のアナログプログラマブル抵抗メモリ。

【請求項3】

前記電圧パルスは、数ミリ秒から数百秒の持続時間と、数ボルトから数十ボルトの振幅とを有する、請求項２に記載のアナログプログラマブル抵抗メモリ。

【請求項4】

前記抵抗層の抵抗は、増加する振幅を有するプログラミング電圧パルスのシーケンスを印加することによって構成される、請求項１に記載のアナログプログラマブル抵抗メモリ。

【請求項5】

前記抵抗層の抵抗は、所定の電圧上限を有する１つ以上の電圧スイープを印加することによって構成される、請求項１に記載のアナログプログラマブル抵抗メモリ。

【請求項6】

前記複数のメモリ状態の各メモリ状態の抵抗は、前記抵抗メモリの抵抗状態に影響を及ぼさない低電圧パルスでバイアスされた、前記抵抗メモリを通る電流を測定することによって監視されるように構成される、請求項１に記載のアナログプログラマブル抵抗メモリ。

【請求項7】

複数のメモリ状態を有するアナログプログラマブル抵抗メモリを製造する方法であって、前記方法は、
基板上にインジウムガリウム亜鉛酸化物（ＩＧＺＯ）抵抗層を堆積させることと、
同じ平面上及び前記基板上で、同じ平面上に２つの電気接点を堆積させ、前記２つの電気接点の間に空間的可変距離を有するように特定の形状を有することと
を備える、方法。

【請求項8】

前記ＩＧＺＯ抵抗層を堆積させることは、
アルゴン（Ａｒ）雰囲気中で前記ＩＧＺＯ抵抗層をスパッタリングすることを備える、請求項７に記載の方法。

【請求項9】

前記２つの電気接点を堆積させることは、
スパッタリング、電子銃蒸着、又は熱蒸着のうちの少なくとも１つを通して前記２つの電気接点の前記堆積を実行することを備える、請求項７に記載の方法。

【請求項10】

前記基板は、ガラスによって形成される、請求項７に記載の方法。

【請求項11】

前記２つの電気接点は、チタン（Ｔｉ）、金（Ａｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、白金（Ｐｔ）のうちの１つ以上によって形成される、請求項７に記載の方法。

【請求項12】

１つ以上の電圧パルスを印加することによって前記抵抗層の抵抗をプログラミングすること
を更に備える、請求項７に記載の方法。

【請求項13】

前記電圧パルスは、数ミリ秒から数百秒の持続時間と、数ボルトから数十ボルトの振幅とを有する、請求項１２に記載の方法。

【請求項14】

増加する振幅を有するプログラミング電圧パルスのシーケンスを印加することによって前記抵抗層の抵抗をプログラミングすること
を更に備える、請求項７に記載の方法。

【請求項15】

所定の電圧上限を有する１つ以上の電圧スイープを印加することによって前記抵抗層の抵抗をプログラミングすること
を更に備える、請求項７に記載の方法。

【請求項16】

前記抵抗メモリの抵抗状態に影響を及ぼさない低電圧パルスでバイアスされた、前記抵抗メモリを通る電流を測定することによって前記複数のメモリ状態の各メモリ状態の抵抗を監視すること
を更に備える、請求項７に記載の方法。

【請求項17】

アナログプログラマブル抵抗メモリから読み取る方法であって、前記方法は、
前記抵抗メモリのインジウムガリウム亜鉛酸化物（ＩＧＺＯ）抵抗層を通る電流フローを測定すること
を備え、前記測定は、同じ平面内に位置付けられ、２つの電気接点の間に空間的可変距離を有するために予め構成された形状を有する前記２つの電気接点を使用して実行される、方法。

【請求項18】

前記電流の測定は、前記抵抗層の抵抗状態を示す、請求項１７に記載の方法。

【請求項19】

前記抵抗層の抵抗状態は、プログラミング電圧パルスのシーケンスの印加によってプログラミングされる、請求項１７に記載の方法。

【請求項20】

前記ＩＧＺＯ抵抗層を通る前記電流フローを測定することは、
低電圧で前記ＩＧＺＯ抵抗層をバイアスすることを備える、請求項１７に記載の方法。

【発明の詳細な説明】

【関連出願の相互参照】

【0001】

[001]本願は、２０２２年１０月２１日に出願された米国特許出願第１８／０４８，５９４号に基づいており、その出願日の利益を得るものである。この出願の内容全体は、その全体が参照によって本明細書に援用される。

【背景技術】

【0002】

[002]プログラマブル抵抗メモリは、異なる抵抗状態として情報を記憶することができるデバイスである。多くの用途では、アナログプログラマブル抵抗メモリを有することが非常に望ましい。そのようなメモリは、アナログ様式で修正されることができる抵抗を有する。アナログプログラマブル抵抗メモリは、不揮発性ソリッドステートメモリ、プログラマブルロジック、パターン認識、ニューロモルフィックコンピューティング、等のような多くの分野で使用されることができる。例えば、アナログプログラマブル抵抗メモリは、ハードウェアで実装される人工ニューラルネットワーク中のシナプスとして、生物学的に着想を得たコンピューティングのために用いられることができる。この場合、異なるシナプス重みが、異なる抵抗状態として記憶される。

【0003】

[003]それらは、情報の記憶及び処理の両方が可能なので、これらのデバイスは、インメモリコンピューティングを実現するのに非常に魅力的である。このようにして、メモリと処理ユニットとを分離するフォンノイマンアーキテクチャのメモリウォール問題が回避される。

【0004】

[004]ＩＧＺＯは、透明薄膜トランジスタ（ＴＦＴ）の実現のために広く使用されている。従って、ＩＧＺＯベースの抵抗メモリは、ＴＦＴ用に既に開発されている、しっかりと確立された技術プラットフォーム及びプロセスを製造のために用いるであろうことから、魅力的である。

【0005】

[005]優れた特性を有するＩＧＺＯベースのプログラマブル抵抗メモリは、垂直形状及び平面形状の両方で既に開発されている。

【0006】

[006]また、米国特許第１０，９０２，９１４ Ｂ２号は、ＩＧＺＯ抵抗層と、同じ平面内でＩＧＺＯ層上に堆積された２つの電気接点とを備える複数の抵抗状態を有するＩＧＺＯベースのプログラマブル抵抗器を説明している。

【0007】

[007]しかしながら、従来のアプローチは、抵抗器メモリの微細且つ精密な調整を可能にしない。

【発明の概要】

【0008】

[008]本明細書で開示される１つ以上の実施形態は、複数のメモリ状態を有する不揮発性アナログプログラマブル抵抗メモリを説明する。プログラマブル抵抗メモリは、基板、ＩＧＺＯ抵抗層、及び電気接点（例えば、２つの電気接点）を含む。電気接点は、同じ平面内でＩＧＺＯ層上に堆積される。電気接点は、電気接点の間に可変距離（可変距離又は空間的可変距離とも呼ばれる）を得るために様々な形状を有し得る。抵抗メモリの抵抗は、様々な持続時間及び様々な振幅を有する電圧パルスを印加することによって、並びに／又は１つ以上のＤＣ電圧スイープを印加することによって、初期低値から複数の様々なより高い値にされることができる。例えば、電圧パルスの持続時間は、数ミリ秒から数百秒であり得、電圧パルスの振幅は、数ボルトから数十ボルトであり得る。また、ＤＣ電圧スイープ中の高い電圧限界は、数ボルトから数十ボルトの範囲にわたる値に設定されることができる。このようにして、ＩＧＺＯプログラマブル抵抗メモリは、複数の（例えば、多数の）メモリ状態に設定されることができる。

【0009】

[009]抵抗メモリの読み取りは、低電圧（０．１～１Ｖ）でバイアスされたときに抵抗器を通って流れる電流を測定することによって行われる。

【0010】

[0010]同じ平面内でＩＧＺＯ層上に堆積され、電気接点の間に可変距離を得るために様々な形状を有する電気接点を用いることは、達成可能なメモリ状態の数と、抵抗メモリを所望の状態にプログラミングする精度とを増加させ、改善されたアナログプログラマブルメモリを得ることを可能にする。

【0011】

[0011]アナログプログラマブルメモリは、より高い抵抗状態に設定するために使用されるものとは反対の極性を有する電圧パルスまたは電圧スイープを印加することによって、部分的にリセットされることができる（いくらかより低い抵抗状態にされることができる）。

【図面の簡単な説明】

【0012】

【図1】[0012]本明細書で開示される原理による実例的なアナログプログラマブル抵抗メモリ構造を例示する。

【図2】[0013]本明細書で開示される原理による別の実例的なアナログプログラマブル抵抗メモリ構造を例示する。

【図3】[0014]本明細書で開示される原理による別の実例的なアナログプログラマブル抵抗メモリ構造を例示する。

【図4】[0015]本明細書で開示される原理による別の実例的なアナログプログラマブル抵抗メモリ構造を例示する。

【図5】[0016]本明細書で開示される原理による別の実例的なアナログプログラマブル抵抗メモリ構造を例示する。

【図6】[0017]本明細書で開示される原理による別の実例的なアナログプログラマブル抵抗メモリ構造を例示する。

【図7】[0018]本明細書で開示される原理による、小さい（０．１Ｖ）ステップで増加する振幅を有するプログラミング電圧パルスのシーケンスを用いるアナログ抵抗メモリの実例的なプログラミングを例示する。

【図8】[0019]本明細書で開示される原理による、図７に図示されるプログラミング電圧パルスのシーケンス中の低電圧（０．１Ｖ）での実例的な電流読み取りを例示する。

【図9】[0020]本明細書で開示される原理による、対数スケールで小さい（０．１Ｖ）ステップで増加する振幅を有するプログラミング電圧パルスのシーケンスを用いるアナログ抵抗メモリの実例的なプログラミングを例示する。

【図10】[0021]本明細書で開示される原理による、１Ｖステップで増加する振幅を有するプログラミング電圧パルスのシーケンスを用いるアナログ抵抗メモリの実例的なプログラミングを例示する。

【図11】[0022]本明細書で開示される原理による、様々な後続のスイープ上限を有するＤＣ電圧スイープのシーケンスを用いるアナログ抵抗メモリの実例的なプログラミングを例示する。

【図12】[0023]本明細書に開示される原理による、図１１に例示される様々な後続のスイープ上限を有するＤＣスイープを印加することによって抵抗器を異なる抵抗状態に設定した後にメモリ素子を通って流れる電流を測定することによる、アナログ抵抗メモリの実例的な読み取りを例示する。

【発明を実施するための形態】

【0013】

[0024]本明細書で開示される１つ以上の実施形態は、アナログプログラマブル抵抗メモリを提供する。メモリは、不揮発性であり得、アナログ様式でプログラムされることができる複数の状態を有し得る。

【0014】

[0025]図１は、本明細書で開示される原理による実例的なアナログプログラマブル抵抗メモリ１００を例示する。示される図は、上面図である。プログラマブル抵抗器メモリ１００は、基板１０１、抵抗層１０２、及び電気接点１０３を含むことができる。基板１０１は、ガラスなどの材料から形成されることができる。抵抗層１０２は、例えばＩＧＺＯ層から形成されることができる。電気接点１０３は、チタン（Ｔｉ）／金（Ａｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、又はＩＧＺＯ薄膜トランジスタの電気接点の実現のために通常用いられる任意の他のメタライゼーション方式によって形成されることができる。見受けられるように、抵抗層１０２の形状及び電気接点１０３の形状は、電気接点１０３の間に空間的可変距離を生成する。

【0015】

[0026]図２は、本明細書で開示される原理による別の実例的なアナログプログラマブル抵抗メモリ２００を例示する。示される図は、上面図である。プログラマブル抵抗器メモリ２００は、基板２０１、抵抗層２０２、及び電気接点２０３を含むことができる。基板２０１は、ガラスなどの材料から形成されることができる。抵抗層２０２は、例えばＩＧＺＯ層から形成されることができる。電気接点２０３は、Ｔｉ／Ａｕ、Ａｌ、Ｍｏ、Ｐｄ、Ｐｔ、又はＩＧＺＯ薄膜トランジスタの電気接点の実現のために通常用いられる任意の他のメタライゼーション方式によって形成されることができる。見受けられるように、抵抗層２０２の形状及び電気接点２０３の形状は、電気接点２０３の間に空間的可変距離を生成する。

【0016】

[0027]図３は、本明細書で開示される原理による別の実例的なアナログプログラマブル抵抗メモリ３００を例示する。示される図は、上面図である。プログラマブル抵抗器メモリ３００は、基板３０１、抵抗層３０２、及び電気接点３０３を含むことができる。基板３０１は、ガラスなどの材料から形成されることができる。抵抗層３０２は、例えばＩＧＺＯ層から形成されることができる。電気接点３０３は、Ｔｉ／Ａｕ、Ａｌ、Ｍｏ、Ｐｄ、Ｐｔ、又はＩＧＺＯ薄膜トランジスタの電気接点の実現のために通常用いられる任意の他のメタライゼーション方式によって形成されることができる。見受けられるように、抵抗層３０２の形状及び電気接点３０３の形状は、電気接点３０３の間に空間的可変距離を生成する。

【0017】

[0028]図４は、本明細書で開示される原理による別の実例的なアナログプログラマブル抵抗メモリ４００を例示する。示される図は、上面図である。プログラマブル抵抗器メモリ４００は、基板４０１、抵抗層４０２、及び電気接点４０３を含むことができる。基板４０１は、ガラスなどの材料から形成されることができる。抵抗層４０２は、例えばＩＧＺＯ層から形成されることができる。電気接点４０３は、Ｔｉ／Ａｕ、Ａｌ、Ｍｏ、Ｐｄ、Ｐｔ、又はＩＧＺＯ薄膜トランジスタの電気接点の実現のために通常用いられる任意の他のメタライゼーション方式によって形成されることができる。見受けられるように、抵抗層４０２の形状及び電気接点４０３の形状は、電気接点３０３の間に空間的可変距離を生成する。

【0018】

[0029]図５は、本明細書で開示される原理による別の実例的なアナログプログラマブル抵抗メモリ５００を例示する。示される図は、上面図である。プログラマブル抵抗器メモリ５００は、基板５０１、抵抗層５０２、及び電気接点５０３を含むことができる。基板５０１は、ガラスなどの材料から形成されることができる。抵抗層５０２は、例えばＩＧＺＯ層から形成されることができる。電気接点５０３は、Ｔｉ／Ａｕ、Ａｌ、Ｍｏ、Ｐｄ、Ｐｔ、又はＩＧＺＯ薄膜トランジスタの電気接点の実現のために通常用いられる任意の他のメタライゼーション方式によって形成されることができる。見受けられるように、抵抗層５０２の形状及び電気接点５０３の形状は、電気接点５０３の間に空間的可変距離を生成する。

【0019】

[0030]図６は、本明細書で開示される原理による別の実例的なアナログプログラマブル抵抗メモリ６００を例示する。示される図は、上面図である。プログラマブル抵抗器メモリ６００は、基板６０１、抵抗層６０２、及び電気接点６０３を含むことができる。基板６０１は、ガラスなどの材料から形成されることができる。抵抗層６０２は、例えばＩＧＺＯ層から形成されることができる。電気接点６０３は、Ｔｉ／Ａｕ、Ａｌ、Ｍｏ、Ｐｄ、Ｐｔ、又はＩＧＺＯ薄膜トランジスタの電気接点の実現のために通常用いられる任意の他のメタライゼーション方式によって形成されることができる。見受けられるように、抵抗層６０２の形状及び電気接点６０３の形状は、電気接点６０３の間に空間的可変距離を生成する。

【0020】

[0031]図１～図６に図示される抵抗メモリ素子は、同じ平面内でＩＧＺＯ層上に堆積され、２つの電気接点の間に可変距離（即ち、上記のいくつかの実施形態で説明されたような空間的可変距離）を得るために様々な形状を有する２つの電気接点を有する。しかしながら、これらはいくつかの例に過ぎず、２つの電気接点の間に可変距離を得るために多くの他の異なる形状の電気接点が用いられることができることを理解されたい。

【0021】

[0032]図１～図６に提示される抵抗メモリ構造の製造のために、ＩＧＺＯ ＴＦＴ製造のために用いられる標準的な手順が用いられることができる。ＩＧＺＯ抵抗層は、例えばアルゴン（Ａｒ）雰囲気中でスパッタリングすることによって堆積されることができる。電気接点は、スパッタリング、電子銃蒸着、熱蒸着、又は当該技術分野で通常使用される任意の他の堆積方法によって実現されることができる。

【0022】

[0033]通常、ＩＧＺＯ ＴＦＴ実現プロセスでは、特にＡｒ雰囲気中でスパッタリングすることによって得られるＩＧＺＯの場合、製造後、デバイスは、ＩＧＺＯ層の抵抗率を増加させるために、空気中で高温アニールステップを受ける。ＩＧＺＯプログラマブル抵抗メモリの実現のために、この高温アニーリングステップは、省略されることができる。代わりに、堆積されたままの高導電率ＩＧＺＯ抵抗器は、電圧パルス又は電圧スイープを用いることによって、より高い抵抗状態にされる。

【0023】

[0034]電圧パルスは、達成されるべき所望の抵抗状態に応じて、様々な持続時間及び様々な振幅を有することができる。例えば、電圧パルスの持続時間は、数ミリ秒から数百秒であり得、電圧パルスの振幅は、数ボルトから数十ボルトであり得る。抵抗メモリを特定の抵抗値によって特徴付けられる特定の抵抗状態に設定するために、増加する振幅を有するプログラミング電圧パルスのシーケンスを印加することが有利である。１つのプログラミング電圧パルスを印加した後、抵抗メモリの抵抗状態に影響を及ぼさない低電圧パルス（０．１Ｖ～１Ｖ）でバイアスされたときに抵抗メモリを通って流れる電流を測定することによって、抵抗メモリの抵抗を読み取ることが有利である。抵抗メモリの読み取り値と所望の値との間の差がある特定の量よりも大きい場合、プログラミング電圧パルスシーケンスの印加は、もう１つのステップを継続し、その後、抵抗メモリの抵抗値が再び読み取られる。抵抗メモリの読み取り値と所望の値との間の差がある特定の量よりも小さい場合、プログラミング電圧パルスシーケンスの印加が停止される。

【0024】

[0035]同じ平面内でＩＧＺＯ層上に堆積され、２つの電気接点の間に可変距離を得るために様々な形状を有する２つの電気接点を用いることは、達成可能なメモリ状態の数と、抵抗メモリを所望の状態にプログラミングする精度とを増加させ、改善されたアナログプログラマブルメモリを得ることを可能にする。

【0025】

[0036]ある特定のより高い抵抗状態に設定されると、アナログプログラマブルメモリは、より高い抵抗状態に設定するために使用されるものとは反対の極性を有する電圧パルス又は電圧スイープを印加することによって、部分的にリセットされることができる（いくらかより低い抵抗状態にされることができる）。

【0026】

[0037]図７は、本明細書で開示される原理による、小さい（０．１Ｖ）ステップで増加する振幅を有するプログラミング電圧パルスのシーケンスを用いるアナログ抵抗メモリの実例的なプログラミングを示す。各プログラミング電圧パルスの後、アナログプログラマブル抵抗器は、低電圧（０．１Ｖ）でバイアスされたときに抵抗器を通って流れる電流を測定することによって読み取られる。

【0027】

[0038]図８は、本明細書で開示される原理による、図７に図示されるプログラミング電圧パルスのシーケンス中の低電圧（０．１Ｖ）での実例的な電流読み取りを例示する。

【0028】

[0039]図９は、本明細書で開示される原理による、対数スケールで小さい（０．１Ｖ）ステップで増加する振幅を有するプログラミング電圧パルスのシーケンスを用いるアナログ抵抗メモリの実例的なプログラミングを例示する。各プログラミング電圧パルスの後、アナログプログラマブル抵抗器は、低電圧（０．１Ｖ）でバイアスされたときに抵抗器を通って流れる電流を測定することによって読み取られる。

【0029】

[0040]図１０は、本明細書で開示される原理による、１Ｖステップで増加する振幅を有するプログラミング電圧パルスのシーケンスを用いるアナログ抵抗メモリの実例的なプログラミングを例示する。プログラミング電圧パルスを印加する前後に、アナログプログラマブル抵抗器は、低電圧（１Ｖ）でバイアスされたときに抵抗器を通って流れる電流を測定することによって読み取られる。

【0030】

[0041]また、堆積されたままのＩＧＺＯ抵抗器を様々なより高い抵抗状態に設定するために、電圧スイープが用いられることができる。電圧スイープの上限及びそれぞれの電圧上限で行われるスイープサイクルの数を設定することによって、抵抗の異なる値が得られることができる。スイープ中の高い電圧限界は、数ボルトから数十ボルトの範囲にわたる値に設定されることができる。このようにして、メモリ状態の数が大幅に増加する。

【0031】

[0042]図１１は、本明細書で開示される原理による、様々な後続のスイープ上限を有するＤＣ電圧スイープのシーケンスを用いるアナログ抵抗メモリの実例的なプログラミングを例示する。

【0032】

[0043]図１２は、本明細書に開示される原理による、図１１に例示される様々な後続のスイープ上限を有するＤＣスイープを印加することによって抵抗器を異なる抵抗状態に設定した後にメモリ素子を通って流れる電流を測定することによる、アナログ抵抗メモリの実例的な読み取りを例示する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【外国語明細書】