知財求人 - 知財ポータルサイト「IP Force」
特開2024-61711駆動回路に適用される学習率を低減したテーブル学習方法及びこの方法を用いた駆動回路
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024061711
(43)【公開日】2024-05-08
(54)【発明の名称】駆動回路に適用される学習率を低減したテーブル学習方法及びこの方法を用いた駆動回路
(51)【国際特許分類】
H02M 3/155 20060101AFI20240426BHJP
H03F 3/217 20060101ALI20240426BHJP
H03F 1/30 20060101ALI20240426BHJP
【ＦＩ】
H02M3/155 P
H03F3/217
H03F1/30 220
【審査請求】有
【請求項の数】25
【出願形態】ＯＬ
(21)【出願番号】P 2023139378
(22)【出願日】2023-08-29
(31)【優先権主張番号】18/048,852
(32)【優先日】2022-10-23
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】63/435,214
(32)【優先日】2022-12-23
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】18/177,765
(32)【優先日】2023-03-03
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】63/459,314
(32)【優先日】2023-04-14
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】18/356,234
(32)【優先日】2023-07-21
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】521287935
【氏名又は名称】エクスメムス ラブズ，インコーポレイテッド
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】ジェム ユエ リヤーン
(72)【発明者】
【氏名】▲黄▼ 宏吉
(72)【発明者】
【氏名】張 傑堯
【テーマコード（参考）】
5H730
5J500
【Ｆターム（参考）】
5H730AA14
5H730AS04
5H730AS05
5H730AS08
5H730BB13
5H730BB14
5H730BB15
5H730BB57
5H730EE59
5H730FD01
5H730FF06
5H730FF08
5H730FG05
5J500AA01
5J500AA27
5J500AA41
5J500AC04
5J500AC14
5J500AF17
5J500AH29
5J500AH33
5J500AH39
5J500AK33
5J500AK34
5J500AK47
5J500AK62
5J500AM13
5J500AM21
5J500AS05
5J500AT01
5J500AT06
5J500AT07
5J500NC04
5J500ND02
5J500NF10
5J500NH07
5J500NH15
5J500NM02
5J500WU01
(57)【要約】
【課題】負荷を駆動するように構成された駆動サブ回路を含む駆動回路内のコントローラに適用される方法を提供する。
【解決手段】この方法は、学習期間中に、少なくとも第１のレートでテーブルに対してテーブル学習動作を実行するステップと；学習期間の後に、第１のレートよりも低い第２のレートでテーブルに対してテーブル学習動作を実行するステップと；を含み、テーブルはコントローラ内のメモリに格納される。テーブル学習動作は、第１のサイクルに対応する負荷から第１のフィードバック信号を受信するステップと；第１のフィードバック信号に従ってテーブルから制御コードを取得するステップと；制御コードに従って制御信号を生成するステップと；第２のサイクルに対応する負荷から第２のフィードバック信号を受信するステップと；制御コードを更新し、更新した制御コードをメモリ内のテーブルに保存し直すステップと；を含む。
【選択図】図１０
【解決手段】この方法は、学習期間中に、少なくとも第１のレートでテーブルに対してテーブル学習動作を実行するステップと；学習期間の後に、第１のレートよりも低い第２のレートでテーブルに対してテーブル学習動作を実行するステップと；を含み、テーブルはコントローラ内のメモリに格納される。テーブル学習動作は、第１のサイクルに対応する負荷から第１のフィードバック信号を受信するステップと；第１のフィードバック信号に従ってテーブルから制御コードを取得するステップと；制御コードに従って制御信号を生成するステップと；第２のサイクルに対応する負荷から第２のフィードバック信号を受信するステップと；制御コードを更新し、更新した制御コードをメモリ内のテーブルに保存し直すステップと；を含む。
【選択図】図１０
【特許請求の範囲】
【請求項1】
駆動回路内のコントローラに適用される方法であって、前記駆動回路は、負荷を駆動するように構成された駆動サブ回路を含み、当該方法は、
学習期間中に、少なくとも第１のレートでテーブルに対してテーブル学習動作を実行するステップと、
前記学習期間の後に、前記第１のレートよりも低い第２のレートで前記テーブルに対して前記テーブル学習動作を実行するステップと、を含み、
前記テーブルは前記コントローラ内のメモリに格納され、
前記テーブル学習動作を実行するステップは、
第１のサイクルに対応する前記負荷から第１のフィードバック信号を受信するステップと、
該第１のフィードバック信号に従って前記テーブルから制御コードを取得するステップと、
該制御コードに従って制御信号を生成するステップであって、前記駆動サブ回路は、第２のサイクル中に前記制御信号に従って前記負荷に対する動作を実行する、ステップと、
前記第２のサイクルに対応する前記負荷から第２のフィードバック信号を受信するステップと、
前記第１のフィードバック信号及び前記第２のフィードバック信号に従って前記制御コードを更新し、該更新した制御コードを前記メモリ内のテーブルに保存し直すステップと、を含む、
方法。
学習期間中に、少なくとも第１のレートでテーブルに対してテーブル学習動作を実行するステップと、
前記学習期間の後に、前記第１のレートよりも低い第２のレートで前記テーブルに対して前記テーブル学習動作を実行するステップと、を含み、
前記テーブルは前記コントローラ内のメモリに格納され、
前記テーブル学習動作を実行するステップは、
第１のサイクルに対応する前記負荷から第１のフィードバック信号を受信するステップと、
該第１のフィードバック信号に従って前記テーブルから制御コードを取得するステップと、
該制御コードに従って制御信号を生成するステップであって、前記駆動サブ回路は、第２のサイクル中に前記制御信号に従って前記負荷に対する動作を実行する、ステップと、
前記第２のサイクルに対応する前記負荷から第２のフィードバック信号を受信するステップと、
前記第１のフィードバック信号及び前記第２のフィードバック信号に従って前記制御コードを更新し、該更新した制御コードを前記メモリ内のテーブルに保存し直すステップと、を含む、
方法。
【請求項2】
前記第１のレートよりも低い前記第２のレートで前記テーブル学習動作を実行するステップは、
第１の動作サイクルで前記テーブル学習動作を実行するステップと、
前記第１の動作サイクルに続く複数のスキップされる動作サイクルに亘って前記テーブル学習動作をスキップするステップと、を含む、請求項１に記載の方法。
第１の動作サイクルで前記テーブル学習動作を実行するステップと、
前記第１の動作サイクルに続く複数のスキップされる動作サイクルに亘って前記テーブル学習動作をスキップするステップと、を含む、請求項１に記載の方法。
【請求項3】
前記複数のスキップされる動作サイクルの数は、ある期間に亘って一定である、請求項２に記載の方法。
【請求項4】
前記複数のスキップされる動作サイクルの数は、ランダムに生成されるか、又は乱数を含むリストから選択される、請求項２に記載の方法。
【請求項5】
テーブルエラーが減少すると、前記複数のスキップされる動作サイクルの数を増やすステップ、又は
前記テーブルエラーが増加すると、前記複数のスキップされる動作サイクルの数を減らすステップ、を含み、
前記テーブルエラーは、前記第１のフィードバック信号及び前記第２のフィードバック信号に従って決定される、請求項２に記載の方法。
前記テーブルエラーが増加すると、前記複数のスキップされる動作サイクルの数を減らすステップ、を含み、
前記テーブルエラーは、前記第１のフィードバック信号及び前記第２のフィードバック信号に従って決定される、請求項２に記載の方法。
【請求項6】
前記複数のスキップされる動作サイクルの数は、所定のリストから選択される、請求項５に記載の方法。
【請求項7】
前記第１のフィードバック信号は、前記負荷に結合されたアナログ／デジタルコンバータによって捕捉され、該アナログ／デジタルコンバータは、アナログ／デジタル変換レートで動作する、請求項１に記載の方法。
【請求項8】
前記第１のレートは、アナログ／デジタル変換レートである、請求項７に記載の方法。
【請求項9】
前記制御信号はパルス幅変調（ＰＷＭ）信号であり、
前記制御コードは、前記ＰＷＭ信号のパルス幅を決定するパルス幅制御コード（ＰＷＣＣ）である、請求項１に記載の方法。
前記制御コードは、前記ＰＷＭ信号のパルス幅を決定するパルス幅制御コード（ＰＷＣＣ）である、請求項１に記載の方法。
【請求項10】
前記動作は、充電動作又は放電動作であり、
前記負荷は容量性負荷である、請求項１に記載の方法。
前記負荷は容量性負荷である、請求項１に記載の方法。
【請求項11】
前記テーブルが安定しているかどうかを判定するステップを含む、請求項１に記載の方法。
【請求項12】
駆動回路であって、当該駆動回路は、
負荷に結合された駆動サブ回路と、
テーブルが格納されるメモリを含むコントローラと、を有しており、
該コントローラは、前記駆動サブ回路を制御し、
学習期間中に、少なくとも第１のレートで前記テーブルに対してテーブル学習動作を実行すること、及び
前記学習期間の後に、前記第１のレートよりも低い第２のレートで前記テーブルに対して前記テーブル学習動作を実行すること、を行うように構成され、
前記テーブル学習動作を実行することは、
第１のサイクルに対応する前記負荷から第１のフィードバック信号を受信すること、
該第１のフィードバック信号に従って前記テーブルから制御コードを取得すること、
該制御コードに従って制御信号を生成することであって、前記駆動サブ回路は第２のサイクル中に前記制御信号に従って負荷に対して動作を実行する、こと、
前記第２のサイクルに対応する前記負荷から第２のフィードバック信号を受信すること、及び
前記第１のフィードバック信号及び前記第２のフィードバック信号に従って前記制御コードを更新し、該更新した制御コードを前記メモリ内のテーブルに保存し直すこと、を含む、
駆動回路。
負荷に結合された駆動サブ回路と、
テーブルが格納されるメモリを含むコントローラと、を有しており、
該コントローラは、前記駆動サブ回路を制御し、
学習期間中に、少なくとも第１のレートで前記テーブルに対してテーブル学習動作を実行すること、及び
前記学習期間の後に、前記第１のレートよりも低い第２のレートで前記テーブルに対して前記テーブル学習動作を実行すること、を行うように構成され、
前記テーブル学習動作を実行することは、
第１のサイクルに対応する前記負荷から第１のフィードバック信号を受信すること、
該第１のフィードバック信号に従って前記テーブルから制御コードを取得すること、
該制御コードに従って制御信号を生成することであって、前記駆動サブ回路は第２のサイクル中に前記制御信号に従って負荷に対して動作を実行する、こと、
前記第２のサイクルに対応する前記負荷から第２のフィードバック信号を受信すること、及び
前記第１のフィードバック信号及び前記第２のフィードバック信号に従って前記制御コードを更新し、該更新した制御コードを前記メモリ内のテーブルに保存し直すこと、を含む、
駆動回路。
【請求項13】
前記コントローラは、
第１の動作サイクルで前記テーブル学習動作を実行すること、及び
前記第１の動作サイクルに続く複数のスキップされる動作サイクルに亘って前記テーブル学習動作をスキップすること、を実行するように構成される、請求項１２に記載の駆動回路。
第１の動作サイクルで前記テーブル学習動作を実行すること、及び
前記第１の動作サイクルに続く複数のスキップされる動作サイクルに亘って前記テーブル学習動作をスキップすること、を実行するように構成される、請求項１２に記載の駆動回路。
【請求項14】
前記複数のスキップされる動作サイクルの数は、ある期間に亘って一定である、請求項１３に記載の駆動回路。
【請求項15】
前記複数のスキップされる動作サイクルの数は、ランダムに生成されるか、又は乱数を含むリストから選択される、請求項１３に記載の駆動回路。
【請求項16】
前記コントローラは、
テーブルエラーが減少すると、前記複数のスキップされる動作サイクルの数を増やす、又は
前記テーブルエラーが増加すると、前記複数のスキップされる動作サイクルの数を減らす、ことを実行するように構成され、
前記テーブルエラーは、前記第１のフィードバック信号及び前記第２のフィードバック信号に従って決定される、請求項１３に記載の駆動回路。
テーブルエラーが減少すると、前記複数のスキップされる動作サイクルの数を増やす、又は
前記テーブルエラーが増加すると、前記複数のスキップされる動作サイクルの数を減らす、ことを実行するように構成され、
前記テーブルエラーは、前記第１のフィードバック信号及び前記第２のフィードバック信号に従って決定される、請求項１３に記載の駆動回路。
【請求項17】
前記複数のスキップされる動作サイクルの数は、所定のリストから選択される、請求項１６に記載の駆動回路。
【請求項18】
前記負荷に結合されたアナログ／デジタルコンバータを含み、
前記第１のフィードバック信号は前記アナログ／デジタルコンバータによって捕捉され、
該アナログ／デジタルコンバータは、アナログ／デジタル変換レートで動作する、請求項１２に記載の駆動回路。
前記第１のフィードバック信号は前記アナログ／デジタルコンバータによって捕捉され、
該アナログ／デジタルコンバータは、アナログ／デジタル変換レートで動作する、請求項１２に記載の駆動回路。
【請求項19】
前記第１のレートは、アナログ／デジタル変換レートである、請求項１８に記載の駆動回路。
【請求項20】
前記制御信号はパルス幅変調（ＰＷＭ）信号であり、
前記制御コードは、前記ＰＷＭ信号のパルス幅を決定するパルス幅制御コード（ＰＷＣＣ）である、請求項１２に記載の駆動回路。
前記制御コードは、前記ＰＷＭ信号のパルス幅を決定するパルス幅制御コード（ＰＷＣＣ）である、請求項１２に記載の駆動回路。
【請求項21】
前記コントローラはＰＷＭコントローラであり、
該ＰＷＭコントローラは、
パルス幅制御コード（ＰＷＣＣ）をアナログ電圧に変換するように構成されたデジタル／アナログコンバータ（ＤＡＣ）と、
のこぎり波信号又はのこぎり波状信号を生成するように構成された波形発生器と、
前記のこぎり波信号又は前記のこぎり波状信号と前記アナログ電圧とを比較し、比較結果を前記ＰＷＣＣに対応するパルス幅を有するＰＷＭ信号として生成するように構成された比較器と、を含む、請求項１２に記載の駆動回路。
該ＰＷＭコントローラは、
パルス幅制御コード（ＰＷＣＣ）をアナログ電圧に変換するように構成されたデジタル／アナログコンバータ（ＤＡＣ）と、
のこぎり波信号又はのこぎり波状信号を生成するように構成された波形発生器と、
前記のこぎり波信号又は前記のこぎり波状信号と前記アナログ電圧とを比較し、比較結果を前記ＰＷＣＣに対応するパルス幅を有するＰＷＭ信号として生成するように構成された比較器と、を含む、請求項１２に記載の駆動回路。
【請求項22】
前記駆動サブ回路は、
インダクタと、
電圧源と前記インダクタの第１の端子との間に結合された第１のスイッチと、
前記インダクタの前記第１の端子に結合された第２のスイッチと、
前記負荷と前記インダクタの第２の端子との間に結合された第３のスイッチと、
前記インダクタの第２の端子に結合された第４のスイッチと、を含み、
前記動作は、充電動作又は放電動作であり、
前記充電動作中に、前記駆動サブ回路は前記負荷に向けて流れる第１の電流を形成し、
前記放電動作中に、前記駆動サブ回路は前記負荷から流れる第２の電流を形成する、請求項１２に記載の駆動回路。
インダクタと、
電圧源と前記インダクタの第１の端子との間に結合された第１のスイッチと、
前記インダクタの前記第１の端子に結合された第２のスイッチと、
前記負荷と前記インダクタの第２の端子との間に結合された第３のスイッチと、
前記インダクタの第２の端子に結合された第４のスイッチと、を含み、
前記動作は、充電動作又は放電動作であり、
前記充電動作中に、前記駆動サブ回路は前記負荷に向けて流れる第１の電流を形成し、
前記放電動作中に、前記駆動サブ回路は前記負荷から流れる第２の電流を形成する、請求項１２に記載の駆動回路。
【請求項23】
前記駆動回路は入力信号を受信し、
前記コントローラは、前記負荷の出力が前記入力信号に実質的に比例するように前記駆動サブ回路を制御する、請求項１２に記載の駆動回路。
前記コントローラは、前記負荷の出力が前記入力信号に実質的に比例するように前記駆動サブ回路を制御する、請求項１２に記載の駆動回路。
【請求項24】
前記駆動回路は、可聴帯域内の元のオーディオ信号に従って生成された入力信号を受信し、
前記負荷はスピーカ負荷である、請求項１２に記載の駆動回路。
前記負荷はスピーカ負荷である、請求項１２に記載の駆動回路。
【請求項25】
前記コントローラは、前記テーブルが安定しているかどうかを判定することを実行するように構成される、請求項１２に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、駆動回路に適用される方法に関し、より具体的には、低電力で多様な動作条件に対応できる駆動回路に適用される方法に関する。
【背景技術】
【0002】
最近、圧電作動（piezoelectric-actuated）スピーカ（圧電（piezo：ピエゾ）スピーカ）が登場した。薄膜圧電アクチュエータの容量性により、これらの圧電スピーカはアンプに高い容量性負荷を与える。クラス－ＡＢ、－Ｄ、－Ｇ、－Ｈアンプ等の従来の駆動回路は全て、負荷（非常に細いワイヤで作製されたコイル）が殆ど抵抗性であり僅かに誘導性であると仮定して進化しており、これらのアンプは、圧電スピーカ等の容量性の高い負荷を駆動するため適切ではなく／そのために設計されていない。
【0003】
容量性圧電スピーカを駆動するために、エネルギー再利用能力を有するＤＣ－ＤＣコンバータを含む駆動回路が開発されている。ＤＣ－ＤＣを含む駆動回路の性能は、パルス幅変調（ＰＷＭ）信号を（ゲート制御信号として）正確なパルス幅で供給することに依存している。従って、特に回路パラメータがデバイス毎に異なり、バッテリ電圧レベル等の回路動作条件が変動する場合に、正確なパルス幅でＰＷＭ信号をどの様に生成するかは、この分野の重要な目標である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第6,984,967号
【特許文献2】米国特許第7,391,190号
【特許文献3】米国特許第7,609,040号
【特許文献4】米国特許第7,923,980号
【特許文献5】米国特許第8,975,826号
【特許文献6】米国特許第8,976,543号
【特許文献7】米国特許第6,348,779号
【特許文献8】米国特許第6,215,286号
【特許文献9】米国特許第6,191,567号
【特許文献10】米国特許第6,166,527号
【特許文献11】米国特許第6,088,243号
【特許文献12】米国特許出願公開第2022/0209647号
【特許文献13】米国特許出願公開第2022/0021305号
【発明の概要】
【0005】
従って、本発明の目的は、上記の問題を解決するために、エネルギー再利用アンプの動作中にパルス幅変調（ＰＷＭ）信号を生成するために使用されるパルス幅制御コード（ＰＷＣＣ）を適応的に調整することができるテーブル（table：表）学習方法を提供することである。
【0006】
本発明の一実施形態は、駆動回路内のコントローラに適用される方法を開示し、駆動回路は、負荷を駆動するように構成された駆動サブ回路を含む。この方法は、学習期間中に、少なくとも第１のレートでテーブルに対してテーブル学習動作を実行するステップと；学習期間の後に、第１のレートよりも低い第２のレートでテーブルに対するテーブル学習動作を実行するステップと、を含み、テーブルはコントローラ内のメモリに格納される。テーブル学習動作は、第１のサイクルに対応する負荷から第１のフィードバック信号を受信するステップと；第１のフィードバック信号に従ってテーブルから制御コードを取得するステップと；制御コードに従って制御信号を生成するステップであって、駆動サブ回路は、第２のサイクル中に制御信号に従って負荷に対して動作を実行する、ステップと；第２のサイクルに対応する負荷から第２のフィードバック信号を受信するステップと；第１のフィードバック信号及び第２のフィードバック信号に従って制御コードを更新し、更新した制御コードをメモリ内のテーブルに保存し直すステップと；を含む。
【0007】
本発明の別の実施形態は、駆動回路を開示する。駆動回路は、負荷に結合された駆動サブ回路と、テーブルが格納されるメモリを含むコントローラとを含む。コントローラは、駆動サブ回路を制御し、学習期間中に、少なくとも第１のレートでテーブルに対してテーブル学習動作を実行すること；学習期間の後に、第１のレートよりも低い第２のレートでテーブルに対してテーブル学習動作を実行すること；を実行するように構成される。テーブル学習動作は、第１のサイクルに対応する負荷から第１のフィードバック信号を受信すること；第１のフィードバック信号に従ってテーブルから制御コードを取得すること；制御コードに従って制御信号を生成することであって、駆動サブ回路は第２のサイクル中に制御信号に従って負荷に対する動作を実行する、こと；第２のサイクルに対応する負荷から第２のフィードバック信号を受信すること；及び第１のフィードバック信号及び第２のフィードバック信号に従って制御コードを更新し、更新した制御コードをメモリ内のテーブルに保存し直すこと；を含む。
【0008】
本発明のこれら及び他の目的は、様々な図及び図面に示される好ましい実施形態の以下の詳細な説明を読めば、当業者には明らかとなろう。
【図面の簡単な説明】
【0009】
【図1】本発明の一実施形態による駆動回路の概略図である。
【図2】本発明の一実施形態による容量性負荷を含む双方向回路の例示的な実施態様の概略図である。
【図3】ＰＷＭコントローラの詳細な実施態様の概略図である。
【図4】本発明の一実施形態によるプロセスのフローチャートである。
【図5】本発明の一実施形態によるＰＷＣＣを記録する例示的なＬＵＴを示す図である。
【図6】本発明の一実施形態に係るテーブル学習プロセスのフローチャートである。
【図7】本発明の一実施形態による詳細なテーブル学習プロセスのフローチャートである。
【図8】テーブル学習プロセスの前後に双方向回路によって生成された出力電圧波形のシミュレーション結果を示す図である。
【図9】本発明の一実施形態によるプロセスのフローチャートである。
【図10】本発明の一実施形態によるプロセスのフローチャートである。
【発明を実施するための形態】
【0010】
米国特許第１１，２９０，０１５号、第１１，１３３，７８４号、及び第１１，３３６，１８２号は、容量性負荷、特に圧電スピーカの容量性スピーカ負荷を駆動するためのＤＣ－ＤＣコンバータを含むエネルギー再利用アンプを開示している。ＤＣ－ＤＣコンバータは、通常、パルス幅変調（ＰＷＭ）信号によって制御される。米国特許第１１，２７１，４８０号は、ＰＷＭ信号に関連するパルス幅情報を事前に計算し、この情報をパルス幅制御コード（ＰＷＣＣ）としてアドレス可能なテーブルメモリに保存する方法を開示している。
【0011】
制御コードの計算は、圧電スピーカの可変特性、ＤＣ－ＤＣコンバータのオフセット、バッテリ電圧レベルの変動、及び関連する駆動回路の製造ミスマッチを含む様々な要因によって影響を受ける可能性がある。例えば、ＤＣ－ＤＣコンバータで使用されるインダクタのインダクタンスには、通常、許容誤差があり、そのため、ＤＣ－ＤＣコンバータの充電／放電動作が一定しないという結果になる。圧電スピーカの誘電率／静電容量は、印加電圧に対して変化する。さらに、全ての圧電スピーカの供給電圧に対する誘電率曲線は正確に同一ではない可能性があり、及び／又はエネルギー再利用アンプの回路要素及びその駆動回路は、通常、製造上のミスマッチ（mismatch：不一致）がある。これらの誤差及びミスマッチにより、制御コードによって生成される電圧の増分（increments）及び減分（decrements）が、充電（放電）動作で不正確になる。圧電スピーカに対して実行される充電（放電）動作の不正確さは、出力信号の歪み及び誤差を増加させ／もたらし、音質を低下させる可能性がある。
【0012】
本発明は、（少なくとも）テーブル学習方法を提供し、これは、パルス幅制御コードを適応的に調整することができ、様々なパラメータを含むデバイスに適応することができる。テーブル学習について詳しく説明する前に、まずテーブル学習アルゴリズムを実現する駆動回路について紹介する。
【0013】
本発明において、「～に結合される」という用語は、直接的又は間接的な接続を指す場合がある。「コンポーネントＡがコンポーネントＢに結合される」とは、コンポーネントＡがコンポーネントＢに直接接続されること、又はコンポーネントＡが何らかのコンポーネントＣを介してコンポーネントＢに接続されることを示す場合がある。
【0014】
図１は、本発明の一実施形態による駆動回路１０の概略図である。駆動回路１０は、パルス幅変調（ＰＷＭ）コントローラ１１０及び双方向回路１２０を含む。双方向回路１２０は、電圧源（又はバッテリ等の電源と呼ばれる）１１と容量性負荷ＣＬとの間に結合され、容量性負荷ＣＬを駆動するように構成される。一実施形態において、容量性負荷ＣＬは、駆動回路１０によって駆動される際に音を発生する圧電作動スピーカ（以下、圧電スピーカと略す）を含むことができる。双方向回路１２０は、電圧源１１から電源電圧ＶＤＤを受け取り、容量性負荷ＣＬに電流を供給する、又は容量性負荷ＣＬから電流を排出することができる。電圧ＶＴＯＧは、双方向回路１２０の出力端子における電圧を表す。一実施形態では、駆動回路１０は、エネルギー再利用アンプであり得、双方向回路１２０は、エネルギー再利用可能なＤＣ－ＤＣコンバータであり得る。エネルギー再利用能力を有する駆動回路として利用されるＤＣ－ＤＣコンバータの詳細は、米国特許第１１，２７１，４８０号及び第１１，３３６，１８２号に教示されており、簡潔にするためにここでは説明しない。
【0015】
一実施形態では、ここでの負荷ＣＬは、容量性スピーカ負荷、例えば圧電作動スピーカであり得る。駆動回路１０は、可聴帯域（例えば、１６．５Ｈｚ～２２ＫＨｚの間）内の元（original）のオーディオ信号に従って生成される入力信号ＩＮを受け取ることができる。駆動回路は、入力信号ＩＮに従って容量性スピーカ負荷を駆動し、それによって容量性スピーカ負荷の出力は、入力信号ＩＮに実質的に比例する。本願において、信号ａが信号ｂに実質的に比例することは、||ａ（ｔ）－ｃ・ｂ（ｔ）||２＜＝εが満たされることを指すことがあり、ここで、||ｓ（ｔ）||２は任意の信号ｓ（ｔ）のエネルギーを表し得、ａ（ｔ）及びｂ（ｔ）はそれぞれ信号ａ及び信号ｂの時変関数を表し、ｃは、正又は負のいずれかであり得る定数を表し、εは正の小さな数を表し、例えば１０－１、１０－２、１０－３等であり得る。
【0016】
双方向回路１２０は、インダクタＬ１及び４つのスイッチＴ１～Ｔ４を含む。スイッチＴ１は、インダクタＬ１の第１の端子と電圧源１１との間に結合される。スイッチＴ２は、インダクタＬ１の第１の端子と接地端子との間に結合される。スイッチＴ３は、インダクタＬ１の第２の端子と容量性負荷ＣＬとの間に結合される。スイッチＴ４は、インダクタＬ１の第２の端子と接地端子との間に結合される。双方向回路１２０は、ＰＷＭコントローラ１１０からＰＷＭ信号ＳＰ１～ＳＰ４を受信することによって動作することができ、スイッチＴ１～Ｔ４は、ＰＷＭ信号ＳＰ１～ＳＰ４によってそれぞれ制御される。
【0017】
ＰＷＭコントローラ１１０は、充電段階又は放電段階で動作するように双方向回路１２０を制御することができる。充電動作において、双方向回路１２０は、充電電流を供給して容量性負荷ＣＬを充電することができる。充電段階は、磁束流入（InFlux）段階（すなわち、磁束増加段階）及び磁束流出（DeFlux）段階（すなわち、磁束減少段階）を含む。充電動作のＩｎＦｌｕｘ段階では、スイッチＴ１及びＴ４がオンになり、スイッチＴ２及びＴ３がオフになり、電圧源１１からインダクタＬ１を通って流れるＩｎＦｌｕｘ電流は、インダクタＬ１に蓄えられた磁気エネルギーを用いて磁場を形成し得る。ＩｎＦｌｕｘ段階に続く充電動作のＤｅＦｌｕｘ段階では、スイッチＴ２及びＴ３がオンになり、スイッチＴ１及びＴ４がオフになり、インダクタＬ１に蓄えられた磁気エネルギーが電気エネルギーに変換されて、これを、容量性負荷ＣＬに向けて流れる電流を介して、容量性負荷ＣＬに出力する。
【0018】
放電動作において、双方向回路１２０は、容量性負荷ＣＬから放電電流を形成する／排出することができ、放電電流によって運ばれるエネルギーは、電圧源１１に移動され、電圧源１１のバッテリ又はコンデンサによって／これを介して再利用することができる。放電段階は、ＩｎＦｌｕｘ段階及びＤｅＦｌｕｘ段階を含むこともできる。放電動作のＩｎＦｌｕｘ段階では、スイッチＴ２及びＴ３がオンになり、スイッチＴ１及びＴ４がオフになり、容量性負荷ＣＬからインダクタＬ１を介して流れる放電電流は、インダクタＬ１に蓄えられた磁気エネルギーを用いて磁束を形成することができる。ＩｎＦｌｕｘ段階に続く放電動作のＤｅＦｌｕｘ段階では、スイッチＴ１及びＴ４がオンになり、スイッチＴ２及びＴ３がオフになり、インダクタＬ１に蓄えられた磁気エネルギーが電気エネルギーに変換されて、これを、電圧源１１に向けて流れる電流を介して、電圧源１１に出力して、電圧源１１で再利用される。
【0019】
上記の段落におけるＩｎＦｌｕｘ電流経路及びＤｅＦｌｕｘ電流経路は、説明を目的としたものであることに留意されたい。当業者は、実際の状況に基づいて修正又は変更を加えることができる。例えば、放電動作のＩｎＦｌｕｘ段階では、スイッチＴ２及びＴ４がオフの間に、スイッチＴ１及びＴ３が同時にオンにされ得、ＩｎＦｌｕｘ電流は、負荷ＣＬから電圧源に直接流れ得、これは、特に、負荷電圧ＶＴＯＧが電源電圧ＶＤＤよりも遥かに高い場合に印加できる。この場合に、インダクタＬ１を通って流れるＩｎＦｌｕｘ電流と、インダクタＬ１で消費される対応する電力が減少する。
【0020】
ＰＷＭコントローラ１１０は、ＰＷＭ信号ＳＰ１～ＳＰ４のパルス幅を決定するために、容量性負荷ＣＬからフィードバック信号ＦＢを受け取り、入力信号ＩＮも受け取ることができる。容量性負荷ＣＬが圧電スピーカを含む、ハイファイ（high-fidelity）アンプ等の音響用途では、ＰＷＭコントローラ１１０は、ＰＷＭ信号ＳＰ１～ＳＰ４を、スイッチＴ１～Ｔ４のゲート制御信号として出力し、双方向回路１２０の充電／放電動作を制御して、フィードバック信号ＦＢと入力信号ＩＮとの間の差を最小化することができる。従って、フィードバック信号ＦＢと入力信号ＩＮとの間の差に基づいて、ＰＷＭコントローラ１１０は、容量性負荷ＣＬを充電するか放電するかどうかを決定することができ、また、フィードバック信号ＦＢと入力信号ＩＮとの間の差を連続的に最小化するように、双方向回路１２０の各動作サイクルにおいて双方向回路１２０によって提供される、充電／放電中に移動される電荷の量を決定することができる。動作サイクルの期間内に、双方向回路１２０によって、充電又は放電動作が少なくとも１回達成される。双方向回路１２０の詳細な実施態様及び動作は、米国特許第１１，３３６，１８２号に開示されるので、ここでは簡潔にするために省略する。
【0021】
図２は、本発明の一実施形態による、容量性負荷ＣＬを含む双方向回路１２０の例示的な実施態様の概略図である。この実施形態では、圧電スピーカは、容量性負荷ＣＬがコンデンサＣＰＺＴによって表される薄膜アクチュエータ（例えば、ジルコン酸チタン酸鉛、ＰＺＴと略される材料）によって作動される。双方向回路１２０はシングルエンド（single-ended）出力を有する一方、圧電スピーカＰＺＴは第１の端子（例えば、上部電極）及び第２の端子（例えば、下部電極）を有する。図２に示される実施形態では、双方向回路１２０は、Single-Ended-to-Differential（シングルエンド－差動）コンバータ２００及びバイアス電圧発生器２０２を介して圧電スピーカのＰＺＴアクチュエータに結合される。
【0022】
Single-Ended-to-Differentialコンバータ２００は、双方向回路１２０によって出力される電圧ＶＴＯＧに基づいて、差動電圧ＶｏＰ及びＶｏＮを出力するように構成される。ＤＣ－ＤＣコンバータの特性の下で、双方向回路１２０によって出力される電圧ＶＴＯＧは、ユニポーラ（unipolar：単極）であり、正と見なすことができる（電源電圧ＶＤＤが正の場合に）。換言すれば、電圧ＶＴＯＧは、充電段階で上昇し、放電段階で下降し得る。
【0023】
Single-Ended-to-Differentialコンバータ２００は、スイッチング／トグル機構を提供して電圧スイング範囲を拡張し、ＰＺＴとして示される圧電スピーカを駆動する。詳細には、Single-Ended-to-Differentialコンバータ２００は、２つのスイッチＳＷ１及びＳＷ２を含む。スイッチＳＷ１は、圧電スピーカＰＺＴの第１の端子を双方向回路１２０の出力端子又はノードＮＤに選択的に結合するように構成される。スイッチＳＷ２は、圧電スピーカＰＺＴの第２の端子を双方向回路１２０の出力端子又はノードＮＤに選択的に結合するように構成される。
【0024】
第１の期間ＴＴ１では、スイッチＳＷ１はノードＰ１に接続され、スイッチＳＷ２はノードＰ２に接続される。こうして、圧電スピーカＰＺＴの端子ＶＴＯＰは双方向回路１２０の出力端子に結合され、圧電スピーカＰＺＴの端子ＶＢＯＴはノードＮＤに結合される。このような状況では、ＶｏＰからＶｏＮを差し引いた差動電圧は、双方向回路１２０によって出力される電圧ＶＴＯＧと同じになる。第２の期間ＴＴ２では、スイッチＳＷ１はノードＮ１に接続され、スイッチＳＷ２はノードＮ２に接続される。こうして、圧電スピーカＰＺＴの端子ＶＴＯＰはノードＮＤに結合され、圧電スピーカＰＺＴの端子ＶＢＯＴは双方向回路１２０の出力端子に結合される。このような状況では、差動電圧ＶＴＯＰ－ＶＢＯＴ＝ＶｏＰ－ＶｏＮは、双方向回路１２０によって出力される－ＶＴＯＧに等しくなる。
【0025】
換言すれば、スイッチＳＷ１及びＳＷ２は、第１の制御信号によって制御され得、それによって、スイッチＳＷ１及びＳＷ２は、同時にノードＰ１及びＰ２にそれぞれ切り替えられ、及び／又はスイッチＳＷ１及びＳＷ２は、同時にノードＮ１及びＮ２にそれぞれ切り替えられる。
【0026】
現在利用可能な薄膜ＰＺＴ材料の殆どは、ユニポーラ動作のみをサポートしている。そのようなユニポーラ薄膜ＰＺＴを圧電スピーカ用のアクチュエータとして利用するために、バイアス電圧発生器２０２が、Single-Ended-to-Differentialコンバータ２００と圧電スピーカとの間にオプションで結合されて、バイアス電圧ＶＢＩＡＳを供給することができ、ここで、ＶＢＩＡＳ≒ｍａｘ（ＶｏＮ－ＶｏＰ）であるため（ｍａｘは最大関数を示す）、ＶＴＯＰ＝ＶｏＰ＋ＶＢＩＡＳ＝＞ＶｏＮ＝ＶＢＯＴが保証され、ユニポーラ要件が満たされる。
【0027】
一実施形態では、圧電スピーカは、圧電スピーカＰＺＴにかかる駆動電圧ＶＰＺＴによってＰＺＴアクチュエータが駆動されるときに、動く膜を含む。つまり、駆動電圧ＶＰＺＴは、圧電スピーカＰＺＴの第１の端子（上部電極）の電圧ＶＴＯＰと、圧電スピーカのＰＺＴアクチュエータの第２の端子（下部電極）の電圧ＶＢＯＴとの間の差を指す。この駆動電圧ＶＰＺＴにより膜を変形させて変位を発生させ、この変位によって空気を移動／圧縮して音を発生させる。圧電スピーカの膜の位置は、印加したＶＰＺＴによって制御される。膜が水平に配置される場合に、駆動電圧ＶＰＺＴが増加すると膜は徐々に上向きに曲がり、駆動電圧ＶＰＺＴが減少すると膜は徐々に下向きに曲がる。換言すれば、膜の垂直変位は、駆動電圧ＶＰＺＴによって制御され得、膜は、駆動電圧ＶＰＺＴを変化させることによって中間位置にあるように制御され得る。
【0028】
例示的な実施形態では、双方向回路１２０によって出力される電圧ＶＴＯＧは、０Ｖと＋１５Ｖとの間でスイングすることができるので、差動電圧ＶｏＰ－ＶｏＮは、＋１５Ｖと－１５Ｖとの間（すなわち、図２に示され、述べたように、第１の期間ＴＴ１において０Ｖと＋１５Ｖとの間、第２の期間ＴＴ２において０Ｖと－１５Ｖとの間）でスイングすることができる。このような状況では、バイアス電圧ＶＢＩＡＳを１５Ｖに等しくなるように設計することができ、その結果、圧電スピーカＰＺＴの駆動電圧ＶＰＺＴは０Ｖと３０Ｖとの間でスイングすることができ、これにより、圧電スピーカＰＺＴが、ユニポーラである駆動電圧ＶＰＺＴを受け取ることができることが保証される。駆動電圧ＶＰＺＴと、Single-Ended-to-Differentialコンバータ２００によって出力される電圧ＶｏＰ及びＶｏＮとの間の関係は、次のように表すことができる。
ＶＰＺＴ＝ＶＴＯＰ－ＶＢＯＴ＝（ＶｏＰ＋ＶＢＩＡＳ）－ＶｏＮ
ＶＰＺＴ＝ＶＴＯＰ－ＶＢＯＴ＝（ＶｏＰ＋ＶＢＩＡＳ）－ＶｏＮ
【0029】
図２に示されるように、Single-Ended-to-Differentialコンバータ２００は、電圧シフト回路２０４をさらに含むことができる。電圧シフト回路２０４は、接地端子又はシフト電圧ＶＭＶを提供する電圧源に選択的に結合されるスイッチＳＷ３を含む。通常の動作では、スイッチＳＷ３は接地端子に結合され得る。しかしながら、電圧ＶＴＯＧが接地電圧に近い場合に、放電電流がインダクタＬ１を介して／インダクタＬ１に流れにくくなり、従って双方向回路１２０の効率／効果が低下する。この問題を解決するために、電圧ＶＴＯＧが接地電圧に近い場合に、スイッチＳＷ３は、シフト電圧ＶＭＶを受け取るように切り替えられ、電圧ＶＴＯＧをより高いレベルに／より高いレベルに向けて結合する。これにより、インダクタＬ１の磁束増加能力が増大し、ＩｎＦｌｕｘ動作が促進され、放電をより効率的／効果的に実行することが可能になる。一実施形態では、シフト電圧ＶＭＶは、ＶＤＤ、双方向回路１２０に供給されるソース電圧に等しくなり得、つまりＶＭＶ＝ＶＤＤとなり得る。しかしながら、シフト電圧ＶＭＶは、他の適切な値を有してもよく、そのＶＤＤに限定されない。
【0030】
換言すれば、電圧シフト回路２０４又はスイッチＳＷ３は、第２の制御信号によって制御され得、第２の制御信号は、入力信号ＩＮ又はフィードバック信号ＦＢに従って生成される。電圧シフト回路２０４又はスイッチＳＷ３は、入力信号ＩＮ又はフィードバック信号ＦＢの大きさが特定の閾値より小さい場合に、シフト電圧ＶＭＶをノードＮＤに選択的に印加することができる。
【0031】
図２と共に図１を参照すると、ＰＷＭコントローラ１１０は、圧電スピーカＰＺＴ等の容量性負荷ＣＬからフィードバック信号ＦＢを受信する。フィードバック信号ＦＢは、圧電スピーカＰＺＴに印加される駆動電圧ＶＰＺＴを適切に反映／表す必要があり、それによって、ＰＷＭコントローラ１１０は、フィードバック信号ＦＢ及び入力信号ＩＮの関係に基づいて、圧電スピーカＰＺＴに対して充電又は放電を実行するかどうかを決定できる。一実施形態では、フィードバック信号ＦＢは、次のように表すことができる。
ＦＢ＝ＡＤＣ｛ＶｏＰ－ＶｏＮ｝
ＦＢ＝ＡＤＣ｛ＶｏＰ－ＶｏＮ｝
【0032】
換言すれば、ＰＷＭコントローラ１１０は、図２に示されるＡＤＣによって示されるように、差動電圧ＶｏＰ－ＶｏＮが、アナログ－デジタルコンバータを介してデジタル形式に変換された後に、フィードバック信号ＦＢを受信することができる。
【0033】
上述したように、ＰＷＭコントローラ１１０は、双方向回路１２０を制御するためにＰＷＭ信号ＳＰ１～ＳＰ４を出力することができ、ＰＷＭ信号ＳＰ１～ＳＰ４のパルス幅は、入力信号ＩＮ及びフィードバック信号ＦＢに基づいて決定される。一実施形態では、ＰＷＭコントローラ１１０は、ＰＷＭ信号ＳＰ１～ＳＰ４を生成するために使用されるパルス幅制御コード（ＰＷＣＣ）を検索（retrieve：取得）及び／又は更新することができる。ＰＷＣＣは、入力信号ＩＮとフィードバック信号ＦＢとの間の関係に従って事前に計算又は調整／再計算又は調整してもよく、これらの更新したＰＷＣＣは、将来の参照のためにメモリ内のＰＷＣＣルックアップテーブルに格納してもよい。
【0034】
具体的には、入力信号ＩＮとフィードバック信号ＦＢとの間の関係に基づいて、ＣＰＺＴに充電又はＣＰＺＴから放電される電荷の量と、双方向回路１２０がＰＷＭパルス幅を制御するために必要な対応する制御コード、すなわちＰＷＣＣとが、そのような充電／放電動作を実行するために調整又は再計算され得、ＰＷＣＣルックアップテーブル内の対応するエントリがそれに応じて更新され得る。後続の動作サイクル中に、ＰＷＭコントローラ１１０は、受信した入力信号ＩＮ及びフィードバック信号ＦＢに従ってＰＷＣＣルックアップテーブルからこのように調整又は再計算したＰＷＣＣをフェッチし、この取得したＰＷＣＣを使用してＰＷＭ信号ＳＰ１～ＳＰ４のパルス幅を制御することができる。
【0035】
図３は、ＰＷＭコントローラ１１０の一実施形態の概略図である。ＰＷＭコントローラ１１０は、制御回路３０２、メモリ３０４、デジタル－アナログコンバータ（ＤＡＣ）３０６、のこぎり波（sawtooth）信号発生器（又は波形発生器）３０８、及び比較器３１０を含む。この実施形態では、ＰＷＣＣは、メモリ３０４内に１つ又は複数のルックアップテーブル（ＬＵＴ）として格納される。例えば、メモリ３０４は、充電テーブル／ＬＵＴ３０４＿１及び放電テーブル／ＬＵＴ３０４＿２を含み得る。充電ＬＵＴ３０４＿１は、充電動作のためのＰＷＭ信号ＳＰ１～ＳＰ４を生成するために使用されるＰＷＣＣを格納するように構成される。放電ＬＵＴ３０４＿２は、放電動作のためのＰＷＭ信号ＳＰ１～ＳＰ４を生成するために使用されるＰＷＣＣを格納するように構成される。
【0036】
制御回路３０２は、入力信号ＩＮ及びフィードバック信号ＦＢに従って、双方向回路１２０が充電動作又は放電動作のいずれで動作すべきかを決定する。例えば、Δ＝ＩＮ－ＦＢとすると、Δ＞Δｍｉｎの場合に、充電動作が開始されてＶＰＺＴが増加し、Δ＜－Δｍｉｎの場合に、放電動作が開始されて、ＶＰＺＴが減少し、ここで、Δｍｉｎは閾値であり、典型的に小さな正の値であり、パフォーマンス要件に従ってシステム設計者によって決定される。これにより、制御回路３０２は、ＩＮ、ＦＢを使用して、ＬＵＴ３０４＿１又はＬＵＴ３０４＿２からＰＷＣＣを検索（取得）するかどうかを決定することができる。さらに、充放電動作のサイクルの最後に得られるＶＰＺＴを目標値に対して調べることによって、例えば、｜Δ｜＞Δｍｉｎであるかどうかをチェックすることによって、制御回路３０２は、本発明で述べるテーブル学習プロセスによって、ＬＵＴに格納したＰＷＣＣを更新する追加のステップを実行することができる。
【0037】
図１のＰＷＭコントローラ１１０は、図３のメモリ３０４に格納した適切なＬＵＴからＰＷＣＣを検索（取得）することによって、ＰＷＭ信号ＳＰ１～ＳＰ４の生成を制御し、図３は、ＰＷＣＣに対応するＰＷＭ信号がコントローラ３２０によってどのように生成されるかの詳細を示す。メモリ３０４に格納されるＰＷＣＣは、デジタルコードの形式である。各パルスのパルス幅（時間）に加えて、ＰＷＣＣのこのデジタルコードには、生成するＰＷＭパルスの数等のデータが含まれ得る。一般に、ＰＷＣＣは、ＰＷＭパルスの生成及び使用に関する任意の情報を参照でき、本発明で開示する実施形態によって限定されない。これらのＰＷＣＣを使用して、ＤＡＣ３０６への異なる入力（デジタル）値を生成して異なる出力（アナログ）電圧レベルＶＡを生成し、ＳＰ１～ＳＰ４のパルス幅を制御する。電圧レベルＶＡを、のこぎり波信号発生器３０８によって生成されたのこぎり波信号Ｓｓａｗ（又は平坦な先端を有するのこぎり波状の信号）と比較することによって、比較器３１０は、パルス幅（時間）がＶＡの電圧レベルによって決定されるパルスを生成する。すなわち、ＳＰ１～ＳＰ４等の生成したＰＷＭ信号のパルス幅は、対応するＰＷＣＣから導出した入力値に従って生成されたＤＡＣ３０６の出力電圧レベルＶＡによって決定される。
【0038】
一実施形態では、ＤＡＣ３０６変換は、そのデジタル入力値とそのアナログ出力電圧レベルＶＡとの間に単調な関係を有することができ、これは、ＰＷＭ信号のパルス幅（時間）と、ＰＷＣＣデジタルコードに含まれるデジタルパルス幅情報との関係が単調であることを意味する。一実施形態では、より長い／より広い（時間的に）パルス幅を有するパルスを生成するために、より大きなＰＷＣＣデジタルコードが使用され、より短い（時間的に）パルス幅を有するパルスを生成するために、より小さい／より狭いＰＷＣＣデジタルコードが使用される。つまり、ＰＷＣＣが大きいほど、パルス幅が長く／広くなる。この実施形態では、入力信号ＩＮとフィードバック信号ＦＢとの間の差が大きいほど（すなわち、｜Δ｜が大きいほど）、充電／放電動作中にＣＰＺＴに追加又はこれから除去する必要がある電荷の量が多くなり、ＰＷＭ信号のパルス幅を長く／広くし、ＰＷＣＣを大きくする必要がある。逆に、入力信号ＩＮとフィードバック信号ＦＢとの間の差が小さいほど（つまり、｜Δ｜が小さいほど）、充電／放電動作中にＣＰＺＴに追加又はこれから除去する必要がある電荷の量は少なくなり、ＰＷＭ信号のパルス幅を短く／狭くし、ＰＷＣＣを小さくする必要がある。
【0039】
別の実施形態では、ＰＷＣＣの値は、生成されるＰＷＭパルスの長さ／幅に反比例する場合がある。つまり、大きいＰＷＣＣを使用して短い／狭いパルスを生成し、小さいＰＷＣＣを使用して長い／広いパルスを生成する。このような状況では、入力信号ＩＮとフィードバック信号ＦＢとの間の差が大きいほど、ＰＷＣＣは小さくなる。逆に、入力信号ＩＮとフィードバック信号ＦＢとの間の差が小さいほど、ＰＷＣＣは大きくなる。この動作も、パルス幅及びＰＷＣＣ値の関係が単調であれば実行可能である。
【0040】
ＤＡＣ３０６及び関連するＰＷＭコントローラ１１０の詳細な実施態様及び動作は、米国出願第１７／３８０，０２７号に開示されるので、簡潔にするためにここでは省略する。
【0041】
ＰＷＣＣの計算は複雑になる可能性があり、こうして、ＰＷＭコントローラ１１０によってリアルタイムで実行するには費用がかかる可能性があることに留意されたい。例えば、ＶＰＺＴの変化を生じさせるためには、適切な量の電荷が、図２に等価静電容量ＣＰＺＴ及びその端子ＶＴＯＰ及びＶＢＯＴとして示される、圧電アクチュエータの２つの端子を介して追加され、又はこれから除去する必要がある。ただし、印加電圧ＶＰＺＴが変化すると静電容量ＣＰＺＴの値が変化する。従って、図２に示される印加電圧ＶＰＺＴの連続スイングに亘って、静電容量ＣＰＺＴも連続的に変化し、それによって、１ｍＶの増加／減少等、ＶＰＺＴの一定の単位変化を生成するようにＣＰＺＴに追加／これから除去される電荷の量が、ＶＰＺＴ自体の電圧レベルに依存する。別の例は、図１及び図２にＶＤＤとして示されるバッテリ電圧であり、ＶＤＤは、充電動作中のＩｎＦｌｕｘ ＰＷＭパルス幅と、放電動作中のＤｅＦｌｕｘ ＰＷＭパルス幅に影響を与える。ＶＤＤがバッテリから供給される場合に、そのＶＤＤは動作に伴って徐々に低下し、このＶＤＤの変化により、上記の２種類のＰＷＭのパルス幅も動作に伴ってドリフトする。
【0042】
上述のいずれの状況においても、ＬＵＴを使用して、充電／放電動作の現在のサイクルから得られた結果によってＰＷＣＣ内に含まれる情報を適応的に更新することが望ましく、双方向回路１２０の将来の動作サイクルは、アンプ１０の動的に変化する動作条件の最新の状態に基づくことができる。ＬＵＴに格納したＰＷＣＣのそのような適応更新は、バッテリ供給電圧の変化等の変動に対処するだけでなく、部品毎の公差等の理由（例えば、インダクタの公差が典型的に±１０％であり、動作温度又は湿度等によるパラメータのドリフトがある）による不正確に計算した工場出荷時のデフォルトＰＷＣＣにも対処する。
【0043】
上記の目的を達成するために、すなわち、ＬＵＴ内のＰＷＣＣを適応的に更新することによって、ＶＰＺＴの精度を改善するか、又は｜Δ｜を最小化するために、本発明はテーブル学習の方法を提供し、この方法では、ＰＷＭコントローラ１１０が、フィードバック信号ＦＢを監視して、容量性負荷ＣＬ（例えば、圧電スピーカＰＺＴのＣＰＺＴ）に印加される電圧がその意図した値に到達するかどうかを決定することができ、それによりＰＷＣＣを調整／更新し、更新したＰＷＣＣ値をメモリ３０４に格納するかどうかを決定することができる。
【0044】
図４は、本発明の一実施形態によるプロセス４０のフローチャートである。プロセス４０は、双方向回路を制御して容量性負荷を駆動するためのＰＷＭコントローラで実施することができ、ＰＷＭコントローラが、双方向回路を制御して容量性負荷に対して充電又は放電動作を実行することを目的としており、それによって、（フィードバック信号ＦＢで表すことができる）容量性負荷ＣＰＺＴの２つの端子の間の電圧が、入力信号ＩＮに近づく。図４に示されるように、プロセス４０は以下のステップを含む。
【0045】
ステップ４０２：負荷から第１のフィードバック信号ＦＢ１を受信し、入力信号ＩＮを受信する。
【0046】
ステップ４０４：第１のフィードバック信号ＦＢ１及び入力信号ＩＮに従ってＰＷＣＣを取得する。
【0047】
ステップ４０６：ＰＷＣＣに従って、複数のＰＷＭ信号ＳＰ１～ＳＰ４を生成する。
【0048】
ステップ４０８：複数のＰＷＭ信号ＳＰ１～ＳＰ４を双方向回路１２０に出力する。
【0049】
ステップ４１０：複数のＰＷＭ信号ＳＰ１～ＳＰ４が出力された後に、負荷から第２のフィードバック信号ＦＢ２を受信する。
【0050】
ステップ４１２：第１のフィードバック信号ＦＢ１及び第２のフィードバック信号ＦＢ２に従って、ＰＷＣＣを調整するかどうかを決定する。
【0051】
ステップ４０２において、ＰＷＭコントローラ１１０は、以前の動作サイクル（第１のサイクルとも呼ばれる）の終了時に容量性負荷の負荷電圧を反映するフィードバック信号ＦＢ１を受信し、現在の動作サイクルに対応する入力信号ＩＮを受信する。
【0052】
以前の動作サイクルに対応するフィードバック信号ＦＢ１及び現在の動作サイクルに対応する入力信号ＩＮに従って、ＰＷＭコントローラ１１０は、入力信号ＩＮとフィードバック信号ＦＢ１との間の差に従って、現在の動作サイクル（第２のサイクルとも呼ばれる）中に充電又は放電動作を実行するかどうかを決定することができ、充電テーブル３０４＿１又は放電テーブル３０４＿２のいずれかからメモリ読み出し動作を実行することをさらに決定する。
【0053】
ＰＷＭコントローラ１１０が充電又は放電動作を実行することを決定する詳細は限定されない。一実施形態では、ＰＷＭコントローラは、入力信号ＩＮがフィードバック信号ＦＢ１より大きい場合（例えば、ＩＮ－ＦＢ１＞ε１、ε１＞０）に、双方向回路１２０が充電動作を実行するように決定し、入力信号ＩＮがフィードバック信号ＦＢ１より小さい場合（例えば、ＩＮ－ＦＢ１＜－ε２、ε２＞０）に、双方向回路１２０が放電動作を実行するように決定することができる。ε１及びε２は同じでも異なっていてもよい。充電動作及び放電動作を実行することを決定することに加えて、一実施形態では、－ε２＜ＩＮ－ＦＢ１＜ε１の場合に、ＰＷＭコントローラは、現在の動作サイクル中に、充電も放電も実行しないと決定することができ、つまり、－ε２＜ＩＮ－ＦＢ１＜ε１の場合に、サイクルのモードは「アイドル」になり得る。
【0054】
続いて、ステップ４０４において、ＰＷＭコントローラ１１０は、フィードバック信号ＦＢ１及び入力信号ＩＮに従ってＰＷＣＣを取得することができる。ＰＷＭコントローラは、どちらの動作を実行するかに基づいて、メモリ３０４に格納した充電テーブル３０４＿１又は放電テーブル３０４＿２のいずれかからＰＷＣＣをフェッチする。
【0055】
本発明のＬＵＴ、すなわち充電テーブル３０４＿１又は放電テーブル３０４＿２は、２次元（２Ｄ）アレイの形態であってもよく、又は２次元（２Ｄ）アレイを含んでもよい。図５は、本発明の一実施形態による例示的なＬＵＴの一部を示す。簡潔にするために、ＬＵＴの最初の７列及び２９～３６行のみが図５に示される。
【0056】
特定の列に格納したＰＷＣＣは、双方向回路１２０を制御するＰＷＭ信号を生成して、異なる動作点の下で容量性負荷ＣＬに対して特定の意図した電圧変化を生成するためのものである。図５に示されるＬＵＴが充電テーブルを表すと想定すると、ｎ番目の列に格納したＰＷＣＣは、ＰＷＭ信号を生成して充電動作を実行し、容量性負荷に対してｎ×ΔＶＵの増分（インクリメント）を達成するように構成され、ここでΔＶＵは、０．７３ｍＶ等の電圧変化の単位であり得る。つまり、１列目のＰＷＣＣは、充電動作を実行し且つ負荷ＣＬに対して１×ΔＶＵの増分を達成するためのＰＷＭ信号を生成するためのものであり、２列目のＰＷＣＣは、負荷ＣＬに対して２×ΔＶＵの増分を達成するためのＰＷＭ信号を生成するためのものであり、以下同様である。同様に、図５に示されるＬＵＴが放電テーブルを表すと想定すると、ｎ列目に格納したＰＷＣＣは、放電動作を実行し且つ負荷ＣＬのｎ×ΔＶＵの減分（デクリメント）を達成するためのＰＷＭ信号を生成するように構成される。ΔＶＵの決定については、後で詳しく説明する。
【0057】
同じ列に格納したＰＷＣＣは、様々な動作点に対処するために、様々なＰＷＭパルス幅のコレクションとして表示することができる。動作点は、ＩｎＦｌｕｘ動作中（電気エネルギーをインダクタＬ１の磁気エネルギーに変換するため）、及びＤｅＦｌｕｘ動作中（インダクタＬ１の磁気エネルギーを電気エネルギーに再び変換するため）に、Ｌ１の両端に印加される電圧、特定のＶＰＺＴ電圧レベルでのＣＰＺＴの値、現在のサイクルの動作中のＶＤＤ、ＶＴＯＧ、ＶＭＶの電圧レベル等の要因によって規定され得る。それは、双方向回路１２０の動作を制御して、負荷ＣＬの両端に一貫して同じ意図した電圧変化を生成するために、ＰＷＭ信号Ｓ１～Ｓ４のパルス幅を動作点毎に最適化する必要があるような要因／変動によるものである。
【0058】
要するに、ＬＵＴは、図５に示されるように、２Ｄアレイの形態であり得る。ＬＵＴの１つの次元（例えば、ＬＵＴの列）には、異なる動作点の下で負荷ＣＬの両端に一貫した電圧変化を達成するために、異なる動作点の様々な要因に応じて変化するようなＰＷＣＣが含まれる。ＬＵＴの他の次元（例えば、ＬＵＴの１つの特定の行）には、１つの特定の動作点の下で、負荷ＣＬの両端に異なる大きさの電圧変化を生成するようなＰＷＣＣが含まれており、ここで、電圧変化の大きさは、ｎ×ΔＶＵ等の整数倍の単位サイズとなり得る。
【0059】
静電容量ＣＰＺＴが印加電圧ＶＰＺＴに対して変化するため、印加電圧ＶＰＺＴはフィードバック信号によって表されるか、又は入力信号によって近似することができるため、ＬＵＴの１つの列（特許請求の範囲に記載の２Ｄアレイの第１の次元に沿った第１のサブアレイとして理解される）に格納したＰＷＣＣは、異なるレベルの負荷電圧ＶＰＺＴに対応するか、又は異なるレベルの入力信号ＩＮに対応する。同様に、ＬＵＴの１つの行（特許請求の範囲に記載の２Ｄアレイの第２の次元に沿った第２のサブアレイとして理解される）に格納したＰＷＣＣは、特定のレベルの入力信号ＩＮ又は特定のレベルの負荷電圧又はフィードバック信号ＦＢに対応する。
【0060】
この実施形態に関して、ＬＵＴの各エントリは、インデックスｎ１及びｎ２を有する２Ｄアドレス（ｎ１、ｎ２）を参照することによってフェッチされ得る。インデックスｎ１は、入力信号ＩＮ（又はフィードバック信号ＦＢ／ＦＢ１）の現在のレベルを示すことができる。インデックスｎ２は、現在／次の動作サイクルで到達すると予想される電圧変化を示すことができ、この電圧変化は、入力信号ＩＮとフィードバック信号ＦＢとの差分値に対応する。
【0061】
予想する／意図した電圧変化／差は、ΔＶの整数倍として量子化でき、つまり、ΔＶは、充電又は放電動作のステップサイズと見なすことができることを意味する（ここで、ΔＶ及びΔＶＵは、本願では交換可能に使用される）。すなわち、一実施形態では、充電又は放電動作によって生じる容量性負荷での意図した電圧差は、ステップサイズΔＶの整数倍である。ΔＶの値は、任意の適切な方法で決定することができる。一実施形態では、負荷電圧ＶＰＺＴをＮビットデジタル信号に表すシナリオの下で、ΔＶは次のように計算され得る。
【数1】
【0062】
ここで、Ｖｐｐは、容量性負荷のピーク間電圧又は負荷電圧の電圧範囲を表す。例示的な実施形態では、ピーク間電圧Ｖｐｐが３０Ｖに等しく、ＶＰＺＴが８ビットシステムとして表される場合に、デルタ電圧ΔＶは、以下に等しくなり得る。
【数2】
【0063】
一実施形態において、インデックスｎ２は、最初に、入力信号ＩＮとフィードバック信号ＦＢ１との間の差を計算し、その後、以前に計算した差に従って、有益な整数をインデックスｎ２として取得／抽出することによって取得され得る。
【0064】
一実施形態では、入力信号ＩＮとフィードバック信号ＦＢ１との差分（値）は、数学的に次のように表すことができる。
Ｄｉｆｆｋ＝ａｂｓ（ＩＮｋ）－ａｂｓ（ＦＢｋ－１） （式２）
ここで、Ｄｉｆｆｋは動作サイクルｋに対応する差分値であり、ａｂｓ（ ）は絶対値又はその大きさを出力する絶対値取得演算であり、インデックスｋ及びｋ－１は、現在の動作サイクル及び以前の動作サイクルをそれぞれ参照する時間的なサイクルインデックスである。ここで、ＦＢｋ－１は、上述の以前の動作サイクルに対応するＦＢ１を表す。式２において、絶対値演算の存在は、容量性負荷ＣＬ／ＣＰＺＴにどれだけの電荷が蓄えられたか（負荷電圧ＶＰＺＴの極性に関係なく）を適切に評価するためのものであり、それによって、充電又は放電動作を実行するかどうかの決定を適切に行うことができる。式１の絶対値演算はＩＮｋ及びＦＢｋ－１の極性によってもたらされる影響を見ることができ、ここで、ＩＮｋ及びＦＢｋ－１の極性の影響は、図２に示されるSingle-Ended-to-Differentialコンバータ２００のトグルスイッチＳＷ１及びＳＷ２を介して追加される。一実施形態では、入力信号ＩＮ／ＩＮｋとフィードバック信号ＦＢ１／ＦＢｋ－１との両方がデジタルであるため、差分Ｄｉｆｆ／Ｄｉｆｆｋもデジタルである。
Ｄｉｆｆｋ＝ａｂｓ（ＩＮｋ）－ａｂｓ（ＦＢｋ－１） （式２）
ここで、Ｄｉｆｆｋは動作サイクルｋに対応する差分値であり、ａｂｓ（ ）は絶対値又はその大きさを出力する絶対値取得演算であり、インデックスｋ及びｋ－１は、現在の動作サイクル及び以前の動作サイクルをそれぞれ参照する時間的なサイクルインデックスである。ここで、ＦＢｋ－１は、上述の以前の動作サイクルに対応するＦＢ１を表す。式２において、絶対値演算の存在は、容量性負荷ＣＬ／ＣＰＺＴにどれだけの電荷が蓄えられたか（負荷電圧ＶＰＺＴの極性に関係なく）を適切に評価するためのものであり、それによって、充電又は放電動作を実行するかどうかの決定を適切に行うことができる。式１の絶対値演算はＩＮｋ及びＦＢｋ－１の極性によってもたらされる影響を見ることができ、ここで、ＩＮｋ及びＦＢｋ－１の極性の影響は、図２に示されるSingle-Ended-to-Differentialコンバータ２００のトグルスイッチＳＷ１及びＳＷ２を介して追加される。一実施形態では、入力信号ＩＮ／ＩＮｋとフィードバック信号ＦＢ１／ＦＢｋ－１との両方がデジタルであるため、差分Ｄｉｆｆ／Ｄｉｆｆｋもデジタルである。
【0065】
差分値Ｄｉｆｆｋを計算した後に、一実施形態では、インデックスｎ２をさらに計算することができ、これは次のように数学的に表わすことができる。
【数3】
【0066】
図３ａにおいて、Ｂ＿ｄｉｆｆは、差分値ＤｉｆｆがＢ＿ｄｉｆｆ－ｂｉｔのデジタル信号であると仮定して、差分値Ｄｉｆｆ／Ｄｉｆｆｋのビット数を指す。さらに、ΔＶ又はＳＴＰ２として示される、ＬＵＴの第２の次元の中のステップサイズは、ΔＶ＝Ｖｐｐ／２Ｂ２＝ＳＴＰ２として表すことができ、ここで、Ｂ２は、ＬＵＴによって提供される充電／放電分解能に関連している。換言すれば、インデックスｎ２は、差分値Ｄｉｆｆ／Ｄｉｆｆｋの大きさ（つまり、絶対値）の最上位Ｂ２ビットを取得することによって得られる。例示的な実施形態では、差分値Ｄｉｆｆ／Ｄｉｆｆｋは２４ビット信号（Ｂ＿ｄｉｆｆ＝２４）であり、ＬＵＴは、ΔＶをΔＶ＝ＳＴＰ２＝Ｖｐｐ／２１２として採用することにより、１２ビット分解能（Ｂ２＝１２）を達成することができる。こうして、インデックスｎ２は、ａｂｓ（Ｄｉｆｆ）の最上位１２ビット（１２＝Ｂ＿ｄｉｆｆ－Ｂ２）を取得することによって計算できる。ここで、表記ΔＶ及びＳＴＰ２は交換可能に使用され、表記Ｎ及びＢ２も交換可能に使用される。
【0067】
別の実施形態では、インデックスｎ２の別の式は、次のように表すことができる。
ここで、ｒｏｕｎｄ関数は数値を最も近い整数に丸める。
【数4】
【0068】
例示的に、図５は、インデックスｎ１及びｎ２のいくつかの値に対応するＰＷＣＣを記録するＬＵＴの抜粋を示し、ここで、インデックスｎ１は行インデックスであり、インデックスｎ２は列インデックスである。入力信号ＩＮとフィードバック信号ＦＢとの差分値に従って、ＰＷＭコントローラ１１０は、インデックスｎ２を決定し、選択した列からＰＷＣＣを取得するために、この動作サイクルにおいて達成すべきデルタ電圧ΔＶの数、例えば、１×ΔＶ、２×ΔＶ・・・７×ΔＶを決定することができる。
【0069】
なお、差分Ｄｉｆｆ／Ｄｉｆｆｋに応じてインデックスｎ２として有益な整数を取得／抽出する詳細な演算操作は限定されないことに留意されたい。ｎ２とＤｉｆｆｋとの間の関係が式３ａ及び式３ｂで表せる限り、本発明の要件が満たされ、それは本発明の範囲内にあるものとする。
【0070】
一方、インデックスｎ１は、入力信号ＩＮ又はフィードバック信号ＦＢの現在のレベルを示すことができる。こうして、受信した入力信号ＩＮ又はフィードバック信号ＦＢに従って、ＰＷＭコントローラ１１０は、インデックスｎ１を決定し、選択した行からＰＷＣＣをフェッチすることができる。上述したように、フィードバック信号ＦＢは、圧電スピーカＰＺＴの電圧ＶＰＺＴに相当する、Single-Ended-to-Differentialコンバータ２００の差動電圧ＶｏＰ－ＶｏＮから生成してもよい。好ましい実施形態では、入力信号ＩＮは、エネルギー再利用システムの安定性を向上させることができるインデックスｎ１を決定するために適用される。フィードバック信号ＦＢは、最終的に入力信号ＩＮに近づくことができることに留意されたい。こうして、入力信号ＩＮを適用してインデックスｎ１を決定することも、同等の結果を達成することができる。
【0071】
一実施形態では、インデックスｎ１は、次のように表すことができる。
ここで、フロア（floor）関数は数値の整数部分を取り、Ｂ＿ｉｎは、入力信号ＩＮのビット数を指し（つまり、入力信号ＩＮはＢ＿ｉｎ－ｂｉｔデジタル信号である）、Ｂ１は、入力信号ＩＮを表すために使用されるレベルの数に関連している。一実施形態において、ＬＵＴは２Ｂ１行を含むことができ、入力信号ＩＮの全範囲はステップ値で分割されて２Ｂ１レベルを有することができる。従って、インデックスｎ１は、入力信号ＩＮの最上位Ｂ１ビットを取得／抽出することによって得られる。例示的な実施形態では、入力信号ＩＮは２４ビット信号であり、インデックスｎ１は、入力信号ＩＮの６４レベルを規定する６ビット値である。こうして、インデックスｎ１は、入力信号ＩＮの最上位６ビットを取得することによって得ることができる。その結果、インデックスｎ１は、フィードバック信号ＦＢが入力信号ＩＮに近づくにつれてフィードバック信号ＦＢのレベルを決定するように、入力信号ＩＮのレベルを反映することができる。
【数5】
【0072】
値２（Ｂ１－１）＋１は、オプションでインデックスｎ１の計算に含まれることに留意されたい。入力信号ＩＮが常に正であるバイアスがすでにかけられている実施形態では、値２（Ｂ１－１）＋１は必要なく、インデックスｎ１は次のように表すことができる。
【数6】
【0073】
インデックスｎ１の別の式は、次のように表すことができる。
ここで、インデックスｎ１の電圧ステップサイズであるＳＴＰ１は、Ｖｐｐ／２Ｂ１に等しくなる。いくつかの実施形態では、上記の式で使用されるフロア関数は、ラウンド関数に置き換えてもよいが、これに限定されない。
【数7】
【0074】
同様に、入力信号ＩＮに従ってインデックスｎ１として有益な整数を取得／抽出する詳細な演算操作は限定されない。ｎ１とＩＮとの間の関係が式４ａ，式４ｂのいずれかで表せる限り、本発明の要件は満たされ、それは本発明の範囲内にあるものとする。
【0075】
フィードバック信号ＦＢ１及び入力信号ＩＮに従って得られるインデックスｎ１及びｎ２に基づいて、ＰＷＭコントローラは、それに応じてＰＷＣＣをフェッチすることができる。
【0076】
ステップ４０６及びステップ４０８において、ＰＷＭコントローラは、フェッチしたＰＷＣＣに従ってＰＷＭ信号ＳＰ１～ＳＰ４を生成し、生成したＰＷＭ信号ＳＰ１～ＳＰ４を双方向回路１２０に出力する。
【0077】
次に、双方向回路１２０は、ステップ４０８で生成したＰＷＭ信号ＳＰ１～ＳＰ４に従って、充電動作又は放電動作を実行することになる。
【0078】
ステップ４１０において、ＰＷＭ信号ＳＰ１～ＳＰ４による充電動作又は放電動作が完了した後に（又は現在の動作サイクルの終わりに）、ＰＷＭコントローラ１１０は、フィードバック信号ＦＢ２をさらに受信することができ、これは、現在の動作サイクルに対応している。
【0079】
一実施形態では、フィードバック信号ＦＢ１／ＦＢｋ－１は、以前の動作サイクル（例えば、動作サイクルｋ－１）の終わりにおける負荷電圧ＶＰＺＴ（ＶＢＩＡＳに関係なく）を表すことができる。現在の動作サイクルの間に、双方向回路は、フィードバック信号ＦＢ１に従って得られるＰＷＣＣに基づいて充電又は放電動作を実行し、負荷電圧ＶＰＺＴに対する電圧変化を生成する。現在の動作サイクル（例えば、動作サイクルｋ）の終わりに、負荷電圧ＶＰＺＴは、フィードバック信号ＦＢ２／ＦＢｋとして（ＶＢＩＡＳに関係なく）観察され得る。
【0080】
ステップ４０２～４１０の詳細について、米国特許第１１，２７１，４８０号をさらに参照することができ、簡潔にするためにここでは説明しない。
【0081】
ステップ４１２において、ＰＷＭコントローラ１１０は、フィードバック信号ＦＢ１及びＦＢ２に従ってＰＷＣＣを調整するかどうか、又はどのように調整するかを決定することができる。フィードバック信号ＦＢ２を受信した後に、コントローラ１１０は、実際の電圧差をさらに決定することができる。実際の電圧差が意図した電圧差と等しくないか、又は大幅にずれている場合には、フィードバック信号ＦＢ１及びＦＢ２に従ってＰＷＣＣを調整する必要がある場合がある。ＰＷＣＣが更新されると、更新したＰＷＣＣは、ステップ４０４で元のＰＷＣＣをフェッチしたメモリ内のＬＵＴのアドレス（ｎ１、ｎ２）に書き戻される（すなわち、保存される）。
【0082】
図６は、本発明の一実施形態によるテーブル学習プロセス６０のフローチャートである。テーブル学習プロセス６０は、１１０等のＰＷＭコントローラで実施することができ、ステップ４１２の詳細と見なすことができる。図６に示されるように、テーブル学習プロセス６０は、以下のステップを含む。
【0083】
ステップ６００：意図した電圧差ｄＶｉｎｔｅｎｄを取得する。
【0084】
ステップ６０２：実際の電圧差ｄＶａｃｔｕａｌを計算する。
【0085】
ステップ６０４：意図した電圧差ｄＶｉｎｔｅｎｄと実際の電圧差ｄＶａｃｔｕａｌとの間のミスマッチ（mismatch：不一致）ＭＭを計算する。
【0086】
ステップ６０６：ミスマッチＭＭに従ってＰＷＣＣを調整するかどうか、又はどのように調整するかを決定する。
【0087】
ステップ６０８：ＰＷＣＣを増加させる。
【0088】
ステップ６１０：ＰＷＣＣを減少させる。
【0089】
ステップ６００において、ＰＷＭコントローラ１１０は、インデックスｎ２を取得することにより、意図した電圧差ｄＶｉｎｔｅｎｄを取得することができる。意図した電圧差ｄＶｉｎｔｅｎｄは、現在の動作サイクル中にＰＷＣＣを使用した充電又は放電動作によって生成されると予想される負荷電圧ＶＰＺＴに対する意図した電圧変化である。
【0090】
一実施形態において、意図した電圧差ｄＶｉｎｔｅｎｄは、充電動作を実行するときに、ｎ２×ΔＶとして得られ、放電動作を実行するときに、（－１）×ｎ２×ΔＶとして得られ得る。意図した電圧差ｄＶｉｎｔｅｎｄは、ステップ４０４で取得したＰＷＣＣに従って、現在の動作サイクル中に充電又は放電動作を介して達成されることが予想される目標電圧変化と見なすことができる。
【0091】
現在の動作サイクルのフィードバック信号ＦＢ２を受信した後に、ステップ６０２において、ＰＷＭコントローラ１１０は、現在の動作サイクルのフィードバック信号ＦＢ２と以前の動作のフィードバック信号ＦＢ１との間の差として実際の電圧差ｄＶａｃｔｕａｌ、例えばｄＶａｃｔｕａｌ＝ＦＢ２－ＦＢ１を計算することができる。実際の電圧差ｄＶａｃｔｕａｌは、現在の動作サイクル中にＰＷＣＣを使用した充電又は放電動作によって実際に生成される負荷電圧ＶＰＺＴに対する実際の電圧変化を反映する。
【0092】
意図した電圧差ｄＶｉｎｔｅｎｄと実際の電圧差ｄＶａｃｔｕａｌを比較することによって、ＰＷＣＣが正確であるかどうか、又はＰＷＣＣがどれ位正確かを決定することができる。ステップ６０４において、ＰＷＭコントローラ１１０は、意図した電圧差ｄＶｉｎｔｅｎｄと実際の電圧差ｄＶａｃｔｕａｌとの間のミスマッチＭＭを計算することができる。一実施形態では、ＰＷＭコントローラは、ミスマッチＭＭを次のように計算することができる。
ＭＭ＝ｄＶａｃｔｕａｌ－ｄＶｉｎｔｅｎｄ
ここで、本実施形態では、ミスマッチＭＭは、実際の電圧差ｄＶａｃｔｕａｌから意図した電圧差ｄＶｉｎｔｅｎｄを差し引いたものに等しい。
ＭＭ＝ｄＶａｃｔｕａｌ－ｄＶｉｎｔｅｎｄ
ここで、本実施形態では、ミスマッチＭＭは、実際の電圧差ｄＶａｃｔｕａｌから意図した電圧差ｄＶｉｎｔｅｎｄを差し引いたものに等しい。
【0093】
ステップ６０６において、ＰＷＭコントローラ１１０は、それにより、ミスマッチＭＭに従ってＰＷＣＣを調整するかどうか、又はＰＷＣＣをどのように調整するかを決定する。ミスマッチＭＭが、双方向回路によって実行される充電又は放電動作が不十分であることを示す場合に、ＰＷＭコントローラは、ＰＷＣＣを増加させ（ステップ６０８）、増加したＰＷＣＣをメモリ３０４に格納し直すことができる。これに対して、ミスマッチＭＭが、双方向回路によって実行される充電又は放電動作が過剰であることを示す場合に、ＰＷＭコントローラ１１０は、ＰＷＣＣを減少させ（ステップ６１０）、減少したＰＷＣＣをメモリ３０４に格納し直すことができる。それ以外の場合に、ミスマッチＭＭが、双方向回路によって実行される充電又は放電動作が不十分でも過剰でもないことを示す場合に、ＰＷＭコントローラは、ＰＷＣＣを調整／更新しないと決定することができる。
【0094】
ステップ６０６におけるミスマッチＭＭに従って充電又は放電動作が不十分であるか又は過剰であるかを決定する詳細は限定されない。例えば、ｄＶｉｎｔｅｎｄ＞０且つｄＶａｃｔｕａｌ＞０を意味する充電動作が実行されると仮定すると、ＰＷＭコントローラ１１０は、ＭＭ＜０又はＭＭ＜－ＴＨ２（ＴＨ２＞０の場合）の場合に、充電動作が不十分であると決定することができ、ＭＭ＞０又はＭＭ＞ＴＨ１（ＴＨ１＞０の場合）の場合に、充電動作が過剰であると決定することができる。ここで、ｄＶｉｎｔｅｎｄ及びｄＶａｃｔｕａｌは、それぞれ、充電動作／環境の下での意図した電圧増分及び実際の電圧増分として解釈され得る（電圧増分は、電圧の増分量を表す）。
【0095】
一方、ｄＶｉｎｔｅｎｄ＜０且つｄＶａｃｔｕａｌ＜０を意味する放電動作が実行されると仮定すると、ＰＷＭコントローラ１１０は、ＭＭ＞０又はＭＭ＞ＴＨ３（ＴＨ３＞０の場合）の場合に、放電動作が不十分であると決定することができ、ＭＭ＜０又はＭＭ＜－ＴＨ４（ＴＨ４＞０の場合）の場合に、充電動作が過剰であると決定する。放電を行うと、ｄＶｉｎｔｅｎｄ／ｄＶａｃｔｕａｌはそれ自体が負になるため、放電動作の下での電圧減分（電圧減分は電圧の減分量／低下量を表す）は、（－１）×ｄＶｉｎｔｅｎｄ及び（－１）×ｄＶａｃｔｕａｌで表すことができる。こうして、（－１）×ｄＶｉｎｔｅｎｄ及び（－１）×ｄＶａｃｔｕａｌは、それぞれ、放電動作／環境下での意図した電圧減分及び実際の電圧減分と解釈することができる。
【0096】
なお、充電（放電）動作が不十分か又は過剰かを決定するための閾値、例えばＴＨ１～ＴＨ４は、実際の状況に応じて選択することができ、特定の値に限定されない。
【0097】
上記の駆動動作に伴うテーブル学習動作は、フィードバック制御機構と見なすことができ、図７に示されるように、詳細なテーブル学習プロセス７０としてさらに詳しく説明することができる（図７の下付き文字ｋは動作サイクルインデックスを表す）。詳細なテーブル学習プロセス７０には、次のステップが含まれる。
【0098】
ステップ７００：入力信号ＩＮｋ及びフィードバック信号ＦＢｋ－１を受信する。
【0099】
ステップ７０２：ＬＵＴのインデックスｎ１及びｎ２を求める。
【0100】
ステップ７０４：入力信号ＩＮｋ及びフィードバック信号ＦＢｋ－１の差分値Ｄｉｆｆｋを計算する。差分値Ｄｉｆｆが０より大きい場合に、次にステップ７１０に進む。差分値Ｄｉｆｆが０より小さい場合に、次にステップ７２０に進む。
【0101】
ステップ７１０：アドレス（ｎ１，ｎ２）に従って充電テーブル３０４＿１からＰＷＣＣをフェッチする。
【0102】
ステップ７１１：ＰＷＣＣに従ってＰＷＭ信号を取得する。
【0103】
ステップ７１２：充電動作を実行し、フィードバック信号ＦＢｋを受信する。
【0104】
ステップ７１３：実際の電圧差ｄＶａｃｔｕａｌ及び意図した電圧差ｄＶｉｎｔｅｎｄを取得する。
【0105】
ステップ７１４：実際の電圧差ｄＶａｃｔｕａｌと意図した電圧差ｄＶｉｎｔｅｎｄとの間のミスマッチＭＭを計算する。
【0106】
ステップ７１５：ミスマッチＭＭを閾値ＴＨ１及び－ＴＨ２と比較する。ミスマッチＭＭが閾値－ＴＨ２より小さい場合に、次にステップ７１６に進む。ミスマッチＭＭが閾値ＴＨ１より大きい場合に、次にステップ７１７に進む。
【0107】
ステップ７１６：ＰＷＣＣを１だけ増やす。
【0108】
ステップ７１７：ＰＷＣＣを１だけ減らす。
【0109】
ステップ７２０：アドレス（ｎ１，ｎ２）に従って、放電テーブル３０４＿２からＰＷＣＣをフェッチする。
【0110】
ステップ７２１：ＰＷＣＣに従ってＰＷＭ信号を取得する。
【0111】
ステップ７２２：放電動作を実行し、フィードバック信号ＦＢｋを受信する。
【0112】
ステップ７２３：実際の電圧差ｄＶａｃｔｕａｌ及び意図した電圧差ｄＶｉｎｔｅｎｄを取得する。
【0113】
ステップ７２４：実際の電圧差ｄＶａｃｔｕａｌと意図した電圧差ｄＶｉｎｔｅｎｄとの間のミスマッチＭＭを計算する。
【0114】
ステップ７２５：ミスマッチＭＭを閾値ＴＨ３及び－ＴＨ４と比較する。ミスマッチＭＭが閾値ＴＨ３より大きい場合に、次にステップ７２６に進む。ミスマッチＭＭが閾値－ＴＨ４より小さい場合に、次にステップ７２７に進む。
【0115】
ステップ７２６：ＰＷＣＣを１だけ増やす。
【0116】
ステップ７２７：ＰＷＣＣを１だけ減らす。
【0117】
ステップ７５０：次の動作サイクルに入り、ステップ７００に戻る。
【0118】
詳細テーブル学習プロセス７０によれば、ＰＷＭコントローラ１１０は、差分値Ｄｉｆｆが正の値であるか又は負の値であるかに応じて充電を行うか又は放電を行うかを決定し、それに応じて充電テーブル３０４＿１又は放電テーブル３０４＿２内にＰＷＣＣをフェッチすることができる。テーブル学習動作において、ＰＷＣＣは、充電又は放電動作下での閾値との比較に従って増加又は減少され得る。例えば、充電段階では、実際の電圧差ｄＶａｃｔｕａｌ及び意図した電圧差ｄＶｉｎｔｅｎｄは正の値であり得る。こうして、ミスマッチＭＭが大きいほど充電が過剰であることを示し、ミスマッチＭＭが小さいほど充電が不十分であることを示す。ミスマッチＭＭは、閾値ＴＨ１及び－ＴＨ２と比較される。従って、ミスマッチＭＭが、負の値又は０であり得る閾値－ＴＨ２より小さい場合に、充電が不十分であると決定され、ＰＷＣＣを１だけ増やす必要がある。ミスマッチＭＭが、正の値又は０であり得る閾値ＴＨ１よりも大きい場合に、充電が過剰であると決定され、ＰＷＣＣを１だけ減少させる必要がある。ＴＨ１及びＴＨ２の値は、同じであっても異なっていてもよい。
【0119】
一方、放電段階では、実際の電圧差ｄＶａｃｔｕａｌ及び意図した電圧差ｄＶｉｎｔｅｎｄは、負の値であり得る。こうして、ミスマッチＭＭが大きいほど放電が不十分であることを示し、ミスマッチＭＭが小さいほど放電が過剰であることを示す。ミスマッチＭＭは、閾値ＴＨ３及び－ＴＨ４と比較される。従って、ミスマッチＭＭが、正の値又は０であり得る閾値ＴＨ３より大きい場合に、放電が不十分であると決定され、ＰＷＣＣを１だけ増やす必要がある。ミスマッチＭＭが、負の値又は０であり得る閾値－ＴＨ４より小さい場合に、放電が過剰であると決定され、ＰＷＣＣを１だけ減らす必要がある。ＴＨ３及びＴＨ４の値は、同じであっても異なっていてもよい。
【0120】
換言すれば、ステップ７１６は、実際の電圧増分が意図した電圧増分より小さい場合にＰＷＣＣが増やされることを表す。ステップ７１７は、実際の電圧増分が意図した電圧増分よりも大きい場合にＰＷＣＣが減らされることを表す。ステップ７２６は、実際の電圧減分が意図した電圧減分よりも小さい場合にＰＷＣＣが増やされることを表す。ステップ７２７は、実際の電圧減分が意図した電圧減分よりも大きい場合にＰＷＣＣが減らされることを表す。
【0121】
また、本実施形態では、ＰＷＣＣは、動作サイクル毎に１だけ増加又は減少するが、これに限定されるものではない。別の実施形態では、ＰＷＣＣは、ミスマッチＭＭの値に基づいて決定されるレベル等によって、任意の適切な方法で調整（増加又は減少）され得る。例えば、ミスマッチＭＭが対応する閾値よりも遥かに大きいか、又は遥かに小さい場合に、ＰＷＣＣは１を超えて調整され得る。ＰＷＣＣがメモリからフェッチされ、更新され、メモリに書き戻される限り、本発明の要件は満たされ、それは本発明の範囲内にあるものとする。
【0122】
また、詳細テーブル学習プロセス７０に示したＰＷＣＣ更新動作は、動作サイクル毎に行ってもよい。当業者は、本発明がそれに限定されないことを理解すべきである。例えば、一実施形態では、テーブル学習動作は、例えば、３又は５動作サイクル毎に１回実行される等、任意の一定又は可変頻度で実行してもよい。別の実施形態では、テーブル学習機能は、特定の期間に有効化され、その後無効化され得、有効化時間が事前に決定され得る。
【0123】
詳細テーブル学習プロセス７０のいくつかのステップは交換可能であることにも留意されたい。例えば、ステップ７０２でインデックスｎ１及びｎ２を求める動作と、ステップ７０４で差分値Ｄｉｆｆを計算する動作とを入れ替えてもよい。すなわち、差分値Ｄｉｆｆは、ＬＵＴのインデックスｎ１及びｎ２を求める前に計算してもよく、又はこれらの２つのステップを同時に実行してもよい。これは、詳細テーブル学習プロセス７０によって達成される効果に影響を与えない。
【0124】
別の観点では、図５のように２Ｄアレイとして配置されたＰＷＣＣは、機能例を示す。当業者は、それに応じて修正及び変更を行うことができる。例えば、元々２Ｄアレイとして配置されたＰＷＣＣは、長い１次元アレイとして積み重ねられ（又は並べ替えさえされ）、メモリ内のＬＵＴに格納され得、これも本発明の範囲内にあるものとする。
【0125】
図８は、テーブル学習動作前後の双方向回路１２０によって生成された出力電圧波形のシミュレーション結果であり、差分電圧ＶｏＰ、ＶｏＮと、それらの減算ＶｏＰ－ＶｏＮを示している。図８に示されるシミュレーションでは、入力信号ＩＮは正弦波形のシングルトーン信号である。図８の左側に示されるように、テーブル学習動作を実行する前に（又はテーブル学習なしで）、波形は、非常に歪んで粗くて不規則であり、それによって音響信号はかなりの歪みを含む可能性がある。これに対し、テーブル学習動作を行った後に、図８の右側に示されるように、波形は滑らかな正弦波信号になる。これは、テーブル学習動作を適用することによって音質が大幅に改善されることを意味する。
【0126】
さらに、（米国特許第１１，２７１，４８０号に開示された回路トポロジーを用いた）ＰＷＭコントローラ内のＤＡＣにはいくつかの欠陥があり、これは実際にはＤＡＣの単調性を壊す。テーブル学習動作は、これらの不完全性も解消できる可能性がある。
【0127】
本発明で提供するテーブル学習方法は、適切な方法で実施することができる。上記の実施形態では、テーブル学習動作は、駆動回路１０のＰＷＭコントローラ１１０で実施され、より具体的には、ＰＷＭコントローラ１１０の制御回路３０２で実施され、制御回路３０２は集積回路（ＩＣ）として実現してもよい。従って、テーブル学習動作は、制御回路３０２に含まれる特定用途向け集積回路（ＡＳＩＣ）として実装してもよい。そのような状況では、テーブル学習を実現するための計算は、ＩＣの比較器、加算器、及び／又は減算器を用いて実装することができる。代替的又は追加的に、テーブル学習方法は、マイクロプロセッサ、マイクロコントローラユニット等の処理回路で実装されるソフトウェアアルゴリズムを含むことができ、ここでＰＷＭコントローラ１１０の制御回路３０２は、処理回路の構成要素と見なすことができる。
【0128】
なお、上記実施形態において、制御回路３０２は、テーブル学習動作を実行する回路であってもよい。一実施形態では、制御回路３０２はデジタル回路であってもよく、制御回路３０２によって処理される入力信号ＩＮ及びフィードバック信号ＦＢはデジタル信号である。
【0129】
米国特許出願第１８／０４８，８５２号及び第１８／１７７，７６５号は、観測可能又は観測不能の様々な動作条件に対してＰＷＣＣ、パルス幅制御コードを適応させることができるテーブル学習アルゴリズムを開示した。動作条件は、バッテリ電圧（時間の経過とともに弱くなる可能性がある）、電気部品のパラメータ変動／ドリフト（静電容量、インダクタンス、抵抗等）があり得る。オーディオアンプ内で実現されるテーブル学習アルゴリズムにより、ＴＨＤ（全高調波歪み）が低減され、音質が大幅に向上することが示される。
【0130】
前述したように、メモリ書き込み及びＡＤＣ読み出しを伴うテーブル学習動作は、動作サイクル毎に実行することができる。本明細書における動作サイクルは、ＡＤＣレート／周波数の逆数であるＡＤＣサイクルと呼ばれることがあり、ＡＤＣサイクル／レート／周波数については、米国特許出願第１８／０５１，０１５号でさらに詳しく説明されており、この文献は参照により本明細書に組み込まれる。以下の説明において、又はテーブル学習頻度を下げるという文脈において、テーブル学習動作は、プロセス７０のステップ７００からステップ７５０の前に、少なくとも１つのＡＤＣ読み出し及び１つのメモリ書き込みを含む、１回の反復を指す場合がある。
【0131】
しかしながら、テーブルが安定した後に、テーブル／ＰＷＣＣをそれほど頻繁に更新する必要はない。これは、ＡＤＣ周波数に比べて、バッテリ電圧と回路パラメータのドリフトとがゆっくりと変化するためである。
【0132】
本願において、テーブルが安定／収束しているとは、一定期間テーブルエントリを更新する必要がないことを意味する。例えば、ミスマッチＭＭが－ＴＨ２＜ＭＭ＜ＴＨ１の範囲内、又は－ＴＨ４＜ＭＭ＜ＴＨ３の範囲内にある場合に、テーブルエントリを更新する必要はない。さらに、テーブルが安定しているということは、テーブルエントリが長期間に亘って狭い範囲内に留まるということも意味する。例えば、テーブル学習動作でＰＷＣＣ＝ＰＷＣＣ＋１が実行され、次にＰＷＣＣ＝ＰＷＣＣ－１が実行され、次にＰＷＣＣ＝ＰＷＣＣ＋１が実行され、次にＰＷＣＣ＝ＰＷＣＣ－１が実行され、以下同様に実行される。この場合、テーブルは安定／収束していると見なすこともできる。
【0133】
この点に関して、テーブル学習頻度を下げることによって消費電力を低減することができ、これは、Ｌ ＡＤＣサイクル内でＬ回のテーブル／ＰＷＣＣ更新を実行する代わりに、Ｌ ＡＤＣサイクルのうちｍ回のテーブル／ＰＷＣＣ更新のみを実行することを意味し、ここでｍ＜Ｌである。ｍ回のテーブル／ＰＷＣＣ更新は、実際の要件に応じて、Ｌ ＡＤＣサイクルに亘って均一又は不均一に分散してもよい。そうすることにより、Ｌ ＡＤＣサイクル内の少なくとも（Ｌ－ｍ）回のメモリ書き込み動作が省かれる。さらに、（ＤＣ－ＤＣ）動作がＡＤＣの結果に依存しないシステムの場合に、（Ｌ－ｍ）回のＡＤＣがさらに回避される。
【0134】
例えば、ｌｅａｒｎ－１－ｓｋｉｐ－ｋ方式を採用してもよく、これは、１つの動作サイクルで１つのテーブル学習動作を実行した後に、次の／連続するｋ動作サイクルではテーブル学習動作がスキップされ得ることを意味する。ここで（以下の説明又はテーブル学習頻度を下げるという文脈での意味）、ｋは、テーブル学習動作が実行されるテーブル学習動作サイクルの次の／連続し得るスキップされる動作サイクルの数を指す。
【0135】
一実施形態では、スキップされる動作サイクルの数ｋは、ある一定の値であってもよく、又はある期間に亘って一定であってもよい。例えば、学習期間（例えば、５分）中はｋ＝０、学習期間後はｋ＝Ｋであり、Ｋは１５、６０等の定数であるが、これに限定されない。学習期間は、テーブル学習動作が頻繁に実行される、例えば動作サイクル毎に実行されるか、又はＡＤＣレートのレートで実行される時間間隔を指してもよい。学習期間は、テーブルが安定した状態に収束していない時間間隔を指す場合がある。
【0136】
一実施形態では、スキップされる動作サイクルの数ｋは、好ましくはテーブルが安定した後に、適応的に決定され得る。例えば、テーブルエラーが減少する場合にはｋを増やすことができ、及び／又はテーブルエラーが増加する場合にはｋを減らすことができる。所定のｋ、例えば｛７、１７、３５、６０｝のリストを予め用意しておいてもよい。テーブルエラーが減少又は増加する場合に、リストからより大きい又はより小さいｋを選択することができるが、これに限定されない。テーブルエラーとは、テーブル（の一部のエントリ）を更新するかどうかの指標を指す。例えば、テーブルエラーが十分に大きい場合に、テーブル（の一部のエントリ）を更新するものとする。一例として、駆動回路１０（双方向回路１２０又は双方向回路１２０を構成する駆動回路がＸ級増幅器と呼ばれ得る）の文脈では、テーブルエラーは、｜ｄＶｉｎｔｅｎｄ－ｄＶａｃｔｕａｌ｜又はその統計を指す場合があり、ここで、ｄＶｉｎｔｅｎｄ／ｄＶａｃｔｕａｌは、ＰＷＣＣが意図した／実際に達成した電圧差である。一実施形態では、好ましくはテーブルが安定化した後に、ｋは（擬似）乱数であってもよい。
【0137】
一実施形態では、ｋは、テーブル学習イベントの頻度に関連する潜在的なノイズを分解するために、（擬似）乱数、又は（擬似）乱数を含むリスト、例えば｛１２、１９、３５、６８｝から選択される（擬似）乱数であってもよいが、これに限定されない。
【0138】
これは、ｌｅａｒｎ－１－ｓｋｉｐ－ｋ方式の利用に限定されない。例えば、システムは、学習期間の間に非学習期間又は（テーブル学習）スキップ期間が交錯するシナリオで動作することができる。Ｌｌｒｎとして示される学習期間の長さは、同じであってもよい（又は、同じでなくてもよい）。Ｌｓｋｉｐとして示される非学習期間又はスキップ期間の長さは、例えばテーブルエラーに従って決定／適応され得る。スキップ期間の長さは、テーブルエラーの減少／増加に応じて増加／減少し得る。
【0139】
６％、５０％、７５％としてスキッピングデューティのシナリオがシミュレーションされ、スキッピングデューティは（Ｌｓｋｉｐ／（Ｌｓｋｉｐ＋Ｌｌｒｎ））として表すことができ、ここで、Ｌｓｋｉｐ／Ｌｌｒｎは、スキッピング／学習期間を示す。結果は、６％、５０％、７５％としてのスキップデューティに対するＴＨＤ及びアイドルノイズ性能（のｒｍｓ）が略同じであることを示す。これは、テーブル学習動作をさらにスキップしても、（ＴＨＤ及びアイドルノイズ）性能に殆ど害がないことを意味する。
【0140】
別の実験／シミュレーションは、２つのケースのＶＰＺＴ（駆動回路出力）のスペクトルを比較する。第１のケースは、テーブルが安定した後の、広範な学習中（ＡＤＣサイクル毎にテーブル学習動作を実行する）である。第２のケースは、テーブルが安定した後に、全く学習が行われていない（つまり、テーブルの更新又はメモリの書き込みがない）状態である。スペクトルを計算するためのＶＰＺＴのデータは、テーブルが安定した後に、一定期間、例えば０．３秒（２５６，０００サンプルに相当）で収集され、結果は、第１のケースでは、入力信号レベルが－２５ｄＢＦＳである（ＦＳはフルスケールを表す）場合に、６９．５６ｄＢのＳＮＤＲ（信号対雑音比）を達成できることを示す一方、第２のケースでは、入力信号レベルが－２５ｄＢＦＳである場合に、６９．４４ｄＢのＳＮＤＲを達成できる。これは、ＳＮＤＲ又はＴＨＤの性能に大きな影響を与えることなく、消費電力を下げるためにｋ／Ｌｓｋｉｐを拡大／延長できることを意味する。
【0141】
テーブル学習頻度を下げる動作は、プロセス９０として要約することができる。プロセス９０は、コントローラによって実行することができる。図９に示されるように、プロセス９０は以下のステップを含む。
【0142】
ステップ９０２：学習期間中に、少なくとも第１のレートでテーブルに対してテーブル学習動作を実行する。
【0143】
ステップ９０４：学習期間の後に、第１のレートよりも低い第２のレートでテーブルに対してテーブル学習動作を実行する。
【0144】
一実施形態において、プロセス９０におけるテーブルは、充電テーブル３０４＿１又は放電テーブル３０４＿２を参照することができるが、これらに限定されない。一実施形態では、第１のレートは、ＡＤＣレートを参照／対応することができるが、これに限定されない。一実施形態では、学習期間は、テーブルが安定／収束しておらず、テーブル学習動作が広範囲に（例えば、少なくとも第１のレートで）実行される期間を指すことができるが、これに限定されない。第１のレートは、（学習期間中に）テーブル学習動作が実行される最小レートと見なすことができる。一実施形態では、コントローラはテーブルが安定しているかどうかを判定し、テーブルが安定しているかどうかの結果に応じて学習期間を決定することができるが、これに限定されない。一実施形態では、プロセス９０を実行するコントローラはＰＷＭコントローラであってもよいが、これに限定されない。
【0145】
テーブルが安定／収束した後に、（消費電力を削減するために）テーブル学習動作の実行頻度が低ければ、本発明の要件は満たされ、これは本発明の範囲内にある。
【0146】
ステップ９０２のテーブル学習動作は、以下のステップ（図１０のプロセスＡ０として示される）を含んでもよい。
【0147】
ステップＡ０２：第１のサイクルに対応する負荷から第１のフィードバック信号を受信する。
【0148】
ステップＡ０４：第１のフィードバック信号に従ってテーブルから制御コードを取得する。
【0149】
ステップＡ０６：制御コードに従って制御信号を生成し、駆動サブ回路は第２のサイクル中に制御信号に従って負荷に対して動作を実行する。
【0150】
ステップＡ０８：第２のサイクルに対応する負荷から第２のフィードバック信号を受信する。
【0151】
ステップＡ１０：第１のフィードバック信号及び第２のフィードバック信号に従って制御コードを更新し、更新した制御コードをメモリ内のテーブルに保存し直す。
【0152】
プロセスＡ０の一実施形態では、制御コードはＰＷＣＣを参照／対応することができるが、これに限定されるものではない。ステップＡ０６の一実施形態では、制御信号はＰＷＭ信号を参照することができるが、これに限定されない。ステップＡ０６の一実施形態では、駆動サブ回路は双方向回路と呼ばれ得るが、これに限定されない。ステップＡ０６の一実施形態では、動作は、充電動作又は放電動作と呼ばれ得るが、これらに限定されない。
【0153】
プロセス９０及びＡ０は、米国特許第１８／１７７，７６５号に開示されたフィードバック制御方式にも適用することができ、これも本発明の範囲内であることに留意されたい。
【0154】
要約すると、電力消費、特にテーブル学習のメモリ書き込み動作で消費される電力を節約するために、テーブル学習速度を低減することができる。
【0155】
当業者であれば、本発明の教示を維持しながら、装置及び方法の多くの修正及び変更を行うことができることが容易に分かるであろう。従って、上記の開示は、添付の特許請求の範囲の範囲によってのみ限定されるものとして解釈すべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
