特開 2024-62415 窒化ガリウムベースの高電子移動度トランジスタの改良型バックバリア

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024062415

(43)【公開日】2024-05-09

(54)【発明の名称】窒化ガリウムベースの高電子移動度トランジスタの改良型バックバリア

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240430BHJP

【ＦＩ】

H01L29/80 H

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023182388

(22)【出願日】2023-10-24

(31)【優先権主張番号】18/049,064

(32)【優先日】2022-10-24

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】520128820

【氏名又は名称】ノースロップ グラマン システムズ コーポレーション

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100106208

【弁理士】

【氏名又は名称】宮前 徹

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(74)【代理人】

【識別番号】100173565

【弁理士】

【氏名又は名称】末松 亮太

(74)【代理人】

【識別番号】100195408

【弁理士】

【氏名又は名称】武藤 陽子

(72)【発明者】

【氏名】ロバート・コッフィー

【テーマコード（参考）】

5F102

【Ｆターム（参考）】

5F102GB01

5F102GC01

5F102GD01

5F102GJ02

5F102GJ03

5F102GJ04

5F102GJ10

5F102GK04

5F102GL04

5F102GM04

5F102GQ01

5F102GR07

5F102HC01

(57)【要約】

【課題】窒化ガリウムベースの高電子移動度トランジスタの改良型バックバリアを提供すること。
【解決手段】基板と、基板の上の１％から６％の間のＡｌの含有率を有するＡｌＧａＮバッファ層と、バッファ層の上の約１０％のＩｎを有するＩｎＧａＮ層と、ＩｎＧａＮ層の上のＧａＮチャネル層と、チャネル層の上のＡｌＧａＮバリア層とを含む、高電子移動度トランジスタ（ＨＥＭＴ）デバイス。一実施形態では、バッファ層がＡｌ_０．０４Ｇａ_０．９６Ｎであり、ＩｎＧａＮ層が厚さ約２ｎｍであり、バリア層がＡｌ_０．３４Ｇａ_０．６６Ｎである。ＨＥＭＴデバイスは、基板とバッファ層との間の核形成層、バッファ層とＩｎＧａＮ層との間のＧａＮスペーサ層、および／または、チャネル層とバリア層との間のＡｌＮ中間層を含み得る。
【選択図】なし

【特許請求の範囲】

【請求項1】

基板と、
前記基板の上の、１０％未満のＡｌの含有率を有するＡｌＧａＮバッファ層と、
前記バッファ層の上の、２０ｎｍ未満の厚さを有するＩｎＧａＮ層と、
前記ＩｎＧａＮ層の上のチャネル層と、
前記チャネル層の上のバリア層とを含む、電界効果トランジスタ（ＦＥＴ）デバイス。

【請求項2】

前記バッファ層内の前記Ａｌの含有率が１％から６％の間である、請求項１に記載のＦＥＴデバイス。

【請求項3】

前記バッファ層がＡｌ_０．０４Ｇａ_０．９６Ｎである、請求項３に記載のＦＥＴデバイス。

【請求項4】

前記ＩｎＧａＮ層が約１０％のＩｎの含有率を有する、請求項１に記載のＦＥＴデバイス。

【請求項5】

前記ＩｎＧａＮ層がＩｎ_０．１Ｇａ_０．９Ｎである、請求項４に記載のＦＥＴデバイス。

【請求項6】

前記ＩｎＧａＮ層が約２ｎｍの厚さを有する、請求項１に記載のＦＥＴデバイス。

【請求項7】

前記チャネル層がＧａＮである、請求項１に記載のＦＥＴデバイス。

【請求項8】

前記バリア層がＡｌＧａＮである、請求項１に記載のＦＥＴデバイス。

【請求項9】

前記バリア層がＡｌ_０．３４Ｇａ_０．６６Ｎである、請求項８に記載のＦＥＴデバイス。

【請求項10】

前記基板と前記バッファ層との間の核形成層をさらに含む、請求項１に記載のＦＥＴデバイス。

【請求項11】

前記バッファ層とＩｎＧａＮ層との間のＧａＮスペーサ層をさらに含む、請求項１に記載のＦＥＴデバイス。

【請求項12】

前記チャネル層と前記バリア層との間のＡｌＮ中間層をさらに含む、請求項１に記載のＦＥＴデバイス。

【請求項13】

前記基板がＳｉＣ、サファイア、ＧａＮ、ＡｌＮまたはＳｉ基板である、請求項１に記載のＦＥＴデバイス。

【請求項14】

前記ＦＥＴデバイスが高電子移動度トランジスタデバイスである、請求項１に記載のＦＥＴデバイス。

【請求項15】

基板と、
前記基板の上の、１％から６％の間のＡｌの含有率を有するＡｌＧａＮバッファ層と、
前記バッファ層の上の、約１０％のＩｎを有するＩｎＧａＮ層と、
前記ＩｎＧａＮ層の上のＧａＮチャネル層と、
前記チャネル層の上のＡｌＧａＮバリア層とを含む、高電子移動度トランジスタ（ＨＥＭＴ）デバイス。

【請求項16】

前記バッファ層がＡｌ_０．０４Ｇａ_０．９６Ｎである、請求項１５に記載のＨＥＭＴデバイス。

【請求項17】

前記ＩｎＧａＮ層が約２ｎｍの厚さである、請求項１５に記載のＨＥＭＴデバイス。

【請求項18】

前記バリア層がＡｌ_０．３４Ｇａ_０．６６Ｎである、請求項１５に記載のＨＥＭＴデバイス。

【請求項19】

前記基板と前記バッファ層との間の核形成層と、前記バッファ層と前記ＩｎＧａＮ層との間のＧａＮスペーサ層と、前記チャネル層と前記バリア層との間のＡｌＮ中間層とをさらに含む、請求項１５に記載のＨＥＭＴデバイス。

【請求項20】

基板と、
前記基板の上の核形成層と、
前記核形成層の上の、約４％のＡｌの含有率を有するＡｌＧａＮバッファ層と、
前記バッファ層の上のＧａＮスペーサ層と、
前記スペーサ層の上の、約１０％のＩｎと約２ｎｍの厚さを有するＩｎＧａＮ層と、
前記ＩｎＧａＮ層の上のＧａＮチャネル層と、
前記チャネル層の上のＡｌＮ中間層と、
前記中間層の上のＡｌＧａＮバリア層とを含む、高電子移動度トランジスタ（ＨＥＭＴ）デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

[0001]本開示は、一般には窒化ガリウム（ＧａＮ）ベースの高電子移動度トランジスタ（ＨＥＭＴ）に関し、より具体的には、低Ａｌ％ＡｌＧａＮバッファ層と薄いＩｎＧａＮ層とを含むＧａＮベースのＨＥＭＴに関する。

【背景技術】

【0002】

[0002]トランジスタの技術分野では電解効果トランジスタ（ＦＥＴ）がよく知られており、ＨＥＭＴ、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＦｉｎＦＥＴなどの様々な種類がある。典型的なＦＥＴは、シリコン、ガリウムヒ素（ＧａＡｓ）、インジウムガリウムヒ素（ＩｎＧａＡｓ），インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）、窒化ガリウム（ＧａＮ）、リン化インジウム（ＩｎＰ）などの様々な半導体層を含む。場合によっては、半導体層は、層内のキャリアの数を増大させるためにボロンおよびシリコンなどの様々な不純物でドーピングされ、層のドーピングレベルが高いほどその特定の半導体材料の導電率が高くなる。ＦＥＴは、ソース端子とドレイン端子とゲート端子も含み、半導体層のうちの１つまたは複数の層がチャネル層であり、ソース端子とドレイン端子とに電気的に接続している。ソース端子とドレイン端子との間に印加された電位差が、ソース端子とドレイン端子との間のチャネル層をＮ型またはＰ型の電気キャリアが流れることを可能にする。ゲート端子に印加された電気信号が、チャネル層におけるキャリアを変化させる電界を形成し、ゲート電圧のわずかな変化がチャネル層におけるキャリアの数の大きな変動を生じさせて、ソース端子とドレイン端子との間からの電流の流れを変化させる。

【0003】

[0003]ＨＥＭＴデバイスは、多くの用途、特に高周波用途または高速用途を有する広く普及しているトランジスタデバイスである。ＧａＮ ＨＥＭＴデバイスは、典型的には、すべて当業者にはよく知られている、シリコンカーバイド（ＳｉＣ）、サファイア、シリコンなどの適切な基板上にエピタキシャル成長される。典型的なＨＥＭＴデバイスは、交互になったシリコンと炭素の結晶層を含むＳｉＣ基板を有する場合がある。エピタキシャル成長を促進するのを助けるためにＳｉＣ基板上に、多くの場合、ＡｌＮ層などの核形成層が堆積され、核形成層は、核形成層と後続のデバイス層の結晶構造の配向がガリウム配向を有するように、基板のシリコン面を有する側に成長させる。典型的には核形成層の上に、限られた欠陥を有する結晶構造を与えるバッファ層を成長させ、バッファ層は典型的にはＧａＮまたは低Ａｌ％ＡｌＧａＮである。バッファ層上にＧａＮチャネル層が堆積され、チャネル層上にＡｌＧａＮバリア層が堆積され、チャネル層とバリア層との界面に電子の流れのための２次元電子ガス（２－ＤＥＧ）層が形成される。

【0004】

[0004]現在、この技術分野ではＡｌＧａＮ／ＧａＮ ＨＥＭＴのバックバリアを形成するために２つの手法が使用されている。第１の手法は、ＧａＮチャネル層とＧａＮバッファ層との間に薄いＩｎＧａＮ層を採用し、第２の手法は、低Ａｌ％ＡｌＧａＮバッファ層の上にＧａＮチャネル層を成長させる。第１の手法は、第２の手法より高いブレークダウン電圧と、チャネル層からウエハの裏側までのより低い熱抵抗を生じさせる。第１の手法のＨＥＭＴのターンオフ特性は、第２の手法ほど鋭くない。低電圧では、これはＨＥＭＴの第２の手法より低い相互コンダクタンスと、より負のピンチオフ電圧と、より低いＲＦゲインにつながる。しかし、第２の手法は、第１の手法と比較して、より低いブレークダウン電圧と、チャネル層からウエハの裏側までのより高い熱抵抗を生じさせる。

【発明の概要】

【発明が解決しようとする課題】

【0005】

[0005]第１の手法は、電圧に依存しない伝導バンドバックバリアを形成するために薄いＩｎＧａＮ層における分極を使用し、これは典型的にはＡｌＧａＮ／ＧａＮ界面から少なくとも１０ｎｍに位置する。伝導バンドにおいて十分に大きいバリアを生じさせるためには、フェルミ準位と交差するかまたは交差しそうなＩｎＧａＮにおける伝導バンドを生じさせる厚さとＩｎ含有率を使用する必要がある。ＩｎＧａＮ伝導バンドがフェルミ準位と交差するため、ＩｎＧａＮ層にはいくらかの電子が存在し、その結果、ＩｎＧａＮ層のないＨＥＭＴと比較して、ゲート電圧によるＨＥＭＴのより急峻でないオフ状態からオン状態への遷移が起こる。

【0006】

[0006]第２の手法は、低Ａｌ％ＡｌＧａＮ上にＧａＮチャネル層を成長させる。ＡｌＧａＮとＧａＮとの格子定数の差が、ＧａＮチャネル／ＡｌＧａＮバッファ界面において正味分極電荷を生じさせる。この分極電荷が、チャネル層に、ＡｌＧａＮバリア／ＧａＮチャネル界面に電子をさらに閉じ込める電界を生じさせる。チャネル層における伝導バンドの上昇は、分極電界にチャネル層の厚さを乗じた値である。この結果、チャネル層において大きな伝導バンド上昇を生じさせる約５０ｎｍの厚さとなる。ＡｌＧａＮバッファ層における低Ａｌ％に起因して、ＡｌＧａＮバッファ層とＧａＮチャネル層との伝導バンド不連続は、チャネル層における電子の閉じ込めにごくわずかしか寄与しない。ドレイン電圧が上昇するにつれて、短チャネル効果が発生する可能性があり、ドレイン電圧に起因する電界が分極に起因する電界を相殺する可能性がある。これが起こると、チャネル層における電子の閉じ込めが低下し、ＡｌＧａＮバッファ層手法は有効でなくなる。この結果、第１の手法と比較してブレークダウン電圧が低くなる。

【図面の簡単な説明】

【0007】

【図1】低Ａｌ％ＡｌＧａＮバッファ層と薄いＩｎＧａＮ層とを有するＡｌＧａＮ ＨＥＭＴデバイスを示す断面図である。

【図2】薄いＩｎＧａＮバッファ層が除去された図１に示すＡｌＧａＮ ＨＥＭＴデバイスの伝導バンド図である。

【図3】低Ａｌ％ＡｌＧａＮバッファ層がＧａＮバッファ層に置き換えられた、図１に示すＡｌＧａＮ ＨＥＭＴデバイスの伝導バンド図である。

【図4】図１に示すＡｌＧａＮ ＨＥＭＴデバイスの伝導バンド図である。

【発明を実施するための形態】

【0008】

[0011]低Ａｌ％ＡｌＧａＮバッファ層と薄いＩｎＧａＮ層とを含むＧａＮベースのＨＥＭＴに関する本開示の実施形態の以下の説明は、例示的な性質のものに過ぎず、いかなる点でも本開示またはその適用または用途を限定することは意図されていない。

【0009】

[0012]以下で詳述するように、本開示は、ＨＥＭＴの動作時のすべての電圧について、知られているデバイスに優るＨＥＭＴのＲＦパフォーマンス向上につながるデバイスチャネル層における電子の閉じ込めの向上をもたらすＨＥＭＴを提案する。この新規な手法は、低Ａｌ％ＡｌＧａＮバッファ層上に成長させたＧａＮチャネル層に薄いＩｎＧａＮ層を挿入する。ＧａＮ層とＡｌＧａＮバッファ層との格子定数の差に起因する分極電界が、ＩｎＧａＮ層の伝導バンドがフェルミ準位と交差するのを防ぎ、上述の第２の手法から得られるゲート電圧によるオフ状態からオン状態への急峻な遷移を維持する。ドレイン電圧を上昇させると、分極電界をドレイン電圧によって生じた電界によって相殺することができ、これで薄いＩｎＧａＮ層によって生じる伝導バンドバリアによってチャネル層への電子の閉じ込めがもたらされることになる。この結果として、第２の手法が同じ設計について生じさせることができるよりも高いブレークダウン電圧となる。

【0010】

[0013]図１は、知られているエピタキシャル成長技術を使用してＨＥＭＴデバイス１０の様々なエピタキシャル層またはデバイス層を上に堆積または成長させる基板１２を含むＨＥＭＴデバイス１０のデバイス断面図である。基板１２は、ＳｉＣ、サファイア、ＧａＮ、ＡｌＮ、Ｓｉなど、本明細書で説明されている目的に適した任意の基板とすることができる。デバイス層の適正なエピタキシャル成長のための基礎層を設けるために、基板１２上に核形成層１４を成長させ、この層１４はたとえばＧａＮ、ＡｌＧａＮまたはＡｌＮとすることができる。核形成層１４上にＡｌＧａＮバッファ層１６を成長させ、バッファ層１６は以下で説明する理由で、低い含有率、たとえば１％～６％のＡｌを有する。非限定的な一実施形態では、バッファ層１６はＡｌ_０．０４Ｇａ_０．９６Ｎである。バッファ層１６上にＧａＮスペーサ層１８を成長させ、スペーサ層１８上に２０ｎｍ未満の厚さを有する薄いＩｎＧａＮ層２０を成長させる。一実施形態では、薄い層２０は、Ｉｎ_０．１Ｇａ_０．９Ｎであり、厚さが約２ｎｍで、約１０％のＩｎ組成を有する。薄い層２０上にＧａＮチャネル層２２を成長させ、チャネル層２２上に任意によるＡｌＮ中間層２４を成長させる。中間層２４上にＡｌＧａＮバリア層２６を成長させ、ＡｌＧａＮバリア層２６とＧａＮチャネル層２２との間の圧電分極／自発分極効果が、中間層２４とチャネル層２２との間に２－ＤＥＧ層２８を生じさせる。非限定的な一実施形態では、バリア層２６はＡｌ_０．３４Ｇａ_０．６６Ｎである。バリア層２６上にソース端子３０とドレイン端子３２とゲート端子３４とを設けるために、適切なパターン形成ステップと金属堆積ステップが行われる。

【0011】

[0014]図２は、ＡｌＧａＮ ＨＥＭＴデバイス１０の伝導バンド図であるが、ここでは薄いＩｎＧａＮ層２０が除去されており、図３は、ＡｌＧａＮ ＨＥＭＴデバイス１０の伝導バンド図であるが、ここでは低Ａｌ％ＡｌＧａＮバッファ層１６がＧａＮバッファ層に置き換えられており、図４はＡｌＧａＮ ＨＥＭＴデバイス１０の伝導バンド図である。

【0012】

[0015]図２に示すように、バリア層２６と中間層２４との界面に電子を保持するための主要閉じ込めメカニズムは、ＧａＮチャネル層２２と低Ａｌ％ＡｌＧａＮバッファ層１６との間の格子定数不一致によって生じる分極誘導電界である。この電界は、高ドレイン電圧における短チャネル効果によって相殺することができ、その結果として低ブレークダウン電圧となる。

【0013】

[0016]図３に示すように、薄いＩｎＧａＮ層２０は、ＧａＮチャネル層２２と、バッファ層１６を置き換えたＧａＮバッファ層との間の伝導バンドにおいてバリアを生じさせる。十分に大きいバリアを生じさせるために、層２０において約１０％のＩｎ含有率が使用されるが、この結果としてフェルミ準位と交差するＩｎＧａＮ層２０における伝導バンドとなる。ＩｎＧａＮ層２０の伝導バンドがフェルミ準位に近い場合、層２０を電子が占め始め、それによって、ゲート電圧によるオフ状態からオン状態へのより急峻でない遷移を生じさせる。この結果、より負のピンチオフ電圧とより小さい相互コンダクタンスとより小さいＲＦゲインになる。薄いＩｎＧａＮ層２０の伝導バンドにおけるこのシフトは、ドレイン電圧によって影響されない薄いＩｎＧａＮ層２０における分極に起因する。これは、（ＡｌＧａＮバッファ閉じ込め手法とは異なり）高電圧への閉じ込めを可能にし、その結果、高ブレークダウン電圧となる。

【0014】

[0017]図４に示すように、薄いＩｎＧａＮ層２０は、ＧａＮチャネル層２２とＧａＮスペーサ層１８との間の伝導バンドにおいて、外部電界に依存しないバリアを生じさせる。低Ａｌ％ＡｌＧａＮバッファ層１６上にスペーサ層１８を成長させることで、ＧａＮチャネル層２２とＩｎＧａＮ層２０とＧａＮスペーサ層１８に存在する分極電界が生じる。この分極電界は、低電圧において電子がＩｎＧａＮ層２６を占めるのを防ぎ、それによってゲート電圧によるオフ状態からオン状態への望まれる急峻な遷移と、高い相互コンダクタンスと、より低電圧における高いＲＦゲインとを生じさせる。低Ａｌ％ＡｌＧａＮバッファ層１６上の成長に起因する分極電界を短チャネル効果からのドレイン電圧によって相殺することができる高電圧において、ＧａＮチャネル層２２とＧａＮスペーサ層１８との間のＩｎＧａＮ層２０によって伝導バンドにおいて生じるバリアが依然として存在し、その結果、高いブレークダウン電圧となる。

【0015】

[0018]以上の説明は、本開示の単なる例示の実施形態を開示し、説明している。当業者は、このような説明からと、添付図面および特許請求の範囲から、以下の特許請求の範囲で定義されている本開示の思想および範囲から逸脱することなくこれに様々な変更、修正および変形を加えることができることが容易にわかるであろう。

【符号の説明】

【0016】

１０ ＨＥＭＴデバイス
１２ 基板
１４ 核形成層
１６ ＡｌＧａＮバッファ層
１８ ＧａＮスペーサ層
２０ 薄いＩｎＧａＮ層
２２ ＧａＮチャネル層
２４ ＡｌＮ中間層
２６ ＡｌＧａＮバリア層
２８ ２－ＤＥＧ層
３０ ソース端子
３２ ドレイン端子
３４ ゲート端子

【図1】

【図2】

【図3】

【図4】

【外国語明細書】