知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024063293
(43)【公開日】2024-05-13
(54)【発明の名称】電子デバイスの製造方法
(51)【国際特許分類】
H01L 21/02 20060101AFI20240502BHJP
H10N 30/20 20230101ALI20240502BHJP
H10N 30/30 20230101ALI20240502BHJP
H01L 21/52 20060101ALI20240502BHJP
H01L 21/50 20060101ALI20240502BHJP
H01L 33/02 20100101ALI20240502BHJP
【ＦＩ】
H01L21/02 C
H01L41/09
H01L41/113
H01L21/52 C
H01L21/50 C
H10N30/20
H10N30/30
H01L33/02
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2022171093
(22)【出願日】2022-10-26
(71)【出願人】
【識別番号】000000295
【氏名又は名称】沖電気工業株式会社
(74)【代理人】
【識別番号】100116964
【弁理士】
【氏名又は名称】山形 洋一
(74)【代理人】
【識別番号】100120477
【弁理士】
【氏名又は名称】佐藤 賢改
(74)【代理人】
【識別番号】100135921
【弁理士】
【氏名又は名称】篠原 昌彦
(74)【代理人】
【氏名又は名称】半田 淳一
(72)【発明者】
【氏名】古田 裕典
(72)【発明者】
【氏名】石川 琢磨
(72)【発明者】
【氏名】篠▲原▼ 悠貴
(72)【発明者】
【氏名】鈴木 貴人
(72)【発明者】
【氏名】谷川 兼一
(72)【発明者】
【氏名】北島 由隆
【テーマコード（参考）】
5F047
5F241
【Ｆターム（参考）】
5F047AA13
5F047AB10
5F241CA04
5F241CA62
5F241CA74
5F241CA75
5F241CA77
5F241CA88
5F241CA93
5F241CB11
5F241CB13
5F241CB25
5F241FF01
5F241FF06
(57)【要約】
【課題】機能層を転写する際の機能層の割れ等を防止する。
【解決手段】電子デバイスの製造方法は、第１基板（１０）上に第１の層（１１）を介して形成された機能層（１４）の第１基板（１０）と反対側の第１の面（１４ｆ）から第１基板（１０）にかけて設けられ、機能層（１４）を第１基板（１０）に対して支持する支持層（１５）を形成する工程と、支持層（１５）および機能層（１４）の第１の面（１４ｆ）の少なくとも一方に薄膜保持層（１６）を形成する工程と、第１の層（１１）を除去する工程と、薄膜保持層（１６）の機能層（１４）と反対側の面に転写部材（１８）を接合する工程と、機能層（１４）、支持層（１５）および薄膜保持層（１６）を第１基板（１０）から分離する工程と、機能層（１４）、支持層（１５）および薄膜保持層（１６）を別の第２基板（２０）に転写する工程と、薄膜保持層（１６）を除去する工程とを有する。
【選択図】図１０
【解決手段】電子デバイスの製造方法は、第１基板（１０）上に第１の層（１１）を介して形成された機能層（１４）の第１基板（１０）と反対側の第１の面（１４ｆ）から第１基板（１０）にかけて設けられ、機能層（１４）を第１基板（１０）に対して支持する支持層（１５）を形成する工程と、支持層（１５）および機能層（１４）の第１の面（１４ｆ）の少なくとも一方に薄膜保持層（１６）を形成する工程と、第１の層（１１）を除去する工程と、薄膜保持層（１６）の機能層（１４）と反対側の面に転写部材（１８）を接合する工程と、機能層（１４）、支持層（１５）および薄膜保持層（１６）を第１基板（１０）から分離する工程と、機能層（１４）、支持層（１５）および薄膜保持層（１６）を別の第２基板（２０）に転写する工程と、薄膜保持層（１６）を除去する工程とを有する。
【選択図】図１０
【特許請求の範囲】
【請求項1】
第１基板上に第１の層を介して形成された機能層の前記第１基板と反対側の第１の面から前記第１基板にかけて設けられ、前記機能層を前記第１基板に対して支持する支持層を形成する工程と、
前記支持層および前記機能層の前記第１の面の少なくとも一方に、薄膜保持層を形成する工程と、
前記第１の層を除去する工程と、
前記薄膜保持層の前記機能層と反対側の面に、転写部材を接合する工程と、
前記機能層、前記支持層および前記薄膜保持層を、前記第１基板から分離する工程と、
前記機能層、前記支持層および前記薄膜保持層を、前記第１基板とは別の第２基板に転写する工程と、
前記薄膜保持層を除去する工程と
を有する電子デバイスの製造方法。
前記支持層および前記機能層の前記第１の面の少なくとも一方に、薄膜保持層を形成する工程と、
前記第１の層を除去する工程と、
前記薄膜保持層の前記機能層と反対側の面に、転写部材を接合する工程と、
前記機能層、前記支持層および前記薄膜保持層を、前記第１基板から分離する工程と、
前記機能層、前記支持層および前記薄膜保持層を、前記第１基板とは別の第２基板に転写する工程と、
前記薄膜保持層を除去する工程と
を有する電子デバイスの製造方法。
【請求項2】
前記薄膜保持層の厚さは、前記機能層の厚さよりも厚い
請求項１に記載の電子デバイスの製造方法。
請求項１に記載の電子デバイスの製造方法。
【請求項3】
前記薄膜保持層のせん断強度は、前記機能層のせん断強度よりも高い
請求項１に記載の電子デバイスの製造方法。
請求項１に記載の電子デバイスの製造方法。
【請求項4】
前記薄膜保持層の前記第１の面と平行な面における面積は、前記機能層の前記第１の面の面積よりも小さい
請求項１に記載の電子デバイスの製造方法。
請求項１に記載の電子デバイスの製造方法。
【請求項5】
前記薄膜保持層を形成する工程では、
前記薄膜保持層を、前記機能層の前記第１の面と前記支持層との境界部分を覆うように形成する
請求項１に記載の電子デバイスの製造方法。
前記薄膜保持層を、前記機能層の前記第１の面と前記支持層との境界部分を覆うように形成する
請求項１に記載の電子デバイスの製造方法。
【請求項6】
前記支持層を形成する工程では、
前記支持層を、前記機能層の前記第１の面における中央領域以外の領域に形成する
請求項１に記載の電子デバイスの製造方法。
前記支持層を、前記機能層の前記第１の面における中央領域以外の領域に形成する
請求項１に記載の電子デバイスの製造方法。
【請求項7】
前記支持層は、前記第１基板に接合された第１の部分と、前記機能層の側面と接合された第２の部分と、前記機能層の前記第１の面と接合された第３の部分とを有し、
前記第２の部分の厚さは、前記第１の部分の厚さよりも薄く、且つ前記第３の部分の厚さよりも薄い
請求項１に記載の電子デバイスの製造方法。
前記第２の部分の厚さは、前記第１の部分の厚さよりも薄く、且つ前記第３の部分の厚さよりも薄い
請求項１に記載の電子デバイスの製造方法。
【請求項8】
前記薄膜保持層を除去する工程の後に、
前記機能層の一部および前記支持層を除去する工程
を有する
請求項１に記載の電子デバイスの製造方法。
前記機能層の一部および前記支持層を除去する工程
を有する
請求項１に記載の電子デバイスの製造方法。
【請求項9】
前記転写部材への接合工程では、
前記薄膜保持層に対向する側に凹凸を有する前記転写部材を用い、
前記第１基板上の複数の機能層のうち、少なくとも一つの機能層上の薄膜保持層に選択的に転写部材を接合する
請求項１に記載の電子デバイスの製造方法。
前記薄膜保持層に対向する側に凹凸を有する前記転写部材を用い、
前記第１基板上の複数の機能層のうち、少なくとも一つの機能層上の薄膜保持層に選択的に転写部材を接合する
請求項１に記載の電子デバイスの製造方法。
【請求項10】
前記薄膜保持層を形成する工程では、
前記第１基板上の全ての機能層上に薄膜保持層を形成し、
前記第１の層を除去する工程では、
前記第１基板上の全ての機能層の下の第１の層を除去する
請求項９に記載の電子デバイスの製造方法。
前記第１基板上の全ての機能層上に薄膜保持層を形成し、
前記第１の層を除去する工程では、
前記第１基板上の全ての機能層の下の第１の層を除去する
請求項９に記載の電子デバイスの製造方法。
【請求項11】
前記電子デバイスは、圧電デバイスである
請求項１から１０までのいずれか１項に記載の電子デバイスの製造方法。
請求項１から１０までのいずれか１項に記載の電子デバイスの製造方法。
【請求項12】
前記電子デバイスは、光電変換デバイスである
請求項１から１０までのいずれか１項に記載の電子デバイスの製造方法。
請求項１から１０までのいずれか１項に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電子デバイスの製造方法に関する。
【背景技術】
【0002】
従来より、所定の素子を基板から剥離し、別の基板に転写する技術が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００９－１５２３８７号公報（要約参照）
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、従来の技術では、素子を転写する際に、素子の割れ等が生じ易く、製造歩留まりの向上が難しいという問題がある。
【0005】
本開示は、機能層を転写する際の機能層の割れ等を防止し、製造歩留まりを向上することを目的とする。
【課題を解決するための手段】
【0006】
本開示の電子デバイスの製造方法は、第１基板上に第１の層を介して形成された機能層の第１基板と反対側の第１の面から第１基板にかけて設けられ、機能層を第１基板に対して支持する支持層を形成する工程と、支持層および機能層の第１の面の少なくとも一方に、薄膜保持層を形成する工程と、第１の層を除去する工程と、機能層の第１の面に形成された薄膜保持層に、転写部材を接合する工程と、機能層、支持層および薄膜保持層を、第１基板から分離する工程と、機能層、支持層および薄膜保持層を第１基板とは別の第２基板に転写する工程と、薄膜保持層を除去する工程とを有する。
【発明の効果】
【0007】
本開示によれば、機能層を薄膜保持層で保持した状態で、第１基板からの分離および第２基板への転写を行うため、機能層の割れ等を防止することができ、これにより製造歩留まりを向上することができる。
【図面の簡単な説明】
【0008】
【図1】実施の形態１の電子デバイスの製造方法を示すフローチャートである。
【図2】実施の形態１の電子デバイスの製造方法において、第１基板上に機能層を形成する工程、および機能層を分離（個片化）する工程を概略的に示す断面図（Ａ），（Ｂ）である。
【図3】実施の形態１の電子デバイスの製造方法において、支持層を形成する工程を概略的に示す断面図（Ａ）、平面図（Ｂ）および部分拡大図（Ｃ）である。
【図4】実施の形態１の電子デバイスの製造方法において、薄膜保持層を形成する工程を概略的に示す断面図（Ａ）および平面図（Ｂ）である。
【図5】実施の形態１の電子デバイスの製造方法において、剥離層を除去する工程と、機能層、支持層および薄膜保持層を第１基板から分離する工程と、機能層、支持層および薄膜保持層を第２基板に転写する工程とを概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。
【図6】実施の形態１の電子デバイスの製造方法において、薄膜保持層を除去する工程を概略的に示す断面図（Ａ）および平面図（Ｂ）である。
【図7】実施の形態１の電子デバイスの製造方法において、機能層に電極および配線を形成する工程を概略的に示す断面図（Ａ）、平面図（Ｂ）、および別の断面図（Ｃ）である。
【図8】比較例の電子デバイスの製造方法において、剥離層を除去する工程を示す概略的に示す断面図（Ａ）、平面図（Ｂ）および模式図（Ｃ）である。
【図9】実施の形態１の電子デバイスの製造方法において、薄膜保持層を形成する工程の他の例を概略的に示す断面図（Ａ）および平面図（Ｂ）である。
【図10】実施の形態２の電子デバイスの製造方法を示すフローチャートである。
【図11】実施の形態２の電子デバイスの製造方法において、第１基板上に機能層を形成する工程、および機能層を分離（個片化）する工程を概略的に示す断面図（Ａ），（Ｂ）である。
【図12】実施の形態２の電子デバイスの製造方法において、支持層を形成する工程を概略的に示す断面図（Ａ）、平面図（Ｂ）および部分拡大図（Ｃ）である。
【図13】実施の形態２の電子デバイスの製造方法において、薄膜保持層を形成する工程を概略的に示す断面図（Ａ）および平面図（Ｂ）である。
【図14】実施の形態２の電子デバイスの製造方法において、剥離層を除去する工程と、機能層、支持層および薄膜保持層を第１基板から分離する工程と、機能層、支持層および薄膜保持層を第２基板に転写する工程とを概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。
【図15】実施の形態２の電子デバイスの製造方法において、薄膜保持層を除去する工程を概略的に示す断面図（Ａ）および平面図（Ｂ）である。
【図16】実施の形態２の電子デバイスの製造方法において、第２基板上の機能層をパターニングし、支持層を除去する工程を概略的に示す断面図である。
【図17】実施の形態２の電子デバイスの製造方法において、機能層に電極および配線を形成する工程を概略的に示す断面図（Ａ）、平面図（Ｂ）、および別の断面図（Ｃ）である。
【図18】実施の形態３の電子デバイスの製造方法を示すフローチャートである。
【図19】実施の形態３の電子デバイスの製造方法において、剥離層を除去する工程と、選択した機能層上の薄膜保持層に第３の基板を接合する工程と、当該機能層、支持層および薄膜保持層を第１基板から分離する工程とを概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。
【図20】実施の形態３の電子デバイスの製造方法において、機能層、支持層および薄膜保持層を第２基板に転写する工程と、薄膜支持層を除去する工程とを概略的に示す断面図（Ａ），（Ｂ）である。
【図21】実施の形態３の電子デバイスの製造方法において、選択した別の機能層上の薄膜保持層に第３の基板を接合する工程と、当該機能層、支持層および薄膜保持層を第１基板から分離する工程とを概略的に示す断面図（Ａ），（Ｂ）である。
【図22】実施の形態３の電子デバイスの製造方法において、機能層、支持層および薄膜保持層を第２基板に転写する工程と、薄膜支持層を除去する工程とを概略的に示す断面図（Ａ），（Ｂ）である。
【図23】実施の形態３の電子デバイスの製造方法において、機能層に電極および配線を形成する工程を概略的に示す平面図である。
【発明を実施するための形態】
【0009】
以下に、実施の形態に係る電子デバイスの製造方法について、図面を参照して説明する。以下の実施の形態は、例にすぎず、本開示の範囲内で種々の変更が可能である。
【0010】
≪実施の形態１≫
＜電子デバイスの製造方法＞
実施の形態１の電子デバイスは、例えば、圧電素子を有する圧電デバイスである。圧電デバイスは、圧電モジュールに用いられる。圧電モジュールは、例えば、圧電センサ、アクチュエータ、超音波センサ、超音波発生器、圧力トランスデューサ等である。
＜電子デバイスの製造方法＞
実施の形態１の電子デバイスは、例えば、圧電素子を有する圧電デバイスである。圧電デバイスは、圧電モジュールに用いられる。圧電モジュールは、例えば、圧電センサ、アクチュエータ、超音波センサ、超音波発生器、圧力トランスデューサ等である。
【0011】
図１は、実施の形態１の電子デバイスの製造方法を示すフローチャートである。図２（Ａ）および（Ｂ）は、第１基板１０上に、後述する剥離層１１ａおよび機能層１４ａを形成する工程と、剥離層１１ａおよび機能層１４ａをエッチングにより分離（個片化）する工程とを概略的に示す断面図である。
【0012】
ステップＳ１０１（図１）では、図２（Ａ）に示すように、第１基板１０上に、剥離層１１ａと、結晶性薄膜層１２ａと、上部電極層１３ａとを形成する。これらのうち、結晶性薄膜層１２ａと上部電極層１３ａとを合わせて、機能層１４ａと称する。なお、機能層１４ａは、結晶性薄膜層１２ａのみで構成してもよい。
【0013】
第１基板１０は、その表面に結晶性薄膜層１２ａをエピタキシャル成長させる成長基板（ウエハ）である。第１基板１０は、例えば、シリコン、酸化シリコン、サファイヤ等で形成されている。
【0014】
結晶性薄膜層１２ａは、例えば、圧電特性を有する結晶層である。結晶性薄膜層１２ａは、例えば、チタン酸バリウム、チタンジルコン酸亜鉛、酸化亜鉛、窒化アルミニウム、タンタル酸リチウム等の薄膜結晶、または水晶等で形成されている。結晶性薄膜層１２ａの厚さは、例えば、５００ｎｍ～１０μｍである。
【0015】
良好な圧電特性を得るためには、第１基板１０上に、格子不整合の少ない単結晶となるように結晶性薄膜層１２ａをエピタキシャル成長させることが好ましい。
【0016】
剥離層１１ａは、例えば、酸化マグネシウム、酸化ジルコン、酸化アルミニウム等の酸化膜、モリブデン、チタン等の金属の中から、結晶性薄膜層１２ａとの格子定数が近く、エッチング選択比が大きい材料を選択することが望ましい。
【0017】
また、第１基板１０と剥離層１１ａとの格子不整合を低減させるため、第１基板１０の表面に、第１基板１０と剥離層１１ａとの中間の格子定数を有するバッファ層１０ａを設けても良い。バッファ層１０ａは、材料の異なる複数層を積層した積層体であってもよい。
【0018】
以下では、「第１基板１０の表面」という表現は、第１基板１０がバッファ層１０ａを有する場合には、バッファ層１０ａの表面を意味するものとする。
【0019】
上部電極層１３ａは、導電性の高い金属、例えば、白金、金、銀、アルミニウム、銅、またはこれらのうちの２種以上を含む合金で形成される。上部電極層１３ａの厚さは、例えば１０ｎｍ～１０００ｎｍである。なお、上部電極層１３ａの形成は、後述する第２基板２０への転写工程の後に行うことも可能である。
【0020】
続くステップＳ１０２（図１）では、図２（Ｂ）に示すように、フォトリソグラフィ等を用いて溝１７を形成し、剥離層１１ａおよび機能層１４ａを島状に分離（個片化）する。ここではバッファ層１０ａは分離していないが、バッファ層１０ａをさらに分離してもよい。
【0021】
分離された剥離層１１ａを、剥離層１１と称する。同様に、分離された結晶性薄膜層１２ａを結晶性薄膜層１２と称し、分離された上部電極層１３ａを上部電極層１３と称する。結晶性薄膜層１２と上部電極層１３とにより、機能層１４（機能性薄膜とも称する）が形成される。なお、機能層１４は、結晶性薄膜層１２のみで構成してもよい。
【0022】
機能層１４は、第１基板１０と反対側の表面（第１の面）１４ｆと、第１基板１０側の裏面（第２の面）１４ｒと、表面１４ｆと裏面１４ｒとの間に形成された傾斜面である側面１４ｓとを有する。
【0023】
この例では、上部電極層１３の表面が機能層１４の表面１４ｆとなるが、機能層１４が上部電極層１３を有さない場合には、結晶性薄膜層１２の表面が機能層１４の表面１４ｆとなる。
【0024】
【0025】
図３（Ａ），（Ｂ）は、後述する支持層１５を形成する工程を概略的に示す断面図および平面図である。ステップＳ１０３（図１）では、図３（Ａ）に示すように、機能層１４の表面１４ｆから第１基板１０の表面にかけて、支持層１５を形成する。支持層１５は、第１基板１０に対して機能層１４を支持する部分である。
【0026】
支持層１５は、ＣＶＤ（化学気相成長）等によって製膜したのち、リソグラフィまたはエッチング等によってパターニングする。支持層１５は、後述する剥離層１１の除去工程で用いられるエッチング液に耐性を有する材料で形成される。一例としては、酸化膜または窒化膜等の無機絶縁膜が望ましい。
【0027】
支持層１５は、上部電極層１３の表面から、結晶性薄膜層１２の側面を経て、第１基板１０の表面まで延在する。言い換えると、支持層１５は、機能層１４の表面１４ｆから、機能層１４の側面１４ｓを経て、第１基板１０の表面まで延在する。
【0028】
図３（Ｂ）に示すように、支持層１５は、円形の機能層１４の中心に対して１８０度の位置関係にある２か所に、それぞれ設けられる。すなわち、１つの機能層１４につき、２つの支持層１５が設けられる。
【0029】
第１基板１０の表面の大部分と、剥離層１１、結晶性薄膜層１２および上部電極層１３の各側面の大部分と、上部電極層１３の表面の中央領域は、支持層１５に覆われておらず、露出している。
【0030】
上部電極層１３の表面では、２つの支持層１５の円弧状の端部１５５が互いに対向する。上部電極層１３の中央領域（符号Ｒ１で示す）は、露出部分となる。この中央領域は、後工程で配線が形成される領域である。
【0031】
なお、１つの機能層１４当たりの支持層１５の数は、２つには限定されない。１つの機能層１４につき、１つ以上の支持層１５が設けられていればよい。
【0032】
図３（Ｃ）は、支持層１５の断面形状を概略的に示す断面図である。支持層１５は、第１基板１０の表面に接合された第１の部分１５１と、機能層１４の側面１４ｓに接合された第２の部分１５２と、機能層１４の表面１４ｆに接合された第３の部分１５３とを有する。
【0033】
第１の部分１５１、第２の部分１５２および第３の部分１５３は、厚さＴ１，Ｔ２，Ｔ３を有する。第２の部分１５２の厚さＴ２は、第１の部分１５１の厚さＴ１よりも薄く、かつ、第３の部分１５３の厚さＴ３よりも薄い。すなわち、支持層１５は、第２の部分１５２が最も破断されやすく構成されている。
【0034】
【0035】
薄膜保持層１６は有機構造体であり、後述する剥離層１１の除去工程で用いられるエッチング液に耐性を有し、別の剥離液で除去可能な材料で形成される。一例としては、感光性の有機レジスト、またはシリコーン樹脂等が望ましい。
【0036】
薄膜保持層１６は、第１基板１０上の機能層１４および支持層１５を覆うように有機レジスト等を製膜し、フォトリソグラフィによりパターニングする。
【0037】
薄膜保持層１６は、機能層１４よりも厚く形成することにより、曲げ強度およびせん断強度が機能層１４よりも高くなるようにしている。一例としては、薄膜保持層１６の厚さは、機能層１４の厚さの３～１０倍である。
【0038】
また、後述する剥離層１１の除去（エッチング）の際に結晶性薄膜層１２が第１基板１０側に反らないよう、薄膜保持層１６の線膨張率は結晶性薄膜層１２の線膨張率よりも小さいことが望ましい。
【0039】
薄膜保持層１６は、機能層１４の表面１４ｆ（上部電極層１３の表面）と支持層１５との境界部分（図４（Ａ）に符号Ｅで示す）を覆うように形成されている。これにより、当該境界部分で生じやすい割れを効果的に防止することができる。
【0040】
また、薄膜保持層１６の面積は、機能層１４の表面１４ｆの面積よりも小さい。そのため、薄膜保持層１６が結晶性薄膜層１２の側面に垂れ下がることが防止される。
【0041】
図５（Ａ），（Ｂ），（Ｃ）は、剥離層１１を除去する工程と、機能層１４、支持層１５および薄膜保持層１６を第１基板１０から分離する工程と、機能層１４、支持層１５および薄膜保持層１６を第２基板２０に転写する工程とを概略的に示す断面図である。
【0042】
ステップＳ１０５（図１）では、図５（Ａ）に示すように、剥離層１１をエッチングにより除去する。これにより、機能層１４と第１基板１０との間、より具体的には結晶性薄膜層１２と第１基板１０との間には、空隙Ｇが形成される。
【0043】
支持層１５は、機能層１４を第１基板１０から離間した状態で保持する。支持層１５は、機能層１４にせん断方向の力が作用することを抑制し、これにより機能層１４の割れが防止される。
【0044】
【0045】
第３基板１８は、例えば、熱剥離性または紫外線剥離性の粘着シートを用いて、薄膜保持層１６に接合することができる。あるいは、薄膜保持層１６を、弾性および粘着性（タック性）を有する材料で形成することにより、第３基板１８を薄膜保持層１６に直接接合することもできる。
【0046】
ステップＳ１０７（図１）では、図５（Ｂ）に示すように、第３基板１８に第１基板１０から離間する方向に力を加え、支持層１５を破断する。支持層１５は、最も薄い第２の部分１５２で破断し、第１の部分１５１は第１基板１０上に残る。これにより、機能層１４、支持層１５（より具体的には第２の部分１５２と第３の部分１５３）および薄膜保持層１６が、第１基板１０から分離する。
【0047】
【0048】
第２基板２０の表面には、機能層１４の接合予定領域よりも広い領域に、下部電極２１が形成されている。下部電極２１は、高い導電性を有する金属、例えば、白金、金、銀、アルミニウム、銅、またはこれらのうちの２種以上を含む合金で形成されている。下部電極２１は、１０ｎｍ～１０００ｎｍの厚さを有する。
【0049】
下部電極２１は、機能層１４の接合予定領域に平滑面を有し、その表面粗さは例えば１０ｎｍ以下である。第３基板１８と第２基板２０とは、両基板に設けられたアライメントマークによって互いに位置合わせされる。
【0050】
機能層１４が第２基板２０上の下部電極２１に接触した状態で、加熱および加圧が行われる。これにより、機能層１４が、第２基板２０上の下部電極２１に、分子間力によって接合される。
【0051】
図６（Ａ），（Ｂ）は、薄膜保持層１６を除去する工程を概略的に示す断面図および平面図である。
【0052】
ステップＳ１０９（図１）では、図６（Ａ）に示すように、薄膜保持層１６を除去する。薄膜保持層１６は、例えば、剥離液で除去することができる。具体的には、第３基板１８と第２基板２０とを含むユニット（図５（Ｃ））を、剥離液を貯蔵した槽に入れ、振動を加える。これにより薄膜保持層１６が溶解して除去され、第３基板１８が剥離する。
【0053】
薄膜保持層１６の除去により、図６（Ｂ）に示すように、第２基板２０の下部電極２１上には、結晶性薄膜層１２および上部電極層１３（すなわち機能層１４）がマトリクス状に配列された構成が得られる。下部電極２１は、列方向（図６（Ｂ）に示すＹ方向）に延在し、１つの下部電極２１上に複数の結晶性薄膜層１２が配置される。下部電極２１は、第２基板２０の縦配線を構成する。
【0054】
これにより、結晶性薄膜層１２と上部電極層１３と下部電極２１とを有する圧電素子２が形成される。また、第２基板２０と圧電素子２（結晶性薄膜層１２と上部電極層１３と下部電極２１とを含む）とを有する電子デバイスとしての圧電デバイスが得られる。この圧電デバイスに配線等を形成することにより、次に説明する圧電モジュール２００が得られる。
【0055】
図７（Ａ），（Ｂ）は、第２基板２０上に配線等を形成する工程を概略的に示す断面図および平面図である。なお、図７（Ａ）は、図７（Ｂ）に示した線分Ａ－Ａにおける断面図に相当する。また、図７（Ｃ）は、図７（Ａ）とは別の断面図であり、図７（Ｂ）に示した線分Ｂ－Ｂにおける断面図である。
【0056】
ステップＳ１１０（図１）では、図７（Ａ）および（Ｂ）に示すように、第２基板２０上に配線等を形成する。一例としては、上部電極層１３と後述する横配線２２との間に、上部電極層１３の表面から結晶性薄膜層１２の側面にかけて、層間絶縁層２４を形成する。横配線２２は、行方向（図７（Ｂ）に示すＸ方向）に延在する配線層である。
【0057】
層間絶縁層２４上には、上部電極層１３の表面から横配線２２まで延在する引き出し配線２５が形成される。また、層間絶縁層２４上で、隣り合う結晶性薄膜層１２の間に、上述した横配線２２が形成される。なお、横配線２２と引き出し配線２５とは同一工程で形成することもできる。
【0058】
なお、支持層１５は、後工程で除去してもよいし、何らかの層間絶縁層として利用してもよい。
【0059】
以上の工程により、第２基板２０と圧電素子２（結晶性薄膜層１２と上部電極層１３と下部電極２１を含む）と横配線２２と引き出し配線２５等を有する圧電モジュール２００が形成される。
【0060】
＜圧電モジュールの動作＞
第２基板２０上の縦配線（下部電極）２１および横配線２２は、図示しない駆動ドライバに接続される。駆動ドライバから縦配線（下部電極）２１および横配線２２に駆動信号を入力することで、第２基板２０上の所望の圧電素子２を駆動することができる。これにより、圧電モジュール２００を、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）等のアクチュエータ、あるいは超音波発生器として構成することができる。
第２基板２０上の縦配線（下部電極）２１および横配線２２は、図示しない駆動ドライバに接続される。駆動ドライバから縦配線（下部電極）２１および横配線２２に駆動信号を入力することで、第２基板２０上の所望の圧電素子２を駆動することができる。これにより、圧電モジュール２００を、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）等のアクチュエータ、あるいは超音波発生器として構成することができる。
【0061】
また、圧電素子２に圧力が印加されることで上部電極層１３と下部電極２１との間に電位差が発生することを利用し、圧電モジュール２００を圧電センサや超音波センサ等として構成することもできる。
【0062】
＜作用＞
次に、実施の形態１の作用について、比較例と対比して説明する。図８（Ａ）、（Ｂ）および（Ｃ）は、比較例の電子デバイスの製造方法において、剥離層１１を除去する工程を概略的に示す断面図、平面図および模式図である。比較例の電子デバイスの製造方法は、薄膜保持層１６を用いずに剥離層１１の除去を行う点で、実施の形態１の電子デバイスの製造方法と異なる。
次に、実施の形態１の作用について、比較例と対比して説明する。図８（Ａ）、（Ｂ）および（Ｃ）は、比較例の電子デバイスの製造方法において、剥離層１１を除去する工程を概略的に示す断面図、平面図および模式図である。比較例の電子デバイスの製造方法は、薄膜保持層１６を用いずに剥離層１１の除去を行う点で、実施の形態１の電子デバイスの製造方法と異なる。
【0063】
図８（Ａ）に示したように、剥離層１１を除去する工程では、支持層１５が機能層１４を第１基板１０から離間した状態で保持する。機能層１４（特に結晶性薄膜層１２）は厚さが薄いため、支持層１５のみで支持することが難しい。そのため、剥離層１１の除去工程あるいはその後の工程において、機能層１４の中央部あるいは支持層１５との接合部の近傍に割れが生じる可能性がある。
【0064】
また、図８（Ｂ）および（Ｃ）に示すように、機能層１４の外周が垂れ下がる可能性もある。この場合、剥離層１１を除去するためのエッチング液の侵入が阻害され、あるいは結晶性薄膜層１２の下側にエッチングガスが残る等、エッチング不良が生じる可能性がある。
【0065】
このような機能層１４の割れやエッチング不良は、機能層１４の面積が大きくなるほど発生しやすくなり、機能層１４の直径が１ｍｍを超えると、特に顕著になる。
【0066】
これに対し、実施の形態１では、機能層１４上に薄膜保持層１６が設けられているため、剥離層１１の除去工程およびその後の工程においても、機能層１４の形状を維持することができる。そのため、機能層１４の割れを防止し、機能層１４の変形に伴うエッチング不良を防止することできる。
【0067】
なお、ここでは、薄膜保持層１６が機能層１４の表面１４ｆと支持層１５との境界部分とを覆っているが、本実施の形態はこのような態様に限定されるものではない。
【0068】
図９（Ａ）および（Ｂ）は、剥離層１１を除去する工程の他の例を概略的に示す断面図および平面図である。図９（Ａ）および（Ｂ）に示した例では、支持層１５の第３の部分１５３が上部電極層１３の上部を覆っている。薄膜保持層１６は、支持層１５の第３の部分１５３上に設けられている。この場合も、薄膜保持層１６および支持層１５によって機能層１４の形状が維持されるため、機能層１４の割れや変形を防止することができる。
【0069】
なお、図９（Ｂ）の平面図では、機能層１４（図９（Ｂ）では上部電極層１３のみ示している）が四角形状であり、支持層１５の第３の部分１５３（上部電極層１３を覆う部分）も四角形状であり、第１の部分１５１は第３の部分１５３から図中左右方向に２つずつ延在している。但し、このような形状に限らず、機能層１４が図３（Ｂ）に示したように円形状であってもよい。また、各支持層１５における第１の部分１５１の数も任意である。隣り合う２つの支持層１５の第１の部分１５１同士がつながっていても良い。
【0070】
また、薄膜保持層１６が支持層１５にかからず、機能層１４の表面１４ｆ（ここでは上部電極層１３の表面）上のみに設けられていてもよい。すなわち、薄膜保持層１６は、支持層１５および機能層１４の表面１４ｆの少なくとも一方に形成されていればよい。
【0071】
上記の例では、第１基板１０上に剥離層１１を介して機能層１４を形成したのち（ステップＳ１０１，Ｓ１０２）、支持層１５を形成した（ステップＳ１０３）。しかしながら、予め第１基板１０上に剥離層１１を介して機能層１４が形成された基板を用い、その上に機能層１４の表面１４ｆから第１基板１０にかけて支持層１５を形成してもよい。
【0072】
＜実施の形態１の効果＞
以上説明したように、実施の形態１の電子デバイスの製造方法は、第１基板１０上に剥離層１１を介して形成された機能層１４の表面（第１の面）１４ｆから第１基板１０にかけて支持層１５を形成する工程と、支持層１５および機能層１４の表面１４ｆの少なくとも一方に薄膜保持層１６を形成する工程と、剥離層１１（第１の層）を除去する工程と、薄膜保持層１６の機能層１４と反対側の面に第３基板（転写部材）２０を接合する工程と、機能層１４、支持層１５および薄膜保持層１６を、第１基板１０から分離する工程と、機能層１４、支持層１５および薄膜保持層１６を第２基板２０に転写する工程と、薄膜保持層１６を除去する工程とを有する。そのため、機能層１４の割れを防止し、また機能層１４の変形とそれに伴うエッチング不良を防止することができる。これにより、製造歩留まりを向上することができる。
以上説明したように、実施の形態１の電子デバイスの製造方法は、第１基板１０上に剥離層１１を介して形成された機能層１４の表面（第１の面）１４ｆから第１基板１０にかけて支持層１５を形成する工程と、支持層１５および機能層１４の表面１４ｆの少なくとも一方に薄膜保持層１６を形成する工程と、剥離層１１（第１の層）を除去する工程と、薄膜保持層１６の機能層１４と反対側の面に第３基板（転写部材）２０を接合する工程と、機能層１４、支持層１５および薄膜保持層１６を、第１基板１０から分離する工程と、機能層１４、支持層１５および薄膜保持層１６を第２基板２０に転写する工程と、薄膜保持層１６を除去する工程とを有する。そのため、機能層１４の割れを防止し、また機能層１４の変形とそれに伴うエッチング不良を防止することができる。これにより、製造歩留まりを向上することができる。
【0073】
また、薄膜保持層１６の厚さが機能層１４の厚さよりも厚いため、薄膜保持層１６の十分な強度を確保することができ、機能層１４の割れ等をより効果的に防止することができる。
【0074】
また、薄膜保持層１６の面積が機能層１４の表面（第１の面）１４ｆの面積よりも小さいため、薄膜保持層１６の機能層１４の側面１４ｓに沿って垂れ下がることがない。そのため、垂れ下がった薄膜保持層１６がエッチング液の侵入を妨げることによるエッチング不良を防止することができる。
【0075】
また、薄膜保持層１６が、機能層１４の表面１４ｆと支持層１５との境界部分を覆うため、当該境界部分で生じやすい割れを効果的に防止することができる。
【0076】
また、支持層１５が、機能層１４の表面１４ｆにおける中央領域（素子形成領域または電極形成領域）以外の領域に形成されるため、後工程での配線の形成を容易に行うことができる。
【0077】
また、支持層１５が、第１基板１０に接合された第１の部分１５１と、機能層１４の側面１４ｓと接合された第２の部分１５２と、機能層１４の表面１４ｆと接合された第３の部分１５３とを有し、第２の部分１５２の厚さＴ２は、第１の部分１５１の厚さＴ１よりも薄く、且つ第３の部分１５３の厚さＴ３よりも薄い。そのため、機能層１４の剥離時に支持層１５を第２の部分１５２で確実に破断させることができる。
【0078】
≪実施の形態２≫
＜電子デバイスの製造方法＞
実施の形態２の電子デバイスは、例えば、ＬＥＤ（発光ダイオード）等の光電変換素子を有する光電変換デバイスである。光電変換デバイスは、光電変換モジュールに用いられる。光電変換モジュールは、例えば、ＬＥＤディスプレイ、イメージセンサ等である。
＜電子デバイスの製造方法＞
実施の形態２の電子デバイスは、例えば、ＬＥＤ（発光ダイオード）等の光電変換素子を有する光電変換デバイスである。光電変換デバイスは、光電変換モジュールに用いられる。光電変換モジュールは、例えば、ＬＥＤディスプレイ、イメージセンサ等である。
【0079】
図１０は、実施の形態２の電子デバイスの製造方法を示すフローチャートである。図１１（Ａ）および（Ｂ）は、第１基板３０上に後述する剥離層３１ａと機能層３４ａとを形成する工程と、剥離層３１ａおよび機能層３４ａをエッチングにより分離（個片化）する工程とを概略的に示す断面図である。
【0080】
ステップＳ２０１（図１０）では、図１１（Ａ）に示すように、第１基板３０上に、剥離層３１ａと、結晶性薄膜層３２ａと、透明電極層３３ａとを形成する。これらのうち、結晶性薄膜層３２ａと透明電極層３３ａとを合わせて、機能層３４ａと称する。なお、機能層３４ａは、結晶性薄膜層３２ａのみで構成してもよい。
【0081】
第１基板３０は、その表面に結晶性薄膜層３２ａをエピタキシャル成長させる成長基板（ウエハ）である。第１基板３０は、例えば、ガリウムヒ素、インジウムリン、シリコン、サファイヤ等で形成されている。シリコンおよびサファイヤの場合には、基板表面にバッファ層を形成することが望ましい。
【0082】
結晶性薄膜層３２ａは、発光特性または受光特性を有する半導体層である。具体的には、結晶性薄膜層３２ａは、ガリウム、アルミニウム、インジウム、ヒ素、窒素、リン等を含むＩＩＩ－Ｖ族化合物半導体、Ｐ型半導体層、活性層、エッチングストップ層、Ｎ型半導体層等を積層した積層体である。結晶性薄膜層３２ａの厚さは、例えば、５００ｎｍ～１０μｍである。
【0083】
良好な発光特性を得るためには、第１基板３０上に、格子不整合の少ない単結晶となるように結晶性薄膜層３２ａをエピタキシャル成長させることが好ましい。
【0084】
剥離層３１ａ、例えば、アルミニウムヒ素、インジウムガリウムヒ素、インジウムアルミニウムヒ素、窒化アルミニウム等の金属の中から、結晶性薄膜層３２ａとの格子定数が近く、エッチング選択比が大きい材料を選択することが望ましい。
【0085】
剥離層３１ａは、後述する除去工程で除去される層であるが、バッファ層の役割も兼ねている。また、第１基板３０の表面に、第１基板３０と剥離層３１ａとの中間の格子定数を有するバッファ層を設けても良い。
【0086】
透明電極層３３ａは、スズ添加酸化インジウム（ＩＴＯ）、フッ素添加酸化インジウム等で形成される。透明電極層３３ａは、使用される主波長に対して７０％以上の透過率を有し、且つ導電性を有する。透明電極層３３ａの厚さは、例えば１０ｎｍ～１０００ｎｍである。なお、透明電極層３３ａの形成は、後述する第２基板４０への転写工程の後に行うことも可能である。
【0087】
続くステップＳ２０２（図１０）では、図２（Ｂ）に示すように、フォトリソグラフィ等を用いて溝３７を形成し、剥離層３１ａおよび機能層３４ａを島状に分離（個片化）する。実施の形態２では、１つの島に複数の素子形成領域が含まれるように分離を行う。
【0088】
分離された剥離層３１ａを、剥離層３１と称する。同様に、分離された結晶性薄膜層３２ａを結晶性薄膜層３２と称し、分離された透明電極層３３ａを透明電極層３３と称する。結晶性薄膜層３２および透明電極層３３により、機能層３４（機能性薄膜とも称する）が形成される。なお、機能層３４は、結晶性薄膜層３２のみで構成してもよい。
【0089】
機能層３４は、複数の素子形成領域を含むため、例えば１ｍｍ～２０ｍｍという比較的大きな面積を有する。
【0090】
機能層３４は、第１基板３０と反対側の表面（第１の面）３４ｆと、第１基板３０側の裏面（第２の面）３４ｒと、表面３４ｆと裏面３４ｒとの間に形成された傾斜面である側面３４ｓとを有する。
【0091】
この例では、透明電極層３３の表面が機能層３４の表面３４ｆとなるが、機能層３４が透明電極層３３を有さない場合には、結晶性薄膜層３２の表面が機能層３４の表面３４ｆとなる。
【0092】
ここでは、機能層３４の平面形状（第１基板３０の表面と平行な面における形状）は、四角形である（図１２（Ｂ）参照）。但し、機能層３４の平面形状は四角形に限らず、例えば円形であってもよい。
【0093】
図１２（Ａ）および（Ｂ）は、後述する支持層３５を形成する工程を概略的に示す断面図および平面図である。ステップＳ２０３（図１０）では、図１２（Ａ）に示すように、機能層３４の表面３４ｆから第１基板３０の表面にかけて、支持層３５を形成する。支持層３５は、第１基板３０に対して機能層３４を支持する部分である。
【0094】
支持層３５は、ＣＶＤ（化学気相成長）等によって製膜したのち、リソグラフィまたはエッチング等によってパターニングする。支持層３５は、後述する剥離層３１の除去工程で用いられるエッチング液に耐性を有する材料で形成される。一例としては、酸化膜または窒化膜等の無機絶縁膜が望ましい。
【0095】
支持層３５は、透明電極層３３の表面から、結晶性薄膜層３２の側面を経て、第１基板３０の表面まで延在する。言い換えると、支持層３５は、機能層３４の表面３４ｆから、機能層３４の側面３４ｓを経て、第１基板３０の表面まで延在する。
【0096】
図１２（Ｂ）に示すように、支持層３５は、四角形の機能層３４の各辺に２か所ずつに形成される。すなわち、１つの機能層３４につき、８つの支持層３５が設けられる。
【0097】
第１基板３０の表面の大部分と、剥離層３１、結晶性薄膜層３２および透明電極層３３の各側面の大部分と、透明電極層３３の表面の中央領域（符号Ｒ２で示す）は、支持層３５に覆われておらず、露出している。透明電極層３３の中央領域は、後工程で配線が形成される領域である。
【0098】
なお、１つの機能層３４当たりの支持層３５の数は、８つには限定されない。１つの機能層３４につき、１つ以上の支持層３５が設けられていればよい。
【0099】
図１２（Ｃ）は、支持層３５の断面形状を概略的に示す断面図である。支持層３５は、第１基板３０の表面に接合された第１の部分３５１と、機能層３４の側面３４ｓに接合された第２の部分３５２と、機能層３４の表面３４ｆに接合された第３の部分３５３とを有する。
【0100】
第１の部分３５１、第２の部分３５２および第３の部分３５３は、厚さＴ１，Ｔ２，Ｔ３を有する。第２の部分３５２の厚さＴ２は、第１の部分３５１の厚さＴ１よりも薄く、かつ、第３の部分３５３の厚さＴ３よりも薄い。すなわち、支持層３５は、第２の部分３５２が最も破断されやすく構成されている。
【0101】
図１３（Ａ）および（Ｂ）は、次に説明する薄膜保持層３６を形成する工程を概略的に示す断面図および平面図である。ステップＳ２０４（図１０）では、図１３（Ａ）に示すように、機能層３４上に薄膜保持層３６を形成する。
【0102】
薄膜保持層３６は有機構造体であり、後述する剥離層３１の除去工程で用いられるエッチング液に耐性を有し、別の剥離液で除去可能な材料で形成される。一例としては、感光性の有機レジスト、またはシリコーン樹脂等が望ましい。
【0103】
薄膜保持層３６は、第１基板３０上の機能層３４および支持層３５を覆うように有機レジスト等を製膜し、フォトリソグラフィによりパターニングする。
【0104】
薄膜保持層３６は、機能層３４よりも厚く形成することにより、曲げ強度およびせん断強度が機能層３４よりも高くなるようにしている。一例としては、薄膜保持層３６の厚さは、機能層３４の厚さの３～１０倍である。
【0105】
また、後述する剥離層３１の除去（エッチング）の際に結晶性薄膜層３２が第１基板３０側に反らないよう、薄膜保持層３６の線膨張率は結晶性薄膜層３２の線膨張率よりも小さいことが望ましい。
【0106】
薄膜保持層３６は、機能層３４の表面３４ｆ（透明電極層３３の表面）と支持層３５との境界部分を覆うように形成されている。これにより、当該境界部分で生じやすい割れを効果的に防止することができる。
【0107】
また、薄膜保持層３６の面積は、機能層３４の表面３４ｆの面積よりも小さい。そのため、薄膜保持層３６が結晶性薄膜層３２の側面に垂れ下がることが防止される。
【0108】
図１４（Ａ）、（Ｂ）および（Ｃ）は、剥離層３１を除去する工程と、機能層３４、支持層３５および薄膜保持層３６を第１基板３０から分離する工程と、機能層３４、支持層３５および薄膜保持層３６を第２基板４０に転写する工程とを概略的に示す断面図である。
【0109】
ステップＳ２０５（図１０）では、剥離層３１をエッチングにより除去する。これにより、機能層３４と第１基板３０との間、より具体的には結晶性薄膜層３２と第１基板３０との間には、空隙Ｇが形成される。
【0110】
支持層３５は、機能層３４を第１基板３０から離間した状態で保持する。支持層３５は、機能層３４にせん断方向の力が作用することを抑制し、これにより機能層３４の割れが防止される。
【0111】
【0112】
第３基板１８は、例えば、熱剥離性または紫外線剥離性の粘着シートを用いて、薄膜保持層３６に接合することができる。あるいは、薄膜保持層３６を、弾性および粘着性（タック性）を有する材料で形成することにより、第３基板１８を薄膜保持層３６に直接接合することもできる。
【0113】
ステップＳ２０７（図１０）では、図１４（Ｂ）に示すように、第３基板３８に第１基板３０から離間する方向に力を加え、支持層３５を破断する。支持層３５は、最も薄い第２の部分３５２で破断し、第１の部分３５１は第１基板３０上に残る。これにより、機能層３４、支持層３５（より具体的には第２の部分３５２と第３の部分３５３）および薄膜保持層３６が、第１基板３０から分離する。
【0114】
【0115】
第２基板４０は、機能層３４の接合予定領域に平滑面を有し、その表面粗さは例えば１０ｎｍ以下である。第３基板３８と第２基板４０とは、両基板に設けられたアライメントマークによって互いに位置合わせされる。
【0116】
機能層３４が第２基板４０の表面に接触した状態で、加熱および加圧が行われる。これにより、機能層３４が、第２基板４０の表面に分子間力によって接合される。
【0117】
図１５（Ａ）および（Ｂ）は、薄膜保持層３６を除去する工程を概略的に示す断面図および平面図である。
【0118】
ステップＳ２０９（図１０）では、図１５（Ａ）に示すように、薄膜保持層３６を除去する。薄膜保持層３６は、例えば、剥離液で除去することができる。具体的には、第３基板３８と第２基板４０とを含むユニット（図１４（Ｃ））を、剥離液を貯蔵した槽に入れ、振動を加える。これにより薄膜保持層３６が溶解して除去され、第３基板３８が剥離する。
【0119】
薄膜保持層３６の除去により、図１５（Ｂ）に示すように、第２基板４０上に結晶性薄膜層３２および透明電極層３３（すなわち機能層３４）が形成された構成が得られる。
【0120】
図１６は、機能層３４を素子単位に分離する工程を概略的に示す断面図である。ステップＳ２１０（図１０）では、図１６に示すように、第１段階のエッチングにより、機能層３４の結晶性薄膜層３２のＰ型半導体層をパターニングする。この段階で支持層３５が除去される。
【0121】
続くステップＳ２１１では、第２段階のエッチングにより、機能層３４の結晶性薄膜層３２のＮ型半導体層をパターニングしてカソード面３９を形成し、且つ機能層３４を複数の島に分離（素子分離）する。
【0122】
これにより、結晶性薄膜層３２と透明電極層３３とを有し、素子毎にパターニングされたＬＥＤ素子４が形成される。また、第２基板４０とＬＥＤ素子４（結晶性薄膜層３２と透明電極層３３とを含む）とを有する電子デバイスとしての光電変換デバイスが得られる。この光電変換デバイスに配線等を形成することにより、次に説明する光電変換モジュール３００が得られる。
【0123】
図１７（Ａ）および（Ｂ）は、第２基板４０上の機能層３４に配線等を形成する工程を概略的に示す断面図および平面図である。なお、図１７（Ａ）は、図１７（Ｂ）に示した線分Ｃ－Ｃにおける断面図に相当する。また、図１７（Ｃ）は、図１７（Ａ）とは別の断面図であり、図１７（Ｂ）に示した線分Ｄ－Ｄにおける断面図である。
【0124】
ステップＳ２１２（図１０）では、図１７（Ａ）および（Ｂ）に示すように、第２基板４０上に配線等を形成する。一例としては、第２基板４０の表面に、列方向（図１７（Ｂ）におけるＹ方向）に延在する縦配線４１を形成する。
【0125】
結晶性薄膜層３２のカソード面３９から側面にかけて、層間絶縁層４６を形成する。この層間絶縁層４６上には、カソード面３９と縦配線４１とを接続するように、引き出し配線４７を形成する。
【0126】
また、図１７（Ｃ）に示すように、透明電極層３３の表面から結晶性薄膜層３２の側面を経て第２基板４０に到達するように、層間絶縁層４４を形成する。この層間絶縁層４４上で、隣り合う結晶性薄膜層３２の間に、行方向（図１７（Ｂ）におけるＸ方向）に延在する横配線４２を形成する。また、透明電極層３３と横配線４２とを接続するように、引き出し配線４５を形成する。
【0127】
以上の工程により、第２基板４０とＬＥＤ素子４（結晶性薄膜層３２と透明電極層３３とを含む）と配線４１，４２と引き出し配線４５，４７等を有する光電変換モジュール３００が形成される。
【0128】
＜光電変換モジュールの動作＞
第２基板４０上の縦配線４１および横配線４２は、図示しない駆動ドライバに接続される。駆動ドライバから縦配線４１および横配線４２に駆動信号を入力することで、第２基板４０上の所望のＬＥＤ素子４を駆動することができる。これにより、光電変換モジュール３００は、例えばＬＥＤディスプレイとして構成することができる。
第２基板４０上の縦配線４１および横配線４２は、図示しない駆動ドライバに接続される。駆動ドライバから縦配線４１および横配線４２に駆動信号を入力することで、第２基板４０上の所望のＬＥＤ素子４を駆動することができる。これにより、光電変換モジュール３００は、例えばＬＥＤディスプレイとして構成することができる。
【0129】
ＬＥＤアレイデバイスは、各ＬＥＤ素子４に対して個別に電流調整回路を設け、ハイダイナミックレンジ機能を有する液晶ディスプレイの光源とすることができる。図１７（Ａ）～（Ｃ）では、構成を明確に示すため、ＬＥＤ素子４を４×４のマトリクス（４行４列）状に配列した例を示したが、例えば１２８０×７２０のマトリクス状に配列することによって、高解像度のマイクロＬＥＤディスプレイを構成することができる。
【0130】
また、第２基板４０を、アクティブマトリクスＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路が形成されたシリコン基板または薄膜トランジスタ基板とし、第２基板４０上の電極とアクティブ素子を接続したマイクロディスプレイとしてもよい。
【0131】
また、ＬＥＤ素子４は、ここでは印加電圧に応じた光を発する発光素子であるが、入射光に応じた電圧を出力する受光素子として利用してもよい。すなわち、ＬＥＤ素子４を有する光電変換素子は、例えばイメージセンサとして構成することができる。
【0132】
なお、ここでは薄膜保持層３６が機能層３４の表面３４ｆと支持層３５との境界部分とを覆っているが、実施の形態１で説明したように、薄膜保持層３６は支持層３５および機能層３４の表面３４ｆの少なくとも一方に形成されていればよい。
【0133】
この例では、第１基板３０上に剥離層３１を介して機能層３４を形成したのち（ステップＳ２０１，Ｓ２０２）、支持層３５を形成した（ステップＳ２０３）。しかしながら、予め第１基板３０上に剥離層３１を介して機能層３４が形成された基板を用い、その上に機能層３４の表面３４ｆから第１基板３０にかけて支持層３５を形成してもよい。
【0134】
＜実施の形態２の効果＞
以上説明したように、実施の形態２の電子デバイスの製造方法は、第１基板３０上に剥離層３１介して形成された機能層３４の表面（第１の面）３４ｆから第１基板３０にかけて支持層３５を形成する工程と、支持層３５および機能層３４の表面３４ｆの少なくとも一方に薄膜保持層３６を形成する工程と、剥離層３１（第１の層）を除去する工程と、薄膜保持層３６の機能層３４と反対側の面に第３基板（転写部材）４０を接合する工程と、機能層３４、支持層３５および薄膜保持層３６を、第１基板３０から分離する工程と、機能層３４、支持層３５および薄膜保持層３６を第２基板４０に転写する工程と、薄膜保持層３６を除去する工程とを有する。そのため、機能層３４の割れを防止し、また機能層３４の変形とそれに伴うエッチング不良を防止することができる。これにより、製造歩留まりを向上することができる。
以上説明したように、実施の形態２の電子デバイスの製造方法は、第１基板３０上に剥離層３１介して形成された機能層３４の表面（第１の面）３４ｆから第１基板３０にかけて支持層３５を形成する工程と、支持層３５および機能層３４の表面３４ｆの少なくとも一方に薄膜保持層３６を形成する工程と、剥離層３１（第１の層）を除去する工程と、薄膜保持層３６の機能層３４と反対側の面に第３基板（転写部材）４０を接合する工程と、機能層３４、支持層３５および薄膜保持層３６を、第１基板３０から分離する工程と、機能層３４、支持層３５および薄膜保持層３６を第２基板４０に転写する工程と、薄膜保持層３６を除去する工程とを有する。そのため、機能層３４の割れを防止し、また機能層３４の変形とそれに伴うエッチング不良を防止することができる。これにより、製造歩留まりを向上することができる。
【0135】
特に、面積の大きい機能層３４を第１基板３０から剥離して第２基板４０に転写する製造工程では、機能層３４の割れや変形の防止による製造歩留まりの向上効果が大きい。また、面積の大きい機能層３４の転写が可能になるため、機能層３４をエッチング等で分離することにより、多数のＬＥＤ素子４を形成することが可能になる。
【0136】
また、薄膜保持層３６の厚さが機能層３４の厚さよりも厚いため、薄膜保持層３６の十分な強度を確保することができ、機能層３４の割れ等をより効果的に防止することができる。
【0137】
また、薄膜保持層３６の面積が機能層３４の表面（第１の面）３４ｆの面積よりも小さいため、薄膜保持層３６の機能層３４の側面３４ｓに沿って垂れ下がることによるエッチング不良を防止することができる。
【0138】
また、薄膜保持層３６が、機能層３４の表面３４ｆと支持層３５との境界部分を覆うため、当該境界部分で生じやすい割れを効果的に防止することができる。
【0139】
また、支持層３５が、機能層３４の表面３４ｆにおける中央領域（素子形成領域または電極形成領域）以外の領域に形成されるため、後工程での配線の形成を容易に行うことができる。
【0140】
また、支持層３５が、第１基板３０に接合された第１の部分３５１と、機能層３４の側面３４ｓと接合された第２の部分３５２と、機能層３４の表面３４ｆと接合された第３の部分３５３とを有し、第２の部分３５２の厚さＴ２は、第１の部分３５１の厚さＴ１よりも薄く、且つ第３の部分３５３の厚さＴ３よりも薄いため、機能層３４の剥離時に支持層３５を第２の部分３５２で確実に破断させることができる。
【0141】
≪実施の形態３≫
＜電子デバイスの製造方法＞
実施の形態３の電子デバイスは、実施の形態１で説明した圧電デバイスである。但し、実施の形態２で説明した光電変換デバイスであってもよい。実施の形態３の電子デバイスの製造方法は、第１基板１０上の機能層１４を選択的に剥離して転写する点において、実施の形態１と異なる。
＜電子デバイスの製造方法＞
実施の形態３の電子デバイスは、実施の形態１で説明した圧電デバイスである。但し、実施の形態２で説明した光電変換デバイスであってもよい。実施の形態３の電子デバイスの製造方法は、第１基板１０上の機能層１４を選択的に剥離して転写する点において、実施の形態１と異なる。
【0142】
図１８は、実施の形態３の電子デバイスの製造方法を示すフローチャートである。図１９（Ａ）、（Ｂ）および（Ｃ）は、剥離層１１を除去する工程と、薄膜保持層１６に第３基板５０を接合する工程と、機能層１４を第１基板１０から剥離する工程とを概略的に示す断面図である。
【0143】
ステップＳ３０１～Ｓ３０５（図１８）は、実施の形態１のステップＳ１０１～Ｓ１０５（図１）と同様である。すなわち、図１９（Ａ）に示すように、支持層１５によって機能層１４が第１基板１０から離間した状態で支持される。また、機能層１４の表面１４ｆおよび支持層１５上には薄膜保持層１６が設けられる。
【0144】
ステップＳ３０６（図１８）では、転写部材として、凹凸形状を有する第３基板５０を用いる。第３基板５０は、第１基板１０側に向けて突出する凸部５１を有する。第３基板５０の隣り合う凸部５１の間隔は、第１基板１０上で隣り合う機能層１４の間隔よりも広い。
【0145】
図１９（Ａ）に示した例では、第３基板５０の凸部５１は、第１基板１０上の１つおきの機能層１４上の薄膜保持層１６に対向する。第３基板５０の隣り合う凸部５１の間には、凹部５２が形成される。
【0146】
第３基板５０を第１基板１０に接近させると、第１基板１０の機能層１４上の薄膜保持層１６のうち、第３基板５０の凸部５１に対向する薄膜保持層１６に凸部５１が接合される。第３基板５０と薄膜保持層１６との接合方法は、実施の形態１で説明した通りである。
【0147】
ステップＳ３０７（図１８）では、図１９（Ｃ）に示すように、第３基板５０に、第１基板１０から離間する方向に力を加える。第３基板５０の凸部５１に接合された薄膜保持層１６の下の機能層１４は、支持層１５の破断により、第１基板１０から分離される。
【0148】
一方、第３基板５０の凹部５２に対向する薄膜保持層１６とその下の機能層１４および支持層１５は、第１基板１０上に残る。すなわち、機能層１４の選択的な剥離、言い換えるとピックアップが行われる。
【0149】
図２０（Ａ）および（Ｂ）は、機能層１４、支持層１５および薄膜保持層１６を第２基板２０に転写する工程と、薄膜保持層１６を除去する工程とを概略的に示す断面図である。
【0150】
ステップＳ３０８（図１８）では、図２０（Ａ）に示すように、第３基板１８に接合された薄膜保持層１６に保持された機能層１４を、第２基板２０に接合する。第２基板２０の表面には、実施の形態１で説明した下部電極２１が形成されている。機能層１４と第２基板２０の下部電極２１とは、実施の形態１で説明したように分子間力で接合される。
【0151】
【0152】
ステップＳ３１０（図１８）では、実施の形態１のステップＳ１１０と同様に、第２基板２０上の機能層１４に引き出し配線４５等を形成する。これにより、圧電素子２およびこれを備えた圧電デバイスが形成される。また、第２基板２０に配線等を形成することにより、圧電モジュール２００（上述した図７（Ｂ）参照）が形成される。
【0153】
ステップＳ３１１（図１８）では、転写すべき機能層１４が第１基板１０上に残っているか否かを判断する。転写すべき機能層１４が第１基板１０上に残っていない場合には、処理を終了する。転写すべき機能層１４が第１基板１０上に残っている場合には、ステップＳ３１２に進む。
【0154】
図２１（Ａ）および（Ｂ）は、第１基板１０上に残っている機能層１４上の薄膜保持層１６に第３基板５０を接合する工程と、機能層１４を第１基板１０から剥離する工程とを概略的に示す断面図である。
【0155】
ステップＳ３１２（図１８）では、図２１（Ａ）に示すように、第３基板５０の凸部５１を、第１基板１０上に残っている機能層１４上の薄膜保持層１６に対向させ、機能層１４上の薄膜保持層１６と第３基板５０の凸部５１とを接合する。第３基板５０と薄膜保持層１６との接合方法は、ステップＳ３０６と同様である。
【0156】
なお、このステップＳ３１２では、ステップＳ３０６で使用した第３基板５０を再利用してもよい。この場合、第１基板１０に対する第３基板５０のアライメント位置をずらすことにより、ステップＳ３０６とは別の機能層１４上の薄膜保持層１６に凸部５１を接合することができる。
【0157】
ステップＳ３１３（図１８）では、図２１（Ｂ）に示すように、第３基板５０に、第１基板１０から離間する方向に力を加える。第３基板５０の凸部５１に接合された薄膜保持層１６の下の機能層１４は、支持層１５の破断により、第１基板１０から分離される。
【0158】
図２２（Ａ）および（Ｂ）は、機能層１４、支持層１５および薄膜保持層１６を第２基板６０に転写する工程と、薄膜保持層１６を除去する工程とを概略的に示す断面図である。
【0159】
ステップＳ３１４（図１８）では、図２３（Ａ）に示すように、第３基板１８に接合された薄膜保持層１６に保持された機能層１４を、別の第２基板６０に接合する。第２基板６０は、第２基板２０とは別の基板であるが、第２基板２０と同様に構成されている。
【0160】
第２基板６０の表面には、第２基板２０の下部電極２１と同様の下部電極６１が形成されている。機能層１４と第２基板６０の下部電極６１とは、実施の形態１で説明したように分子間力で接合される。
【0161】
【0162】
これにより、結晶性薄膜層１２と上部電極層１３と下部電極６１とを有する圧電素子６が形成される。また、第２基板６０と、結晶性薄膜層１２と、上部電極層１３と、下部電極６１とを有する電子デバイスとしての圧電デバイスが得られる。この圧電デバイスに配線等を施すことにより、次に説明する圧電モジュール６００が得られる。
【0163】
ステップＳ３１６（図１８）では、上記のステップＳ３１０と同様に、第２基板６０に引き出し配線６５等を形成する。
【0164】
図２３は、第２基板６０に配線等を形成する工程を概略的に示す平面図である。上部電極層１３と後述する横配線６２との間に、上部電極層１３の表面から結晶性薄膜層１２の側面に沿って延在する層間絶縁層６４を形成する。横配線６２は、行方向（図２３に示すＸ方向）に延在する配線層である。層間絶縁層６４上には、上部電極層１３の表面から横配線６２まで延在する引き出し配線６５が形成される。
【0165】
以上の工程により、第２基板６０と圧電素子６（結晶性薄膜層１２と上部電極層１３と下部電極６１を含む）と横配線６２と引き出し配線６５等を有する圧電モジュール６００が形成される。
【0166】
また、図２３に示したように、第２基板６０上に、例えば、センサ６７およびマイクロＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）６８等をさらに実装し、これらを横配線６２に接続してもよい。センサ６７およびマイクロＩＣ６８は、フリップチップボンディングによって実装することができる。あるいは、センサ６７およびマイクロＩＣ６８が結晶性薄膜で構成される場合には、上述した結晶性薄膜層１２と同様に、成長基板で成長させ、第２基板６０に接合してもよい。
【0167】
なお、ここでは、第１基板１０からの機能層１４の選択的な剥離（ピックアップ）と別基板への接合を２回行う場合について説明したが、３回以上行ってもよい。
【0168】
上述した点を除き、実施の形態３の電子デバイスの製造方法は、実施の形態１の電子デバイスの製造方法と同様である。
【0169】
＜実施の形態３の効果＞
以上説明したように、実施の形態３では、凹凸形状を有する転写部材としての第３基板５０を用いることにより、第１基板１０上の機能層１４を選択的に剥離して、第２基板２０に転写する。そのため、第１基板１０上で機能層１４を密に形成し、用途に合わせた配設ピッチで別の基板（第２基板２０、第２基板６０等）に転写することができる。そのため、高価な結晶性薄膜層１２の無駄をなくし、製造コストを低減することができる。
以上説明したように、実施の形態３では、凹凸形状を有する転写部材としての第３基板５０を用いることにより、第１基板１０上の機能層１４を選択的に剥離して、第２基板２０に転写する。そのため、第１基板１０上で機能層１４を密に形成し、用途に合わせた配設ピッチで別の基板（第２基板２０、第２基板６０等）に転写することができる。そのため、高価な結晶性薄膜層１２の無駄をなくし、製造コストを低減することができる。
【0170】
また、予め第１基板１０上の全ての機能層１４上に薄膜保持層１６が形成され、また全ての剥離層１１が除去されているため、ピックアップのたびに薄膜保持層１６の形成や剥離層１１の除去を行う必要がない。そのため、製造工程を短縮することができる。
【0171】
上記の実施の形態１～３では、電子デバイスの例として、圧電デバイスおよび光電変換デバイスについて説明したが、実施の形態１～３は、圧電デバイスおよび光電変換デバイスの製造方法に限らず、例えば、スイッチ素子、パワーデバイス等を含む種々の電子デバイスの製造方法に適用することができる。
【0172】
以上、望ましい実施の形態について具体的に説明したが、本開示は上記の実施の形態に限定されるものではなく、各種の改良または変形を行なうことができる。
【0173】
本開示は、圧電デバイス、光電変換デバイス、スイッチ素子、パワーデバイス等の電子デバイスの製造方法に適用することができる。
【0174】
以下に、本開示の諸態様を、付記としてまとめて記載する。
（付記１）
第１基板上に第１の層を介して形成された機能層の前記第１基板と反対側の第１の面から前記第１基板にかけて設けられ、前記機能層を前記第１基板に対して支持する支持層を形成する工程と、
前記支持層および前記機能層の前記第１の面の少なくとも一方に、薄膜保持層を形成する工程と、
前記第１の層を除去する工程と、
前記薄膜保持層の前記機能層と反対側の面に、転写部材を接合する工程と、
前記機能層、前記支持層および前記薄膜保持層を、前記第１基板から分離する工程と、
前記機能層、前記支持層および前記薄膜保持層を、前記第１基板とは別の第２基板に転写する工程と、
前記薄膜保持層を除去する工程と
を有する電子デバイスの製造方法。
（付記２）
前記薄膜保持層の厚さは、前記機能層の厚さよりも厚い
付記１に記載の電子デバイスの製造方法。
（付記３）
前記薄膜保持層のせん断強度は、前記機能層のせん断強度よりも高い
付記１または２に記載の電子デバイスの製造方法。
（付記４）
前記薄膜保持層の前記第１の面と平行な面における面積は、前記機能層の前記第１の面の面積よりも小さい
付記１から３までのいずれか１項に記載の電子デバイスの製造方法。
（付記５）
前記薄膜保持層を形成する工程では、
前記薄膜保持層を、前記機能層の前記第１の面と前記支持層との境界部分を覆うように形成する
付記１から４までのいずれか１項に記載の電子デバイスの製造方法。
（付記６）
前記支持層を形成する工程では、
前記支持層を、前記機能層の前記第１の面における中央領域以外の領域に形成する
付記１から５までのいずれか１項に記載の電子デバイスの製造方法。
（付記７）
前記支持層は、前記第１基板に接合された第１の部分と、前記機能層の側面と接合された第２の部分と、前記機能層の前記第１の面と接合された第３の部分とを有し、
前記第２の部分の厚さは、前記第１の部分の厚さよりも薄く、且つ前記第３の部分の厚さよりも薄い
付記１から５までのいずれか１項に記載の電子デバイスの製造方法。
（付記８）
前記薄膜保持層を除去する工程の後に、
前記機能層の一部および前記支持層を除去する工程
を有する
付記１から７までのいずれか１項に記載の電子デバイスの製造方法。
（付記９）
前記転写部材への接合工程では、
前記薄膜保持層に対向する側に凹凸を有する前記転写部材を用い、
前記第１基板上の複数の機能層のうち、少なくとも一つの機能層上の薄膜保持層に選択的に転写部材を接合する
付記１から８までのいずれか１項に記載の電子デバイスの製造方法。
（付記１０）
前記薄膜保持層を形成する工程では、
前記第１基板上の全ての機能層上に薄膜保持層を形成し、
前記第１の層を除去する工程では、
前記第１基板上の全ての機能層の下の第１の層を除去する
付記９に記載の電子デバイスの製造方法。
（付記１１）
前記電子デバイスは、圧電デバイスである
付記１から１０までのいずれか１項に記載の電子デバイスの製造方法。
（付記１２）
前記電子デバイスは、光電変換デバイスである
付記１から１０までのいずれか１項に記載の電子デバイスの製造方法。
（付記１）
第１基板上に第１の層を介して形成された機能層の前記第１基板と反対側の第１の面から前記第１基板にかけて設けられ、前記機能層を前記第１基板に対して支持する支持層を形成する工程と、
前記支持層および前記機能層の前記第１の面の少なくとも一方に、薄膜保持層を形成する工程と、
前記第１の層を除去する工程と、
前記薄膜保持層の前記機能層と反対側の面に、転写部材を接合する工程と、
前記機能層、前記支持層および前記薄膜保持層を、前記第１基板から分離する工程と、
前記機能層、前記支持層および前記薄膜保持層を、前記第１基板とは別の第２基板に転写する工程と、
前記薄膜保持層を除去する工程と
を有する電子デバイスの製造方法。
（付記２）
前記薄膜保持層の厚さは、前記機能層の厚さよりも厚い
付記１に記載の電子デバイスの製造方法。
（付記３）
前記薄膜保持層のせん断強度は、前記機能層のせん断強度よりも高い
付記１または２に記載の電子デバイスの製造方法。
（付記４）
前記薄膜保持層の前記第１の面と平行な面における面積は、前記機能層の前記第１の面の面積よりも小さい
付記１から３までのいずれか１項に記載の電子デバイスの製造方法。
（付記５）
前記薄膜保持層を形成する工程では、
前記薄膜保持層を、前記機能層の前記第１の面と前記支持層との境界部分を覆うように形成する
付記１から４までのいずれか１項に記載の電子デバイスの製造方法。
（付記６）
前記支持層を形成する工程では、
前記支持層を、前記機能層の前記第１の面における中央領域以外の領域に形成する
付記１から５までのいずれか１項に記載の電子デバイスの製造方法。
（付記７）
前記支持層は、前記第１基板に接合された第１の部分と、前記機能層の側面と接合された第２の部分と、前記機能層の前記第１の面と接合された第３の部分とを有し、
前記第２の部分の厚さは、前記第１の部分の厚さよりも薄く、且つ前記第３の部分の厚さよりも薄い
付記１から５までのいずれか１項に記載の電子デバイスの製造方法。
（付記８）
前記薄膜保持層を除去する工程の後に、
前記機能層の一部および前記支持層を除去する工程
を有する
付記１から７までのいずれか１項に記載の電子デバイスの製造方法。
（付記９）
前記転写部材への接合工程では、
前記薄膜保持層に対向する側に凹凸を有する前記転写部材を用い、
前記第１基板上の複数の機能層のうち、少なくとも一つの機能層上の薄膜保持層に選択的に転写部材を接合する
付記１から８までのいずれか１項に記載の電子デバイスの製造方法。
（付記１０）
前記薄膜保持層を形成する工程では、
前記第１基板上の全ての機能層上に薄膜保持層を形成し、
前記第１の層を除去する工程では、
前記第１基板上の全ての機能層の下の第１の層を除去する
付記９に記載の電子デバイスの製造方法。
（付記１１）
前記電子デバイスは、圧電デバイスである
付記１から１０までのいずれか１項に記載の電子デバイスの製造方法。
（付記１２）
前記電子デバイスは、光電変換デバイスである
付記１から１０までのいずれか１項に記載の電子デバイスの製造方法。
【符号の説明】
【0175】
２，６ 圧電素子、 ４ ＬＥＤ素子、 ６ 圧電素子、 １０ 第１基板、 １０ａ バッファ層、 １１ 剥離層、 １２ 結晶性薄膜層、 １３ 上部電極層、 １４ 機能層、 １４ｆ 表面、 １４ｒ 裏面、 １４ｓ 側面、 １５ 支持層、 １６ 薄膜保持層、 １７ 溝、 １８ 第３基板（転写部材）、 ２０ 第２基板、 ２１ 下部電極、 ２２ 横配線、 ２４ 層間絶縁層、 ２５ 引き出し配線、 ３０ 第１基板、 ３１ 剥離層、 ３２ 結晶性薄膜層、 ３３ 透明電極層、 ３３ａ 透明電極層、 ３４ 機能層、 ３４ａ 機能層、 ３４ｆ 表面、 ３４ｒ 裏面、 ３４ｓ 側面、 ３５ 支持層、 ３６ 薄膜保持層、 ３７ 溝、 ３８ 第３基板（転写部材）、 ４０ 第２基板、 ４１ 縦配線、 ４２ 横配線、 ４５ 引き出し配線、 ４７ 引き出し配線、 ５０ 第３基板、 ５１ 凸部、 ５２ 凹部、 ６０ 第２基板、 ６１ 下部電極、 ６２ 横配線、 ６５ 引き出し配線、 １５１ 第１の部分、 １５２ 第２の部分、 １５３ 第３の部分、 ２００，６００ 圧電モジュール、 ３００ 光電変換モジュール、 ３５１ 第１の部分、 ３５２ 第２の部分、 ３５３ 第３の部分。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】