ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024063548
(43)【公開日】2024-05-13
(54)【発明の名称】表示装置
(51)【国際特許分類】
G02F 1/1368 20060101AFI20240502BHJP
G02F 1/1343 20060101ALI20240502BHJP
G02F 1/1339 20060101ALI20240502BHJP
G09F 9/30 20060101ALI20240502BHJP
【ＦＩ】
G02F1/1368
G02F1/1343
G02F1/1339 500
G09F9/30 338
G09F9/30 348A
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022171597
(22)【出願日】2022-10-26
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000408
【氏名又は名称】弁理士法人高橋・林アンドパートナーズ
(72)【発明者】
【氏名】尾関 芳孝
【テーマコード（参考）】
2H092
2H189
2H192
5C094
【Ｆターム（参考）】
2H092GA21
2H092GA29
2H092HA04
2H092JA25
2H092JA26
2H092JA46
2H092JB31
2H092JB54
2H092JB56
2H092JB63
2H092KA08
2H189DA08
2H189DA31
2H189JA14
2H189LA10
2H192AA24
2H192BB13
2H192BB53
2H192BC33
2H192BC34
2H192CB02
2H192CB05
2H192CB37
2H192CB42
2H192CC73
2H192CC75
2H192DA72
2H192EA04
2H192EA62
2H192JA32
5C094AA09
5C094BA03
5C094BA43
5C094DA13
5C094DA15
5C094DB01
5C094EA05
5C094EA10
5C094JA01
5C094JA08
(57)【要約】
【課題】表示装置において、高精細化された画素におけるクロストークを低減する。
【解決手段】表示装置は、第１基板の上に、第１方向及び第１方向と交差する第２方向に沿って配置された複数の画素を有し、複数の画素の各々は、トランジスタと、トランジスタよりも上層に設けられ、トランジスタと接続される第１配線と、第１配線よりも上層に設けられ、トランジスタと接続される第１透明導電層と、第１透明導電層の上に設けられ、コンタクトホールが設けられた第１絶縁層と、第１絶縁層の上に設けられ、コンタクトホールを介して第１透明導電層と接続される第２透明導電層と、を有し、第１絶縁層は、第１透明導電層と重なる領域に凹部を有し、凹部の底部にコンタクトホールが設けられる。
【選択図】図１
【解決手段】表示装置は、第１基板の上に、第１方向及び第１方向と交差する第２方向に沿って配置された複数の画素を有し、複数の画素の各々は、トランジスタと、トランジスタよりも上層に設けられ、トランジスタと接続される第１配線と、第１配線よりも上層に設けられ、トランジスタと接続される第１透明導電層と、第１透明導電層の上に設けられ、コンタクトホールが設けられた第１絶縁層と、第１絶縁層の上に設けられ、コンタクトホールを介して第１透明導電層と接続される第２透明導電層と、を有し、第１絶縁層は、第１透明導電層と重なる領域に凹部を有し、凹部の底部にコンタクトホールが設けられる。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１基板の上に、第１方向及び前記第１方向と交差する第２方向に沿って配置された複数の画素を有し、
前記複数の画素の各々は、
トランジスタと、
前記トランジスタよりも上層に設けられ、前記トランジスタと接続される第１配線と、
前記第１配線よりも上層に設けられ、前記トランジスタと接続される第１透明導電層と、
前記第１透明導電層の上に設けられ、コンタクトホールが設けられた第１絶縁層と、
前記第１絶縁層の上に設けられ、前記コンタクトホールを介して前記第１透明導電層と接続される第２透明導電層と、を有し、
前記第１絶縁層は、前記第１透明導電層と重なる領域に凹部を有し、前記凹部の底部に前記コンタクトホールが設けられる、表示装置。
前記複数の画素の各々は、
トランジスタと、
前記トランジスタよりも上層に設けられ、前記トランジスタと接続される第１配線と、
前記第１配線よりも上層に設けられ、前記トランジスタと接続される第１透明導電層と、
前記第１透明導電層の上に設けられ、コンタクトホールが設けられた第１絶縁層と、
前記第１絶縁層の上に設けられ、前記コンタクトホールを介して前記第１透明導電層と接続される第２透明導電層と、を有し、
前記第１絶縁層は、前記第１透明導電層と重なる領域に凹部を有し、前記凹部の底部に前記コンタクトホールが設けられる、表示装置。
【請求項2】
平面視において、前記第２方向に隣接する２つの画素の第１配線の間隔は、４μｍ以上８μｍ以下であり、
前記第１透明導電層と前記第２透明導電層とが接触する面積は、前記第１配線の間隔に対して４０％以上である、請求項１に記載の表示装置。
前記第１透明導電層と前記第２透明導電層とが接触する面積は、前記第１配線の間隔に対して４０％以上である、請求項１に記載の表示装置。
【請求項3】
前記第１絶縁層の前記凹部における膜厚は、前記凹部が設けられていない前記第１絶縁層の膜厚に対して７０％以上７５％以下である、請求項１に記載の表示装置。
【請求項4】
前記第２透明導電層よりも上層に設けられた共通補助電極と、
前記共通補助電極よりも上層に設けられた第３透明導電層と、をさらに有し、
前記凹部は、前記共通補助電極と重畳する、請求項１に記載の表示装置。
前記共通補助電極よりも上層に設けられた第３透明導電層と、をさらに有し、
前記凹部は、前記共通補助電極と重畳する、請求項１に記載の表示装置。
【請求項5】
前記コンタクトホールに充填された充填部材をさらに有し、
前記充填部材は、前記第３透明導電層の上面よりも突出した突出部を有する、請求項４に記載の表示装置。
前記充填部材は、前記第３透明導電層の上面よりも突出した突出部を有する、請求項４に記載の表示装置。
【請求項6】
第１基板の上に、第１方向及び前記第１方向と交差する第２方向に沿って配置された複数の画素を有し、
前記複数の画素の各々は、
トランジスタと、
前記トランジスタよりも上層に設けられ、前記トランジスタと接続される第１配線と、
前記第１配線よりも上層に設けられ、前記トランジスタと接続される第１透明導電層と、
前記第１透明導電層の上に設けられ、コンタクトホールを有する第１絶縁層と、
前記第１絶縁層の上に設けられ、前記コンタクトホールを介して前記第１透明導電層と接続される第２透明導電層と、を有し、
前記第１絶縁層は、前記第２方向に並んで配置された複数の画素に亘って延在する凹部を有し、前記第１透明導電層と重なる前記凹部の底部に前記コンタクトホールが設けられる、表示装置。
前記複数の画素の各々は、
トランジスタと、
前記トランジスタよりも上層に設けられ、前記トランジスタと接続される第１配線と、
前記第１配線よりも上層に設けられ、前記トランジスタと接続される第１透明導電層と、
前記第１透明導電層の上に設けられ、コンタクトホールを有する第１絶縁層と、
前記第１絶縁層の上に設けられ、前記コンタクトホールを介して前記第１透明導電層と接続される第２透明導電層と、を有し、
前記第１絶縁層は、前記第２方向に並んで配置された複数の画素に亘って延在する凹部を有し、前記第１透明導電層と重なる前記凹部の底部に前記コンタクトホールが設けられる、表示装置。
【請求項7】
平面視において、前記第２方向に隣接する２つの画素の第１配線の間隔は、４μｍ以上８μｍ以下であり、
前記第１透明導電層と前記第２透明導電層とが接触する面積は、前記第１配線の間隔に対して４０％以上である、請求項６に記載の表示装置。
前記第１透明導電層と前記第２透明導電層とが接触する面積は、前記第１配線の間隔に対して４０％以上である、請求項６に記載の表示装置。
【請求項8】
前記第１絶縁層の前記凹部までの膜厚は、前記凹部が設けられていない前記第１絶縁層の膜厚に対して７０％以上７５％以下である、請求項６に記載の表示装置。
【請求項9】
前記第２透明導電層よりも上層に設けられた共通補助電極と、
前記共通補助電極よりも上層に設けられた第３透明導電層と、をさらに有し、
前記凹部は、前記共通補助電極と重畳する、請求項６に記載の表示装置。
前記共通補助電極よりも上層に設けられた第３透明導電層と、をさらに有し、
前記凹部は、前記共通補助電極と重畳する、請求項６に記載の表示装置。
【請求項10】
前記コンタクトホールに充填された充填部材をさらに有し、
前記充填部材は、前記第３透明導電層の上面よりも突出した突出部を有する、請求項９に記載の表示装置。
前記充填部材は、前記第３透明導電層の上面よりも突出した突出部を有する、請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一実施形態は、表示装置に関する。特に、本発明の一実施形態は、酸化物半導体を含むトランジスタが用いられた表示装置に関する。また、本発明の一実施形態は、表示装置のアレイ基板に関する。
【背景技術】
【0002】
最近、アモルファスシリコン、低温ポリシリコン、および単結晶シリコンに替わり、酸化物半導体をチャネルに用いたトランジスタの開発が進められている（例えば、特許文献１、２参照）。酸化物半導体がチャネルに用いられたトランジスタは、アモルファスシリコンがチャネルに用いられたトランジスタと同様に、単純な構造かつ低温プロセスで形成される。酸化物半導体をチャネルに用いたトランジスタは、アモルファスシリコンをチャネルに用いたトランジスタよりも高い移動度を有し、オフ電流が非常に低いことが知られている。
【0003】
表示装置として、例えば、ＩＰＳ方式の液晶表示装置が知られている（特許文献３）。トランジスタのソース電極は、有機パッシベーション膜及び層間絶縁膜に設けられた開口を介して、画素電極と接続されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１４－１４６８１９号公報
【特許文献2】特開２０１５－１５９３１５号公報
【特許文献3】特開２０１５－０８７６００号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
表示装置の画素サイズ縮小化に伴って画素電極と信号線との距離が短くなり、画素電極は信号線による容量カップリングの影響を受けやすくなる。そのため、信号線の電位によって画素電極の電位が変化するクロストークの影響が顕在化する。
【0006】
本発明の一実施形態は、表示装置において、高精細化された画素におけるクロストークを低減することを目的の一つとする。
【課題を解決するための手段】
【0007】
本発明の一実施形態に係る表示装置は、第１基板の上に、第１方向及び第１方向と交差する第２方向に沿って配置された複数の画素を有し、複数の画素の各々は、トランジスタと、トランジスタよりも上層に設けられ、トランジスタと接続される第１配線と、第１配線よりも上層に設けられ、トランジスタと接続される第１透明導電層と、第１透明導電層の上に設けられ、コンタクトホールが設けられた第１絶縁層と、第１絶縁層の上に設けられ、コンタクトホールを介して第１透明導電層と接続される第２透明導電層と、を有し、第１絶縁層は、第１透明導電層と重なる領域に凹部を有し、凹部の底部にコンタクトホールが設けられる。
【0008】
本発明の一実施形態に係る表示装置は、第１基板の上に、第１方向及び第１方向と交差する第２方向に沿って配置された複数の画素を有し、複数の画素の各々は、トランジスタと、トランジスタよりも上層に設けられ、トランジスタと接続される第１配線と、第１配線よりも上層に設けられ、トランジスタと接続される第１透明導電層と、第１透明導電層の上に設けられ、コンタクトホールを有する第１絶縁層と、第１絶縁層の上に設けられ、コンタクトホールを介して第１透明導電層と接続される第２透明導電層と、を有し、第１絶縁層は、第２方向に並んで配置された複数の画素に亘って延在する凹部を有し、第１透明導電層と重なる凹部の底部にコンタクトホールが設けられる。
【図面の簡単な説明】
【0009】
【図1】本発明の一実施形態に係る表示装置の概要を示す平面図である。
【図2】本発明の一実施形態に係る表示装置の回路構成を示すブロック図である。
【図3】本発明の一実施形態に係る表示装置の画素の画素回路を示す回路図である。
【図4】本発明の一実施形態に係る表示装置の構成を示す断面図である。
【図5】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図6】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図9】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図10】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図11】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図12】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図13】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図14】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図15】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図16】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図17】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図18】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図19】本発明の一実施形態に係る表示装置において、各層のレイアウトを説明する平面図である。
【図20】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図23】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【図24】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【図25】本発明の一実施形態に係る表示装置の製造方法を示す断面図である。
【図26】本発明の一実施形態に係る表示装置の構成を示す平面図である。
【図30】比較例の表示装置の断面図である。
【図31】比較例の表示装置の断面図である。
【発明を実施するための形態】
【0010】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、膜厚、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定しない。本明細書と各図において、既出の図に関して前述した構成と同様の構成には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。
【0011】
本発明の各実施の形態において、基板から酸化物半導体層に向かう方向を上または上方という。逆に、酸化物半導体層から基板に向かう方向を下または下方という。このように、説明の便宜上、上方または下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と異なる向きに配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方または下方は、複数の層が積層された構造における積層順を意味するものであり、トランジスタの上方の画素電極と表現する場合、平面視でトランジスタと画素電極とが重畳しない位置関係であってもよい。一方、トランジスタの鉛直上方の画素電極と表現する場合は、平面視でトランジスタと画素電極とが重畳する位置関係を意味する。
【0012】
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、または表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置を例示して説明するが、本実施形態における構造は、上述した他の電気光学層を含む表示装置へ適用することができる。
【0013】
本明細書において「αはＡ、ＢまたはＣを含む」、「αはＡ、ＢおよびＣのいずれかを含む」、「αはＡ、ＢおよびＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
【0014】
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
【0015】
［第１実施形態］
［１．表示装置１０の概要］
図１～図３を参照して、本発明の一実施形態に係る表示装置１０の概要について説明する。図１は、本発明の一実施形態に係る表示装置１０の概要を示す平面図である。図１に示すように、表示装置１０は、アレイ基板３００、シール部４００、対向基板５００、フレキシブルプリント回路基板６００（ＦＰＣ６００）、およびＩＣチップ７００を有する。アレイ基板３００および対向基板５００はシール部４００によって貼り合わせられている。シール部４００に囲まれた液晶領域２２には、複数の画素ＰＩＸが、Ｄ１方向（行方向）およびＤ１方向と交差するＤ２方向（列方向）に沿ってマトリクス状に配置されている。複数の画素ＰＩＸは、対向基板に設けられるカラーフィルタに応じた赤色画素Ｒ、緑色画素Ｇ、および青色画素Ｂを含む。Ｄ１方向とＤ２方向とは、直交していてもよい。図１では図示しないが、アレイ基板３００の表面に対して垂直な方向をＤ３方向として説明する。液晶領域２２は、後述する液晶素子ＬＥと平面視で重畳する領域である。なお、以下では、液晶領域２２のうち、複数の画素を含む領域を画像表示領域２３という場合がある。
［１．表示装置１０の概要］
図１～図３を参照して、本発明の一実施形態に係る表示装置１０の概要について説明する。図１は、本発明の一実施形態に係る表示装置１０の概要を示す平面図である。図１に示すように、表示装置１０は、アレイ基板３００、シール部４００、対向基板５００、フレキシブルプリント回路基板６００（ＦＰＣ６００）、およびＩＣチップ７００を有する。アレイ基板３００および対向基板５００はシール部４００によって貼り合わせられている。シール部４００に囲まれた液晶領域２２には、複数の画素ＰＩＸが、Ｄ１方向（行方向）およびＤ１方向と交差するＤ２方向（列方向）に沿ってマトリクス状に配置されている。複数の画素ＰＩＸは、対向基板に設けられるカラーフィルタに応じた赤色画素Ｒ、緑色画素Ｇ、および青色画素Ｂを含む。Ｄ１方向とＤ２方向とは、直交していてもよい。図１では図示しないが、アレイ基板３００の表面に対して垂直な方向をＤ３方向として説明する。液晶領域２２は、後述する液晶素子ＬＥと平面視で重畳する領域である。なお、以下では、液晶領域２２のうち、複数の画素を含む領域を画像表示領域２３という場合がある。
【0016】
また、表示装置１０は、アレイ基板３００の背部にバックライトユニットを有し、バックライトユニットからの出射光が画像表示領域２３を透過するときに、各画素ＰＩＸにおいて透過光が変調されることで画像が表示される。
【0017】
シール部４００が設けられたシール領域２４は、液晶領域２２の周囲の領域である。ＦＰＣ６００は端子領域２６に取り付けられている。端子領域２６はアレイ基板３００が対向基板５００に重畳しない領域に設けられており、シール領域２４の外側に設けられている。なお、シール領域２４の外側とは、シール部４００が設けられた領域およびシール部４００によって囲まれた領域の外側を意味する。ＩＣチップ７００はＦＰＣ６００上に設けられている。ＩＣチップ７００は各画素ＰＩＸの画素回路を駆動させるための信号を供給する。なお、以下では、シール領域２４、シール領域２４の外側および端子領域２６をまとめて額縁領域という場合がある。ＩＣチップ７００は当該額縁領域に搭載されていてもよい。
【0018】
［２．表示装置１０の回路構成］
図２は、本発明の一実施形態に係る表示装置１０の回路構成を示すブロック図である。図２に示すように、画素ＰＩＸが配置された液晶領域２２に対してＤ１方向に沿うようにソースドライバ回路ＳＤが設けられており、液晶領域２２に対してＤ２方向に沿うようにゲートドライバ回路ＧＤ－１、ＧＤ－２が設けられている。ソースドライバ回路ＳＤおよびゲートドライバ回路ＧＤ－１、ＧＤ－２は、上記のシール領域２４に設けられている。ただし、ソースドライバ回路ＳＤおよびゲートドライバ回路ＧＤ－１、ＧＤ－２が設けられる領域はシール領域２４に限定されず、画素ＰＩＸの画素回路が設けられた領域の外側であれば、どの領域でもよい。なお、ＩＣチップ７００内にソースドライバ回路を設ける構成も採用可能である。
図２は、本発明の一実施形態に係る表示装置１０の回路構成を示すブロック図である。図２に示すように、画素ＰＩＸが配置された液晶領域２２に対してＤ１方向に沿うようにソースドライバ回路ＳＤが設けられており、液晶領域２２に対してＤ２方向に沿うようにゲートドライバ回路ＧＤ－１、ＧＤ－２が設けられている。ソースドライバ回路ＳＤおよびゲートドライバ回路ＧＤ－１、ＧＤ－２は、上記のシール領域２４に設けられている。ただし、ソースドライバ回路ＳＤおよびゲートドライバ回路ＧＤ－１、ＧＤ－２が設けられる領域はシール領域２４に限定されず、画素ＰＩＸの画素回路が設けられた領域の外側であれば、どの領域でもよい。なお、ＩＣチップ７００内にソースドライバ回路を設ける構成も採用可能である。
【0019】
ソースドライバ回路ＳＤからソース配線３２１がＤ２方向に延在しており、Ｄ２方向に配列された複数の画素ＰＩＸの画素回路に接続されている。ゲートドライバ回路ＧＤ－１又はゲートドライバ回路ＧＤ－２からゲート配線３３１がＤ１方向に延在しており、Ｄ１方向に配列された複数の画素ＰＩＸの画素回路に接続されている。
【0020】
端子領域２６には端子部３３３が設けられている。端子部３３３とソースドライバ回路ＳＤとは接続配線３４１で接続されている。同様に、端子部３３３とゲートドライバ回路ＧＤ－１、ＧＤ－２とは接続配線３４１で接続されている。ＦＰＣ６００が端子部３３３に接続されることで、ＦＰＣ６００が接続された外部機器と表示装置２０とが接続され、外部機器からの信号によって表示装置１０に設けられた各画素ＰＩＸに含まれる画素回路が駆動する。
【0021】
［３．表示装置１０の画素ＰＩＸの画素回路］
図３は、本発明の一実施形態に係る表示装置１０の画素ＰＩＸの画素回路を示す回路図である。図３に示すように、画素回路はトランジスタ８００、保持容量８９０、および液晶素子ＬＥなどの素子を含む。詳細は後述するが、液晶素子ＬＥの一方の電極は画素電極ＰＴＣＯであり、他方の電極は共通電極ＣＴＣＯである。そして、保持容量８９０の一方の電極は画素電極ＰＴＣＯが兼ねており、他方の電極は共通電極ＣＴＣＯが兼ねている。トランジスタ８００は第１ゲート電極８１０、第１ソース電極８３０、および第１ドレイン電極８４０を有する。第１ゲート電極８１０はゲート配線３３１に接続されている。第１ソース電極８３０はソース配線３２１に接続されている。第１ドレイン電極８４０は保持容量８９０および液晶素子ＬＥに接続されている。なお、本実施形態では、説明の便宜上、８３０Ｂをソース電極といい、８４０Ｂをドレイン電極というが、各々の電極は、ソースとしての機能とドレインとしての機能とが入れ替わってもよい。
図３は、本発明の一実施形態に係る表示装置１０の画素ＰＩＸの画素回路を示す回路図である。図３に示すように、画素回路はトランジスタ８００、保持容量８９０、および液晶素子ＬＥなどの素子を含む。詳細は後述するが、液晶素子ＬＥの一方の電極は画素電極ＰＴＣＯであり、他方の電極は共通電極ＣＴＣＯである。そして、保持容量８９０の一方の電極は画素電極ＰＴＣＯが兼ねており、他方の電極は共通電極ＣＴＣＯが兼ねている。トランジスタ８００は第１ゲート電極８１０、第１ソース電極８３０、および第１ドレイン電極８４０を有する。第１ゲート電極８１０はゲート配線３３１に接続されている。第１ソース電極８３０はソース配線３２１に接続されている。第１ドレイン電極８４０は保持容量８９０および液晶素子ＬＥに接続されている。なお、本実施形態では、説明の便宜上、８３０Ｂをソース電極といい、８４０Ｂをドレイン電極というが、各々の電極は、ソースとしての機能とドレインとしての機能とが入れ替わってもよい。
【0022】
［４．表示装置１０の構成］
図４～図１９を参照して、本発明の一実施形態に係る表示装置１０の構成の詳細について説明する。図４は、本発明の一実施形態に係る表示装置１０の構成を示す断面図である。図５及び図６は、本発明の一実施形態に係る表示装置１０の構成を示す平面図である。図７は、図５及び図６に示す表示装置１０のＡ１－Ａ２線における断面図である。図８は、図５及び図６に示す表示装置１０のＢ１－Ｂ２線における断面図である。図９は、表示領域と額縁領域との境界における平面図である。図１０～図１９は、本発明の一実施形態に係る表示装置１０において、各層のレイアウトを説明する平面図である。なお、図４の断面図は、表示装置１０の層構造を説明するための断面図であり、周辺回路と画素回路が隣接して示されているが、実際には画素回路は画像表示領域内に、周辺回路は画像表示領域外の額縁領域に設けられており、これらの回路同士が離間して設けられていることは言うまでもない。また、特に、図４の中の画素回路においては、画素中のコンタクトホール周辺部を中心に示されており、表示に寄与する透光領域（開口領域）については一部のみが示されている。
図４～図１９を参照して、本発明の一実施形態に係る表示装置１０の構成の詳細について説明する。図４は、本発明の一実施形態に係る表示装置１０の構成を示す断面図である。図５及び図６は、本発明の一実施形態に係る表示装置１０の構成を示す平面図である。図７は、図５及び図６に示す表示装置１０のＡ１－Ａ２線における断面図である。図８は、図５及び図６に示す表示装置１０のＢ１－Ｂ２線における断面図である。図９は、表示領域と額縁領域との境界における平面図である。図１０～図１９は、本発明の一実施形態に係る表示装置１０において、各層のレイアウトを説明する平面図である。なお、図４の断面図は、表示装置１０の層構造を説明するための断面図であり、周辺回路と画素回路が隣接して示されているが、実際には画素回路は画像表示領域内に、周辺回路は画像表示領域外の額縁領域に設けられており、これらの回路同士が離間して設けられていることは言うまでもない。また、特に、図４の中の画素回路においては、画素中のコンタクトホール周辺部を中心に示されており、表示に寄与する透光領域（開口領域）については一部のみが示されている。
【0023】
図４に示すように、表示装置１０は、基板ＳＵＢ、トランジスタＴｒ１、トランジスタＴｒ２、配線Ｗ、接続電極ＺＴＣＯ、画素電極ＰＴＣＯ、共通補助電極ＣＭＴＬ、および共通電極ＣＴＣＯを有する。ＴＣＯはＴｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ（透明導電性酸化物）の略称である。トランジスタＴｒ１は表示装置１０の画素ＰＩＸの画素回路に含まれるトランジスタである。トランジスタＴｒ２はソースドライバ回路ＳＤまたはゲートドライバ回路ＧＤ－１、ＧＤ－２などの周辺回路に含まれるトランジスタである。
【0024】
［５．トランジスタＴｒ１の構成］
トランジスタＴｒ１（トランジスタ８００）は、酸化物半導体層ＯＳ、ゲート絶縁層ＧＩ１、およびゲート電極ＧＬ１（第１ゲート電極８１０）を有する。ゲート電極ＧＬ１は酸化物半導体層ＯＳに対向する。なお、ゲート配線３３１の一部がゲート電極ＧＬ１として機能する。ゲート絶縁層ＧＩ１は酸化物半導体層ＯＳとゲート電極ＧＬ１との間に設けられている。本実施形態では、ゲート電極ＧＬ１よりも基板ＳＵＢ側に酸化物半導体層ＯＳが設けられたトップゲート型トランジスタが例示されているが、ゲート電極ＧＬ１と酸化物半導体層ＯＳとの位置関係が逆であるボトムゲート型トランジスタが用いられてもよい。
トランジスタＴｒ１（トランジスタ８００）は、酸化物半導体層ＯＳ、ゲート絶縁層ＧＩ１、およびゲート電極ＧＬ１（第１ゲート電極８１０）を有する。ゲート電極ＧＬ１は酸化物半導体層ＯＳに対向する。なお、ゲート配線３３１の一部がゲート電極ＧＬ１として機能する。ゲート絶縁層ＧＩ１は酸化物半導体層ＯＳとゲート電極ＧＬ１との間に設けられている。本実施形態では、ゲート電極ＧＬ１よりも基板ＳＵＢ側に酸化物半導体層ＯＳが設けられたトップゲート型トランジスタが例示されているが、ゲート電極ＧＬ１と酸化物半導体層ＯＳとの位置関係が逆であるボトムゲート型トランジスタが用いられてもよい。
【0025】
酸化物半導体層ＯＳは、酸化物半導体領域ＯＳ１、ＯＳ２を含む。酸化物半導体領域ＯＳ１は、平面視でゲート電極ＧＬ１と重畳する領域の酸化物半導体層である。酸化物半導体領域ＯＳ１は、半導体として機能し、ゲート電極ＧＬ１に供給される電圧に応じて導通状態と非導通状態とに切り替えられる。つまり、酸化物半導体領域ＯＳ１はトランジスタＴｒ１のチャネルとして機能する。酸化物半導体領域ＯＳ２は導電体として機能する。
【0026】
ゲート電極ＧＬ１の上に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に配線Ｗ１（ソース配線３２１）が設けられている。配線Ｗ１は、絶縁層ＩＬ２およびゲート絶縁層ＧＩ１に設けられたコンタクトホールＷＣＯＮを介して酸化物半導体領域ＯＳ２に接続されている。配線Ｗ１には、画素の階調に関連するデータ信号が伝達される。絶縁層ＩＬ２および配線Ｗ１の上に絶縁層ＩＬ３が設けられている。絶縁層ＩＬ３の上に接続電極ＺＴＣＯ（ドレイン電極８４０）が設けられている。接続電極ＺＴＣＯは、絶縁層ＩＬ３、ＩＬ２、およびゲート絶縁層ＧＩ１に設けられたコンタクトホールＺＣＯＮを介して酸化物半導体領域ＯＳ２に接続されている。接続電極ＺＴＣＯはコンタクトホールＺＣＯＮの底部において酸化物半導体領域ＯＳ２と接している。接続電極ＺＴＣＯは、透明導電層である。
【0027】
接続電極ＺＴＣＯ（第１透明導電層ともいう）と酸化物半導体領域ＯＳ２とが接する領域を第１コンタクト領域ＣＯＮ１という。詳細は後述するが、接続電極ＺＴＣＯは、平面視でゲート電極ＧＬ１および配線Ｗ１とは重畳しない第１コンタクト領域ＣＯＮ１において酸化物半導体領域ＯＳ２と接する。平面視で第１コンタクト領域ＣＯＮ１は画素の表示領域に含まれる。
【0028】
例えば、ＩＴＯ層などの透明導電層をシリコン層などの半導体層に接するように形成すると、ＩＴＯ成膜時のプロセスガスや酸素イオンによって半導体層の表面が酸化する。半導体層の表面に形成された酸化層は高抵抗であるため、半導体層と透明導電層との間の接触抵抗が高くなる。その結果、半導体層と透明電極層との電気的接触に不良が生じる。一方、上記の透明導電層を酸化物半導体層に接するように形成しても、酸化物半導体層の表面に上記のような高抵抗な酸化層は形成されない。そのため、酸化物半導体層と透明導電層との間の電気的接触に不良は生じない。
【0029】
接続電極ＺＴＣＯの上に絶縁層ＩＬ４が設けられている。絶縁層ＩＬ４は、絶縁層ＩＬ４よりも下層に設けられた構造体によって形成された段差を緩和する。絶縁層ＩＬ４を平坦化膜という場合がある。絶縁層ＩＬ４の上に画素電極ＰＴＣＯ（第２透明導電層ともいう）が設けられている。
【0030】
画素電極ＰＴＣＯは絶縁層ＩＬ４に設けられたコンタクトホールＰＣＯＮを介して接続電極ＺＴＣＯに接続されている。接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接する領域をコンタクト領域ＣＯＮ２という。平面視でコンタクト領域ＣＯＮ２はゲート電極ＧＬ１と重畳する。画素電極ＰＴＣＯは、透明導電層である。
【0031】
図４に示すように、絶縁層ＩＬ４は、接続電極ＺＴＣＯと重なる領域に凹部ＲＥＣを有する。つまり、絶縁層ＩＬ４は、表面が窪んでいる領域を有する。凹部ＲＥＣの底部に、コンタクトホールＰＣＯＮが設けられている。本実施形態では、凹部ＲＥＣとコンタクトホールＰＣＯＮとを区別して説明するが、絶縁層ＩＬ４は、段差があるコンタクトホールＰＣＯＮを有しているともいえる。具体的には、絶縁層ＩＬ４は、上段と下段とを有するコンタクトホールＰＣＯＮを有している。コンタクトホールＰＣＯＮの上段は開口の面積が広く、下段は開口の面積が狭い。凹部ＲＥＣ及びコンタクトホールＰＣＯＮについては、後に詳細に説明する。
【0032】
画素電極ＰＴＣＯ及び絶縁層ＩＬ４の上に絶縁層ＩＬ５が設けられている。絶縁層ＩＬ５は、コンタクトホールＰＣＯＮの内部において、コンタクトホールＰＣＯＮの側面と、画素電極ＰＴＣＯの上にも設けられている。絶縁層ＩＬ５の上に設けられ、コンタクトホールＰＣＯＮの内部を充填するように充填部材ＦＭが設けられている。充填部材ＦＭが設けられている領域において、充填部材ＦＭは、絶縁層ＩＬ４の上に設けられた画素電極ＰＴＣＯの上面よりも突出した突出部を有している。突出部は、スペーサＳＰとして機能する。なお、充填部材ＦＭのうち、絶縁層ＩＬ４の上に設けられた画素電極ＰＴＣＯの上面又は絶縁層ＩＬ４の上に設けられた絶縁層ＩＬ５の上面と略一致する部分を、充填部ＦＰともいう。
【0033】
スペーサＳＰは一部の画素に対して設けられている。例えば、スペーサＳＰは、赤色画素、緑色画素、および青色画素のいずれか１つの画素に対して設けられていてもよい。但し、スペーサＳＰは全ての画素に設けられていてもよい。スペーサＳＰの高さは、セルギャップの半分の高さである。対向基板にもスペーサが設けられており、対向基板のスペーサと上記のスペーサＳＰとは平面視で重畳する。なお、スペーサＳＰの高さをセルギャップ相当とする構成も適用することができる。なお、スペーサＳＰの詳細な構成については、後に詳述する。
【0034】
図４に示すように、絶縁層ＩＬ５及びスペーサＳＰの上に共通補助電極ＣＭＴＬおよび共通電極ＣＴＣＯ（第３透明導電層ともいう）が設けられている。共通電極ＣＴＣＯは、共通補助電極ＣＭＴＬに接して設けられている。画素電極ＰＴＣＯと、絶縁層ＩＬ５、及び共通電極ＣＴＣＯにより、保持容量８９０が構成される。また、共通補助電極ＣＭＴＬは、充填部材ＦＭに接して設けられている。共通補助電極ＣＭＴＬと共通電極ＣＴＣＯとは、それぞれ異なる平面パターンを有する。共通補助電極ＣＭＴＬは金属層である。共通電極ＣＴＣＯは透明導電層である。共通補助電極ＣＭＴＬの電気抵抗は共通電極ＣＴＣＯの電気抵抗よりも低抵抗である。また、共通補助電極ＣＭＴＬは遮光層としても機能する。例えば、共通補助電極ＣＭＴＬが隣接する画素からの光を遮光することで、混色の発生が抑制される。平面視で、第２コンタクト領域ＣＯＮ２及び凹部ＲＥＣは、共通補助電極ＣＭＴＬと重畳する。本実施形態では、共通補助電極ＣＭＴＬの上に共通電極ＣＴＣＯが設けられる構成について示すが、共通電極ＣＴＣＯの上に共通補助電極ＣＭＴＬが設けられる構成であってもよい。
【0035】
トランジスタＴｒ１と基板ＳＵＢとの間に遮光層ＬＳが設けられている。本実施形態では、遮光層ＬＳとして、遮光層ＬＳ１、ＬＳ２が設けられている。ただし、遮光層ＬＳは遮光層ＬＳ１のみまたはＬＳ２のみで形成されていてもよい。平面視で、遮光層ＬＳは、ゲート電極ＧＬ１と酸化物半導体層ＯＳとが重畳する領域に設けられている。つまり、平面視で、遮光層ＬＳは酸化物半導体領域ＯＳ１と重畳する領域に設けられている。遮光層ＬＳは、基板ＳＵＢ側から入射した光が酸化物半導体領域ＯＳ１に到達することを抑制する。遮光層ＬＳとして導電層が用いられる場合、遮光層ＬＳに電圧を印加して酸化物半導体領域ＯＳ１を制御してもよい。遮光層ＬＳに電圧が印加される場合、遮光層ＬＳとゲート電極ＧＬ１とは、額縁領域で接続されていてもよい。平面視で、第１コンタクト領域ＣＯＮ１は遮光層ＬＳと重畳しない領域に設けられている。また、平面視で、第２コンタクト領域ＣＯＮ２及び凹部ＲＥＣは遮光層ＬＳと重畳する領域に設けられる。
【0036】
［６．トランジスタＴｒ２の構成］
トランジスタＴｒ２は、ｐ型のトランジスタＴｒ２－１およびｎ型のトランジスタＴｒ２－２を有する。
トランジスタＴｒ２は、ｐ型のトランジスタＴｒ２－１およびｎ型のトランジスタＴｒ２－２を有する。
【0037】
ｐ型のトランジスタＴｒ２－１およびｎ型のトランジスタＴｒ２－２は、いずれもゲート電極ＧＬ２、ゲート絶縁層ＧＩ２、および半導体層Ｓを有する。ゲート電極ＧＬ２は半導体層Ｓに対向する。ゲート絶縁層ＧＩ２は半導体層Ｓとゲート電極ＧＬ２との間に設けられている。本実施形態では、半導体層Ｓよりも基板ＳＵＢ側にゲート電極ＧＬ２が設けられたボトムゲート型トランジスタが例示されているが、半導体層Ｓとゲート電極ＧＬ２との位置関係が逆であるトップゲート型トランジスタが用いられてもよい。
【0038】
ｐ型のトランジスタＴｒ２－１の半導体層Ｓは、半導体領域Ｓ１、Ｓ２を含む。ｎ型のトランジスタＴｒ２－２の半導体層Ｓは、半導体領域Ｓ１、Ｓ２、Ｓ３を含む。半導体領域Ｓ１は、平面視でゲート電極ＧＬ２と重畳する領域の半導体領域である。半導体領域Ｓ１はトランジスタＴｒ２－１のチャネルとして機能する。半導体領域Ｓ２は導電体として機能する。半導体領域Ｓ３は、半導体領域Ｓ２よりも高抵抗な導電体として機能する。半導体領域Ｓ３は、半導体領域Ｓ１に向かって侵入するホットキャリアを減衰させることで、ホットキャリア劣化を抑制する。
【0039】
半導体層Ｓの上に絶縁層ＩＬ１およびゲート絶縁層ＧＩ１が設けられている。トランジスタＴｒ２において、ゲート絶縁層ＧＩ１は単に層間膜として機能する。これらの絶縁層の上に配線Ｗ２が設けられている。配線Ｗ２は、絶縁層ＩＬ１およびゲート絶縁層ＧＩ１に設けられた開口を介して半導体層Ｓに接続されている。配線Ｗ２の上に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２の上に配線Ｗ１が設けられている。配線Ｗ１は、絶縁層ＩＬ２に設けられた開口（コンタクトホールともいう）を介して配線Ｗ２に接続されている。
【0040】
ゲート電極ＧＬ２と遮光層ＬＳ２とは同一層である。配線Ｗ２とゲート電極ＧＬ１とは同一層である。同一層とは、複数の部材が１つの層がパターニングされることによって形成されていることを意味する。
【0041】
［７．寄生容量による影響］
図３０及び図３１を参照して、配線Ｗ１、画素電極ＰＴＣＯ、及び共通電極ＣＴＣＯによって形成される寄生容量の影響について説明する。図３０及び図３１は、接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接触する第２コンタクト領域ＣＯＮ２を、Ｄ１方向に沿って切断した図である。ヘッドマウントディスプレイなどの表示装置では画素数を増加した高精細な表示が望まれている。画素の高精細化にあたっては、配線Ｗ１と画素電極ＰＴＣＯとの間に形成される寄生容量（図３０参照）、及び配線Ｗ１と共通電極ＣＴＣＯとの間に形成される寄生容量（図３１参照）が問題となる。
図３０及び図３１を参照して、配線Ｗ１、画素電極ＰＴＣＯ、及び共通電極ＣＴＣＯによって形成される寄生容量の影響について説明する。図３０及び図３１は、接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接触する第２コンタクト領域ＣＯＮ２を、Ｄ１方向に沿って切断した図である。ヘッドマウントディスプレイなどの表示装置では画素数を増加した高精細な表示が望まれている。画素の高精細化にあたっては、配線Ｗ１と画素電極ＰＴＣＯとの間に形成される寄生容量（図３０参照）、及び配線Ｗ１と共通電極ＣＴＣＯとの間に形成される寄生容量（図３１参照）が問題となる。
【0042】
配線Ｗ１と共通電極ＣＴＣＯとの間に形成される寄生容量を減少させるためには、配線Ｗ１と共通電極ＣＴＣＯとの距離を長くすればよい。この場合、絶縁層ＩＬ４を厚くすればよいことになる。しかし、絶縁層ＩＬ４を厚くすると、コンタクトホールＰＣＯＮの孔径（絶縁層ＩＬ４上面における孔径）が大きくなる傾向がある。この影響により、図３０に示すように、コンタクトホールＰＣＯＮの孔径が広がることで、コンタクトホールＰＣＯＮの側壁の角度が小さくなる（側壁の傾斜が緩くなる）。これにより、Ｄ１方向において配線Ｗ１と、コンタクトホールＰＣＯＮの側面を覆う画素電極ＰＴＣＯとの距離Ｌ１が近くなることで、これらの間の寄生容量が無視できない程度に大きくなってしまう。このような状態で画素を高速に駆動しようとすると、配線Ｗ１と画素電極ＰＴＣＯとの間で負荷が増大することで、消費電力が増加してしまう。
【0043】
配線Ｗ１と画素電極ＰＴＣＯとの間に形成される寄生容量を減少させるためには、配線Ｗ１と画素電極ＰＴＣＯとの距離を長くすればよい。この場合、コンタクトホールＰＣＯＮの孔径を縮小すればよいが、コンタクトホールＰＣＯＮの孔径を縮小するためには絶縁層ＩＬ４の膜厚を薄くする必要がある。コンタクトホールＰＣＯＮの孔径を縮小することができ、コンタクトホールＰＣＯＮの側壁の角度を小さくすることができる。一方で、絶縁層ＩＬ４の膜厚が薄いため、図３１に示すように、Ｄ１方向における配線Ｗと共通電極ＣＴＣＯとの距離Ｌ２が近くなることで、寄生容量が形成されてしまう。このような状態で画素を高速に駆動しようとすると、寄生容量に伴う容量カップリングにより、配線Ｗ１の電位によって画素電極ＰＴＣＯの電位が元の電位よりも高い電位になる。そのため、表示装置に変化するクロストークが生じ、表示装置の表示品位が低下してしまう。
【0044】
このように、画素の精細度を向上させるためには、接続電極ＺＴＣＯと画素電極ＰＴＣＯとを接続するためのコンタクトホールの形状に制約がある。
【0045】
以上説明した通り、画素の高精細化に当たっては、接続電極ＺＴＣＯと画素電極ＰＴＣＯとを接続するコンタクトホールに起因する寄生容量の形成を抑制する必要がある。
【0046】
本発明の一実施形態に係る表示装置２０では、絶縁層ＩＬ４の膜厚を必要以上に薄くすることなく、コンタクトホールＰＣＯＮの孔径を小さくするとともに、コンタクトホールＰＣＯＮの側壁の角度を大きくすることができる。これにより、表示装置２０の消費電力が増加することを抑制する。また、表示装置２０にクロストークが生じることを抑制する。
【0047】
図７は、図５及び図６に示す表示装置のＡ１－Ａ２線における断面図である。図８Ａは、図５及び図６に示す表示装置のＢ１－Ｂ２線における断面図である。図８Ｂは、図８Ａに示す断面図のコンタクトホールＰＣＯＮ近傍を説明する図である。図７及び図８Ａに示すように、絶縁層ＩＬ４は、接続電極ＺＴＣＯと重なる領域に凹部ＲＥＣを有する。絶縁層ＩＬ４に設けられた凹部ＲＥＣの底部に、コンタクトホールＰＣＯＮが設けられる。コンタクトホールＰＣＯＮにて、接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接続される。
【0048】
図５に示すように、平面視において、Ｄ１方向に隣接する２つの画素の配線Ｗ１－１と配線Ｗ１－２との間隔ｐｉｔｃｈ（画素ピッチともいう）は、４μｍ以上８μｍ以下となる。図５及び図６に示すように、平面視したとき、凹部ＲＥＣの形状は角部がラウンドしている四角形状であるが、本発明の一実施形態はこれに限定されない。凹部ＲＥＣの形状は、円形状であってもよく、多角形状であってもよい。また、凹部ＲＥＣを囲む外接円の直径は、配線Ｗ１－１と配線Ｗ１－２との間隔ｐｉｔｃｈに対して、６０％以下であることが好ましい。図５及び図６に示すように、平面視したとき、コンタクトホールＰＣＯＮの形状は円形となる。コンタクトホールＰＣＯＮの孔径は、配線Ｗ１－１と配線Ｗ１－２との間隔ｐｉｔｃｈに対して、４０％以上であることが好ましい。なお、平面視において、凹部ＲＥＣの内部にコンタクトホールＰＣＯＮが形成されていればよい。凹部ＲＥＣの形状と、コンタクトホールＰＣＯＮの形状は、同じであってもよいし、異なっていてもよい。
【0049】
図７に示すように、絶縁層ＩＬ４の全体の厚さは、厚さＴ１に相当する。また、絶縁層ＩＬ４において、凹部ＲＥＣの深さは、絶縁層ＩＬ４の厚さＴ２に相当する。また、絶縁層ＩＬ４の凹部ＲＥＣの底部までの厚さは、絶縁層ＩＬ４の厚さＴ３に相当する。言い換えると、コンタクトホールＰＣＯＮの深さは、絶縁層ＩＬ４の凹部ＬＥＣの底部の厚さＴ３に相当する。絶縁層ＩＬ４の凹部ＲＥＣの底部までの膜厚Ｔ３は、凹部ＲＥＣが設けられていない絶縁層ＩＬ４の膜厚Ｔ１に対して７０％以上７５％以下である。
【0050】
図８Ｂに示すように、断面視したとき、凹部ＲＥＣは、基板の水平面に対する角度がθ１である勾配を有する。コンタクトホールＰＣＯＮは、凹部ＲＥＣの底部に設けられる。また、図８Ｂに示すように、断面視したとき、コンタクトホールＰＣＯＮは、基板の水平面に対する角度がθ２である勾配を有する。ここで、角度θ１は、角度θ２よりも小さいことが好ましい。角度θ１が小さいことで、コンタクトホールＰＣＯＮに設けられる画素電極ＰＴＣＯと配線Ｗ１との距離Ｌ１を大きくすることができる。
【0051】
絶縁層ＩＬ４は、有機絶縁材料を用いて形成されている。図８Ａに示すように、絶縁層ＩＬ４に設けられた凹部ＲＥＣの上端部ＵＥ－１は湾曲しており、コンタクトホールＰＣＯＮの上端部は湾曲しているが、本発明の一実施形態はこれに限定されない。絶縁層ＩＬ４における凹部ＲＥＣ及びコンタクトホールＰＣＯＮは、基板の水平面に対する角度を有するテーパー形状を有していてもよい。
【0052】
本実施形態における表示装置において、絶縁層ＩＬ４に設けられた凹部ＲＥＣの底部にコンタクトホールＰＣＯＮを設けることにより、絶縁層ＩＬ４の膜厚Ｔ１を必要以上に薄くすることなく、コンタクトホールＰＣＯＮの孔径を小さくすることができる。また、コンタクトホールＰＣＯＮの側壁の角度を大きくすることができる。これにより、Ｄ１方向において、配線Ｗ１とコンタクトホールＰＣＯＮの側壁を覆う画素電極ＰＴＣＯとの距離Ｌ１が近接することを抑制することができる。その結果、コンタクトホールＰＣＯＮの側面において、配線Ｗ１と画素電極ＰＴＣＯとにより寄生容量が形成されることを抑制することができる。したがって、画素を高速に駆動する場合であっても、配線Ｗ１と画素電極ＰＴＣＯとの間で負荷が増大することを抑制することができる。そのため、表示装置の消費電力を低減することができる。
【0053】
また、絶縁層ＩＬ４の膜厚Ｔ１を十分に厚くすることが可能であるため、配線Ｗ１と共通電極ＣＴＣＯとの距離Ｌ２とが近接することを抑制することができる。その結果、配線Ｗ１と共通電極ＣＴＣＯとにより寄生容量が形成されることを抑制することができる。したがって、画素を高速に駆動する場合であっても、寄生容量に伴う容量カップリングにより、配線Ｗ１の電位によって画素電極ＰＴＣＯの電位の変動を抑制することができる。そのため、表示装置のクロストークが生じることを抑制することができる。
【0054】
【0055】
図４および図９に示すように、遮光層ＬＳはＤ１方向に延在し、Ｄ１方向に配置された画素に共通して設けられている。画素によって遮光層ＬＳの形状が異なっていてもよい。例えば、スペーサＳＰが設けられる領域と、スペーサＳＰが設けられない領域とで、遮光層ＬＳの形状が異なっていてもよい。スペーサＳＰが設けられる領域の遮光層ＬＳの形状については、後に説明する。本実施形態では、Ｄ１方向に延在する遮光層ＬＳの一部から、Ｄ１方向と交差するＤ２方向に突出する突出部ＰＪＴが設けられている。図１２に示すように、遮光層ＬＳは、平面視でゲート電極ＧＬ１と酸化物半導体層ＯＳとが重畳する領域を含む領域に設けられている。なお、ゲート電極ＧＬ１を「ゲート線」ということもできる。
【0056】
図４、図１０、および図１１に示すように、酸化物半導体層ＯＳはＤ２方向に延在している。ゲート電極ＧＬ１は、Ｄ１方向に延在して酸化物半導体層ＯＳと交差する。ゲート電極ＧＬ１のパターンは遮光層ＬＳのパターンの内側に設けられている。
【0057】
図４、図１２、および図１３に示すように、コンタクトホールＷＣＯＮは酸化物半導体層ＯＳのパターンの上端付近において、配線Ｗ１と重畳する領域に設けられている。コンタクトホールＷＣＯＮは、ゲート絶縁層ＧＩ１及び絶縁層ＩＬ２に形成される。配線Ｗ１は、絶縁層ＩＬ２の上に形成される。酸化物半導体層ＯＳのパターンのメイン部分は隣接する配線Ｗ１の間においてＤ２方向に延在している。酸化物半導体層ＯＳのパターンの残りの部分は、当該メイン部分からコンタクトホールＷＣＯＮの領域に向かってＤ１方向およびＤ２方向に対して斜めの方向に延在している。
【0058】
図４および図１３に示すように、複数の配線Ｗ１がＤ２方向に延在している。隣接する２つの配線をそれぞれ区別して説明する必要がある場合、隣接する２つの配線Ｗ１を第１配線Ｗ１－１および第２配線Ｗ１－２という。この場合、酸化物半導体層ＯＳのメイン部分は、第１配線Ｗ１－１と第２配線Ｗ１－２との間において、Ｄ２方向に延在し、ゲート電極ＧＬ１と交差するということができる。
【0059】
図４、図１４、および図１５に示すように、コンタクトホールＺＣＯＮは酸化物半導体層ＯＳのパターンの下端付近に設けられている。コンタクトホールＺＣＯＮは、ゲート絶縁層ＧＩ１、及び絶縁層ＩＬ２、ＩＬ３に形成される。コンタクトホールＺＣＯＮは、酸化物半導体層ＯＳのパターンと重畳する領域、かつ、ゲート電極ＧＬ１とは重畳しない領域に設けられている。コンタクトホールＺＣＯＮは接続電極ＺＴＣＯと重畳する領域に設けられている。接続電極ＺＴＣＯは、絶縁層ＩＬ３の上に形成される。接続電極ＺＴＣＯは、第１配線Ｗ１－１と第２配線Ｗ１－２との間において、ゲート電極ＧＬ１および酸化物半導体層ＯＳと重畳する。よって、接続電極ＺＴＣＯは、ゲート電極ＧＬ１とは重畳しないコンタクトホールＺＣＯＮ（第１コンタクト領域ＣＯＮ１）において酸化物半導体層ＯＳと接する。
【0060】
図４、図１４、および図１５に示すように、酸化物半導体層ＯＳは、ゲート電極ＧＬ１に対して、コンタクトホールＺＣＯＮ（第１コンタクト領域ＣＯＮ１）とは反対側で配線Ｗ１と接する。コンタクトホールＺＣＯＮは遮光層ＬＳと重畳しない。
【0061】
図４及び図１６に示すように、凹部ＲＥＣ及びコンタクトホールＰＣＯＮは接続電極ＺＴＣＯのパターンの上端付近に設けられている。凹部ＲＥＣ及びコンタクトホールＰＣＯＮは、絶縁層ＩＬ４に形成される。凹部ＲＥＣ及びコンタクトホールＰＣＯＮは、ゲート電極ＧＬ１のパターンおよび接続電極ＺＴＣＯのパターンと重畳する領域に設けられている。コンタクトホールＰＣＯＮの内部において、接続電極ＺＴＣＯは露出される。
【0062】
図４及び図１７に示すように、画素電極ＰＴＣＯは、コンタクトホールＰＣＯＮと重畳する領域に設けられている。画素電極ＰＴＣＯは、絶縁層ＩＬ４の上であって、凹部ＲＥＣ及びコンタクトホールＰＣＯＮの内部に形成される。コンタクトホールＰＣＯＮの内部で、接続電極ＺＴＣＯと画素電極ＰＴＣＯとが接続される。画素電極ＰＴＣＯは、第１配線Ｗ１－１と第２配線Ｗ１－２との間において、ゲート電極ＧＬ１、酸化物半導体層ＯＳ、および接続電極ＺＴＣＯと重畳する。よって、画素電極ＰＴＣＯは、ゲート電極ＧＬ１と重畳するコンタクトホールＰＣＯＮ（第２コンタクト領域ＣＯＮ２）において接続電極ＺＴＣＯと接する。また、矩形状の画素電極ＰＴＣＯのうち、絶縁層ＩＬ４上面に設けられる領域は、配線Ｗ１との間に絶縁層ＩＬ４が介在するため配線Ｗ１との距離が大きく、配線Ｗ１の電位の影響を受けにくい。一方で、画素電極ＰＴＣＯの接続電極ＺＴＣＯと接する領域は、開口溝の底部に位置するため絶縁層ＩＬ４が介在せず、配線Ｗ１との距離が比較的近い。そのため、配線Ｗ１と画素電極ＰＴＣＯとの距離が大きくなるよう、接続電極ＺＴＣＯと接する領域における画素電極ＰＴＣＯの幅（Ｄ１方向の長さ）は、それ以外の領域における画素電極ＰＴＣＯの幅（Ｄ１方向における長さ）よりも小さくしてもよい。なお、画像表示領域においてスペーサＳＰが設けられる領域においては、絶縁層ＩＬ５の上に充填部材ＦＭが設けられる。充填部材ＦＭについては、図２０以降で詳述する。
【0063】
図４及び図１８に示すように、共通補助電極ＣＭＴＬは、複数の画素の各々の画素電極ＰＴＣＯの一部と重畳し、格子状に設けられ、各画素電極ＰＴＣＯと対向する位置に開口ＯＰが形成されている。具体的には、共通補助電極ＣＭＴＬは、画像表示領域内で分断されることなく複数の又は全部の画素に対して共通に設けられており、各画素の凹部ＲＥＣ及びコンタクトホールＰＣＯＮと重畳するとともに、各画素電極ＰＴＣＯの縁部の一部とも重畳する。そのため、凹部ＲＥＣ及びコンタクトホールＰＣＯＮにおいて、共通補助電極ＣＭＴＬは、画素電極ＰＴＣＯと重畳している。また、共通補助電極ＣＭＴＬは、平面視でゲート電極ＧＬ１とも重畳する。一方、共通補助電極ＣＭＴＬは、コンタクトホールＺＣＯＮを含む画素電極ＰＴＣＯが露出されるように開口されている。すなわち、コンタクトホールＺＣＯＮ（第１コンタクト領域ＣＯＮ１）が表示領域に含まれている。なお、ここで言う表示領域とは、画素単位で見た場合にユーザが画素からの光を視認できる領域を意味する。例えば、金属層によって遮光され、ユーザが光を視認できない領域は表示領域には含まれない。つまり、上記の表示領域を「透光領域（または、開口領域）」という場合がある。共通補助電極ＣＭＴＬは、Ｄ１方向及びＤ２方向に沿って配置されている。また、共通補助電極ＣＭＴＬは、ゲート配線ＧＬ及び配線Ｗ１と重畳するように設けられている。共通補助電極ＣＭＴＬは、遮光機能を有し、酸化物半導体層ＯＳのチャネルへの光照射を抑制することができる。したがって、そのような共通補助電極ＣＭＴＬを含む表示装置１０では、トランジスタＴｒ１の特性が安定し、信頼性が向上する。
【0064】
図１９に示すように、共通電極ＣＴＣＯは、画像表示領域２３内で分断されることなく複数の又は全部の画素に対して共通に設けられている。共通電極ＣＴＣＯは、画素電極ＰＴＣＯと重畳している。共通電極ＣＴＣＯは、上記各開口ＯＰに対応した領域にスリットＳＬが設けられている。スリットＳＬは湾曲した形状（縦に長いＳ字形状）を有している。スリットＳＬの先端は、当該先端の延伸方向に直交する幅が小さくなる形状を有している。また、スリットＳＬの一方の先端は共通補助電極ＣＭＴＬと重畳し、かつ、画素電極ＰＴＣＯと重畳している。また、スリットＳＬの他方の先端は、開口ＯＰ内に位置するものの、画素電極ＰＴＣＯとは重畳していない。
【0065】
［９．スペーサＳＰの構成］
図２０～図２２を参照して、アレイ基板に設けられるスペーサＳＰの構成について説明する。表示装置１０のアレイ基板及び対向基板には、スペーサＳＰが設けられる。アレイ基板に設けられたスペーサＳＰと、対向基板に設けられたスペーサＳＰとが向かい合うことで、セルギャップを形成する。スペーサＳＰは、複数の画素ごとに間隔をあけて設けられている。
図２０～図２２を参照して、アレイ基板に設けられるスペーサＳＰの構成について説明する。表示装置１０のアレイ基板及び対向基板には、スペーサＳＰが設けられる。アレイ基板に設けられたスペーサＳＰと、対向基板に設けられたスペーサＳＰとが向かい合うことで、セルギャップを形成する。スペーサＳＰは、複数の画素ごとに間隔をあけて設けられている。
【0066】
図２０には、遮光層ＬＳ、共通補助電極ＣＭＴＬ、及び共通電極ＣＴＣＯの平面図を示す。図２１には、図２０に示すＣ１－Ｃ２線に沿って切断した断面図を示す。図２２には、図２０に示すＤ１－Ｄ２線に沿って切断した断面図を示す。図２１、図２２において、遮光層ＬＳ、共通補助電極ＣＭＴＬ、及び共通電極ＣＴＣＯ以外の構成は、図９～図１８で説明した構成と同様であるため、詳細な図示を省略する。
【0067】
図２０に示すように、絶縁層ＩＬ５の上に、充填部材ＦＭのうちスペーサＳＰが、Ｄ１方向に並ぶ３つの凹部ＲＥＣ及びコンタクトホールＰＣＯＮと重畳するように設けられている。凹部ＲＥＣ及びコンタクトホールＰＣＯＮには、充填部材ＦＭの充填部ＦＰが埋め込まれている。充填部材ＦＭが設けられている領域のうち、絶縁層ＩＬ４の上に設けられた画素電極ＰＴＣＯの上面よりも突出した突出部（スペーサＳＰともいう）が設けられている。図２１及び図２２に示すように、充填部材ＦＭのスペーサＳＰの上に共通補助電極ＣＭＴＬが設けられている。また、共通補助電極ＣＭＴＬの上に共通電極ＣＴＣＯが設けられている。
【0068】
図２１及び図２２に示すように、スペーサＳＰが設けられる領域は、遮光層ＬＳが重畳するように設けられている。図２０に示すように、共通補助電極ＣＭＴＬ及び共通電極ＣＴＣＯは、スペーサＳＰが設けられない画素と同じパターンを有していてもよい。
【0069】
［表示装置の製造方法］
次に、本発明の一実施形態に係る表示装置１０の製造方法について、図２３～図２５を参照して説明する。ここでは、絶縁層ＩＬ４に凹部ＲＥＣ及びコンタクトホールＰＣＯＮの形成方法について詳細に説明する。
次に、本発明の一実施形態に係る表示装置１０の製造方法について、図２３～図２５を参照して説明する。ここでは、絶縁層ＩＬ４に凹部ＲＥＣ及びコンタクトホールＰＣＯＮの形成方法について詳細に説明する。
【0070】
図２３は、接続電極ＺＴＣＯの上に絶縁層ＩＬ４を形成し、絶縁層ＩＬ４に第１の露光を行う工程を示す図である。まず、図２３に示すように、接続電極ＺＴＣＯの上に絶縁層ＩＬ４を形成する。絶縁層ＩＬ４の膜厚Ｔ１は、例えば、２．０μｍ以上４．０μｍ以下である。本実施形態では、絶縁層ＩＬ４の材料として、ポジ型の有機樹脂を用いる。ポジ型の有機樹脂は、光（主に紫外線）を照射することで軟化する。
【0071】
次に、マスク３１０を用いて、絶縁層ＩＬ４を露光する。マスク３１０は、後に形成されるコンタクト領域ＣＯＮ２の孔径よりも面積が大きい開口３２０を有する。絶縁層ＩＬ４にマスク３１０の開口３２０を介して光が照射されることで、開口３２０に相当する面積の絶縁層ＩＬ４が露光される。このとき、露光の強度は一定で、露光時間を数１００ｓｅｃとして絶縁層ＩＬ４を露光する（積算露光という）。露光の時間によって、絶縁層ＩＬ４が表面から露光される深さを制御する。本実施形態では、絶縁層ＩＬ４の膜厚Ｔ１に対して、絶縁層ＩＬ４の表面から２５％以上３０％以下の膜厚Ｔ２が露光される。絶縁層ＩＬ４が露光された領域を、領域４１０として示している。
【0072】
図２４は、マスク３１０からマスク３３０に切り替えて、絶縁層ＩＬ４に第２の露光を行う工程を示す図である。マスク３３０の開口３４０の面積は、マスク３３０の開口の面積よりも小さい。マスク３３０の開口３４０の位置は、絶縁層ＩＬ４の領域４１０と重なる位置に設けられる。絶縁層ＩＬ４は、第１の露光によって既に２５％以上３０％以下の深さ（厚さＴ２）まで露光されている。そのため、第２の露光では、開口３４０に相当する面積の絶縁層ＩＬ４の残りの膜厚Ｔ３である、７０％以上７５％以下が露光される。
【0073】
図２５は、絶縁層ＩＬ４を現像する工程を示す図である。絶縁層ＩＬ４を現像することにより、露光された領域４１０、４２０が除去される。これにより、絶縁層ＩＬ４に凹部ＲＥＣ及びコンタクトホールＰＣＯＮを形成することができる。ここで、第１露光によって露光された領域４１０が、凹部ＲＥＣに相当し、第２露光工程によって露光された領域４２０が、コンタクトホールＰＣＯＮに相当する。また、コンタクトホールＰＣＯＮにおいて、接続電極ＺＴＣＯが露出する領域が、後に画素電極ＰＴＣＯと接続される、コンタクト領域ＣＯＮ２となる。
【0074】
以上説明したとおり、絶縁層ＩＬ４に、凹部ＲＥＣ及びコンタクトホールＰＣＯＮを形成することができる。広い開口３２０を有するマスク３１０のみで、絶縁層ＩＬ４に露光を行う場合、コンタクトホールＰＣＯＮの開口が大きくなることで、結果的に表示装置の表示品質が低下してしまう。また、狭い開口３４０を有するマスク３３０のみで、絶縁層ＩＬ４に露光を行う場合、絶縁層ＩＬ４の膜厚Ｔ１が大きいため、絶縁層ＩＬ４に十分に露光を行うことが困難である。本実施形態では、まず、広い開口３２０を有するマスク３１０を用いて絶縁層ＩＬ４に第１露光工程を行った後、狭い開口３４０を有するマスク３３０を用いて絶縁層ＩＬ４に第２露光工程を行っている。そのため、第２の露光における絶縁層ＩＬ４の実効的な厚みを薄くすることができるため、コンタクトホールＰＣＯＮの孔径をより小さくすることができる。
【0075】
［第２実施形態］
本実施形態では、第１実施形態に示す表示装置１０の構成とは一部異なる構成を有する表示装置について、図２６～図２９を参照して説明する。具体的には、絶縁層ＩＬ４に形成される凹部ＲＥＣ及びコンタクトホールＰＣＯＮの構成が異なっている。したがって、絶縁層ＩＬ４における凹部ＲＥＣ及びコンタクトホールＰＣＯＮに関して詳細に説明し、その他の構成については適宜省略する。
本実施形態では、第１実施形態に示す表示装置１０の構成とは一部異なる構成を有する表示装置について、図２６～図２９を参照して説明する。具体的には、絶縁層ＩＬ４に形成される凹部ＲＥＣ及びコンタクトホールＰＣＯＮの構成が異なっている。したがって、絶縁層ＩＬ４における凹部ＲＥＣ及びコンタクトホールＰＣＯＮに関して詳細に説明し、その他の構成については適宜省略する。
【0076】
図２６は、本発明の一実施形態に係る表示装置１０の構成を示す平面図である。図２７は、図２６に示す表示装置１０のＦ１－Ｆ２線における断面図である。図２８は、図２６に示す表示装置１０のＧ１－Ｇ２線における断面図である。図２９は、図２６に示す表示装置１０のＨ１－Ｈ２線における断面図である。
【0077】
本実施形態では、絶縁層ＩＬ４は、Ｄ１方向に並んで配置された複数の画素に亘って延在する凹部ＲＥＣを有する。また、凹部ＲＥＣの底部において接続電極ＺＴＣＯと重なる領域に、コンタクトホールＰＣＯＮが設けられている。
【0078】
凹部ＲＥＣは、ゲート電極ＧＬ１に沿って延在している。また、凹部ＲＥＣは、遮光層ＬＳに沿って延在している。本実施形態において、凹部ＲＥＣはＤ１方向に延在しているため、凹部ＲＥＣを溝と呼ぶ場合がある。凹部ＲＥＣのＤ２方向における長さ（幅）は、例えば、５．０μｍ以上８．０μｍ以下である。凹部ＲＥＣの幅は、遮光層ＬＳによって隠れる幅であればよい。第１実施形態において、隣接する画素における凹部ＲＥＣの間の最小寸法は、露光機の分解能によって制約を受ける場合がある。本実施形態においては、凹部ＲＥＣを複数の画素に亘って延在するように形成することにより、露光機の分解能の制約をなくすことができる。
【0079】
図２６に示すように、平面視において、Ｄ１方向に隣接する２つの画素の配線Ｗ１－１と配線Ｗ１－２との間隔ｐｉｔｃｈは、６μｍ以上７μｍ以下であることが好ましい。また、コンタクトホールＰＣＯＮの孔径は、配線Ｗ１－１と配線Ｗ１－２との間隔ｐｉｔｃｈに対して、４０％以上であることが好ましい。
【0080】
図２７及び図２８に示すように、絶縁層ＩＬ４の全体の厚さは、厚さＴ１に相当する。また、絶縁層ＩＬ４において、凹部ＲＥＣの深さは、絶縁層ＩＬ４の厚さＴ２に相当する。また、絶縁層ＩＬ４の凹部ＬＥＣの底部までの厚さは、絶縁層ＩＬ４の厚さＴ３に相当する。言い換えると、コンタクトホールＰＣＯＮの深さは、絶縁層ＩＬ４の凹部ＬＥＣの底部の厚さＴ３に相当する。絶縁層ＩＬ４の凹部ＲＥＣの底部までの膜厚Ｔ３は、凹部ＲＥＣが設けられていない絶縁層ＩＬ４の膜厚Ｔ１に対して７０％以上７５％以下である。絶縁層ＩＬ４の凹部ＲＥＣの底部までの膜厚Ｔ３は、凹部ＲＥＣが設けられていない絶縁層ＩＬ４の膜厚Ｔ１に対して７０％以上７５％以下である。
【0081】
図２８に示すように、画素電極ＰＴＣＯよりも上層に設けられた共通補助電極ＣＭＴＬと、共通補助電極ＣＭＴＬよりも上層に設けられた共通電極ＣＴＣＯと、をさらに有し、凹部ＲＥＣは、共通補助電極ＣＭＴＬと重畳する。
【0082】
本実施形態における表示装置１０にスペーサＳＰを設ける場合については、凹部ＲＥＣの形状以外は、第１実施形態と同様である。つまり、凹部ＲＥＣがＤ１方向に延在すること以外は、図２０に示す表示装置１０のレイアウトと同様である。凹部ＲＥＣ及びコンタクトホールＰＣＯＮには、充填部材ＦＭが埋め込まれている。充填部材ＦＭが設けられている領域のうち、絶縁層ＩＬ４の上に設けられた画素電極ＰＴＣＯの上面よりも突出した突出部（スペーサＳＰともいう）が設けられている。第１実施形態と同様に、充填部材ＦＭのスペーサＳＰの上に共通補助電極ＣＭＴＬがもう得られている。また、共通補助電極ＣＭＴＬの上に共通電極ＣＴＣＯがもうけられている。
【0083】
本実施形態における表示装置においても、絶縁層ＩＬ４に設けられたＤ１方向に延在する凹部ＲＥＣの底部に画素ごとにコンタクトホールＰＣＯＮを設けることにより、絶縁層ＩＬ４の膜厚Ｔ１を必要以上に薄くすることなく、コンタクトホールＰＣＯＮの孔径を小さくすることができる。また、コンタクトホールＰＣＯＮの側壁の角度を大きくすることができる。これにより、Ｄ１方向において、配線Ｗ１とコンタクトホールＰＣＯＮの側壁を覆う画素電極ＰＴＣＯとの距離Ｌ１が近接することを抑制することができる。その結果、コンタクトホールＰＣＯＮの側面において、配線Ｗ１と画素電極ＰＴＣＯとにより寄生容量が形成されることを抑制することができる。したがって、画素を高速に駆動する場合であっても、配線Ｗ１と画素電極ＰＴＣＯとの間で負荷が増大することを抑制することができる。そのため、表示装置の消費電力を低減することができる。
【0084】
また、絶縁層ＩＬ４の膜厚Ｔ１を十分に厚くすることが可能であるため、配線Ｗ１と共通電極ＣＴＣＯとの距離Ｌ２とが近接することを抑制することができる。その結果、配線Ｗ１と共通電極ＣＴＣＯとにより寄生容量が形成されることを抑制することができる。したがって、画素を高速に駆動する場合であっても、寄生容量に伴う容量カップリングにより、配線Ｗ１の電位によって画素電極ＰＴＣＯの電位の変動を抑制することができる。そのため、表示装置のクロストークが生じることを抑制することができる。
【0085】
［１０．表示装置１０の各部材の材質］
基板ＳＵＢとして、ガラス基板、石英基板、またはサファイア基板など、透光性を有し、可撓性を有しない剛性基板を用いることができる。一方、基板ＳＵＢが可撓性を有する必要がある場合は、基板ＳＵＢとしてポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板など、樹脂を含み、可撓性を有するフレキシブル基板を用いることができる。基板ＳＵＢの耐熱性を向上させるために、上記の樹脂に不純物が導入されてもよい。
基板ＳＵＢとして、ガラス基板、石英基板、またはサファイア基板など、透光性を有し、可撓性を有しない剛性基板を用いることができる。一方、基板ＳＵＢが可撓性を有する必要がある場合は、基板ＳＵＢとしてポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板など、樹脂を含み、可撓性を有するフレキシブル基板を用いることができる。基板ＳＵＢの耐熱性を向上させるために、上記の樹脂に不純物が導入されてもよい。
【0086】
ゲート電極ＧＬ１、ＧＬ２、配線Ｗ１、Ｗ２、遮光層ＬＳ、および共通補助電極ＣＭＴＬとして、金属材料を用いることができる。例えば、金属材料として、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、もしくは銀（Ａｇ）、またはこれらの合金もしくは化合物が用いられる。上記の電極等の部材として、上記の金属材料が単層で用いられてもよく、積層で用いられてもよい。
【0087】
例えば、ゲート電極ＧＬ１として、Ｔｉ、Ａｌ、及びＴｉの積層構造が用いられる。本実施形態において、上記の積層構造を有するゲート電極ＧＬ１のパターン端部の断面形状は順テーパ形状である。
【0088】
ゲート絶縁層ＧＩ１、ＧＩ２および絶縁層ＩＬ１～ＩＬ５として、一般的な絶縁性材料を用いることができる。例えば、絶縁層ＩＬ１～ＩＬ３、ＩＬ５として、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、または窒化アルミニウム（ＡｌＮｘ）などの無機絶縁層を用いることができる。これらの絶縁層として、欠陥が少ない絶縁層を用いることができる。絶縁層ＩＬ４として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、またはシロキサン樹脂などの有機絶縁材料を用いることができる。ゲート絶縁層ＧＩ１、ＧＩ２および絶縁層ＩＬ１～ＩＬ３、ＩＬ５として、上記の有機絶縁材料が用いられてもよい。上記の絶縁層等の部材として、上記の絶縁性材料が単層で用いられてもよく、積層で用いられてもよい。
【0089】
上記のＳｉＯｘＮｙおよびＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物およびアルミニウム化合物である。ＳｉＮｘＯｙおよびＡｌＮｘＯｙは、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物およびアルミニウム化合物である。
【0090】
上記の絶縁層の一例として、ゲート絶縁層ＧＩ１として膜厚が１００ｎｍのＳｉＯｘが用いられる。絶縁層ＩＬ１として総膜厚が６００ｎｍ～７００ｎｍのＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘの積層構造が用いられる。ゲート絶縁層ＧＩ２として総膜厚が６０～１００ｎｍのＳｉＯｘ、ＳｉＮｘの積層構造が用いられる。絶縁層ＩＬ２として総膜厚が３００ｎｍ～５００ｎｍのＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘの積層構造が用いられる。絶縁層ＩＬ３として総膜厚が２００ｎｍ～５００ｎｍのＳｉＯｘ（単層）、ＳｉＮｘ（単層）、またはこれらの積層が用いられる。絶縁層ＩＬ４として膜厚Ｔ１が２．０μｍ～４．０μｍの有機絶縁材料が用いられる。絶縁層ＩＬ５として膜厚が５０ｎｍ～１５０ｎｍのＳｉＮｘ（単層）が用いられる。
【0091】
充填部材ＦＭとして、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、またはシロキサン樹脂などの有機絶縁材料が用いられる。
【0092】
酸化物半導体層ＯＳとして、半導体の特性を有する酸化物半導体を用いることができる。酸化物半導体層ＯＳは透光性を有する。例えば、酸化物半導体層ＯＳとして、インジウム（Ｉｎ）を含む２以上の金属を含む酸化物半導体が用いられる。酸化物半導体層ＯＳとして、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を含む酸化物半導体を酸化物半導体層ＯＳとして用いてもよい。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いてもよい。ただし、本実施形態で使用される酸化物半導体層ＯＳは上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにＩｎの比率を上記より大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を上記より大きくしてもよい。酸化物半導体層ＯＳはアモルファスであってもよく、多結晶であってもよい。酸化物半導体層ＯＳはアモルファスと結晶の混相であってもよい。
【0093】
また、酸化物半導体層ＯＳとして、酸化物半導体層ＯＳの全体に対するインジウムの比率は５０％以上であってもよい。酸化物半導体層ＯＳとして、インジウムに加えて、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ランタノイドが用いられる。酸化物半導体層ＯＳとして、上記以外の元素が用いられてもよい。酸化物半導体層ＯＳの全体に対するインジウムの比率が５０％以上である場合、酸化物半導体層ＯＳは多結晶構造となる。
【0094】
接続電極ＺＴＣＯ、画素電極ＰＴＣＯ、および共通電極ＣＴＣＯとして、透明導電層が用いられる。当該透明導電層として、酸化インジウムおよび酸化スズの混合物（ＩＴＯ）または酸化インジウムおよび酸化亜鉛の混合物（ＩＺＯ）などを用いることができる。当該透明導電層として、上記以外の材料が用いられてもよい。
【0095】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0096】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0097】
１０、１０Ａ：表示装置、２２：液晶領域、２３：画像表示領域、２４：シール領域、２６：端子領域、３００：アレイ基板、３１０：マスク、３２０：開口、３２１：ソース配線、３３０：マスク、３３１：ゲート配線、３３３：端子部、３４０：開口、３４１：接続配線、４００：シール部、４１０：領域、４２０：領域、５００：対向基板、６００：フレキシブルプリント回路基板、７００：チップ、８００：トランジスタ、８１０：第１ゲート電極、８３０：第１ソース電極、８４０：第１ドレイン電極、８９０：保持容量、ＣＭＴＬ：共通補助電極、ＣＯＮ１：第１コンタクト領域、ＣＯＮ２：第２コンタクト領域、ＣＴＣＯ：共通電極、ＦＭ：充填部材、ＦＰ：充填部、ＧＤ－１、ＧＤ－２：ゲートドライバ回路、ＧＩ１：ゲート絶縁層、ＧＩ２：ゲート絶縁層、ＧＬ：ゲート配線、ＧＬ１、ＧＬ２：ゲート電極、ＩＬ１～ＩＬ５：絶縁層、ＬＥ：液晶素子、ＬＳ：遮光層、ＬＳ１：遮光層、ＬＳ２：遮光層、ＯＰ：開口、ＯＳ：酸化物半導体層、ＯＳ１、ＯＳ２：酸化物半導体領域、ＰＣＯＮ：コンタクトホール、ＰＩＸ：画素、ＰＪＴ：突出部、ＰＴＣＯ：画素電極、ＲＥＣ：凹部、Ｓ：半導体層、Ｓ１、Ｓ２、Ｓ３：半導体領域、ＳＤ：ソースドライバ回路、ＳＬ：スリット、ＳＰ：スペーサ、ＳＵＢ：基板、Ｔｒ１、Ｔｒ２、Ｔｒ２－１、Ｔｒ２－２：トランジスタ、Ｗ、Ｗ１、Ｗ１－１、Ｗ１－２、Ｗ２：配線、ＷＣＯＮ：コンタクトホール、ＺＣＯＮ：コンタクトホール、ＺＴＣＯ：接続電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】