(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024063642
(43)【公開日】2024-05-13
(54)【発明の名称】ＤＣ－ＤＣコンバータ
(51)【国際特許分類】
H02M 3/28 20060101AFI20240502BHJP
【ＦＩ】
H02M3/28 H
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2022171749
(22)【出願日】2022-10-26
(71)【出願人】
【識別番号】000003942
【氏名又は名称】日新電機株式会社
(74)【代理人】
【識別番号】110000338
【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ
(72)【発明者】
【氏名】前地 洋明
(72)【発明者】
【氏名】清水 健介
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730AS04
5H730AS05
5H730AS08
5H730BB27
5H730DD03
5H730DD04
5H730EE57
5H730EE59
5H730FD01
5H730FD11
5H730FD31
5H730FD41
5H730FG12
5H730FG15
(57)【要約】
【課題】ＤＣ－ＤＣコンバータにおけるスイッチング損失を低減する。
【解決手段】第１レグ（１１）と第２レグ（１２）とを有した１次側ブリッジ回路（１０）と、第３レグ（２１）と第４レグ（２２）とを有した２次側ブリッジ回路（２０）と、を備え、互いに位相差を有する第１仮想レグ（Ｑ１）および第２仮想レグ（Ｑ２）ならびに第３仮想レグ（Ｑ３）および第４仮想レグ（Ｑ４）を含み、各レグを制御する各仮想レグを切り替えたＤＣ－ＤＣコンバータ（１）は、１次側ブリッジ回路に印加される電圧である電圧に対する、２次側ブリッジ回路に印加される電圧の１次側換算電圧、の電圧差に応じて、１次側ブリッジ回路と２次側ブリッジ回路との位相差を決定し、輸送する電力に応じて、第１仮想レグと第２仮想レグの位相差と、第３仮想レグと第４仮想レグの位相差とを決定する。
【選択図】図１５
【解決手段】第１レグ（１１）と第２レグ（１２）とを有した１次側ブリッジ回路（１０）と、第３レグ（２１）と第４レグ（２２）とを有した２次側ブリッジ回路（２０）と、を備え、互いに位相差を有する第１仮想レグ（Ｑ１）および第２仮想レグ（Ｑ２）ならびに第３仮想レグ（Ｑ３）および第４仮想レグ（Ｑ４）を含み、各レグを制御する各仮想レグを切り替えたＤＣ－ＤＣコンバータ（１）は、１次側ブリッジ回路に印加される電圧である電圧に対する、２次側ブリッジ回路に印加される電圧の１次側換算電圧、の電圧差に応じて、１次側ブリッジ回路と２次側ブリッジ回路との位相差を決定し、輸送する電力に応じて、第１仮想レグと第２仮想レグの位相差と、第３仮想レグと第４仮想レグの位相差とを決定する。
【選択図】図１５
【特許請求の範囲】
【請求項1】
複数の１次側スイッチング素子を含み、第１レグと第２レグとを有した１次側ブリッジ回路と、
複数の２次側スイッチング素子を含み、第３レグと第４レグとを有した２次側ブリッジ回路と、
トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、
前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、
前記制御部は、
前記第１レグを第１仮想レグ、前記第２レグを第２仮想レグ、前記第３レグを第３仮想レグ、前記第４レグを第４仮想レグと見なす第１動作と、
前記第２レグを前記第１仮想レグ、前記第１レグを前記第２仮想レグ、前記第４レグを前記第３仮想レグ、前記第３レグを前記第４仮想レグと見なす第２動作とを、交互に実行するとともに、
前記ＤＣ－ＤＣコンバータの外部から前記１次側ブリッジ回路に印加される電圧である第１電圧に対する、前記ＤＣ－ＤＣコンバータの外部から前記２次側ブリッジ回路に印加される電圧の１次側換算電圧である第２電圧の電圧差に応じて、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間のブリッジ間位相差を決定し、１次側から２次側または２次側から１次側に輸送する電力に応じて、前記第１仮想レグと前記第２仮想レグとの間の第１レグ間位相差、および前記第３仮想レグと前記第４仮想レグとの間の第２レグ間位相差を制御する、ＤＣ－ＤＣコンバータ。
複数の２次側スイッチング素子を含み、第３レグと第４レグとを有した２次側ブリッジ回路と、
トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、
前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、
前記制御部は、
前記第１レグを第１仮想レグ、前記第２レグを第２仮想レグ、前記第３レグを第３仮想レグ、前記第４レグを第４仮想レグと見なす第１動作と、
前記第２レグを前記第１仮想レグ、前記第１レグを前記第２仮想レグ、前記第４レグを前記第３仮想レグ、前記第３レグを前記第４仮想レグと見なす第２動作とを、交互に実行するとともに、
前記ＤＣ－ＤＣコンバータの外部から前記１次側ブリッジ回路に印加される電圧である第１電圧に対する、前記ＤＣ－ＤＣコンバータの外部から前記２次側ブリッジ回路に印加される電圧の１次側換算電圧である第２電圧の電圧差に応じて、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間のブリッジ間位相差を決定し、１次側から２次側または２次側から１次側に輸送する電力に応じて、前記第１仮想レグと前記第２仮想レグとの間の第１レグ間位相差、および前記第３仮想レグと前記第４仮想レグとの間の第２レグ間位相差を制御する、ＤＣ－ＤＣコンバータ。
【請求項2】
前記制御部は、基準電圧から前記電圧差を引いた値を前記基準電圧で除した変数を求め、
前記変数に応じて、前記第１レグ間位相差と、前記第２レグ間位相差とを決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
前記変数に応じて、前記第１レグ間位相差と、前記第２レグ間位相差とを決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
【請求項3】
前記制御部は、前記変数が０以下の場合に、前記ブリッジ間位相差を０とする、請求項２に記載のＤＣ－ＤＣコンバータ。
【請求項4】
前記制御部は、前記変数が正の場合に、前記変数に、所定の位相差最大値を乗じて、前記ブリッジ間位相差を決定する、請求項２に記載のＤＣ－ＤＣコンバータ。
【請求項5】
前記制御部は、前記第１レグ間位相差に、前記第１電圧に対する前記第２電圧の比を乗じて、前記第２レグ間位相差を決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
【請求項6】
複数の１次側スイッチング素子を含み、第１レグと第２レグとを有した１次側ブリッジ回路と、
複数の２次側スイッチング素子を含み、第３レグと第４レグとを有した２次側ブリッジ回路と、
トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、
前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、
前記制御部は、
前記第１レグを第１仮想レグ、前記第２レグを第２仮想レグ、前記第３レグを第３仮想レグ、前記第４レグを第４仮想レグと見なす第１動作と、
前記第２レグを前記第１仮想レグ、前記第１レグを前記第２仮想レグ、前記第４レグを前記第３仮想レグ、前記第３レグを前記第４仮想レグと見なす第２動作とを、交互に実行するとともに、
前記第１仮想レグと前記第２仮想レグとの間に第１レグ間位相差を設け、
前記第３仮想レグと前記第４仮想レグとの間に第２レグ間位相差を設け、
前記１次側ブリッジ回路と前記２次側ブリッジ回路との間にブリッジ間位相差を設けるようにして、各前記１次側スイッチング素子および各前記２次側スイッチング素子のスイッチングを制御することを特徴とする、ＤＣ－ＤＣコンバータ。
複数の２次側スイッチング素子を含み、第３レグと第４レグとを有した２次側ブリッジ回路と、
トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、
前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、
前記制御部は、
前記第１レグを第１仮想レグ、前記第２レグを第２仮想レグ、前記第３レグを第３仮想レグ、前記第４レグを第４仮想レグと見なす第１動作と、
前記第２レグを前記第１仮想レグ、前記第１レグを前記第２仮想レグ、前記第４レグを前記第３仮想レグ、前記第３レグを前記第４仮想レグと見なす第２動作とを、交互に実行するとともに、
前記第１仮想レグと前記第２仮想レグとの間に第１レグ間位相差を設け、
前記第３仮想レグと前記第４仮想レグとの間に第２レグ間位相差を設け、
前記１次側ブリッジ回路と前記２次側ブリッジ回路との間にブリッジ間位相差を設けるようにして、各前記１次側スイッチング素子および各前記２次側スイッチング素子のスイッチングを制御することを特徴とする、ＤＣ－ＤＣコンバータ。
【請求項7】
前記トランスの巻線比は、前記１次側ブリッジ回路の電圧の範囲のうちの最大値と、前記２次側ブリッジ回路の電圧の範囲のうちの最小値との比である、請求項１から５のいずれか１項に記載のＤＣ－ＤＣコンバータ。
【請求項8】
前記第１電圧の範囲のうちの最大値と、前記第２電圧の範囲のうちの最小値と、が等しい、請求項１から５のいずれか１項に記載のＤＣ－ＤＣコンバータ。
【請求項9】
前記第１仮想レグ、前記第２仮想レグ、前記第３仮想レグ、および前記第４仮想レグのデューティ比は０．５である、請求項１から６のいずれか１項に記載のＤＣ－ＤＣコンバータ。
【請求項10】
前記第１動作と前記第２動作とを１周期毎に切り替えることを特徴とする、請求項１から６のいずれか１項に記載のＤＣ－ＤＣコンバータ。
【請求項11】
前記第１動作と前記第２動作とをＮ周期（Ｎは２以上の自然数）毎に切り替えることを特徴とする、請求項１から６のいずれか１項に記載のＤＣ－ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はＤＣ－ＤＣコンバータに関する。
【背景技術】
【0002】
特許文献１には、デュアルアクティブブリッジ方式のＤＣ－ＤＣコンバータにおいて、ブリッジ間の位相差、レグ間の位相差、およびデューティ比を制御して、双方向に電力伝送および昇圧・降圧する方法が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－０４８７０２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述のような従来技術は、特定のレグにおいて熱損失が発生する。そのために、特定のレグのみに熱損失が偏ることになり、当該レグを集中的に放熱する必要が生じ、熱設計が容易ではない。
【0005】
本発明の一態様は、ＤＣ－ＤＣコンバータにおいて発生する熱損失をブリッジ内で平準化し、ＤＣ－ＤＣコンバータの放熱を容易にすることを目的とする。
【課題を解決するための手段】
【0006】
上記の課題を解決するために、本発明の一態様に係るＤＣ－ＤＣコンバータは、複数の１次側スイッチング素子を含み、第１レグと第２レグとを有した１次側ブリッジ回路と、複数の２次側スイッチング素子を含み、第３レグと第４レグとを有した２次側ブリッジ回路と、トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記第１レグを第１仮想レグ、前記第２レグを第２仮想レグ、前記第３レグを第３仮想レグ、前記第４レグを第４仮想レグと見なす第１動作と、前記第２レグを前記第１仮想レグ、前記第１レグを前記第２仮想レグ、前記第４レグを前記第３仮想レグ、前記第３レグを前記第４仮想レグと見なす第２動作とを、交互に実行するとともに、前記ＤＣ－ＤＣコンバータの外部から前記１次側ブリッジ回路に印加される電圧である第１電圧に対する、前記ＤＣ－ＤＣコンバータの外部から前記２次側ブリッジ回路に印加される電圧の１次側換算電圧である第２電圧の電圧差に応じて、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間のブリッジ間位相差を決定し、１次側から２次側または２次側から１次側に輸送する電力に応じて、前記第１仮想レグと前記第２仮想レグとの間の第１レグ間位相差、および前記第３仮想レグと前記第４仮想レグとの間の第２レグ間位相差を制御する。
【0007】
上記の課題を解決するために、本発明の一態様に係るＤＣ－ＤＣコンバータは、複数の１次側スイッチング素子を含み、第１レグと第２レグとを有した１次側ブリッジ回路と、複数の２次側スイッチング素子を含み、第３レグと第４レグとを有した２次側ブリッジ回路と、トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記第１レグを第１仮想レグ、前記第２レグを第２仮想レグ、前記第３レグを第３仮想レグ、前記第４レグを第４仮想レグと見なす第１動作と、前記第２レグを前記第１仮想レグ、前記第１レグを前記第２仮想レグ、前記第４レグを前記第３仮想レグ、前記第３レグを前記第４仮想レグと見なす第２動作とを、交互に実行するとともに、前記第１仮想レグと前記第２仮想レグとの間に第１レグ間位相差を設け、前記第３仮想レグと前記第４仮想レグとの間に第２レグ間位相差を設け、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間にブリッジ間位相差を設けるようにして、各前記１次側スイッチング素子および各前記２次側スイッチング素子のスイッチングを制御することを特徴とする。
【発明の効果】
【0008】
本発明の一態様によれば、ＤＣ－ＤＣコンバータにおける熱損失をブリッジ内で平準化することができる。
【図面の簡単な説明】
【0009】
【図1】参考動作例に係るＤＣ－ＤＣコンバータ１の回路図およびブロック図である。
【図2】変数ａについて、ａ＝１の場合における低出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。
【図3】変数ａについて、１＞ａ＞０における低出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。
【図4】変数ａについて、ａ＝１の場合における高出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。
【図5】変数ａについて、１＞ａ＞０における高出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。
【図6】第１レグ間位相差φＬ１と電力Ｐｏｕｔとの関係を示すグラフである。
【図7】変数ａについて、ａ＝１における低出力領域の定格電圧動作（回生）での動作例を示すタイミングチャートである。
【図8】変数ａについて、ａ＝１における高出力領域の定格電圧動作（回生）での動作例を示すタイミングチャートである。
【図9】昇圧動作での動作例を示すタイミングチャートである。
【図10】降圧動作での動作例を示すタイミングチャートである。
【図11】参考動作例での変数ａについて、１＞ａ＞０における低出力領域の定格電圧動作（力行）での動作例を示す別のタイミングチャートである。
【図12】実施形態１での変数ａについて、１＞ａ＞０における低出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。
【図13】参考動作例での変数ａについて、１＞ａ＞０における高出力領域の定格電圧動作（力行）での動作例を示す別のタイミングチャートである。
【図14】実施形態１での変数ａについて、１＞ａ＞０における高出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。
【図15】実施形態１に係るＤＣ－ＤＣコンバータ１の回路図およびブロック図である。
【図16】第１仮想レグ、第２仮想レグ、および切替信号によって、第１レグおよび第２レグを制御するタイミングチャートの一例である。
【発明を実施するための形態】
【0010】
〔参考動作例〕
実施形態１の説明に先立ち、まず、図１～１０を用いて本発明の参考動作例について詳細に説明する。図１は、参考動作例に係るＤＣ－ＤＣコンバータ１の回路図およびブロック図である。ＤＣ－ＤＣコンバータ１は、１次側ブリッジ回路１０と、２次側ブリッジ回路２０と、変換部３０と、制御部４０と、を備える。
実施形態１の説明に先立ち、まず、図１～１０を用いて本発明の参考動作例について詳細に説明する。図１は、参考動作例に係るＤＣ－ＤＣコンバータ１の回路図およびブロック図である。ＤＣ－ＤＣコンバータ１は、１次側ブリッジ回路１０と、２次側ブリッジ回路２０と、変換部３０と、制御部４０と、を備える。
【0011】
（ＤＣ－ＤＣコンバータ１の構成）
１次側ブリッジ回路１０は、入力端子で直流電源に接続されている。２次側ブリッジ回路２０は、出力端子で直流電源に接続されている。１次側ブリッジ回路１０の入力端子間の電圧、つまりＤＣ－ＤＣコンバータ１の外部から１次側ブリッジ回路１０に印加される電圧は１次側電圧Ｅ１であり、１次側ブリッジ回路１０の入力端子を流れる電流は１次側電流Ｉ１である。２次側ブリッジ回路２０の出力端子間の電圧、つまりＤＣ－ＤＣコンバータ１の外部から２次側ブリッジ回路２０に印加される電圧は２次側電圧Ｅ２であり、２次側ブリッジ回路２０の出力端子を流れる電流は２次側電流Ｉ２である。ここで、１次側電圧Ｅ１、１次側電流Ｉ１、２次側電圧Ｅ２、２次側電流Ｉ２のそれぞれは、制御部４０が取得する時間平均値であり、後述する制御に用いる。
１次側ブリッジ回路１０は、入力端子で直流電源に接続されている。２次側ブリッジ回路２０は、出力端子で直流電源に接続されている。１次側ブリッジ回路１０の入力端子間の電圧、つまりＤＣ－ＤＣコンバータ１の外部から１次側ブリッジ回路１０に印加される電圧は１次側電圧Ｅ１であり、１次側ブリッジ回路１０の入力端子を流れる電流は１次側電流Ｉ１である。２次側ブリッジ回路２０の出力端子間の電圧、つまりＤＣ－ＤＣコンバータ１の外部から２次側ブリッジ回路２０に印加される電圧は２次側電圧Ｅ２であり、２次側ブリッジ回路２０の出力端子を流れる電流は２次側電流Ｉ２である。ここで、１次側電圧Ｅ１、１次側電流Ｉ１、２次側電圧Ｅ２、２次側電流Ｉ２のそれぞれは、制御部４０が取得する時間平均値であり、後述する制御に用いる。
【0012】
ここで、「入力」、「出力」とは、１次側ブリッジ回路１０から２次側ブリッジ回路２０へと電力が伝送されることを想定した表現である。しかし、これは便宜上の表現であって、以下でも同様である。実施形態１のＤＣ－ＤＣコンバータ１は、双方向なデュアルアクティブブリッジ方式のＤＣ－ＤＣコンバータであり、２次側から１次側への電力の伝送も可能である。また、本明細書においては、１次側から２次側への電力Ｐｏｕｔの伝送を力行（Ｐｏｕｔ＞０）と呼称し、２次側から１次側への電力Ｐｏｕｔの伝送を回生（Ｐｏｕｔ＜０）と呼称する。
【0013】
１次側ブリッジ回路１０は、４つの１次側スイッチング素子Ｓ１～Ｓ４が設けられたフルブリッジ回路に、コンデンサ素子Ｃ１が並列に接続されている回路である。１次側ブリッジ回路１０は、第１レグ１１と、第２レグ１２と、コンデンサ素子Ｃ１とにより構成されている。第１レグ１１は、１次側スイッチング素子Ｓ１と１次側スイッチング素子Ｓ２とが直列に接続されて構成される。第２レグ１２は、１次側スイッチング素子Ｓ３と１次側スイッチング素子Ｓ４とが直列に接続されて構成される。
【0014】
２次側ブリッジ回路２０は、４つの２次側スイッチング素子Ｓ５～Ｓ８が設けられたフルブリッジ回路に、コンデンサ素子Ｃ２が並列に接続されている回路である。２次側ブリッジ回路２０は、第３レグ２１と、第４レグ２２と、コンデンサ素子Ｃ２とにより構成されている。第３レグ２１は、２次側スイッチング素子Ｓ５と２次側スイッチング素子Ｓ６とが直列に接続されて構成される。第４レグ２２は、２次側スイッチング素子Ｓ７と２次側スイッチング素子Ｓ８とが直列に接続されて構成される。
【0015】
１次側スイッチング素子Ｓ１～Ｓ４および２次側スイッチング素子Ｓ５～Ｓ８（以降、まとめてスイッチング素子Ｓ１～Ｓ８と称する）は、それぞれ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはその他のＦＥＴ（Field Effect Transistor）で構成できる。あるいは、スイッチング素子Ｓ１～Ｓ８は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、その他のトランジスタで構成されてもよい。
【0016】
変換部３０は、巻線比ｎのトランスＴｒと、リアクトルＬとを備え、１次側ブリッジ回路１０と２次側ブリッジ回路２０との間に接続される。図１の回路図においては、変換部３０のインダクタンス成分が、１次側に設けられたリアクトルＬとして等価的に表されている。ここで、リアクトルＬは、１次側スイッチング素子Ｓ１と１次側スイッチング素子Ｓ２との接続点と、トランスＴｒの１次巻線の一端に接続されているように表されている。また、トランスＴｒの１次巻線の他端は、１次側スイッチング素子Ｓ３と１次側スイッチング素子Ｓ４との接続点に接続されているように表されている。
【0017】
ここでは、リアクトルＬをトランスＴｒの１次巻線に接続するように記載したが、これに限定されない。また、リアクトルＬはトランスＬに含まれないインダクタンスを含めて表すために記載してあり、つまり、現実のリアクトル素子は回路上に存在しなくても構わない。変換部３０に現実の素子としてのリアクトル素子が設けられる場合には、リアクトル素子は、トランスＴｒの１次側に配置されても、２次側に配置されても、あるいは両方に配置されてもよい。
【0018】
リアクトルＬは、トランスＴｒの漏れインダクタンスを含んでもよい。図１の回路図においては、トランスＴｒの２次巻線は、２次側スイッチング素子Ｓ５と２次側スイッチング素子Ｓ６との接続点および２次側スイッチング素子Ｓ７と２次側スイッチング素子Ｓ８との接続点に接続されているように表されている。
【0019】
変換部３０の１次側の電圧、すなわち、１次側スイッチング素子Ｓ３と１次側スイッチング素子Ｓ４との接続点から、１次側スイッチング素子Ｓ１と１次側スイッチング素子Ｓ２との接続点までの電圧を、１次側交流電圧Ｖａｃ１とする。また、変換部３０の１次側の電流、すなわち、変換部３０と１次側ブリッジ回路１０との間に流れる電流を、１次側交流電流Ｉａｃ１とする。
【0020】
変換部３０の２次側の電圧、すなわち、２次側スイッチング素子Ｓ７と２次側スイッチング素子Ｓ８との接続点から、２次側スイッチング素子Ｓ５と２次側スイッチング素子Ｓ６との接続点までの電圧を、２次側交流電圧Ｖａｃ２とする。また、変換部３０の２次側の電流、すなわち、変換部３０と２次側ブリッジ回路２０との間に流れる電流を、２次側交流電流Ｉａｃ２とする。
【0021】
ここで、１次側電圧Ｅ１を第１電圧（＝Ｅ１）とも呼称し、２次側電圧Ｅ２に巻線比ｎを乗じた電圧を第２電圧（＝ｎＥ２）とも呼称する。つまり、第２電圧は２次側電圧Ｅ２の１次側換算電圧である。
【0022】
（比較例：従来技術によるＤＣ－ＤＣコンバータ）
特許文献１に係る発明では、上述した各制御パラメータを同時に制御することで、電力の伝送および昇圧・降圧を行っている。また、その際における各スイッチング素子は、スイッチング時に電圧または電流を０にすることで、損失を低減している。しかしながら、こうして損失が低減されるスイッチング素子は、制御モードに依存して変化するために、全スイッチング素子に対して同レベルの熱対策を行う必要がある。
特許文献１に係る発明では、上述した各制御パラメータを同時に制御することで、電力の伝送および昇圧・降圧を行っている。また、その際における各スイッチング素子は、スイッチング時に電圧または電流を０にすることで、損失を低減している。しかしながら、こうして損失が低減されるスイッチング素子は、制御モードに依存して変化するために、全スイッチング素子に対して同レベルの熱対策を行う必要がある。
【0023】
さらに、１次側電圧と２次側電圧とが電圧平衡している状態または、２次側電圧が１次側電圧よりも大きい状態（昇圧動作：特許文献１の図１２、図１６）では、大きな出力を得ることができるが、損失も大きい欠点がある。電圧平衡時において、特許文献１では１つのレグにおいてＺＣＳによるスイッチング損失の低減が実現されている。また、１次側電圧よりも２次側電圧が小さい状態（降圧動作：特許文献１の図６、図１５）では、電圧差が小さいと出力を大きくすることができない欠点もある。特許文献１における降圧動作は、インダクタに両側の電源の電位差が印加されエネルギが蓄積されることを利用するためである。
【0024】
（巻線比ｎの設定）
トランスＴｒの巻線比ｎは、１次巻線の巻き数ｎ１と２次巻線の巻き数ｎ２とでもって、次のように表せる。
…（１）。
トランスＴｒの巻線比ｎは、１次巻線の巻き数ｎ１と２次巻線の巻き数ｎ２とでもって、次のように表せる。
【数1】
【0025】
制御部４０は、２次側電圧Ｅ２、および２次側電流Ｉ２を適宜参照して、スイッチング素子Ｓ１～Ｓ８のスイッチングを制御する。
【0026】
参考動作例のＤＣ－ＤＣコンバータ１が適用される１次側電圧Ｅ１の範囲のうちの最大値Ｅ１ｍａｘと２次側電圧Ｅ２の範囲のうちの最小値Ｅ２ｍｉｎによって、次の関係を満たすようにして、トランスＴｒの巻線比ｎが設定される。
…（２）。
【数2】
【0027】
ただし、巻線比ｎは１より大きい場合に、参考動作例のＤＣ－ＤＣコンバータ１が適用されるものとする。
【0028】
なお、上述の通りＤＣ－ＤＣコンバータ１は双方向デュアルアクティブブリッジ方式のＤＣ－ＤＣコンバータであるため、１次側及び２次側との呼称は便宜的なものである。２次側電圧Ｅ２の最大値Ｅ２ｍａｘと１次側電圧Ｅ１の最小値Ｅ１ｍｉｎとの大小関係がＥ２ｍａｘ＞Ｅ１ｍｉｎを満たす場合には、２次側ブリッジ回路を１次側ブリッジ回路と読み替え、１次側ブリッジ回路を２次側ブリッジ回路と読み替えて、参考動作例のＤＣ－ＤＣコンバータ１を適用すればよい。
【0029】
（ブロック図）
制御部４０は、図１に示すブロック図に従って各スイッチング素子Ｓ１～Ｓ８を制御する。ブロック図では、各スイッチング素子同士の位相差を決定している。図１に示すブロック図は、大きくわけてブロック図４１、ブロック図４２およびブロック図４３にわかれる。なお、各スイッチング素子Ｓ１～Ｓ８のデューティ比は例えば０．５として固定である。そのため、デューティ比を制御する必要がないため、制御が容易である。
制御部４０は、図１に示すブロック図に従って各スイッチング素子Ｓ１～Ｓ８を制御する。ブロック図では、各スイッチング素子同士の位相差を決定している。図１に示すブロック図は、大きくわけてブロック図４１、ブロック図４２およびブロック図４３にわかれる。なお、各スイッチング素子Ｓ１～Ｓ８のデューティ比は例えば０．５として固定である。そのため、デューティ比を制御する必要がないため、制御が容易である。
【0030】
【0031】
ブロック図４１は、制御部４０が、ＤＣ－ＤＣコンバータ１の電力Ｐｏｕｔに応じて１次側ブリッジ回路１０におけるレグ間の位相差（第１レグ間位相差φＬ１）を決定することを表している。第１レグ間位相差φＬ１は、第１レグ１１と第２レグ１２との位相差であり、この値の正負は制御モードに応じて変化する。
【0032】
制御部４０は、ＤＣ－ＤＣコンバータ１の電力Ｐｏｕｔを、２次側電圧Ｅ２および２次側電流Ｉ２から求め、当該電力Ｐｏｕｔと目標電力Ｐｒｅｆ＿ｎとの偏差をＰＩ制御によってフィードバックする。制御部４０は、ＰＩ制御によって求めた制御量の絶対値が飽和しない適正値となるように制限するリミッタを通して、第１レグ間位相差φＬ１を決定する。
【0033】
ブロック図４２は、制御部４０が、第１レグ間位相差φＬ１ならびに１次側電圧Ｅ１および２次側電圧Ｅ２に応じて、２次側ブリッジ回路２０におけるレグ間の位相差（第２レグ間位相差φＬ２）を決定することを表している。第２レグ間位相差φＬ２は、第３レグ２１と第４レグ２２との位相差であり、この値の正負は制御モードに応じて変化する。
【0034】
制御部４０は、第１レグ間位相差φＬ１に対して、第１電圧に対する第２電圧の比（＝Ｅ１／ｎＥ２）を乗じて、第２レグ間位相差φＬ２とする。
【0035】
したがって、１次側ブリッジ回路１０から２次側ブリッジ回路２０へと、または２次側ブリッジ回路２０から１次側ブリッジ回路１０へと、輸送する電力に応じて、第１レグ１１と第２レグ１２の位相差である第１レグ間位相差φＬ１を決定するとともに、第３レグ２１と第４レグ２２の位相差である第２レグ間位相差φＬ２を決定し、制御する。
【0036】
なお、参考動作例では、第１レグ間位相差φＬ１および第２レグ間位相差φＬ２をフィードバック制御で決定したが、これに限定されない。つまり、制御部４０は、第１レグ１１と第２レグ１２の位相差である第１レグ間位相差φＬ１に、第１電圧に対する第２電圧の比を乗じて、第３レグ２１と第４レグ２２の位相差である第２レグ間位相差φＬ２を決定すればよい。
【0037】
（ブリッジ間位相差φＢ）
ブロック図４３は、制御部４０が、１次側電圧Ｅ１および２次側電圧Ｅ２に応じて１次側ブリッジ回路１０と２次側ブリッジ回路２０との間の位相差（ブリッジ間位相差φＢ）を決定することを表している。ブリッジ間位相差φＢは、１次側ブリッジ回路１０が２次側ブリッジ回路２０に対して進んでいる場合に正値となる。
ブロック図４３は、制御部４０が、１次側電圧Ｅ１および２次側電圧Ｅ２に応じて１次側ブリッジ回路１０と２次側ブリッジ回路２０との間の位相差（ブリッジ間位相差φＢ）を決定することを表している。ブリッジ間位相差φＢは、１次側ブリッジ回路１０が２次側ブリッジ回路２０に対して進んでいる場合に正値となる。
【0038】
制御部４０は、次式によって変数ａを決定する。
…（３）。
ここで、Ｄｉｆｆは基準電圧であり、ユーザがＤＣ－ＤＣコンバータ１の特性に応じて設定する定数である。基準電圧Ｄｉｆｆの値によって、変数ａが決定し、ブリッジ間位相差φＢが決定する。そのために、基準電圧Ｄｉｆｆの値によって、ＤＣ－ＤＣコンバータ１の応答性や制御性が決定される。変数ａは、第１電圧および第２電圧の電圧差に応じて決定される値であり、基準電圧から、第１電圧に対する第２電圧の電圧差を引いた値を基準電圧で除した値である。
【数3】
ここで、Ｄｉｆｆは基準電圧であり、ユーザがＤＣ－ＤＣコンバータ１の特性に応じて設定する定数である。基準電圧Ｄｉｆｆの値によって、変数ａが決定し、ブリッジ間位相差φＢが決定する。そのために、基準電圧Ｄｉｆｆの値によって、ＤＣ－ＤＣコンバータ１の応答性や制御性が決定される。変数ａは、第１電圧および第２電圧の電圧差に応じて決定される値であり、基準電圧から、第１電圧に対する第２電圧の電圧差を引いた値を基準電圧で除した値である。
【0039】
その後、制御部４０は、変数ａが０以下ではないかを確認し、０以下の場合に変数ａを０とするリミット処理を行う。つまり、変数ａが０以下の場合に、ブリッジ間位相差を０とする。また、変数ａが１を超す場合は、変数ａを１とするリミット処理を行う。さらに、制御部４０は、ＤＣ－ＤＣコンバータ１固有の定数であるブリッジ間位相差最大値φＢ＿ｍａｘを変数ａに乗じることで、ブリッジ間位相差φＢを決定する。
【0040】
つまり、ブリッジ間位相差φＢは、第１電圧に対する第２電圧の電圧差に応じて決定される、１次側ブリッジ回路１０と２次側ブリッジ回路２０との位相差である。出力電力にブリッジ間位相差φＢは依存しない。なお、変数ａが１の場合では、第１電圧と第２電圧とは等しい。
【0041】
（制御モード）
参考動作例に係るＤＣ－ＤＣコンバータ１は３種類の制御モードで動作する。３種類の制御モードは、定格電圧動作、昇圧動作、および降圧動作である。このうち、昇圧動作および降圧動作は、１次側電圧Ｅ１と２次側電圧Ｅ２との関係が、トランスＴｒの巻線比ｎから定まるバランスした状況から大きく離れた場合での動作モードである。この場合に、昇圧動作の電力は力行となり、降圧動作の電力は回生となるように、ＤＣ－ＤＣコンバータ１の参考動作例に係る動作は制限される。
参考動作例に係るＤＣ－ＤＣコンバータ１は３種類の制御モードで動作する。３種類の制御モードは、定格電圧動作、昇圧動作、および降圧動作である。このうち、昇圧動作および降圧動作は、１次側電圧Ｅ１と２次側電圧Ｅ２との関係が、トランスＴｒの巻線比ｎから定まるバランスした状況から大きく離れた場合での動作モードである。この場合に、昇圧動作の電力は力行となり、降圧動作の電力は回生となるように、ＤＣ－ＤＣコンバータ１の参考動作例に係る動作は制限される。
【0042】
対して、定格電圧動作はトランスＴｒの巻線比ｎに適合した１次側電圧Ｅ１と２次側電圧Ｅ２との関係における動作モードであり、その電力は力行および回生どちらもが可能である。定格電圧動作は、１次側電圧Ｅ１と２次側電圧Ｅ２とが電圧平衡している状態である。
【0043】
（定格電圧動作）
定格電圧動作は、変数ａが正の値の場合である。つまり、第１電圧（＝Ｅ１）に対する第２電圧（＝ｎＥ２）の電圧差が基準電圧Ｄｉｆｆ未満の場合である。定格電圧動作では、第１レグ間位相差φＬ１は第２レグ１２が第１レグ１１に対して進んでいる場合が正であり、第２レグ間位相差φＬ２は第４レグ２２が第３レグ２１に対して進んでいる場合が正である。また、定格電圧動作は、低出力領域と高出力領域とに大別される。
定格電圧動作は、変数ａが正の値の場合である。つまり、第１電圧（＝Ｅ１）に対する第２電圧（＝ｎＥ２）の電圧差が基準電圧Ｄｉｆｆ未満の場合である。定格電圧動作では、第１レグ間位相差φＬ１は第２レグ１２が第１レグ１１に対して進んでいる場合が正であり、第２レグ間位相差φＬ２は第４レグ２２が第３レグ２１に対して進んでいる場合が正である。また、定格電圧動作は、低出力領域と高出力領域とに大別される。
【0044】
図２は、変数ａについて、ａ＝１の場合（第１電圧（＝Ｅ１）および第２電圧（＝ｎＥ２）が等しい場合）における低出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。図３は、変数ａについて、１＞ａ＞０における低出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。図２および３に示すように、低出力領域の定格電圧動作では、第２レグ１２および第３レグ２１がスイッチングする際に、第２レグ１２および第３レグ２１の電流が０になっている。そのため、第２レグ１２および第３レグ２１のスイッチングに伴う電力損失はなく、ＺＣＳ（Zero Current Switching：ゼロ電流スイッチング）可能である。
【0045】
低出力領域は、第１電圧（Ｅ１）および第２電圧（ｎＥ２）の電圧差が基準電圧Ｄｉｆｆ未満の場合であり（変数ａ＞０）、ブリッジ間位相差φＢ＞第１レグ間位相差φＬ１または、ブリッジ間位相差φＢ＞第２レグ間位相差φＬ２が成立する場合である。
【0046】
低出力領域での出力電力は、次式で表せる。
…（４）。
上式より、１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２のパルス幅のみが電力Ｐｏｕｔに影響する。
【数4】
上式より、１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２のパルス幅のみが電力Ｐｏｕｔに影響する。
【0047】
図４は、変数ａについて、ａ＝１の場合における高出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。図５は、変数ａについて、１＞ａ＞０における高出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。図４および図５に示すように、高出力領域の定格電圧動作では、第２レグ１２および第３レグ２１がＺＣＳ可能である。
【0048】
なお、図４および図５では、各レグから代表として奇数番目のスイッチング素子（アッパーアーム）のみの状態を記載したが、偶数番目のスイッチング素子（ロワーアーム）の状態は、同一レグ内の奇数番目のスイッチング素子の状態に対し位相が１８０°ずれたものである。なお、この関係性は他の図面においても同様である。
【0049】
高出力領域は、第１電圧（＝Ｅ１）および第２電圧（＝ｎＥ２）の電圧差が基準電圧Ｄｉｆｆ未満の場合であり（変数ａ＞０）、ブリッジ間位相差φＢ＜第１レグ間位相差φＬ１または、ブリッジ間位相差φＢ＜第２レグ間位相差φＬ２が成立する場合である。
【0050】
高出力領域での出力電力は、次式で表せる。
…（５）。
【数5】
【0051】
【0052】
低出力領域および高出力領域いずれの場合であっても、上述の手順により、ブリッジ間位相差φＢ、第１レグ間位相差φＬ１、および第２レグ間位相差φＬ２が決定される。そのため、ブリッジ間位相差φＢ、第１レグ間位相差φＬ１、および第２レグ間位相差φＬ２の変化はそれぞれが連続的であり、不連続に値が変動することはない。その結果として、電力の変化も連続となっている。
【0053】
また、上述した定格電圧動作の事例は、力行（Ｐｏｕｔ＞０）のものに関してだが、回生（Ｐｏｕｔ＜０）であっても同様の傾向が得られる。図７は、変数ａについて、ａ＝１における低出力領域の定格電圧動作（回生）での動作例を示すタイミングチャートである。図８は、変数ａについて、ａ＝１における高出力領域の定格電圧動作（回生）での動作例を示すタイミングチャートである。なお、回生では、第１レグ間位相差φＬ１および第２レグ間位相差φＬ２は負数となる。
【0054】
図７および８に示すように、力行だけではなく回生でも、第２レグ１２および第３レグ２１はＺＣＳが可能である。つまり、定格電圧動作（電圧平衡時）では、２つのレグにおいてＺＣＳによるスイッチング損失の低減が実現されるため、特許文献１の手法よりも高いスイッチング損失の低減効果が得られる。
【0055】
（昇圧動作）
昇圧動作は、変数ａについて、ａが負の値の場合である。つまり、第１電圧（Ｅ１）および第２電圧（ｎＥ２）の電圧差が基準電圧Ｄｉｆｆ以上の場合である。昇圧動作では、第１レグ間位相差φＬ１は第２レグ１２が第１レグ１１に対して進んでいる場合が正であり、第２レグ間位相差φＬ２は第４レグ２２が第３レグ２１に対して進んでいる場合が正である。
昇圧動作は、変数ａについて、ａが負の値の場合である。つまり、第１電圧（Ｅ１）および第２電圧（ｎＥ２）の電圧差が基準電圧Ｄｉｆｆ以上の場合である。昇圧動作では、第１レグ間位相差φＬ１は第２レグ１２が第１レグ１１に対して進んでいる場合が正であり、第２レグ間位相差φＬ２は第４レグ２２が第３レグ２１に対して進んでいる場合が正である。
【0056】
図９は、昇圧動作での動作例を示すタイミングチャートである。昇圧動作では、変数ａがリミット処理により０となるため、ブリッジ間位相差φＢも０となる。そのため、昇圧動作では、第１レグ間位相差φＬ１および第２レグ間位相差φＬ２によって、電力、電圧および電流を制御する。
【0057】
なお、昇圧動作においても、第１レグ間位相差φＬ１をまず求め、その値を用いて第２レグ間位相差φＬ２を求める処理の流れを行う。これは、変換部３０のトランスＴｒに印加される交流電圧の時間積を等しくする意味をもつ。１次側および２次側の交流電圧の時間積が等しいことによって、無効電流を回路内に流さない効果が得られる。
【0058】
図９に示すように、昇圧動作では、第１レグ１１、第２レグ１２、および第３レグ２１において、それぞれのレグのスイッチング素子がスイッチングする際の電流が０であるため、ＺＣＳ可能である。つまり、昇圧動作では、第４レグ２２のみでスイッチング損失が発生するだけである。そのため、低損失で電力を力行することができ、冷却機構の縮小が可能である。
【0059】
なお、この際の出力電力Ｐｏｕｔは、次式で表せる。
…（６）。
式（５）および式（６）を比較すると、式（６）は、式（５）においてブリッジ間位相差φＢを０とした数式であることがわかる。そのため、定格電圧動作と昇圧動作とを遷移する際に、各位相差を不連続に変動させる必要がなく、シームレスな制御が実現できる。
【数6】
式（５）および式（６）を比較すると、式（６）は、式（５）においてブリッジ間位相差φＢを０とした数式であることがわかる。そのため、定格電圧動作と昇圧動作とを遷移する際に、各位相差を不連続に変動させる必要がなく、シームレスな制御が実現できる。
【0060】
（降圧動作）
降圧動作は、変数ａについて、ａが負の値の場合である。つまり、第１電圧（＝Ｅ１）に対する第２電圧（＝ｎＥ２）の電圧差が基準電圧Ｄｉｆｆ以上の場合である。降圧動作では、第１レグ間位相差φＬ１は第１レグ１１が第２レグ１２に対して進んでいる場合が正であり、第２レグ間位相差φＬ２は第３レグ２１が第４レグ２２に対して進んでいる場合が正である。
降圧動作は、変数ａについて、ａが負の値の場合である。つまり、第１電圧（＝Ｅ１）に対する第２電圧（＝ｎＥ２）の電圧差が基準電圧Ｄｉｆｆ以上の場合である。降圧動作では、第１レグ間位相差φＬ１は第１レグ１１が第２レグ１２に対して進んでいる場合が正であり、第２レグ間位相差φＬ２は第３レグ２１が第４レグ２２に対して進んでいる場合が正である。
【0061】
図１０は、降圧動作での動作例を示すタイミングチャートである。降圧動作では、変数ａがリミット処理により０となるため、ブリッジ間位相差φＢも０となる。そのため、降圧動作では、第１レグ間位相差φＬ１および第２レグ間位相差φＬ２によって、電力、電圧および電流を制御する。
【0062】
なお、降圧動作においても、昇圧動作と同様に、無効電流を回路内に流さないようにしている。
【0063】
図１０に示すように、降圧動作では、第１レグ１１、第２レグ１２、および第３レグ２１において、それぞれのレグのスイッチング素子がスイッチングする際の電流が０であるため、ＺＣＳ可能である。つまり、降圧動作では、第４レグ２２のみでスイッチング損失が発生するだけである。そのため、低損失で電力を回生することができ、冷却機構の縮小が可能である。
【0064】
なお、この際の出力電力Ｐｏｕｔは、式（６）と同一である。そのため、定格電圧動作と降圧動作とを遷移する際に、各位相差を不連続に変動させる必要がなく、シームレスな制御が実現できる。
【0065】
（小括）
定格電圧動作、昇圧動作、および降圧動作の制御モードをシームレスに変更することができる。この際、スイッチング素子Ｓ１～Ｓ８の一部に関してだけＺＣＳができないことによる大きな熱損失が発生するために、当該一部のスイッチング素子のみ冷却を強化すればよい。そのため、一部のスイッチング素子Ｓ１～Ｓ８のみに対して、十分な放熱を行えばよくなり、熱設計が容易になり、コストを低減することができる。また、各制御パラメータが連続しているために、トランスが偏磁することがない。
定格電圧動作、昇圧動作、および降圧動作の制御モードをシームレスに変更することができる。この際、スイッチング素子Ｓ１～Ｓ８の一部に関してだけＺＣＳができないことによる大きな熱損失が発生するために、当該一部のスイッチング素子のみ冷却を強化すればよい。そのため、一部のスイッチング素子Ｓ１～Ｓ８のみに対して、十分な放熱を行えばよくなり、熱設計が容易になり、コストを低減することができる。また、各制御パラメータが連続しているために、トランスが偏磁することがない。
【0066】
また、昇圧動作および降圧動作において動作の種類によらず、第１電圧に対する第２電圧の電圧差が小さい場合であっても、大きな出力を取り出すことができる。さらに、特許文献１における制御手法よりも損失を低減することができる。
【0067】
〔実施形態１〕
次に、実施形態１に係るＤＣ－ＤＣコンバータ１における熱損失を平準化した動作に関して説明する。実施形態１に係るＤＣ－ＤＣコンバータ１は、参考動作例に係るＤＣ－ＤＣコンバータ１と同様の回路を有する。
次に、実施形態１に係るＤＣ－ＤＣコンバータ１における熱損失を平準化した動作に関して説明する。実施形態１に係るＤＣ－ＤＣコンバータ１は、参考動作例に係るＤＣ－ＤＣコンバータ１と同様の回路を有する。
【0068】
まず、実施形態１の概要を説明する。参考動作例では、定格電圧動作では、第２レグ１２および第３レグ２１においてＺＣＳが可能であった。すなわち、定格電圧動作では第１レグ１１および第４レグ２２において熱損失が発生する。
【0069】
これに対し、実施形態１では、熱損失が発生するレグを平準化（均一化）するように動作する。そのために、参考動作例における各レグの動作をスイッチングの周期毎に第１レグ１１と第２レグ１２間および第３レグ２１と第４レグ２２間で入れ替えることで、各レグの発熱を平準化し、熱損失を平準化する。熱損失が平準化することによって、ＤＣ－ＤＣコンバータ１を均一に放熱すればよいため、熱設計が容易になる。
【0070】
具体的には、実施形態１では、第１仮想レグＱ１、第２仮想レグＱ２、第３仮想レグＱ３、および第４仮想レグＱ４を定義し、制御部が第１仮想レグＱ１、第２仮想レグＱ２、第３仮想レグＱ３、第４仮想レグＱ４を、それぞれ参考動作例における第１レグ１１、第２レグ１２、第３レグ２１、および第４レグ２２と同様に制御するものとする。その上で、更に、第１レグ１１を第１仮想レグＱ１、第２レグ１２を第２仮想レグＱ２、第３レグ２１を第３仮想レグＱ３、および第４レグ２２を第４仮想レグＱ４と見なす第１動作と、第２レグ１２を第１仮想レグＱ１、第１レグ１１を第２仮想レグＱ２、第４レグ２２を第３仮想レグＱ３、および第３レグ２１を第４仮想レグＱ４と見なす第２動作と、をスイッチング周期毎に交互に実行するように各スイッチング素子を制御する。
【0071】
（定格電圧動作におけるタイミングチャートの変化）
図１１は、参考動作例での変数ａについて、１＞ａ＞０における低出力領域の定格電圧動作（力行）での動作例を示す別のタイミングチャートである。図１２は、実施形態１での変数ａについて、１＞ａ＞０における低出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。図１３は、参考動作例での変数ａについて、１＞ａ＞０における高出力領域の定格電圧動作（力行）での動作例を示す別のタイミングチャートである。図１４は、実施形態１での変数ａについて、１＞ａ＞０における高出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。図１１は図３に対応し、図１３は図５に対応し、それぞれのタイミングチャートは、タイミングチャートに示す範囲を増やしている。
図１１は、参考動作例での変数ａについて、１＞ａ＞０における低出力領域の定格電圧動作（力行）での動作例を示す別のタイミングチャートである。図１２は、実施形態１での変数ａについて、１＞ａ＞０における低出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。図１３は、参考動作例での変数ａについて、１＞ａ＞０における高出力領域の定格電圧動作（力行）での動作例を示す別のタイミングチャートである。図１４は、実施形態１での変数ａについて、１＞ａ＞０における高出力領域の定格電圧動作（力行）での動作例を示すタイミングチャートである。図１１は図３に対応し、図１３は図５に対応し、それぞれのタイミングチャートは、タイミングチャートに示す範囲を増やしている。
【0072】
図１１では、１次側スイッチング素子Ｓ３が、１次側スイッチング素子Ｓ１に対して常に進んでいることがわかる。また、２次側スイッチング素子Ｓ７が、２次側スイッチング素子Ｓ５に対して常に進んでいることがわかる。対して、図１２では、１次側スイッチング素子Ｓ３が、１次側スイッチング素子Ｓ１に対して、進んでいる場合と遅れている場合とがスイッチング周期毎に交互になっていることがわかる。また、２次側スイッチング素子Ｓ７が、２次側スイッチング素子Ｓ５に対して、進んでいる場合と遅れている場合とがスイッチング周期毎に交互になっていることがわかる。
【0073】
また、図１３では、１次側スイッチング素子Ｓ３が、１次側スイッチング素子Ｓ１に対して常に進んでいることがわかる。また、２次側スイッチング素子Ｓ７が、２次側スイッチング素子Ｓ５に対して常に進んでいることがわかる。対して、図１４では、１次側スイッチング素子Ｓ３が、１次側スイッチング素子Ｓ１に対して、進んでいる場合と遅れている場合とがスイッチング周期毎に交互になっていることがわかる。また、２次側スイッチング素子Ｓ７が、２次側スイッチング素子Ｓ５に対して、進んでいる場合と遅れている場合とがスイッチング周期毎に交互になっていることがわかる。
【0074】
つまり、実施形態１では、参考動作例における第１レグ１１の動作を、本実施形態では第１レグ１１が実行する場合と第２レグ１２が実行する場合とがある。同様に、実施形態１では、参考動作例における第３レグ２１の動作を、本実施形態では第３レグ２１が実行する場合と第４レグ２２が実行する場合とがある。参考動作例における第１レグ１１～第４レグ２２の動作をそれぞれ実施形態１では第１仮想レグＱ１～第４仮想レグＱ４とし、第１仮想レグＱ１～第４仮想レグＱ４が制御するレグを第１レグ１１～第４レグ２２の中において適宜切り替えるようにして制御する。
【0075】
その結果、定格電圧動作においては、第２仮想レグＱ２および第３仮想レグＱ３においてＺＣＳが可能となっている。つまり、第１動作においては、第２レグ１２および第３レグ２１においてＺＣＳが可能であり、第２動作においては、第１レグ１１および第４レグ２２においてＺＣＳが可能である。ＺＣＳできるレグがスイッチング周期毎に変化することによって、熱損失が平準化されることになる。そのため、各スイッチング素子でＺＣＳが実現できないことによって発生する熱も平準化されることになり、ＤＣ－ＤＣコンバータ１を均一に放熱すればよいことになる。
【0076】
図１１および図１２ならびに図１３および図１４を比較すると、参考動作例（図１１および図１３）では、１次側交流電圧Ｖａｃ１、２次側交流電圧Ｖａｃ２、１次側交流電流Ｉａｃ１、および２次側交流電流Ｉａｃ２がそれぞれ半周期毎に正負が反転するような振動波形になっている。
【0077】
対して、実施形態１（図１２および図１４）では、１次側交流電圧Ｖａｃ１、２次側交流電圧Ｖａｃ２、１次側交流電流Ｉａｃ１および２次側交流電流Ｉａｃ２がそれぞれ１周期毎に正負が反転するような振動波形になっている。ただし、当該振動波形は、半周期毎に正負が反転しない範囲で振動しており、その結果、１周期において、正負が反転しない範囲において２度の振動を成している。
【0078】
なお、第１動作および第２動作を切り替えた場合であっても、出力電力Ｐｏｕｔは変化しない。つまり、２次側電圧Ｅ２および２次側電流Ｉ２は実施形態１と参考動作例では変わらない。
【0079】
（ブロック図）
図１５は、実施形態１に係るＤＣ－ＤＣコンバータ１の回路図およびブロック図である。実施形態１に係る図１５は、参考動作例に係る図１と異なり、ブロック図４４、ブロック図４５、ブロック図４６の処理が追加されている。
図１５は、実施形態１に係るＤＣ－ＤＣコンバータ１の回路図およびブロック図である。実施形態１に係る図１５は、参考動作例に係る図１と異なり、ブロック図４４、ブロック図４５、ブロック図４６の処理が追加されている。
【0080】
ブロック図４４は、デューティ比が０．５における第１仮想レグＱ１～第４仮想レグＱ４を決定するロジックである。ブロック図４４では、第１レグ間位相差φＬ１、第２レグ間位相差φＬ２、およびブリッジ間位相差φＢによって、第１仮想レグＱ１～第４仮想レグＱ４を生成する。
【0081】
（切替信号ＳＥＬ）
ブロック図４５は、切替信号ＳＥＬを作る処理である。切替信号ＳＥＬは、第１動作と第２動作とを切り替える処理を行う。切替信号ＳＥＬは１周期毎にスイッチングする信号である。
ブロック図４５は、切替信号ＳＥＬを作る処理である。切替信号ＳＥＬは、第１動作と第２動作とを切り替える処理を行う。切替信号ＳＥＬは１周期毎にスイッチングする信号である。
【0082】
ブロック図４６では、切替信号ＳＥＬおよび第１仮想レグＱ１～第４仮想レグＱ４によって、実際に第１レグ１１～第４レグ２２を制御する処理を行っており、論理回路によって各スイッチング素子Ｓ１～Ｓ８の制御信号が決定される。
【0083】
図１６は、第１仮想レグＱ１、第２仮想レグＱ２、および切替信号ＳＥＬによって、第１レグ１１および第２レグ１２を制御するタイミングチャートの一例である。
【0084】
また、第３仮想レグＱ３、第４仮想レグＱ４、および切替信号ＳＥＬによって、第３レグ２１および第４レグ２２を制御するタイミングチャートは、図１６において、第１仮想レグＱ１を第３仮想レグＱ３に、第２仮想レグＱ２を第４仮想レグＱ４に、制御信号Ｓ１を制御信号Ｓ５に、制御信号Ｓ３を制御信号Ｓ７に読み替えたものである。なお、制御信号Ｓ２、Ｓ４、Ｓ６、Ｓ８に関しては、それぞれ制御信号Ｓ１、Ｓ３、Ｓ５、Ｓ７の逆論理である。
【0085】
（小括）
したがって、ＤＣ－ＤＣコンバータ１において電力を伝送する際に、ＺＣＳを行うスイッチング素子を定期的に入れ替えることで平準化し、ＤＣ－ＤＣコンバータ１の出力を維持したまま、ＺＣＳが実現されないスイッチング素子Ｓ１～Ｓ８における大きな発熱を平準化することができる。そのため、ＤＣ－ＤＣコンバータ１を構成するスイッチング素子Ｓ１～Ｓ８の放熱効率が改善する。
したがって、ＤＣ－ＤＣコンバータ１において電力を伝送する際に、ＺＣＳを行うスイッチング素子を定期的に入れ替えることで平準化し、ＤＣ－ＤＣコンバータ１の出力を維持したまま、ＺＣＳが実現されないスイッチング素子Ｓ１～Ｓ８における大きな発熱を平準化することができる。そのため、ＤＣ－ＤＣコンバータ１を構成するスイッチング素子Ｓ１～Ｓ８の放熱効率が改善する。
【0086】
〔変形例〕
（昇圧動作・降圧動作）
実施形態１では、定格電圧動作に関してのみ記載したが、これに限定されない。すなわち、参考動作例に示した昇圧動作および降圧動作を実施形態１に示した制御方法で実現してもよい。
（昇圧動作・降圧動作）
実施形態１では、定格電圧動作に関してのみ記載したが、これに限定されない。すなわち、参考動作例に示した昇圧動作および降圧動作を実施形態１に示した制御方法で実現してもよい。
【0087】
すなわち、昇圧動作および降圧動作において、第４レグ２２のみでＺＣＳが実現されないことによる発熱を、第３レグ２１および第４レグ２２に平準化することによって、両者それぞれの発熱量を低減することができる。その結果、ＤＣ－ＤＣコンバータ１全体で考えた場合における熱設計が容易になる。
【0088】
（切替信号ＳＥＬについて）
実施形態１では、切替信号ＳＥＬは１周期毎に切り替えるものとしたが、これに限定されない。例えば整数周期毎に切り替えてもよい。また、各スイッチング素子の温度を計測し、温度が低いスイッチング素子で発熱が生じるように、切替信号ＳＥＬを制御してもよい。
実施形態１では、切替信号ＳＥＬは１周期毎に切り替えるものとしたが、これに限定されない。例えば整数周期毎に切り替えてもよい。また、各スイッチング素子の温度を計測し、温度が低いスイッチング素子で発熱が生じるように、切替信号ＳＥＬを制御してもよい。
【0089】
〔まとめ〕
上記の課題を解決するために、本発明の態様１に係るＤＣ－ＤＣコンバータは、複数の１次側スイッチング素子を含み、第１レグと第２レグとを有した１次側ブリッジ回路と、複数の２次側スイッチング素子を含み、第３レグと第４レグとを有した２次側ブリッジ回路と、トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記第１レグを第１仮想レグ、前記第２レグを第２仮想レグ、前記第３レグを第３仮想レグ、前記第４レグを第４仮想レグと見なす第１動作と、前記第２レグを前記第１仮想レグ、前記第１レグを前記第２仮想レグ、前記第４レグを前記第３仮想レグ、前記第３レグを前記第４仮想レグと見なす第２動作とを、交互に実行するとともに、前記ＤＣ－ＤＣコンバータの外部から前記１次側ブリッジ回路に印加される電圧である第１電圧に対する、前記ＤＣ－ＤＣコンバータの外部から前記２次側ブリッジ回路に印加される電圧の１次側換算電圧である第２電圧の電圧差に応じて、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間のブリッジ間位相差を決定し、１次側から２次側または２次側から１次側に輸送する電力に応じて、前記第１仮想レグと前記第２仮想レグとの間の第１レグ間位相差、および前記第３仮想レグと前記第４仮想レグとの間の第２レグ間位相差を制御する。
上記の課題を解決するために、本発明の態様１に係るＤＣ－ＤＣコンバータは、複数の１次側スイッチング素子を含み、第１レグと第２レグとを有した１次側ブリッジ回路と、複数の２次側スイッチング素子を含み、第３レグと第４レグとを有した２次側ブリッジ回路と、トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記第１レグを第１仮想レグ、前記第２レグを第２仮想レグ、前記第３レグを第３仮想レグ、前記第４レグを第４仮想レグと見なす第１動作と、前記第２レグを前記第１仮想レグ、前記第１レグを前記第２仮想レグ、前記第４レグを前記第３仮想レグ、前記第３レグを前記第４仮想レグと見なす第２動作とを、交互に実行するとともに、前記ＤＣ－ＤＣコンバータの外部から前記１次側ブリッジ回路に印加される電圧である第１電圧に対する、前記ＤＣ－ＤＣコンバータの外部から前記２次側ブリッジ回路に印加される電圧の１次側換算電圧である第２電圧の電圧差に応じて、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間のブリッジ間位相差を決定し、１次側から２次側または２次側から１次側に輸送する電力に応じて、前記第１仮想レグと前記第２仮想レグとの間の第１レグ間位相差、および前記第３仮想レグと前記第４仮想レグとの間の第２レグ間位相差を制御する。
【0090】
上記の構成によれば、ＺＣＳを実現することができず、スイッチング損失が発生するレグを各ブリッジ回路内で平準化することができる。そのために、ＤＣ－ＤＣコンバータ全体においてスイッチング素子における発熱を分散することができ、熱設計が容易になる。
【0091】
本発明の態様２に係るＤＣ－ＤＣコンバータは、上記態様１において、前記制御部は、基準電圧から前記電圧差を引いた値を前記基準電圧で除した変数を求め、前記変数に応じて、前記第１レグ間位相差と、前記第２レグ間位相差とを決定してもよい。
【0092】
上記の構成によれば、定格電圧動作において、定格電圧動作、昇圧動作、および降圧動作をそれぞれ適切に選択して制御することができる。
【0093】
本発明の態様３に係るＤＣ－ＤＣコンバータは、上記態様２において、前記制御部は、前記変数が０以下の場合に、前記ブリッジ間位相差を０としてもよい。
【0094】
上記の構成によれば、定格電圧動作から、昇圧動作または降圧動作に遷移する、またはその逆の際に、各制御パラメータである位相差がシームレスに連続した制御を実現することができる。そのため、各制御パラメータが連続しているために、トランスが偏磁することがない。
【0095】
本発明の態様４に係るＤＣ－ＤＣコンバータは、上記態様２において、前記制御部は、前記変数が正の場合に、前記変数に、所定の位相差最大値を乗じて、前記ブリッジ間位相差を決定してもよい。
【0096】
上記の構成によれば、ブリッジ間位相差をＤＣ－ＤＣコンバータで制御可能な範囲に収めることができ、安定した制御を実現することができる。
【0097】
本発明の態様５に係るＤＣ－ＤＣコンバータは、上記態様１から４のいずれかにおいて、前記制御部は、前記第１レグ間位相差に、前記第１電圧に対する前記第２電圧の比を乗じて、前記第２レグ間位相差を決定してもよい。
【0098】
上記の構成によれば、定格電圧動作、昇圧動作、および降圧動作において、出力電力に対して、各制御パラメータである位相差がシームレスに連続した制御を実現することができる。そのため、各制御パラメータが連続しているために、トランスが偏磁することがない。
【0099】
上記の課題を解決するために、本発明の態様６に係るＤＣ－ＤＣコンバータは、複数の１次側スイッチング素子を含み、第１レグと第２レグとを有した１次側ブリッジ回路と、複数の２次側スイッチング素子を含み、第３レグと第４レグとを有した２次側ブリッジ回路と、トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記第１レグを第１仮想レグ、前記第２レグを第２仮想レグ、前記第３レグを第３仮想レグ、前記第４レグを第４仮想レグと見なす第１動作と、前記第２レグを前記第１仮想レグ、前記第１レグを前記第２仮想レグ、前記第４レグを前記第３仮想レグ、前記第３レグを前記第４仮想レグと見なす第２動作とを、交互に実行するとともに、前記第１仮想レグと前記第２仮想レグとの間に第１レグ間位相差を設け、前記第３仮想レグと前記第４仮想レグとの間に第２レグ間位相差を設け、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間にブリッジ間位相差を設けるようにして、各前記１次側スイッチング素子および各前記２次側スイッチング素子のスイッチングを制御することを特徴とする。
【0100】
上記の構成によれば、各レグの役割をブリッジ内で平準化することができる。そのため、熱損失を平準化することができる。
【0101】
本発明の態様７に係るＤＣ－ＤＣコンバータは、上記態様１から５のいずれかにおいて、前記トランスの巻線比は、前記１次側ブリッジ回路の電圧の範囲のうちの最大値と、前記２次側ブリッジ回路の電圧の範囲のうちの最小値との比としてもよい。
【0102】
本発明の態様８に係るＤＣ－ＤＣコンバータは、上記態様１から５のいずれかにおいて、前記第１電圧の範囲のうちの最大値と、前記第２電圧の範囲のうちの最小値と、が等しくてもよい。
【0103】
上記の構成によれば、第１電圧と第２電圧とが異なる場合であっても、ブリッジ間位相差をシームレスに連続させた制御が実現できる。
【0104】
本発明の態様９に係るＤＣ－ＤＣコンバータは、上記態様１から８のいずれかにおいて、前記第１仮想レグ、前記第２仮想レグ、前記第３仮想レグ、および前記第４仮想レグのデューティ比は０．５でもよい。
【0105】
上記の構成によれば、デューティ比を制御する必要がないため、ＤＣ－ＤＣコンバータの制御が容易である。
【0106】
本発明の態様１０に係るＤＣ－ＤＣコンバータは、上記態様１から９のいずれかにおいて、前記第１動作と前記第２動作とを１周期毎に切り替えてもよい。
【0107】
上記の構成によれば、ＺＣＳするレグを１周期毎で切り替えることができる。
【0108】
本発明の態様１１に係るＤＣ－ＤＣコンバータは、上記態様１から９のいずれかにおいて、前記第１動作と前記第２動作とをＮ周期（Ｎは２以上の自然数）毎に切り替えてもよい。
【0109】
上記の構成によれば、ＺＣＳするレグを周期のＮ倍の期間で切り替えることができる。
【0110】
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【0111】
１ ＤＣ－ＤＣコンバータ
１０ １次側ブリッジ回路
１１ 第１レグ
１２ 第２レグ
２０ ２次側ブリッジ回路
２１ 第３レグ
２２ 第４レグ
３０ 変換部
４０ 制御部
Ｓ１～４ １次側スイッチング素子
Ｓ５～８ ２次側スイッチング素子
１０ １次側ブリッジ回路
１１ 第１レグ
１２ 第２レグ
２０ ２次側ブリッジ回路
２１ 第３レグ
２２ 第４レグ
３０ 変換部
４０ 制御部
Ｓ１～４ １次側スイッチング素子
Ｓ５～８ ２次側スイッチング素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】