(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024063970
(43)【公開日】2024-05-14
(54)【発明の名称】半導体装置及び半導体装置のスキャンテスト方法
(51)【国際特許分類】
G01R 31/28 20060101AFI20240507BHJP
G01R 31/3185 20060101ALI20240507BHJP
H01L 21/822 20060101ALI20240507BHJP
G06F 15/78 20060101ALI20240507BHJP
G06F 11/22 20060101ALI20240507BHJP
【ＦＩ】
G01R31/28 G
G01R31/28 V
G01R31/3185
H01L27/04 T
G06F15/78 516
G06F11/22 605A
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022172190
(22)【出願日】2022-10-27
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】中村 和史
【テーマコード（参考）】
2G132
5B048
5B062
5F038
【Ｆターム（参考）】
2G132AA05
2G132AB01
2G132AC14
2G132AD06
2G132AK27
5B048AA01
5B048CC18
5B062JJ07
5F038CD06
5F038DF08
5F038DF17
5F038DT06
(57)【要約】
【課題】半導体装置のスキャンテストにおいて、シフトモード及びキャプチャモードの両方での瞬間消費電力を効率的に削減する。
【解決手段】スキャンチェーンには、回路ブロック１～４が設けられる。一時保存フリップフロップＦ１～Ｆ３のそれぞれは、２つの回路ブロックの一方の間に接続される。クロック生成回路１０は、スキャンテストに用いるクロック信号ＣＬＫを出力する。クロックゲーティングセルＧＣ１～ＧＣ４は、クロック信号ＣＬＫを受けとり、クロック信号ＣＬＫ１～ＣＬＫ４を回路ブロック１～４へ、クロック信号ＣＬＫ１～ＣＬＫ３を一時保存フリップフロップＦ１～Ｆ３へ出力する。制御回路２０は、入力側から１つずつ順に異なるタイミングで回路ブロック１～４を動作させ、かつ、各回路ブロックと各回路ブロックの出力に接続された一時保存フリップフロップとを同時に動作させるように、クロックゲーティングセルＧＣ１～ＧＣ４を制御する。
【選択図】図１
【解決手段】スキャンチェーンには、回路ブロック１～４が設けられる。一時保存フリップフロップＦ１～Ｆ３のそれぞれは、２つの回路ブロックの一方の間に接続される。クロック生成回路１０は、スキャンテストに用いるクロック信号ＣＬＫを出力する。クロックゲーティングセルＧＣ１～ＧＣ４は、クロック信号ＣＬＫを受けとり、クロック信号ＣＬＫ１～ＣＬＫ４を回路ブロック１～４へ、クロック信号ＣＬＫ１～ＣＬＫ３を一時保存フリップフロップＦ１～Ｆ３へ出力する。制御回路２０は、入力側から１つずつ順に異なるタイミングで回路ブロック１～４を動作させ、かつ、各回路ブロックと各回路ブロックの出力に接続された一時保存フリップフロップとを同時に動作させるように、クロックゲーティングセルＧＣ１～ＧＣ４を制御する。
【選択図】図１
【特許請求の範囲】
【請求項1】
スキャン入力端子とスキャン出力端子との間に構成され、複数の回路ブロックに分けられたスキャンチェーンと、
前記複数の回路ブロックのうちで隣接する２つの回路ブロックの一方の出力と、他方の入力と、の間に接続された複数の一時保存フリップフロップと、
スキャンテストに用いるクロック信号を出力するクロック信号生成部と、
前記クロック信号生成部から出力された前記クロック信号を受けとり、前記クロック信号を、前記複数の回路ブロック及び前記複数の一時保存フリップフロップへ出力する複数のクロックゲーティングセルと、
前記スキャン入力端子の側から１つずつ順に異なるタイミングで前記回路ブロックを動作させ、かつ、１つの前記回路ブロックの前記出力に接続された前記一時保存フリップフロップと前記１つの回路ブロックとを同時に動作させるように、前記複数のクロックゲーティングセルを制御可能な制御回路と、を備える、
半導体装置。
前記複数の回路ブロックのうちで隣接する２つの回路ブロックの一方の出力と、他方の入力と、の間に接続された複数の一時保存フリップフロップと、
スキャンテストに用いるクロック信号を出力するクロック信号生成部と、
前記クロック信号生成部から出力された前記クロック信号を受けとり、前記クロック信号を、前記複数の回路ブロック及び前記複数の一時保存フリップフロップへ出力する複数のクロックゲーティングセルと、
前記スキャン入力端子の側から１つずつ順に異なるタイミングで前記回路ブロックを動作させ、かつ、１つの前記回路ブロックの前記出力に接続された前記一時保存フリップフロップと前記１つの回路ブロックとを同時に動作させるように、前記複数のクロックゲーティングセルを制御可能な制御回路と、を備える、
半導体装置。
【請求項2】
前記制御回路は、前記スキャン入力端子の側から１つずつ順に、前記クロック信号の１サイクルだけ異なるタイミングで前記回路ブロックを動作させるように、前記複数のクロックゲーティングセルを制御する、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項3】
Ｎを２以上の整数として、
前記回路ブロック及び前記複数のクロックゲーティングセルは、それぞれＮ個設けられ、
前記一時保存フリップフロップは、Ｎ－１個設けられ、
Ｎ個の前記クロックゲーティングセルは、それぞれ、Ｎ個の前記回路ブロックに前記クロック信号を供給し、
ｋを１以上Ｎ－１以下の整数として、ｋ番目のクロックゲーティングセルは、前記スキャン入力端子の側から数えてｋ番目の前記回路ブロックと、前記ｋ番目の回路ブロックの出力に接続されたｋ番目の前記一時保存フリップフロップと、に前記クロック信号を出力し、
Ｎ番目のクロックゲーティングセルは、前記スキャン入力端子の側から数えてＮ番目の前記回路ブロックに、前記クロック信号を出力する、
請求項２に記載の半導体装置。
前記回路ブロック及び前記複数のクロックゲーティングセルは、それぞれＮ個設けられ、
前記一時保存フリップフロップは、Ｎ－１個設けられ、
Ｎ個の前記クロックゲーティングセルは、それぞれ、Ｎ個の前記回路ブロックに前記クロック信号を供給し、
ｋを１以上Ｎ－１以下の整数として、ｋ番目のクロックゲーティングセルは、前記スキャン入力端子の側から数えてｋ番目の前記回路ブロックと、前記ｋ番目の回路ブロックの出力に接続されたｋ番目の前記一時保存フリップフロップと、に前記クロック信号を出力し、
Ｎ番目のクロックゲーティングセルは、前記スキャン入力端子の側から数えてＮ番目の前記回路ブロックに、前記クロック信号を出力する、
請求項２に記載の半導体装置。
【請求項4】
Ｎ－１個の選択回路をさらに備え、
ｋ番目の前記選択回路は、前記制御回路による制御に応じて、前記ｋ番目の回路ブロックから出力されるデータと、前記ｋ番目の一時保存フリップフロップから出力されるデータと、のいずれか一方を、ｋ＋１番目の前記回路ブロックへ出力し、
前記制御回路は、前記Ｎ－１個の選択回路のそれぞれについて、前段の回路ブロックから出力されるデータ、及び、前段の前記一時保存フリップフロップから出力されるデータのいずれを出力するかを切り替える、
請求項３に記載の半導体装置。
ｋ番目の前記選択回路は、前記制御回路による制御に応じて、前記ｋ番目の回路ブロックから出力されるデータと、前記ｋ番目の一時保存フリップフロップから出力されるデータと、のいずれか一方を、ｋ＋１番目の前記回路ブロックへ出力し、
前記制御回路は、前記Ｎ－１個の選択回路のそれぞれについて、前段の回路ブロックから出力されるデータ、及び、前段の前記一時保存フリップフロップから出力されるデータのいずれを出力するかを切り替える、
請求項３に記載の半導体装置。
【請求項5】
Ｎ－１個の選択回路をさらに備え、
ｋ番目の前記選択回路は、前記制御回路による制御に応じて、前記ｋ番目の回路ブロックから出力されるデータと、前記ｋ番目の一時保存フリップフロップから出力されるデータと、のいずれか一方を、ｋ＋１番目の前記回路ブロックへ出力し、
前記Ｎ個の回路ブロックは、１つの前記回路ブロック又は連続する２つ以上の前記回路ブロックを含み、かつ、各回路ブロックの後段に接続された前記選択回路を含む、２個以上Ｎ個以下のグループに分けられ、
前記制御回路は、
前記１つの回路ブロックを含むグループについて、前記１つの回路ブロックの後段に前記選択回路及び前記一時保存フリップフロップが接続されている場合には、前記選択回路が前記１つの回路ブロックの後段に接続された前記一時保存フリップフロップから出力されるデータを出力するように、前記１つの回路ブロックの後段に接続された前記選択回路を制御し、
前記連続する２つ以上のブロックを含むグループのそれぞれについて、Ｍを２以上の整数、前記連続する２つ以上の前記回路ブロックの個数をＭとし、ｊを１以上Ｍ－１以下の整数として、ｊ番目の前記選択回路がｊ番目の前記回路ブロックから出力されるデータをｊ＋１番目の前記回路ブロックに出力するように、前記ｊ番目の選択回路を制御し、かつ、Ｍ番目の前記回路ブロックの後段に前記選択回路及び前記一時保存フリップフロップが接続されている場合には、前記Ｍ番目の選択回路が前記Ｍ番目の回路ブロックの後段に接続された前記一時保存フリップフロップから出力されるデータを出力するように、当該グループに含まれる各選択回路を制御し、
同じグループに含まれる前記連続するＭ個の回路ブロックに、同じタイミングで前記クロック信号が供給されるように、前記グループに接続されるＭ個の前記クロックゲーティングセルを制御する、
請求項３に記載の半導体装置。
ｋ番目の前記選択回路は、前記制御回路による制御に応じて、前記ｋ番目の回路ブロックから出力されるデータと、前記ｋ番目の一時保存フリップフロップから出力されるデータと、のいずれか一方を、ｋ＋１番目の前記回路ブロックへ出力し、
前記Ｎ個の回路ブロックは、１つの前記回路ブロック又は連続する２つ以上の前記回路ブロックを含み、かつ、各回路ブロックの後段に接続された前記選択回路を含む、２個以上Ｎ個以下のグループに分けられ、
前記制御回路は、
前記１つの回路ブロックを含むグループについて、前記１つの回路ブロックの後段に前記選択回路及び前記一時保存フリップフロップが接続されている場合には、前記選択回路が前記１つの回路ブロックの後段に接続された前記一時保存フリップフロップから出力されるデータを出力するように、前記１つの回路ブロックの後段に接続された前記選択回路を制御し、
前記連続する２つ以上のブロックを含むグループのそれぞれについて、Ｍを２以上の整数、前記連続する２つ以上の前記回路ブロックの個数をＭとし、ｊを１以上Ｍ－１以下の整数として、ｊ番目の前記選択回路がｊ番目の前記回路ブロックから出力されるデータをｊ＋１番目の前記回路ブロックに出力するように、前記ｊ番目の選択回路を制御し、かつ、Ｍ番目の前記回路ブロックの後段に前記選択回路及び前記一時保存フリップフロップが接続されている場合には、前記Ｍ番目の選択回路が前記Ｍ番目の回路ブロックの後段に接続された前記一時保存フリップフロップから出力されるデータを出力するように、当該グループに含まれる各選択回路を制御し、
同じグループに含まれる前記連続するＭ個の回路ブロックに、同じタイミングで前記クロック信号が供給されるように、前記グループに接続されるＭ個の前記クロックゲーティングセルを制御する、
請求項３に記載の半導体装置。
【請求項6】
前記制御回路は、前記スキャン入力端子の側から１つずつ順に、前記クロック信号の１サイクルだけ異なるタイミングで前記２個以上Ｎ個以下のグループを動作させるように、前記Ｎ個のクロックゲーティングセルを制御する、
請求項５に記載の半導体装置。
請求項５に記載の半導体装置。
【請求項7】
前記制御回路が用いる制御情報を格納するメモリを更に備え、
前記制御回路は、前記制御情報に基づいて、シフトモードとキャプチャモードとで、前記２個以上Ｎ個以下のグループの構成を変更する、
請求項６に記載の半導体装置。
前記制御回路は、前記制御情報に基づいて、シフトモードとキャプチャモードとで、前記２個以上Ｎ個以下のグループの構成を変更する、
請求項６に記載の半導体装置。
【請求項8】
スキャンテストに用いるクロック信号を受けとり、
前記クロック信号を、スキャン入力端子とスキャン出力端子との間に構成され、複数の回路ブロックに分けられたスキャンチェーンの前記複数の回路ブロック、及び、前記複数の回路ブロックのうちで隣接する２つの回路ブロックの一方の出力と、他方の入力と、の間に接続された複数の一時保存フリップフロップへ出力し、
前記スキャン入力端子の側から１つずつ順に異なるタイミングで前記回路ブロックを動作させ、かつ、１つの前記回路ブロックの前記出力に接続された前記一時保存フリップフロップと前記１つの回路ブロックとを同時に動作させる、
半導体装置のスキャンテスト方法。
前記クロック信号を、スキャン入力端子とスキャン出力端子との間に構成され、複数の回路ブロックに分けられたスキャンチェーンの前記複数の回路ブロック、及び、前記複数の回路ブロックのうちで隣接する２つの回路ブロックの一方の出力と、他方の入力と、の間に接続された複数の一時保存フリップフロップへ出力し、
前記スキャン入力端子の側から１つずつ順に異なるタイミングで前記回路ブロックを動作させ、かつ、１つの前記回路ブロックの前記出力に接続された前記一時保存フリップフロップと前記１つの回路ブロックとを同時に動作させる、
半導体装置のスキャンテスト方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置及び半導体装置のスキャンテスト方法に関する。
【背景技術】
【0002】
半導体装置をテストする方法として、スキャンテストが知られている。一般に、スキャンテストを行うときには、半導体装置の内部の同一スキャンチェーンに繋がるスキャンフリップフロップは、キャプチャモード/シフトモードで同一のスキャンクロックを用いて動作する。
【0003】
しかし、近年の半導体装置の大規模化に伴い、スキャンの対象となるフリップフロップの数も膨大になっている。そのため、１つのスキャン用クロックで多くのフリップフロップを動作させると、スキャンテスト時の瞬間消費電力が増加してしまう。瞬間消費電力を抑えるために、半導体装置のサプライヤーは設計の段階で多くの時間を電力解析に費やしている。また、瞬間消費電力の増加により、半導体装置の電力スペックを満たすことができず、テストを実施できないといった問題も生じる。さらに、半導体装置のユーザにとっても、瞬間消費電力の増加のために、自製品の設計の最適化や電力解析に多くの時間を割かなければならない。そのため、瞬間消費電力を抑制できるスキャンテスト手法のニーズが高まっている。
【0004】
このようなニーズを満たすため、スキャンテスト時の瞬間消費電力を削減する手法が提案されている（特許文献１）。この手法では、スキャンテスト時にスキャンチェーンを形成するスキャンフリップフロップと組み合わせ回路とを有する複数の回路ブロックが半導体装置内に構成される。複数の選択回路は、制御信号に基づいて、回路ブロックのそれぞれに供給するクロック信号を、実動作時に使用する内部クロック信号と、スキャンテスト時に使用するスキャン用クロック信号と、の間で切り替える。制御回路は、スキャンチェーンにデータを入出力するシフトモード中は、回路ブロックのそれぞれに同じタイミングのシフトクロックを含むスキャンクロックを生成する。また、組み合わせ回路の論理動作をテストするキャプチャモード中は、回路ブロックのそれぞれで異なるタイミングのパルスを含むキャプチャクロックを生成する。
【0005】
この手法によれば、スキャンテスト時、特にキャプチャ動作を行うときに、回路ブロックのそれぞれに供給されるクロックを異なるタイミングで供給できるので、瞬間消費電力を削減してテストを実施することができる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０１２－１８５１２７号広報
【発明の概要】
【発明が解決しようとする課題】
【0007】
特許文献１にかかる手法は、キャプチャモード時の瞬間消費電力は削減できるものの、シフトモード時には各回路ブロックに同時にクロックが供給されるため、活性化するスキャンフリップフロップの数を減らすことができない。そのため、シフトモード時の瞬間消費電力を削減することは、原理的にできない。スキャンチェーンを分割してシフト動作をチェーン毎に分けて行うことで、シフトモードの瞬間消費電力を削減する手法は一般に知られているが、この場合でも、キャプチャモード時の瞬間消費電力は削減できない。そのため、シフトモード及びキャプチャモードを通じての電力解析や設計最適化に要する時間の削減には、制限が有る。半導体装置の設計においては、レイアウトに依存してシフトモードでの電力スペックが厳しい場合やキャプチャモードでの電力スペックが厳しい場合があり、このことが電力解析や設計の最適化に多くの時間を割く要因となっている。
【0008】
そこで、シフトモード及びキャプチャモードの両方にて瞬間消費電力を効率的に削減できる手法の確立が求められる。
【0009】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0010】
一実施の形態にかかる半導体装置は、複数の回路ブロックに分けられたスキャンチェーンと、隣接する２つの回路ブロックの一方の出力と、他方の入力と、の間に接続された複数の一時保存フリップフロップと、スキャンテストに用いるクロック信号を出力するクロック信号生成部と、前記クロック信号を、前記複数の回路ブロック及び前記複数の一時保存フリップフロップへ出力する複数のクロックゲーティングセルと、入力側１つずつ順に異なるタイミングで前記回路ブロックを動作させ、かつ、１つの前記回路ブロックの前記出力に接続された前記一時保存フリップフロップと前記１つの回路ブロックとを同時に動作させる制御回路と、を備える。
【0011】
一実施の形態にかかる半導体装置のスキャンテスト方法は、スキャンテストに用いるクロック信号を受けとり、前記クロック信号を、複数の回路ブロックに分けられたスキャンチェーンの前記複数の回路ブロック、及び、隣接する２つの回路ブロックの一方の出力と、他方の入力と、の間に接続された複数の一時保存フリップフロップへ出力し、入力側から１つずつ順に異なるタイミングで前記回路ブロックを動作させ、かつ、１つの前記回路ブロックの前記出力に接続された前記一時保存フリップフロップと前記１つの回路ブロックとを同時に動作させる。
【発明の効果】
【0012】
一実施の形態によれば、半導体装置のスキャンテストにおいて、シフトモード及びキャプチャモードの両方での瞬間消費電力を効率的に削減することができる。
【図面の簡単な説明】
【0013】
【図1】実施の形態１にかかる半導体装置の構成を模式的に示す図である。
【図2】実施の形態１にかかる半導体装置でスキャンテストを行う場合のタイミングチャートである。
【図3】実施の形態２にかかる半導体装置の構成を模式的に示す図である。
【図4】実施の形態２にかかる半導体装置においてグループ分けをせずに一般的なスキャンテストを行う場合の回路構成を示す図である。
【図5】実施の形態２にかかる半導体装置において一般的なスキャンテストを行う場合のタイミングチャートである。
【図6】実施の形態２にかかる半導体装置においてグループ分けしてスキャンテストを行う場合のタイミングチャートである。
【図7】実施の形態３にかかる半導体装置の構成を模式的に示す図である。
【図8】実施の形態３にかかる制御回路の構成を模式的に示す図である。
【図9】実施の形態３にかかるシフトコンフィグ及びキャプチャコンフィグを示す図である。
【図10】実施の形態３においてシフトモードでシフトコンフィグ２、キャプチャモードでシフトコンフィグ３を選択した場合の各信号のタイミングチャートである。
【図11】実施の形態４にかかる半導体装置の構成を模式的に示す図である。
【図12】実施の形態４にかかる制御回路の構成を模式的に示す図である。
【図13】実施の形態４にかかるシフトコンフィグを示す図である。
【図14】実施の形態４にかかるキャプチャコンフィグを示す図である。
【図15】実施の形態４においてシフトモードでシフトコンフィグ２－２、キャプチャモードでシフトコンフィグ３－２を選択した場合の各信号のタイミングチャートである。
【発明を実施するための形態】
【0014】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【0015】
実施の形態１
実施の形態１にかかる半導体装置について説明する。実施の形態１にかかる半導体装置１００は、スキャンチェーンを複数の回路ブロックに分けてスキャンテストを行うものとして構成される。スキャンチェーンを複数の回路ブロックに分けるのに対応して、半導体装置１００には、各回路ブロックにクロック信号を供給するクロックゲーティングセルが設けられる。また、隣接する２つの回路ブロックの間には、前段の回路ブロックのデータを後段の回路ブロックに渡すための一時保存用フリップフロップが設けられる。
実施の形態１にかかる半導体装置について説明する。実施の形態１にかかる半導体装置１００は、スキャンチェーンを複数の回路ブロックに分けてスキャンテストを行うものとして構成される。スキャンチェーンを複数の回路ブロックに分けるのに対応して、半導体装置１００には、各回路ブロックにクロック信号を供給するクロックゲーティングセルが設けられる。また、隣接する２つの回路ブロックの間には、前段の回路ブロックのデータを後段の回路ブロックに渡すための一時保存用フリップフロップが設けられる。
【0016】
図１に、実施の形態１にかかる半導体装置１００の構成を模式的に示す。図１では、例として、半導体装置１００に４つの回路ブロック１～４が設けられている。これに対応して、半導体装置１００には、４つのクロックゲーティングセルＧＣ１～ＧＣ４と、３つのフリップフロップＦ１～Ｆ３と、が設けられる。
【0017】
クロック生成回路１０は、クロックゲーティングセルＧＣ１～ＧＣ４の入力端子ＩＮと接続され、クロックゲーティングセルＧＣ１～ＧＣ４にクロック信号ＣＬＫを供給する。
【0018】
制御回路２０は、モードセレクト信号ＭＳＥＬ、リセット信号ＲＳＴ、コントロールクロックＣＴＬＣＬＫに応じて、半導体装置１００の動作を制御するものとして構成される。制御回路２０は、クロックゲーティングセルＧＣ１～ＧＣ４のイネーブル信号端子ＥＮと接続され、クロックゲーティングセルＧＣ１～ＧＣ４のそれぞれにクロック制御信号ＳＭＣ１～ＳＭＣ４を供給する。
【0019】
クロックゲーティングセルＧＣ１～ＧＣ４の出力端子ＯＵＴは、それぞれ、回路ブロック１～４と接続される。クロックゲーティングセルＧＣ１～ＧＣ４は、クロック制御信号ＳＭＣ１～ＳＭＣ４に応じて、回路ブロック１～４にクロック信号ＣＬＫ１～ＣＬＫ４を供給する。
【0020】
回路ブロック１は、スキャンチェーンを構成するフリップフロップＦ１１～Ｆ１３と組み合わせ回路Ｃ１１及びＣ１２とを有する。フリップフロップＦ１１～Ｆ１３のクロック入力端子は、クロックゲーティングセルＧＣ１の出力端子ＯＵＴと接続され、クロック信号ＣＬＫ１が供給される。
【0021】
フリップフロップＦ１１のスキャン入力端子ＳＩは、半導体装置１００のスキャン入力端子ＴＩＮと接続される。フリップフロップＦ１１の出力端子ＱとフリップフロップＦ１２のデータ端子Ｄとの間には、組み合わせ回路Ｃ１１が接続される。フリップフロップＦ１１のスキャン出力端子ＳＯは、フリップフロップＦ１２のスキャン入力端子ＳＩと接続される。フリップフロップＦ１２の出力端子ＱとフリップフロップＦ１３のデータ端子Ｄとの間には、組み合わせ回路Ｃ１２が接続される。フリップフロップＦ１２のスキャン出力端子ＳＯは、フリップフロップＦ１３のスキャン入力端子ＳＩと接続される。
【0022】
フリップフロップＦ１３のスキャン出力端子ＳＯは、一時保存フリップフロップＦ１のスキャン入力端子ＳＩと接続される。
【0023】
回路ブロック２～４は、回路ブロック１と同様の構成を有する。すなわち、回路ブロック２のフリップフロップＦ２１～Ｆ２３はそれぞれ回路ブロック１のフリップフロップＦ１１～Ｆ１３に対応し、組み合わせ回路Ｃ２１及びＣ２２はそれぞれ組み合わせ回路Ｃ１１及びＣ１２に対応する。回路ブロック３のフリップフロップＦ３１～Ｆ３３はそれぞれ回路ブロック１のフリップフロップＦ１１～Ｆ１３に対応し、組み合わせ回路Ｃ３１及びＣ３２はそれぞれ組み合わせ回路Ｃ１１及びＣ１２に対応する。回路ブロック４のフリップフロップＦ４１～Ｆ４３はそれぞれ回路ブロック１のフリップフロップＦ１１～Ｆ１３に対応し、組み合わせ回路Ｃ４１及びＣ４２はそれぞれ組み合わせ回路Ｃ１１及びＣ１２に対応する。
【0024】
回路ブロック２のフリップフロップＦ２１～Ｆ２３のクロック入力端子には、クロックゲーティングセルＧＣ２からクロック信号ＣＬＫ２が入力される。回路ブロック３のフリップフロップＦ３１～Ｆ３３のクロック入力端子には、クロックゲーティングセルＧＣ３からクロック信号ＣＬＫ３が入力される。回路ブロック４のフリップフロップＦ４１～Ｆ４３のクロック入力端子には、クロックゲーティングセルＧＣ４からクロック信号ＣＬＫ４が入力される。
【0025】
フリップフロップＦ２３及びＦ３３のスキャン出力端子ＳＯは、それぞれ、一時保存フリップフロップＦ２及びＦ３のスキャン入力端子ＳＩと接続される。フリップフロップＦ４３のスキャン出力端子ＳＯは、半導体装置１００のスキャン出力端子ＴＯＵＴと接続される。
【0026】
一時保存フリップフロップＦ１のスキャン出力端子ＳＯは、回路ブロック２のフリップフロップＦ２１のスキャン入力端子ＳＩと接続される。一時保存フリップフロップＦ２のスキャン出力端子ＳＯは、回路ブロック３のフリップフロップＦ３１のスキャン入力端子ＳＩと接続される。一時保存フリップフロップＦ３のスキャン出力端子ＳＯは、回路ブロック４のフリップフロップＦ４１のスキャン入力端子ＳＩと接続される。
【0027】
一時保存フリップフロップＦ１～Ｆ３のクロック入力端子には、クロックゲーティングセルＧＣ１～ＧＣ３から、それぞれクロック信号ＣＬＫ１～ＣＬＫ３が供給される。
【0028】
続いて、半導体装置１００のスキャンテスト動作について説明する。本実施の形態では、１つのスキャンチェーンを構成する回路ブロック１～４について、１つずつ順に、シフト動作及びキャプチャ動作を行う。図２に、実施の形態１にかかる半導体装置１００でスキャンテストを行う場合のタイミングチャートを示す。
【0029】
モードセレクト信号ＭＳＥＬが有効である場合、例えばその値が「１’ｂ１」である期間では、シフトモードとなる。モードセレクト信号ＭＳＥＬが無効である場合、例えばその値が「１’ｂ０」である期間では、キャプチャモードとなる。動作モードを切り替えるときには、全ての回路ブロックのシフト動作が終わった直後にリセット信号ＲＳＴを有効化、例えばその値を「１’ｂ１」とし、キャプチャ動作に入る直前でリセット信号ＲＳＴを無効化、例えばその値を「１’ｂ０」とする。これにより、シフトモードからキャプチャモードに切り替える間に、制御回路２０をリセットできる。
【0030】
クロックゲーティングセルＧＣ１～ＧＣ４は、クロック制御信号ＳＭＣ１～ＳＭＣ４が有効な期間だけ、クロック信号ＣＬＫを、回路ブロック１～４のそれぞれにクロック信号ＣＬＫ１～ＣＬＫ４として供給する。これにより、シフトモード及びキャプチャモードの両方で、クロック信号ＣＬＫ１～ＣＬＫ４を順番に、かつ排他的に、回路ブロック１～４のそれぞれへ供給することができる。
【0031】
続いて、半導体装置１００におけるスキャンテストにおけるシフト動作について説明する。
【0032】
まず、モードセレクト信号ＭＳＥＬが有効であるシフトモードにおいて、回路ブロック１及び一時保存フリップフロップＦ１へのデータのシフトを行う。制御回路２０は、クロック制御信号ＳＭＣ１を有効、例えばその値を「１’ｂ１」とし、クロック制御信号ＳＭＣ２～ＳＭＣ４を無効、例えばその値を「１’ｂ０」とする。これにより、回路ブロック１のみが動作を行い、回路ブロック２～４は動作しない状態となる。
【0033】
クロック制御信号ＳＭＣ１が有効である期間中に、クロックゲーティングセルＧＣ１はクロック信号ＣＬＫ１を１サイクルだけ生成し、スキャン入力端子ＴＩＮより入力されたスキャンテストデータは、クロック信号ＣＬＫ１に同期して回路ブロック１内のフリップフロップＦ１１へシフトされる。フリップフロップＦ１２は前段のフリップフロップＦ１１が保持していたデータを格納し、フリップフロップＦ１３は前段のフリップフロップＦ１２が保持していたデータを格納する。フリップフロップＦ１３が保持していたデータは、一時保存フリップフロップＦ１へシフトされる。
【0034】
次いで、回路ブロック２及び一時保存フリップフロップＦ２へのデータのシフトを行う。制御回路２０は、クロック制御信号ＳＭＣ２を有効にし、クロック制御信号ＳＭＣ１、ＳＭＣ３及びＳＭＣ４を無効にする。これにより、回路ブロック２のみが動作を行い、回路ブロック１、３及び４は動作しない状態となる。
【0035】
クロック制御信号ＳＭＣ２が有効である期間中に、クロックゲーティングセルＧＣ２はクロック信号ＣＬＫ２を１サイクルだけ生成し、一時保存フリップフロップＦ１のスキャン出力端子ＳＯより入力されたデータが、クロック信号ＣＬＫ２に同期してフリップフロップＦ２１へシフトされる。フリップフロップＦ２２は前段のフリップフロップＦ２１が保持していたデータを格納し、フリップフロップＦ２３は前段のフリップフロップＦ２２が保持していたデータを格納する。フリップフロップＦ２３が保持していたデータは、一時保存フリップフロップＦ２へシフトされる。
【0036】
次いで、回路ブロック３及び一時保存フリップフロップＦ３へのデータのシフトを行う。回路ブロック３の構成及び動作は、回路ブロック２と同様である。これにより、一時保存フリップフロップＦ２のスキャン出力端子ＳＯより入力されたスキャンテストデータがフリップフロップＦ３１へシフトされ、フリップフロップＦ３３が保持していたデータは、一時保存フリップフロップＦ３へシフトされる。その他の重複する説明については、省略する。
【0037】
次いで、回路ブロック４へのデータのシフトを行う。回路ブロック４の構成及び動作は、回路ブロック２及び３と同様である。これにより、一時保存フリップフロップＦ３のスキャン出力端子ＳＯより入力されたスキャンテストデータがフリップフロップＦ４１へシフトされる。フリップフロップＦ４３が保持していたデータは、半導体装置１００のスキャン出力端子ＴＯＵＴに出力される。
【0038】
シフトモードにおいては、スキャン入力端子ＴＩＮから入力されたテストデータを、回路ブロック１～４を構成する全てのフリップフロップへシフトさせるために、上述の回路ブロック１～４のシフト動作が繰り返されることとなる。
【0039】
モードセレクト信号ＭＳＥＬが無効であるキャプチャモードにおいて、シフトモードと同様に、回路ブロック１～４で１つずつ順に、キャプチャ動作が行われる。
【0040】
以上、本構成によれば、１つのスキャンチェーン内において、１つの回路ブロックで構成されるグループが、Ｎ個設けられることとなる。そして、回路ブロック（すなわち、グループ）を変えてデータシフトを１サイクルずつ順に行うことで、同時に活性化するノード数を回路ブロック１つ分（すなわち、１つのグループ）に制限しつつ、データを消失させることなくシフト動作及びキャプチャ動作を実現できる。したがって、スキャンチェーンを複数のグループに分けるグループ分けを行わない一般的なスキャンテストを行う場合と比べて、テスト実行時間は長くなるものの、シフトモード及びキャプチャモードの両方において、瞬間消費電力を効率的に削減することができる。
【0041】
また、本構成によれば、半導体装置の回路構成を変更するのみで、スキャンチェーンを物理的に分離することなく、各回路ブロックに供給するクロック信号の制御のみで、瞬間消費電力を効率的に削減することができる。
【0042】
実施の形態２
実施の形態１では、１つのスキャンチェーンを複数の回路ブロックに分けてスキャンテストを行うことで、瞬間消費電力の削減を行う構成について説明した。しかし、状況によっては、１つのスキャンチェーンを複数の回路ブロックに分けることなく、一般的なスキャンテストを行うことが求められる場合も想定される。そこで、本実施の形態では、１つのスキャンチェーンを複数の回路ブロックに分けた場合でも、分けない場合でもスキャンテストが可能な半導体装置について説明する。
実施の形態１では、１つのスキャンチェーンを複数の回路ブロックに分けてスキャンテストを行うことで、瞬間消費電力の削減を行う構成について説明した。しかし、状況によっては、１つのスキャンチェーンを複数の回路ブロックに分けることなく、一般的なスキャンテストを行うことが求められる場合も想定される。そこで、本実施の形態では、１つのスキャンチェーンを複数の回路ブロックに分けた場合でも、分けない場合でもスキャンテストが可能な半導体装置について説明する。
【0043】
図３に、実施の形態２にかかる半導体装置２００の構成を模式的に示す。半導体装置２００は、実施の形態１にかかる半導体装置１００に、スキャンチェーンのグループ分けの実行及び不実行を切り替える選択回路Ｓ１～Ｓ３が追加されている。半導体装置２００のその他の構成は概ね同様であり、以下では、半導体装置１００と異なる点について説明する。
【0044】
選択回路Ｓ１～Ｓ３は、それぞれ回路ブロック１～３の後段に設けられる。選択回路Ｓ１～Ｓ３の一方の入力端子（図３では入力端子「０」）は、それぞれ、回路ブロック１～３のフリップフロップＦ１３、Ｆ２３及びＦ３３のスキャン出力端子ＳＯと接続される。選択回路Ｓ１～Ｓ３の他方の入力端子（図３では入力端子「１」）は、それぞれ、一時保存フリップフロップＦ１～Ｆ３のスキャン出力端子ＳＯと接続される。
【0045】
制御回路２０は、選択回路Ｓ１～Ｓ３へ、切り替え制御信号ＳＣ１～ＳＣ３をそれぞれ出力する。本構成では、選択回路Ｓ１は、切り替え制御信号ＳＣ１が無効、例えば「０」の場合には入力端子「０」と出力端子とを接続し、切り替え制御信号ＳＣ１が有効、例えば「１」の場合には入力端子「１」と出力端子とを接続するように動作する。選択回路Ｓ２及びＳ３についても、選択回路Ｓ１と同様に、それぞれ切り替え制御信号ＳＣ２及びＳＣ３に応じて、信号経路の切り替えを行う。
【0046】
半導体装置２００の動作について、初めに、スキャンチェーンのグループ分けを行うことなく、一般的なスキャンテストを行う場合について説明する。図４に、実施の形態２にかかる半導体装置２００においてグループ分けをせずに一般的なスキャンテストを行う場合の回路構成を示す。また、図５に、実施の形態２にかかる半導体装置２００において一般的なスキャンテストを行う場合のタイミングチャートを示す。
【0047】
この場合には、制御回路２０は、選択回路Ｓ１～Ｓ３に供給する切り替え制御信号ＳＣ１～ＳＣ３を無効化、例えば「０」とする。これにより、選択回路Ｓ１～Ｓ３では入力端子「０」と出力端子とが接続され、図４に示す回路構成が実現される。
【0048】
よって、図４に示すように、回路ブロック１～４に含まれるフリップフロップは、一時保存フリップフロップＦ１～Ｆ３が介在することなく、１本のスキャンチェーンを構成することとなる。この状態で、回路ブロック１～４のそれぞれに、同時にクロック信号ＣＬＫ１～ＣＬＫ４を供給することで、一般的なスキャンテストを行うことができる。
【0049】
次いで、実施の形態１と同様に、スキャンチェーンのグループ分けを行ってスキャンテストを行う場合について説明する。図６に、実施の形態２にかかる半導体装置２００においてグループ分けしてスキャンテストを行う場合のタイミングチャートを示す。
【0050】
この場合には、制御回路２０は、選択回路Ｓ１～Ｓ３に供給する切り替え制御信号ＳＣ１～ＳＣ３を有効化、例えば「１」とする。これにより、選択回路Ｓ１～Ｓ３では入力端子「１」と出力端子とが接続され、図１に示したのと同様の回路構成が実現され、実施の形態１で説明したのと同様のスキャンテストを行うことができる。
【0051】
以上、本構成によれば、同じ半導体装置において、１つのスキャンチェーンを複数の回路ブロックに分けた場合でも、分けない場合でもスキャンテストを行うことが可能である。
【0052】
これにより、ニーズに応じて、スキャンチェーンを分割することで瞬間消費電力を優先するか、スキャンチェーンを分割せずにテスト実行時間を優先するかに応じて、柔軟にスキャンテスト方法を選択することが可能となる。
【0053】
実施の形態３
実施の形態１及び２では、スキャンチェーンを４つの回路ブロックに分けてスキャンテストを行う例について説明した。しかし、スキャンテストを行うユーザによっては、スキャンチェーンのグループ分けを柔軟に調整したい場合が想定される。そこで、本実施の形態では、スキャンチェーンのグループ分けを変更可能な半導体装置について説明する。
実施の形態１及び２では、スキャンチェーンを４つの回路ブロックに分けてスキャンテストを行う例について説明した。しかし、スキャンテストを行うユーザによっては、スキャンチェーンのグループ分けを柔軟に調整したい場合が想定される。そこで、本実施の形態では、スキャンチェーンのグループ分けを変更可能な半導体装置について説明する。
【0054】
図７に、実施の形態３にかかる半導体装置３００の構成を模式的に示す。半導体装置３００は、実施の形態２にかかる半導体装置２００にメモリ３０を追加した構成を有する。
【0055】
制御回路２０は、メモリ３０に格納された、半導体装置３００の制御に用いるシフトコンフィグ３１及びキャプチャコンフィグ３２を読み込んで、スキャンチェーンのグループ分けを調整可能にするものとして構成される。図８に、実施の形態３にかかる制御回路２０の構成を模式的に示す。制御回路２０は、デコーダ２０１、選択回路２０２、２０３、フリップフロップ２１１～２１４、及び、選択回路２２１～２２４を有する。制御回路２０は、メモリ３０が保持しているシフトコンフィグ３１とキャプチャコンフィグ３２のパラメータを読み出し、コンフィグナンバーとしてデコーダ２０１及び選択回路２０２へ入力する。
【0056】
デコーダ２０１は、シフトコンフィグ３１のコンフィグナンバーをデコードして、切り替え制御信号ＳＣ１～ＳＣ３を出力する。
【0057】
選択回路２０２は、モードセレクト信号ＭＳＥＬに応じて、シフトモードではシフトコンフィグ３１のコンフィグナンバーを、キャプチャモードではキャプチャコンフィグ３２のコンフィグナンバーを、選択回路２０３及び２２１～２２４へ出力する。
【0058】
選択回路２０３は、選択回路２０２の出力信号に基づいて、フリップフロップ２１１～２１４からの出力信号のいずれかを選択し、フリップフロップ２１１の入力端子ＩＮへ出力する。
【0059】
フリップフロップ２１１～２１４は、コントロールクロックＣＴＬＣＬＫに基づいて動作し、リセット信号ＲＳＴを有効化にすることで初期化される。フリップフロップ２１１は「１’ｂ１」を初期値とし、フリップフロップ２１２～２１４は「１’ｂ０」を初期値とする。
【0060】
フリップフロップ２１１は、選択回路２０３からの出力を受け取り、選択回路２０３、及び２２１～２２４と、フリップフロップ２１２とへデータを出力する。フリップフロップ２１２は、フリップフロップ２１１からの出力を受け取り、選択回路２０３及び２２２～２２４と、フリップフロップ２１３とへデータを出力する。フリップフロップ２１３は、フリップフロップ２１２からの出力を受け取り、選択回路２０３、２２３及び２２４と、フリップフロップ２１４とへデータを出力する。フリップフロップ２１４は、フリップフロップ２１３からの出力を受け取り、選択回路２０３及び２２４へデータを出力する。
【0061】
選択回路２２１は、選択回路２０２の出力に基づいて、フリップフロップ２１１の出力信号をクロック制御信号ＳＭＣ１として出力する。選択回路２２２は、選択回路２０２の出力に基づいて、フリップフロップ２１１及び２１２の出力信号のいずれかを選択して、クロック制御信号ＳＭＣ２として出力する。選択回路２２３は、選択回路２０２の出力に基づいて、フリップフロップ２１１～２１３の出力信号のいずれかを選択して、クロック制御信号ＳＭＣ３として出力する。選択回路２２４は、選択回路２０２の出力に基づいて、フリップフロップ２１１～２１４の出力信号のいずれかを選択して、クロック制御信号ＳＭＣ４として出力する。
【0062】
次に、半導体装置３００のスキャンテストの動作について説明する。シフトモードでは、モードセレクト信号ＭＳＥＬ信号に応じて、選択回路２０２は「１」を選択する。これにより、選択回路２０２は、メモリ３０が保持しているシフトコンフィグ３１を、制御回路２０で行う制御に反映させることができる。
【0063】
図９に、実施の形態３にかかるシフトコンフィグ及びキャプチャコンフィグを示す。例えば、シフトコンフィグ４を選択した場合、図９に示すように、デコーダ２０１によって、切り替え制御信号ＳＣ１～ＳＣ３の値は「１」となる。これにより、選択回路Ｓ１～Ｓ３の選択は「１」、つまり、入力「１」を選択することになる。この場合には、図１と同じ回路構成が実現されるので、スキャンチェーンを４つの回路ブロック１～４に分けてスキャンテストを行うことが可能となる。
【0064】
他にも、シフトコンフィグ１のときには、回路ブロック１～４は分けられることなく、１つのスキャンチェーンを構成する。シフトコンフィグ２では、回路ブロック１及び２で１グループ、回路ブロック３及び４で１グループの２グループが構成される。シフトコンフィグ３では、回路ブロック１及び２で１グループ、回路ブロック３で１グループ、回路ブロック４で１グループの３グループが構成される。
【0065】
なお、以下では、２つ以上の回路ブロックで構成されるグループを第１のグループ、１つの回路ブロックのみで構成されるグループを第２のグループとも称する。
【0066】
以下、シフトコンフィグ４を選択した場合について説明する。シフトコンフィグ４を選択したことで、コンフィグナンバーは「３」となる。これにより、選択回路２０３、２２１～２２４は、すべて「２’ｂ１１」を選択する。
【0067】
フリップフロップ２１１が保持している初期値「１’ｂ１」は、コントロールクロックＣＴＬＣＬＫに同期して出力された後、フリップフロップ２１２へ格納される。また、フリップフロップ２１１は、フリップフロップ２１４が保持していた「１’ｂ０」を、選択回路２０３を経由して受け取る。フリップフロップ２１２は、コントロールクロックＣＴＬＣＬＫの次の１サイクルで、「１’ｂ１」をフリップフロップ２１３へ出力し、フリップフロップ２１１から「１’ｂ０」を受け取る。この一連の動作を繰り返すことで、フリップフロップ２１１～２１４は順番に、かつ、排他的に「１’ｂ１」を出力する。
【0068】
選択回路２２１～２２４の選択はすべて「２’ｂ１１」であるため、フリップフロップ２１１～２１４が出力した信号が、それぞれクロック制御信号ＳＭＣ１～ＳＭＣ４として出力される。
【0069】
すべてのシフト動作が完了するまで、この一連の動作を繰り返すことで、クロック制御信号ＳＭＣ１～ＳＭＣ４は、図２に示すシフトモードにおけるタイミングチャートと同じ動作を行う。
【0070】
このように、シフトコンフィグ３１を設定することで、切り替え制御信号ＳＣ１～ＳＣ３とクロック制御信号ＳＭＣ１～ＳＭＣ４とを制御することができる。その結果、スキャンチェーン内のグループ分けの数を変更し、かつ、各グループに適切なクロック信号を供給することができる。
【0071】
シフトモードからキャプチャモードに切り替える時は、すべての回路ブロックのシフト動作が完了した直後にリセット信号ＲＳＴを有効化し、その後、キャプチャ動作を始める直前にリセット信号ＲＳＴを無効化する。これにより、フリップフロップ２１１～２１４を初期化することができる。
【0072】
キャプチャモードでは、モードセレクト信号ＭＳＥＬに応じて、選択回路２０２は「０」を選択する。これにより、メモリ３０が保持しているキャプチャコンフィグ３２を制御回路２０の制御に反映させることができる。
【0073】
キャプチャモードにおいても、キャプチャコンフィグ３２を使用し、制御回路２０を制御することで、クロック制御信号ＳＭＣ１～ＳＭＣ４のみでグループ数を変更することができる。また、キャプチャ動作にかかる時間と瞬間消費電力の関係は、シフトモードの場合と同様となる。
【0074】
以上、本構成によれば、要求に応じて、スキャンチェーンをグループ分けする場合のグループ数を、柔軟に変更することができる。これにより、必要に応じて、スキャンテスト時間と瞬間消費電力とを柔軟に変更することができる。
【0075】
なお、適用するコンフィグナンバーは、シフトモードとキャプチャモードとで、異なる値を設定することも可能である。例えば、シフトモードにおいてはシフトコンフィグ２、すなわちコンフィグナンバー「１」を選択し、キャプチャモードにおいてはシフトコンフィグ３、すなわちコンフィグナンバー「２」を選択する。
【0076】
図１０に、シフトモードでシフトコンフィグ２、キャプチャモードでキャプチャコンフィグ３を選択した場合の各信号のタイミングチャートを示す。シフトモードにおいてシフトコンフィグ２を選択した場合、切り替え制御信号ＳＣ１～ＳＣ３によってフリップフロップＦ２を境に、回路ブロック１及び２が１つのグループを構成し、回路ブロック３及び４で１つのグループを構成し、スキャンチェーンは２つのグループに分けられる。
【0077】
クロック制御信号ＳＭＣ１及びＳＭＣ２を同一期間中に有効化することで、クロック信号ＣＬＫ１及びＣＬＫ２が１サイクルだけ生成され、回路ブロック１及び２のシフト動作が行われる。
【0078】
その後、クロック制御信号ＳＭＣ１及びＳＭＣ２を無効化し、クロック制御信号ＳＭＣ３及びＳＭＣ４を有効化することで、クロック信号ＣＬＫ３及びＣＬＫ４が１サイクルだけ生成され、回路ブロック３及び４のシフト動作が行われる。
【0079】
この後、クロック制御信号ＳＭＣ３及びＳＭＣ４の無効化し、クロック制御信号ＳＭＣ１及びＳＭＣ２を有効化することで、再度クロック信号ＣＬＫ１及びＣＬＫ２が１サイクルだけ生成され、回路ブロック１及び２のシフト動作が行われる。この一連の動作をシフト動作が完了するまで繰り返す。
【0080】
キャプチャモードではキャプチャコンフィグ３が選択されるので、回路ブロック１及び２で１グループ、回路ブロック３及び４のそれぞれが１グループを構成するので、スキャンチェーンは３つのグループに分けられる。
【0081】
このように、１つのスキャンチェーンを、シフトモードでは２つのグループに分け、キャプチャモードでは３つのグループに分け、各グループに個別にクロックを供給してシフト動作及びキャプチャ動作を行うことができる。
【0082】
以上説明したように、本構成によれば、メモリに複数のパラメータが格納されたシフトコンフィグ及びキャプチャコンフィグといった制御用パラメータを保持し、これを制御回路によってスキャンテスト実行前読み出して半導体装置の制御へ反映させることができる。これにより、１つのスキャンチェーンを、シフトモード及びキャプチャモードのそれぞれで、任意の数のグループ分に分けてテスト動作を行うことが可能である。
【0083】
一般に、スキャンテストにおけるテスト実行時間と瞬間消費電力とはトレードオフの関係にあり、その最適解を見つけるため、半導体装置の設計の最適化や電力解析に多くの時間が費やされている。しかし、テスト実行時間と瞬間消費電力との優先順位はニーズによって異なるので、優先順位に応じて両者を調整することが望ましい。これに対し、本構成によれば、スキャンテストに対するニーズに応じて、テスト実行時間と瞬間消費電力の調整を行うことができる。
【0084】
また、本構成では、シフトモードとキャプチャモードとで、異なるグループ数を設定してもよい。よって、シフトモードとキャプチャモードとで、瞬間消費電力の要求を別々に満たすことが可能となる。その結果、電力解析や設計最適化に要する時間を減らすこともできる。
【0085】
さらに、テスト実行時間及び瞬間消費電力のどちらを優先するかに応じて、ユーザが設定を変更することによって、スキャンチェーンのグループ分けを自由にカスタマイズできる。
【0086】
実施の形態４
実施の形態４にかかる半導体装置について説明する。実施の形態４にかかる半導体装置４００は、実施の形態３にかかる半導体装置３００の変形例であり、より柔軟にスキャンチェーンのグループ分けが可能なものとして構成される。
実施の形態４にかかる半導体装置について説明する。実施の形態４にかかる半導体装置４００は、実施の形態３にかかる半導体装置３００の変形例であり、より柔軟にスキャンチェーンのグループ分けが可能なものとして構成される。
【0087】
図１１に、実施の形態４にかかる半導体装置４００の構成を模式的に示す。半導体装置４００は、半導体装置３００の制御回路２０を、制御回路４０に置き換えた構成を有する。
【0088】
以下、制御回路４０について説明する。図１２に、実施の形態４にかかる制御回路４０の構成を模式的に示す。制御回路４０は、実施の形態３にかかる制御回路２０のデコーダ２０１を除去し、かつ、内部の接続関係を変更した構成を有する。
【0089】
本構成では、フリップフロップ２１１～２１４のそれぞれの出力は、選択回路２０３と、選択回路２２１～２１４とに出力される。
【0090】
制御回路４０には、シフトコンフィグ３１及びキャプチャコンフィグ３２から、コンフィグナンバーとして、１３ビットの値［１２：０］が入力される。このうち、シフトコンフィグ３１からのコンフィグナンバー［１２：０］のうち、上位の３ビット［１０］、［１１］及び［１２］が、それぞれ、切り替え制御信号ＳＣ１～ＳＣ３として制御回路４０から出力される。
【0091】
選択回路２０２には、１３ビットの値［１２：０］のうち、下位の１０ビット［９：０］が入力される。選択回路２０２は、下位の１０ビット［９：０］を５つの２ビット値に分け出力する。ここでは、［１：０］が選択回路２０３へ、［３：２］が選択回路２２１へ、［５：４］が選択回路２２２へ、［７：６］が選択回路２２３へ、［９：８］が選択回路２２４へ出力される。
【0092】
制御回路４０のその他の構成は、制御回路２０と同様であるので、説明を省略する。
【0093】
次に、半導体装置４００のスキャンテストの動作について説明する。図１３に、実施の形態４にかかるシフトコンフィグを示す。また、図１４に、実施の形態４にかかるキャプチャコンフィグを示す。なお、図の簡略化のため、シフトコンフィグについてはＳＣＯＮ、キャプチャコンフィグについてはＣＣＯＮと略記している。
【0094】
図１３及び図１４に示すように、シフトコンフィグ３１及びキャプチャコンフィグ３２は、半導体装置４００の選択回路Ｓ１～Ｓ３の選択を制御し、かつ、選択回路２２１～２２４から出力されるクロック制御信号ＳＭＣ１～ＳＭＣ４の値を制御するための値として設定される。これにより、スキャンチェーンを１～４のグループに分けるとともに、各グループに属する回路ブロックを指定することができる。
【0095】
図１３に示す様に、シフトコンフィグ１のときには、回路ブロック１～４は分けられることなく、１つのスキャンチェーンを構成する。
【0096】
シフトコンフィグ２－１～２－３では、スキャンチェーンが２つに分けられる。シフトコンフィグ２－１のときには、回路ブロック１及び２で１グループ、回路ブロック３及び４で１グループを構成する。シフトコンフィグ２－２のときには、回路ブロック１で１グループ、回路ブロック２～４で１グループを構成する。シフトコンフィグ２－３のときには、回路ブロック１～３で１グループ、回路ブロック４で１グループを構成する。
【0097】
シフトコンフィグ３－１～３－３では、スキャンチェーンが３つに分けられる。シフトコンフィグ３－１のときには、回路ブロック１及び２で１グループ、回路ブロック３で１グループ、回路ブロック４で１グループを構成する。シフトコンフィグ３－２のときには、回路ブロック１で１グループ、回路ブロック２及び３で１グループ、回路ブロック４で１グループを構成する。シフトコンフィグ３－３のときには、回路ブロック１で１グループ、回路ブロック２で１グループ、回路ブロック３及び４で１グループを構成する。
【0098】
シフトコンフィグ４のときには、回路ブロック１～４は、４つに分けられる。
【0099】
なお、キャプチャコンフィグ１、２－１～２－３、３－１～３－３及び４についても、スキャンチェーンの分け方は、シフトコンフィグ１、２－１～２－３、３－１～３－３及び４と同様であるので、説明を省略する。
【0100】
ここで、一例として、シフトモードにおいてシフトコンフィグ２－２、キャプチャモードにおいてシフトコンフィグ３－２を選択した場合について、具体的に説明する。図１５に、シフトモードでシフトコンフィグ２－２、キャプチャモードでキャプチャコンフィグ３－２を選択した場合の各信号のタイミングチャートを示す。
【0101】
シフトモードにおいてシフトコンフィグ２－２を選択した場合には、切り替え制御信号ＳＣ１は「１’ｂ１」、切り替え制御信号ＳＣ２及びＳＣ３は「１’ｂ０」となる。よって、選択回路Ｓ１の選択は「１」となり、選択回路Ｓ２及びＳ３の選択は「０」となる。
【0102】
選択回路２２１は、選択回路２０２から「２’ｂ００」が入力されるので、フリップフロップ２１１が出力した信号を、クロック制御信号ＳＭＣ１として出力する。選択回路２２２～２２４は、選択回路２０２から「２’ｂ０１」が入力されるので、フリップフロップ２１２が出力した信号を、それぞれクロック制御信号ＳＭＣ２～ＳＭＣ４として出力する。
【0103】
これにより、上述したように、回路ブロック１で１グループ、回路ブロック２～４で１グループの２つのグループが構成される。
【0104】
選択回路２２１は、選択回路２０２から「２’ｂ００」が入力されるので、フリップフロップ２１１が出力した信号を、クロック制御信号ＳＭＣ１として出力する。選択回路２２２及び２２３は、選択回路２０２から「２’ｂ０１」が入力されるので、フリップフロップ２１２が出力した信号を、それぞれクロック制御信号ＳＭＣ２及びＳＭＣ３として出力する。選択回路２２４は、選択回路２０２から「２‘ｂ１０」が入力されるので、フリップフロップ２１３が出力した信号を、クロック制御信号ＳＭＣ４として出力する。
【0105】
これにより、上述したように、回路ブロック１で１グループ、回路ブロック２及び３で１グループ、回路ブロック４の３つのグループが構成される。
【0106】
なお、シフトモード及びキャプチャモードのおける動作は、実施の形態１～３と同様であるので、説明を省略する。
【0107】
以上、本構成によれば、１つのスキャンチェーンを、シフトモード及びキャプチャモードのそれぞれで、任意の数のグループ分に分けてテスト動作を行うことが可能である。これにより、スキャンテストを行うユーザにニーズを満たすように、ユーザが設定を変更することによって、テスト実行時間と瞬間消費電力を調整すること可能になる。
【0108】
また、実施の形態３にかかる半導体装置３００では、１つのスキャンチェーンを２つに分ける場合及び３つに分ける場合、それぞれ１通りの分け方しかなかった。これに対し、本構成によれば、１つのスキャンチェーンを２つに分ける場合には３通りの分け方から選択でき、３つに分ける場合にも３通りの分け方から選択することができる。よって、本構成によれば、必要に応じて、１つのスキャンチェーンをより柔軟に複数のグループに分けてスキャンテストを行うことができる。
【0109】
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態１では、１つのスキャンチェーンを４つの回路ブロックにわける場合について説明したが、これは例示に過ぎない。１つのスキャンチェーンは、２つ以上の任意の数の回路ブロックを設けてもよい。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態１では、１つのスキャンチェーンを４つの回路ブロックにわける場合について説明したが、これは例示に過ぎない。１つのスキャンチェーンは、２つ以上の任意の数の回路ブロックを設けてもよい。
【0110】
実施の形態１において、Ｎを２以上の任意の正の整数として、１つのスキャンチェーンにＮ個の回路ブロックを設ける場合、Ｎ－１個の一時保存フリップフロップを１つずつ、隣接する２つの回路ブロックの間のそれぞれに設ければよい。
【0111】
実施の形態２～４において、１つのスキャンチェーンにＮ個の回路ブロックを設ける場合、Ｎ－１個の一時保存フリップフロップに対応して、選択回路Ｓ１～Ｓ３と同様のＮ－１個の選択回路をそれぞれ設ければよい。この場合でも、シフトコンフィグ及びキャプチャコンフィグを適宜設定することで、スキャンチェーンのグループ分けを柔軟に行えることは、言うまでも無い。
【0112】
この場合、１つのグループ内に、１番目からＮ－１番目の回路ブロックのうち、１つの回路ブロックのみが含まれる場合には、各回路ブロックの後段の選択回路は、各回路ブロックの後段の一時保存フリップフロップから出力されるデータを、後段のグループに出力することとなる。
【0113】
また、１つのグループに連続する２つ以上のＭ個の回路ブロックが含まれる場合には、１番目からＭ－１番目の回路ブロックの後段のＭ－１個の選択回路は、前段の回路ブロックから出力されるデータを、後段の回路ブロックに出力する。なお、１つのグループに１番目からＮ－１番目の回路ブロックのうちの連続するＭ個の回路ブロックが含まれる場合には、Ｍ番目の回路ブロックの後段の選択回路は、Ｍ番目の回路ブロックの後段の一時保存フリップフロップが出力するデータを、後段のグループに出力する。
【0114】
また、実施の形態３及び４では、Ｍを２以上の任意の整数として、１つのグループはＭ個の回路ブロックと、各回路ブロックの後段の選択回路と、を含んでもよい。
【0115】
また、制御回路の構成は、上述で説明した構成に限られるものではなく、各回路ブロックに供給するクロック信号について所望の制御を実現できる限り、適宜他の任意の構成としてもよい。
【0116】
上述の実施の形態では、各回路ブロックが３つのフリップフロップ及び２つの組み合わせ回路を有するものとして説明したが、これは例示に過ぎない。回路ブロックは、任意の数のフリップフロップ及び任意の数の組み合わせ回路を有するものとして構成されてもよい。
【0117】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【0118】
１～４ 回路ブロック
２０２、２０３ ２２１～２２４、Ｓ１～Ｓ３ 選択回路
２１１～２１４、Ｆ１１～Ｆ１３、Ｆ２１～Ｆ２３、Ｆ３１～Ｆ３３、Ｆ４１～Ｆ４３ フリップフロップ
１０ クロック生成回路
２０、４０ 制御回路
３０ メモリ
３１ シフトコンフィグ
３２ キャプチャコンフィグ
１００、２００、３００、４００ 半導体装置
２０１ デコーダ
Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２、Ｃ４１、Ｃ４２ 組み合わせ回路
ＣＬＫ、ＣＬＫ１～ＣＬＫ３ クロック信号
ＣＴＬＣＬＫ コントロールクロック
Ｆ１～Ｆ３ 一時保存フリップフロップ
ＧＣ１～ＧＣ４ クロックゲーティングセル
ＭＳＥＬ モードセレクト信号
ＲＳＴ リセット信号
ＳＣ１～ＳＣ３ 制御信号
ＳＭＣ１～ＳＭＣ４ クロック制御信号
ＴＩＮ スキャン入力端子
ＴＯＵＴ スキャン出力端子
２０２、２０３ ２２１～２２４、Ｓ１～Ｓ３ 選択回路
２１１～２１４、Ｆ１１～Ｆ１３、Ｆ２１～Ｆ２３、Ｆ３１～Ｆ３３、Ｆ４１～Ｆ４３ フリップフロップ
１０ クロック生成回路
２０、４０ 制御回路
３０ メモリ
３１ シフトコンフィグ
３２ キャプチャコンフィグ
１００、２００、３００、４００ 半導体装置
２０１ デコーダ
Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２、Ｃ４１、Ｃ４２ 組み合わせ回路
ＣＬＫ、ＣＬＫ１～ＣＬＫ３ クロック信号
ＣＴＬＣＬＫ コントロールクロック
Ｆ１～Ｆ３ 一時保存フリップフロップ
ＧＣ１～ＧＣ４ クロックゲーティングセル
ＭＳＥＬ モードセレクト信号
ＲＳＴ リセット信号
ＳＣ１～ＳＣ３ 制御信号
ＳＭＣ１～ＳＭＣ４ クロック制御信号
ＴＩＮ スキャン入力端子
ＴＯＵＴ スキャン出力端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】