知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024064268
(43)【公開日】2024-05-14
(54)【発明の名称】半導体パッケージ及び半導体パッケージの製造方法
(51)【国際特許分類】
H01L 23/12 20060101AFI20240507BHJP
H01L 25/04 20230101ALI20240507BHJP
【ＦＩ】
H01L23/12 501P
H01L25/04 Z
H01L23/12 N
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2022172731
(22)【出願日】2022-10-27
(71)【出願人】
【識別番号】000002897
【氏名又は名称】大日本印刷株式会社
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100127465
【弁理士】
【氏名又は名称】堀田 幸裕
(74)【代理人】
【識別番号】100158964
【弁理士】
【氏名又は名称】岡村 和郎
(72)【発明者】
【氏名】倉持 悟
(57)【要約】 （修正有）
【課題】ＦＯＰＬＰ（Ｆａｎ Ｏｕｔ Ｐａｎｅｌ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）において、支持キャリアから剥離された半導体パッケージの反りを抑制した半導体パッケージ及び半導体パッケージの製造方法を提供する。
【解決手段】半導体パッケージ１は、第１面２０１及び第１面の反対側に位置する第２面２０２を含み、絶縁層２１及び複数の配線２２を其々有する第１配線層２０Ａ、第２配線層２０Ｂ、第３配線層２０Ｃ及び第４配線層２０Ｄを含む再配線層２０と、第１面２０１に位置する第１半導体素子４０Ａ及び第２半導体素子４０Ｂと、第１面２０１に位置し、平面視において第１半導体素子４０Ａ及び第２半導体素子４０Ｂを囲うモールド樹脂層６０と、を備える。再配線層２０は、３０μｍ以上５０μｍ以下の厚みを有する。モールド樹脂層６０は、２００μｍ以上４００μｍ以下の厚みを有する。
【選択図】図１２
【解決手段】半導体パッケージ１は、第１面２０１及び第１面の反対側に位置する第２面２０２を含み、絶縁層２１及び複数の配線２２を其々有する第１配線層２０Ａ、第２配線層２０Ｂ、第３配線層２０Ｃ及び第４配線層２０Ｄを含む再配線層２０と、第１面２０１に位置する第１半導体素子４０Ａ及び第２半導体素子４０Ｂと、第１面２０１に位置し、平面視において第１半導体素子４０Ａ及び第２半導体素子４０Ｂを囲うモールド樹脂層６０と、を備える。再配線層２０は、３０μｍ以上５０μｍ以下の厚みを有する。モールド樹脂層６０は、２００μｍ以上４００μｍ以下の厚みを有する。
【選択図】図１２
【特許請求の範囲】
【請求項1】
半導体パッケージであって、
第１面及び前記第１面の反対側に位置する第２面を含み、絶縁層及び配線を含む再配線層と、
前記第１面に位置する第１半導体素子及び第２半導体素子と、
前記第１面に位置し、平面視において前記第１半導体素子及び前記第２半導体素子を囲うモールド樹脂層と、を備え、
前記再配線層は、３０μｍ以上５０μｍ以下の厚みを有し、
前記モールド樹脂層は、２００μｍ以上４００μｍ以下の厚みを有する、半導体パッケージ。
第１面及び前記第１面の反対側に位置する第２面を含み、絶縁層及び配線を含む再配線層と、
前記第１面に位置する第１半導体素子及び第２半導体素子と、
前記第１面に位置し、平面視において前記第１半導体素子及び前記第２半導体素子を囲うモールド樹脂層と、を備え、
前記再配線層は、３０μｍ以上５０μｍ以下の厚みを有し、
前記モールド樹脂層は、２００μｍ以上４００μｍ以下の厚みを有する、半導体パッケージ。
【請求項2】
前記再配線層の前記絶縁層は、ポリイミドを含み、
前記モールド樹脂層は、エポキシ樹脂を含む、請求項１に記載の半導体パッケージ。
前記モールド樹脂層は、エポキシ樹脂を含む、請求項１に記載の半導体パッケージ。
【請求項3】
前記再配線層は、第１弾性率Ｅ１を有し、
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、請求項１に記載の半導体パッケージ。
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、請求項１に記載の半導体パッケージ。
【請求項4】
半導体パッケージであって、
第１面及び前記第１面の反対側に位置する第２面を含み、絶縁層及び配線を含む再配線層と、
前記第１面に位置する第１半導体素子及び第２半導体素子と、
前記第１面に位置し、前記第１半導体素子及び前記第２半導体素子に接するモールド樹脂層と、を備え、
前記再配線層は、第１弾性率Ｅ１を有し、
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、半導体パッケージ。
第１面及び前記第１面の反対側に位置する第２面を含み、絶縁層及び配線を含む再配線層と、
前記第１面に位置する第１半導体素子及び第２半導体素子と、
前記第１面に位置し、前記第１半導体素子及び前記第２半導体素子に接するモールド樹脂層と、を備え、
前記再配線層は、第１弾性率Ｅ１を有し、
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、半導体パッケージ。
【請求項5】
前記再配線層は、第１厚みＴ１を有し、
前記モールド樹脂層は、第２厚みＴ２を有し、
第１厚みＴ１と前記第１弾性率Ｅ１の積であるＴ１×Ｅ１に対する、第２厚みＴ２と前記第２弾性率Ｅ２の積であるＴ２×Ｅ２の比である（Ｔ２×Ｅ２）／（Ｔ１×Ｅ１）が、６０．０以上７５．０以下である、請求項４に記載の半導体パッケージ。
前記モールド樹脂層は、第２厚みＴ２を有し、
第１厚みＴ１と前記第１弾性率Ｅ１の積であるＴ１×Ｅ１に対する、第２厚みＴ２と前記第２弾性率Ｅ２の積であるＴ２×Ｅ２の比である（Ｔ２×Ｅ２）／（Ｔ１×Ｅ１）が、６０．０以上７５．０以下である、請求項４に記載の半導体パッケージ。
【請求項6】
前記モールド樹脂層は、平面視において前記第１半導体素子と前記第２半導体素子との間に位置する中間部分を含み、
前記中間部分は、前記再配線層との境界において、－６．０μｍ以上６．０μｍ以下の反りを有する、請求項４に記載の半導体パッケージ。
前記中間部分は、前記再配線層との境界において、－６．０μｍ以上６．０μｍ以下の反りを有する、請求項４に記載の半導体パッケージ。
【請求項7】
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、９．０以上９．３以下であり、
前記中間部分は、前記再配線層との境界において、－３．０μｍ以上３．０μｍ以下の反りを有する、請求項６に記載の半導体パッケージ。
前記中間部分は、前記再配線層との境界において、－３．０μｍ以上３．０μｍ以下の反りを有する、請求項６に記載の半導体パッケージ。
【請求項8】
前記再配線層は、積層された複数の配線層を含み、
複数の前記配線層はそれぞれ、前記絶縁層及び前記配線を含む、請求項１～７のいずれか一項に記載の半導体パッケージ。
複数の前記配線層はそれぞれ、前記絶縁層及び前記配線を含む、請求項１～７のいずれか一項に記載の半導体パッケージ。
【請求項9】
複数の前記配線層はそれぞれ、４．０μｍ以上１２．０μｍ以下の厚みを有する、請求項８に記載の半導体パッケージ。
【請求項10】
前記モールド樹脂層は、モールド第１面と、前記モールド第１面の反対側に位置し、前記再配線層の前記第１面に面するモールド第２面と、を含み、
前記モールド第１面は、第１半導体素子の上面及び前記第２半導体素子の上面と同一平面上に位置する、請求項１～７のいずれか一項に記載の半導体パッケージ。
前記モールド第１面は、第１半導体素子の上面及び前記第２半導体素子の上面と同一平面上に位置する、請求項１～７のいずれか一項に記載の半導体パッケージ。
【請求項11】
前記再配線層の前記第２面に面する支持キャリアを備え、
前記支持キャリアは、前記第２面から剥離可能である、請求項１～７のいずれか一項に記載の半導体パッケージ。
前記支持キャリアは、前記第２面から剥離可能である、請求項１～７のいずれか一項に記載の半導体パッケージ。
【請求項12】
前記支持キャリアと前記再配線層の前記第２面との間に位置する剥離層を備える、請求項１１に記載の半導体パッケージ。
【請求項13】
前記再配線層の前記第２面に面するインターポーザ第１面と、前記インターポーザ第１面の反対側に位置するインターポーザ第２面と、前記インターポーザ第１面と前記インターポーザ第２面との間に位置する絶縁層と、前記再配線層の前記配線に電気的に接続された貫通電極と、を含むインターポーザを備える、請求項１～７のいずれか一項に記載の半導体パッケージ。
【請求項14】
半導体パッケージの製造方法であって、
支持キャリアを準備する工程と、
前記支持キャリア上にインターポーザを形成する工程と、
前記インターポーザ上に、絶縁層及び配線を含む再配線層を形成する工程と、
前記再配線層上に第１半導体素子及び第２半導体素子を搭載する工程と、
前記再配線層上にモールド樹脂層を形成する工程と、を備え、
前記再配線層は、３０μｍ以上５０μｍ以下の厚みを有し、
前記モールド樹脂層は、２００μｍ以上４００μｍ以下の厚みを有する、半導体パッケージの製造方法。
支持キャリアを準備する工程と、
前記支持キャリア上にインターポーザを形成する工程と、
前記インターポーザ上に、絶縁層及び配線を含む再配線層を形成する工程と、
前記再配線層上に第１半導体素子及び第２半導体素子を搭載する工程と、
前記再配線層上にモールド樹脂層を形成する工程と、を備え、
前記再配線層は、３０μｍ以上５０μｍ以下の厚みを有し、
前記モールド樹脂層は、２００μｍ以上４００μｍ以下の厚みを有する、半導体パッケージの製造方法。
【請求項15】
前記再配線層は、第１弾性率Ｅ１を有し、
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、請求項１４に記載の半導体パッケージの製造方法。
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、請求項１４に記載の半導体パッケージの製造方法。
【請求項16】
半導体パッケージの製造方法であって、
支持キャリアを準備する工程と、
前記支持キャリア上にインターポーザを形成する工程と、
前記インターポーザ上に、絶縁層及び配線を含む再配線層を形成する工程と、
前記再配線層上に第１半導体素子及び第２半導体素子を搭載する工程と、
前記再配線層上にモールド樹脂層を形成する工程と、を備え、
前記再配線層は、第１弾性率Ｅ１を有し、
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、半導体パッケージの製造方法。
支持キャリアを準備する工程と、
前記支持キャリア上にインターポーザを形成する工程と、
前記インターポーザ上に、絶縁層及び配線を含む再配線層を形成する工程と、
前記再配線層上に第１半導体素子及び第２半導体素子を搭載する工程と、
前記再配線層上にモールド樹脂層を形成する工程と、を備え、
前記再配線層は、第１弾性率Ｅ１を有し、
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、半導体パッケージの製造方法。
【請求項17】
前記再配線層は、第１厚みＴ１を有し、
前記モールド樹脂層は、第２厚みＴ２を有し、
第１厚みＴ１と前記第１弾性率Ｅ１の積であるＴ１×Ｅ１に対する、第２厚みＴ２と前記第２弾性率Ｅ２の積であるＴ２×Ｅ２の比である（Ｔ２×Ｅ２）／（Ｔ１×Ｅ１）が、６０．０以上７５．０以下である、請求項１５又は１６に記載の半導体パッケージの製造方法。
前記モールド樹脂層は、第２厚みＴ２を有し、
第１厚みＴ１と前記第１弾性率Ｅ１の積であるＴ１×Ｅ１に対する、第２厚みＴ２と前記第２弾性率Ｅ２の積であるＴ２×Ｅ２の比である（Ｔ２×Ｅ２）／（Ｔ１×Ｅ１）が、６０．０以上７５．０以下である、請求項１５又は１６に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の実施形態は、半導体パッケージ及び半導体パッケージの製造方法に関する。
【背景技術】
【0002】
ＣＰＵやメモリなど、機能の異なる複数の半導体素子を１つの基板上に高密度で実装するパッケージング技術が注目されている。複数の半導体素子を電気的に接続する基板は、インターポーザとも称される。例えば特許文献１，２は、貫通電極を含むインターポーザと、インターポーザに搭載された半導体素子と、を備える半導体パッケージを開示している。
【0003】
近年、半導体素子のさらなる高密度化を実現する技術として、ＦＯＷＬＰ（Fan Out Wafer Level Package）が注目されている。ＦＯＷＬＰの一例を説明する。まず、８インチなどのウェハの形状を有する基板上に配線層を形成する。続いて、基板上に半導体素子を実装する。続いて、配線層及び半導体素子を封止するモールド樹脂層を基板上に形成する。半導体素子を他の配線基板などに接続する際には、配線層、半導体素子及びモールド樹脂層を含む構造体を基板から剥離する。ＦＯＷＬＰによれば、半導体素子よりも外側の領域にまで配線層を形成できる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第６０１４９０７号公報
【特許文献2】特許第６１５９８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ＦＯＷＬＰよりも高い生産性を実現できる技術として、ＦＯＰＬＰ（Fan Out Panel Level Package）が知られている。ＦＯＰＬＰにおいては、支持キャリア上に半導体パッケージを形成する。例えば、支持キャリア上に再配線層が形成され、再配線層上に半導体素子が搭載される。その後、再配線層上にモールド樹脂層が形成される。
【0006】
半導体パッケージは、支持キャリアから剥離された後、マザーボードなどの配線基板に搭載される。半導体パッケージの構成要素に応力が生じている場合、支持キャリアから剥離された半導体パッケージに反りが生じることがある。反りは、半導体パッケージと配線基板との間の接続不良などを引き起こす可能性がある。
【0007】
本開示の実施形態は、このような課題を効果的に解決し得る半導体パッケージ及び半導体パッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
本開示の実施形態は、以下の［１］～［１７］に関する。
［１］ 半導体パッケージであって、
第１面及び前記第１面の反対側に位置する第２面を含み、絶縁層及び配線を含む再配線層と、
前記第１面に位置する第１半導体素子及び第２半導体素子と、
前記第１面に位置し、平面視において前記第１半導体素子及び前記第２半導体素子を囲うモールド樹脂層と、を備え、
前記再配線層は、３０μｍ以上５０μｍ以下の厚みを有し、
前記モールド樹脂層は、２００μｍ以上４００μｍ以下の厚みを有する、半導体パッケージ。
［１］ 半導体パッケージであって、
第１面及び前記第１面の反対側に位置する第２面を含み、絶縁層及び配線を含む再配線層と、
前記第１面に位置する第１半導体素子及び第２半導体素子と、
前記第１面に位置し、平面視において前記第１半導体素子及び前記第２半導体素子を囲うモールド樹脂層と、を備え、
前記再配線層は、３０μｍ以上５０μｍ以下の厚みを有し、
前記モールド樹脂層は、２００μｍ以上４００μｍ以下の厚みを有する、半導体パッケージ。
【0009】
［２］ ［１］に記載の半導体パッケージにおいて、前記再配線層の前記絶縁層は、ポリイミドを含んでもよく、前記モールド樹脂層は、エポキシ樹脂を含んでもよい。
【0010】
［３］ ［１］又は［２］に記載の半導体パッケージにおいて、前記再配線層は、第１弾性率Ｅ１を有してもよく、前記モールド樹脂層は、第２弾性率Ｅ２を有してもよく、前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下であってもよい。
【0011】
［４］ 半導体パッケージであって、
第１面及び前記第１面の反対側に位置する第２面を含み、絶縁層及び配線を含む再配線層と、
前記第１面に位置する第１半導体素子及び第２半導体素子と、
前記第１面に位置し、前記第１半導体素子及び前記第２半導体素子に接するモールド樹脂層と、を備え、
前記再配線層は、第１弾性率Ｅ１を有し、
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、半導体パッケージである。
第１面及び前記第１面の反対側に位置する第２面を含み、絶縁層及び配線を含む再配線層と、
前記第１面に位置する第１半導体素子及び第２半導体素子と、
前記第１面に位置し、前記第１半導体素子及び前記第２半導体素子に接するモールド樹脂層と、を備え、
前記再配線層は、第１弾性率Ｅ１を有し、
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、半導体パッケージである。
【0012】
［５］ ［３］又は［４］に記載の半導体パッケージにおいて、前記再配線層は、第１厚みＴ１を有してもよく、前記モールド樹脂層は、第２厚みＴ２を有してもよく、第１厚みＴ１と前記第１弾性率Ｅ１の積であるＴ１×Ｅ１に対する、第２厚みＴ２と前記第２弾性率Ｅ２の積であるＴ２×Ｅ２の比である（Ｔ２×Ｅ２）／（Ｔ１×Ｅ１）が、６０．０以上７５．０以下であってもよい。
【0013】
［６］ ［１］～［５］のいずれか１つに記載の半導体パッケージにおいて、前記モールド樹脂層は、平面視において前記第１半導体素子と前記第２半導体素子との間に位置する中間部分を含んでもよく、前記中間部分は、前記再配線層との境界において、－６．０μｍ以上６．０μｍ以下の反りを有してもよい。
【0014】
［７］ ［６］に記載の半導体パッケージにおいて、前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、９．０以上９．３以下であってもよく、前記中間部分は、前記再配線層との境界において、－３．０μｍ以上３．０μｍ以下の反りを有してもよい。
【0015】
［８］ ［１］～［７］のいずれか１つに記載の半導体パッケージにおいて、前記再配線層は、積層された複数の配線層を含んでもよく、複数の前記配線層はそれぞれ、前記絶縁層及び前記配線を含んでもよい。
【0016】
［９］ ［８］に記載の半導体パッケージにおいて、複数の前記配線層はそれぞれ、４．０μｍ以上１２．０μｍ以下の厚みを有してもよい。
【0017】
［１０］ ［１］～［９］のいずれか１つに記載の半導体パッケージにおいて、前記モールド樹脂層は、モールド第１面と、前記モールド第１面の反対側に位置し、前記再配線層の前記第１面に面するモールド第２面と、を含んでもよく、前記モールド第１面は、第１半導体素子の上面及び前記第２半導体素子の上面と同一平面上に位置してもよい。
【0018】
［１１］ ［１］～［１０］のいずれか１つに記載の半導体パッケージは、前記再配線層の前記第２面に面する支持キャリアを備えてもよく、前記支持キャリアは、前記第２面から剥離可能であってもよい。
【0019】
［１２］ ［１１］に記載の半導体パッケージは、前記支持キャリアと前記再配線層の前記第２面との間に位置する剥離層を備えてもよい。
【0020】
［１３］ ［１］～［１２］のいずれか１つに記載の半導体パッケージは、前記再配線層の前記第２面に面するインターポーザ第１面と、前記インターポーザ第１面の反対側に位置するインターポーザ第２面と、前記インターポーザ第１面と前記インターポーザ第２面との間に位置する絶縁層と、前記再配線層の前記配線に電気的に接続された貫通電極と、を含むインターポーザを備えてもよい。
【0021】
［１４］ 半導体パッケージの製造方法であって、
支持キャリアを準備する工程と、
前記支持キャリア上にインターポーザを形成する工程と、
前記インターポーザ上に、絶縁層及び配線を含む再配線層を形成する工程と、
前記再配線層上に第１半導体素子及び第２半導体素子を搭載する工程と、
前記再配線層上にモールド樹脂層を形成する工程と、を備え、
前記再配線層は、３０μｍ以上５０μｍ以下の厚みを有し、
前記モールド樹脂層は、２００μｍ以上４００μｍ以下の厚みを有する、半導体パッケージの製造方法である。
支持キャリアを準備する工程と、
前記支持キャリア上にインターポーザを形成する工程と、
前記インターポーザ上に、絶縁層及び配線を含む再配線層を形成する工程と、
前記再配線層上に第１半導体素子及び第２半導体素子を搭載する工程と、
前記再配線層上にモールド樹脂層を形成する工程と、を備え、
前記再配線層は、３０μｍ以上５０μｍ以下の厚みを有し、
前記モールド樹脂層は、２００μｍ以上４００μｍ以下の厚みを有する、半導体パッケージの製造方法である。
【0022】
［１５］ ［１４］に記載の半導体パッケージの製造方法において、前記再配線層は、第１弾性率Ｅ１を有してもよく、前記モールド樹脂層は、第２弾性率Ｅ２を有してもよく、前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下であってもよい。
【0023】
［１６］ 半導体パッケージの製造方法であって、
支持キャリアを準備する工程と、
前記支持キャリア上にインターポーザを形成する工程と、
前記インターポーザ上に、絶縁層及び配線を含む再配線層を形成する工程と、
前記再配線層上に第１半導体素子及び第２半導体素子を搭載する工程と、
前記再配線層上にモールド樹脂層を形成する工程と、を備え、
前記再配線層は、第１弾性率Ｅ１を有し、
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、半導体パッケージの製造方法である。
支持キャリアを準備する工程と、
前記支持キャリア上にインターポーザを形成する工程と、
前記インターポーザ上に、絶縁層及び配線を含む再配線層を形成する工程と、
前記再配線層上に第１半導体素子及び第２半導体素子を搭載する工程と、
前記再配線層上にモールド樹脂層を形成する工程と、を備え、
前記再配線層は、第１弾性率Ｅ１を有し、
前記モールド樹脂層は、第２弾性率Ｅ２を有し、
前記第１弾性率Ｅ１に対する前記第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下である、半導体パッケージの製造方法である。
【0024】
［１７］ ［１５］又は［１６］に記載の半導体パッケージの製造方法において、前記再配線層は、第１厚みＴ１を有してもよく、前記モールド樹脂層は、第２厚みＴ２を有してもよく、第１厚みＴ１と前記第１弾性率Ｅ１の積であるＴ１×Ｅ１に対する、第２厚みＴ２と前記第２弾性率Ｅ２の積であるＴ２×Ｅ２の比である（Ｔ２×Ｅ２）／（Ｔ１×Ｅ１）が、６０．０以上７５．０以下であってもよい。
【発明の効果】
【0025】
本開示の実施形態によれば、半導体パッケージの反りの量を低減できる。
【図面の簡単な説明】
【0026】
【図1】一実施の形態による半導体パッケージを示す平面図である。
【図3】モールド樹脂層の中間部分の一例を示す断面図である。
【図4】モールド樹脂層の中間部分の一例を示す断面図である。
【図5】支持キャリアを準備する工程を示す断面図である。
【図6】剥離層を形成する工程を示す断面図である。
【図7A】再配線層を形成する工程を示す平面図である。
【図8A】再配線層を形成する工程を示す平面図である。
【図9A】半導体素子を搭載する工程を示す平面図である。
【図10】モールド樹脂層を形成する工程を示す断面図である。
【図11A】半導体パッケージ中間体を分断する工程を示す平面図である。
【図12】第１変形例における半導体パッケージを示す断面図である。
【図13】第２変形例における半導体パッケージを示す断面図である。
【図14】第３変形例における半導体パッケージを示す断面図である。
【図15】第４変形例における半導体パッケージを示す断面図である。
【図16】貫通電極基板が搭載される製品の例を示す図である。
【図17】例１－Ａ～例３－Ｋの半導体パッケージの評価結果を示す表である。
【図18】ナノインデンテーション試験で用いる圧子を示す図である。
【図19】対象物に圧子が押し込まれている様子を示す断面図である。
【図20】圧子が取り除かれた後の対象物を示す断面図である。
【図21】押し込み深さと荷重との関係を示すグラフである。
【発明を実施するための形態】
【0027】
半導体パッケージの構成及びその製造方法について、図面を参照しながら詳細に説明する。以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。本明細書において、「基板」、「基材」、「シート」、「フィルム」などの用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」はシートやフィルムと呼ばれ得るような部材も含む概念である。「面」とは、対象となる板状の部材を全体的かつ大局的に見た場合において対象となる板状の部材の平面方向と一致する面のことを指す。板状の部材に対して用いる法線方向とは、部材の面に対する法線方向のことを指す。本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈する。
【0028】
本明細書において、あるパラメータに関して複数の上限値の候補及び複数の下限値の候補が挙げられている場合、そのパラメータの数値範囲は、任意の１つの上限値の候補と任意の１つの下限値の候補とを組み合わせることによって構成されてもよい。例えば、「パラメータＢは、例えばＡ１以上であり、Ａ２以上であってもよく、Ａ３以上であってもよい。パラメータＢは、例えばＡ４以下であり、Ａ５以下であってもよく、Ａ６以下であってもよい。」と記載されている場合を考える。この場合、パラメータＢの数値範囲は、Ａ１以上Ａ４以下であってもよく、Ａ１以上Ａ５以下であってもよく、Ａ１以上Ａ６以下であってもよく、Ａ２以上Ａ４以下であってもよく、Ａ２以上Ａ５以下であってもよく、Ａ２以上Ａ６以下であってもよく、Ａ３以上Ａ４以下であってもよく、Ａ３以上Ａ５以下であってもよく、Ａ３以上Ａ６以下であってもよい。
【0029】
本実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号又は類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
【0030】
図１は、半導体パッケージ１の一例を示す平面図である。図２は、図１の半導体パッケージ１のII－II線に沿った断面図である。半導体パッケージ１は、第１方向Ｄ１、第２方向Ｄ２及び第３方向Ｄ３を有する。第１方向Ｄ１及び第２方向Ｄ２は、半導体パッケージ１の面方向に含まれる。第１方向Ｄ１は第２方向Ｄ２に直交している。第３方向Ｄ３は、半導体パッケージ１の厚み方向である。第３方向Ｄ３は第１方向Ｄ１及び第２方向Ｄ２に直交している。
【0031】
半導体パッケージ１は、再配線層２０、少なくとも２つの半導体素子、及びモールド樹脂層６０を備える。図１及び図２に示す例において、半導体パッケージ１は、第１半導体素子４０Ａ及び第２半導体素子４０Ｂを備える。
【0032】
半導体パッケージ１の各構成要素について説明する。
【0033】
（再配線層）
再配線層２０は、第１面２０１及び第２面２０２を含む。第２面２０２は、第１面２０１の反対側に位置する。再配線層２０は、絶縁層２１及び複数の配線２２を含む。絶縁層２１は、第１面２０１から第２面２０２まで半導体パッケージ１の第３方向Ｄ３において広がっていてもよい。複数の配線２２の一部は、第１半導体素子４０Ａ又は第２半導体素子４０Ｂに電気的に接続されていてもよい。
再配線層２０は、第１面２０１及び第２面２０２を含む。第２面２０２は、第１面２０１の反対側に位置する。再配線層２０は、絶縁層２１及び複数の配線２２を含む。絶縁層２１は、第１面２０１から第２面２０２まで半導体パッケージ１の第３方向Ｄ３において広がっていてもよい。複数の配線２２の一部は、第１半導体素子４０Ａ又は第２半導体素子４０Ｂに電気的に接続されていてもよい。
【0034】
再配線層２０は、積層された複数の配線層を含んでもよい。図２に示す例において、再配線層２０は、第１配線層２０Ａ、第２配線層２０Ｂ、第３配線層２０Ｃ及び第４配線層２０Ｄを含む。複数の配線層はそれぞれ、絶縁層２１及び複数の配線２２を含んでもよい。第１配線層２０Ａの絶縁層２１が、再配線層２０の第２面２０２を構成していてもよい。第４配線層２０Ｄの絶縁層２１が、再配線層２０の第１面２０１を構成していてもよい。
【0035】
図２に示すように、再配線層２０は、貫通電極２３を含んでもよい。貫通電極２３は、１つの配線層において、半導体パッケージ１の第３方向Ｄ３に延びている。貫通電極２３は、第３方向Ｄ３において隣接する２つの配線層の配線２２を電気的に接続できる。
【0036】
図２に示すように、再配線層２０は、パッド２４を含んでもよい。パッド２４は、半導体素子の端子と第３方向Ｄ３において対向していてもよい。パッド２４と半導体素子の端子との間には、バンプ２５が位置していてもよい。バンプ２５は、導電性を有する材料を含む。例えば、バンプ２５は半田を含む。
【0037】
再配線層２０は、厚みＴ１を有する。再配線層２０の厚みのことを、第１厚みとも称する。第１厚みＴ１は、例えば３０μｍ以上であり、３５μｍ以上であってもよい。第１厚みＴ１は、例えば５０μｍ以下であり、４５μｍ以下であってもよい。第１厚みＴ１は、第１面２０１から第２面２０２までの、第３方向Ｄ３における距離である。第１厚みＴ１は、走査型電子顕微鏡によって撮影された半導体パッケージ１の断面画像に基づいて算出される。
【0038】
再配線層２０の複数の配線層の厚みはそれぞれ、例えば４．０μｍ以上であり、６．０μｍ以上であってもよい。再配線層２０の複数の配線層の厚みはそれぞれ、例えば１２．０μｍ以下であり、１０．０μｍ以下であってもよい。複数の配線層の厚みは、同一であってもよく、異なっていてもよい。例えば、第１面２０１を構成する配線層の厚みは、第２面２０２を構成する配線層の厚みよりも小さくてもよい。例えば、図２に示す例において、第４配線層２０Ｄの厚みは、第１配線層２０Ａの厚みよりも小さくてもよい。
【0039】
複数の配線層の絶縁層２１を構成する材料が同一である場合、図２に示すような、２つの配線層の間の境界が、明確には確認されない可能性がある。この場合、第３方向Ｄ３における配線２２の間隔に基づいて、配線層の厚みが測定されてもよい。複数の配線層は、絶縁層２１及び配線２２を交互に形成することによって作製される。この場合、配線２２は、２つの配線層の間の境界に位置する。
【0040】
配線２２、パッド２４などの導電層の厚みは、例えば０．１μｍ以上であり、０．５μｍ以上であってもよく、１．０μｍ以上であってもよい。配線２２、パッド２４などの導電層の厚みは、例えば１０．０μｍ以下であり、５．０μｍ以下であってもよい。
【0041】
配線２２の幅は、例えば０．５μｍ以上であり、１．０μｍ以上であってもよい。配線２２の幅は、例えば５．０μｍ以下であり、３．０μｍ以下であってもよく、２．０μｍ以下であってもよい。平面視において隣り合う２つの配線２２の間隔は、例えば０．５μｍ以上であり、１．０μｍ以上であってもよい。平面視において隣り合う２つの配線２２の間隔は、例えば５．０μｍ以下であり、３．０μｍ以下であってもよく、２．０μｍ以下であってもよい。再配線層２０は、これらの数値範囲を満たす配線２２の他に、これらの数値範囲を満たさない配線２２を含んでいてもよい。
【0042】
再配線層２０は、弾性率Ｅ１を有する。再配線層２０の弾性率のことを、第１弾性率とも称する。再配線層２０の絶縁層２１を構成する材料の型番が判明している場合、第１弾性率Ｅ１としては、材料のデータシートに記載されている値が用いられる。絶縁層２１を構成する材料の型番が不明である場合、第１弾性率Ｅ１としては、ナノインデンテーション試験によって算出される再配線層２０の減少弾性率が用いられる。第１弾性率Ｅ１は、２５℃の環境において規定される。第１弾性率Ｅ１は、例えば１．０ＧＰａ以上であり、１．５ＧＰａ以上であってもよく、２．０ＧＰａ以上であってもよい。第１弾性率Ｅ１は、例えば５．０ＧＰａ以下であり、４．５ＧＰａ以下であってもよく、４．０ＧＰａ以下であってもよく、３．５ＧＰａ以下であってもよい。
【0043】
再配線層２０は、熱膨張率Ｃ１を有する。再配線層２０の弾性率のことを、第１熱膨張率とも称する。第１熱膨張率Ｃ１は、再配線層２０の絶縁層２１を構成する材料から作製されたサンプルを、熱機械分析によって評価することによって算出される。第１熱膨張率Ｃ１は、２５℃の環境において規定される。第１熱膨張率Ｃ１は、例えば４０ｐｐｍ／℃以上であり、５０ｐｍ／℃以上であってもよい。第１熱膨張率Ｃ１は、例えば８０ｐｐｍ／℃以下であり、７０ｐｐｍ／℃以下であってもよい。
【0044】
絶縁層２１の材料は、上述の第１弾性率Ｅ１及び第１熱膨張率Ｃ１の数値範囲が満たされるよう選択されてもよい。絶縁層２１は、例えばポリイミドなどの樹脂を含んでもよい。
【0045】
配線２２、貫通電極２３、パッド２４は、導電性を有する材料を含む。例えば、配線２２、貫通電極２３、パッド２４は、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金を含んでいてもよい。
【0046】
（半導体素子）
第１半導体素子４０Ａ、第２半導体素子４０Ｂなどの半導体素子は、再配線層２０の第１面２０１に位置する。図２に示す例において、半導体素子は、再配線層２０の第１面２０１を構成する第４配線層２０Ｄ上に位置する。
第１半導体素子４０Ａ、第２半導体素子４０Ｂなどの半導体素子は、再配線層２０の第１面２０１に位置する。図２に示す例において、半導体素子は、再配線層２０の第１面２０１を構成する第４配線層２０Ｄ上に位置する。
【0047】
第１半導体素子４０Ａ、第２半導体素子４０Ｂなどの半導体素子は、シリコン等の半導体によって形成されたトランジスタを含む。半導体素子は、例えばＣＰＵ、ＧＰＵ、ＦＰＧＡ、センサ、メモリ等である。半導体素子は、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、センサ、メモリ等の半導体素子が機能ごとに分割されたチップレットであってもよい。半導体素子は、積層された複数の基板を含んでいてもよい。第２半導体素子４０Ｂの形状、機能、性能などは、第１半導体素子４０Ａの形状、機能、性能などと同一でもよく、異なっていてもよい。
【0048】
第１半導体素子４０Ａ、第２半導体素子４０Ｂなどの半導体素子は、上面４０１、下面４０２及び側面４０３を含む。下面４０２は、再配線層２０の第１面２０１に面している。上面４０１は、第３方向Ｄ３において下面４０２の反対側に位置している。側面４０３は、上面４０１と下面４０２の間に位置している。側面４０３は、第３方向Ｄ３に沿って広がっていてもよい。
【0049】
（モールド樹脂層）
モールド樹脂層６０は、第１半導体素子４０Ａ、第２半導体素子４０Ｂなどの半導体素子の保護を目的とする部材である。例えば、モールド樹脂層６０は、半導体素子を機械的又は電気的に保護できる。機械的な保護の例は、半導体素子への衝撃、圧力などからの保護である。電気的な保護の例は、水分の侵入を防ぎ、電気的な絶縁性を確保することである。モールド樹脂層６０は、モールド第１面６０１と、モールド第１面６０１の反対側に位置するモールド第２面６０２と、を含む。モールド第２面６０２は、再配線層２０の第１面２０１に面する。モールド第２面６０２は、再配線層２０の第１面２０１に接していてもよい。
モールド樹脂層６０は、第１半導体素子４０Ａ、第２半導体素子４０Ｂなどの半導体素子の保護を目的とする部材である。例えば、モールド樹脂層６０は、半導体素子を機械的又は電気的に保護できる。機械的な保護の例は、半導体素子への衝撃、圧力などからの保護である。電気的な保護の例は、水分の侵入を防ぎ、電気的な絶縁性を確保することである。モールド樹脂層６０は、モールド第１面６０１と、モールド第１面６０１の反対側に位置するモールド第２面６０２と、を含む。モールド第２面６０２は、再配線層２０の第１面２０１に面する。モールド第２面６０２は、再配線層２０の第１面２０１に接していてもよい。
【0050】
モールド樹脂層６０は、図１に示すように、平面視において第１半導体素子４０Ａ、第２半導体素子４０Ｂなどの半導体素子を囲んでいてもよい。モールド樹脂層６０は、図２に示すように、半導体素子の側面４０３に接していてもよい。
【0051】
モールド樹脂層６０は、平面視において第１半導体素子４０Ａと第２半導体素子４０Ｂとの間に位置する部分を含んでもよい。平面視において第１半導体素子４０Ａと第２半導体素子４０Ｂとの間に位置するモールド樹脂層６０の部分を、中間部分とも称し、符号６１で表す。中間部分６１は、半導体素子の側面４０３に接していてもよい。
【0052】
中間部分６１の幅ｋは、例えば１．０ｍｍ以上であり、１．５ｍｍ以上であってもよい。中間部分６１の幅ｋは、例えば５．０ｍｍ以下であり、４．０ｍｍ以下であってもよく、３．０ｍｍ以下であってもよい。中間部分６１の幅ｋは、平面視において隣り合う２つの半導体素子の間の間隔に等しい。
【0053】
図２に示すように、モールド第１面６０１は、第１半導体素子４０Ａの上面４０１及び第２半導体素子４０Ｂの上面４０１と同一平面上に位置してもよい。例えば、モールド第１面６０１と、第１半導体素子４０Ａの上面４０１及び第２半導体素子４０Ｂの上面４０１との間の、第３方向Ｄ３における段差が、１０μｍ以下であってもよく、５μｍ以下であってもよい。
【0054】
図２に示すように、モールド樹脂層６０は、第１半導体素子４０Ａ及び第２半導体素子４０Ｂの上面４０１に位置していなくてもよい。すなわち、第１半導体素子４０Ａ及び第２半導体素子４０Ｂの上面４０１は、モールド樹脂層６０によって覆われていなくてもよい。これにより、上面４０１がモールド樹脂層６０によって覆われている場合に比べて、半導体パッケージ１の厚みを低減できる。
【0055】
第１半導体素子４０Ａ及び第２半導体素子４０Ｂの上面４０１がモールド樹脂層６０によって覆われて場合、放熱性を有する部材を上面４０１に配置してもよい。放熱性を有する部材は、モールド樹脂層６０の熱伝導率よりも高い熱伝導率を有してもよい。放熱性を有する部材は、例えば、ヒートスプレッダ、ヒートシンクなどである。
【0056】
モールド樹脂層６０は、厚みＴ２を有する。モールド樹脂層６０の厚みのことを、第２厚みとも称する。第２厚みＴ２は、例えば２００μｍ以上であり、２５０μｍ以上であってもよい。第２厚みＴ２は、例えば４００μｍ以下であり、３５０μｍ以下であってもよい。第２厚みＴ２は、モールド第１面６０１からモールド第２面６０２までの、第３方向Ｄ３における距離である。第２厚みＴ２は、走査型電子顕微鏡によって撮影された半導体パッケージ１の断面画像に基づいて算出される。
【0057】
モールド樹脂層６０は、弾性率Ｅ２を有する。モールド樹脂層６０の弾性率のことを、第２弾性率とも称する。モールド樹脂層６０を構成する材料の型番が判明している場合、第２弾性率Ｅ２としては、材料のデータシートに記載されている値が用いられる。モールド樹脂層６０を構成する材料の型番が不明である場合、第２弾性率Ｅ２としては、ナノインデンテーション試験によって算出されるモールド樹脂層６０の減少弾性率が用いられる。第２弾性率Ｅ２は、２５℃の環境において規定される。第２弾性率Ｅ２は、例えば８．０ＧＰａ以上であり、１０．０ＧＰａ以上であってもよく、１２．０ＧＰａ以上であってもよく、１５．０ＧＰａ以上であってもよく、２０．０ＧＰａ以上であってもよい。第２弾性率Ｅ２は、例えば６０．０ＧＰａ以下であり、５０．０ＧＰａ以下であってもよく、４０．０ＧＰａ以下であってもよく、３５．０ＧＰａ以下であってもよく、３０．０ＧＰａ以下であってもよい。
【0058】
モールド樹脂層６０は、熱膨張率Ｃ２を有する。モールド樹脂層６０の弾性率のことを、第２熱膨張率とも称する。第２熱膨張率Ｃ２は、モールド樹脂層６０を構成する材料から作製されたサンプルを、熱機械分析によって評価することによって算出される。第２熱膨張率Ｃ２は、２５℃の環境において規定される。第２熱膨張率Ｃ２は、例えば５０ｐｍ／℃以上であり、７．０ｐｐｍ／℃以上であってもよい。第２熱膨張率Ｃ２は、例え２０．０ｐｐｍ／℃以下であり、１６．０ｐｐｍ／℃以下であってもよい。
【0059】
モールド樹脂層６０の材料は、上述の第２弾性率Ｅ２及び第２熱膨張率Ｃ２の数値範囲が満たされるよう選択されてもよい。モールド樹脂層６０は、例えばポリイミドなどの樹脂を含んでもよい。エポキシ樹脂、アクリル樹脂、ビスマレイミド、ポリベンゾオキサゾール、及びベンゾシクロブテンのうちのいずれか、又はこれらの二種以上の組合せなどを含んでもよい。モールド樹脂層６０は、熱硬化性樹脂を含んでもよい。
【0060】
図３は、モールド樹脂層６０の中間部分６１及び中間部分６１の周囲の半導体パッケージ１の構成要素の一例を示す断面図である。再配線層２０、モールド樹脂層６０などの内部に歪が生じている場合、それらの構成要素には弾性的な復元力が生じている。例えば、再配線層２０が圧縮されて歪んでいる場合、再配線層２０には、再配線層２０が伸びようとする方向において復元力が生じている。この復元力は、第３方向Ｄ３において再配線層２０に接続されているモールド樹脂層６０に作用する。この結果、再配線層２０及びモールド樹脂層６０の境界において、再配線層２０及びモールド樹脂層６０に反りが生じる可能性がある。図３に示す例において、再配線層２０及び中間部分６１は、再配線層２０が第３方向Ｄ３において中間部分６１に向かって突出するように反っている。
【0061】
第１半導体素子４０Ａ及び第２半導体素子４０Ｂなどの半導体素子の剛性は、モールド樹脂層６０の剛性及び再配線層２０の剛性に比べて大きい。このため、半導体パッケージ１のうち半導体素子に重なる部分には、反りが生じにくい。反りは、中間部分６１のような、平面視において半導体素子に重なっていない部分に生じやすい。
【0062】
図４は、モールド樹脂層６０の中間部分６１及び中間部分６１の周囲の半導体パッケージ１の構成要素のその他の例を示す断面図である。図４に示す例において、再配線層２０及び中間部分６１は、中間部分６１が第３方向Ｄ３において再配線層２０に向かって突出するように反っている。
【0063】
図３及び図４において、符号ｗは、再配線層２０と中間部分６１との境界において中間部分６１に生じている反り量を表す。反り量ｗは、好ましくは－６．０μｍ以上６．０μｍ以下であり、より好ましくは－３．０μｍ以上３．０μｍ以下である。反り量ｗを低減することにより、平面視における半導体パッケージ１の構成要素の位置精度が低下することを抑制できる。例えば、平面視における再配線層２０のパッド２４の位置、後述するバンプ２６の位置などが、設計位置からずれることを抑制できる。これにより、半導体パッケージ１とその他の基板との間の接続不良などが生じることを抑制できる。
【0064】
反り量ｗは、中間部分６１の幅ｋに依存していてもよい。例えば、幅ｋに対する反り量ｗの比であるｗ／ｋが、一定の範囲内であってもよい。ｗ／ｋは、好ましくは－３．０μｍ／ｍｍ以上３．０μｍ／ｍｍ以下であり、より好ましくは－１．５μｍ以上１．５μｍ以下である。
【0065】
反り量ｗが正の値であることは、図３に示すような、再配線層２０が第３方向Ｄ３において中間部分６１に向かって突出する反りが生じていることを意味する。反り量ｗが負の値であることは、図４に示すような、中間部分６１が第３方向Ｄ３において再配線層２０に向かって突出する反りが生じていることを意味する。
【0066】
反り量ｗは、中間部分６１のモールド第２面６０２の、第３方向Ｄ３における位置の差の最大値として定義される。反り量ｗは、走査型電子顕微鏡によって撮影された中間部分６１の断面画像に基づいて算出される。
【0067】
本実施の形態においては、再配線層２０に生じる復元力とモールド樹脂層６０に生じる復元力とが打ち消し合うようにモールド樹脂層６０を構成することを提案する。これにより、半導体パッケージ１の反り量ｗを低減できる。
【0068】
例えば、再配線層２０の第１弾性率Ｅ１に対するモールド樹脂層６０の第２弾性率Ｅ２の比であるＥ２／Ｅ１が、適切に調整されてもよい。Ｅ２／Ｅ１は、例えば８．０以上であり、８．２以上であってもよく、８．５以上であってもよく、９．０以上であってもよい。Ｅ２／Ｅ１は、例えば１０．０以下であり、９．８以下であってもよく、９．５以下であってもよく、９．３以下であってもよい。
【0069】
後述する実施例に示されるように、モールド樹脂層６０の第２弾性率Ｅ２が一定である場合、再配線層２０の第１弾性率Ｅ１が増加するほど、反り量ｗが増加する。言い換えると、再配線層２０の第１弾性率Ｅ１が一定である場合、モールド樹脂層６０の第２弾性率Ｅ２が増加するほど、反り量ｗが減少する。
【0070】
弾性率に加えて厚みを考慮して、モールド樹脂層６０が構成されてもよい。例えば、再配線層２０の第１厚みＴ１と第１弾性率Ｅ１の積であるＴ１×Ｅ１に対する、モールド樹脂層６０の第２厚みＴ２と第２弾性率Ｅ２の積であるＴ２×Ｅ２の比である（Ｔ２×Ｅ２）／（Ｔ１×Ｅ１）が、適切に調整されてもよい。（Ｔ２×Ｅ２）／（Ｔ１×Ｅ１）は、例えば５８．０以上であり、６０．０以上であってもよく、６３．０以上であってもよい。（Ｔ２×Ｅ２）／（Ｔ１×Ｅ１）は、例えば８０．０以下であり、７５．０以下であってもよく、７０．０以下であってもよい。
【0071】
（アンダーフィル）
図２～図４に示すように、半導体パッケージ１は、再配線層２０の第１面２０１と半導体素子の下面４０２との間に位置するアンダーフィル６５を備えてもよい。アンダーフィル６５は、エポキシ系樹脂などの熱硬化性樹脂を含んでもよい。アンダーフィル６５は、再配線層２０と半導体素子とを接合する接着材として機能できる。
図２～図４に示すように、半導体パッケージ１は、再配線層２０の第１面２０１と半導体素子の下面４０２との間に位置するアンダーフィル６５を備えてもよい。アンダーフィル６５は、エポキシ系樹脂などの熱硬化性樹脂を含んでもよい。アンダーフィル６５は、再配線層２０と半導体素子とを接合する接着材として機能できる。
【0072】
（半導体パッケージの製造方法）
次に、半導体パッケージ１の製造方法を説明する。
次に、半導体パッケージ１の製造方法を説明する。
【0073】
まず、図５に示すように、支持キャリア５０が準備される。支持キャリア５０は、例えば、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジルコニア(ZrO2)基板、ニオブ酸リチウム基板、ニオブ酸タンタル基板などを含んでいてもよい。樹脂基板は、有機材料を含んでいてもよい。例えば、樹脂基板は、エポキシ樹脂、ポリエチレン、ポリプロピレンなどを含んでいてもよい。
【0074】
支持キャリア５０の厚みは、例えば１００μｍ以上であり、２００μｍ以上であってもよく、５００μｍ以上であってもよい。支持キャリア５０の厚みは、例えば２ｍｍ以下であり、１．５ｍｍ以下であってもよく、１ｍｍ以下であってもよい。支持キャリア５０の面積は、例えば０．５ｍ２以上であり、１．０ｍ２以上であってもよく、２．０ｍ２以上であってもよく、３．０ｍ２以上であってもよい。
【0075】
続いて、図６に示すように、支持キャリア５０上に剥離層５１が形成される。剥離層５１は、支持キャリア５０上に形成される再配線層２０を支持キャリア５０から剥離する工程を容易化するための構成要素である。剥離層５１は、熱可塑性の樹脂を含んでもよい。この場合、半導体パッケージ１を加熱することにより、剥離層５１が再配線層２０から剥離しやすくなる。剥離層５１の厚みは、例えば０．３μｍ以上であり、１μｍ以上であってもよい。剥離層５１の厚みは、例えば３０μｍ以下であり、５０μｍ以下であってもよい。
【0076】
続いて、剥離層５１上に再配線層２０Ｍを形成する再配線層工程が実施される。再配線層２０Ｍは、分断されることによって上述の再配線層２０を構成する層である。すなわち、再配線層２０Ｍは、各々が再配線層２０に対応する複数の部分を含む。
【0077】
再配線層工程は、例えば図７Ａ及び図７Ｂに示すように、剥離層５１上に第１配線層２０Ａを形成する工程を含む。例えば、剥離層５１上に配線２２を形成する工程が実施される。続いて、配線２２を覆う絶縁層２１を形成する工程が実施される。続いて、平面視において配線２２に重なる絶縁層２１の一部に貫通孔が形成されてもよい。続いて、絶縁層２１上に配線２２を形成し、貫通孔に貫通電極２３を形成する工程が実施されてもよい。
【0078】
第１配線層２０Ａの形成工程と同様に、絶縁層２１及び配線２２を交互に形成することによって、第２配線層２０Ｂ、第３配線層２０Ｃ、第４配線層２０Ｄが形成される。このようにして、第１配線層２０Ａ、第２配線層２０Ｂ、第３配線層２０Ｃ及び第４配線層２０Ｄを含む再配線層２０Ｍが得られる。図８Ａ及び図８Ｂは、剥離層５１上に形成された再配線層２０Ｍを示す平面図及び断面図である。
【0079】
続いて、図９Ａ及び図９Ｂに示すように、再配線層２０Ｍ上に第１半導体素子４０Ａ及び第２半導体素子４０Ｂを搭載する工程が実施される。続いて、図１０に示すように、再配線層２０Ｍ上にモールド樹脂層６０を形成する工程が実施される。
【0080】
モールド樹脂層６０は、コンプレッションモールドによって形成されてもよい。例えば、まず、第１の型と第２の型との間のキャビティに、図９Ａ及び図９Ｂに示す積層体を配置する。続いて、キャビティにおいて、液状又は粒状の樹脂を積層体の再配線層２０Ｍ、第１半導体素子４０Ａ及び第２半導体素子４０Ｂに接触させる。また、第１の型と第２の型との間で樹脂を圧縮する。樹脂が冷却されて固化することにより、モールド樹脂層６０が得られる。
【0081】
図１０に示す積層体のことを、半導体パッケージ中間体２とも称する。
【0082】
続いて、図１１Ａ及び図１１Ｂに示すように、半導体パッケージ中間体２を分断する分断工程が実施される。分断工程においては、個々の半導体パッケージ１の寸法に応じて、半導体パッケージ中間体２が第１方向Ｄ１及び第２方向Ｄ２に沿って切断される。これにより、複数の半導体パッケージ１が得られる。
【0083】
分断工程においては、少なくとも再配線層２０Ｍ及びモールド樹脂層６０が、第３方向Ｄ３において切断される。図１１Ｂに示す例においては、支持キャリア５０も、第３方向Ｄ３において切断される。このため、再配線層２０の外側面２０３、モールド樹脂層６０のモールド外側面６０３及び支持キャリア５０のキャリア側面５０３が、半導体パッケージ１の連続的な側面を構成する。
【0084】
半導体パッケージ１は、再配線層２０が支持キャリア５０によって支持された状態で流通してもよい。すなわち、半導体パッケージ１は、再配線層２０の第２面２０２に面する支持キャリア５０を備えてもよい。この場合、半導体パッケージ１は、支持キャリア５０と再配線層２０との間に位置する剥離層５１を備えてもよい。
【0085】
分断工程の後、再配線層２０を支持キャリア５０から剥離する剥離工程が実施されてもよい。例えば、半導体パッケージ１を加熱することによって、剥離層５１を再配線層２０から剥離させてもよい。
【0086】
図示はしないが、分断工程は、支持キャリア５０が再配線層２０Ｍから剥離された後に実施されてもよい。
【0087】
本実施の形態によれば、再配線層２０に生じる弾性的な復元力を、モールド樹脂層６０が少なくとも部分的に打ち消すことができる。このため、半導体パッケージ１の反り量ｗを低減できる。
【0088】
上述した一実施形態を様々に変更できる。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述した一実施形態と同様に構成され得る部分について、上述の一実施形態における対応する部分に対して用いた符号と同一の符号を用いる。重複する説明は省略する。また、上述した一実施形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略する場合もある。
【0089】
（第１変形例）
図１２は、第１変形例における半導体パッケージ１を示す断面図である。半導体パッケージ１は、再配線層２０の第２面２０２に位置するバンプ２６を含んでもよい。バンプ２６は、再配線層２０の複数の配線２２の一部に電気的に接続されている。バンプ２６は、導電性を有する材料を含む。例えば、バンプ２６は半田を含む。
図１２は、第１変形例における半導体パッケージ１を示す断面図である。半導体パッケージ１は、再配線層２０の第２面２０２に位置するバンプ２６を含んでもよい。バンプ２６は、再配線層２０の複数の配線２２の一部に電気的に接続されている。バンプ２６は、導電性を有する材料を含む。例えば、バンプ２６は半田を含む。
【0090】
（第２変形例）
図１３は、第２変形例における半導体パッケージ１を示す断面図である。半導体パッケージ１は、第３方向Ｄ３において再配線層２０に接続されたインターポーザ３０を備えてもよい。
図１３は、第２変形例における半導体パッケージ１を示す断面図である。半導体パッケージ１は、第３方向Ｄ３において再配線層２０に接続されたインターポーザ３０を備えてもよい。
【0091】
インターポーザ３０は、インターポーザ第１面３０１と、インターポーザ第１面３０１の反対側に位置するインターポーザ第２面３０２と、を含む。インターポーザ第１面３０１は、再配線層２０の第２面２０２に面している。
【0092】
インターポーザ３０は、絶縁層３１及び貫通電極３３を含む。貫通電極３３は、再配線層２０の複数の配線２２の一部に電気的に接続されていてもよい。インターポーザ３０は、配線３２、パッド３４を含んでもよい。パッド３４は、再配線層２０のバンプ２６に接続されていてもよい。
【0093】
絶縁層３１は、例えば、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジルコニア(ZrO2)基板、ニオブ酸リチウム基板、ニオブ酸タンタル基板などを含んでいてもよい。樹脂基板は、有機材料を含んでいてもよい。例えば、樹脂基板は、エポキシ樹脂、ポリエチレン、ポリプロピレンなどを含んでいてもよい。
【0094】
絶縁層３１の厚みは、例えば１００μｍ以上であり、２００μｍ以上であってもよく、５００μｍ以上であってもよい。絶縁層３１の厚みは、例えば２ｍｍ以下であり、１．５ｍｍ以下であってもよく、１．０ｍｍ以下であってもよい。
【0095】
貫通電極３３は、絶縁層３１の貫通孔に形成されている。貫通電極３３は、第３方向Ｄ３において絶縁層３１を貫通していてもよい。
【0096】
配線３２、貫通電極３３、パッド３４は、導電性を有する材料を含む。例えば、配線３２、貫通電極３３、パッド３４は、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金を含んでいてもよい。
【0097】
（第３変形例）
図１４は、第３変形例における半導体パッケージ１を示す断面図である。半導体パッケージ１は、インターポーザ３０のインターポーザ第２面３０２に位置するバンプ３６を含んでもよい。バンプ３６は、インターポーザ３０の複数の貫通電極３３の一部に電気的に接続されている。バンプ３６は、導電性を有する材料を含む。例えば、バンプ３６は半田を含む。
図１４は、第３変形例における半導体パッケージ１を示す断面図である。半導体パッケージ１は、インターポーザ３０のインターポーザ第２面３０２に位置するバンプ３６を含んでもよい。バンプ３６は、インターポーザ３０の複数の貫通電極３３の一部に電気的に接続されている。バンプ３６は、導電性を有する材料を含む。例えば、バンプ３６は半田を含む。
【0098】
（第４変形例）
図１５は、第４変形例における半導体パッケージ１を示す断面図である。第１半導体素子４０Ａ、第２半導体素子４０Ｂなどの半導体素子の上面４０１は、モールド樹脂層６０によって覆われていてもよい。
図１５は、第４変形例における半導体パッケージ１を示す断面図である。第１半導体素子４０Ａ、第２半導体素子４０Ｂなどの半導体素子の上面４０１は、モールド樹脂層６０によって覆われていてもよい。
【0099】
図１６は、半導体パッケージ１が搭載される製品の例を示す図である。半導体パッケージ１は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。
【0100】
上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて上述した実施の形態に適用することも可能である。
【実施例0101】
次に、本開示の実施形態を実施例により更に具体的に説明するが、本開示の実施形態はその要旨を超えない限り、以下の実施例の記載に限定されるものではない。
【0102】
（例１－Ａ）
支持キャリア５０上に再配線層２０を形成した。再配線層２０の絶縁層２１の材料としては、再配線材料１を用いた。再配線材料１は、東レ株式会社製の感光性ポリイミド PNである。１つの絶縁層２１の厚みは４．０μｍ以上１２．０μｍ以下であり、再配線層２０の第１厚みＴ１は４０μｍであった。続いて、再配線層２０上に２個の半導体素子を搭載した。半導体素子は、平面視において、一辺が２０ｍｍの正方形の形状を有する。半導体素子の厚みは、３００μｍであった。２個の半導体素子の間の間隔は、２．０ｍｍであった。
支持キャリア５０上に再配線層２０を形成した。再配線層２０の絶縁層２１の材料としては、再配線材料１を用いた。再配線材料１は、東レ株式会社製の感光性ポリイミド PNである。１つの絶縁層２１の厚みは４．０μｍ以上１２．０μｍ以下であり、再配線層２０の第１厚みＴ１は４０μｍであった。続いて、再配線層２０上に２個の半導体素子を搭載した。半導体素子は、平面視において、一辺が２０ｍｍの正方形の形状を有する。半導体素子の厚みは、３００μｍであった。２個の半導体素子の間の間隔は、２．０ｍｍであった。
【0103】
続いて、再配線層２０上にモールド樹脂層６０を形成した。モールド樹脂層６０の材料としては、モールド材料Ａを用いた。モールド材料Ａは、信越化学株式会社製のエポキシ成形材料 KMC-2310である。モールド樹脂層６０の第２厚みは、３００μｍであった。
【0104】
再配線層２０、半導体素子及びモールド樹脂層６０を含む積層体から支持キャリア５０を剥離させて、半導体パッケージ１を作製した。続いて、半導体パッケージ１の中間部分６１に生じている反り量ｗを測定した。反り量ｗは、＋６．０μｍよりも大きかった。
【0105】
【0106】
再配線層２０及びモールド樹脂層６０の材料の型番が不明である場合、再配線層２０の第１弾性率Ｅ１及びモールド樹脂層６０の第２弾性率Ｅ２は、ナノインデンテーション試験によって算出される。
【0107】
図１８～図２１を参照して、ナノインデンテーション試験によって弾性率を算出する方法を説明する。図１８は、ナノインデンテーション試験において用いられる圧子７０を示す図である。圧子７０は、頂角が１１５°である角錐面を含む。
【0108】
ナノインデンテーション試験においては、ステージ上に載置された対象物の表面に、トランスデューサに装着された圧子７０を、トランスデューサで荷重をかけながら押込む。対象物は、再配線層２０又はモールド樹脂層６０である。図１９は、対象物７５に圧子７０が押込まれている状態を示す断面図である。圧子７０が押し込まれている状態における対象物７５の表面を、変形表面７６とも称する。その後、圧子７０を押込み方向と逆方向に移動させることにより、圧子７０が対象物７５から取り除かれる。図２０は、圧子７０が取り除かれた後の対象物７５を示す断面図である。圧子７０が取り除かれた後の対象物７５の表面を、復元表面７７とも称する。図２０においては、変形表面７６が点線で示されている。
【0109】
図２１は、圧子７０の押込み深さｈと、圧子７０の荷重Ｐとの関係を示すグラフである。荷重Ｐは、圧子７０の押込み深さｈの増加にともなって二次関数的な曲線Ａをたどって増加する。曲線Ａは、対象物７５の弾性変形及び塑性変形の両方を表している。押込みが完了したとき、圧子７０の押込み深さｈは最大値ｈｍａｘとなり、荷重Ｐも最大値Ｐｍａｘとなる。
【0110】
圧子７０の押込みの完了後、圧子７０を押込み方向と逆方向に移動させる。これにより、図２１に示すように、荷重Ｐは、曲線Ａよりも急峻な二次関数的な曲線Ｂをたどって減少する。また、圧子７０の除荷にともなう弾性回復によって、対象物７５の表面は、変形表面７６から復元表面７７へと変形する。図２０の符号ｈｆは、復元表面７７に形成されている凹部の深さを表す。
【0111】
ナノインデンテーション試験においては、押込み接点の減少弾性率Ｅｒが、次式によって算出される。
Ｅｒ＝π１/２／２ＣＡｐ １/２ （１）
数式（１）において、Ｃは、荷重の最大値Ｐｍａｘにおける曲線Ｂの接線の傾きｄＰ／ｄｈである。Ａｐは、圧子７０と対象物７５が接している投影面積である。
Ｅｒ＝π１/２／２ＣＡｐ １/２ （１）
数式（１）において、Ｃは、荷重の最大値Ｐｍａｘにおける曲線Ｂの接線の傾きｄＰ／ｄｈである。Ａｐは、圧子７０と対象物７５が接している投影面積である。
【0112】
数式（１）におけるＡｐは、次式によって求めることができる。
Ａｐ＝２３．９６×｛ｈｍａｘ－ε（ｈｍａｘ－ｈＣ）｝ （２）
数式（２）において、εは、圧子Ｉの幾何学形状による補正係数である。圧子７０がダイヤモンドビッカース圧子の場合、εは０．７５である。ｈＣは、荷重の最大値Ｐｍａｘにおける曲線Ｂの接線と図２１の横軸との交点である。
Ａｐ＝２３．９６×｛ｈｍａｘ－ε（ｈｍａｘ－ｈＣ）｝ （２）
数式（２）において、εは、圧子Ｉの幾何学形状による補正係数である。圧子７０がダイヤモンドビッカース圧子の場合、εは０．７５である。ｈＣは、荷重の最大値Ｐｍａｘにおける曲線Ｂの接線と図２１の横軸との交点である。
【0113】
減少弾性率Ｅｒに基づいて、対象物７５の押込み弾性率ＥＩＴが、次式によって算出される。
ＥＩＴ＝｛１－（ＶＳ）２｝／[（１／Ｅｒ）－｛１－（Ｖｉ）２｝／Ｅｉ] （３）
数式（３）において、ＶＳは、対象物７５のポアソン比である。Ｖｉは、圧子７０のポアソン比である。Ｅｉは、圧子７０の弾性率である。
ＥＩＴ＝｛１－（ＶＳ）２｝／[（１／Ｅｒ）－｛１－（Ｖｉ）２｝／Ｅｉ] （３）
数式（３）において、ＶＳは、対象物７５のポアソン比である。Ｖｉは、圧子７０のポアソン比である。Ｅｉは、圧子７０の弾性率である。
【0114】
（例１－Ｂ～例１－Ｇ）
モールド樹脂層６０の材料として、モールド材料Ｂ～Ｇを用いたこと以外は、例１－Ａの場合と同様の方法によって、半導体パッケージ１を作製した。続いて、例１－Ａの場合と同様の方法によって、半導体パッケージ１の中間部分６１に生じている反り量ｗを測定した。反り量ｗの測定結果を、再配線層２０及びモールド樹脂層６０の物性と合わせて図１７に示す。モールド材料Ｂ～Ｇを、上述のモールド材料Ａ及び後述するモールド材料Ｈ～Ｋと合わせて表に示す。
モールド樹脂層６０の材料として、モールド材料Ｂ～Ｇを用いたこと以外は、例１－Ａの場合と同様の方法によって、半導体パッケージ１を作製した。続いて、例１－Ａの場合と同様の方法によって、半導体パッケージ１の中間部分６１に生じている反り量ｗを測定した。反り量ｗの測定結果を、再配線層２０及びモールド樹脂層６０の物性と合わせて図１７に示す。モールド材料Ｂ～Ｇを、上述のモールド材料Ａ及び後述するモールド材料Ｈ～Ｋと合わせて表に示す。
【0115】
【表1】
【0116】
図１７に示すように、モールド樹脂層６０の第２弾性率Ｅ２が増加するにつれて、反り量が減少する傾向が見られた。配線層２０の第１弾性率Ｅ１に対するモールド樹脂層６０の第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下の場合、反り量が－６．０μｍ以上６．０μｍ以下であった。すなわち、Ｅ２／Ｅ１が、８．０以上１０．０以下の場合、反り量の絶対値が６．０μｍ以下であった。
【0117】
（例２－Ｄ）
再配線層２０の絶縁層２１の材料として、再配線材料２を用いたこと以外は、例１－Ｄの場合と同様の方法によって、半導体パッケージ１を作製した。続いて、例１－Ａの場合と同様の方法によって、半導体パッケージ１の中間部分６１に生じている反り量ｗを測定した。反り量ｗは、＋６．０μｍよりも大きかった。反り量ｗの測定結果を、再配線層２０及びモールド樹脂層６０の物性と合わせて図１７に示す。再配線材料２を、上述の再配線材料１及び後述する再配線材料３と合わせて表に示す。
再配線層２０の絶縁層２１の材料として、再配線材料２を用いたこと以外は、例１－Ｄの場合と同様の方法によって、半導体パッケージ１を作製した。続いて、例１－Ａの場合と同様の方法によって、半導体パッケージ１の中間部分６１に生じている反り量ｗを測定した。反り量ｗは、＋６．０μｍよりも大きかった。反り量ｗの測定結果を、再配線層２０及びモールド樹脂層６０の物性と合わせて図１７に示す。再配線材料２を、上述の再配線材料１及び後述する再配線材料３と合わせて表に示す。
【0118】
【表2】
【0119】
（例２－Ｅ～例２－Ｉ）
モールド樹脂層６０の材料として、モールド材料Ｅ～Ｉを用いたこと以外は、例２－Ｄの場合と同様の方法によって、半導体パッケージ１を作製した。続いて、例１－Ａの場合と同様の方法によって、半導体パッケージ１の中間部分６１に生じている反り量ｗを測定した。反り量ｗの測定結果を、再配線層２０及びモールド樹脂層６０の物性と合わせて図１７に示す。
モールド樹脂層６０の材料として、モールド材料Ｅ～Ｉを用いたこと以外は、例２－Ｄの場合と同様の方法によって、半導体パッケージ１を作製した。続いて、例１－Ａの場合と同様の方法によって、半導体パッケージ１の中間部分６１に生じている反り量ｗを測定した。反り量ｗの測定結果を、再配線層２０及びモールド樹脂層６０の物性と合わせて図１７に示す。
【0120】
図１７に示すように、モールド樹脂層６０の第２弾性率Ｅ２が増加するにつれて、反り量が減少する傾向が見られた。配線層２０の第１弾性率Ｅ１に対するモールド樹脂層６０の第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下の場合、反り量が－６．０μｍ以上６．０μｍ以下であった。すなわち、Ｅ２／Ｅ１が８．０以上１０．０以下の場合、反り量の絶対値が６．０μｍ以下であった。また、Ｅ２／Ｅ１が９．０以上１０．０以下の場合、反り量が－３．０μｍ以上３．０μｍ以下であった。すなわち、Ｅ２／Ｅ１が９．０以上９．３以下の場合、反り量の絶対値が３．０μｍ以下であった。
【0121】
（例３－Ｄ）
再配線層２０の絶縁層２１の材料として、再配線材料３を用いたこと以外は、例１－Ｄの場合と同様の方法によって、半導体パッケージ１を作製した。続いて、例１－Ａの場合と同様の方法によって、半導体パッケージ１の中間部分６１に生じている反り量ｗを測定した。反り量ｗは、＋６．０μｍよりも大きかった。反り量ｗの測定結果を、再配線層２０及びモールド樹脂層６０の物性と合わせて図１７に示す。
再配線層２０の絶縁層２１の材料として、再配線材料３を用いたこと以外は、例１－Ｄの場合と同様の方法によって、半導体パッケージ１を作製した。続いて、例１－Ａの場合と同様の方法によって、半導体パッケージ１の中間部分６１に生じている反り量ｗを測定した。反り量ｗは、＋６．０μｍよりも大きかった。反り量ｗの測定結果を、再配線層２０及びモールド樹脂層６０の物性と合わせて図１７に示す。
【0122】
（例３－Ｅ～例３－Ｋ）
モールド樹脂層６０の材料として、モールド材料Ｅ～Ｋを用いたこと以外は、例３－Ｄの場合と同様の方法によって、半導体パッケージ１を作製した。続いて、例１－Ａの場合と同様の方法によって、半導体パッケージ１の中間部分６１に生じている反り量ｗを測定した。反り量ｗの測定結果を、再配線層２０及びモールド樹脂層６０の物性と合わせて図１７に示す。
モールド樹脂層６０の材料として、モールド材料Ｅ～Ｋを用いたこと以外は、例３－Ｄの場合と同様の方法によって、半導体パッケージ１を作製した。続いて、例１－Ａの場合と同様の方法によって、半導体パッケージ１の中間部分６１に生じている反り量ｗを測定した。反り量ｗの測定結果を、再配線層２０及びモールド樹脂層６０の物性と合わせて図１７に示す。
【0123】
図１７に示すように、モールド樹脂層６０の第２弾性率Ｅ２が増加するにつれて、反り量が減少する傾向が見られた。配線層２０の第１弾性率Ｅ１に対するモールド樹脂層６０の第２弾性率Ｅ２の比であるＥ２／Ｅ１が、８．０以上１０．０以下の場合、反り量が－６．０μｍ以上６．０μｍ以下であった。すなわち、Ｅ２／Ｅ１が８．０以上１０．０以下の場合、反り量の絶対値が６．０μｍ以下であった。また、Ｅ２／Ｅ１が９．０以上１０．０以下の場合、反り量が－３．０μｍ以上３．０μｍ以下であった。すなわち、Ｅ２／Ｅ１が９．０以上９．３以下の場合、反り量の絶対値が３．０μｍ以下であった。
【符号の説明】
【0124】
１…半導体パッケージ
２…半導体パッケージ中間体
２０…再配線層
２０Ａ…第１配線層
２０Ｂ…第２配線層
２０Ｃ…第３配線層
２０Ｄ…第４配線層
２０１…第１面
２０２…第２面
２０３…外側面
２１…絶縁層
２２…配線
２３…貫通電極
２４…パッド
２５…バンプ
２６…バンプ
３０…インターポーザ
３０１…インターポーザ第１面
３０２…インターポーザ第２面
３０３…インターポーザ外側面
３１…絶縁層
３２…配線
３３…貫通電極
３４…パッド
３５…バンプ
４０Ａ…第１半導体素子
４０Ｂ…第２半導体素子
５０…支持キャリア
５１…剥離層
６０…モールド樹脂層
６０１…モールド第１面
６０２…モールド第２面
６０３…モールド外側面
６１…中間部分
６５…アンダーフィル
７０…圧子
７５…対象物
７６…変形表面
７７…復元表面
２…半導体パッケージ中間体
２０…再配線層
２０Ａ…第１配線層
２０Ｂ…第２配線層
２０Ｃ…第３配線層
２０Ｄ…第４配線層
２０１…第１面
２０２…第２面
２０３…外側面
２１…絶縁層
２２…配線
２３…貫通電極
２４…パッド
２５…バンプ
２６…バンプ
３０…インターポーザ
３０１…インターポーザ第１面
３０２…インターポーザ第２面
３０３…インターポーザ外側面
３１…絶縁層
３２…配線
３３…貫通電極
３４…パッド
３５…バンプ
４０Ａ…第１半導体素子
４０Ｂ…第２半導体素子
５０…支持キャリア
５１…剥離層
６０…モールド樹脂層
６０１…モールド第１面
６０２…モールド第２面
６０３…モールド外側面
６１…中間部分
６５…アンダーフィル
７０…圧子
７５…対象物
７６…変形表面
７７…復元表面
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】