(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024064538
(43)【公開日】2024-05-14
(54)【発明の名称】電源装置及び電源装置の制御方法
(51)【国際特許分類】
H02M 3/28 20060101AFI20240507BHJP
【ＦＩ】
H02M3/28 P
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2022173195
(22)【出願日】2022-10-28
(71)【出願人】
【識別番号】000002037
【氏名又は名称】新電元工業株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】鎌倉 輝男
(72)【発明者】
【氏名】小林 貴之
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730AS01
5H730AS08
5H730AS17
5H730BB27
5H730BB57
5H730DD03
5H730DD04
5H730DD16
5H730EE13
5H730FD01
5H730FD11
5H730FG05
(57)【要約】
【課題】変換効率を向上する。
【解決手段】第１電圧が入力される第１ブリッジ回路と、第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、第２巻線から出力される交流電圧を第２電圧に変換して出力する、第２ブリッジ回路と、第１電圧と第１巻線の巻数との積と、第２電圧と第２巻線の巻数との積と、の比である入出力電圧比に基づいて、第１ブリッジ回路と第２ブリッジ回路との間の第１位相差を一定にする、制御部と、を含む。
【選択図】図１
【解決手段】第１電圧が入力される第１ブリッジ回路と、第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、第２巻線から出力される交流電圧を第２電圧に変換して出力する、第２ブリッジ回路と、第１電圧と第１巻線の巻数との積と、第２電圧と第２巻線の巻数との積と、の比である入出力電圧比に基づいて、第１ブリッジ回路と第２ブリッジ回路との間の第１位相差を一定にする、制御部と、を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１電圧が入力される第１ブリッジ回路と、
前記第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、
前記第２巻線から出力される交流電圧を第２電圧に変換して出力する、第２ブリッジ回路と、
前記第１電圧と前記第１巻線の巻数との積と、前記第２電圧と前記第２巻線の巻数との積と、の比である入出力電圧比に基づいて、前記第１ブリッジ回路と前記第２ブリッジ回路との間の第１位相差を一定にする、制御部と、
を含む、
ことを特徴とする、電源装置。
前記第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、
前記第２巻線から出力される交流電圧を第２電圧に変換して出力する、第２ブリッジ回路と、
前記第１電圧と前記第１巻線の巻数との積と、前記第２電圧と前記第２巻線の巻数との積と、の比である入出力電圧比に基づいて、前記第１ブリッジ回路と前記第２ブリッジ回路との間の第１位相差を一定にする、制御部と、
を含む、
ことを特徴とする、電源装置。
【請求項2】
前記制御部は、
前記入出力電圧比が１：１を含む一定範囲内の場合には、前記第１位相差を予め定められた値で一定にし、
前記入出力電圧比が前記一定の範囲外の場合には、前記第１位相差を、入力電流を循環電流で除した値である入力電流循環電流比率が最大となる値で一定にする、
ことを特徴とする、請求項１に記載の電源装置。
前記入出力電圧比が１：１を含む一定範囲内の場合には、前記第１位相差を予め定められた値で一定にし、
前記入出力電圧比が前記一定の範囲外の場合には、前記第１位相差を、入力電流を循環電流で除した値である入力電流循環電流比率が最大となる値で一定にする、
ことを特徴とする、請求項１に記載の電源装置。
【請求項3】
前記制御部は、
出力指令値が第１閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を一定にし、
出力指令値が前記第１閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を単調減少させ、
出力指令値が第２閾値未満の場合には、前記第１ブリッジ回路の中のアーム間の第２位相差及び前記第２ブリッジ回路の中のアーム間の第３位相差を単調減少させ、
出力指令値が前記第２閾値以上の場合には、前記第２位相差及び前記第３位相差を一定にする、
ことを特徴とする、請求項１に記載の電源装置。
出力指令値が第１閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を一定にし、
出力指令値が前記第１閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を単調減少させ、
出力指令値が第２閾値未満の場合には、前記第１ブリッジ回路の中のアーム間の第２位相差及び前記第２ブリッジ回路の中のアーム間の第３位相差を単調減少させ、
出力指令値が前記第２閾値以上の場合には、前記第２位相差及び前記第３位相差を一定にする、
ことを特徴とする、請求項１に記載の電源装置。
【請求項4】
前記制御部は、
出力指令値が第１閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を一定にし、
出力指令値が前記第１閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を単調減少させ、
出力指令値が第２閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路の各アームのハイサイド及びローサイドのスイッチング素子の内のデューティ比が小さい方のデューティ比を単調増加させ、各アームのハイサイド及びローサイドのスイッチング素子の内の他方のデューティ比を単調減少させ、
出力指令値が前記第２閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路の各アームのハイサイド及びローサイドのスイッチング素子のデューティ比を０．５で一定にする、
ことを特徴とする、請求項１に記載の電源装置。
出力指令値が第１閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を一定にし、
出力指令値が前記第１閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を単調減少させ、
出力指令値が第２閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路の各アームのハイサイド及びローサイドのスイッチング素子の内のデューティ比が小さい方のデューティ比を単調増加させ、各アームのハイサイド及びローサイドのスイッチング素子の内の他方のデューティ比を単調減少させ、
出力指令値が前記第２閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路の各アームのハイサイド及びローサイドのスイッチング素子のデューティ比を０．５で一定にする、
ことを特徴とする、請求項１に記載の電源装置。
【請求項5】
前記第１閾値は、前記第２閾値以下である、
ことを特徴とする、請求項３又は４に記載の電源装置。
ことを特徴とする、請求項３又は４に記載の電源装置。
【請求項6】
第１電圧が入力される第１ブリッジ回路と、前記第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、前記第２巻線から出力される交流電圧を第２電圧に変換して出力する、第２ブリッジ回路と、を含む電源装置の制御方法であって、
前記第１電圧と前記第１巻線の巻数との積と、前記第２電圧と前記第２巻線の巻数との積と、の比である入出力電圧比に基づいて、前記第１ブリッジ回路と前記第２ブリッジ回路との間の第１位相差を一定にする、
ことを特徴とする、電源装置の制御方法。
前記第１電圧と前記第１巻線の巻数との積と、前記第２電圧と前記第２巻線の巻数との積と、の比である入出力電圧比に基づいて、前記第１ブリッジ回路と前記第２ブリッジ回路との間の第１位相差を一定にする、
ことを特徴とする、電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電源装置及び電源装置の制御方法に関する。
【背景技術】
【0002】
特許文献１には、絶縁型ＤＡＢ（Dual Active Bridge）双方向コンバータが記載されている。ＤＡＢコンバータは、デューティ比を０．５で一定にし且つスイッチング周波数を一定にし、１次側ブリッジ回路と２次側ブリッジ回路との間の位相差を制御することにより、出力電圧、出力電流又は出力電力を制御できる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第５０２７２６４号明細書
【特許文献2】特開２０２０－５３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ＤＡＢコンバータは、出力電圧、出力電流又は出力電力に依って、即ち、１次側ブリッジ回路と２次側ブリッジ回路との間の位相差に依って、回路内部を循環する電流（循環電流）成分が増大し、無効電流成分が大きくなり、変換効率が低下する。
【0005】
特許文献２には、ＺＶＳ（Zero Volt Switching）を行う、ＤＡＢ方式のＤＣ－ＤＣコンバータが記載されている。特許文献２記載のＤＣ－ＤＣコンバータは、目標電力に応じて、出力角変調モードまたは位相制御モードを実行する。但し、特許文献２には、変換効率を向上することは、記載されていない。また、特許文献２には、第１フルブリッジ回路と第２フルブリッジ回路との間の位相差を固定することは、記載されていない。
【0006】
本開示は、変換効率を向上することを目的とする。
【課題を解決するための手段】
【0007】
本開示の一態様の電源装置は、
第１電圧が入力される第１ブリッジ回路と、
前記第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、
前記第２巻線から出力される交流電圧を第２電圧に変換して出力する、第２ブリッジ回路と、
前記第１電圧と前記第１巻線の巻数との積と、前記第２電圧と前記第２巻線の巻数との積と、の比である入出力電圧比に基づいて、前記第１ブリッジ回路と前記第２ブリッジ回路との間の第１位相差を一定にする、制御部と、
を含む、
ことを特徴とする。
第１電圧が入力される第１ブリッジ回路と、
前記第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、
前記第２巻線から出力される交流電圧を第２電圧に変換して出力する、第２ブリッジ回路と、
前記第１電圧と前記第１巻線の巻数との積と、前記第２電圧と前記第２巻線の巻数との積と、の比である入出力電圧比に基づいて、前記第１ブリッジ回路と前記第２ブリッジ回路との間の第１位相差を一定にする、制御部と、
を含む、
ことを特徴とする。
【0008】
前記電源装置において、
前記制御部は、
前記入出力電圧比が１：１を含む一定範囲内の場合には、前記第１位相差を予め定められた値で一定にし、
前記入出力電圧比が前記一定の範囲外の場合には、前記第１位相差を、入力電流を循環電流で除した値である入力電流循環電流比率が最大となる値で一定にする、
ことを特徴とする。
前記制御部は、
前記入出力電圧比が１：１を含む一定範囲内の場合には、前記第１位相差を予め定められた値で一定にし、
前記入出力電圧比が前記一定の範囲外の場合には、前記第１位相差を、入力電流を循環電流で除した値である入力電流循環電流比率が最大となる値で一定にする、
ことを特徴とする。
【0009】
前記電源装置において、
前記制御部は、
出力指令値が第１閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を一定にし、
出力指令値が前記第１閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を単調減少させ、
出力指令値が第２閾値未満の場合には、前記第１ブリッジ回路の中のアーム間の第２位相差及び前記第２ブリッジ回路の中のアーム間の第３位相差を単調減少させ、
出力指令値が前記第２閾値以上の場合には、前記第２位相差及び前記第３位相差を一定にする、
ことを特徴とする。
前記制御部は、
出力指令値が第１閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を一定にし、
出力指令値が前記第１閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を単調減少させ、
出力指令値が第２閾値未満の場合には、前記第１ブリッジ回路の中のアーム間の第２位相差及び前記第２ブリッジ回路の中のアーム間の第３位相差を単調減少させ、
出力指令値が前記第２閾値以上の場合には、前記第２位相差及び前記第３位相差を一定にする、
ことを特徴とする。
【0010】
前記電源装置において、
前記制御部は、
出力指令値が第１閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を一定にし、
出力指令値が前記第１閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を単調減少させ、
出力指令値が第２閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路の各アームのハイサイド及びローサイドのスイッチング素子の内のデューティ比が小さい方のデューティ比を単調増加させ、各アームのハイサイド及びローサイドのスイッチング素子の内の他方のデューティ比を単調減少させ、
出力指令値が前記第２閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路の各アームのハイサイド及びローサイドのスイッチング素子のデューティ比を０．５で一定にする、
ことを特徴とする。
前記制御部は、
出力指令値が第１閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を一定にし、
出力指令値が前記第１閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周波数を単調減少させ、
出力指令値が第２閾値未満の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路の各アームのハイサイド及びローサイドのスイッチング素子の内のデューティ比が小さい方のデューティ比を単調増加させ、各アームのハイサイド及びローサイドのスイッチング素子の内の他方のデューティ比を単調減少させ、
出力指令値が前記第２閾値以上の場合には、前記第１ブリッジ回路及び前記第２ブリッジ回路の各アームのハイサイド及びローサイドのスイッチング素子のデューティ比を０．５で一定にする、
ことを特徴とする。
【0011】
前記電源装置において、
前記第１閾値は、前記第２閾値以下である、
ことを特徴とする。
前記第１閾値は、前記第２閾値以下である、
ことを特徴とする。
【0012】
本開示の一態様の電源装置の制御方法は、
第１電圧が入力される第１ブリッジ回路と、前記第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、前記第２巻線から出力される交流電圧を第２電圧に変換して出力する、第２ブリッジ回路と、を含む電源装置の制御方法であって、
前記第１電圧と前記第１巻線の巻数との積と、前記第２電圧と前記第２巻線の巻数との積と、の比である入出力電圧比に基づいて、前記第１ブリッジ回路と前記第２ブリッジ回路との間の第１位相差を一定にする、
ことを特徴とする。
第１電圧が入力される第１ブリッジ回路と、前記第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、前記第２巻線から出力される交流電圧を第２電圧に変換して出力する、第２ブリッジ回路と、を含む電源装置の制御方法であって、
前記第１電圧と前記第１巻線の巻数との積と、前記第２電圧と前記第２巻線の巻数との積と、の比である入出力電圧比に基づいて、前記第１ブリッジ回路と前記第２ブリッジ回路との間の第１位相差を一定にする、
ことを特徴とする。
【発明の効果】
【0013】
本開示によれば、変換効率を向上することができる。
【図面の簡単な説明】
【0014】
【発明を実施するための形態】
【0015】
以下、添付図面を参照して、本開示に係る実施形態を詳細に説明する。なお、この実施形態により本開示が限定されるものではなく、また、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
【0016】
＜第１の実施形態＞
（構成）
図１は、第１の実施形態の電源装置の構成を示す図である。電源装置１は、ＤＡＢ（Dual Active Bridge）方式であり、双方向のＤＣ－ＤＣコンバータである。実施形態では、電源装置１は、電源２から出力されコンデンサ３で平滑化後の直流の電圧Ｖｉｎの供給を受けて、直流の電圧Ｖｏｕｔを負荷４に出力するものとする。
（構成）
図１は、第１の実施形態の電源装置の構成を示す図である。電源装置１は、ＤＡＢ（Dual Active Bridge）方式であり、双方向のＤＣ－ＤＣコンバータである。実施形態では、電源装置１は、電源２から出力されコンデンサ３で平滑化後の直流の電圧Ｖｉｎの供給を受けて、直流の電圧Ｖｏｕｔを負荷４に出力するものとする。
【0017】
電源装置１は、１次側の第１ブリッジ回路１２と、リアクトル１３と、トランス１４と、２次側の第２ブリッジ回路１５と、コンデンサ１６と、制御部１８と、を含む。
【0018】
第１ブリッジ回路１２は、第１アーム２１及び第２アーム２２を含む単相フルブリッジ回路である。第１アーム２１は、トランジスタＴｒ１及びトランジスタＴｒ２を含む。第２アーム２２は、トランジスタＴｒ３及びトランジスタＴｒ４を含む。
【0019】
実施形態では、各トランジスタがＭＯＳＦＥＴであることとしたが、本開示はこれに限定されない。各トランジスタは、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor））などでも良い。
【0020】
各トランジスタは、積極的に電流を流すことができる寄生ダイオード（ボディダイオード）を有する、又は、逆並列にダイオードが接続されている。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。
【0021】
トランジスタＴｒ１のソースは、トランジスタＴｒ２のドレインに電気的に接続されている。トランジスタＴｒ１のドレインは、トランジスタＴｒ３のドレインに電気的に接続されている。トランジスタＴｒ３のソースは、トランジスタＴｒ４のドレインに電気的に接続されている。トランジスタＴｒ２のソースは、トランジスタＴｒ４のソースに電気的に接続されている。
【0022】
トランジスタＴｒ１のドレイン及びトランジスタＴｒ３のドレインは、第１ブリッジ回路１２の一方の入力端子１２ａに電気的に接続されている。トランジスタＴｒ２のソース及びトランジスタＴｒ４のソースは、第１ブリッジ回路１２の他方の入力端子１２ｂに電気的に接続されている。
【0023】
入力端子１２ａは、コンデンサ３の一端（高電位側端）に電気的に接続されている。入力端子１２ｂは、コンデンサ３の他端（低電位側端）に電気的に接続されている。
【0024】
入力端子１２ａと入力端子１２ｂとの間には、電圧Ｖｉｎが供給される。
【0025】
トランジスタＴｒ１のソース及びトランジスタＴｒ２のドレインは、第１ブリッジ回路１２の一方の出力端子１２ｃに電気的に接続されている。トランジスタＴｒ３のソース及びトランジスタＴｒ４のドレインは、第１ブリッジ回路１２の他方の出力端子１２ｄに電気的に接続されている。
【0026】
リアクトル１３の一端は、出力端子１２ｃに電気的に接続されている。なお、実施形態では、リアクトル１３を１次側に配置したが、本開示はこれに限定されない。リアクトル１３は、２次側に配置しても良いし、１次側及び２次側の両方に配置しても良い。
【0027】
トランス１４は、第１巻線１４ａと、第２巻線１４ｂと、コア１４ｃと、を含む。第１巻線１４ａ及び第２巻線１４ｂは、コア１４ｃに巻回されている。
【0028】
トランス１４が、本開示の「変圧器」の一例に相当する。
【0029】
第１巻線１４ａと第２巻線１４ｂとの巻数比は、１：１とするが、本開示はこれに限定されない。
【0030】
第１巻線１４ａの一端は、リアクトル１３の他端に電気的に接続されている。第１巻線１４ａの他端は、出力端子１２ｄに電気的に接続されている。
【0031】
第１ブリッジ回路１２は、電圧Ｖｉｎ、電圧－Ｖｉｎ、又は、０Ｖを、出力端子１２ｃと出力端子１２ｄとの間に出力する。
【0032】
例えば、第１ブリッジ回路１２は、トランジスタＴｒ１及びトランジスタＴｒ４がオン状態、且つ、トランジスタＴｒ２及びトランジスタＴｒ３がオフ状態に制御されている場合、電圧Ｖｉｎを、出力端子１２ｃと出力端子１２ｄとの間に出力する。
【0033】
また例えば、第１ブリッジ回路１２は、トランジスタＴｒ１及びトランジスタＴｒ４がオフ状態、且つ、トランジスタＴｒ２及びトランジスタＴｒ３がオン状態に制御されている場合、電圧－Ｖｉｎを、出力端子１２ｃと出力端子１２ｄとの間に出力する。
【0034】
また例えば、第１ブリッジ回路１２は、トランジスタＴｒ１及びトランジスタＴｒ３がオン状態、且つ、トランジスタＴｒ２及びトランジスタＴｒ４がオフ状態に制御されている場合、０Ｖを、出力端子１２ｃと出力端子１２ｄとの間に出力する。
【0035】
また例えば、第１ブリッジ回路１２は、トランジスタＴｒ１及びトランジスタＴｒ３がオフ状態、且つ、トランジスタＴｒ２及びトランジスタＴｒ４がオン状態に制御されている場合、０Ｖを、出力端子１２ｃと出力端子１２ｄとの間に出力する。
【0036】
第２ブリッジ回路１５は、第３アーム３１及び第４アーム３２を含む単相フルブリッジ回路である。第３アーム３１は、トランジスタＴｒ５及びトランジスタＴｒ６を含む。第４アーム３２は、トランジスタＴｒ７及びトランジスタＴｒ８を含む。
【0037】
トランジスタＴｒ５のソースは、トランジスタＴｒ６のドレインに電気的に接続されている。トランジスタＴｒ５のドレインは、トランジスタＴｒ７のドレインに電気的に接続されている。トランジスタＴｒ７のソースは、トランジスタＴｒ８のドレインに電気的に接続されている。トランジスタＴｒ６のソースは、トランジスタＴｒ８のソースに電気的に接続されている。
【0038】
トランジスタＴｒ５のソース及びトランジスタＴｒ６のドレインは、第２ブリッジ回路１５の一方の入力端子１５ａに電気的に接続されている。トランジスタＴｒ７のソース及びトランジスタＴｒ８のドレインは、第２ブリッジ回路１５の他方の入力端子１５ｂに電気的に接続されている。
【0039】
トランジスタＴｒ５のドレイン及びトランジスタＴｒ７のドレインは、第２ブリッジ回路１５の一方の出力端子１５ｃに電気的に接続されている。トランジスタＴｒ６のソース及びトランジスタＴｒ８のソースは、第２ブリッジ回路１５の他方の出力端子１５ｄに電気的に接続されている。
【0040】
入力端子１５ａは、第２巻線１４ｂの一端に電気的に接続されている。入力端子１５ｂは、第２巻線１４ｂの他端に電気的に接続されている。
【0041】
出力端子１５ｃは、コンデンサ１６の一端（高電位側端）に電気的に接続されている。出力端子１５ｄは、コンデンサ１６の他端（低電位側端）に電気的に接続されている。
【0042】
コンデンサ１６の電圧が、電圧Ｖｏｕｔである。コンデンサ１６の一端（高電位側端）は、負荷４の一端（高電位側端）に電気的に接続されている。コンデンサ１６の他端（低電位側端）は、負荷４の他端（低電位側端）に電気的に接続されている。
【0043】
制御部１８は、複数の第１駆動パルスＰ１を第１アーム２１に出力し、複数の第２駆動パルスＰ２を第２アーム２２に出力し、複数の第３駆動パルスＰ３を第３アーム３１に出力し、複数の第４駆動パルスＰ４を第４アーム３２に出力することにより、第１アーム２１から第４アーム３２までを制御する。
【0044】
本開示では、電圧Ｖｉｎとトランス１４の第１巻線１４ａの巻数との積と、電圧Ｖｏｕｔとトランス１４の第２巻線１４ｂの巻数との積と、の比を、入出力電圧比ｎと称する。また、入力電流を循環電流で除した値を、入力電流循環電流比率と称する。
【0045】
（比較例の制御）
比較例では、入出力電圧比ｎ＝１．０：０．５の場合について説明する。
比較例では、入出力電圧比ｎ＝１．０：０．５の場合について説明する。
【0046】
制御部１８は、デューティ比を０．５で一定にし且つスイッチング周波数を一定にし、１次側ブリッジ回路と２次側ブリッジ回路との間の第１位相差φｐ－ｓを制御することにより、出力電圧、出力電流又は出力電力を制御する。
【0047】
制御部１８は、第１駆動パルスＰ１及び第２駆動パルスＰ２と、第３駆動パルスＰ３及び第４駆動パルスＰ４と、の間の第１位相差φｐ－ｓを制御することにより、第１ブリッジ回路１２と第２ブリッジ回路１５との間の第１位相差φｐ－ｓを制御する。
【0048】
図２は、ＤＡＢのブリッジ回路間の第１位相差φｐ－ｓと変換電力との関係を示す図である。図２において、横軸は、第１位相差φｐ－ｓ（ｄｅｇ）を表し、縦軸は、正規化した変換電力を表す。線２０１は、第１位相差φｐ－ｓ（ｄｅｇ）と、正規化した変換電力と、の関係を示す。
【0049】
線２０１で示すように、電源装置１は、第１位相差φｐ－ｓを制御することにより、双方向の電力変換が可能である。
【0050】
図３は、ＤＡＢのブリッジ回路間の第１位相差φｐ－ｓと入力電流循環電流比率との関係を示す図である。図３において、横軸は、第１位相差φｐ－ｓ（ｄｅｇ）を表し、縦軸は、入力電流循環電流比率を表す。線２０２は、第１位相差φｐ－ｓ（ｄｅｇ）と、入力電流循環電流比率と、の関係を示す。
【0051】
点２０２ａで示すように、入力電流循環電流比率は、第１位相差φｐ－ｓがおよそ５０ｄｅｇの場合にピーク（変換効率最大）となり、およそ５０ｄｅｇより大きい場合及び小さい場合のいずれも低下（変換効率低下）する。
【0052】
つまり、図２に示すように、変換電力の絶対値は、±９０ｄｅｇまで上昇傾向を示す。しかし、図３に示すように、入力（出力も同じ）電流を得るために必要な循環電流の割合は、特定の位相差（本例では、およそ５０ｄｅｇ）で最小値まで低下し、その他では増大して行く。これにより、多くの領域で回路内部の電流導通損失割合が多く、変換効率の低下、各種回路構成素子の負担が増大しやすい。
【0053】
（第１の実施形態の制御）
図４は、ＤＡＢのブリッジ回路間の第１位相差φｐ－ｓと入力電流循環電流比率との関係を示す図である。図４において、横軸は、第１位相差φｐ－ｓ（ｄｅｇ）を表し、縦軸は、入力電流循環電流比率を表す。
図４は、ＤＡＢのブリッジ回路間の第１位相差φｐ－ｓと入力電流循環電流比率との関係を示す図である。図４において、横軸は、第１位相差φｐ－ｓ（ｄｅｇ）を表し、縦軸は、入力電流循環電流比率を表す。
【0054】
線２１１は、入出力電圧比ｎ＝１．０：０．５の場合の、第１位相差φｐ－ｓ（ｄｅｇ）と、入力電流循環電流比率と、の関係を示す。点２１１ａで示すように、入力電流循環電流比率は、第１位相差φｐ－ｓがおよそ５０ｄｅｇの場合にピーク（変換効率最大）となり、およそ５０ｄｅｇより大きい場合及び小さい場合のいずれも低下（変換効率低下）する。
【0055】
線２１２は、入出力電圧比ｎ＝１．０：０．７５の場合の、第１位相差φｐ－ｓ（ｄｅｇ）と、入力電流循環電流比率と、の関係を示す。点２１２ａで示すように、入力電流循環電流比率は、第１位相差φｐ－ｓがおよそ３０ｄｅｇの場合にピーク（変換効率最大）となり、およそ３０ｄｅｇより大きい場合及び小さい場合のいずれも低下（変換効率低下）する。
【0056】
線２１３は、入出力電圧比ｎ＝１．０：０．９の場合の、第１位相差φｐ－ｓ（ｄｅｇ）と、入力電流循環電流比率と、の関係を示す。点２１３ａで示すように、入力電流循環電流比率は、第１位相差φｐ－ｓがおよそ２０ｄｅｇの場合にピーク（変換効率最大）となり、およそ２０ｄｅｇより大きい場合及び小さい場合のいずれも低下（変換効率低下）する。
【0057】
線２１４は、入出力電圧比ｎ＝１．０：０．９９の場合の、第１位相差φｐ－ｓ（ｄｅｇ）と、入力電流循環電流比率と、の関係を示す。点２１４ａで示すように、入力電流循環電流比率は、第１位相差φｐ－ｓがおよそ１０ｄｅｇの場合にピーク（変換効率最大）となり、およそ１０ｄｅｇより大きい場合及び小さい場合のいずれも低下（変換効率低下）する。
【0058】
図４では、降圧の場合を示したが、昇圧の場合も同様に、入力電流循環電流比率にピークが存在する。
【0059】
図４に示されるＤＡＢの性質に鑑み、第１の実施形態の制御部１８は、入出力電圧比ｎに基づいて、第１位相差φｐ－ｓを、入力電流循環電流比率が最大となる値で一定にする（固定する）。例えば、制御部１８は、入出力電圧比ｎ＝１．０：０．５である場合、第１位相差φｐ－ｓを、およそ５０ｄｅｇで一定にする。
【0060】
これにより、電源装置１は、変換効率を向上でき、各種回路構成素子の負担を軽減できる。
【0061】
なお、入出力電圧比ｎ＝１．０：１．０では、第１位相差φｐ－ｓが０ｄｅｇになってしまい、出力電力がゼロになってしまう。そこで、制御部１８は、入出力電圧比ｎがｎ＝１．０：１．０を含む一定範囲内（例えば、ｎ＝０．９９：１．０からｎ＝１．０：０．９９までの範囲内）の場合には、第１位相差φｐ－ｓを予め定められた値（例えば、１０ｄｅｇ）で一定にすると良い。
【0062】
また、制御部１８は、第１駆動パルスＰ１、第２駆動パルスＰ２、第３駆動パルスＰ３及び第４駆動パルスＰ４のスイッチング周波数ｆを可変することにより、出力電流（出力電力）を制御できる。
【0063】
制御部１８は、スイッチング周波数ｆを低くすると、出力電流を多くすることができる。制御部１８は、スイッチング周波数ｆを高くすると、出力電流を少なくすることができる。
【0064】
なお、理論上は、スイッチング周波数ｆを高くすればするほど、出力電流を少なくすることができる。しかし、実際には、回路内の各素子は、動作速度に限界がある。つまり、スイッチング周波数ｆには限界があり、出力電流の抑制には限界がある。
【0065】
そこで、制御部１８は、出力指令値（電流指令値）が相対的に大きい領域では、スイッチング周波数ｆを可変して出力電流を可変し、第１アーム２１と第２アーム２２との間の第２位相差φｐ－ｐ、及び、第３アーム３１と第４アーム３２との間の第３位相差φｓ－ｓを一定にする。一方、制御部１８は、出力指令値が相対的に小さい領域では、スイッチング周波数ｆを一定にし、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを可変して、出力電流を可変する。
【0066】
制御部１８は、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを小さくすると、出力電流を多くすることができる。制御部１８は、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを大きくすると、出力電流を少なくすることができる。
【0067】
これにより、電源装置１は、広い領域にわたって、出力電流を可変することができる。
【0068】
なお、実施形態では、第２位相差φｐ－ｐと第３位相差φｓ－ｓとを同じとするが、本開示はこれに限定されない。第２位相差φｐ－ｐと第３位相差φｓ－ｓとは、異なっても良い。
【0069】
図５は、第１の実施形態の電源装置の制御例を説明する図である。図５は、入出力電圧比ｎ＝１．０：０．５である場合の制御例を示す。図５の上段において、横軸は、出力指令値を表し、縦軸は、正規化されたスイッチング周波数ｆを表す。図５の下段において、横軸は、出力指令値を表し、縦軸は、位相差φ（ｄｅｇ）を表す。
【0070】
線２２１は、出力指令値と、スイッチング周波数ｆと、の関係を示す。線２２２は、出力指令値と、第１位相差φｐ－ｓと、の関係を示す。線２２３は、出力指令値と、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓと、の関係を示す。
【0071】
制御部１８は、入出力電圧比ｎ＝１．０：０．５であるので、線２２２で示すように、第１位相差φｐ－ｓをおよそ５０ｄｅｇで一定にする。
【0072】
制御部１８は、出力指令値が第１閾値Ｔｈ１（例えば、５０）未満の領域（矢印２２５参照）では、線２２１で示すように、スイッチング周波数ｆを一定にする。
【0073】
制御部１８は、出力指令値が第１閾値Ｔｈ１（例えば、５０）以上の領域（矢印２２４参照）では、線２２１で示すように、出力指令値が大きくなるほど、スイッチング周波数ｆを単調減少（図５の例では直線状に減少）させる。
【0074】
以下、スイッチング周波数ｆを変更する出力指令値の領域（矢印２２４参照）を、「周波数変調領域」と称する場合がある。
【0075】
制御部１８は、出力指令値が第２閾値Ｔｈ２（例えば、５０）未満の領域（矢印２２５参照）では、線２２３で示すように、出力指令値が大きくなるほど、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを単調減少（図５の例では直線状に減少）させる。
【0076】
以下、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを変更する出力指令値の領域（矢印２２５参照）を、「位相変調領域」と称する場合がある。
【0077】
制御部１８は、出力指令値が第２閾値Ｔｈ２（例えば、５０）以上の領域（矢印２２４参照）では、線２２３で示すように、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを０ｄｅｇで一定にする。
【0078】
【0079】
線２３１は、第１の実施形態の電源装置の入力電流と入力電流循環電流比率との関係を示す。線２３２は、比較例の電源装置の入力電流と入力電流循環電流比率との関係を示す。矢印２３３は、周波数変調領域と位相変調領域との境目（変調制御の切替点）を表す。矢印２３４は、周波数変調領域を表す。矢印２３５は、位相変調領域を表す。
【0080】
線２３１で示すように、第１の実施形態の電源装置１は、比較例の電源装置と比較して、全範囲にわたって、入力電流循環電流比率、つまり、変換効率を向上させることができる。
【0081】
【0082】
制御部１８は、第１算出部５１と、減算器５２と、第２算出部５３と、合成器５４と、駆動パルス生成部５５と、１次側パルス駆動部５６と、２次側パルス駆動部５７と、を含む。
【0083】
第１算出部５１は、入出力電圧比ｎに基づいて、第１位相差φｐ－ｓを算出（図４の点２１１ａ、２１２ａ、２１３ａ、２１４ａ参照）し、合成器５４に出力する。なお、第１算出部５１は、数式、マップデータ等を用いて、第１位相差φｐ－ｓを算出することとしても良い。
【0084】
減算器５２は、電流指令値から出力電流検出値を減算した電流偏差（出力指令値）を第２算出部５３に出力する。
【0085】
第２算出部５３は、電流偏差に基づいて、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓ（図５の線２２３参照）、並びに、スイッチング周波数ｆ（図５の線２２１参照）を算出し、合成器５４に出力する。なお、第２算出部５３は、数式、マップデータ等を用いて、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓ、並びに、スイッチング周波数ｆを算出することとしても良い。
【0086】
合成器５４は、第１位相差φｐ－ｓ、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓ、並びに、スイッチング周波数ｆを合成した信号Ｓを、駆動パルス生成部５５に出力する。
【0087】
駆動パルス生成部５５は、信号Ｓに基づいて、第１駆動パルスＰ１、第２駆動パルスＰ２、第３駆動パルスＰ３及び第４駆動パルスＰ４を生成する。駆動パルス生成部５５は、第１駆動パルスＰ１及び第２駆動パルスＰ２を１次側パルス駆動部５６に出力する。駆動パルス生成部５５は、第３駆動パルスＰ３及び第４駆動パルスＰ４を２次側パルス駆動部５７に出力する。
【0088】
１次側パルス駆動部５６は、第１駆動パルスＰ１及び第２駆動パルスＰ２の電圧レベルを変換し、第１アーム２１及び第２アーム２２に出力する。
【0089】
２次側パルス駆動部５７は、第３駆動パルスＰ３及び第４駆動パルスＰ４の電圧レベルを変換し、第３アーム３１及び第４アーム３２に出力する。
【0090】
（まとめ）
以上説明したように、制御部１８は、入出力電圧比ｎに基づいて、第１位相差φｐ－ｓを、入力電流循環電流比率が最大となる値で一定にする。
以上説明したように、制御部１８は、入出力電圧比ｎに基づいて、第１位相差φｐ－ｓを、入力電流循環電流比率が最大となる値で一定にする。
【0091】
これにより、電源装置１は、変換効率を向上でき、各種回路構成素子の負担を軽減できる。
【0092】
また、制御部１８は、スイッチング周波数ｆを可変することにより、出力電流（出力電力）を制御できる。
【0093】
また、制御部１８は、出力指令値が第１閾値Ｔｈ１（第２閾値Ｔｈ２）以上の場合は、スイッチング周波数ｆを可変して出力電流を可変し、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを一定にする。一方、制御部１８は、出力指令値が第２閾値Ｔｈ２（第１閾値Ｔｈ１）未満の場合は、スイッチング周波数ｆを一定にし、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを可変して、出力電流を可変する。
【0094】
これにより、電源装置１は、広い領域にわたって、出力電流を可変することができる。
【0095】
＜第２の実施形態＞
（第２の実施形態の制御）
第１の実施形態では、制御部１８は、第１閾値Ｔｈ１と第２閾値Ｔｈ２とを同じにした。つまり、制御部１８は、周波数変調領域（図５の矢印２２４参照）と、位相変調領域（図５の矢印２２５参照）と、がオーバーラップしないようにした。一方、第２の実施形態では、制御部１８は、第１閾値Ｔｈ１＜第２閾値Ｔｈ２とする。つまり、制御部１８は、周波数変調領域と、位相変調領域と、がオーバーラップするようにする。
（第２の実施形態の制御）
第１の実施形態では、制御部１８は、第１閾値Ｔｈ１と第２閾値Ｔｈ２とを同じにした。つまり、制御部１８は、周波数変調領域（図５の矢印２２４参照）と、位相変調領域（図５の矢印２２５参照）と、がオーバーラップしないようにした。一方、第２の実施形態では、制御部１８は、第１閾値Ｔｈ１＜第２閾値Ｔｈ２とする。つまり、制御部１８は、周波数変調領域と、位相変調領域と、がオーバーラップするようにする。
【0096】
図８は、第２の実施形態の電源装置の制御例を説明する図である。図８は、入出力電圧比ｎ＝１．０：０．５である場合の制御例を示す。図８の上段において、横軸は、出力指令値を表し、縦軸は、正規化されたスイッチング周波数ｆを表す。図８の下段において、横軸は、出力指令値を表し、縦軸は、位相差φ（ｄｅｇ）を表す。
【0097】
線２４１は、出力指令値と、スイッチング周波数ｆと、の関係を示す。線２４２は、出力指令値と、第１位相差φｐ－ｓと、の関係を示す。線２４３は、出力指令値と、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓと、の関係を示す。
【0098】
制御部１８は、入出力電圧比ｎ＝１．０：０．５であるので、線２４２で示すように、第１位相差φｐ－ｓをおよそ５０ｄｅｇで一定にする。
【0099】
制御部１８は、出力指令値が第１閾値Ｔｈ１（例えば、３５）未満の領域では、線２４１で示すように、スイッチング周波数ｆを一定にする。
【0100】
制御部１８は、出力指令値が第１閾値Ｔｈ１（例えば、３５）以上の領域（矢印２４４参照）では、線２４１で示すように、出力指令値が大きくなるほど、スイッチング周波数ｆを単調減少（図８の例では直線状に減少）させる。
【0101】
制御部１８は、出力指令値が第２閾値Ｔｈ２（例えば、６５）未満の領域（矢印２４５参照）では、線２４３で示すように、出力指令値が大きくなるほど、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを単調減少（図８の例では直線状に減少）させる。
【0102】
制御部１８は、出力指令値が第２閾値Ｔｈ２（例えば、６５）以上の領域では、線２４３で示すように、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを一定にする。
【0103】
【0104】
【0105】
線２５１は、第２の実施形態（オーバーラップ有り）の出力指令値と出力電力との関係を表す。線２５２は、第１の実施形態（オーバーラップ無し）の出力指令値と出力電力との関係を表す。
【0106】
第１の実施形態（オーバーラップ無し）では、出力指令値５０を境に、周波数変調と位相変調とが切り替わる。そのため、第１の実施形態では、出力指令値が０から５０までの領域と、出力指令値が５０から１００までの領域と、では、線２５２の傾きが大きく異なっており、出力指令値５０近辺で出力特性が急峻に変化する。
【0107】
一方、第２の実施形態（オーバーラップ有り）では、出力指令値が３５から６５の領域で周波数変調及び位相変調の両方を行う。そのため、第２の実施形態では、出力指令値の全範囲にわたって、傾きが大きく異なることはなく、出力指令値５０近辺で出力特性が急峻に変化することもない。つまり、出力特性がよりリニアに近くなる。
【0108】
（まとめ）
第２の実施形態の制御部１８は、出力指令値が第１閾値Ｔｈ１以上の領域では、周波数変調制御を行う。また、制御部１８は、出力指令値が第２閾値Ｔｈ２未満の領域では、位相差変調制御を行う。ここで、第１閾値Ｔｈ１＜第２閾値Ｔｈ２である。
第２の実施形態の制御部１８は、出力指令値が第１閾値Ｔｈ１以上の領域では、周波数変調制御を行う。また、制御部１８は、出力指令値が第２閾値Ｔｈ２未満の領域では、位相差変調制御を行う。ここで、第１閾値Ｔｈ１＜第２閾値Ｔｈ２である。
【0109】
これにより、第２の実施形態の電源装置は、第１の実施形態と比較して、出力特性の急峻な変化を抑制することができる。
【0110】
＜第３の実施形態＞
（第３の実施形態の制御）
第１の実施形態及び第２の実施形態では、制御部１８は、出力指令値が第２閾値Ｔｈ２未満の領域では、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを制御することとした。一方、第３の実施形態では、制御部１８は、出力指令値が第２閾値Ｔｈ２未満の領域では、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを制御することに代えて、第１駆動パルスＰ１、第２駆動パルスＰ２、第３駆動パルスＰ３及び第４駆動パルスＰ４のデューティ比を制御する。
（第３の実施形態の制御）
第１の実施形態及び第２の実施形態では、制御部１８は、出力指令値が第２閾値Ｔｈ２未満の領域では、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを制御することとした。一方、第３の実施形態では、制御部１８は、出力指令値が第２閾値Ｔｈ２未満の領域では、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを制御することに代えて、第１駆動パルスＰ１、第２駆動パルスＰ２、第３駆動パルスＰ３及び第４駆動パルスＰ４のデューティ比を制御する。
【0111】
制御部１８は、第１ブリッジ回路１２及び第２ブリッジ回路１５の各アームのハイサイド及びローサイドのスイッチング素子の内のデューティ比が小さい方のデューティ比を大きくし、各アームのハイサイド及びローサイドのスイッチング素子の内の他方のデューティ比を小さくすると、出力電流を多くすることができる。
【0112】
なお、第３の実施形態では、第１駆動パルスＰ１及び第２駆動パルスＰ２のデューティ比と、第３駆動パルスＰ３及び第４駆動パルスＰ４のデューティ比と、とを同じとするが、本開示はこれに限定されない。第１駆動パルスＰ１及び第２駆動パルスＰ２のデューティ比と、第３駆動パルスＰ３及び第４駆動パルスＰ４のデューティ比とは、異なっても良い。
【0113】
図１０は、第３の実施形態の電源装置の制御例を説明する図である。図１０は、入出力電圧比ｎ＝１．０：０．５である場合の制御例を示す。図１０の上段において、横軸は、出力指令値を表し、縦軸は、スイッチング周波数ｆ（ｋＨｚ）を表す。図１０の下段において、横軸は、出力指令値を表し、縦軸は、第１位相差φｐ－ｓ（ｄｅｇ）及びデューティ比を表す。
【0114】
線２６１は、出力指令値と、スイッチング周波数ｆと、の関係を示す。線２６２は、出力指令値と、第１位相差φｐ－ｓと、の関係を示す。線２６３は、出力指令値と、デューティ比と、の関係を示す。
【0115】
制御部１８は、入出力電圧比ｎ＝１．０：０．５であるので、線２６２で示すように、第１位相差φｐ－ｓをおよそ５０ｄｅｇで一定にする。
【0116】
制御部１８は、出力指令値が第１閾値Ｔｈ１（例えば、５０）未満の領域（矢印２６５参照）では、線２６１で示すように、スイッチング周波数ｆを一定にする。
【0117】
制御部１８は、出力指令値が第１閾値Ｔｈ１（例えば、５０）以上の領域（矢印２６４参照）では、線２６１で示すように、出力指令値が大きくなるほど、スイッチング周波数ｆを単調減少（図１０の例では直線状に減少）させる。
【0118】
制御部１８は、出力指令値が第２閾値Ｔｈ２（例えば、５０）未満の領域（矢印２６５参照）では、線２６３で示すように、出力指令値が大きくなるほど、第１ブリッジ回路１２及び第２ブリッジ回路１５の各アームのハイサイド及びローサイドのスイッチング素子の内のデューティ比が小さい方のデューティ比を単調増加（図１０の例では直線状に増加）させ、各アームのハイサイド及びローサイドのスイッチング素子の内の他方のデューティ比を単調減少させる。制御部１８は、出力指令値が第２閾値Ｔｈ２以上の領域（矢印２６４参照）では、線２６３で示すように、各アームのハイサイド及びローサイドのスイッチング素子のデューティ比を０．５で一定にする。
【0119】
以下、デューティ比を変更する出力指令値の領域（矢印２６５参照）を、「デューティ比変調領域」と称する場合がある。
【0120】
制御部１８は、出力指令値が第２閾値Ｔｈ２（例えば、５０）以上の領域（矢印２６４参照）では、線２６３で示すように、デューティ比を一定（例えば、０．５）にする。
【0121】
【0122】
先に説明した線２３１は、第１の実施形態の電源装置の入力電流と入力電流循環電流比率との関係を示す。線２７１は、第３の実施形態の電源装置の入力電流と入力電流循環電流比率との関係を示す。
【0123】
線２７１で示すように、第３の実施形態の電源装置１は、第１の実施形態の電源装置とほぼ同様の入力電流循環電流比率、つまり、ほぼ同様の変換効率を達成することができる。
【0124】
（まとめ）
第３の実施形態の制御部１８は、出力指令値が第１閾値Ｔｈ１以上の領域では、周波数変調制御を行う。また、制御部１８は、出力指令値が第２閾値Ｔｈ２以下の領域では、デューティ比変調制御を行う。
第３の実施形態の制御部１８は、出力指令値が第１閾値Ｔｈ１以上の領域では、周波数変調制御を行う。また、制御部１８は、出力指令値が第２閾値Ｔｈ２以下の領域では、デューティ比変調制御を行う。
【0125】
これにより、第３の実施形態の電源装置は、第１の実施形態と同様に、変換効率を向上でき、各種回路構成素子の負担を軽減できる。また、第３の実施形態の電源装置は、デューティ比を可変することにより、出力電流（出力電力）を制御できる。
【0126】
なお、第１の実施形態及び第２の実施形態は、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを可変するので、３相ＤＡＢには適用できない。
【0127】
一方、第３の実施形態の電源装置は、第２位相差φｐ－ｐ及び第３位相差φｓ－ｓを可変しないので、３相ＤＡＢにも適用可能である。
【0128】
（変形例）
第３の実施形態において、第２の実施形態と同様に、第１閾値Ｔｈ１＜第２閾値Ｔｈ２としても良い。つまり、制御部１８は、周波数変調領域と、デューティ比変調領域と、がオーバーラップするようにしても良い。
第３の実施形態において、第２の実施形態と同様に、第１閾値Ｔｈ１＜第２閾値Ｔｈ２としても良い。つまり、制御部１８は、周波数変調領域と、デューティ比変調領域と、がオーバーラップするようにしても良い。
【0129】
これにより、第３の実施形態の電源装置は、第２の実施形態と同様に、出力特性の急峻な変化を抑制することができる。
【0130】
以上、本開示の実施形態を説明したが、これら実施形態の内容により本開示が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。
【符号の説明】
【0131】
１ 電源装置
２ 電源
３、１６ コンデンサ
４ 負荷
１２ 第１ブリッジ回路
１３ リアクトル
１４ トランス
１５ 第２ブリッジ回路
１８ 制御部
２１ 第１アーム
２２ 第２アーム
３１ 第３アーム
３２ 第４アーム
５１ 第１算出部
５２ 減算器
５３ 第２算出部
５４ 合成器
５５ 駆動パルス生成部
５６ １次側パルス駆動部
５７ ２次側パルス駆動部
Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、Ｔｒ７、Ｔｒ８ トランジスタ
２ 電源
３、１６ コンデンサ
４ 負荷
１２ 第１ブリッジ回路
１３ リアクトル
１４ トランス
１５ 第２ブリッジ回路
１８ 制御部
２１ 第１アーム
２２ 第２アーム
３１ 第３アーム
３２ 第４アーム
５１ 第１算出部
５２ 減算器
５３ 第２算出部
５４ 合成器
５５ 駆動パルス生成部
５６ １次側パルス駆動部
５７ ２次側パルス駆動部
Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、Ｔｒ７、Ｔｒ８ トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】