知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024065771
(43)【公開日】2024-05-15
(54)【発明の名称】受信装置
(51)【国際特許分類】
H04L 7/04 20060101AFI20240508BHJP
H04L 25/49 20060101ALI20240508BHJP
【ＦＩ】
H04L7/04 800
H04L7/04 200
H04L25/49 P
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2022174790
(22)【出願日】2022-10-31
(71)【出願人】
【識別番号】399011195
【氏名又は名称】ザインエレクトロニクス株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100110582
【弁理士】
【氏名又は名称】柴田 昌聰
(72)【発明者】
【氏名】井手口 峻
(72)【発明者】
【氏名】落合 一夫
(72)【発明者】
【氏名】村田 雄介
【テーマコード（参考）】
5K029
5K047
【Ｆターム（参考）】
5K029EE13
5K029GG03
5K029HH24
5K047AA02
5K047HH12
5K047HH44
5K047LL15
(57)【要約】
【課題】 エラーが生じた後、正常なデータ信号に早期に復帰可能な受信装置が期待されている。
【解決手段】
この受信装置は、第１補正値ＤＥＴ－ＣＯＭを出力する特殊コード検出回路２と、特殊コード検出回路２から出力された第１補正値ＤＥＴ－ＣＯＭに応じて、バイトアライメントを実行するバイトアライメント回路３と、デコーダ４とを備えている。デコーダ４は、バイトアライメント回路３の出力信号から、複数のデータ列を生成するデータ列生成回路４１と、データ列生成回路４１から出力された複数のデータ列のエラー判定をした複数のエラー信号が入力され、エラーの生じていないデータ列の情報を含む第２補正値θＫを生成する補正値生成回路４３とを備えている。特殊コードの受信前であっても、第２補正値θＫに応じて、バイトアライメントを実行することができる。
【選択図】 図１
【解決手段】
この受信装置は、第１補正値ＤＥＴ－ＣＯＭを出力する特殊コード検出回路２と、特殊コード検出回路２から出力された第１補正値ＤＥＴ－ＣＯＭに応じて、バイトアライメントを実行するバイトアライメント回路３と、デコーダ４とを備えている。デコーダ４は、バイトアライメント回路３の出力信号から、複数のデータ列を生成するデータ列生成回路４１と、データ列生成回路４１から出力された複数のデータ列のエラー判定をした複数のエラー信号が入力され、エラーの生じていないデータ列の情報を含む第２補正値θＫを生成する補正値生成回路４３とを備えている。特殊コードの受信前であっても、第２補正値θＫに応じて、バイトアライメントを実行することができる。
【選択図】 図１
【特許請求の範囲】
【請求項1】
シンボルマッピング方式でエンコードされた、特殊コードを含むデータ信号を受信し、このデータ信号に含まれる特殊コードの位置に対応する第１補正値を出力する特殊コード検出回路と、
前記第１補正値及び第２補正値が入力され、前記第１補正値及び前記第２補正値に応じて、前記データ信号のバイトアライメントを実行するバイトアライメント回路と、
前記バイトアライメント回路の出力信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路と、
前記データ列生成回路から出力された複数のデータ列のうち、特定のデータ列をデコードして出力し、且つ、前記特定のデータ列のエラー判定をするデコーダと、
前記データ列生成回路から出力された複数のデータ列のうち、前記特定のデータ列以外の残りのデータ列のそれぞれをエラー判定する複数のエラー検出器と、
前記デコーダ及び複数の前記エラー検出器から出力された、前記エラー判定の結果を示す複数のエラー信号が入力され、入力された複数のエラー信号に応じて、エラーの生じていないデータ列の情報を含む前記第２補正値を生成する補正値生成回路と、
を備える、
ことを特徴とする受信装置。
前記第１補正値及び第２補正値が入力され、前記第１補正値及び前記第２補正値に応じて、前記データ信号のバイトアライメントを実行するバイトアライメント回路と、
前記バイトアライメント回路の出力信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路と、
前記データ列生成回路から出力された複数のデータ列のうち、特定のデータ列をデコードして出力し、且つ、前記特定のデータ列のエラー判定をするデコーダと、
前記データ列生成回路から出力された複数のデータ列のうち、前記特定のデータ列以外の残りのデータ列のそれぞれをエラー判定する複数のエラー検出器と、
前記デコーダ及び複数の前記エラー検出器から出力された、前記エラー判定の結果を示す複数のエラー信号が入力され、入力された複数のエラー信号に応じて、エラーの生じていないデータ列の情報を含む前記第２補正値を生成する補正値生成回路と、
を備える、
ことを特徴とする受信装置。
【請求項2】
シンボルマッピング方式でエンコードされた、特殊コードを含むデータ信号を受信し、このデータ信号に含まれる特殊コードの位置に対応する第１補正値を出力する特殊コード検出回路と、
前記特殊コード検出回路から出力された前記第１補正値に応じて、前記データ信号のバイトアライメントを実行するバイトアライメント回路と、
前記バイトアライメント回路の出力信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路と、
前記データ列生成回路から出力された複数のデータ列を、それぞれデコードし、且つ、それぞれをエラー判定する複数のデコーダと、
複数の前記デコーダから出力された、前記エラー判定の結果を示す複数のエラー信号が入力され、入力された複数の前記エラー信号に応じて、エラーの生じていないデータ列の情報を含む第２補正値を生成する補正値生成回路と、
複数の前記デコーダから出力された複数のデータ列の中から、前記第２補正値に応じたデータ列を選択して出力する選択回路と、
を備える、
ことを特徴とする受信装置。
前記特殊コード検出回路から出力された前記第１補正値に応じて、前記データ信号のバイトアライメントを実行するバイトアライメント回路と、
前記バイトアライメント回路の出力信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路と、
前記データ列生成回路から出力された複数のデータ列を、それぞれデコードし、且つ、それぞれをエラー判定する複数のデコーダと、
複数の前記デコーダから出力された、前記エラー判定の結果を示す複数のエラー信号が入力され、入力された複数の前記エラー信号に応じて、エラーの生じていないデータ列の情報を含む第２補正値を生成する補正値生成回路と、
複数の前記デコーダから出力された複数のデータ列の中から、前記第２補正値に応じたデータ列を選択して出力する選択回路と、
を備える、
ことを特徴とする受信装置。
【請求項3】
シンボルマッピング方式でエンコードされた、特殊コードを含むデータ信号を受信し、このデータ信号に含まれる特殊コードの位置に対応する第１補正値を出力する特殊コード検出回路と、
前記データ信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路と、
前記データ列生成回路から出力された複数のデータ列をそれぞれデコードし、且つ、それぞれをエラー判定する複数のデコーダと、
複数の前記デコーダから出力された、前記エラー判定の結果を示す複数のエラー信号が入力され、入力された複数の前記エラー信号に応じて、エラーの生じていないデータ列の情報を含む第２補正値を生成する補正値生成回路と、
複数の前記デコーダから出力された複数のデータ列の中から、前記第１補正値及び前記第２補正値に応じたデータ列を選択して出力するバイトアライメント回路と、
を備える、
ことを特徴とする受信装置。
前記データ信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路と、
前記データ列生成回路から出力された複数のデータ列をそれぞれデコードし、且つ、それぞれをエラー判定する複数のデコーダと、
複数の前記デコーダから出力された、前記エラー判定の結果を示す複数のエラー信号が入力され、入力された複数の前記エラー信号に応じて、エラーの生じていないデータ列の情報を含む第２補正値を生成する補正値生成回路と、
複数の前記デコーダから出力された複数のデータ列の中から、前記第１補正値及び前記第２補正値に応じたデータ列を選択して出力するバイトアライメント回路と、
を備える、
ことを特徴とする受信装置。
【請求項4】
送信装置から送信されたシリアルデータ信号を受信し、パラレルデータ信号に変換し、前記データ信号として、前記特殊コード検出回路に入力するデシリアライザを更に備える、
ことを特徴とする請求項１～３のいずれか一項に記載の受信装置。
ことを特徴とする請求項１～３のいずれか一項に記載の受信装置。
【請求項5】
前記バイトアライメント回路は、
バイトアライメントの実行完了の通知信号を出力し、
前記補正値生成回路に、前記通知信号が入力された場合には、
前記選択回路は、前記デコーダの中の既定設定のデコーダからのデータ列を選択して出力する、
ことを特徴とする請求項２に記載の受信装置。
バイトアライメントの実行完了の通知信号を出力し、
前記補正値生成回路に、前記通知信号が入力された場合には、
前記選択回路は、前記デコーダの中の既定設定のデコーダからのデータ列を選択して出力する、
ことを特徴とする請求項２に記載の受信装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、受信装置に関するものである。
【背景技術】
【0002】
自動車内等の外来ノイズが多い環境下において、電磁両立性（ＥＭＣ）を向上可能なデータ通信技術が求められている。特に、機器の高度化に伴い、データ通信量は、増大しており、ＥＭＣ環境下において、画像データ信号等のデータ信号を高速に受信可能な受信装置が求められている。
【0003】
高速のデータ伝送を行うため、シリアルデータ通信が用いられる。従来、例えば、特許文献１のようなシリアルデータ通信技術が知られており、制御コードを用いたデータ受信が行われている。一般に、制御コード（Ｋコード）は、画像データ自身に関するコード（Ｄコード）とは異なるデータを示すコードとして用いられる。
【0004】
シンボルマッピング方式は、伝送符号化方式の一種であり、ｍビットのデータキャラクタをｎ（ｍ＜ｎ）ビットにマッピングして、符号化シンボルとする符号化の方式のことである。このｍビットをｎビットに拡大マッピングすることによる冗長性を活かし、データを表すコードではない制御コードを生成することができる。制御コードのうち、シリアルデータの先頭を表す区切りシンボル、例えば８ｂ／１０ｂ方式におけるコンマキャラクタを、特殊コードと呼ぶ。すなわち、シンボルマッピング方式の１つである８ｂ１０ｂ符号化方式においては、特殊コードとして、コンマキャラクタ（Ｋ２８．１、Ｋ２８．５、Ｋ２８．７）が知られている。この方式においては、画像データ受信装置は、定期的に（例えば、１画像に含まれる１ライン当たり、１画素分程度の割合で）、特殊コードを受信する。画像データ受信装置は、特殊コードの受信時において、受信した画像データ信号に対して、バイトアライメント（バイト境界アライメント）を行う。特許文献２は、バイトアライメントを行う方法を開示している。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】国際公開第２０１２／０４９８１５号
【特許文献2】米国特許８８６７６８３号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
従来の家庭用の画像データ受信装置を、外来ノイズ等が多い環境下で用いた場合、画像が乱れる場合がある。ノイズ等の影響により、シリアルデータ信号に含まれる１個のデータが消失した場合、それ以降のデータ列（例：１０ビット）のブロックを区分する位置（タイミング）が、正常値からずれるというエラーが発生し、画像が乱れることとなる。特殊コードの出現頻度が低いほど、単位時間当たりに受信可能な実質的な画像データ量を増加させることができるので、特殊コードの出現頻度は低い方が好ましい。しかしながら、特殊コードの受信に合わせて、バイトアライメントを行う場合、エラーが生じてから、正常なデータ信号（画像）へ復帰する時間が長くなる。そこで、正常なデータ信号に早期に復帰可能な受信装置が期待されている。
【課題を解決するための手段】
【0007】
第１の受信装置は、シンボルマッピング方式でエンコードされた、特殊コードを含むデータ信号を受信し、このデータ信号に含まれる特殊コードの位置に対応する第１補正値を出力する特殊コード検出回路と、前記第１補正値及び第２補正値が入力され、前記第１補正値及び前記第２補正値に応じて、前記データ信号のバイトアライメントを実行するバイトアライメント回路と、前記バイトアライメント回路の出力信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路と、前記データ列生成回路から出力された複数のデータ列のうち、特定のデータ列をデコードして出力し、且つ、前記特定のデータ列のエラー判定をするデコーダと、前記データ列生成回路から出力された複数のデータ列のうち、前記特定のデータ列以外の残りのデータ列のそれぞれをエラー判定する複数のエラー検出器と、前記デコーダ及び複数の前記エラー検出器から出力された、前記エラー判定の結果を示す複数のエラー信号が入力され、入力された複数のエラー信号に応じて、エラーの生じていないデータ列の情報を含む前記第２補正値を生成する補正値生成回路とを備える。
【0008】
この受信装置においては、第１補正値は、正常なタイミングを示す特殊コードの位置に対応しており、第１補正値を受信した場合には、バイトアライメント回路により、バイトアライメントを実行する。第２補正値は、複数のエラー信号に基づいて、エラーの生じていないデータ列の情報を有している。外来ノイズ等により、特殊コードの受信前に、エラーが生じた場合には、補正値生成回路により生成された第２補正値に応じて、データ信号のバイトアライメントを実行する。これにより、特殊コードの受信前であっても、正常なデータ信号に早期に復帰することができる。データ信号が、画像データ信号である場合は、画像の乱れを早期に解消することができる。この受信装置は、補正値生成回路で生成された第２補正値を、前段のバイトアライメント回路に、フィードバックして制御を行うものであり、多くの回路を必要としないため、比較的小さな回路規模で実現することができる。
【0009】
第２の受信装置は、シンボルマッピング方式でエンコードされた、特殊コードを含むデータ信号を受信し、このデータ信号に含まれる特殊コードの位置に対応する第１補正値を出力する特殊コード検出回路と、前記特殊コード検出回路から出力された前記第１補正値に応じて、前記データ信号のバイトアライメントを実行するバイトアライメント回路と、前記バイトアライメント回路の出力信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路と、前記データ列生成回路から出力された複数のデータ列を、それぞれデコードし、且つ、それぞれをエラー判定する複数のデコーダと、複数の前記デコーダから出力された、前記エラー判定の結果を示す複数のエラー信号が入力され、入力された複数の前記エラー信号に応じて、エラーの生じていないデータ列の情報を含む第２補正値を生成する補正値生成回路と、複数の前記デコーダから出力された複数のデータ列の中から、前記第２補正値に応じたデータ列を選択して出力する選択回路とを備える。
【0010】
この受信装置においては、第１補正値は、正常なタイミングを示す特殊コードの位置に対応しており、第１補正値を受信した場合には、バイトアライメント回路により、バイトアライメントを実行する。第２補正値は、複数のエラー信号に基づいて、エラーの生じていないデータ列の情報を有している。外来ノイズ等により、特殊コードの受信前に、エラーが生じた場合には、補正値生成回路により生成された第２補正値に応じて、選択回路が、バイトアライメントズレの無いデータ列を選択して出力する。これにより、特殊コードの受信前であっても、正常なデータ信号に早期に復帰することができる。データ信号が、画像データ信号である場合は、画像の乱れを早期に解消することができる。
【0011】
第２の受信装置では、予め、複数のデコーダを用意している。正常データ信号は、データ列を正常なブロックの位置で区切って出力されるデータ信号であり、エラーデータ信号は、データ列をエラーが生じるブロックの位置で区切って出力されるデータ信号であるとする。複数のデコーダからは、正常データ信号と、エラーデータ信号群が、出力可能な状態である。この受信装置は、第２補正値によって、正常データ信号を選択することで、データ信号のバイトアライメントを実行する。この受信装置においては、バイトアライメント回路への第２補正値のフィードバックを必要としないので、回路構造が単純になり、保守性、ロバスト性に優れることとなる。
【0012】
また、第２の受信装置において、バイトアライメント回路は、バイトアライメントの実行完了の通知信号を出力し、補正値生成回路に、通知信号が入力された場合には、選択回路は、デコーダの中の既定設定のデコーダからのデータ列を選択して出力している。第２補正値に変更がない場合であっても、補正値生成回路が、第１補正値を受信することにより、選択回路は、正しい区切りのデータ列を出力することができる。
【0013】
第３の受信装置は、シンボルマッピング方式でエンコードされた、特殊コードを含むデータ信号を受信し、このデータ信号に含まれる特殊コードの位置に対応する第１補正値を出力する特殊コード検出回路と、前記データ信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路と、前記データ列生成回路から出力された複数のデータ列をそれぞれデコードし、且つ、それぞれをエラー判定する複数のデコーダと、複数の前記デコーダから出力された、前記エラー判定の結果を示す複数のエラー信号が入力され、入力された複数の前記エラー信号に応じて、エラーの生じていないデータ列の情報を含む第２補正値を生成する補正値生成回路と、複数の前記デコーダから出力された複数のデータ列の中から、前記第１補正値及び前記第２補正値に応じたデータ列を選択して出力するとを備える。
【0014】
この受信装置においては、第１補正値は、正常なタイミングを示す特殊コードの位置に対応している。第２補正値は、複数のエラー信号に基づいて、エラーの生じていないデータ列の情報を有している。バイトアライメント回路は、複数のデコーダから出力された複数のデータ列の中から、第１補正値及び第２補正値に応じたデータ列を選択して出力する。外来ノイズ等により、特殊コードの受信前に、エラーが生じた場合には、補正値生成回路により生成された第２補正値に応じて、バイトアライメント回路が、バイトアライメントズレの無いデータ列を選択して出力する。これにより、特殊コードの受信前であっても、正常なデータ信号に早期に復帰することができる。データ信号が、画像データ信号である場合は、画像の乱れを早期に解消することができる。この受信装置は、バイトアライメントズレからの早期復帰を単純構成にて実現することができる。
【0015】
上述の受信装置は、送信装置から送信されたシリアルデータ信号を受信し、パラレルデータ信号に変換し、前記データ信号として、前記特殊コード検出回路に入力するデシリアライザを備えている。デシリアライザは、シリアルデータ信号をパラレルデータ信号に変換することができる。
【発明の効果】
【0016】
本発明の受信装置によれば、データ信号にエラーが生じた場合でも、正常なデータ信号に早期に復帰することができる。
【図面の簡単な説明】
【0017】
【発明を実施するための形態】
【0018】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0019】
図１は、第１の受信装置を備えた送受信システムの回路構成を示す図である。
【0020】
送受信システムは、送信装置ＴＸと受信装置ＲＸとを備えている。
【0021】
送信装置ＴＸは、エンコーダ２０１と、シリアライザ２０２とを備えている。エンコーダ２０１には、画像データ信号として、パラレルデータ信号ＤＡＴＡ－Ｐ（ＩＮ）が入力されると共に、制御コード（８ｂ１０ｂにおけるＫコード）に対応する信号ＦＬＡＧ－Ｋ（ＩＮ）が入力される。この信号ＦＬＡＧ－Ｋは、データの種類の識別子としても機能させることができる。エンコーダ２０１は、シンボルマッピング方式のエンコードを行う。本例では、８ビットのパラレルデータ信号が、エンコーダ２０１に入力される場合を示しており、エンコーダ２０１は、８ｂ１０ｂ方式のエンコーダである。エンコーダ２０１は、エンコードされた１０ビットのパラレルデータ信号ＤＡＴＡ－Ｐ（ＥＥ）を出力する。パラレルデータ信号ＤＡＴＡ－Ｐ（ＥＥ）は、シリアライザ２０２に入力される。シリアライザ２０２は、パラレルデータ信号ＤＡＴＡ－Ｐ（ＥＥ）を、エンコードされたシリアルデータ信号ＤＡＴＡ－Ｓ（Ｅ）に変換し、伝送ラインに出力する。エンコードされたシリアルデータ信号ＤＡＴＡ－Ｓ（Ｅ）は、送信装置ＴＸから送信され、伝送ラインを介して、受信装置ＲＸが受信する。
【0022】
受信装置ＲＸは、デシリアライザ１と、特殊コード検出回路２と、バイトアライメント回路３と、補正値生成機能付のデコーダ４とを備えている。
【0023】
デシリアライザ１は、受信したシリアルデータ信号ＤＡＴＡ－Ｓ（Ｅ）を、１０ビットのパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）に変換する。シリアルデータ信号を、パラレルデータ信号に変換する場合は、連続するシリアルデータを、等間隔の位置で区切り、データ列のブロックを生成する。デシリアライザ１は、連続するシリアルデータを、１０ビット毎に区切り、仮のパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）を出力する。このように、受信装置ＲＸは、送信装置ＴＸからのデータ信号をシリアルデータ信号として受信し、パラレルデータ信号に変換し、このパラレルデータ信号を、特殊コード検出回路２及びバイトアライメント回路３に入力するデシリアライザ１を備えている。デシリアライザ１は、シリアルデータ信号をパラレルデータ信号に変換することができる。
【0024】
特殊コード検出回路２には、パラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）が入力される。特殊コード検出回路２は、パラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）から、１ビットずつシフトした複数のデータ列（例えば、１０個のデータ列）を生成し、それぞれのデータ列を特殊コード（コンマキャラクタ）の列と比較して、特殊コードに一致するデータ列を検出した場合は、特殊コードの位置（タイミング）の情報を有する第１補正値ＤＥＴ－ＣＯＭを出力する。第１補正値ＤＥＴ－ＣＯＭは、前述のデータの区切り位置（位相）を、補正するために用いられる。第１補正値ＤＥＴ－ＣＯＭは、例えば、複数のデータ列が生成されている場合に、特殊コードが検出されたデータ列の位置（Ｘ番目のデータ列）の情報を有している。
【0025】
バイトアライメント回路３には、パラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）が入力される。バイトアライメント回路３は、第１補正値ＤＥＴ－ＣＯＭに応じて、仮のパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）の区切り位置の補正、すなわち、バイトアライメントを実行する。画像データ信号においては、特殊コードは、ブランキング期間のスタート時と、終了時に埋め込まれており、終了時の特殊コードを受信した時刻（ｔ０）の次のビットから、実質的な画像データの受信がスタートする。バイトアライメント回路３は、特殊コード検出回路２と同様に、パラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）から、１ビットずつシフトした複数のデータ列（例えば、１０個のデータ列）を生成しており、いずれかのデータ列は、正しい位置で区切られている。特殊コード検出回路２が、特殊コードを受信したデータ列の位置がＸ番目であれば、バイトアライメント回路３においても、Ｘ番目のデータ列は、特殊コードで正しく区切られている。第１補正値ＤＥＴ－ＣＯＭは、Ｘ番目という位置情報を、バイトアライメント回路３に指示する。バイトアライメント回路３は、正しい区切り情報に基づいて、バイトアライメントが行われたパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ）を出力する。
【0026】
バイトアライメントが実行された後、外来ノイズ等により、正しい区切り位置からずれた位置で、バイトアライメントが実行されることがある（「バイトアライメントずれ」という）。
【0027】
「バイトアライメントずれ」とは、受信装置において、正しいデータのブロックでシリアルパラレル変換が行われない状態である。データにノイズが乗る事で、クロックデータリカバリ（ＣＤＲ）回路の復元クロックがずれ、受信装置のシリアルデータ取得タイミングがずれ、受信したデータ個数自体に増減が発生する。この際、送信装置と受信装置において、データ数のずれが発生し、データ境界位置がずれてしまう。なお、送信側の送出クロックと、受信側の復元クロックの周波数がずれる事を、復元クロックずれと言う。受信装置の復元クロックが、送信装置の送出クロックより遅くなれば、伝送されてきた（１ビットの）データをサンプリングできないことがある。また、逆に復元クロックが、送信装置の送出クロックより早くなると、伝送されてきた（１ビットの）データを複数回サンプリングしてしまうため、受信装置で受け取ったデータ数が増えてしまうことがある。このように、送信装置で送出したデータビット数と、受信装置で受信したデータビット数が異なると、「バイトアライメントずれ」が発生する原因となる。
【0028】
この受信装置では、次の特殊コードの受信の前に、再度、バイトアライメントを実行して、早期に正しいデータ信号に復帰させる。第１の受信装置においては、後段のデコーダ４において、第２補正値θＫを生成する。第２補正値θＫは、第１補正値ＤＥＴ－ＣＯＭと同様に、正しい位置で区切られたデータ列の位置（Ｙ番目のデータ列）の情報を有している。バイトアライメント回路３が、第２補正値θＫを受信した場合、第１補正値ＤＥＴ－ＣＯＭを受信した場合と同様に、バイトアライメントを実行し、正しい区切り情報に基づいて、バイトアライメントが行われたパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ）を出力する。
【0029】
デコーダ４には、パラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ）が入力される。デコーダ４は、受信したパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ）をデコードして、パラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）と、制御コードとしてのＫコードに対応した信号ＦＬＡＧ－Ｋ（ＯＵＴ）を出力する。
【0030】
また、デコーダ４は、補正値生成機能を有しており、受信したパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ）に基いて、第２補正値θＫを生成する。デコーダ４も、バイトアライメント回路３と同様に、１ビットずつシフトさせた複数のデータ列を生成しており、各データ列をデコードする際に、エラーが発生しなかったデータ列の位置の情報（Ｙ番目のデータ列にはエラーが発生していない）を特定している。バイトアライメント回路３は第２補正値θＫを受信した場合、Ｙ番目のデータ列が、正しい位置で区切られているものと判断して、Ｙ番目に対応するＺ番目のデータ列の信号を出力することで、バイトアライメントを実行する。なお、Ｚ番目は、Ｘ＋Ｙ番目であり、Ｚが最大値の１０を超えた場合は当該最大値を減じる。以下、各回路の構造について、詳説する。
【0031】
図２は、特殊コード検出回路２の回路構成を示す図である。
【0032】
特殊コード検出回路２は、データ列生成回路２１と、複数の特殊コード検出部２２と、補正値生成回路２３とを備えている。データ列生成回路２１には、パラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）が入力される。本例では、データ列生成回路２１は、パラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）から、１ビットずつシフトした１０個のデータ列を生成している。各データ列（ＤＡＴＡ－ＡＲＲＡＹ（０）～ＤＡＴＡ－ＡＲＲＡＹ（９））は、それぞれ、対応する特殊コード検出部２２（０）～特殊コード検出部２２（９）に入力される。各特殊コード検出部２２には、８ｂ１０ｂコードも入力されており、受信したデータ列が、特殊コードがどの位置にあるかを判定している。８ｂ１０ｂの特殊コードとしては、コンマキャラクタ（Ｋ２８．１、Ｋ２８．５、Ｋ２８．７）が知られている。
【0033】
特殊コード検出部２２（０）～特殊コード検出部２２（９）は、それぞれ、受信したデータ列に、特殊コード（コンマキャラクタ）が含まれているかどうかを示す特殊コード検出信号ＣＯＭＭＡ－ＤＥＴ（０）～ＣＯＭＭＡ－ＤＥＴ（９）を出力する。１０個の特殊コード検出信号ＣＯＭＭＡ－ＤＥＴ（０）～ＣＯＭＭＡ－ＤＥＴ（９）は、補正値生成回路２３に入力される。Ｘ番目（Ｘ＝５）の特殊コード検出信号が、特殊コードを検出した旨を示す場合は、例えば、特殊コード検出信号の列は、（０，０，０，０，１，０，０，０，０，０）となる。補正値生成回路２３は、受信した特殊コード検出信号の列から、Ｘ番目に特殊コードがある旨を示す第１補正値ＤＥＴ－ＣＯＭを生成する。第１補正値ＤＥＴ－ＣＯＭは、バイトアライメント回路３の選択回路に入力されるので、バイトアライメント回路３へ入力されるパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）に適切に同期した信号であれば、特殊コード検出信号のデータ列そのままでもよい。
【0034】
図３は、データ列生成回路及び特殊コード検出回路を示す図である。
【0035】
データ列生成回路２１は、連続して入力された第１データ列（データＤ０～Ｄ９）と、第２データ列（Ｄ１０～Ｄ１９）とを結合させ、２０個のデータ（Ｄ０～Ｄ１９）からなるデータ列を生成する。更に、２０個のデータ列から、１０個のデータ（ビット）毎に区切った、データ列ＤＡＴＡ－ＡＲＲＡＹ（ｎ）を取り出す（ｎ＝０～９）。ｎ番目のデータ列と、ｎ＋１番目のデータ列は、１ビット（データ）だけずれている。特殊コード検出部２２（ｎ）は、入力されたデータ列（Ｄ（１９－ｎ）～Ｄ（１０－ｎ））と、コンマキャラクタのデータ列（Ｃ０～Ｃ９）とを比較する論理回路であり、これらが一致した場合には、特殊コード検出信号ＣＯＭＭＡ－ＤＥＴ（ｎ）のレベルが上がり、特殊コードの位置（タイミング）を特定することができる。
【0036】
図４は、データ列生成回路の一例を示す図である。
【0037】
データ列生成回路２１は、１０ビットのデータのそれぞれが、Ｄ端子に入力される１０個のＤフリップフロップを備えている。第１データ列（データＤ０～Ｄ９）が入力された時に同期して、サンプリングクロック信号ＣＬＫφのライズエッジを、クロック端子に入力し、Ｑ端子に第１データ列を出力し、下側の端子から出力される１０ビットの第１データ列を維持する。次に、第２データ列（Ｄ１０～Ｄ１９）が、データ列生成回路２１に入力された場合、サンプリングクロック信号ＣＬＫφは変化させず、上側の端子から１０ビットの第２データ列が出力される。以上のようにして、２０ビットのデータ列を生成し、以後、この生成工程を繰り返す。
【0038】
図５は、第１タイプのバイトアライメント回路３を示す図である。
【0039】
第１の受信装置に適用される第１タイプのバイトアライメント回路３は、データ列生成回路３１と、選択回路３２と、バイトアライメント判断回路３３とを備えている。データ列生成回路３１の構造は、上述のデータ列生成回路２１の構造と同一であり、１ビットずつシフトした位相を有する１０個のデータ列（ＤＡＴＡ－ＡＲＲＡＹ（０）～ＤＡＴＡ－ＡＲＲＡＹ（９））を出力する。選択回路３２は、入力された第１補正値ＤＥＴ－ＣＯＭ及び第２補正値θＫの示す情報（正しい位置で区切られたデータ列の位置）に従い、これに対応するデータ列を出力することで、バイトアライメントを実行する。
【0040】
第１補正値ＤＥＴ－ＣＯＭは、周期的に受信する特殊コード（コンマキャラクタ）の受信タイミングに依存して発生しており、これを受信した場合、バイトアライメント判断回路３３は、第１補正値ＤＥＴ－ＣＯＭの情報が示すエラーの無いデータ列を選択するような第１選択指示信号（例えば、第５のデータ列（ＤＡＴＡ－ＡＲＲＡＹ（４））を選択する選択指示信号）を、選択回路３２に入力する。バイトアライメント判断回路３３が、第２補正値θＫを受信した場合、第２補正値θＫの情報が示すエラーの無いデータ列を選択するような第２選択指示信号を、選択回路３２に入力する。
【0041】
バイトアライメント判断回路３３は、第２補正値θＫの受信に応じて生成する第２選択指示信号よりも、第１補正値ＤＥＴ－ＣＯＭの受信に応じて生成する第１選択指示信号を優先して、選択回路３２に入力する。すなわち、バイトアライメント判断回路３３は、第２補正値θＫの受信後、第１補正値ＤＥＴ－ＣＯＭを受信した場合、第２補正値θＫによるバイトアライメントの実行を中止し、第１選択指示信号を出力する。
【0042】
第１の受信装置においては、第２補正値θＫは、エラーが生じていないデータ列の位置を示しており、第２補正値θＫをバイトアライメント回路３に入力し、第２補正値θＫに応じて、これに入力されたデータ信号のバイトアライメントを実行している。第１の受信装置は、補正値生成回路で生成された第２補正値θＫを、前段のバイトアライメント回路３に、フィードバックして制御を行うものであり、多くの回路を必要としないため、比較的小さな回路規模とすることができる。
【0043】
図６は、補正値生成機能付のデコーダ４の回路構成を示す図である。
【0044】
デコーダ４は、データ列生成回路４１と、エラー検出付き８ｂ１０ｂデコーダ４２（０）と、複数の８ｂ１０ｂエラー検出器４２Ｅ（１）～４２Ｅ（９）と、補正値生成回路４３とを備えている。
【0045】
データ列生成回路４１の構造は、上述のデータ列生成回路２１の構造と同一であり、１ビットずつシフトした位相を有する１０個のデータ列（ＤＡＴＡ－ＡＲＲＡＹ（０）～ＤＡＴＡ－ＡＲＲＡＹ（９））を出力する。デコーダ４は、これらのデータ列が流れる１０個のチャネルを有している。
【0046】
一般的な８ｂ１０ｂデコーダは、入力された信号のデコード機能と、８ｂ１０ｂ変換時のエラー検出機能と、制御コード(Ｋコード)に対応した識別用の信号ＦＬＡＧ－Ｋ（ＯＵＴ）の生成機能を有している。８ｂ１０ｂエラー検出器は、８ｂ１０ｂデコーダ機能の一部を使用することができるが、不要な部分を８ｂ１０ｂデコーダから取り除いて構成してもよい。エラー検出付き８ｂ１０ｂデコーダ又は８ｂ１０ｂエラー検出器からは、入力信号にエラーがあるかどうかを判定した判定結果であるエラー信号ＥＲＲＯＲ（ｎ）が出力される（本例では、ｎは０～９の整数）。エラーがあると判定されるのは、コードエラーが検出された場合と、ランニングディスパリティにエラーが検出された場合である。一方の場合のみをエラー検出してもよいが、両方の場合でエラー検出してもよい。
【0047】
補正値生成回路４３には、１０個のエラー信号（ＥＲＲＯＲ（０）～ＥＲＲＯＲ（９））が、入力される。Ｙ番目（Ｙ＝３）のエラー信号が、エラー無しとの判定結果を示す場合、例えば、エラー信号の列は、（１，１，０，１，１，１，１，１，１，１）となる。補正値生成回路４３は、受信したエラー信号の列から、Ｙ番目にエラーが無い旨を示す第２補正値θＫを生成する。第２補正値θＫは、例えば、エラー信号の列の論理を反転させ、正しい区切りが行われたデータ列が選択されるように、バイトアライメント回路３への入力に換算した分だけ位相をシフトさせた信号として、生成してもよい。
【0048】
なお、同図では、第１番目に、エラー検出付き８ｂ１０ｂデコーダ４２（０）を配置しており、デコードしたパラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）を出力すると共に、識別用の信号ＦＬＡＧ－Ｋ（ＯＵＴ）を出力している。しかしながら、デコード出力を行う回路を、第１番目のエラー検出付き８ｂ１０ｂデコーダ４２（０）に設定する必要はなく、データアレイの別のチャネルに対応する位置に設定してもよい。例えば、第５番目の８ｂ１０ｂエラー検出器４２Ｅ（４）又は第６番目の８ｂ１０ｂエラー検出器４２Ｅ（５）を、８ｂ１０ｂデコーダとすることもできる。この場合、データアレイのチャネルの中央部に８ｂ１０ｂデコーダが位置するため、データ処理時の対称性が高くなるという利点がある。
【0049】
図７は、第１の受信装置における画像データ信号の位相補正手順を説明するフローチャートである。
【0050】
図６に示したデコーダ４は、１０個のチャネル（データ列：ＤＡＴＡ－ＡＲＲＡＹ（０）～ＤＡＴＡ－ＡＲＲＡＹ（９））において、現在、デコードを実行して、出力している特定のチャネル（エラー検出付き８ｂ１０ｂデコーダ４２（０））において、エラーが発生したかどうかを検出する（ステップＳ１）。これはエラー信号のデータ列を検出することで、判別を行うことができる。特定のチャネルで、エラーが発生した場合には、エラーが発生していないチャネルが存在するので、そのチャネルを選択する（ステップＳ２）。現在、デコード中の対象チャネルで、エラーが発生した場合、このチャネルのデータ列の区切りが正しくないことを意味する。このチャネルから位相がシフトした位置で、データ区切りを行ったデータ列の中で正しいものが存在する。補正値生成回路４３は、正しい区切りのデータ列を選択し、選択したチャネルに対応する第２補正値θＫを生成して、出力する（ステップＳ３）。バイトアライメント回路３は、入力された第２補正値θＫに従って、バイトアライメントを実行する（ステップＳ４）。このフローの実行中に、第１補正値ＤＥＴ－ＣＯＭによるバイトアライメントが実行された場合、デコーダへの入力が、正しい区切りのデータ列となるので、デコーダでのエラーが解消し、第２補正値θＫによるバイトアライメントの実行を中止し、再度、ステップＳ１の状態に戻る。
【0051】
図８は、バイトアライメントのタイミングを説明するための図である。
【0052】
エンコードされたパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ）のタイミングが示されている。画像データ信号においては、ブランキング期間（Ｄコード）のスタート時に、ブランキングスタート信号ＢＳ（Ｋコードにおけるコンマキャラクタ）が含まれ、終了時に、ブランキング終了信号ＢＥ（Ｋコードにおけるコンマキャラクタ）が含まれている。ブランキング終了信号ＢＥの次のビットから、画像データが送信されるアクティブ期間（Ｄコード）が始まる。ブランキング終了信号ＢＥを受信した直後の時刻ｔ０において、第１補正値ＤＥＴ－ＣＯＭによるバイトアライメントを実行する。その後、外来ノイズ等により、時刻ｔ１において、８ｂ１０ｂデコード時のエラーが検出された場合、時刻ｔ２において、上述の第２補正値θＫによるバイトアライメントを実行する。時刻ｔ１がエラー発生後の次の第１補正値ＤＥＴ－ＣＯＭによるバイトアライメントの時刻ｔ３の直前でない限り、時刻ｔ２は、エラー発生後の次の第１補正値ＤＥＴ－ＣＯＭによるバイトアライメントの時刻ｔ３よりも早い。したがって、この受信装置においては、特殊コードの受信前であっても、正常な画像データ信号に、早期に復帰することができる。
【0053】
図９は、複数のエラー信号の状態を説明するための図である。
【0054】
図６に示したデコーダ４においては、複数のエラー信号ＥＲＲＯＲ（０）～ＥＲＲＯＲ（９）を常時モニタする構成が示された。図６における第１番目のエラー検出付き８ｂ１０ｂデコーダ４２（０）が、時刻ｔ１において、エラー無しの状態（Ｎｏ ｅｒｒｏｒ）から、エラー有りの状態に切り替わったとする。この場合、例えば、第２番目の８ｂ１０ｂエラー検出器４２Ｅ（１）から出力されるエラー信号ＥＲＲＯＲ（１）が、時刻ｔ１直後から、エラー無しの状態（Ｎｏ ｅｒｒｏｒ）に変化する。補正値生成回路４３が、第２補正値θＫを生成し、バイトアライメント回路３に入力し、時刻ｔ２において、バイトアライメントが実行され、その後、第１番目のエラー検出付き８ｂ１０ｂデコーダ４２（０）が、エラー無しの状態（Ｎｏ ｅｒｒｏｒ）に復帰する。なお、複数のチャネルの中で、エラーが生じないチャネルは、１つであり、その他のチャネルでは頻繁にエラーが生じている。
【0055】
図１０は、第２の受信装置を備えた送受信システムの回路構成を示す図である。
【0056】
この送受信システムは、図１に示した送受信システムと比較して、バイトアライメント回路３及びデコーダ４の構造が異なる。このバイトアライメント回路３（第２タイプ）は、第１タイプ（図５）のように、バイトアライメント回路３に、第２補正値θＫが入力される構成ではなく、バイトアライメントの実行完了の通知信号ＤＯＮＥを出力し、これをデコーダ４に入力する。この送受信システムにおける、その他の構成は、図１に示した送受信システムと同一である。
【0057】
デコーダ４は、内部に複数のチャネルに対応した複数の（副）デコーダを備えており、いずれかの（副）デコーダの出力信号が、正しくデータ区切りが行われた出力信号である。したがって、いずれかの（副）デコーダにおいて、エラーが検出された場合には、エラーが発生していないデコーダの出力を選択して、パラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）として、出力する。
【0058】
図１１は、第２タイプのバイトアライメント回路を示す図である。
【0059】
第２の受信装置に適用される第２タイプのバイトアライメント回路３は、第１タイプのバイトアライメント回路３（図５）と比較して、バイトアライメント判断回路３３の機能のみが異なり、他の構成は、同一である。第２タイプのバイトアライメント判断回路３３は、第１タイプの場合と同様に、第１補正値ＤＥＴ－ＣＯＭを受信した場合、これに対応するエラーの無いデータ列を選択する第１選択指示信号を、選択回路３２に入力し、上記と同じバイトアライメントを実行する。
【0060】
第２タイプのバイトアライメント判断回路３３は、第１選択指示信号を、選択回路３２に入力した後、バイトアライメントの実行完了を示す通知信号（ＤＯＮＥ）を出力する。通知信号（ＤＯＮＥ）は、後段に配置された補正値生成機能付のデコーダ４に入力される。
【0061】
図１２は、補正値生成機能付のデコーダ４の回路構成を示す図である。
【0062】
デコーダ４は、データ列生成回路４１と、１０個のエラー検出付き８ｂ１０ｂデコーダ４２（０）～４２（９）と、補正値生成回路４３Ａと、第１選択回路４４と、第２選択回路４５とを備えている。
【0063】
データ列生成回路４１の構造は、上述の通りであり、１ビットずつシフトした位相を有する１０個のデータ列（ＤＡＴＡ－ＡＲＲＡＹ（０）～ＤＡＴＡ－ＡＲＲＡＹ（９））を出力する。デコーダ４は、これらのデータ列が流れる１０個のチャネルを有している。
【0064】
１０個のエラー検出付き８ｂ１０ｂデコーダ４２（０）～４２（９）は、一般的な８ｂ１０ｂデコーダであり、それぞれ、入力された信号のデコード機能と、８ｂ１０ｂ変換時のエラー検出機能と、制御コード（Ｋコード）に対応した識別用の信号ＦＬＡＧ－Ｋ（０）～ＦＬＡＧ－Ｋ（９）の生成機能を有している。
【0065】
それぞれのエラー検出付き８ｂ１０ｂデコーダ４２（ｎ）は（ｎは０～９の整数）、入力されたデータ列をデコードした出力信号ＤＡＴＡ（ｎ）と、エラーの有無を判定するエラー信号ＥＲＲＯＲ（ｎ）と、制御コード（Ｋコード）に対応した識別用の信号のＦＬＡＧ－Ｋ（ｎ）とを出力する。エラー検出付き８ｂ１０ｂデコーダ４２（ｎ）からは、入力信号にエラーがあるかどうかを判定した判定結果であるエラー信号ＥＲＲＯＲ（ｎ）が出力される（本例では、ｎは０～９の整数）。エラーがあると判定されるのは、コードエラーが検出された場合と、ランニングディスパリティにエラーが検出された場合である。一方の場合のみをエラー検出してもよいが、両方の場合のエラー検出してもよい。
【0066】
補正値生成回路４３Ａには、１０個のエラー信号（ＥＲＲＯＲ（０）～ＥＲＲＯＲ（９））が、入力される。Ｙ番目（Ｙ＝３）のエラー信号が、エラー無しとの判定結果を示す場合、例えば、エラー信号のデータ列は、（１，１，０，１，１，１，１，１，１，１）となる。補正値生成回路４３Ａは、受信したエラー信号の列から、Ｙ番目にエラーが無い旨を示す第２補正値θＫ＊を生成する。第２補正値θＫ＊は、例えば、エラー信号のデータ列の論理を反転させたものとする。
【0067】
第１選択回路４４には、デコードされた１０個の出力信号ＤＡＴＡ（ｎ）が入力される。第１選択回路４４は、補正値生成回路４３Ａから出力された第２補正値θＫ＊の示すＹ番目のデータ列の出力信号ＤＡＴＡ（ｎ）を選択して出力する。
【0068】
第２選択回路４５には、１０個の識別用の信号のＦＬＡＧ－Ｋ（ｎ）が入力される。第２選択回路４５は、補正値生成回路４３Ａから出力された第２補正値θＫ＊の示すＹ番目のデータ列の識別用の信号のＦＬＡＧ－Ｋ（ｎ）を選択して、ＦＬＡＧ－Ｋ（ＯＵＴ）として出力する。
【0069】
以上、説明したように、この受信装置ＲＸは、複数のデータ列をそれぞれデコードする複数の８ｂ１０ｂデコーダ４２（ｎ）を備え、第２補正値θＫ＊は、エラーが生じていないデータ列を示し、第２補正値θＫ＊の示すデータ列をデコードしたデータ信号を選択して、パラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）として、出力することで、データ信号のバイトアライメントを実行している。受信装置では、予め、複数のデコーダを用意している。
【0070】
正常データ信号は、データ列を正常なブロックの位置で区切って出力されるデータ信号であり、エラーデータ信号は、データ列をエラーが生じるブロックの位置で区切って出力されるデータ信号であるとする。複数の８ｂ１０ｂデコーダ４２（ｎ）からは、正常データ信号と、エラーデータ信号群が、出力可能な状態である。この受信装置は、第２補正値θＫ＊によって、正常データ信号を選択することで、データ信号のバイトアライメントを実行している。この受信装置においては、バイトアライメント回路３への第２補正値のフィードバックを必要としないので、回路構造が単純になり、保守性、ロバスト性に優れることとなる。
【0071】
また、バイトアライメント回路３は、特殊コード検出に同期して生成された第１補正値ＤＥＴ－ＣＯＭによって、バイトアライメントを実行した場合、バイトアライメントの実行完了の通知信号ＤＯＮＥをデコーダ４の補正値生成回路４３Ａに入力する。第１選択回路４４は、当該バイトアライメント実行後、正しいタイミングで区切られたパラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）を選択して出力する。補正値生成回路４３Ａに、バイトアライメントの実行完了の通知信号ＤＯＮＥが入力された場合、既定アライメント状態（特殊コード検出に同期した通常のバイトアライメントが実行され、正しい区切りが行われた状態）にあると判断できる。初期設定において、この状態の場合に、正しいパラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）を出力するように設定されている既定設定の特定チャネル（ＤＡＴＡ－ＡＲＲＡＹ（０）～ＤＡＴＡ－ＡＲＲＡＹ（９）いずれか）がある場合は、その特定チャネルを選択すればよい。すなわち、この場合、第２補正値θＫ＊は、特定チャネルに対応した８ｂ１０ｂデコーダ４２から出力されたデータ信号を選択するように、第１選択回路４４及び第２選択回路４５に指示する信号である。
【0072】
図１３は、第２の受信装置における画像データ信号の位相補正手順を説明するフローチャートである。
【0073】
図１２に示したデコーダ４は、１０個のチャネル（データ列：ＤＡＴＡ－ＡＲＲＡＹ（０）～ＤＡＴＡ－ＡＲＲＡＹ（９））において、現在、デコードを実行して、出力している特定のチャネル（例：エラー検出付き８ｂ１０ｂデコーダ４２（０））において、エラーが発生したかどうかを検出する（ステップＳ１１）。これはエラー信号のデータ列を検出することで、判別を行うことができる。特定のチャネルで、エラーが発生した場合には、エラーが発生していないチャネルが存在する。現在、デコード中の対象チャネルで、エラーが発生した場合、このチャネルのデータ列の区切りが正しくなく、位相がずれた位置の区切りを行ったデータ列が正しいことを意味するので、補正値生成回路４３Ａは、エラーが無いチャネルを示す第２補正値θＫ＊を生成して、出力する（ステップＳ１２）。第１選択回路４４は、入力された第２補正値θＫ＊に従って、エラーの無いデータ信号を選択して出力することで、バイトアライメントを実行する（ステップＳ１３）。なお、第１補正値ＤＥＴ－ＣＯＭによるバイトアライメントが実行された際は、補正値生成回路４３Ａは、バイトアライメント実行完了の通知信号ＤＯＮＥを受信し、どのステップにいても、初期に選択されていたデコーダ（データ信号ＤＡＴＡ－Ｐ（Ｅ）が、正しいデータ区切りとなっている場合に、エラーが無いとして、選択される既定設定のデコーダ）が選択され、ステップＳ１１に遷移する。
【0074】
図１４は、複数のエラー信号の状態を説明するための図である。
【0075】
図１２に示したデコーダ４においては、複数のエラー信号ＥＲＲＯＲ（０）～ＥＲＲＯＲ（９）を常時モニタする構成が示された。図１２における第１番目のエラー検出付き８ｂ１０ｂデコーダ４２（０）が、時刻ｔ１において、エラー無しの状態（Ｎｏ ｅｒｒｏｒ）から、エラー有りの状態（ｅｒｒｏｒ）に切り替わったとする。この場合、例えば、第２番目の８ｂ１０ｂデコーダ４２（１）から出力されるエラー信号ＥＲＲＯＲ（１）が、時刻ｔ１直後から、エラー無しの状態（Ｎｏ ｅｒｒｏｒ）に変化する。補正値生成回路４３Ａが、第２補正値θＫ＊を生成し、時刻ｔ２において、バイトアライメントが実行され、その後、第２番目の８ｂ１０ｂデコーダ４２（１）の出力信号が、エラー無しの状態（Ｎｏ ｅｒｒｏｒ）の出力信号として、選択され、出力される。なお、複数のチャネルの中で、エラーが生じないチャネルは、１つであり、その他のチャネルでは頻繁にエラーが生じている。
【0076】
図１５は、第１の受信装置におけるデータ送受信のタイミングの一例を説明するためのタイミング図である。
【0077】
送信装置ＴＸ側においては、８ビットのパラレルデータ信号ＤＡＴＡ－Ｐ（ＩＮ）ｈｅｘ（１６進数表記）或いはＤＡＴＡ－Ｐ（ＩＮ）ｂｉｎ（２進数表記）が入力され、これが１０ビットにエンコードされたパラレルデータ信号ＤＡＴＡ－Ｐ（ＥＥ）に変換された後、シリアライズしたシリアルデータ信号ＤＡＴＡ－Ｓ（Ｅ）として、送信される。
【0078】
受信装置ＲＸ側においては、シリアルデータ信号ＤＡＴＡ－Ｓ（Ｅ）を受信し、これをデシリアライズして、パラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）に変換し、バイトアライメントを行ったパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ）が生成される。その後、１０個のチャネルを流れるデータ列ＤＡＴＡ－ＡＲＲＡＹ（０）～ＤＡＴＡ－ＡＲＲＡＹ（９）が生成される。パラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）ｂｉｎ（２進数表記）或いはＤＡＴＡ－Ｐ（ＯＵＴ）ｈｅｘ（１６進数表記）がデコーダから出力される。
【0079】
８ｂ１０ｂのエンコードが行われた後、パラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）ｈｅｘ（１６進数表記）にエラー（ＮＧ）が検出された場合、例えば、コードエラーにより、この出力信号は不定値となる。なお、コードエラーは、エラー検出付き８ｂ１０ｂデコーダにより検出する。例えば、第１番目のデータ列（ＤＡＴＡ－ＡＲＲＡＹ（０））において、エラー（ＥＲＲＯＲ）が発生し、第２番目のデータ列（ＤＡＴＡ－ＡＲＲＡＹ（１））が正常（ＯＫ）となった場合、上述のように、時刻ｔ２において、第２補正値θＫによるバイトアライメントを実行する。この場合、その後の第１番目のデータ列（ＤＡＴＡ－ＡＲＲＡＹ（０））のエラーが解消し、正常（ＯＫ）の状態に復帰することができる。
【0080】
図１６は、第２の受信装置におけるデータ送受信のタイミングの一例を説明するためのタイミング図である。
【0081】
送信装置ＴＸ側においては、８ビットのパラレルデータ信号ＤＡＴＡ－Ｐ（ＩＮ）ｈｅｘ（１６進数表記）或いはＤＡＴＡ－Ｐ（ＩＮ）ｂｉｎ（２進数表記）が入力され、これが１０ビットにエンコードされたパラレルデータ信号ＤＡＴＡ－Ｐ（ＥＥ）に変換された後、シリアライズしたシリアルデータ信号ＤＡＴＡ－Ｓ（Ｅ）として、送信される。
【0082】
受信装置ＲＸ側においては、シリアルデータ信号ＤＡＴＡ－Ｓ（Ｅ）を受信し、これをデシリアライズして、パラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）に変換し、バイトアライメントを行ったパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ）が生成される。その後、１０個のチャネルを流れるデータ列ＤＡＴＡ－ＡＲＲＡＹ（０）～ＤＡＴＡ－ＡＲＲＡＹ（９）が生成される。パラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）ｂｉｎ（２進数表記）或いはＤＡＴＡ－Ｐ（ＯＵＴ）ｈｅｘ（１６進数表記）がデコーダから出力される。
【0083】
８ｂ１０ｂのエンコードが行われた後、パラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）ｈｅｘ（１６進数表記）にエラー（ＮＧ）が検出された場合、例えば、コードエラーにより、この出力信号は不定値となる。現在、選択されているデータ列が、第１番目のデータ列（ＤＡＴＡ－ＡＲＲＡＹ（０））の場合（選択デコーダ出力：ＤＡＴＡ（０））、このデータ列において、エラー（ＥＲＲＯＲ）が発生し、第２番目のデータ列（ＤＡＴＡ－ＡＲＲＡＹ（１））が正常（ＯＫ）であると判定される場合、上述のように、時刻ｔ２において、第２補正値θＫ＊によるバイトアライメントを実行する。この場合、その後の第２番目のデータ列（ＤＡＴＡ－ＡＲＲＡＹ（１））の出力（選択デコーダ出力：ＤＡＴＡ（１））が選択されることで、正常（ＯＫ）の状態に復帰することができる。
【0084】
図１７は、第３の受信装置を備えた送受信システムの回路構成を示す図である。
【0085】
この送受信システムは、図１に示した送受信システムと比較して、デコーダ４及びバイトアライメント回路３の構造と配置が異なる。この送受信システムにおける、その他の構成は、図１に示した送受信システムと同一である。
【0086】
デコーダ４は、内部に複数のチャネルに対応した複数の（副）デコーダを備えており、いずれかの（副）デコーダの出力信号が、正しくデータ区切りが行われた出力信号である。したがって、いずれかの（副）デコーダにおいて、エラーが検出された場合には、エラーが発生していないデコーダの出力を選択する第２補正値θＫ＊を出力する。また、デコーダ４は、入力信号をデコードした複数のパラレルデータ信号ＤＡＴＡ－Ｐ（Ｍ）と、複数の識別用の信号ＦＬＡＧ－Ｋ（Ｍ）を出力する。
【0087】
バイトアライメント回路３（第３タイプ）は、デコーダ４の後段に配置されており、バイトアライメント回路３には、デコーダ４から出力された複数のパラレルデータ信号ＤＡＴＡ－Ｐ（Ｍ）（例：８ビットのデータ列×１０個）と、複数の識別用の信号ＦＬＡＧ－Ｋ（Ｍ）（例：１０ビット）が入力される。それぞれの入力信号は、第１補正値ＤＥＴ－ＣＯＭと、第２補正値θＫとを用いて、正しいデータ区切りが行われた信号が選択され、パラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）及び識別用の信号ＦＬＡＧ－Ｋ（ＯＵＴ）として出力され、結果的に、入力されたパラレルデータ信号のバイトアライメントが行われる。
【0088】
図１８は、補正値生成機能付のデコーダ４の回路構成を示す図である。
【0089】
デコーダ４は、データ列生成回路４１と、１０個のエラー検出付き８ｂ１０ｂデコーダ４２（０）～４２（９）と、補正値生成回路４３Ａとを備えている。本例のデコーダ４は、デシリアライザ１の直後の後段に位置しているので、バイトアライメント実行前のパラレルデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）が入力される。
【0090】
データ列生成回路４１及びエラー検出付き８ｂ１０ｂデコーダ４２（０）～４２（９）の構造及び機能は、第２の受信装置のデコーダ４（図１２参照）における対応回路と同一である。
【0091】
１０個のエラー検出付き８ｂ１０ｂデコーダ４２（０）～４２（９）は、一般的な８ｂ１０ｂデコーダであり、それぞれ、入力された信号のデコード機能と、８ｂ１０ｂ変換時のエラー検出機能と、識別用の信号ＦＬＡＧ－Ｋ（０）～ＦＬＡＧ－Ｋ（９）の生成機能を有している。
【0092】
それぞれのエラー検出付き８ｂ１０ｂデコーダ４２（ｎ）は（ｎは０～９の整数）、入力されたデータ列をデコードした出力信号ＤＡＴＡ（ｎ）と、エラーの有無を判定するエラー信号ＥＲＲＯＲ（ｎ）と、制御コード（Ｋコード）に対応した識別用の信号のＦＬＡＧ－Ｋ（ｎ）とを出力する。エラー検出付き８ｂ１０ｂデコーダ４２（ｎ）からは、入力信号にエラーがあるかどうかを判定した判定結果であるエラー信号ＥＲＲＯＲ（ｎ）が出力される（本例では、ｎは０～９の整数）。エラーがあると判定されるのは、コードエラーが検出された場合と、ランニングディスパリティにエラーが検出された場合である。一方の場合のみをエラー検出してもよいが、両方の場合のエラー検出してもよい。
【0093】
補正値生成回路４３Ａには、１０個のエラー信号（ＥＲＲＯＲ（０）～ＥＲＲＯＲ（９））が、入力される。例えば、Ｙ番目（Ｙ＝３）のエラー信号が、エラー無しとの判定結果を示す場合、例えば、エラー信号のデータ列は、（１，１，０，１，１，１，１，１，１，１）となる。補正値生成回路４３Ａは、受信したエラー信号の列から、Ｙ番目にエラーが無い旨を示す第２補正値θＫ＊を生成する。第２補正値θＫ＊は、例えば、エラー信号のデータ列の論理を反転させたものとする。
【0094】
図１９は、第３タイプのバイトアライメント回路３を示す図である。
【0095】
このバイトアライメント回路３は、バイトアライメント判断回路３３と、第１選択回路３４と、第２選択回路３５とを備えている。
【0096】
バイトアライメント判断回路３３は、第１補正値ＤＥＴ－ＣＯＭ、及び、第２補正値θＫ＊を受信する。バイトアライメント判断回路３３が、第１補正値ＤＥＴ－ＣＯＭを受信した場合、エラーの無いデータ列（例：Ｘ番目）を選択する第１選択指示信号を生成し、これを第１選択回路３４及び第２選択回路３５に入力する。バイトアライメント判断回路３３が、第２補正値θＫ＊を受信した場合、エラーの無いデータ列（例：Ｙ番目）を選択する第２選択指示信号を生成し、これを第１選択回路３４及び第２選択回路３５に入力する。バイトアライメント判断回路３３は、第２補正値θＫ＊の受信に応じて生成する第２選択指示信号よりも、第１補正値ＤＥＴ－ＣＯＭの受信に応じて生成する第１選択指示信号を優先して、第１選択回路３４及び第２選択回路３５に入力する。すなわち、バイトアライメント判断回路３３は、第２補正値θＫ＊の受信後、第１補正値ＤＥＴ－ＣＯＭを受信した場合、第２補正値θＫ＊によるバイトアライメントの実行（エラーの無いデータ信号の選択）を中止し、第１補正値ＤＥＴ－ＣＯＭによるバイトアライメントの実行（エラーの無いデータ信号の選択）を行う。
【0097】
第１選択回路３４には、前段のデコーダ４により、デコードされた１０個の出力信号ＤＡＴＡ（ｎ）が入力される。第１選択回路３４は、第１補正値ＤＥＴ－ＣＯＭから生成された第１選択指示信号、又は、第２補正値θＫ＊から生成された第２選択指示信号に従って、エラーの無いデータ列ＤＡＴＡ（ｎ）を選択し、パラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）として、出力する。
【0098】
第２選択回路３５には、前段のデコーダ４により、デコードされた１０個の識別用の信号ＦＬＡＧ－Ｋ（ｎ）が入力される。第２選択回路３５は、第１補正値ＤＥＴ－ＣＯＭから生成された第１選択指示信号、又は、第２補正値θＫ＊から生成された第２選択指示信号に従って、エラーの無いチャネルに対応した信号ＦＬＡＧ－Ｋ（ｎ）を選択し、識別用の信号ＦＬＡＧ－Ｋ（ＯＵＴ）として、出力する。
【0099】
なお、送信装置ＴＸのシリアライザ２０２は、伝送信号の高周波成分を増幅するプリエンファシス回路（増幅器）を備えることができる。受信装置ＲＸのデシリアライザ１は、伝送路の特性に応じて減衰する高周波成分を自動増幅するアダプティブ型イコライザを備えることができる。これにより、信号伝送における信号品質低下を抑制し、シンボルマッピング方式のデータの伝送速度を、好適には、１ペアの差動ラインで４Ｇビット／秒以上、伝送可能距離を１０ｍ以上にすることもできる。また、シリアルデータ信号の伝送ラインには、フレキシブル・フラット・ケーブル（ＦＦＣ）を用いることもできる。
【0100】
次に、上述の第１～第３の受信装置を改良した受信装置を備えた送受信システムについて説明する。
【0101】
図２０は、改良した第１の受信装置を備えた送受信システムの回路構成を示す図である。
【0102】
同図に示す送信装置ＴＸは、図１に示した第１の受信装置に加えて、パッカーＰＣ(Packer)、シンボル生成回路ＳＧ、及び、マルチプレクサＭＵＸを備えている。
【0103】
パッカーＰＣは、例えば、ＲＧＢ毎の映像信号ＤＡＴＡ－ＩＮと、シンク信号ＳＹＮＣ－ＩＮとを受信する。パッカーＰＣは、映像信号のピクセルクロック信号から、バイトクロック信号を生成し、バイトクロック信号を用いて映像信号のパケット処理を行い、アクティブ期間（ＡＣＴＩＶＥ）内の映像信号となるパケット信号を生成する。パッカーＰＣは、シンク信号ＳＹＮＣ－ＩＮから、ブランクスタート（ＢＳ）期間、ブランクエンド（ＢＥ）期間、及び、ブランク（ＢＰ）期間に対応する信号のパケット処理を行い、それぞれの期間に対応するパケット信号を生成する。各パケット信号は、８ビットのパラレルデータ信号であるが、８ビットのパラレルデータ信号のＮ倍（Ｎは自然数）を処理することもできる。
【0104】
シンボル生成回路ＳＧは、データイネーブル信号ＤＥ－ＩＮを受信し、データイネーブル信号ＤＥ－ＩＮから、制御コード（Ｋコード）に対応した識別用の信号ＦＬＡＧ－Ｋ（ＩＮ）を生成し、出力する。信号ＦＬＡＧ－Ｋ（ＩＮ）は、ＢＳ期間、ＢＥ期間、ＢＰ期間を示す情報を含んでいる。例えば、ＢＳ期間は、データイネーブル信号ＤＥ－ＩＮの立下りエッジの直後に設定し、ブランクエンドＢＥ期間は、立上りエッジの直前に設定することができる。
【0105】
マルチプレクサＭＵＸは、パッカーＰＣから出力された複数の信号と、識別用の信号ＦＬＡＧ－Ｋ（ＩＮ）を受信し、これらの信号を合成した８×Ｎビットのパラレルデータ信号をエンコーダ２０１に出力する。マルチプレクサＭＵＸは、ＢＳ期間、ＢＥ期間、ＢＰ期間の情報を有する識別用の信号ＦＬＡＧ－Ｋ（ＩＮ）も受信しており、当該信号を利用して、動作を行うことができる。例えば、マルチプレクサＭＵＸは、アクティブ期間内においては、画像情報を有する映像信号を出力し、ＢＳ期間、ＢＥ期間、ＢＰ期間内においては、それぞれの期間に対応してシンク信号ＳＹＮＣ－ＩＮから生成された信号を出力することができる。
【0106】
エンコーダ２０１は、８ｂ１０ｂエンコーダであり、マルチプレクサＭＵＸから出力された８ビットのパラレルデータ信号ＰＡＴＡ－Ｐ（ＩＮ）を受信し、１０ビットのパラレルデータ信号に、エンコードして出力する。このパラレルデータ信号は、１０ビットのパラレルデータ信号のＮ倍のパラレルデータ信号として処理することもできる。なお、エンコーダ２０１は、シンボル生成回路ＳＧから出力された、制御コード（Ｋコード）に対応した識別用の信号ＦＬＡＧ－Ｋ（ＩＮ）も受信しており、信号の種類に応じて、エンコード動作を最適化することができる。エンコーダ２０１の後段には、シリアライザ２０２が配置されており、シリアルデータ信号ＤＡＴＡ－Ｓ（Ｅ）を出力する。また、シリアライザ２０２は、高周波成分を増幅するプリエンファシス回路（増幅器）を備えていてもよい。
【0107】
同図に示す第１の受信装置ＲＸは、図１に示した第１の受信装置に加えて、シンボル検出回路ＳＤ、デマルチプレクサＤＭＵＸ、アンパッカーＵＰ、及び、データイネーブル信号生成回路ＤＥを備えている。
【0108】
受信装置ＲＸのデシリアライザ１は、シリアルデータ信号ＤＡＴＡ－Ｄ（Ｅ）を受信する。デシリアライザ１は、アダプティブ型イコライザを備えることができる。デシリアライザ１の後段には、特殊コード検出回路２、バイトアライメント回路３、デコーダ４が配置されている。これらの構造及び動作は、第１の受信装置（図１）に関して、説明した通りであるが、これらの回路から出力されるパラレルデータ信号は、１０ビットのパラレルデータ信号のＮ倍のパラレルデータ信号とすることもできる。
【0109】
デコーダ４の後段には、シンボル検出回路ＳＤが配置されており、その後段に、データイネーブル信号生成回路ＤＥが配置されている。また、デコーダ４の後段には、デマルチプレクサＤＭＵＸが配置されている。シンボル検出回路ＳＤは、パラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）と、識別用の信号ＦＬＡＧ－Ｋ（ＯＵＴ）を受信する。シンボル検出回路ＳＤは、受信した信号から、ＢＳ期間、ＢＥ期間、ＢＰ期間に対応する情報を検出し、検出された情報を含むシンボル検出信号を、デマルチプレクサＤＭＵＸ及びデータイネーブル信号生成回路ＤＥに入力する。
【0110】
デマルチプレクサＤＭＵＸの後段には、アンパッカーＵＰ(Un-packer)が配置されている。デマルチプレクサＤＭＵＸは、受信したパラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）から、ＲＧＢ毎の映像信号と、シンク信号を復元する機能を有する。シンク信号を復元するため、シンボル検出回路ＳＤから出力されたシンボル検出信号の示す各期間（ＢＳ期間、ＢＥ期間、ＢＰ期間）に応じて、入力されたパラレルデータ信号の出力端子を切り替えることができる。各出力端子から、アクティブ期間、ＢＳ期間、ＢＥ期間、ＢＰ期間に対応して分離されたパラレルデータ信号は、アンパッカーＵＰに入力される。
【0111】
アンパッカーＵＰは、デマルチプレクサＤＥＭＵＸから受信したパラレルデータ信号から、ピクセルクロック信号を生成し、ピクセルクロック信号を用いて、８バイトのパケット信号をアンパケット処理し、ＲＧＢ毎の映像信号ＤＡＴＡ－ＯＵＴと、シンク信号ＳＹＮＣ－ＯＵＴを再生して、出力する。
【0112】
データイネーブル信号生成回路ＤＥは、シンボル検出回路ＳＤから出力されたシンボル検出信号の示す各期間（ＢＳ期間、ＢＥ期間、ＢＰ期間）に応じて、データイネーブル信号ＤＥ－ＯＵＴを生成して出力する。なお、デコーダ４、デマルチプレクサＤＭＵＸ、アンパッカーＵＰから出力されるパラレルデータ信号は、８ビットのパラレルデータ信号のＮ倍のパラレルデータ信号とすることもできる。
【0113】
図２１は、改良した第２の受信装置を備えた送受信システムの回路構成を示す図である。
【0114】
同図に示す送信装置ＴＸは、図２０に示した送信装置と同一である。同図に示す第２の受信装置ＲＸは、図１０に示した第２の受信装置に、シンボル検出回路ＳＤ、デマルチプレクサＤＭＵＸ、アンパッカーＵＰ、及び、データイネーブル信号生成回路ＤＥを加えた回路である。
【0115】
受信装置ＲＸのデシリアライザ１は、シリアルデータ信号ＤＡＴＡ－Ｄ（Ｅ）を受信する。デシリアライザ１は、アダプティブ型イコライザを備えることができる。デシリアライザ１の後段には、特殊コード検出回路２、バイトアライメント回路３、デコーダ４が配置されている。これらの構造及び動作は、第２の受信装置（図１０）に関して、説明した通りである。デシリアライザ１、バイトアライメント回路３から出力されるパラレルデータ信号は、１０ビットのパラレルデータ信号のＮ倍とすることもできる。デコーダ４から出力されるパラレルデータ信号は、８ビットのパラレルデータ信号のＮ倍とすることもできる。
【0116】
デコーダ４の後段には、シンボル検出回路ＳＤ、データイネーブル信号生成回路ＤＥ、デマルチプレクサＤＭＵＸ、アンパッカーＵＰが配置されているが、これらの構造及び動作は、図２０に示したものと同一である。
【0117】
図２２は、改良した第３の受信装置を備えた送受信システムの回路構成を示す図である。
【0118】
同図に示す送信装置ＴＸは、図２０に示した送信装置と同一である。同図に示す第２の受信装置ＲＸは、図１７に示した第３の受信装置に、シンボル検出回路ＳＤ、デマルチプレクサＤＭＵＸ、アンパッカーＵＰ、及び、データイネーブル信号生成回路ＤＥを加えた回路である。
【0119】
受信装置ＲＸのデシリアライザ１は、シリアルデータ信号ＤＡＴＡ－Ｄ（Ｅ）を受信する。デシリアライザ１は、アダプティブ型イコライザを備えることができる。デシリアライザ１の後段には、特殊コード検出回路２、デコーダ４、バイトアライメント回路３が配置されている。これらの構造及び動作は、第３の受信装置（図１７）に関して、説明した通りである。デコーダ４から出力されるパラレルデータ信号は、８×ｎビット（図１９では、ｎ＝１０）である。バイトアライメント回路３から出力されるパラレルデータ信号ＤＡＴＡ－Ｐ（ＯＵＴ）は、８ビットのパラレルデータ信号のＮ倍のパラレルデータ信号とすることもできる。
【0120】
デコーダ４の後段には、シンボル検出回路ＳＤ、データイネーブル信号生成回路ＤＥ、デマルチプレクサＤＭＵＸ、アンパッカーＵＰが配置されているが、これらの構造及び動作は、図２０に示したものと同一である。
【0121】
以上、説明したように、上述の第１の受信装置は、シンボルマッピング方式でエンコードされた、特殊コードを含むデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）を受信し、このデータ信号に含まれる特殊コードの位置に対応する第１補正値ＤＥＴ－ＣＯＭを出力する特殊コード検出回路２と、第１補正値ＤＥＴ－ＣＯＭ及び第２補正値θＫが入力され、第１補正値及び第２補正値に応じて、データ信号のバイトアライメントを実行するバイトアライメント回路３と、バイトアライメント回路３の出力信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路４１と、データ列生成回路４１から出力された複数のデータ列のうち、特定のデータ列をデコードして出力し、且つ、特定のデータ列のエラー判定をするデコーダ４２（０）と、データ列生成回路４１から出力された複数のデータ列のうち、特定のデータ列以外の残りのデータ列のそれぞれをエラー判定する複数のエラー検出器４２Ｅ（１）～４２Ｅ（９）と、デコーダ４２（０）及び複数のエラー検出器４２Ｅ（１）～４２Ｅ（９）から出力された、エラー判定の結果を示す複数のエラー信号ＥＲＲＯＲ（０）～（９）が入力され、入力された複数のエラー信号に応じて、エラーの生じていないデータ列の情報を含む第２補正値θＫを生成する補正値生成回路４３とを備える。
【0122】
この受信装置においては、第１補正値ＤＥＴ－ＣＯＭは、正常なタイミングを示す特殊コードの位置に対応しており、第１補正値ＤＥＴ－ＣＯＭを受信した場合には、バイトアライメント回路３により、バイトアライメントを実行する。第２補正値θＫは、複数のエラー信号に基づいて、エラーの生じていないデータ列の情報を有している。外来ノイズ等により、特殊コードの受信前に、エラーが生じた場合には、補正値生成回路４３により生成された第２補正値に応じて、データ信号のバイトアライメントを実行する。これにより、特殊コードの受信前であっても、正常なデータ信号に早期に復帰することができる。データ信号が、画像データ信号である場合は、画像の乱れを早期に解消することができる。この受信装置は、補正値生成回路で生成された第２補正値を、前段のバイトアライメント回路に、フィードバックして制御を行うものであり、多くの回路を必要としないため、比較的小さな回路規模で実現することができる。
【0123】
第２の受信装置は、シンボルマッピング方式でエンコードされた、特殊コードを含むデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）を受信し、このデータ信号に含まれる特殊コードの位置に対応する第１補正値ＤＥＴ－ＣＯＭを出力する特殊コード検出回路２と、特殊コード検出回路２から出力された第１補正値ＤＥＴ－ＣＯＭに応じて、データ信号のバイトアライメントを実行するバイトアライメント回路３と、バイトアライメント回路３の出力信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路４１と、データ列生成回路４１から出力された複数のデータ列を、それぞれデコードし、且つ、それぞれをエラー判定する複数のデコーダ４２（０）～４２（９）と、複数のデコーダ４２（０）～４２（９）から出力された、エラー判定の結果を示す複数のエラー信号ＥＲＲＯＲ（０）～（９）が入力され、入力された複数のエラー信号に応じて、エラーの生じていないデータ列の情報を含む第２補正値θＫ＊を生成する補正値生成回路４３Ａと、複数のデコーダ４２（０）～４２（９）から出力された複数のデータ列の中から、第２補正値θＫ＊に応じたデータ列を選択して出力する選択回路（４４）と、を備える。
【0124】
この受信装置においては、第１補正値ＤＥＴ－ＣＯＭは、正常なタイミングを示す特殊コードの位置に対応しており、第１補正値ＤＥＴ－ＣＯＭを受信した場合には、バイトアライメント回路３により、バイトアライメントを実行する。第２補正値θＫ＊は、複数のエラー信号に基づいて、エラーの生じていないデータ列の情報を有している。外来ノイズ等により、特殊コードの受信前に、エラーが生じた場合には、補正値生成回路４３Ａにより生成された第２補正値θＫ＊に応じて、選択回路４４が、バイトアライメントズレの無いデータ列を選択して出力する。これにより、特殊コードの受信前であっても、正常なデータ信号に早期に復帰することができる。データ信号が、画像データ信号である場合は、画像の乱れを早期に解消することができる。また、この受信装置は、バイトアライメントズレからの早期復帰を既存技術からの単純変更で実現させることができる。
【0125】
第２の受信装置では、予め、複数のデコーダを用意している。正常データ信号は、データ列を正常なブロックの位置で区切って出力されるデータ信号であり、エラーデータ信号は、データ列をエラーが生じるブロックの位置で区切って出力されるデータ信号であるとする。複数のデコーダからは、正常データ信号と、エラーデータ信号群が、出力可能な状態である。この受信装置は、第２補正値によって、正常データ信号を選択することで、データ信号のバイトアライメントを実行する。この受信装置においては、バイトアライメント回路への第２補正値のフィードバックを必要としないので、回路構造が単純になり、保守性、ロバスト性に優れることとなる。
【0126】
また、第２の受信装置において、バイトアライメント回路は、バイトアライメントの実行完了の通知信号ＤＯＮＥを出力し、補正値生成回路４３に、通知信号ＤＯＮＥが入力された場合には、選択回路４４は、デコーダの中の既定設定のデコーダからのデータ列を選択して出力している。第２補正値θＫ＊に変更がない場合であっても、補正値生成回路４３が、第１補正値ＤＥＴ－ＣＯＭを受信することにより、選択回路４４は、正しい区切りのデータ列を出力することができる。
【0127】
第３の受信装置は、シンボルマッピング方式でエンコードされた、特殊コードを含むデータ信号ＤＡＴＡ－Ｐ（Ｅ＊）を受信し、このデータ信号に含まれる特殊コードの位置に対応する第１補正値ＤＥＴ－ＣＯＭを出力する特殊コード検出回路２と、データ信号から、そのデータ列における区切り位置が異なる、複数のデータ列を生成するデータ列生成回路４１と、データ列生成回路４１から出力された複数のデータ列をそれぞれデコードし、且つ、それぞれをエラー判定する複数のデコーダ４２（０）～４２（９）と、複数のデコーダ４２（０）～４２（９）から出力された、エラー判定の結果を示す複数のエラー信号ＥＲＲＯＲ（０）～（９）が入力され、入力された複数のエラー信号に応じて、エラーの生じていないデータ列の情報を含む第２補正値θＫを生成する補正値生成回路４３Ａと、複数のデコーダ４２（０）～４２（９）から出力された複数のデータ列ＤＡＴＡ（０）～ＤＡＴＡ（９）の中から、第１補正値ＤＥＴ－ＣＯＭ及び第２補正値θＫ＊に応じたデータ列を選択して出力するバイトアライメント回路３とを備える。
【0128】
この受信装置においては、第１補正値ＤＥＴ－ＣＯＭは、正常なタイミングを示す特殊コードの位置に対応している。第２補正値θＫ＊は、複数のエラー信号に基づいて、エラーの生じていないデータ列の情報を有している。バイトアライメント回路３は、複数のデコーダから出力された複数のデータ列の中から、第１補正値ＤＥＴ－ＣＯＭ及び第２補正値θＫ＊に応じたデータ列を選択して出力する。外来ノイズ等により、特殊コードの受信前に、エラーが生じた場合には、補正値生成回路４３Ａにより生成された第２補正値θＫ＊に応じて、バイトアライメント回路が、バイトアライメントズレの無いデータ列を選択して出力する。これにより、特殊コードの受信前であっても、正常なデータ信号に早期に復帰することができる。データ信号が、画像データ信号である場合は、画像の乱れを早期に解消することができる。この受信装置は、バイトアライメントズレからの早期復帰を単純構成にて実現することができる。
【0129】
上述の受信装置は、送信装置から送信されたシリアルデータ信号ＤＡＴＡ－Ｓを受信し、パラレルデータ信号に変換し、データ信号ＤＡＴＡ－Ｐ（Ｅ＊）として、特殊コード検出回路２に入力するデシリアライザ１を備えている。デシリアライザは、シリアルデータ信号をパラレルデータ信号に変換することができる。
【0130】
上述の受信装置においては、特殊コードのみに頼らず、伝送符号エラーも用いてバイトアライメントを行っている。シンボルマッピング方式の冗長な特性を活かし、受信側で伝送符号エラーを検知している。デシリアライズしたデータが、誤ったデータのブロックの場合、ＤＣバランスやランレングスのルールから逸脱する可能性が高くなるので、バイトアライメントズレが発生した場合、エラーを検知することができる。伝送符号エラー検出器をコード長以上並べ、パラレル変換時に、取りうるすべてのパラレルデータのブロックを全て監視する事で、正しいデータの区切りを検出し、特殊コードの受信前に、再度バイトアライメントを行うことができる。
【0131】
なお、上述の構成では、同時に観測するデータ列を１０個用意したが、２個以上で検出する構成も可能である。上述の構成では、データ幅（コード長）が１０ビットの場合、２０ビットのデータ結合を行ってデータ列を生成したが、１１ビット幅（コード長＋同時に観測するデータ列－１）以上のデータ幅で検出を行うこともできる。エラー検出においては、１度のエラーが検出された場合に、エラー発生と判断してもよいが、数回のエラーが連続して発生した場合に、エラーが発生していると判断して、バイトアライメントを実行してもよい。また、上記では、エラーが無いとされたチャネルを特定したが、各チャネルの中で、エラーの発生頻度が一番少ないと判断されるチャネルを、エラーの発生が無いと判断してもよい。なお、上述の構成では、ビットシフトを前後の一方向にしか、第２補正値θＫ（又はθＫ＊）による調整が出来ない。しかしながら、バイトアライメント回路の出力であるパラレルデータ信号ＤＡＴＡ－Ｐをずらしたり、データ幅（コード長）が１０ビットの場合、２０ビットのデータ結合を行ってデータ列を生成していたのを、２１ビット以上にしてやることで、第２補正値θＫ（又はθＫ＊）によって、前後の双方向に、バイトアライメントの調整が可能になる。
【0132】
また、第１の受信装置においては、８ｂ１０ｂデコーダの出力は固定なので、出力につながっていないデコーダはエラー検知部のみの構成が取れる。フィードバック回路があるが、第２受信装置と比較すると、比較的回路面積小さくすることができる。一方、第２の受信装置においては、８ｂ１０ｂデコーダの出力に選択回路を配置しており、バイトアライメントへのフィードバック回路を省略できるので、単純な構成となり、保守性、ロバスト性に優れることとなる。外来ノイズによる影響で発生した、バイトアライメントズレを特殊コード（コンマキャラクタ）を待たずに復帰させれるようになる。そのため、画素単位のノイズに抑えることができ、映像表示を改善することができ、特に、画像データ信号を自動車等の移動装置の表示装置に送信する場合には、運転者の利便性を向上させることができる。
【符号の説明】
【0133】
１…デシリアライザ、２…特殊コード検出回路、３…バイトアライメント回路、４…デコーダ、２１…データ列生成回路、２２…特殊コード検出部、２３…補正値生成回路、３１…データ列生成回路、３２…選択回路、４１…データ列生成回路、４２…８ｂ１０ｂデコーダ、４２Ｅ…８ｂ１０ｂエラー検出器、４３，４３Ａ…補正値生成回路、４４…第１選択回路、４５…第２選択回路、２０１…エンコーダ、２０２…シリアライザ、ＥＲＲＯＲ…エラー信号、ＲＸ…受信装置、ＴＸ…送信装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】