特開 2024-66485 相変化メモリ装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024066485

(43)【公開日】2024-05-15

(54)【発明の名称】相変化メモリ装置及びその製造方法

(51)【国際特許分類】

   H10B 63/10 20230101AFI20240508BHJP

   H10N 70/00 20230101ALI20240508BHJP

   H10N 70/20 20230101ALI20240508BHJP

【ＦＩ】

H10B63/10

H10N70/00 A

H10N70/20

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023183671

(22)【出願日】2023-10-26

(31)【優先権主張番号】10-2022-0142950

(32)【優先日】2022-10-31

(33)【優先権主張国・地域又は機関】KR

(31)【優先権主張番号】10-2023-0006942

(32)【優先日】2023-01-17

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】515162224

【氏名又は名称】コリア アドバンスド インスティテュート オブ サイエンス アンド テクノロジー

【氏名又は名称原語表記】ＫＯＲＥＡ ＡＤＶＡＮＣＥＤ ＩＮＳＴＩＴＵＴＥ ＯＦ ＳＣＩＥＮＣＥ ＡＮＤ ＴＥＣＨＮＯＬＯＧＹ

(74)【代理人】

【識別番号】110002789

【氏名又は名称】弁理士法人ＩＰＸ

(72)【発明者】

【氏名】チェ・シンヒョン

(72)【発明者】

【氏名】パク・シオン

(72)【発明者】

【氏名】ホン・ソクマン

【テーマコード（参考）】

5F083

【Ｆターム（参考）】

5F083FZ10

5F083JA60

(57)【要約】

【課題】相変化メモリ装置及びその製造方法を提供する。
【解決手段】電極、電極上に位置する第１レイヤ、及び第１レイヤ上に位置する第２レイヤを含み、第１レイヤは、局所的に形成された相変化物質領域を含む相変化メモリを提供しうる。
【選択図】図２Ａ

【特許請求の範囲】

【請求項1】

電極と、
前記電極上に位置する第１レイヤと、
前記第１レイヤ上に位置する第２レイヤと、を含み、
前記第１レイヤは、局所的に形成された相変化物質領域を含む、相変化メモリ。

【請求項2】

前記第２レイヤ上に位置する上部電極をさらに含む、請求項１に記載の相変化メモリ。

【請求項3】

前記相変化物質領域は、前記第１レイヤの物質と前記第２レイヤの物質との結合物によって構成される、請求項１に記載の相変化メモリ。

【請求項4】

前記第１レイヤの物質は、Ｓｉを含み、前記第２レイヤの物質は、Ｔｅを含む、請求項１に記載の相変化メモリ。

【請求項5】

前記第１レイヤの物質は、１４族元素を含み、前記第２レイヤの物質は、１５族または１６族元素を含む、請求項１に記載の相変化メモリ。

【請求項6】

前記第２レイヤは、上部電極として機能する、請求項１に記載の相変化メモリ。

【請求項7】

前記相変化物質領域は、ナノスケールのフィラメント形態を有する、請求項１に記載の相変化メモリ。

【請求項8】

前記相変化物質領域は、前記第２レイヤに加えられる電圧により、前記第２レイヤの物質が前記第１レイヤに提供されて形成される、請求項１に記載の相変化メモリ。

【請求項9】

電極と、
前記電極上に位置する第１レイヤと、
前記第１レイヤ上に位置する第２レイヤと、を含み、
前記第１レイヤは、局所的に形成されたナノフィラメントを含み、前記ナノフィラメントは、相変化物質特性を有する、相変化メモリ。

【請求項10】

電極を形成する段階と、
前記電極上に第１レイヤを形成する段階と、
前記第１レイヤ上に第２レイヤを形成する段階と、
前記第２レイヤに加えられる電圧により、前記第１レイヤに局所的に相変化物質領域を形成する段階と、を含む、相変化メモリの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、相変化メモリ（ＰＲＡＭまたはＰＣＲＡＭ：ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）装置及びその製造方法に係り、さらに具体的には、電極上に位置する少なくとも２層のレイヤそれぞれの物質結合を介して生成された相変化物質領域を利用した相変化メモリセル構造、それを利用した相変化メモリ装置、及びその製造方法に関する。

【背景技術】

【0002】

相変化メモリ（ＰＲＡＭ）は、特定物質の相の変化を利用するメモリ素子である。すなわち、特定の物質が非晶質状（ａｍｏｒｐｈｏｕｓ ｓｔａｔｅ）及び多結晶状（ｃｒｙｓｔａｌｌｉｎｅ ｓｔａｔｅ）に変化する場合、抵抗の変化が生じるが、該抵抗の変化は、メモリのデータとして意味を有することになる。このとき、物質の相変化は、温度と時間とによって決定される。

【0003】

すなわち、比較的低温である結晶化温度と、溶融点との間において、一定時間の加熱後、徐々に冷却する場合、物質は、結晶化される。このとき、結晶化が進められた物質は、低抵抗状態を維持し、それは、データ「０」が保存された状態である。また、溶融点以上の温度に加熱した後で急冷する場合、物質は、非晶質化される。このとき、高抵抗状態の維持を意味し、データ「１」が保存された状態である。

【0004】

そのような相変化メモリの動作メカニズムにおいて、結晶化状態を誘導するセット（ｓｅｔ）状態は、比較的低温で遂行されるので、多くの電流量が要求されない。しかしながら、非晶質状態に誘導するリセット（ｒｅｓｅｔ）状態は、高い電流量を要求する。従って、高い集積度を有するメモリ素子作製のためには、リセット動作時、リセットのための電流量を減らす努力が必要である。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、各物質層を構成する物質結合を介して生成された相変化物質領域を利用し、６０μＡ以下の低いリセット電流を要求する相変化メモリ（ＰＲＡＭ）装置及びその製造方法を提供することを目的とする。

【0006】

また、本発明が解決しようとする課題は、下部電極コンタクト（ＢＥＣ：ｂｏｔｔｏｍ ｅｌｅｃｔｒｏｄｅ ｃｏｎｔａｃｔ）の構造をなくし、ｎｍレベルのパターンのための高価の工程が必要ではなく、パターンサイズにかかわらず、低い工程コストでもって製造可能な相変化メモリ装置及びその製造方法を提供することを目的とする。

【0007】

また、本発明が解決しようとする課題は、２層の物質層の物質結合を介し、素子内において、自体でもってナノスケールのフィラメント形態の相変化物質領域を形成することにより、下部電極コンタクトの構成要素なしに、低い動作電流を介し、少ない電力消耗を達成することができる相変化メモリ装置及びその製造方法を提供することを目的とする。

【0008】

また、本発明が解決しようとする課題は、既存の相変化メモリ（ＰＲＡＭ）製造工程に比べ、簡単であり、電子ビームリソグラフィ（Ｅ－ｂｅａｍ ｌｉｔｈｏｇｒａｐｈｙ）やＡｒＦ液浸（ＡｒＦ ｉｍｍｅｒｓｉｏｎ）のような高価工程が必要ではなく、既存の半導体と互換される物質を使用し、現在の半導体工程プロセスと一致する相変化メモリ装置及びその製造方法を提供することを目的とする。

【0009】

本発明の解決課題は以上で言及された内容に制限されるものではなく、言及されていない他の技術的課題は、以下の記載から、通常の技術者に明確に理解されうるであろう。

【課題を解決するための手段】

【0010】

本発明の一実施形態において、電極と、前記電極上に位置する第１レイヤと、前記第１レイヤ上に位置する第２レイヤと、を含み、前記第１レイヤは、局所的に形成された相変化物質領域を含むものである相変化メモリ（ＰＲＡＭ）を提供しうる。

【0011】

ここで、前記第２レイヤ上に位置する上部電極をさらに含む相変化メモリを提供しうる。

【0012】

また、前記相変化物質領域は、前記第１レイヤの物質と前記第２レイヤの物質との結合物によっても構成される。

【0013】

また、前記第１レイヤの物質は、Ｓｉを含み、前記第２レイヤの物質は、Ｔｅを含むものでもある。

【0014】

また、前記第１レイヤの物質は、１４族元素を含み、前記第２レイヤの物質は、１５族または１６族元素を含むものでもある。

【0015】

また、前記第２レイヤは、上部電極として機能するものでもある。

【0016】

また、前記相変化物質領域は、ナノスケールのフィラメント形態を有するものでもある。

【0017】

また、前記相変化物質領域は、前記第２レイヤに加えられる電圧により、前記第２レイヤの物質が前記第１レイヤに提供されて形成されるものでもある。

【0018】

また、本発明の他の実施形態において、電極と、前記電極上に位置する第１レイヤと、前記第１レイヤ上に位置する第２レイヤと、を含み、前記第１レイヤは、局所的に形成されたナノフィラメントを含み、前記ナノフィラメントは、相変化物質特性を有するものである相変化メモリを提供しうる。

【0019】

また、本発明のさらに他の実施形態において、電極を形成する段階と、前記電極上に第１レイヤを形成する段階と、前記第１レイヤ上に第２レイヤを形成する段階と、前記第２レイヤに加えられる電圧により、前記第１レイヤに局所的に相変化物質領域を形成する段階と、を含む相変化メモリの製造方法を提供しうる。

【発明の効果】

【0020】

本発明によれば、本発明は、各物質層を構成する物質結合を介して生成された相変化物質領域を利用し、６０μＡ以下の低いリセット電流を要求する相変化メモリ（ＰＲＡＭ）装置及びその製造方法を提供しうる。

【0021】

また、本発明によれば、下部電極コンタクト（ＢＥＣ：ｂｏｔｔｏｍ ｅｌｅｃｔｒｏｄｅ ｃｏｎｔａｃｔ）の構造をなくし、ｎｍレベルのパターンのための高価の工程が必要ではなく、パターンサイズとかかわらず、低いリセット電流を有し、低い工程コストでもって製造可能な相変化メモリ装置及びその製造方法を提供しうる。

【0022】

また、本発明によれば、２層の物質層の物質結合を介し、素子内において、自体でもってナノスケールのフィラメント形態の相変化物質領域を形成することにより、下部電極コンタクトの構成要素なしに、低い動作電流を介し、少ない電力消耗を達成することができる相変化メモリ装置及びその製造方法を提供しうる。

【0023】

また、本発明によれば、既存の相変化メモリ（ＰＲＡＭ）製造工程に比べ、簡単であって、電子ビームリソグラフィ（Ｅ－ｂｅａｍ ｌｉｔｈｏｇｒａｐｈｙ）やＡｒＦ液浸（ＡｒＦ ｉｍｍｅｒｓｉｏｎ）のような高価工程が必要ではなく、従来の半導体と互換される物質を使用し、現在の半導体工程プロセスと一致する相変化メモリ装置及びその製造方法を提供しうる。

【0024】

本発明の効果は、以上で言及された内容に制限されるものではなく、言及されていないさらに他の効果は、以下の記載から通常の技術者に明確に理解されうるであろう。

【図面の簡単な説明】

【0025】

【図1】従来の相変化メモリ（ＰＲＡＭ）構造について説明するための図である。

【0026】

【図2A】本発明の一実施形態による相変化メモリ（ＰＲＡＭ）の構造、製造方法及び動作原理について説明するための図である。

【0027】

【図2B】本発明の一実施形態による相変化メモリ（ＰＲＡＭ）の構造、製造方法及び動作原理について説明するための図である。

【0028】

【図3】本発明の一実施形態による相変化メモリ（ＰＲＡＭ）の構造及び動作原理について説明するための例示図である。

【0029】

【図4】本発明の一実施形態による相変化メモリ（ＰＲＡＭ）素子のリセット（ｒｅｓｅｔ）電流を示す実験結果を示すグラフである。

【発明を実施するための形態】

【0030】

以下、添付された図面を参照し、本発明につき、本発明が属する技術分野において通常の知識を有する者が容易に実施することができるように詳細に説明する。しかしながら、本発明は、さまざまに異なる形態に具現され、ここで説明する実施形態に限定されるものではない。

【0031】

本明細書で使用された用語は、本実施形態について説明するためのものであり、本発明を制限するものではない。本明細書において、単数形は、文言で特に言及されない限り、複数形も含む。

【0032】

本明細書で使用される「含む（ｃｏｍｐｒｉｓｅｓ）」、「含むところの（ｃｏｍｐｒｉｓｉｎｇ）」は、言及された構成要素、段階、動作及び／または素子は、１以上の他の構成要素、段階、動作及び／または素子の存在または追加を排除するものではない。

【0033】

また、本発明についての説明において、関連公知技術に係わる具体的な説明が、本発明の要旨を不明確にしうると判断される場合、その詳細な説明を省略する。

【0034】

以下、添付された図面を参照し、本発明による実施形態について詳細に説明する。本発明の構成、及びそれによる作用効果は、以下の詳細な説明を介し、明確に理解されるであろう。

【0035】

図１は、従来の相変化メモリ（ＰＲＡＭ）構造について説明するための図面である。

【0036】

一般的に、相変化メモリ（ＰＲＡＭ）素子において、下部電極を介して電流を印加すれば、それによって生じたジュール熱（Ｊｏｕｌｅ ｈｅａｔ）により、相変化物質層の温度が変化され、印加される電流を適切に変化させ、相変化物質層の結晶構造を、結晶状態または非晶質状態に変化させることができる。すなわち、ジュール熱により、抵抗が低い結晶質（ｃｒｙｓｔａｌｌｉｎｅ）状態（セット（ｓｅｔ）状態）と、抵抗が高い非晶質（ａｍｏｒｐｈｏｕｓ）状態（リセット（ｒｅｓｅｔ）状態）との間で相変化が起こり、書き込みモード及び読み取りモードにおいて、相変化膜を介して流れる電流を感知し、相変化記憶セルに保存された情報がセット状態のデータ（０）であるか、あるいはリセット状態のデータ（１）であるかということを判別することができる。

【0037】

図１を参照すれば、上部電極（ＴＥ：ｔｏｐ ｅｌｅｃｔｒｏｄｅ）下に、相変化物質によって構成された相変化物質層が存在し、該相変化物質は、代表的なものとして、Ｇｅ－Ｓｂ－Ｔｅ（ＧＳＴ）のようなカルコゲン化合物が使用されうる。図１のような従来構造によれば、相変化メモリ（ＰＲＡＭ）素子において、ＧＳＴのような相変化物質を加熱させるヒータと作用する下部電極（ＢＥ）の大きさが非常に重要であり、相変化メモリ（ＰＲＡＭ）のセット／リセット過程において、リセット過程で生じる電流量は、素子の寿命（ｌｉｆｅｔｉｍｅ）、センシングマージン（ｓｅｎｓｉｎｇ ｍａｒｇｉｎ）、及び素子の縮小率（ｓｈｒｉｎｋａｇｅ）を左右する。

【0038】

しかしながら、そのような従来構造においては、ＢＥＣのような限定された電極（ｃｏｎｆｉｎｅｄ ｅｌｅｃｔｒｏｄｅ）の小さい電極を介して電流を注入し、そこで生じる熱を利用してリセットを進めるが、そのとき、高い熱を生成するためには、電極の大きさが極端に小さくなければならないので、４０ｎｍ以下の微細なパターン形成が必要であり、そのために、電子ビームリソグラフィ（Ｅ－ｂｅａｍ ｌｉｔｈｏｇｒａｐｈｙ）やＡｒＦ液浸（ＡｒＦ ｉｍｍｅｒｓｉｏｎ）のような高価工程が必要であり、工程コストが莫大になるという問題点が生じる。また、そのような従来の相変化メモリ（ＰＲＡＭ）構造は、リセット電流を流して内部を溶かす特性により、数百μＡ以上の高いリセット電流の使用が不可欠である。

【0039】

それにより、従来のＢＥＣのような電極構造の形成なしに、低いリセット電流を有することにより、従来構造対比で、工程コストを減らすことができる新たな相変化メモリ（ＰＲＡＭ）構造が要求される。

【0040】

図２Ａ及び図２Ｂは、本発明の一実施形態による相変化メモリ（ＰＲＡＭ）の構造、製造方法及び動作原理について説明するための図面である。

【0041】

図２Ａを参照すれば、相変化メモリ素子構造は、下部電極２１０、下部電極２１０上に位置する第１レイヤ２２０、第１レイヤ２２０上に位置する第２レイヤ２３０、及び第２レイヤ２３０上に位置する上部電極２４０を含むものでもある。ここで、一例として、第２レイヤ２３０上に配された上部電極２４０の存在なしに、第２レイヤ２３０が上部電極として機能することも可能である。

【0042】

そのような相変化メモリ素子の製造方法は、下部電極２１０を形成する段階、下部電極２１０上に第１レイヤ２２０を形成する段階、第１レイヤ２２０上に第２レイヤ２３０を形成する段階、第２レイヤ２３０上に上部電極２４０を形成する段階（該段階は、省略可能でもある）、及び上部電極２４０または第２レイヤ２３０に加えられる電圧により、第１レイヤ２２０に局所的に相変化物質領域２５０を形成する段階を含むものでもある。

【0043】

ここで、上部電極２４０または第２レイヤ２３０を介し、第２レイヤ２３０に、例えば、５ないし１０Ｖの大きい電圧が印加されれば、第２レイヤ２３０を構成する物質が、電場により、第１レイヤ２２０に下がり、第１レイヤ２２０に提供されることにより、第１レイヤ２２０に局所的に相変化物質領域２５０が形成され、相変化物質領域２５０は、第１レイヤ２２０の物質と、第２レイヤ２３０の物質との結合物によって構成されうる。すなわち、電圧印加により、第２レイヤ２３０の物質が第１レイヤ２２０に侵透し、局所的な結合物領域として、相変化物質領域２５０を形成し、そのように形成された相変化物質領域２５０の形態が変わらずに、結晶相が変わり、相変化物質特性を有するように動作することができる。

【0044】

そのような相変化物質領域２５０は、ナノスケールのフィラメント（ｆｉｌａｍｅｎｔ）形態を有し、そのように形成されたフィラメントが、相変化特性を有することになり、自然に非常に薄いナノスケールサイズのフィラメントが形成されることにより、非常に低い電流でも動作可能である。

【0045】

例えば、第２レイヤ２３０の物質は、Ｔｅ（テルル）によって構成され、第１レイヤ２２０の物質は、Ｓｉ（シリコン）によって構成され、そのように、２層レイヤの物質の選択及び組み合わせにより、相変化物質領域２５０に形成されたナノフィラメントが、相変化物質特性を有しうる。また、第２レイヤ２３０の物質は、例えば、Ｐ、Ａｓ、Ｓｂのような１５族元素、あるいはＴｅ、ＳまたはＳｅのようなカルコゲン元素を含む１６族元素のうちいずれか一つ、またはそれらの組み合わせでもあり、第１レイヤ２２０の物質は、例えば、Ｓｉ、Ｇｅのような１４族元素のうちいずれか一つ、またはそれらの組み合わせでもあり、またそれ以外に、熱伝導率が低い材料でもある。その場合、相変化物質領域２５０が形成される第１レイヤ２２０や第２レイヤ２３０の熱伝導率が、一般的な金属などに比べて低いために、別途の熱伝導防止のための追加工程が必要ないという長所を有する。

【0046】

また、図２Ｂを参照すれば、本発明の一実施形態による相変化メモリ（ＰＲＡＭ）素子の動作のために、相変化物質領域２５０に形成されたナノフィラメントが、抵抗が低い結晶質（ｃｒｙｓｔａｌｌｉｎｅ）状態（セット（ｓｅｔ）状態）と、抵抗が高い非晶質（ａｍｏｒｐｈｏｕｓ）状態（リセット（ｒｅｓｅｔ）状態）との間で相変化物質特性を有することになり、従来構造と異なり、ＢＥＣのような別途電極を必要としておらず、素子サイズにかかわらず、非常に低いリセット電流で動作可能であるという長所を有する。

【0047】

図３は、本発明の一実施形態による相変化メモリ（ＰＲＡＭ）の構造及び動作原理について説明するための例示図である。

【0048】

図３は、図２の構造の一例を図示した図面であり、下部電極３１０、下部電極３１０上に位置するＳｉによって構成された第１レイヤ３２０、第１レイヤ３２０上に位置するＴｅによって構成された第２レイヤ３３０、及び第２レイヤ３３０上に位置する上部電極３４０を含む構造を示す。

【0049】

ここで、第１レイヤ３２０に局所的に形成された相変化物質領域には、第１レイヤ３２０の物質と、第２レイヤ３３０の物質との結合物として、例えば、ＳｉＴｅ_ｘ化合物形態のようなカルコゲナイド化合物形態でもって、ナノフィラメント３５０が形成されうる。

【0050】

まず、第２レイヤ３３０に電圧が加えられることにより、第１レイヤ３２０に局所的に薄いナノスケールサイズのナノフィラメント３５０が形成され、その形成後、ナノフィラメントが、結晶質（ｃｒｙｓｔａｌｌｉｎｅ）状態（セット（ｓｅｔ）状態）と非晶質（ａｍｏｒｐｈｏｕｓ）状態（リセット（ｒｅｓｅｔ）状態）との間で相変化物質特性を有することにより、相変化メモリ素子として動作することができる。

【0051】

図４は、本発明の一実施形態による相変化メモリ（ＰＲＡＭ）素子のリセット（ｒｅｓｅｔ）電流を示す実験結果を示すグラフである。

【0052】

図３の相変化メモリ（ＰＲＡＭ）構造により、５ｘ５μｍ^２のμｍ単位の素子サイズで実験した結果、図４に示されているように、６２μＡの低いリセット電流が獲得された。普通、そのようなμｍ単位の素子サイズにおいて、従来のＰＣ（ｐｈａｓｅ ｃｈａｎｇｅ）ＲＡＭ素子の構造によれば、１０Ａ以上の大きさのリセット電流を必要とするが、本発明による構造においては、６０μＡレベルのリセット電流で動作可能であり、それは、５０ｎｍサイズのＢＥＣを有する従来の相変化メモリ（ＰＲＡＭ）構造におけるよりも、約２００倍低い動作電流を達成したものである。

【0053】

また、そのような素子の特性は、従来の相変化メモリ（ＰＲＡＭ）構造によれば、約７～８ｎｍレベルのＢＥＣを有する相変化メモリ（ＰＲＡＭ）と類似した動作特性を有する。しかしながら、本発明のメモリ素子構造によれば、電子ビームリソグラフィ（Ｅ－ｂｅａｍ ｌｉｔｈｏｇｒａｐｈｙ）やＡｒＦ液浸（ＡｒＦ ｉｍｍｅｒｓｉｏｎ）のような高価工程が必要ではなく、従来の半導体と互換される物質などを使用し、現在の半導体工程プロセスと一致する相変化メモリ装置を製造することができ、従来の構造や方式に比べ、製造コスト及び工程の複雑性を画期的に減らすことができるという効果を有する。

【0054】

本発明の明細書に開示された実施形態は、一例示に過ぎず、本発明は、それらに限定されるものではない。本発明の範囲は、特許請求の範囲によって解釈されなければならず、それと均等な範囲内にある全ての技術も、本発明の範囲に含まれると解釈されなければならないのである。

【産業上の利用可能性】

【0055】

本発明の、相変化メモリ装置及びその製造方法は、例えば、携帯機器関連の技術分野に効果的に適用可能である。

【符号の説明】

【0056】

２１０，３１０ 下部電極
２２０，３２０ 第１レイヤ
２３０，３３０ 第２レイヤ
２４０，３４０ 上部電極
２５０ 相変化物質領域
３５０ ナノフィラメント

【図1】

【図2A】

【図2B】

【図3】

【図4】

【外国語明細書】