特開 2024-66819 メモリシステムおよび情報処理システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024066819

(43)【公開日】2024-05-16

(54)【発明の名称】メモリシステムおよび情報処理システム

(51)【国際特許分類】

   G06F 21/62 20130101AFI20240509BHJP

   G06F 21/44 20130101ALI20240509BHJP

【ＦＩ】

G06F21/62 318

G06F21/44

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022176549

(22)【出願日】2022-11-02

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(72)【発明者】

【氏名】幅 信太郎

(57)【要約】

【課題】ＰＳＩＤのＣ＿ＰＩＮを用いて容易に初期化することができるメモリシステムおよび情報処理システムを提供する。
【解決手段】本実施形態に係るメモリシステムは、データを記憶するメモリ領域を備える。コントローラは、メモリ領域を制御する。第１コネクタは、データをホストから入力しあるいは該ホストへ出力し、ホストに対して着脱可能である。第１保持部は、メモリ領域の初期化以外の動作においてメモリ領域および第１コネクタから電気的に分離されており、メモリ領域を初期化する権限の認証に用いられる識別情報を保持する。第１ポートは、第１保持部に接続されており、メモリ領域の初期化を指示する初期化コマンドをホストから受け取ったときに、第１保持部から識別情報を出力する。第２ポートは、初期化コマンドをホストから受け取り、かつ、第１ポートからの識別情報を受け取る。認証部は、第２ポートで受け取った初期化コマンドおよび識別情報に基づきメモリ領域の初期化を実行する。
【選択図】図１

【特許請求の範囲】

【請求項1】

データを記憶するメモリ領域と、
前記メモリ領域を制御するコントローラと、
前記データをホストから入力しあるいは該ホストへ出力し、前記ホストに対して着脱可能な第１コネクタと、
前記メモリ領域の初期化以外の動作において前記メモリ領域および前記第１コネクタから電気的に分離されており、前記メモリ領域を初期化する権限の認証に用いられる識別情報を保持する第１保持部と、
前記第１保持部に接続されており、前記メモリ領域の初期化を指示する初期化コマンドを前記ホストから受け取ったときに、前記第１保持部から前記識別情報を出力する第１ポートと、
前記初期化コマンドを前記ホストから受け取り、かつ、前記第１ポートからの前記識別情報を受け取る第２ポートと、
前記第２ポートで受け取った前記初期化コマンドおよび前記識別情報に基づき前記メモリ領域の初期化を実行する認証部とを備える、
メモリシステム。

【請求項2】

前記メモリ領域の初期化において、前記第１ポートと前記第２ポートとは電気的に接続される、請求項１に記載のメモリシステム。

【請求項3】

前記権限は、ＴＣＧ（Trusted Computing Group）の規格に準拠したＰＳＩＤ（Physical Presence Security Identifier）の権限である、請求項１に記載のメモリシステム。

【請求項4】

前記第１ポートに電気的に接続され、前記ホストに対して着脱可能な第２コネクタと、
前記第２ポートに電気的に接続され、前記ホストに対して着脱可能な第３コネクタとをさらに備える、請求項１から請求項３のいずれか一項に記載のメモリシステム。

【請求項5】

前記メモリ領域の初期化において前記第１ポートと前記第２ポートとを電気的に接続する接続部をさらに備える、請求項１から請求項３のいずれか一項に記載のメモリシステム。

【請求項6】

前記接続部に電気的に接続され、前記ホストに対して着脱可能な第４コネクタをさらに備える、請求項５に記載のメモリシステム。

【請求項7】

前記接続部は、前記第１ポートと前記第４コネクタとの間に接続された第１スイッチと、前記第２ポートと前記第４コネクタとの間に接続された第２スイッチとを備える、請求項６に記載のメモリシステム。

【請求項8】

前記識別情報を第１関数で変換した第１値を予め保持する第２保持部をさらに備え、
前記認証部は、前記第１保持部から受け取った前記識別情報を前記第１関数で変換した第２値と前記第２保持部からの第１値とが一致する場合に、前記メモリ領域の初期化を実行する、請求項１から請求項３のいずれか一項に記載のメモリシステム。

【請求項9】

メモリシステムと前記メモリシステムに着脱可能に接続されたホストとを備える情報処理システムであって、
前記メモリシステムは、
データを記憶するメモリ領域と、
前記メモリ領域を制御するコントローラと、
前記データを前記ホストから入力しあるいは該ホストへ出力し、前記ホストに対して着脱可能な第１コネクタと、
前記メモリ領域の初期化以外の動作において前記メモリ領域および前記第１コネクタから電気的に分離されており、前記メモリ領域を初期化する権限の認証に用いられる識別情報を保持する第１保持部と、
前記第１保持部に接続されており、前記メモリ領域の初期化を指示する初期化コマンドを前記ホストから受け取ったときに、前記第１保持部から前記識別情報を出力する第１ポートと、
前記初期化コマンドを前記ホストから受け取り、かつ、前記第１ポートからの前記識別情報を受け取る第２ポートと、
前記第２ポートで受け取った前記初期化コマンドおよび前記識別情報に基づき前記メモリ領域の初期化を実行する認証部とを備え、
前記ホストは、
前記データを前記メモリシステムから入力しあるいは該メモリシステムへ出力し、前記第１コネクタに対して着脱可能な第２コネクタと、
前記初期化コマンドを保持する第２保持部と、
前記初期化コマンドを前記第２保持部から前記第１ポートへ出力する第３ポートとを備える、情報処理システム。

【請求項10】

複数のメモリシステムと前記複数のメモリシステムに着脱可能に接続されたホストとを備える情報処理システムであって、
前記複数のメモリシステムのそれぞれは、
データを記憶するメモリ領域と、
前記メモリ領域を制御するコントローラと、
前記データを前記ホストから入力しあるいは該ホストへ出力し、前記ホストに対して着脱可能な第１コネクタと、
前記メモリ領域の初期化を指示する初期化コマンドおよび前記メモリ領域を初期化する権限の認証に用いられる識別情報を前記ホストから受け取る第１ポートと、
前記第１ポートで受け取った前記初期化コマンドおよび前記識別情報に基づき前記メモリ領域の初期化を実行する認証部とを備え、
前記ホストは、
前記データを前記メモリシステムから入力しあるいは該メモリシステムへ出力し、前記第１コネクタに対して着脱可能な第２コネクタと、
前記メモリ領域の初期化以外の動作において前記メモリ領域および前記第１コネクタから電気的に分離されており、前記識別情報を保持する第１保持部と、
前記初期化コマンドを保持する第２保持部と、
前記初期化コマンドおよび前記識別情報を出力する第３ポートとを備える、情報処理システム。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態はメモリシステムおよび情報処理システムに関する。

【背景技術】

【0002】

ＴＣＧ（Trusted Computing Group）規格に準拠したＳＥＤ（Self-Encrypting Drives）では、ＰＳＩＤ（Physical Presence Security Identifier）の権限を得るための識別情報がその筐体に印刷されている。ＰＳＩＤ権限を得るための識別情報を用いることによって、ＳＥＤがロック状態であっても初期化することができる。しかし、ＳＥＤがサーバやパーソナルコンピュータ等の内部に設けられている場合、ＰＳＩＤの識別情報を光学的に読み取ることが困難なことがある。このような場合、ＳＥＤのメモリ領域を初期化することが困難になる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許公開第２０１９／０２３６０３２号公報

【特許文献2】米国特許公開第２００８／００５９８０６号公報

【特許文献3】米国特許公開第２０１７／００４１１４３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＰＳＩＤ権限を得るための識別情報を光学的に読み取ることが困難な場合であっても、メモリ領域を初期化することができるメモリシステムおよび情報処理システムを提供すること。

【課題を解決するための手段】

【0005】

本実施形態に係るメモリシステムは、データを記憶するメモリ領域を備える。コントローラは、メモリ領域を制御する。第１コネクタは、データをホストから入力しあるいはホストへ出力し、ホストに対して着脱可能である。第１保持部は、メモリ領域の初期化以外の動作においてメモリ領域および第１コネクタから電気的に分離されており、メモリ領域を初期化する権限の認証に用いられる識別情報を保持する。第１ポートは、第１保持部に接続されており、メモリ領域の初期化を指示する初期化コマンドをホストから受け取ったときに、第１保持部から識別情報を出力する。第２ポートは、初期化コマンドをホストから受け取り、かつ、第１ポートからの識別情報を受け取る。認証部は、第２ポートで受け取った初期化コマンドおよび識別情報に基づきメモリ領域の初期化を実行する。

【図面の簡単な説明】

【0006】

【図1】第１実施形態に係る情報処理システムの構成の一例を示すブロック図。

【図2】第１実施形態に係る接続部の構成を示す図。

【図3】第１実施形態に係る情報処理システムの動作の一例を示すシーケンス図。

【図4】第１実施形態の変形例に係る接続部の構成を示す図。

【図5】第２実施形態に係る情報処理システムの構成の一例を示すブロック図。

【図6】第３実施形態に係る情報処理システムの構成の一例を示すブロック図。

【図7】第３実施形態に係る情報処理システムの動作の一例を示すシーケンス図。

【図8】第４実施形態に係る情報処理システムの構成の一例を示すブロック図。

【発明を実施するための形態】

【0007】

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものである。明細書と図面において、同一の要素には同一の符号を付す。

【0008】

（第１実施形態）
図１は、第１実施形態に係る情報処理システム１の構成の一例を示すブロック図である。

【0009】

情報処理システム１は、メモリシステム２と、ホスト３とを備えている。メモリシステム２とホスト３は、ＮＶＭｅ（登録商標）（ＰＣＩｅ（登録商標））等のインタフェース４を介してデータの送受信を行う。

【0010】

メモリシステム２は、データ保護機能を搭載するストレージである。メモリシステム２は、例えば、ＳＳＤ（Solid State Drive）やＨＤＤ（Hard Disk Drive）等である。メモリシステム２には、例えば、ＮＡＮＤ型フラッシュメモリが用いられ得る。データ保護機能は、例えば、データを暗号化して蓄積する暗号化による保護機能、或る個人に割り当てられた領域についてその個人以外からのアクセスを禁止するロックによる保護機能、暗号化およびロックの双方による保護機能等、ＴＣＧ（Trusted Computing Group）に準拠した保護機能である

【0011】

ホスト３は、メモリシステムの外部の処理装置である。ホスト３は、例えば、メモリシステム２をストレージとして利用するサーバまたはＰＣ（パーソナルコンピュータ）等である。また、ホスト３は、例えば、メモリシステム２の製造者、情報処理システム１の製造者、あるいは、ユーザがメモリシステム２についてｒｅｖｅｒｔを含む各種設定を行うために用いられる専用装置である。ｒｅｖｅｒｔは、メモリ領域２１を初期化することである。以下、メモリ領域２１の初期化をｒｅｖｅｒｔともいう。いずれの場合にも、ホスト３は、メモリシステム２に着脱可能に接続されている。ホスト３は、外部ネットワーク１０と通信可能に接続されている場合がある。ホスト３は、外部ネットワーク１０から受信したデータを、コネクタＣ３１、Ｃ２１およびインタフェース４を介してメモリシステム２へ送信する。ホスト３は、コネクタＣ２１、Ｃ３１およびインタフェース４を介してメモリシステム２のデータを受信し、外部ネットワーク１０へ送信する。即ち、インタフェース４は、所謂、in-bandなインタフェースとなっている。

【0012】

メモリシステム２は、メモリ領域２１と、メモリコントローラ２２と、コネクタＣ２１～Ｃ２４と、ＰＩＮ保持部２５とを備えている。

【0013】

メモリ領域２１は、ユーザが利用可能なデータを記憶する領域である。メモリコントローラ２２は、外部から読出しコマンドまたは書込みコマンドを受けて、データをメモリ領域２１から読み出し、または、データをメモリ領域２１へ書き込む。

【0014】

ＰＩＮ保持部２５は、例えば、メモリである。ＰＩＮ保持部２５は、ポートＳｉｎｏｕｔを備える。ＰＩＮ保持部２５は、ＰＳＩＤ（Physical Presence Security Identifier）権限の認証に用いられる識別情報Ｃ＿ＰＩＮをデータとして保持する。ＰＳＩＤ権限は、メモリ領域２１を初期化する権限である。即ち、ＰＳＩＤ権限があれば、メモリ領域２１のｒｅｖｅｒｔが実行可能となる。識別情報Ｃ＿ＰＩＮは、メモリシステム２に固有の文字列である。識別情報Ｃ＿ＰＩＮは、メモリシステム２のパッケージに貼付されるラベルまたは筐体などに印刷される。また、ＰＩＮ保持部２５は、保持している識別情報Ｃ＿ＰＩＮをポートＳｉｎｏｕｔから出力する。ＰＩＮ保持部２５は、ｒｅｖｅｒｔ以外の動作時には、メモリ領域２１、コネクタＣ２１、Ｃ３１、インタフェース４、データコントローラ３１等の外部ネットワーク１０に接続された構成から電気的に分離されている。

【0015】

ポートＳｉｎｏｕｔは、シリアルバス入出力ポートである。ポートＳｉｎｏｕｔは、後述のコネクタＣ２２に電気的に接続されている。ポートＳｉｎｏｕｔは、ホスト３からｒｅｖｅｒｔコマンドを受信する。ポートＳｉｎｏｕｔは、ｒｅｖｅｒｔコマンドを受信した場合にのみ、ＰＩＮ保持部２５から識別情報Ｃ＿ＰＩＮを送信する。また、ポートＳｉｎｏｕｔは、メモリ領域２１、コネクタＣ２１、Ｃ３１、インタフェース４、データコントローラ３１等の外部ネットワーク１０に接続された構成から電気的に分離されている。

【0016】

メモリコントローラ２２は、メモリ領域２１を制御するコントローラである。メモリコントローラ２２は、単一または複数のＣＰＵ（Central Processing Unit）等のプロセッサで構成され得る。メモリコントローラ２２は、ＰＳＩＤ権限を有する場合に、メモリ領域２１の全領域のデータを一括で無効化することができる。メモリコントローラ２２は、メモリ領域２１の全領域のデータを無効化することによって、メモリ領域２１を初期化することができる。

【0017】

メモリコントローラ２２は、ハッシュ保持部２６と、ＰＩＮ認証部２７と、ポートＳｉｎと、ポートＳｃｌｋ２とを備える。

【0018】

ハッシュ保持部２６は、例えば、メモリである。ハッシュ保持部２６は、識別情報Ｃ＿ＰＩＮのハッシュ値を保持する。このハッシュ値は、識別情報Ｃ＿ＰＩＮをハッシュ関数で予め変換した値であり、識別情報Ｃ＿ＰＩＮの認証に用いられる。

【0019】

ＰＩＮ認証部２７は、例えば、ＣＰＵ等のプロセッサである。ＰＩＮ認証部２７は、ｒｅｖｅｒｔコマンドおよび識別情報Ｃ＿ＰＩＮに基づき、ｒｅｖｅｒｔを実行するか否かの判断を行う。ｒｅｖｅｒｔコマンドは、メモリ領域２１の初期化を指示するコマンドである。

【0020】

ポートＳｉｎは、ｒｅｖｅｒｔコマンド受信用のシリアルバス入力ポートである。ポートＳｉｎは、後述のコネクタＣ２３に電気的に接続されている。ポートＳｉｎは、ホスト３からｒｅｖｅｒｔコマンドを受信する。ポートＳｉｎは、ポートＳｉｎｏｕｔからの識別情報Ｃ＿ＰＩＮを受信する。

【0021】

ポートＳｉｎは、ｒｅｖｅｒｔ実行時に、ホスト３の接続部３３を介してポートＳｏｕｔおよびポートＳｉｎｏｕｔに接続される。即ち、ポートＳｉｎｏｕｔ、ポートＳｉｎおよびポートＳｏｕｔは、ｒｅｖｅｒｔ実行時に、互いに短絡する。

【0022】

コネクタＣ２１～Ｃ２４は、外部接続のために設けられている。コネクタＣ２１～Ｃ２４は、ホスト３に設けられたコネクタＣ３１～Ｃ３４に対してそれぞれ着脱可能に接続される。

【0023】

コネクタＣ２１は、メモリ領域２１に電気的に接続される。コネクタＣ２１は、コネクタＣ３１に対して着脱可能に接続される。コネクタＣ２１は、ＮＶＭｅ（登録商標）（ＰＣＩｅ（登録商標））等のインタフェース４によってコネクタＣ３１に通信可能に接続される。また、コネクタＣ２１は、ＰＩＮ保持部２５およびポートＳｉｎｏｕｔからは電気的に分離されている。

【0024】

コネクタＣ２２は、ポートＳｉｎｏｕｔに電気的に接続される。コネクタＣ２２は、コネクタＣ３２に対して着脱可能に接続される。コネクタＣ２２は、ｒｅｖｅｒｔコマンド等の受信、および、ＰＳＩＤ権限の識別情報Ｃ＿ＰＩＮ等の送信に用いられる。コネクタＣ２２は、シリアル通信インタフェース５によってコネクタＣ３２に通信可能に接続される。また、コネクタＣ２２は、コネクタＣ２１から電気的に分離されている。インタフェース５は、所謂、out-of-bandなインタフェースとなっている。

【0025】

コネクタＣ２３は、ポートＳｉｎに電気的に接続される。コネクタＣ２３は、コネクタＣ３３に対して着脱可能に接続される。コネクタＣ２３は、ｒｅｖｅｒｔコマンド、ＰＳＩＤ権限のＣ＿ＰＩＮ等の受信に用いられる。コネクタＣ２３は、シリアル通信インタフェース６によってコネクタＣ３３に通信可能に接続される。また、コネクタＣ２３は、コネクタＣ２１から電気的に分離されている。インタフェース６は、所謂、out-of-bandなインタフェースとなっている。

【0026】

コネクタＣ２４は、ポートＳｃｌｋ２に接続される。ポートＳｃｌｋ２は、メモリシステム２とホスト３との間の同期をとるためのクロック信号の受信に用いられるシリアルバス入力ポートである。コネクタＣ２４は、クロック信号の受信に用いられる。コネクタＣ２４は、シリアル通信インタフェース７によってコネクタＣ３４に通信可能に接続される。また、コネクタＣ２４は、コネクタＣ２１～Ｃ２３、ポートＳｉｎｏｕｔ、Ｓｉｎから電気的に分離されている。

【0027】

ホスト３は、データコントローラ３１、コマンドコントローラ３２、コネクタＣ３１～Ｃ３４および接続部３３を備える。ホスト３は、単一または複数のＣＰＵ等のプロセッサで構成され得る。

【0028】

データコントローラ３１は、外部ネットワーク１０とメモリシステム２との間でデータを送受信するコントローラである。データコントローラ３１は、例えば、ＣＰＵ等のプロセッサおよびメモリで構成される。データコントローラ３１は、外部ネットワーク１０から受信したデータをメモリシステム２へ送信する。データコントローラ３１は、メモリシステム２から受信したデータを外部ネットワーク１０へ送信する。

【0029】

コマンドコントローラ３２は、メモリシステム２へｒｅｖｅｒｔコマンドを出力するコントローラである。コマンドコントローラ３２は、例えば、ＣＰＵ等のプロセッサおよびメモリで構成される。コマンドコントローラ３２は、ｒｅｖｅｒｔコマンド保持部３５からメモリシステム２へｒｅｖｅｒｔコマンドを送信するためにｒｅｖｅｒｔコマンド保持部３５を制御する。また、コマンドコントローラ３２は、クロック信号をポートＳｃｌｋ３およびコネクタＣ３４を介してメモリシステム２へ送信する。

【0030】

コネクタＣ３１は、データコントローラ３１に電気的に接続される。コネクタＣ３１は、コネクタＣ２１に対して着脱可能に接続される。また、コネクタＣ３１は、コネクタＣ３２、Ｃ３３およびポートＳｏｕｔからは電気的に分離される。

【0031】

コネクタＣ３２は、ポートＳｏｕｔに電気的に接続される。コネクタＣ３２は、メモリシステム２のコネクタＣ２２に着脱可能に接続される。コネクタＣ３２は、ｒｅｖｅｒｔコマンドの出力に用いられる。また、コネクタＣ３２は、識別情報Ｃ＿ＰＩＮの入力に用いられる。コネクタＣ３２は、コネクタＣ３１から電気的に分離される。

【0032】

コネクタＣ３３は、ポートＳｏｕｔに電気的に接続される。コネクタＣ３３は、メモリシステム２のコネクタＣ２３に着脱可能に接続される。コネクタＣ３３は、ｒｅｖｅｒｔコマンドの出力に用いられる。また、コネクタＣ３３は、識別情報Ｃ＿ＰＩＮの出力に用いられる。コネクタＣ３３は、コネクタＣ３１から電気的に分離されている。

【0033】

コネクタＣ３４は、ポートＳｃｌｋ３に接続される。コネクタＣ３４は、コネクタＣ２４に対して着脱可能に接続される。ポートＳｃｌｋ３は、クロック信号の送信に用いられるシリアルバス出力ポートである。コネクタＣ３４は、コネクタＣ３１～Ｃ３３、ポートＳｏｕｔから電気的に分離される。

【0034】

接続部３３は、コネクタＣ３２、コネクタＣ３３およびポートＳｏｕｔに電気的に接続される。接続部３３は、メモリ領域２１のｒｅｖｅｒｔを実行する際に、コネクタＣ３２、コネクタＣ３３およびポートＳｏｕｔを電気的に短絡する。接続部３３は、ｒｅｖｅｒｔコマンドをコネクタＣ３２およびコネクタＣ３３の両方へ同時に出力する。接続部３３は、コネクタＣ３２とコネクタＣ３３と電気的に短絡しているので、コネクタＣ３２、Ｃ３３を介してメモリシステム２のコネクタＣ２２、Ｃ２３も短絡している。これにより、接続部３３は、同一のｒｅｖｅｒｔコマンドをコネクタＣ２２およびＣ２３へ同時に入力する。また、接続部３３は、コネクタＣ２２から出力される識別情報Ｃ＿ＰＩＮをコネクタＣ２３へ入力する。

【0035】

コマンドコントローラ３２は、ｒｅｖｅｒｔコマンド保持部３５、ポートＳｏｕｔおよびポートＳｃｌｋ３を備えている。

【0036】

ｒｅｖｅｒｔコマンド保持部３５は、例えば、メモリである。ｒｅｖｅｒｔコマンド保持部３５は、メモリ領域２１をｒｅｖｅｒｔする際に出力されるコマンドであるｒｅｖｅｒｔコマンドを保持する。

【0037】

ポートＳｏｕｔは、シリアルバス出力ポートである。ポートＳｏｕｔは、ｒｅｖｅｒｔコマンドの出力に用いられる。ポートＳｏｕｔは、後述のコネクタＣ３２、Ｃ３３に電気的に接続される。ポートＳｏｕｔは、外部ネットワーク１０に接続されている構成から電気的に分離される。

【0038】

図２は、第１実施形態に係る接続部３３の構成を示す図である。

【0039】

接続部３３は、スイッチＳＷ１およびスイッチＳＷ２を備える。スイッチＳＷ１およびスイッチＳＷ２は、例えば、トランジスタ等で構成される。スイッチＳＷ１は、ポートＳｏｕｔとコネクタＣ３２との間に接続される。スイッチＳＷ２は、ポートＳｏｕｔとコネクタＣ３３との間に接続される。スイッチＳＷ１およびスイッチＳＷ２は、コマンドコントローラ３２に電気的に接続される。スイッチＳＷ１およびスイッチＳＷ２は、コマンドコントローラ３２によって同時に制御される。スイッチＳＷ１およびスイッチＳＷ２は、ｒｅｖｅｒｔコマンドが発行される直前に導通状態になる。スイッチＳＷ１およびスイッチＳＷ２は、ｒｅｖｅｒｔが実行された後に非導通状態となる。

【0040】

次に、情報処理システム１の動作について説明する。

【0041】

図３は、第１実施形態に係る情報処理システム１の動作の一例を示すシーケンス図である。

【0042】

ユーザがホスト３においてｒｅｖｅｒｔを要求した場合、ホスト３のコマンドコントローラ３２は、ポートＳｏｕｔからｒｅｖｅｒｔコマンドを出力する。また、ホスト３においてｒｅｖｅｒｔが要求されると、ホスト３のコマンドコントローラ３２は、スイッチＳＷを導通状態にする。これにより、メモリシステム２のポートＳｉｎｏｕｔおよびポートＳｉｎが短絡する。

【0043】

ｒｅｖｅｒｔコマンドは、メモリシステム２のポートＳｉｎおよびポートＳｉｎｏｕｔに入力される。メモリシステム２のポートＳｉｎおよびポートＳｉｎｏｕｔが短絡しているので、ｒｅｖｅｒｔコマンドは、ポートＳｉｎおよびポートＳｉｎｏｕｔの両方にほぼ同時に入力される。

【0044】

ポートＳｉｎでｒｅｖｅｒｔコマンドを受け取ると、メモリシステム２のメモリコントローラ２２は、識別情報Ｃ＿ＰＩＮの受信を待機する。

【0045】

一方、ポートＳｉｎｏｕｔでｒｅｖｅｒｔコマンドを受け取ると、メモリシステム２のＰＩＮ保持部２５は、ＰＳＩＤ権限の識別情報Ｃ＿ＰＩＮを発行する。識別情報Ｃ＿ＰＩＮは、ポートＳｉｎｏｕｔから出力され、ポートＳｉｎに入力される。

【0046】

ポートＳｉｎで識別情報Ｃ＿ＰＩＮを受け取ると、メモリコントローラ２２のＰＩＮ認証部２７は、ポートＳｉｎから受け取った識別情報Ｃ＿ＰＩＮをハッシュ関数でハッシュ値に変換する。さらに、ＰＩＮ認証部２７は、識別情報Ｃ＿ＰＩＮを変換して得られたハッシュ値とハッシュ保持部２６に予め保持されているハッシュ値とを比較する。ハッシュ値を用いることによって、識別情報Ｃ＿ＰＩＮの認証を安全に実行することができる。

【0047】

識別情報Ｃ＿ＰＩＮから得られたハッシュ値とハッシュ保持部２６のハッシュ値とが一致する場合、ＰＩＮ認証部２７は、メモリ領域２１のｒｅｖｅｒｔを実行する。

【0048】

識別情報Ｃ＿ＰＩＮから得られたハッシュ値とハッシュ保持部２６のハッシュ値とが一致しない場合、ＰＩＮ認証部２７は、メモリ領域２１のｒｅｖｅｒｔを実行しない。

【0049】

第１実施形態の情報処理システム１によれば、ｒｅｖｅｒｔを実行していないとき、識別情報Ｃ＿ＰＩＮが、インタフェース４から外部ネットワーク１０へ漏洩しない。なぜならば、このとき、スイッチＳＷは、非導通状態となっており、識別情報Ｃ＿ＰＩＮを記憶しているＰＩＮ保持部２５は、データを送受信するＮＶＭｅ（登録商標）（ＰＣＩｅ（登録商標））のインタフェース４から電気的に分離しているからである。

【0050】

第１実施形態では、ＰＳＩＤ権限の識別情報Ｃ＿ＰＩＮは、メモリシステム２のメモリコントローラ２２に保持されている。また、第１実施形態の情報処理システム１によれば、ＰＳＩＤ権限を得るための識別情報を光学的に読み取ることなく、ＰＳＩＤ権限の識別情報Ｃ＿ＰＩＮを用いてメモリ領域を初期化することができる。

【0051】

一方、ｒｅｖｅｒｔを実行するにはｒｅｖｅｒｔコマンドを必要とし、ポートＳｉｎｏｕｔとポートＳｉｎを短絡しただけではｒｅｖｅｒｔは実行されないので、メモリ領域を誤って初期化することを抑制できる。

【0052】

また、第１実施形態のメモリシステム１によれば、外部ネットワーク１０から電気的に分離されたＰＩＮ保持部２５が識別情報Ｃ＿ＰＩＮを記憶しているので、外部ネットワーク１０への識別情報Ｃ＿ＰＩＮの漏洩を抑制することができる。

【0053】

（変形例）
図４は、第１実施形態の変形例に係る接続部３３の構成を示す図である。第１実施形態の変形例に係る接続部３３は、ポートＳｏｕｔ、コネクタＣ３２およびコネクタＣ３３を電気的に接続する配線である。接続部３３は、ポートＳｉｎとポートＳｉｎｏｕｔとを電気的に短絡する。

【0054】

第１実施形態の変形例は、第１実施形態と同様の効果を得ることができる。

【0055】

（第２実施形態）
図５は、第２実施形態に係る情報処理システム１の構成の一例を示すブロック図である。第２実施形態に係る情報処理システム１は、メモリシステム２およびホスト３を含む。第２実施形態では、接続部３３がメモリシステム２に設けられている。

【0056】

第２実施形態のメモリシステム２は、メモリ領域２１、メモリコントローラ２２、ＰＩＮ保持部２５、接続部３３、コネクタＣ２１、コネクタＣ２４、コネクタＣ２５およびコネクタＣ２６を備える。これらのうち、メモリ領域２１、メモリコントローラ２２、ＰＩＮ保持部２５、コネクタＣ２１およびコネクタＣ２４は第１実施形態の構成と同様である。

【0057】

接続部３３は、ポートＳｉｎ、ポートＳｉｎｏｕｔおよびコネクタＣ２５に電気的に接続される。接続部３３は、ｒｅｖｅｒｔを実行する際に、コネクタＣ２５、ポートＳｉｎｏｕｔおよびポートＳｉｎを電気的に短絡する。接続部３３は、ホスト３から受けたｒｅｖｅｒｔコマンドをポートＳｉｎｏｕｔおよびポートＳｉｎへ出力する。また、接続部３３は、ポートＳｉｎｏｕｔから受けた識別情報Ｃ＿ＰＩＮをポートＳｉｎへ出力する。

【0058】

接続部３３は、スイッチＳＷ１およびスイッチＳＷ２を備える。スイッチＳＷ１およびスイッチＳＷ２は、例えば、トランジスタ等で構成される。スイッチＳＷ１およびスイッチＳＷ２は、コマンドコントローラ３２によって制御される。

【0059】

コネクタＣ２５は、ポートＳｉｎｏｕｔ、Ｓｉｎに共通に電気的に接続される。コネクタＣ２５は、ホスト３のコネクタＣ３５と着脱可能である。コネクタＣ２５は、ｒｅｖｅｒｔコマンド等の受信、および、識別情報Ｃ＿ＰＩＮ等の送受信に用いられる。コネクタＣ２５は、シリアル通信インタフェース５によってコネクタＣ３５と通信可能に接続される。

【0060】

コネクタＣ２６は、スイッチＳＷ１およびスイッチＳＷ２に電気的に接続される。コネクタＣ２６は、ホスト３のコネクタＣ３６と着脱可能である。コネクタＣ２６は、スイッチＳＷ１およびスイッチＳＷ２の制御信号の受信に用いられる。コネクタＣ２６は、シリアル通信インタフェース８によってコネクタＣ３６と通信可能に接続される。

【0061】

第２実施形態のホスト３は、データコントローラ３１、コマンドコントローラ３２、コネクタＣ３１、コネクタＣ３４、コネクタＣ３５およびコネクタＣ３６を備える。これらのうち、データコントローラ３１、コマンドコントローラ３２、コネクタＣ３１およびコネクタＣ３４は第１実施形態の構成と同様である。

【0062】

コネクタＣ３５は、ポートＳｏｕｔに電気的に接続される。コネクタＣ３５は、ｒｅｖｅｒｔコマンド等の送信に用いられる。

【0063】

コネクタＣ３６は、コマンドコントローラ３２に電気的に接続される。コネクタＣ３６は、スイッチＳＷ１およびスイッチＳＷ２の制御信号の出力に用いられる。

【0064】

第２実施形態は、第１実施形態と同様の効果を得ることができる。

【0065】

（第３実施形態）
図６は、第３実施形態に係る情報処理システム１の構成の一例を示すブロック図である。第３実施形態に係る情報処理システム１は、複数のメモリシステム２と１つのホスト３とを含む。第３実施形態では、１つのホスト３に対して複数のメモリシステム２が接続されている。

【0066】

第３実施形態のメモリシステム２は、メモリ領域２１、メモリコントローラ２２、コネクタＣ２１、コネクタＣ２３およびコネクタＣ２４を備える。これらのうち、メモリ領域２１、メモリコントローラ２２、コネクタＣ２１、コネクタＣ２３およびコネクタＣ２４は第１実施形態の構成と同様である。

【0067】

第３実施形態のホスト３は、データコントローラ３１、コマンドコントローラ３２、接続部３３、コネクタＣ３１、コネクタＣ３３およびコネクタＣ３４を備える。これらのうち、データコントローラ３１は第１実施形態の構成と同様である。

【0068】

第３実施形態の接続部３３は、ポートＳｏｕｔとコネクタＣ３３とを電気的に接続する配線である。

【0069】

コマンドコントローラ３２は、ｒｅｖｅｒｔコマンド保持部３５およびＰＩＮ保持部３６を備える。これらのうち、ｒｅｖｅｒｔコマンド保持部３５は第１実施形態の構成と同様である。

【0070】

ＰＩＮ保持部３６は、例えば、メモリである。ＰＩＮ保持部３６は、複数のメモリシステム２の識別情報Ｃ＿ＰＩＮを保持する。ＰＩＮ保持部３６は、複数のメモリシステム２のうちｒｅｖｅｒｔの対象となっているメモリシステム２の識別情報Ｃ＿ＰＩＮをポートＳｏｕｔから出力する。

【0071】

コネクタＣ３１は、データコントローラ３１に電気的に接続される。コネクタＣ３１は、複数のメモリシステム２のコネクタＣ２１に対して着脱可能に接続される。また、コネクタＣ３１は、コネクタＣ３３およびポートＳｏｕｔからは電気的に分離される。

【0072】

コネクタＣ３３は、ポートＳｏｕｔに電気的に接続される。コネクタＣ３３は、複数のメモリシステム２のコネクタＣ２３に着脱可能に接続される。コネクタＣ３３は、ｒｅｖｅｒｔコマンドの出力に用いられる。また、コネクタＣ３３は、識別情報Ｃ＿ＰＩＮの出力に用いられる。コネクタＣ３３は、コネクタＣ３１から電気的に分離されている。

【0073】

コネクタＣ３４は、ポートＳｃｌｋ３に接続される。コネクタＣ３４は、複数のメモリシステム２のコネクタＣ２４に対して着脱可能に接続される。コネクタＣ３４は、コネクタＣ３１～Ｃ３３、ポートＳｏｕｔから電気的に分離される。

【0074】

図７は、第３実施形態に係る情報処理システム１の動作の一例を示すシーケンス図である。

【0075】

ユーザがホスト３においてｒｅｖｅｒｔを要求した場合、ホスト３のｒｅｖｅｒｔコマンド保持部３５は、ポートＳｏｕｔからｒｅｖｅｒｔコマンドを出力する。ｒｅｖｅｒｔコマンドが出力された後、ＰＩＮ保持部３６は、ｒｅｖｅｒｔ対象であるメモリシステム２の識別情報Ｃ＿ＰＩＮをポートＳｏｕｔから出力する。

【0076】

ｒｅｖｅｒｔコマンドおよび識別情報Ｃ＿ＰＩＮは、複数のメモリシステム２のポートＳｉｎへ入力される。

【0077】

ポートＳｉｎで識別情報Ｃ＿ＰＩＮを受け取ると、メモリシステム２のＰＩＮ認証部２７は、ポートＳｉｎから受け取った識別情報Ｃ＿ＰＩＮをハッシュ関数でハッシュ値に変換する。さらに、メモリシステム２のＰＩＮ認証部２７は、識別情報Ｃ＿ＰＩＮを変換して得られたハッシュ値とハッシュ保持部２６に予め保持されているハッシュ値とを比較する。

【0078】

識別情報Ｃ＿ＰＩＮから得られたハッシュ値とハッシュ保持部２６のハッシュ値とが一致する場合、ＰＩＮ認証部２７は、メモリ領域２１のｒｅｖｅｒｔを実行する。

【0079】

識別情報Ｃ＿ＰＩＮから得られたハッシュ値とハッシュ保持部２６のハッシュ値とが一致しない場合、ＰＩＮ認証部２７は、メモリ領域２１のｒｅｖｅｒｔを実行しない。

【0080】

第３実施形態に係る情報処理システム１によれば、ホスト３は、複数のメモリシステム２のうち識別情報Ｃ＿ＰＩＮによって示されたメモリシステム２のみｒｅｖｅｒｔを実行することができる。

【0081】

第３実施形態では、１つのホスト３に対して複数のメモリシステム２が接続されている。ホスト３は、複数のメモリシステム２のうち識別情報Ｃ＿ＰＩＮによって示されたメモリシステム２のみにｒｅｖｅｒｔを実行することができる。

【0082】

（第４実施形態）
図８は、第４実施形態に係る情報処理システム１の構成の一例を示すブロック図である。第４実施形態に係る情報処理システム１は、複数のメモリシステム２と１つのホスト３を含む。第４実施形態では、１つのホスト３に対して複数のメモリシステム２が接続されている。

【0083】

第４実施形態のメモリシステム２は、メモリ領域２１、メモリコントローラ２２、ＰＩＮ保持部２５およびコネクタＣ２１～コネクタＣ２４を備える。これらのうち、メモリ領域２１、メモリコントローラ２２、ＰＩＮ保持部２５、コネクタＣ２１、コネクタＣ２３およびコネクタＣ２４は第１実施形態の構成と同様である。

【0084】

コネクタＣ２２は、ＰＩＮ保持部２５のポートＳｉｎｏｕｔに電気的に接続されている。コネクタＣ２２は、ホスト３から電気的に分離されている。

【0085】

第４実施形態のホスト３は、データコントローラ３１、コマンドコントローラ３２、接続部３３、コネクタＣ３１、コネクタＣ３３およびコネクタＣ３４を備える。これらのうち、データコントローラ３１、コマンドコントローラ３２、接続部３３、コネクタＣ３１、コネクタＣ３３およびコネクタＣ３４は第４実施形態の構成と同様である。

【0086】

第４実施形態は、第３実施形態と同様の効果を得ることができる。

【0087】

実施形態は例示であり、発明の範囲はそれらに限定されない。

【符号の説明】

【0088】

１ 情報処理システム
２ メモリシステム
３ ホスト
４～８ インタフェース
１０ 外部ネットワーク
２１ メモリ領域
２２ メモリコントローラ
２５ ＰＩＮ保持部
２６ ハッシュ保持部
２７ ＰＩＮ認証部
３１ データコントローラ
３２ コマンドコントローラ
３３ 接続部
３５ ｒｅｖｅｒｔコマンド保持部
Ｃ２１～Ｃ２５，Ｃ３１～Ｃ３６ コネクタ
Ｓｉｎ，Ｓｉｎｏｕｔ，Ｓｏｕｔ，Ｓｃｌｋ２，Ｓｃｌｋ３ ポート
ＳＷ１，ＳＷ２ スイッチ
Ｃ＿ＰＩＮ ＰＳＩＤ権限の識別情報

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】