特開 2024-66858 フィルタ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024066858

(43)【公開日】2024-05-16

(54)【発明の名称】フィルタ装置

(51)【国際特許分類】

   H03H 7/075 20060101AFI20240509BHJP

   H01P 1/162 20060101ALI20240509BHJP

   H01F 17/00 20060101ALI20240509BHJP

   H01F 27/00 20060101ALI20240509BHJP

   H01G 4/40 20060101ALI20240509BHJP

【ＦＩ】

H03H7/075 A

H01P1/162

H01F17/00 D

H01F27/00 S

H01G4/40 321A

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022176614

(22)【出願日】2022-11-02

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(74)【代理人】

【識別番号】100126480

【弁理士】

【氏名又は名称】佐藤 睦

(72)【発明者】

【氏名】高橋 渉

【テーマコード（参考）】

5E070

5E082

5J024

【Ｆターム（参考）】

5E070AA05

5E070AB10

5E070CB02

5E070CB13

5E082AB03

5E082BB01

5E082DD08

5J024AA01

5J024BA02

5J024CA02

5J024CA09

5J024CA17

5J024DA04

5J024DA29

5J024DA33

5J024EA01

5J024EA03

5J024KA03

(57)【要約】

【課題】フィルタ特性の劣化を抑制する。
【解決手段】フィルタ装置は、積層基板であって、第１端子と第２端子とを電気的に接続する直列配線が設けられる第１配線層と、基準電位が供給される基準電極を含む第２配線層と、前記第１配線層と前記第２配線層との間に位置する第３配線層と、前記第１配線層と前記第３配線層との間に位置する第１誘電体層と、前記第２配線層と前記第３配線層との間に位置する第２誘電体層と、を含む積層基板と、前記直列配線に設けられた直列受動素子と、前記直列配線と前記基準電極とを電気的に接続する並列配線と、前記並列配線に設けられた並列受動素子と、少なくとも一部が前記第３配線層に設けられるオープンスタブであって、前記直列配線に接続された一端と、開放された他端と、を有する前記オープンスタブと、を備え、前記並列配線及び前記オープンスタブは、導体を間に挟まないで対向する第１対向部及び第２対向部をそれぞれ含む。
【選択図】図２

【特許請求の範囲】

【請求項1】

積層基板であって、
第１端子と第２端子とを電気的に接続する直列配線が設けられる第１配線層と、
基準電位が供給される基準電極を含む第２配線層と、
前記第１配線層と前記第２配線層との間に位置する第３配線層と、
前記第１配線層と前記第３配線層との間に位置する第１誘電体層と、
前記第２配線層と前記第３配線層との間に位置する第２誘電体層と、
を含む積層基板と、
前記直列配線に設けられた直列受動素子と、
前記直列配線と前記基準電極とを電気的に接続する並列配線と、
前記並列配線に設けられた並列受動素子と、
少なくとも一部が前記第３配線層に設けられるオープンスタブであって、前記直列配線に接続された一端と、開放された他端と、を有する前記オープンスタブと、を備え、
前記並列配線及び前記オープンスタブは、導体を間に挟まないで対向する第１対向部及び第２対向部をそれぞれ含む、
フィルタ装置。

【請求項2】

請求項１に記載のフィルタ装置であって、
前記並列配線は、前記第３配線層に設けられ、少なくとも一部が前記第１対向部である第１電極を含み、
前記オープンスタブは、前記第３配線層に設けられ、少なくとも一部が前記第２対向部である第２電極を含む、
フィルタ装置。

【請求項3】

請求項１に記載のフィルタ装置であって、
前記積層基板は、
前記第１配線層と前記第２配線層との間に位置する第４配線層と、
前記第１配線層と前記第４配線層との間に位置する第３誘電体層と、
をさらに含み、
前記並列配線は、前記第３配線層に設けられる第１電極を含み、
前記オープンスタブは、前記第４配線層に設けられる第３電極を含み、
前記第１電極の少なくとも一部である第１部分と前記第３電極の少なくとも一部である第２部分とが、それぞれ互いに対向する前記第１対向部及び前記第２対向部である、
フィルタ装置。

【請求項4】

請求項３に記載のフィルタ装置であって、
前記オープンスタブは、前記第３配線層に設けられる第２電極をさらに含み、
前記第１電極の少なくとも一部である第３部分及び前記第２電極の少なくとも一部である第４部分が、それぞれ互いに対向する前記第１対向部及び前記第２対向部であり、
前記第１部分及び前記第２部分によって形成されるキャパシタの容量と、前記第３部分及び前記第４部分によって形成されるキャパシタの容量と、は同じである、
フィルタ装置。

【請求項5】

請求項３に記載のフィルタ装置であって、
前記オープンスタブは、前記第３配線層に設けられる第２電極をさらに含み、
前記第１電極の少なくとも一部である第３部分及び前記第２電極の少なくとも一部である第４部分が、それぞれ互いに対向する前記第１対向部及び前記第２対向部であり、
前記第１部分及び前記第２部分によって形成されるキャパシタの容量と、前記第３部分及び前記第４部分によって形成されるキャパシタの容量と、は異なる、
フィルタ装置。

【請求項6】

請求項１に記載のフィルタ装置であって、
前記並列配線は、前記第１誘電体層又は前記第２誘電体層を貫通し、かつ、前記並列受動素子と前記基準電極とを電気的に接続する第１ビアであって、少なくとも一部が前記第１対向部である前記第１ビアを含み、
前記オープンスタブは、
前記第１誘電体層又は前記第２誘電体層を貫通し、少なくとも一部が前記第２対向部である第２ビアを含む、
フィルタ装置。

【請求項7】

請求項１から６のいずれか１項に記載のフィルタ装置であって、
前記積層基板を積層方向に沿って平面視したときに、前記基準電極と前記オープンスタブとが重なる、
フィルタ装置。

【請求項8】

請求項１から６のいずれか１項に記載のフィルタ装置であって、
前記並列配線は、
前記第１誘電体層を貫通し、かつ、前記並列受動素子に電気的に接続される第１ビアと、
前記第２誘電体層を貫通し、かつ、前記第１ビアと前記基準電極とを電気的に接続する第２ビアと、
を含み、
前記第１ビアの断面積と前記第２ビアの断面積とは異なる、
フィルタ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フィルタ装置に関する。

【背景技術】

【0002】

回路基板上に複数の部品が実装されたフィルタがある（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０―１１５６１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載のフィルタでは、インダクタ、共振回路及び弾性波共振器の各々を搭載する部品が回路基板の上面に実装される。回路基板の下面には、端子が設けられる。端子は、回路基板を貫通するビアを通じて部品と電気的に接続される。

【0005】

ところで、フィルタのサイズを小さくするために部品同士を近づけて配置した場合、部品間の電磁界的な結合によって、信号の電力ロスが増加したり、減衰特性が劣化したりすることがある。

【0006】

本発明はこのような事情に鑑みてなされたものであり、フィルタ特性の劣化を抑制することが可能なフィルタ装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の一側面に係るフィルタ装置は、積層基板であって、第１端子と第２端子とを電気的に接続する直列配線が設けられる第１配線層と、基準電位が供給される基準電極を含む第２配線層と、前記第１配線層と前記第２配線層との間に位置する第３配線層と、前記第１配線層と前記第３配線層との間に位置する第１誘電体層と、前記第２配線層と前記第３配線層との間に位置する第２誘電体層と、を含む積層基板と、前記直列配線に設けられた直列受動素子と、前記直列配線と前記基準電極とを電気的に接続する並列配線と、前記並列配線に設けられた並列受動素子と、少なくとも一部が前記第３配線層に設けられるオープンスタブであって、前記直列配線に接続された一端と、開放された他端と、を有する前記オープンスタブと、を備え、前記並列配線及び前記オープンスタブは、導体を間に挟まないで対向する第１対向部及び第２対向部をそれぞれ含む。

【発明の効果】

【0008】

本発明によれば、フィルタ特性の劣化を抑制することが可能なフィルタ装置を提供することが可能となる。

【図面の簡単な説明】

【0009】

【図1】図１は、フィルタ回路４５１を備えるフロントエンド回路の回路図である。

【図2】図２は、フィルタ回路４５１が形成されたフィルタ装置１１のｙｚ面に平行な断面を模式的に示す図である。

【図3】図３は、フィルタ回路４５１が形成されたフィルタ装置１１のｚｘ面に平行な断面を模式的に示す図である。

【図4】図４は、フィルタ回路４５１が形成されたフィルタ装置１１のｘｙ面に平行な各断面を模式的に示す図である。

【図5】図５は、フィルタ回路４５１が形成されたフィルタ装置１１のｘｙ面に平行な各断面を模式的に示す図である。

【図6】図６は、フィルタ装置１１の等価回路２１の回路図である。

【図7】図７は、電極間の距離ｄに対する静電容量変化の一例を示す図である。

【図8】図８は、フィルタ装置１１の減衰特性の一例を示す図である。

【図9】図９は、フィルタ回路４５１が形成されたフィルタ装置１２のｘｙ面に平行な各断面を模式的に示す図である。

【図10】図１０は、フィルタ回路４５１が形成されたフィルタ装置１３のｚｘ面に平行な断面を模式的に示す図である。

【図11】図１１は、フィルタ回路４５１が形成されたフィルタ装置１３のｘｙ面に平行な各断面を模式的に示す図である。

【図12】図１２は、フィルタ装置１３の等価回路２３の回路図である。

【図13】図１３は、フィルタ回路４５１が形成されたフィルタ装置１４のｘｙ面に平行な各断面を模式的に示す図である。

【図14】図１４は、フィルタ装置１４の等価回路２４の回路図である。

【図15】図１５は、Ｌ型のフィルタ回路が形成されたフィルタ装置１５のｚｘ面に平行な断面を模式的に示す図である。

【図16】図１６は、フィルタ装置１５の等価回路２５の回路図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を極力省略する。

【0011】

［第１実施形態］
第１実施形態に係るフィルタ装置１１について説明する。図１は、フィルタ回路４５１を備えるフロントエンド回路の回路図である。

【0012】

図１に示すように、フロントエンド回路は、アンプ４１５と、スイッチ４１６と、フィルタ回路４５１と、ＳＰＤＴ（Single Pole-Double Throw）スイッチ４１８と、を備える。アンプ４１５は、前段の回路から入力端子４１４を通じて供給される、無線周波数を有する信号ＲＦｉｎを増幅し、増幅後の信号ＲＦ１を出力する。

【0013】

フィルタ回路４５１は、バンドパスフィルタ４５２と、スタブ回路４５３と、ローパスフィルタ回路４５４と、を含む。

【0014】

フィルタ回路４５１における入力端子３１（第１端子）は、スイッチ４１６を通じてアンプ４１５の出力端子に接続される。出力端子３２（第２端子）は、ＳＰＤＴスイッチ４１８を通じて後段の回路（図示しない）に接続される。

【0015】

直列配線Ｓ１は、入力端子３１と出力端子３２とを接続する。直列配線Ｓ１には、入力端子３１から出力端子３２に向かってバンドパスフィルタ４５２、スタブ回路４５３、及びローパスフィルタ回路４５４がこの順に設けられる。

【0016】

スタブ回路４５３は、オープンスタブ２１１を含む。オープンスタブ２１１は、ノードＮ１を通じてバンドパスフィルタ４５２に接続された一端と、開放された他端とを、有する。

【0017】

ローパスフィルタ回路４５４は、π型のローパスフィルタであり、インダクタＬ１及びキャパシタＣ１及びＣ２を含む。インダクタＬ１は、ノードＮ２を通じてノードＮ１に接続された第１端と、ノードＮ３を通じて出力端子３２に接続された第２端と、を有する。

【0018】

並列配線Ｐ１は、ノードＮ２と接地とを電気的に接続する。並列配線Ｐ２は、ノードＮ３と接地とを電気的に接続する。

【0019】

キャパシタＣ１は、並列配線Ｐ１に設けられ、ノードＮ２に接続された第１端と、接地に接続された第２端と、を有する。キャパシタＣ２は、並列配線Ｐ２に設けられ、ノードＮ３に接続された第１端と、接地に接続された第２端と、を有する。

【0020】

なお、ローパスフィルタ回路４５４がπ型のフィルタである構成について説明したが、これに限定するものではない。ローパスフィルタ回路４５４は、Ｌ型又はＴ型などの他の接続形態のフィルタであってもよい。

【0021】

また、ローパスフィルタ回路４５４がローパスフィルタである構成について説明したが、これに限定するものではない。例えば、インダクタＬ１をキャパシタに入れ替えるとともに、キャパシタＣ１及びＣ２の各々をインダクタに入れ替えることにより、ローパスフィルタ回路４５４をハイパスフィルタとすることも可能である。また、ローパスフィルタ回路４５４は、バンドパスフィルタ又はバンドエリミネーションフィルタなどとすることも可能である。

【0022】

また、フィルタ回路４５１では、入力端子３１に信号ＲＦ１が供給される構成について説明したが、これに限定するものではない。出力端子３２に信号ＲＦ１が供給される構成であってもよい。

【0023】

各図面には、ｘ軸、ｙ軸及びｚ軸を示すことがある。ｘ軸、ｙ軸及びｚ軸は、右手系の３次元の直交座標を形成する。以下、ｘ軸の矢印方向をｘ軸＋側、矢印とは逆方向をｘ軸－側と呼ぶことがあり、その他の軸についても同様である。なお、ｚ軸＋側及びｚ軸－側を、それぞれ「上側」及び「下側」と呼ぶこともある。また、ｚ軸方向を「積層方向」と呼ぶこともある。また、ｘ軸、ｙ軸又はｚ軸にそれぞれ直交する面を、ｙｚ面、ｚｘ面又はｘｙ面と呼ぶことがある。ここで、上側から下側を見て時計回りに回転する方向を時計方向ｃｗと定義する。また、上側から下側を見て反時計回りに回転する方向を反時計方向ｃｃｗと定義する。

【0024】

図２は、フィルタ回路４５１が形成されたフィルタ装置１１のｙｚ面に平行な断面を模式的に示す図である。図３は、フィルタ回路４５１が形成されたフィルタ装置１１のｚｘ面に平行な断面を模式的に示す図である。図４及び図５は、フィルタ回路４５１が形成されたフィルタ装置１１のｘｙ面に平行な各断面を模式的に示す図である。

【0025】

図２～図５に示すように、フィルタ装置１１は、直列受動素子６０及び６３と、並列受動素子６１及び６２と、積層基板１１１と、直列配線Ｓ１と、並列配線Ｐ１及びＰ２と、分岐配線Ｂ２と、を備える。

【0026】

並列配線Ｐ１は、ビア４１ａ（第１ビア）、４１ｂ及び４２並びに電極５１を含む。並列配線Ｐ２は、４３ａ及び４３ｂ並びに電極５２を含む。

【0027】

分岐配線Ｂ２は、ビア２４０ａ（第２ビア）及び２４０ｂ並びに電極２５０及び２５１を含む。本実施形態では、各ビアは、導電材料によって形成され、厚さ方向に延びる円柱形状を有する。なお、各ビアの形状は、任意の形状であってもよい。

【0028】

積層基板１１１は、誘電体層１２１（第１誘電体層）、１２２（第２誘電体層）、１２３（第３誘電体層）、１２４及び１２５と、配線層１３１（第１配線層）、１３２（第２配線層）、１３３（第３配線層）、１３４（第４配線層）及び１３５と、を含む。

【0029】

誘電体層１２３、１２１、１２２、１２４及び１２５は、上側から下側に向かってこの順に設けられる。誘電体層１２２は、例えばコア層である。誘電体層１２１、１２３、１２４及び１２５は、例えばプレプリグによって形成される。

【0030】

誘電体層１２１、１２２、１２３、１２４及び１２５の各々は、ｘｙ面と略平行な面であって上側の面（以下、上側面と称することがある。）と、ｘｙ面と略平行な面であって下側の面（以下、下側面と称することがある。）と、を有する。誘電体層１２２の上側面は、誘電体層１２２の上側に位置する誘電体層１２１の下側面と対向する。他の誘電体層においても同様である。なお、上側面及び下側面には、製造時に発生する凹凸、又は配線層を設けるための凹みなどがあってもよい。

【0031】

誘電体層１２２と誘電体層１２４との間には、配線層１３２が設けられる。配線層１３２は、基準電位が供給される基準電極５０を含む。基準電極５０は、例えば、誘電体層１２２の下側面の全域にわたって形成され、かつ接地に接続された電極である。なお、基準電極５０は、誘電体層１２２の下側面の全域にわたって形成される構成に限らず、誘電体層１２２の下側面の少なくとも一部の領域に形成されていればよい。

【0032】

誘電体層１２４と誘電体層１２５との間には、例えば配線層１３５が設けられる。誘電体層１２４及び１２５には、誘電体層１２４及び１２５を貫通する複数のビア４０が設けられる。ビア４０の上側端部は、基準電極５０と電気的に接続される。

【0033】

誘電体層１２１と誘電体層１２３との間には、配線層１３４が設けられる。誘電体層１２３の上側面には、配線層１３１が設けられる。なお、配線層１３３及び１３４は配線層１３１と配線層１３２との間に設けられていればよい。言い換えれば、配線層１３３が配線層１３１に相対的に近い位置（誘電体層１２１と誘電体層１２３との間）に設けられ、配線層１３４が配線層１３２に相対的に近い位置（誘電体層１２１と誘電体層１２２との間）に設けられていても良い。

【0034】

誘電体層１２２は、誘電体層１２１の厚さＴ１と異なる厚さＴ２を有する。ここでいう「厚さ」とは、積層基板１１１において誘電体層１２１～１２５が積層される方向すなわち積層方向における当該誘電体層の大きさ、すなわち当該誘電体層の上側面と下側面との間の距離を指す。本実施形態では、厚さＴ１は、厚さＴ２より小さい。なお、厚さＴ１は、厚さＴ２より大きくてもよい。誘電体層１２３の厚さは、例えば誘電体層１２１の厚さと略同じである。

【0035】

直列受動素子６０及び６３並びに並列受動素子６１及び６２は、配線層１３１の上側面に設けられる。

【0036】

以下、図２～図５を参照して、各受動素子、各ビア及び各電極のレイアウトについて説明する。図４には、誘電体層１２３、配線層１３１及び各受動素子を上側から見た図と、誘電体層１２１及び配線層１３４を上側から見た図と、が示される。図５には、誘電体層１２２及び配線層１３３を上側から見た図と、配線層１３２を上側から見た図と、が示される。

【0037】

本実施形態では、フィルタ装置１１は、誘電体層１２３の上側面を積層方向に沿って平面視したときに、積層基板１１１のｘ軸＋側であってｙ軸－側の隅に設けられる。直列受動素子６０及び６３は、それぞれインダクタＬ１及びバンドパスフィルタ４５２として機能する表面実装デバイス（Surface Mount Device : SMD）である。並列受動素子６１及び６２は、それぞれキャパシタＣ１及びＣ２として機能するＳＭＤである。

【0038】

並列受動素子６１、直列受動素子６０及び並列受動素子６２は、ｘ軸＋側からｘ軸－側に向かってこの順に設けられる。直列受動素子６３は、直列受動素子６０並びに並列受動素子６１及び６２のｙ軸＋側に設けられる。

【0039】

主に図４及び図５を参照して、直列配線Ｓ１は、例えば、電極Ｅｓ１、Ｅｓ２及びＥｓ３と、ビアＶｓ１及びＶｓ２と、を含む。電極Ｅｓ１及び電極Ｅｓ２は、配線層１３１がパターニングされることにより形成される。電極Ｅｓ３は、配線層１３３がパターニングされることにより形成される。ビアＶｓ１及びＶｓ２は、それぞれｚ軸と略平行に誘電体層１２３及び１２１を貫通する。

【0040】

直列受動素子６３は、入力端子３１（図示しない）に接続された第１端（図示しない）と、パッド６３ａを通じて電極Ｅｓ１に接続された第２端と、を有する。

【0041】

並列受動素子６１は、直列配線Ｓ１とビア４１ｂとを電気的に接続する。詳細には、並列受動素子６１は、パッド６１ａを通じて電極Ｅｓ１に接続された第１端と、パッド６１ｂを通じてビア４１ｂの上側端部に接続された第２端と、を有する。

【0042】

直列受動素子６０は、電極Ｅｓ１と電極Ｅｓ２とを電気的に接続する。詳細には、直列受動素子６０は、パッド６０ａを通じて電極Ｅｓ１に接続された第１端と、パッド６０ｂを通じて電極Ｅｓ２に接続された第２端と、を有する。

【0043】

並列受動素子６２は、直列配線Ｓ１とビア４３ｂとを電気的に接続する。詳細には、並列受動素子６２は、パッド６２ａを通じて電極Ｅｓ２に接続された第１端と、パッド６２ｂを通じてビア４３ｂの上側端部に接続された第２端と、を有する。

【0044】

ビアＶｓ１の上側端部は、パッド６２ａに接続される。ビアＶｓ２の上側端部は、ビアＶｓ１の下側端部に接続される。電極Ｅｓ３は、ビアＶｓ２の下側端部に接続された第１端と、出力端子３２（図示しない）に接続された第２端と、を有する。

【0045】

主に図３～図５を参照して、ビア４１ｂ及び４３ｂは、誘電体層１２３をｚ軸と略平行に貫通する。誘電体層１２３の上側面を積層方向に沿って平面視したときに、ビア４１ｂ及び４３ｂは、並列受動素子６１及び６２とそれぞれ重なる。ビア４１ｂの径は、例えば、ビア４３ｂの径と略同じである。

【0046】

ビア４１ａ及び４３ａは、誘電体層１２１をｚ軸と略平行に貫通する。本実施形態では、ビア４１ａ及び４３ａは、それぞれビア４１ｂの径及びビア４３ｂの径と略同じ径を有する。誘電体層１２１の上側面を積層方向に沿って平面視したときに、ビア４１ａ及び４３ａは、それぞれビア４１ｂ及び４３ｂと略重なる。ビア４１ａの上側端部及びビア４３ａの上側端部は、それぞれビア４１ｂの下側端部及びビア４３ｂの下側端部に接続される。

【0047】

配線層１３３は、電極５１（第１電極）、電極５２（第１電極）及び２５１を含む。電極５１、５２及び２５１は、配線層１３３がパターニングされることにより形成される。

【0048】

電極５１は、ビア４１ａから引き回され、かつビア４１ａとビア４２とを電気的に接続する。電極５２は、ビア４３ａから引き回され、かつビア４３ａとビア４２とを電気的に接続する。なお、ここで「引き回される」とは、一定の長さを有するように延ばされることを指す。

【0049】

電極５１及び５２の各々は、配線層１３３が延在する面内において巻回される。また、電極５１が巻回される向きと、電極５２が巻回される向きとは、互いに逆である。詳細には、電極５１は、ビア４１ａの下側端部に接続された第１端と、ビア４１ａの下側端部及びビア４３ａの下端端部の間に位置する第２端と、を有する。電極５１は、第１端から第２端まで、ｘｙ面内において反時計方向ｃｃｗへ１／４回転以上３／４回転未満巻き回される。

【0050】

電極５２は、ビア４３ａの下側端部に接続された第１端と、電極５１の第２端の位置と同じ位置に位置する第２端と、を有する。電極５２は、第１端から第２端まで、ｘｙ面内において時計方向ｃｗへ１／４回転以上３／４回転未満巻き回される。なお、電極５１及び５２の接続部５１ａと、電極５１の第２端との間は、電極５１及び５２が共用している。

【0051】

ビア４２は、誘電体層１２２をｚ軸と略平行に貫通し、ビア４１ａ及び４３ａの断面積と異なる断面積を有する。また、ビア４２は、電極５１及び５２と基準電極５０とを電気的に接続する。ここでいう「断面積」とは、誘電体層１２１～１２５の積層方向に直交する方向にビアを断面視した場合の面積のことであり、ビアの径は、その一具体例である。

【0052】

なお、ある誘電体層を貫通するビアの径が製造ばらつきなどによりその誘電体層中で変化していた場合には、当該ビアの径のうち最も太い径を有する箇所の断面積を、当該ビアの断面積としてもよい。また、ビアの断面の形状は円形に限らず、三角形又は四角形などの多角形であってもよい。この場合において、ビアの断面積が誘電体層中で変化していた場合には、当該ビアの断面積のうち最も大きい断面積を、当該ビアの断面積としてもよい。

【0053】

詳細には、ビア４２は、ビア４１ａの径より大きく、かつビア４３ａの径より大きい径を有する。誘電体層１２２の上側面を積層方向に沿って平面視したときに、ビア４２は、ビア４１ａとビア４３ａとの間に位置し、ビア４１ａ及び４３ａのいずれとも重ならない。ビア４２の上側端部は、電極５１の第２端及び電極５２の第２端に接続される。ビア４２の下側端部は、基準電極５０に接続される。

【0054】

分岐配線Ｂ２は、オープンスタブ２１１として機能する。配線層１３４は、分岐配線Ｂ２に含まれる電極２５０を含む。電極２５０は、配線層１３４がパターニングされることにより形成される。

【0055】

ビア２４０ｂは、誘電体層１２３をｚ軸と略平行に貫通する。ビア２４０ａは、誘電体層１２１をｚ軸と略平行に貫通する。誘電体層１２３の上側面を積層方向に沿って平面視したときに、ビア２４０ｂは、直列受動素子６３と重なる。ビア２４０ａは、ビア２４０ｂのｙ軸＋側に位置する。ビア２４０ａの径は、例えば、ビア２４０ｂの径と略同じである。

【0056】

ビア２４０ｂの上側端部は、電極Ｅｓ１に接続される。電極２５０は、ビア２４０ｂの下側端部に接続された第１端から、ｙ軸－側、ｘ軸－側、ｙ軸＋側、ｘ軸＋側及びｙ軸－側の順で第２端まで延びる電極であって、切り欠きを有する矩形状の電極である。

【0057】

ビア２４０ａの上側端部は、電極２５０の第２端に接続される。電極２５１は、ビア２４０ａの下側端部に接続された第１端から、ｙ軸－側、ｘ軸－側、ｙ軸＋側及びｘ軸＋側の順で他端まで延びる電極であって、切り欠きを有する矩形状の電極である。

【0058】

電極２５１の第２端は開放されている。電極２５１は、導体を間に挟まないで基準電極５０と対向する。積層基板１１１を積層方向に沿って平面視したときに、基準電極５０と電極２５１とが重なる。

【0059】

図６は、フィルタ装置１１の等価回路２１の回路図である。図６に示すように、各ビア及び各電極は、インダクタとしても機能する。また、各電極は、キャパシタとしても機能する。また、分岐配線Ｂ２と並列配線Ｐ１とはキャパシタとしても機能する。

【0060】

詳細には、並列配線Ｐ１に含まれるビア４１ｂ、４１ａ及び４２は、それぞれインダクタＬ１１、Ｌ１２及びＬ１４として機能する。並列配線Ｐ２に含まれるビア４３ｂ及び４３ａは、それぞれインダクタＬ２１及びＬ２２として機能する。分岐配線Ｂ２に含まれるビア２４０ｂ及び２４０ａは、それぞれインダクタＬ２０１及びＬ２０２として機能する。

【0061】

ビア４１ｂ、４１ａ、４２、４３ｂ、４３ａ、２４０ｂ及び２４０ａのインダクタンスは、当該ビアの形状に応じた値を有する。具体的には、ビアの径が大きいほど、当該ビアのインダクタンスが小さくなる。また、ビアの長さすなわち当該ビアが設けられた誘電体層の厚さが大きいほど、当該ビアのインダクタンスが大きくなる。

【0062】

したがって、ビアの径及び当該ビアが設けられる誘電体層の厚さを調整することで、当該ビアのインダクタンスを調整することができる。

【0063】

また、並列配線Ｐ１に含まれる電極５１は、インダクタＬ１３として機能するとともに、基準電極５０との間でキャパシタＣ１１を形成する。同様に、並列配線Ｐ２に含まれる電極５２は、インダクタＬ２３として機能するとともに、基準電極５０との間でキャパシタＣ２１を形成する。同様に、分岐配線Ｂ２に含まれる電極２５１は、インダクタＬ２０３として機能するとともに、基準電極５０との間でキャパシタＣ２０１（第２キャパシタ）を形成する。電極２５０は、インダクタＬ２０４として機能する。

【0064】

電極５１、５２、２５０及び２５１のインダクタンスは、当該電極の巻回数、幅及び長さなどに応じた値を有する。また、電極５１、５２又は２５１と基準電極５０との間で形成されるキャパシタの容量は、当該電極と基準電極５０との間の距離、及び当該電極の面積などに応じた値を有する。

【0065】

したがって、電極５１の形状及び配置を調整することで、電極５１のインダクタンスを調整することができるとともに、電極５１と基準電極５０との間で形成されるキャパシタＣ１１の容量を調整することができる。電極５２及び２５１についても、電極５１と同様である。

【0066】

図２～図６に示すように、並列配線Ｐ１及び分岐配線Ｂ２は、導体を間に挟まないで互いに対向する第１対向部及び第２対向部をそれぞれ含む。具体的には、並列配線Ｐ１は、第１対向部７１ａ（第３部分）、７１ｂ（第１部分）、７１ｃ及び７１ｄを含む。分岐配線Ｂ２は、第２対向部７２ａ（第４部分）、７２ｂ（第２部分）、７２ｃ及び７２ｄを含む。

【0067】

第１対向部７１ａ及び第２対向部７２ａは、それぞれ「第１対向部」及び「第２対向部」の一例である。第１対向部７１ｂ及び第２対向部７２ｂは、それぞれ「第１対向部」及び「第２対向部」の一例である。第１対向部７１ｃ及び第２対向部７２ｃは、それぞれ「第１対向部」及び「第２対向部」の一例である。第１対向部７１ｄ及び第２対向部７２ｄは、それぞれ「第１対向部」及び「第２対向部」の一例である。

【0068】

第１対向部７１ａは、電極５１及び５２の少なくとも一部であり、具体的には、電極５１及び５２のｙ軸＋側の面である。

【0069】

第２対向部７２ａは、電極２５１の少なくとも一部であり、具体的には、電極２５１のｙ軸－側の面である。

【0070】

第１対向部７１ａは、導体を間に挟まないで第２対向部７２ａと対向する。第１対向部７１ａ及び第２対向部７２ａによってキャパシタＣ３０５（第１キャパシタ）及びＣ３０６（第１キャパシタ）が形成される。以下、キャパシタＣ３０５及びＣ３０６を、それぞれ層内キャパシタＣ３０５及びＣ３０６と称することがある。

【0071】

詳細には、第１対向部７１ａ及び第２対向部７２ａは、同一の配線層１３３内で互いに対向する。電極５１における第１対向部７１ａと、電極２５１における第２対向部７２ａとによって層内キャパシタＣ３０５が形成される。電極５２における第１対向部７１ａと、電極２５１における第２対向部７２ａとによって層内キャパシタＣ３０６が形成される。

【0072】

第１対向部７１ｂは、電極５１及び５２の少なくとも他の一部であり、具体的には、電極５１及び５２のｚ軸＋側の面である。

【0073】

第２対向部７２ｂは、電極２５０の少なくとも一部であり、具体的には、電極２５０のｚ軸－側の面である。

【0074】

第１対向部７１ｂは、導体を間に挟まないで第２対向部７２ｂと対向する。積層基板１１１を積層方向に沿って平面視したときに、第１対向部７１ｂと第２対向部７２ｂとが重なる部分がある。

【0075】

第１対向部７１ｂ及び第２対向部７２ｂによってキャパシタＣ３０３（第１キャパシタ）及びＣ３０４（第１キャパシタ）が形成される。以下、キャパシタＣ３０３及びＣ３０４を、それぞれ層間キャパシタＣ３０３及びＣ３０４と称することがある。

【0076】

詳細には、第１対向部７１ｂ及び第２対向部７２ｂは、配線層１３３及び１３４間で誘電体層１２１を挟んで互いに対向する。電極５１における第１対向部７１ｂと、電極２５０における第２対向部７２ｂとによって層間キャパシタＣ３０３が形成される。電極５２における第１対向部７１ｂと、電極２５０における第２対向部７２ｂとによって層間キャパシタＣ３０４が形成される。

【0077】

第１対向部７１ｂと第２対向部７２ｂとの間に形成されるキャパシタの容量と、第１対向部７１ａと第２対向部７２ａとの間におけるキャパシタの容量と、は同じである。具体的には、層間キャパシタＣ３０３及びＣ３０４の合成容量と、層内キャパシタＣ３０５Ｃ３０５及びＣ３０６の合成容量とは、同じである。なお、ここでいう「同じ」とは、互いの容量値が製造時のバラつきを含んで同等の場合（例えば一方の容量値が他方の容量値の９５％以上１０５％以下に収まっている場合）も含まれるものとする。

【0078】

層間キャパシタＣ３０３及びＣ３０４の合成容量は、電極２５０と電極５１及び５２との間の距離Ｄ２すなわち厚さＴ１を変更することによって調整することができる。また、積層基板１１１を積層方向に沿って平面視したときの電極２５０と電極５１及び５２とが重なる部分の面積を変更することによって調整することができる。当該面積は、例えば、電極２５０、５１又は５２の電極幅を変更することによって変更することができる。

【0079】

層内キャパシタＣ３０５及びＣ３０６の合成容量は、電極２５１と電極５１及び５２との間の距離Ｄ１を変更することによって調整することができる。また、積層基板１１１をｙ軸方向に沿って平面視したときの電極２５１と電極５１及び５２とが重なる部分の面積を変更することによって調整することができる。当該面積は、例えば、電極２５１、５１又は５２の電極の厚さの変更によって変更することができる。また、当該面積は、例えば、電極２５１と電極５１又は５２とが近接して並走する区間の長さの変更によって変更することができる。

【0080】

なお、層間キャパシタＣ３０３及びＣ３０４の合成容量と、層内キャパシタＣ３０５及びＣ３０６の合成容量とは、異なっていてもよい。なお、ここでいう「異なる」とは、互いの容量値が製造時のバラつきを含んで同等の場合（例えば一方の容量値が他方の容量値の９５％以上１０５％以下に収まっている場合）は含まれないものとする。

【0081】

第１対向部７１ｃは、ビア４１ａの少なくとも一部であり、具体的には、ビア４１ａのｙ軸＋側の面である。

【0082】

第２対向部７２ｃは、ビア２４０ａの少なくとも一部であり、具体的には、ビア２４０ａのｙ軸－側の面である。

【0083】

第１対向部７１ｃは、導体を間に挟まないで第２対向部７２ｃと対向する。第１対向部７１ｃ及び第２対向部７２ｃによってキャパシタＣ３０２（第１キャパシタ）が形成される。以下、キャパシタＣ３０２を、層内キャパシタＣ３０２と称することがある。

【0084】

詳細には、第１対向部７１ｃ及び第２対向部７２ｃは、同一の誘電体層１２１内で互いに対向する。層内キャパシタＣ３０２の容量は、ビア２４０ａとビア４１ａとの間の距離、ビア２４０ａの太さ又はビア４１ａの太さを変更することによって調整することができる。

【0085】

第１対向部７１ｄは、ビア４１ｂの少なくとも一部であり、具体的には、ビア４１ｂのｙ軸＋側の面である。

【0086】

第２対向部７２ｄは、ビア２４０ｂの少なくとも一部であり、具体的には、ビア２４０ｂのｙ軸－側の面である。

【0087】

第１対向部７１ｄは、導体を間に挟まないで第２対向部７２ｄと対向する。第１対向部７１ｄ及び第２対向部７２ｄによってキャパシタＣ３０１（第１キャパシタ）が形成される。以下、キャパシタＣ３０１を、層内キャパシタＣ３０１と称することがある。

【0088】

詳細には、第１対向部７１ｄ及び第２対向部７２ｄは、同一の誘電体層１２３内で互いに対向する。層内キャパシタＣ３０１の容量は、ビア２４０ｂとビア４１ｂとの間の距離、ビア２４０ｂの太さ又はビア４１ｂの太さを変更することによって調整することができる。

【0089】

図７は、電極間の距離ｄに対する静電容量変化の一例を示す図である。なお、横軸は単位を「ｍｍ」とする電極間の距離ｄを示し、縦軸は、単位を「ｐＦ」とする静電容量を示す。

【0090】

図７には、例えば、平行平板コンデンサにおいて、電極の表面積及び電極間に設けられる誘電体の比誘電率がそれぞれ０．０２平方ミリメートル及び４．３のときの電極間の距離ｄに対する静電容量変化が示される。図７には、少なくとも電極間の距離ｄが０．７ミリメートル付近まで離れても約０．１ｐＦの静電容量が得られることが示されている。また、この約０．１ｐＦの静電容量は距離ｄが約１ミリメートル付近まで離れた場合においても変わらず得られることが分かっている。

【0091】

このように、フィルタの極生成に有用な静電容量を考慮すると、第１対向部と第２対向部との間の距離は、１ミリメートル以下が好ましい。また、第１対向部と第２対向部との間の距離を０．７ミリメートル以下とした場合、より確実に必要な静電容量を得ることができる。

【0092】

図８は、フィルタ装置１１の減衰特性の一例を示す図である。なお、横軸は単位を「ＧＨｚ」とする周波数を示し、縦軸は、単位を「ｄＢ」とするＳパラメータを示す。

【0093】

図８に示すように、バンドパスフィルタ４５２によって概ね３ＧＨｚ～５ＧＨｚの信号ＲＦ１を通過させる通過帯ＰＢが生成される。バンドパスフィルタ４５２だけでは、５ＧＨｚ以上の周波帯のノイズを十分に減衰できないが、ローパスフィルタ回路４５４によって、当該ノイズを減衰させることができる。

【0094】

スタブ回路４５３によって概ね８ＧＨｚ～９ＧＨｚの減衰帯ＡＢ１が生成される。これにより、例えば、信号ＲＦ１の高調波を減衰させることができる。

【0095】

さらに、キャパシタＣ３０１～Ｃ３０６、及び、インダクタＬ２０１～Ｌ２０４などを含む共振回路によって、概ね１４ＧＨｚ～１６ＧＨｚの減衰帯ＡＢ２の極と、概ね１７ＧＨｚ～１９ＧＨｚの減衰帯ＡＢ３の極とが生成される。

【0096】

これにより、インダクタ及びキャパシタといったリアクタンス素子を増設することなく例えば高調波を減衰させることができる。したがって、フィルタ装置１１のサイズを小さくしながら、フィルタ特性の劣化を抑制することができる。

【0097】

［第２実施形態］
第２実施形態に係るフィルタ装置１２について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

【0098】

図９は、フィルタ回路４５１が形成されたフィルタ装置１２のｘｙ面に平行な各断面を模式的に示す図である。図９には、誘電体層１２１及び配線層１３４を上側から見た図と、誘電体層１２２及び配線層１３３を上側から見た図と、が示される。

【0099】

図９に示すように、第２実施形態に係るフィルタ装置１２は、配線層１３３に形成された電極２５１が１周以上のターンを有する点で第１実施形態に係るフィルタ装置１１と異なる。

【0100】

具体的には、電極２５１は、ビア２４０ａの下側端部に接続された第１端から、ｙ軸－側、ｘ軸－側、ｙ軸＋側、ｘ軸＋側及びｙ軸－側の順で第２端まで１ターン半巻回する電極である。

【0101】

これにより、電極２５１が専有するエリアの増大を抑制しながら、電極２５１の長さを大きくすることができる。

【0102】

［第３実施形態］
第３実施形態に係るフィルタ装置１３について説明する。図１０は、フィルタ回路４５１が形成されたフィルタ装置１３のｚｘ面に平行な断面を模式的に示す図である。図１１は、フィルタ回路４５１が形成されたフィルタ装置１３のｘｙ面に平行な各断面を模式的に示す図である。なお、図１１の見方は、図９と同様である。

【0103】

図１０及び図１１に示すように、第３実施形態に係るフィルタ装置１３は、並列配線Ｐ１及びＰ２がそれぞれ完全に独立して接地に接続される点で第１実施形態に係るフィルタ装置１１と異なる。

【0104】

フィルタ装置１３は、図３に示すフィルタ装置１１と比べて、ビア４４をさらに備える。

【0105】

本実施形態では、並列配線Ｐ１は、ビア４１ｂ、４１ａ及び４２ならびに電極５１を含む。並列配線Ｐ２は、ビア４３ｂ、４３ａ及び４４ならびに電極５２を含む。

【0106】

配線層１３２における電極５１は、ビア４１ａから引き回され、かつビア４１ａとビア４２とを電気的に接続する。電極５２は、ビア４３ａから引き回され、かつビア４３ａとビア４４とを電気的に接続する。

【0107】

詳細には、電極５１は、ビア４１ａの下側端部に接続された第１端と、当該第１端のｘ軸－側に位置する第２端と、を有する。電極５１は、第１端から第２端まで、ｘｙ面内において反時計方向ｃｃｗへ１／４回転以上３／４回転未満巻き回される。

【0108】

電極５２は、ビア４３ａの下側端部に接続された第１端と、当該第１端のｘ軸＋側に位置する第２端と、を有する。電極５２は、第１端から第２端まで、ｘｙ面内において時計方向ｃｗへ１／４回転以上３／４回転未満巻き回される。

【0109】

ビア４２は、誘電体層１２２をｚ軸と略平行に貫通し、電極５１と基準電極５０とを電気的に接続する。詳細には、ビア４２は、ビア４１ａの径より大きい径を有する。誘電体層１２２の上側面を積層方向に沿って平面視したときに、ビア４２は、ビア４１ａのｘ軸－側に位置し、ビア４１ａとは重ならない。ビア４２の上側端部及び下側端部は、電極５１の第２端及び基準電極５０にそれぞれ接続される。

【0110】

ビア４４は、誘電体層１２２をｚ軸と略平行に貫通し、電極５２と基準電極５０とを電気的に接続する。詳細には、ビア４４は、ビア４３ａの径より大きい径、例えばビア４２の径と略同じ径を有する。誘電体層１２２の上側面を積層方向に沿って平面視したときに、ビア４４は、ビア４３ａのｘ軸＋側に位置し、ビア４３ａとは重ならない。ビア４４の上側端部及び下側端部は、電極５２の第２端及び基準電極５０にそれぞれ接続される。

【0111】

ビア４２とビア４４との間の距離Ｄ４は、ビア４１ａとビア４３ａとの間の距離Ｄ３より短い。詳細には、距離Ｄ４は、例えば、ビア４２の中心軸とビア４４の中心軸とを結ぶ最短の直線の長さである。距離Ｄ３は、例えば、ビア４１ａの中心軸とビア４３ａの中心軸とを結ぶ最短の直線の長さである。

【0112】

これによれば、直列受動素子６０並びに並列受動素子６１及び６２に相対的に近いビア同士の距離に比べて、直列受動素子６０並びに並列受動素子６１及び６２から相対的に遠いビア同士の距離が小さくなっている。そのため、フィルタ装置１３を積層方向に沿って平面視したときに、ビア４２及び４４を直列受動素子６０並びに並列受動素子６１及び６２が設けられた領域の内側に形成しやすくなる。従って、ビア４１ａ及び４３ａにより占領される積層基板１１１のスペースを最小限とできるため、フィルタ装置１３の小型化を実現しやすくなる。なお、距離Ｄ４は、距離Ｄ３より大きくてもよい。

【0113】

図１２は、フィルタ装置１３の等価回路２３の回路図である。並列配線Ｐ１に含まれるビア４２及び並列配線Ｐ２に含まれるビア４４は、それぞれインダクタＬ１４及びＬ２４として機能する。

【0114】

図１０～図１２に示すように、分岐配線Ｂ２に含まれる電極２５０及び２５１は、図４に示すフィルタ装置１１の電極２５０及び２５１と比べて、それぞれｙ軸方向の全幅が小さくなっている。

【0115】

電極２５１における第２対向部７２ａは、同一の配線層１３３内において、電極５１における第１対向部７１ａと導体を間に挟まないで対向する。これにより、電極５１における第１対向部７１ａと、電極２５１における第２対向部７２ａとによって層内キャパシタＣ３０５が形成される（図１２参照）。一方、電極２５１は、電極５２とは対向しないので、図６に示す層内キャパシタＣ３０６は、形成されない。

【0116】

電極２５０における第２対向部７２ｂは、異なる配線層１３３に属する電極５１における第１対向部７１ｂと導体を間に挟まないで対向する。これにより、電極５１における第１対向部７１ｂと、電極２５０における第２対向部７２ａとによって層間キャパシタＣ３０３が形成される（図１２参照）。一方、電極２５０は、電極５２とは対向しないので、図６に示す層間キャパシタＣ３０４は、形成されない。

【0117】

［第４実施形態］
第４実施形態に係るフィルタ装置１４について説明する。図１３は、フィルタ回路４５１が形成されたフィルタ装置１４のｘｙ面に平行な各断面を模式的に示す図である。なお、図１３の見方は、図９と同様である。

【0118】

図１３に示すように、第４実施形態に係るフィルタ装置１４は、電極２５０及び２５１のｙ軸方向の全幅が大きくなっている点で第３実施形態に係るフィルタ装置１３と異なる。

【0119】

図１４は、フィルタ装置１４の等価回路２４の回路図である。図１３及び図１４に示すように、電極２５１における第２対向部７２ｅは、第２対向部７２ａに対してｘ軸－側に位置し、かつ、同一の配線層１３３内において、電極５２における第１対向部７１ｅと導体を間に挟まないで対向する。これにより、電極５２における第１対向部７１ｅと、電極２５１における第２対向部７２ｅとによって層内キャパシタＣ３０６が形成される（図１４参照）。

【0120】

電極２５０における第２対向部７２ｆは、第２対向部７２ｂに対してｘ軸－側に位置し、かつ、異なる配線層１３３に属する電極５２における第１対向部７１ｆと導体を間に挟まないで対向する。これにより、電極５２における第１対向部７１ｆと、電極２５０における第２対向部７２ｆとによって層間キャパシタＣ３０４が形成される（図１４参照）。

【0121】

［第５実施形態］
第５実施形態に係るフィルタ装置１５について説明する。図１５は、Ｌ型のフィルタ回路が形成されたフィルタ装置１５のｚｘ面に平行な断面を模式的に示す図である。図１５に示すように、第５実施形態に係るフィルタ装置１５は、並列受動素子６２が設けられない点で第１実施形態に係るフィルタ装置１１と異なる。

【0122】

図１５に示すように、並列配線Ｐ１は、図３に示す並列配線Ｐ１と同様である。分岐配線Ｂ１は、ビア４３ｂ及び４３ａならびに電極５２を含む。図１５に示すビア４３ｂ及び４３ａならびに電極５２は、図３に示すビア４３ｂ及び４３ａならびに電極５２とそれぞれ同様である。なお、分岐配線Ｂ１では、ビア４３ｂの上側端部が開放となっている。

【0123】

図１６は、フィルタ装置１５の等価回路２５の回路図である。図１６に示すように、等価回路２５は、図６に示す等価回路２１と比べて、キャパシタＣ２が設けられない。このため、インダクタＬ１の第２端及び出力端子３２と、インダクタＬ２１とは、電気的に絶縁されている。

【0124】

詳細には、等価回路２５では、キャパシタＣ１と接地との間には、インダクタＬ１１、Ｌ１２、Ｌ１３及びＬ１４が直列に接続される。インダクタＬ１３の中点と接地との間には、キャパシタＣ１１が接続される。

【0125】

インダクタＬ１３とインダクタＬ１４との間に位置するノードＮ１１からは、分岐配線Ｂ１が分岐する。分岐配線Ｂ１では、インダクタＬ２３は、ノードＮ１１に接続された第１端と、第２端と、を有する。インダクタＬ２１は、インダクタＬ２２を通じてインダクタＬ２３の第２端に接続された第１端と、開放端となっている第２端と、を有する。インダクタＬ２３の中点と接地との間には、キャパシタＣ２１が接続される。

【0126】

このように、インダクタＬ２１の第２端が開放端となっているので、分岐配線Ｂ１は、オープンスタブ回路として機能する。

【0127】

なお、フィルタ装置１１～１４では、並列配線Ｐ１及びＰ２が設けられる構成について説明したが、これに限定するものではない。並列配線Ｐ１及びＰ２のいずれか一方が設けられる構成であってもよい。このような構成であっても、本願の目的を達成することができる。

【0128】

また、フィルタ装置１１～１４では、並列配線Ｐ１が、入力端子３１とインダクタＬ１の第１端との間から分岐し、かつ並列配線Ｐ２が、出力端子３２とインダクタＬ１の第２端との間から分岐する構成について説明したが、これに限定するものではない。並列配線Ｐ１及びＰ２が、入力端子３１とインダクタＬ１の第１端との間から分岐する構成であってもよいし、並列配線Ｐ１及びＰ２が、出力端子３２とインダクタＬ１の第２端との間から分岐する構成であってもよい。

【0129】

また、フィルタ装置１１～１５では、直列受動素子６０及び６３並びに並列受動素子６１及び６２と、誘電体層１２１との間には、誘電体層１２３及び配線層１３１が設けられる構成について説明したが、これに限定するものではない。誘電体層１２３及び配線層１３１が設けられず、配線層１３４の上側面に直列受動素子６０及び６３並びに並列受動素子６１及び６２が位置する構成であってもよい。

【0130】

また、フィルタ装置１１～１５では、誘電体層１２１と誘電体層１２２との間には、配線層１３３が設けられる構成について説明したが、これに限定するものではない。誘電体層１２１と誘電体層１２２との間には、１又は複数の誘電体層が設けられる構成であってもよい。

【0131】

また、フィルタ装置１１～１５では、基準電極５０が接地に接続される構成について説明したが、これに限定するものではない。基準電極５０は、例えば、パワーアンプの電源となる定電圧源に接続される構成であってもよい。

【0132】

また、フィルタ装置１１～１５では、直列受動素子６０及び６３並びに並列受動素子６１及び６２がそれぞれＳＭＤで形成される構成について説明したが、これに限定するものではない。直列受動素子６０及び６３並びに並列受動素子６１及び６２のうちの少なくとも１つは、積層基板１１１に設けられた配線のパターンにより形成されていてもよい。

【0133】

また、フィルタ装置１１～１５では、電極５１及び５２が巻回される構成について説明したが、これに限定するものではない。電極５１及び５２は、例えば直線形状を有することで巻回されない構成であってもよい。

【0134】

また、フィルタ装置１１、１２、１４及び１５では、ビア４１ａの径及びビア４３ａの径が、ビア４２の径より小さい構成について説明したが、これに限定するものではない。ビア４１ａの径及びビア４３ａの径の少なくとも一方が、ビア４２の径より大きい構成であってもよい。

【0135】

また、フィルタ装置１３では、ビア４１ａの径及びビア４３ａの径が、それぞれビア４２の径及びビア４４の径より小さい構成について説明したが、これに限定するものではない。ビア４１ａの径及びビア４３ａの径が、それぞれビア４２の径及びビア４４の径より大きい構成であってもよい。

【0136】

また、フィルタ装置１１～１５では、並列配線Ｐ１及びＰ２を構成する電極５１及び５２が配線層１３３に形成される構成について説明したが、これに限定するものではない。電極５１及び５２が配線層１３４に形成される構成であってもよい。この場合、電極５１及び５２と電極２５０との間で層内キャパシタが形成される。また、電極５１及び５２と電極２５１との間で層間キャパシタが形成される。

【0137】

また、例えば、フィルタ装置１１では、キャパシタＣ３０２を形成するビア４１ａ及び２４０ａが同一の誘電体層１２１に設けられる構成について説明したが、これに限定するものではない。ビア４１ａ及び２４０ａのいずれか一方は、誘電体層１２２又は１２３といった他の誘電体層に設けられる構成であってもよい。

【0138】

また、本明細書において「第１対向部及び第２対向部が導体を間に挟まないで互いに対向する」とは、導体を間に挟まないで一方の対向部が他方の対向部から見通せる位置にある関係をいう。具体的には、例えば、図２に示すフィルタ装置１１では、第１対向部７１ｂ及び第２対向部７２ｂは、積層基板１１１を積層方向に沿って平面視したときに、電極２５０と電極２５１とが重なる部分だけに限られず、当該部分の周辺も含むものとする。また、積層基板１１１を積層方向に沿って平面視したときに、電極２５０と電極２５１とが重なる部分が存在しない場合においても、電極２５０と電極２５１との間でキャパシタを形成しうるものが第１対向部及び第２対向部となる。

【0139】

以上、本発明の例示的な実施形態について説明した。フィルタ装置１１、１２、１３、１４及び１５では、積層基板１１１は、入力端子３１と出力端子３２とを電気的に接続する直列配線Ｓ１が設けられる配線層１３１と、基準電位が供給される基準電極５０を含む配線層１３２と、配線層１３１と配線層１３２との間に位置する配線層１３３と、配線層１３１と配線層１３３との間に位置する誘電体層１２１と、配線層１３２と配線層１３３との間に位置する誘電体層１２２と、を含む。直列受動素子６０は、直列配線Ｓ１に設けられる。並列配線Ｐ１は、直列配線Ｓ１と基準電極５０とを電気的に接続する。並列受動素子６１は、並列配線Ｐ１に設けられる。オープンスタブ２１１は、少なくとも一部が配線層１３３に設けられるオープンスタブ２１１であって、直列配線Ｓ１に接続された一端と、開放された他端と、を有する。並列配線Ｐ１及びオープンスタブ２１１は、導体を間に挟まないで対向する第１対向部及び第２対向部をそれぞれ含む。

【0140】

このような構成により、オープンスタブ２１１による減衰特性と、直列受動素子６０及び並列受動素子６１を含むフィルタ回路による減衰特性と、を有するフィルタ装置１１、１２、１３、１４及び１５を実現することができる。そして、寄生容量が形成されることを避けるために、従来技術では並列配線Ｐ１及びオープンスタブ２１１は離して設けられていた。これに対して、並列配線Ｐ１及びオープンスタブ２１１を近づけて配置し、並列配線Ｐ１に含まれる第１対向部とオープンスタブ２１１に含まれる第２対向部とによってキャパシタＣ３０１～Ｃ３０６が形成される構成により、リアクタンス素子を新たに設けることなく、キャパシタＣ３０１～Ｃ３０６と、直列受動素子６０及び並列受動素子６１とを含む共振回路を実現することができる。この共振回路によって減衰特性に新たな極を生成することができるので、例えば、高調波の周波数帯の減衰量を増大させることができる。したがって、フィルタ特性の劣化を抑制することが可能なフィルタ装置を提供することが可能となる。

【0141】

また、フィルタ装置１１、１２、１４及び１５では、並列配線Ｐ１は、配線層１３３に設けられ、少なくとも一部が第１対向部７１ａである電極５１及び５２を含む。そして、オープンスタブ２１１は、配線層１３３に設けられ、少なくとも一部が第２対向部７２ａである電極２５１を含む。

【0142】

このような構成により、配線層１３３に属する電極の電極間隔及び電極長といったパターンを調整する簡易な方法で、所望の静電容量を有する層内キャパシタＣ３０５及びＣ３０６を形成することができる。

【0143】

また、フィルタ装置１１、１２、１４及び１５では、積層基板１１１は、配線層１３１と配線層１３２との間に位置する配線層１３４と、配線層１３１と配線層１３４との間に位置する誘電体層１２３と、をさらに含む。並列配線Ｐ１は、配線層１３３に設けられる電極５１及び５２を含む。オープンスタブ２１１は、配線層１３４に設けられる電極２５０を含む。そして、電極５１及び５２の少なくとも一部である第１部分と電極２５０の少なくとも一部である第２部分とが、それぞれ互いに対向する第１対向部７１ｂ及び第２対向部７２ｂである。

【0144】

このような構成により、配線層１３３のパターン、配線層１３４のパターン及び誘電体層１２１の厚みを調整する簡易な方法で、所望の静電容量を有する層間キャパシタＣ３０３及びＣ３０４を形成することができる。

【0145】

また、フィルタ装置１１、１２、１３、１４及び１５では、積層基板１１１を積層方向に沿って平面視したときに、第１部分と第２部分とが重なる部分がある。

【0146】

このように、導体間の距離が最も小さい第１部分と第２部分とが重なる部分を設ける構成により、静電容量を容易に大きくすることができる。

【0147】

また、フィルタ装置１１、１２、１４及び１５では、オープンスタブ２１１は、配線層１３３に設けられる電極２５１をさらに含む。電極５１及び５２の少なくとも一部である第３部分及び電極２５１の少なくとも一部である第４部分が、それぞれ互いに対向する第１対向部７１ａ及び第２対向部７２ａである。そして、第１部分及び第２部分によって形成される層間キャパシタＣ３０３及び３０４の合成容量と、第３部分及び第４部分によって形成される層内キャパシタＣ３０５及びＣ３０６の合成容量と、は略同じである。

【0148】

このような構成により、層間キャパシタＣ３０３及びＣ３０４を含む共振回路による極の周波数と、層内キャパシタＣ３０５及びＣ３０６を含む共振回路による極の周波数と、を略同じすることができるので、当該周波数における信号ＲＦ１の減衰量を増大させることができる。

【0149】

また、フィルタ装置１１、１２、１４及び１５では、オープンスタブ２１１は、配線層１３３に設けられる電極２５１をさらに含む。電極５１及び５２の少なくとも一部である第３部分及び電極２５１の少なくとも一部である第４部分が、それぞれ互いに対向する第１対向部７１ａ及び第２対向部７２ａである。そして、第１部分及び第２部分によって形成される層間キャパシタＣ３０３及びＣ３０４の合成容量と、第３部分及び第４部分によって形成される層内キャパシタＣ３０５及びＣ３０６の容量と、は異なる。

【0150】

このような構成により、層間キャパシタＣ３０３及びＣ３０４を含む共振回路による極の周波数と、層内キャパシタＣ３０５及びＣ３０６を含む共振回路による極の周波数と、をずらすことができるので、広帯域の減衰帯を生成することができる。

【0151】

また、フィルタ装置１１、１２、１３、１４及び１５では、並列配線Ｐ１は、誘電体層１２１又は１２２を貫通し、かつ、並列受動素子６１と基準電極５０とを電気的に接続するビア４１ａであって、少なくとも一部が第１対向部７１ｃであるビア４１ａを含む。そして、オープンスタブ２１１は、誘電体層１２１又は１２２を貫通し、少なくとも一部が第２対向部７２ｃであるビア２４０ａを含む。

【0152】

このような構成により、ビア４１ａ及びビア２４０ａ間の距離及び誘電体層１２１の厚みを調整する簡易な方法で、所望の静電容量を有する層内キャパシタＣ３０２を形成することができる。

【0153】

また、フィルタ装置１１、１２、１３、１４及び１５では、積層基板１１１を積層方向に沿って平面視したときに、基準電極５０とオープンスタブ２１１とが重なる。

【0154】

このような構成により、減衰特性において、オープンスタブ２１１による極を形成することができる。さらに、基準電極５０及びオープンスタブ２１１によって形成されたキャパシタＣ２０１を含む共振回路よる極を形成することができる。これにより、減衰量及び減衰帯域が大きい減衰特性を実現することができる。

【0155】

また、フィルタ装置１１、１２、１３、１４及び１５では、並列配線Ｐ１は、誘電体層１２１を貫通し、かつ、並列受動素子６１に電気的に接続されるビア４１ａと、誘電体層１２２を貫通し、かつ、ビア４１ａと基準電極５０とを電気的に接続するビア４２と、を含む。そして、ビア４１ａの断面積とビア４２の断面積とは異なる。

【0156】

このように、ビア４１ａの断面積とビア４２の断面積とが異なる構成により、ビア４１ａの寄生インダクタンス及びビア４２の寄生インダクタンスを互いに異ならせることができる。つまり、適切に設計されたビア４１ａの断面積及びビア４２の断面積で形成した積層基板１１１では、ビア４１ａの寄生インダクタンス及びビア４２の寄生インダクタンスを、フィルタ回路４５１における調整可能な回路素子とすることができるので、フィルタ特性の調整の自由度を高めることができる。これにより、サイズを小さくしながら、フィルタ特性の劣化を効果的に抑制することができる。

【0157】

なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。

【0158】

＜１＞
積層基板であって、
第１端子と第２端子とを電気的に接続する直列配線が設けられる第１配線層と、
基準電位が供給される基準電極を含む第２配線層と、
前記第１配線層と前記第２配線層との間に位置する第３配線層と、
前記第１配線層と前記第３配線層との間に位置する第１誘電体層と、
前記第２配線層と前記第３配線層との間に位置する第２誘電体層と、
を含む積層基板と、
前記直列配線に設けられた直列受動素子と、
前記直列配線と前記基準電極とを電気的に接続する並列配線と、
前記並列配線に設けられた並列受動素子と、
少なくとも一部が前記第３配線層に設けられるオープンスタブであって、前記直列配線に接続された一端と、開放された他端と、を有する前記オープンスタブと、を備え、
前記並列配線及び前記オープンスタブは、導体を間に挟まないで対向する第１対向部及び第２対向部をそれぞれ含む、
フィルタ装置。

【0159】

＜２＞
＜１＞に記載のフィルタ装置であって、
前記並列配線は、前記第３配線層に設けられ、少なくとも一部が前記第１対向部である第１電極を含み、
前記オープンスタブは、前記第３配線層に設けられ、少なくとも一部が前記第２対向部である第２電極を含む、
フィルタ装置。

【0160】

＜３＞
＜１＞又は＜２＞に記載のフィルタ装置であって、
前記積層基板は、
前記第１配線層と前記第２配線層との間に位置する第４配線層と、
前記第１配線層と前記第４配線層との間に位置する第３誘電体層と、
をさらに含み、
前記並列配線は、前記第３配線層に設けられる第１電極を含み、
前記オープンスタブは、前記第４配線層に設けられる第３電極を含み、
前記第１電極の少なくとも一部である第１部分と前記第３電極の少なくとも一部である第２部分とが、それぞれ互いに対向する前記第１対向部及び前記第２対向部である、
フィルタ装置。

【0161】

＜４＞
＜３＞に記載のフィルタ装置であって、
前記オープンスタブは、前記第３配線層に設けられる第２電極をさらに含み、
前記第１電極の少なくとも一部である第３部分及び前記第２電極の少なくとも一部である第４部分が、それぞれ互いに対向する前記第１対向部及び前記第２対向部であり、
前記第１部分及び前記第２部分によって形成されるキャパシタの容量と、前記第３部分及び前記第４部分によって形成されるキャパシタの容量と、は略同じである、
フィルタ装置。

【0162】

＜５＞
＜３＞に記載のフィルタ装置であって、
前記オープンスタブは、前記第３配線層に設けられる第２電極をさらに含み、
前記第１電極の少なくとも一部である第３部分及び前記第２電極の少なくとも一部である第４部分が、それぞれ互いに対向する前記第１対向部及び前記第２対向部であり、
前記第１部分及び前記第２部分によって形成されるキャパシタの容量と、前記第３部分及び前記第４部分によって形成されるキャパシタの容量と、は異なる、
フィルタ装置。

【0163】

＜６＞
＜１＞から＜５＞のいずれか１つに記載のフィルタ装置であって、
前記並列配線は、前記第１誘電体層又は前記第２誘電体層を貫通し、かつ、前記並列受動素子と前記基準電極とを電気的に接続する第１ビアであって、少なくとも一部が前記第１対向部である前記第１ビアを含み、
前記オープンスタブは、
前記第１誘電体層又は前記第２誘電体層を貫通し、少なくとも一部が前記第２対向部である第２ビアを含む。

【0164】

＜７＞
＜１＞から＜６＞のいずれか１つに記載のフィルタ装置であって、
前記積層基板を積層方向に沿って平面視したときに、前記基準電極と前記オープンスタブとが重なる、
フィルタ装置。

【0165】

＜８＞
＜１＞から＜７＞のいずれか１つに記載のフィルタ装置であって、
前記並列配線は、
前記第１誘電体層を貫通し、かつ、前記並列受動素子に電気的に接続される第１ビアと、
前記第２誘電体層を貫通し、かつ、前記第１ビアと前記基準電極とを電気的に接続する第２ビアと、
を含み、
前記第１ビアの断面積と前記第２ビアの断面積とは異なる、
フィルタ装置。

【符号の説明】

【0166】

１１、１２、１３、１４、１５…フィルタ装置
２１、２３、２４、２５…等価回路
３１…入力端子
３２…出力端子
４０、４１ａ、４１ｂ、４２、４３ａ、４３ｂ、４４…ビア
５０…基準電極
５１、５２…電極
６０、６３…直列受動素子
６１、６２…並列受動素子
７１ａ、７１ｂ、７１ｃ、７１ｄ、７１ｅ、７１ｆ…第１対向部
７２ａ、７２ｂ、７２ｃ、７２ｄ、７２ｅ、７２ｆ…第２対向部
１１１…積層基板
１２１、１２２、１２３、１２４、１２５…誘電体層
１３１、１３２、１３３、１３４、１３５…配線層
２１１…オープンスタブ
２４０ａ、２４０ｂ…ビア
２５０、２５１…電極
４５１…フィルタ回路
４５２…バンドパスフィルタ
４５３…スタブ回路
４５４…ローパスフィルタ回路
Ｅｓ１、Ｅｓ２、Ｅｓ３…電極
Ｖｓ１、Ｖｓ２…ビア
Ｓ１…直列配線
Ｐ１、Ｐ２…並列配線
Ｂ１、Ｂ２…分岐配線
Ｎ１、Ｎ２、Ｎ３、Ｎ１１…ノード
Ｌ１…インダクタ
Ｃ１、Ｃ２…キャパシタ
Ｌ１１、Ｌ１２、Ｌ１３、Ｌ１４…インダクタ
Ｌ２１、Ｌ２２、Ｌ２３、Ｌ２４…インダクタ
Ｃ１１、Ｃ２１…キャパシタ
Ｃ３０１、Ｃ３０２、Ｃ３０５、Ｃ３０６…層内キャパシタ
Ｃ３０３、Ｃ３０４…層間キャパシタ
Ｌ２０１、Ｌ２０２、Ｌ２０３、Ｌ２０４…インダクタ
Ｃ２０１…キャパシタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】