知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024067061
(43)【公開日】2024-05-17
(54)【発明の名称】回路、及び波形センサ
(51)【国際特許分類】
H03M 1/12 20060101AFI20240510BHJP
H03M 1/56 20060101ALI20240510BHJP
H03M 1/10 20060101ALI20240510BHJP
【ＦＩ】
H03M1/12 C
H03M1/56
H03M1/10 A
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022176856
(22)【出願日】2022-11-04
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】加藤 憲仁
(72)【発明者】
【氏名】森下 玄
【テーマコード（参考）】
5J022
【Ｆターム（参考）】
5J022AA09
5J022BA10
5J022CA10
5J022CB08
5J022CD01
5J022CF01
5J022CF02
5J022CF03
5J022CF07
(57)【要約】
【課題】波形センサでのサンプリングの頻度を向上させること。
【解決手段】特定時点の入力信号のレベルを保持するサンプルホールド回路と、前記サンプルホールド回路に保持された前記入力信号のレベルをデジタルデータに変換して出力するアナログ－デジタル変換回路と、をそれぞれ有する第１回路及び第２回路と、第１時点での前記入力信号のレベルを前記第１回路に出力させ、第２時点での前記入力信号のレベルを前記第２回路に出力させる制御部と、を有する、回路を提供する。
【選択図】図１３
【解決手段】特定時点の入力信号のレベルを保持するサンプルホールド回路と、前記サンプルホールド回路に保持された前記入力信号のレベルをデジタルデータに変換して出力するアナログ－デジタル変換回路と、をそれぞれ有する第１回路及び第２回路と、第１時点での前記入力信号のレベルを前記第１回路に出力させ、第２時点での前記入力信号のレベルを前記第２回路に出力させる制御部と、を有する、回路を提供する。
【選択図】図１３
【特許請求の範囲】
【請求項1】
特定時点の入力信号のレベルを保持するサンプルホールド回路と、前記サンプルホールド回路に保持された前記入力信号のレベルをデジタルデータに変換して出力するアナログ－デジタル変換回路と、をそれぞれ有する第１回路及び第２回路と、
第１時点での前記入力信号のレベルを前記第１回路に出力させ、第２時点での前記入力信号のレベルを前記第２回路に出力させる制御部と、
を有する、回路。
第１時点での前記入力信号のレベルを前記第１回路に出力させ、第２時点での前記入力信号のレベルを前記第２回路に出力させる制御部と、
を有する、回路。
【請求項2】
前記入力信号は、波形センサのカラムに対応するアンテナコイルで検出された正弦波の信号である、
請求項１に記載の回路。
請求項１に記載の回路。
【請求項3】
第１回路及び第２回路のそれぞれは、
前記入力信号を受ける第１端子と、
一定の傾きで変化する参照信号を受ける第２端子と、を有し、
前記アナログ－デジタル変換回路は、前記参照信号の電圧が変化してから、前記入力信号と前記参照信号とがクロスするまでのカウンタの値を取得する、
請求項１に記載の回路。
前記入力信号を受ける第１端子と、
一定の傾きで変化する参照信号を受ける第２端子と、を有し、
前記アナログ－デジタル変換回路は、前記参照信号の電圧が変化してから、前記入力信号と前記参照信号とがクロスするまでのカウンタの値を取得する、
請求項１に記載の回路。
【請求項4】
前記第１時点での前記入力信号の振幅と前記第２時点での前記入力信号の振幅との差の極性値に基づいて、一定の正の傾きで変化する第１参照信号と一定の負の傾きで変化する第２参照信号から前記参照信号を選択し、
前記差の値と前記極性値とを乗算した値を合計する積和演算回路を有する、
請求項３に記載の回路。
前記差の値と前記極性値とを乗算した値を合計する積和演算回路を有する、
請求項３に記載の回路。
【請求項5】
前記第１参照信号と前記第２参照信号とは、特定時点でクロスし、
前記積和演算回路は、前記入力信号をグランドとした状態でアナログ－デジタル変換した結果である校正値を、前記差の値から減算した値と、前記極性値と、を乗算した値を合計する、
請求項４に記載の回路。
前記積和演算回路は、前記入力信号をグランドとした状態でアナログ－デジタル変換した結果である校正値を、前記差の値から減算した値と、前記極性値と、を乗算した値を合計する、
請求項４に記載の回路。
【請求項6】
前記サンプルホールド回路は、第１の容量にて前記入力信号のサンプリングが完了した場合、前記第１の容量を前記入力信号と切り離してデジタルデータに変換するとともに、第２の容量にて前記入力信号のサンプリングを行う、
請求項１に記載の回路。
請求項１に記載の回路。
【請求項7】
時間とともに変化する一の入力信号を受ける入力部と、特定時点の前記入力信号のレベルを保持するサンプルホールド回路と、前記サンプルホールド回路に保持された前記入力信号のレベルをデジタルデータに変換して出力するアナログ－デジタル変換回路と、をそれぞれ有する第１回路及び第２回路と、
第１時点での前記入力信号のレベルを前記第１回路に出力させ、第２時点での前記入力信号のレベルを前記第２回路に出力させる制御部と、
を有する、波形センサ。
第１時点での前記入力信号のレベルを前記第１回路に出力させ、第２時点での前記入力信号のレベルを前記第２回路に出力させる制御部と、
を有する、波形センサ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、回路、及び波形センサに関する。
【背景技術】
【0002】
従来、例えば、タブレット等にて電子ペン等からの無線の正弦波等の波形を検出することにより、当該電子ペン等の位置を検出する技術が知られている。電子ペン等の位置を示すアナログ信号をデジタル信号に変換する技術として、例えば、逐次比較型(ＳＡＲ、Successive Approximation Register)アナログディジタルコンバータ(ＡＤＣ、Analog-to-Digital Converter)や、カラムごとにＡＤＣを設けるカラムＡＤＣ等の技術が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第５７４５７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、従来技術では、例えば、波形センサでのサンプリングの頻度を向上させることが困難な場合がある。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0005】
一実施の態様では、特定時点の入力信号のレベルを保持するサンプルホールド回路と、前記サンプルホールド回路に保持された前記入力信号のレベルをデジタルデータに変換して出力するアナログ－デジタル変換回路と、をそれぞれ有する第１回路及び第２回路と、第１時点での前記入力信号のレベルを前記第１回路に出力させ、第２時点での前記入力信号のレベルを前記第２回路に出力させる制御部と、を有する、回路が提供される。
【発明の効果】
【0006】
一側面によれば、波形センサでのサンプリングの頻度を向上させることができる。
【図面の簡単な説明】
【0007】
【図1】第１実施形態に係る波形センサの構成の一例を示す図である。
【図2】第１実施形態に係る波形センサの処理の一例を示すタイミングチャートである。
【図3】第１実施形態に係る波形センサの処理の一例を示すタイミングチャートである。
【図4】第１実施形態に係るサンプルホールド回路の第１容量にてサンプルホールドしている間に、第２容量にてサンプルホールドされている値をＡＤ変換する処理の一例を示す図である。
【図5】第１実施形態に係るサンプルホールド回路の第２容量にてサンプルホールドしている間に、第１容量にてサンプルホールドされている値をＡＤ変換する処理の一例を示す図である。
【図6】第２実施形態に係る波形センサの構成の一例を示す図である。
【図7】第２実施形態に係るアナログ信号の電圧の振幅の一例を示す図である。
【図8】第２実施形態に係る各サンプリング時点における、一つ前のサンプリング時点からのアナログ信号の電圧の振幅の変化量の絶対値の一例を示す図である。
【図9】第２実施形態に係る各サンプリング時点における、一つ前のサンプリング時点からのアナログ信号の電圧の振幅の変化量の極性値の一例を示す図である。
【図10】第２実施形態に係る各サンプリング時点における、アナログ信号の電圧の振幅の算出結果の一例を示す図である。
【図11】第２実施形態に係る波形センサの処理の一例を示すフローチャートである。
【図12】第２実施形態に係る波形センサの処理の一例を示すタイミングチャートである。
【図13】第３実施形態に係る波形センサの構成の一例を示す図である。
【図14】第３実施形態に係る校正値格納ラッチに校正値ＤＣＡＬを格納する処理の一例を示すタイミングチャートである。
【図15】第３実施形態に係るアナログ信号のＡＤ変換処理の一例を示すタイミングチャートである。
【発明を実施するための形態】
【0008】
本開示の原理は、いくつかの例示的な実施形態を参照して説明される。これらの実施形態は、例示のみを目的として記載されており、本開示の範囲に関する制限を示唆することなく、当業者が本開示を理解および実施するのを助けることを理解されたい。本明細書で説明される開示は、以下で説明されるもの以外の様々な方法で実装される。
以下の説明および特許請求の範囲において、他に定義されない限り、本明細書で使用されるすべての技術用語および科学用語は、本開示が属する技術分野の当業者によって一般に理解されるのと同じ意味を有する。
以下、図面を参照して、本発明の実施形態を説明する。
以下の説明および特許請求の範囲において、他に定義されない限り、本明細書で使用されるすべての技術用語および科学用語は、本開示が属する技術分野の当業者によって一般に理解されるのと同じ意味を有する。
以下、図面を参照して、本発明の実施形態を説明する。
【0009】
（第１実施形態）
＜構成＞
図１を参照し、第１実施形態に係る波形センサ１の構成について説明する。図１は、第１実施形態に係る波形センサ１の構成の一例を示す図である。波形センサ１は、回路１０、及びアンテナコイル群２０を有する。
＜構成＞
図１を参照し、第１実施形態に係る波形センサ１の構成について説明する。図１は、第１実施形態に係る波形センサ１の構成の一例を示す図である。波形センサ１は、回路１０、及びアンテナコイル群２０を有する。
【0010】
アンテナコイル群２０に含まれる各アンテナコイルは、例えば、タブレット、スマートフォン、ノートパソコン等の情報処理装置の画面の縦方向または横方向（カラム）での電子ペンから送信される正弦波のアナログ信号を受信する。なお、アンテナコイル群２０に含まれる各アンテナコイルのうち、電子ペンに最も近いアンテナコイルからは、最も大きな振幅の正弦波が検出される。そのため、縦方向のカラムを有する波形センサ１と横方向のカラムを有する波形センサ１とを積層する等により、画面上での電子ペンの位置を算出できる。
【0011】
回路１０は、アンテナコイル切り替えスイッチ１１、ゲインアンプ１２、入力信号リセットスイッチ１３、ＲＡＭＰ生成回路１４、制御部１５、バイアス１７、及びグローバルカウンタ１８を有する。また、回路１０は、ＡＤＣ（Analog-to-Digital Converter)回路１６－１、１６－２、・・・、１６－ｎ（以下で、区別する必要が無い場合は、単に、「ＡＤＣ回路１６」とも称する。）を有する。なお、ｎは任意の自然数である。ＡＤＣ回路１６－１、１６－２、・・・、１６－ｎのそれぞれは、サンプルホールド回路１６１－１、１６１－２、・・・、１６１－ｎ（以下で、区別する必要が無い場合は、単に、「サンプルホールド回路１６１」とも称する。）のそれぞれを有する。
【0012】
ＡＤＣ回路１６－１、１６－２、・・・、１６－ｎのそれぞれは、第１端子１６０Ａ－１、１６０Ａ－２、・・・、１６０Ａ－ｎ（以下で、区別する必要が無い場合は、単に、「第１端子１６０Ａ」とも称する。）のそれぞれと、第２端子１６０Ｂ－１、１６０Ｂ－２、・・・、１６０Ｂ－ｎ（以下で、区別する必要が無い場合は、単に、「第２端子１６０Ｂ」とも称する。）のそれぞれと、を有する。
【0013】
また、回路１０は、ラッチ１９－１、１９－２、・・・、１９－ｎ（以下で、区別する必要が無い場合は、単に、「ラッチ１９」とも称する。）を有する。なお、回路１０は、一つのチップ（集積回路）として実装されてもよい。
【0014】
アンテナコイル切り替えスイッチ１１は、アンテナコイル群２０に含まれる各アンテナコイルのうち、回路１０へ信号を出力するアンテナコイルを切り替える（選択する）。
ＲＡＭＰ生成回路１４は、時間に対して線形（一次関数的）に電圧が増加または減少する（一定の傾きで変化する）信号（ＲＡＭＰ信号、参照信号）を各ＡＤＣ回路１６へ出力する。
ＲＡＭＰ生成回路１４は、時間に対して線形（一次関数的）に電圧が増加または減少する（一定の傾きで変化する）信号（ＲＡＭＰ信号、参照信号）を各ＡＤＣ回路１６へ出力する。
【0015】
制御部１５は、各ＡＤＣ回路１６へ信号を送信して、各ＡＤＣ回路１６を制御する。制御部１５は、同一（各ＡＤＣ回路１６で共通）のオートゼロ信号ＡＺと、ＡＤＣ回路１６毎のサンプリングのタイミングを指定する制御信号ＴＨ［１：ｎ］（ＴＨ［１］～ＴＨ［ｎ］）とを各ＡＤＣ回路１６へ送信する。
【0016】
制御部１５は、ある時点ｔ０においてオートゼロ信号ＡＺをＬＯＷに設定（変更）することにより、各サンプルホールド回路１６１のスイッチをオンにし、アナログ信号ＳＩＧを各ＡＤＣ回路１６に入力させる（取り込ませる）。そして、制御部１５は、異なる各時点で各サンプルホールド回路１６１のスイッチを順にオフにし、各時点でのアナログ信号ＳＩＧの振幅の値を各サンプルホールド回路１６１に記録させる。そして、制御部１５は、各サンプルホールド回路１６１に記録された値をＡＤ変換して出力させる。より具体的には、制御部１５は、各時点ｔ１、・・・、ｔｎにおけるアナログ信号ＳＩＧの入力電圧ＶＩＮＰ［１：ｎ］を、各ＡＤＣ回路１６のサンプルホールド回路１６１－１、１６１－２、・・・、１６１－ｎに記録させ、記録させた各値（レベル、振幅の値）をＡＤ変換させて出力させる。これにより、例えば、最大２５０ｋＨｚでサンプリングできるＡＤＣ回路を、一のカラムに対して３２個設けることにより、当該一のカラムを８ＭＨｚでサンプリングできる。
【0017】
バイアス１７は、各ＡＤＣ回路１６へ電力を供給する。グローバルカウンタ１８は、各ラッチ１９へカウンタ用の信号を供給する。
【0018】
ＡＤＣ回路１６は、アンテナコイル群２０に含まれる一のアンテナコイルからのアナログ信号ＳＩＧを入力する第１端子（第１入力部）１６０Ａと、ＲＡＭＰ生成回路１４からのＲＡＭＰ信号を入力する第２端子（第２入力部）１６０Ｂを有する。ＡＤＣ回路１６は、アナログ信号ＳＩＧをデジタル（離散的）信号に変換する。
【0019】
ＡＤＣ回路１６は、いわゆるシングルスロープのＡＤＣを有している。そのため、ＡＤＣ回路１６は、第２端子１６０Ｂに入力されたＲＡＭＰ信号の電圧が変化している間、カウンタを開始する。そして、ＡＤＣ回路１６は、第２端子１６０Ｂに入力されたＲＡＭＰ信号の電圧が第１端子１６０Ａに入力されてサンプルホールドされたアナログ信号ＳＩＧの電圧（画素電圧）を超える（クロスする）と、比較器が反転し、その結果、カウンタ値がラッチ１９に保持される。そのため、カウンタが開始されてから停止されるまでの時間が長くなる程大きな値となるカウンタの値（カウンタコード）が取得される。第１実施形態の場合、カウンタの値は、アナログ信号ＳＩＧの電圧に対応するデジタル値である。
【0020】
＜処理（動作）＞
次に、図２から図５を参照し、第１実施形態に係る波形センサ１の処理の一例について説明する。図２及び図３は、第１実施形態に係る波形センサ１の処理の一例を示すタイミングチャートである。図４は、第１実施形態に係るサンプルホールド回路１６１の第１容量にてサンプルホールドしている間に、第２容量にてサンプルホールドされている値をＡＤ変換する処理の一例を示す図である。図５は、第１実施形態に係るサンプルホールド回路１６１の第２容量にてサンプルホールドしている間に、第１容量にてサンプルホールドされている値をＡＤ変換する処理の一例を示す図である。
次に、図２から図５を参照し、第１実施形態に係る波形センサ１の処理の一例について説明する。図２及び図３は、第１実施形態に係る波形センサ１の処理の一例を示すタイミングチャートである。図４は、第１実施形態に係るサンプルホールド回路１６１の第１容量にてサンプルホールドしている間に、第２容量にてサンプルホールドされている値をＡＤ変換する処理の一例を示す図である。図５は、第１実施形態に係るサンプルホールド回路１６１の第２容量にてサンプルホールドしている間に、第１容量にてサンプルホールドされている値をＡＤ変換する処理の一例を示す図である。
【0021】
図２及び図３には、ＡＤＣ回路１６の数ｎが１６であり、時間を横軸とした場合の、一のアンテナコイルからのアナログ信号ＳＩＧの電圧の振幅の波形２０１、オートゼロ信号ＡＺ、入力信号リセットスイッチ１３の状態ＲＳ、制御部１５から各ＡＤＣ回路１６への制御信号ＴＨ［１］～［１６］、グローバルカウンタ１８の値（Global Counter）の一例が示されている。
【0022】
また、図２には、ＡＤＣ回路１６－１における、アナログ信号ＳＩＧが入力される第１端子１６０Ａでの入力電圧ＶＩＮＰ［１］の波形２０２と、ＲＡＭＰ信号が入力される第２端子１６０Ｂでの入力電圧ＶＩＮＭ［１］の波形２０３（共通のＲＡＭＰ信号の電圧の波形）との比較が示されている。なお、ＡＤＣ回路１６は、いわゆるシングルスロープのＡＤＣであるため、波形３０２と波形３０３とがクロスした際のアナログ信号ＳＩＧの電圧に対応するデジタル値がＡＤ変換して出力される。なお、入力電圧ＶＩＮＰ［１：ｎ］は、各ＡＤＣ回路１６－１～ｎにおける最初の増幅器ＡＭＰ（１ｓｔ ＡＭＰ）の入力端子へ入力される信号にそれぞれ対応している。そのため、入力電圧ＶＩＮＰ［１］は、ＡＤＣ回路１６－１における最初の増幅器ＡＭＰの入力端子へ入力される信号に対応している。
【0023】
また、図２には、ＡＤＣ回路１６－１からラッチ１９－１への出力状態ＣＯＭＰＯＵＴ［１］、ＡＤＣ回路１６－１でのＡＤ変換結果（ＡＤＣ１変換結果）が示されている。
【0024】
なお、入力信号リセットスイッチ１３の状態ＲＳは、図１に示すように、ＨＩＧＨ（ハイ、Ｈ、１）の場合はグランド（接地）、ＬＯＷ（ロー、Ｌ、０）の場合はアンテナコイルと接続されていることを示している。また、出力状態ＣＯＭＰＯＵＴ［１］は、ＬＯＷ（Ｌ、０）の場合は出力されていない状態、ＨＩＧＨ（Ｈ、１）の場合は出力されている状態を示している。
【0025】
また、図３には、ＡＤＣ回路１６－１３における、アナログ信号ＳＩＧが入力される第１端子１６０Ａでの入力電圧ＶＩＮＰ［１３］の波形３０１と、ＲＡＭＰ信号が入力される第２端子１６０Ｂでの入力電圧ＶＩＮＭ［１３］の波形２０３（共通のＲＡＭＰ信号の電圧の波形）との比較が示されている。また、図３には、ＡＤＣ回路１６－１３からラッチ１９－１３への出力状態ＣＯＭＰＯＵＴ［１３］、ＡＤＣ回路１６－１３でのＡＤ変換結果（ＡＤＣ１３変換結果）が示されている。なお、入力電圧ＶＩＮＰ［１３］は、ＡＤＣ回路１６－１３における最初の増幅器ＡＭＰの入力端子へ入力される信号に対応している。
【0026】
（パイプラインで動作させる構成の一例）
波形センサ１は、図４及び図５に示されるように、サンプルホールド回路１６１及びＡＤＣ回路１６をパイプラインで動作させてもよい。これにより、例えば、サンプルホールド回路１６１に含まれる複数の容量に含まれる一の容量にてサンプルホールドする処理と、当該複数の容量に含まれる他の容量にてサンプルホールドされている値をＡＤ変換する処理とを並行して実行できる。
波形センサ１は、図４及び図５に示されるように、サンプルホールド回路１６１及びＡＤＣ回路１６をパイプラインで動作させてもよい。これにより、例えば、サンプルホールド回路１６１に含まれる複数の容量に含まれる一の容量にてサンプルホールドする処理と、当該複数の容量に含まれる他の容量にてサンプルホールドされている値をＡＤ変換する処理とを並行して実行できる。
【0027】
図４及び図５の例では、サンプルホールド回路１６１は、容量１６１１、容量１６１２、スイッチ１６１３、スイッチ１６１４、スイッチ１６１５、及びスイッチ１６１６等を有する。なお、サンプルホールド回路１６１が有する容量及びスイッチ等の数は、図４及び図５の例に限定されない。
【0028】
図４の例では、サンプルホールド回路１６１の容量１６１１にてサンプルホールドしている間に、容量１６１２にてサンプルホールドされている値がＡＤＣ回路１６にてＡＤ変換される。そして、容量１６１２にてサンプルホールドされている値がＡＤ変換されると、スイッチ１６１３、スイッチ１６１４、スイッチ１６１５、及びスイッチ１６１６のオンとオフとがそれぞれ切り替えられ、図５の状態に遷移する。
【0029】
図５の例では、サンプルホールド回路１６１の容量１６１２にてサンプルホールドしている間に、容量１６１１にてサンプルホールドされている値がＡＤＣ回路１６にてＡＤ変換される。そして、容量１６１１にてサンプルホールドされている値がＡＤ変換されると、スイッチ１６１３、スイッチ１６１４、スイッチ１６１５、及びスイッチ１６１６のオンとオフとがそれぞれ切り替えられ、再度図４の状態に遷移する。
【0030】
（第２実施形態）
第１実施形態では、全てのサンプルホールド回路１６１にてサンプルホールドしたのち、ＡＤ変換する例について説明した。第２実施形態では、１つ前の電圧と今の電圧の差電圧を、各ＡＤＣ回路１６における最初の増幅器ＡＭＰに取り込むことにより、ＲＡＭＰ信号（ランプ波）のダイナミックレンジを第１実施形態と比較して狭める例について説明する。シングルスロープのＡＤＣにおいてＡＤ変換を行う期間は、ランプ波を増減させる期間に応じて変化する。ランプ波のダイナミックレンジが減少すると、ランプが増減する期間が減少する。そのため、第２実施形態によれば、第１実施形態と比較して、ＡＤ変換の処理を行う期間を短縮できる。そのため、サンプリングの頻度をさらに向上させることができる。以下では、第２実施形態のうち第１実施形態と異なる点を主に説明する。なお、第２実施形態の構成、第１実施形態の構成のうちの少なくとも一部（例えば、上述した、パイプラインで動作させる構成）は、適宜組み合わせることができる。
第１実施形態では、全てのサンプルホールド回路１６１にてサンプルホールドしたのち、ＡＤ変換する例について説明した。第２実施形態では、１つ前の電圧と今の電圧の差電圧を、各ＡＤＣ回路１６における最初の増幅器ＡＭＰに取り込むことにより、ＲＡＭＰ信号（ランプ波）のダイナミックレンジを第１実施形態と比較して狭める例について説明する。シングルスロープのＡＤＣにおいてＡＤ変換を行う期間は、ランプ波を増減させる期間に応じて変化する。ランプ波のダイナミックレンジが減少すると、ランプが増減する期間が減少する。そのため、第２実施形態によれば、第１実施形態と比較して、ＡＤ変換の処理を行う期間を短縮できる。そのため、サンプリングの頻度をさらに向上させることができる。以下では、第２実施形態のうち第１実施形態と異なる点を主に説明する。なお、第２実施形態の構成、第１実施形態の構成のうちの少なくとも一部（例えば、上述した、パイプラインで動作させる構成）は、適宜組み合わせることができる。
【0031】
＜構成＞
図６を参照し、第２実施形態に係る波形センサ１の構成について説明する。図６は、第２実施形態に係る波形センサ１の構成の一例を示す図である。第２実施形態に係る波形センサ１は、図１の第１実施形態に係る波形センサ１と比較して、ＲＡＭＰ生成回路１４、制御部１５の代わりに、ＲＡＭＰ生成回路１４Ａ、制御部１５Ａを有する点が異なる。また、積和演算回路２１を有する点が異なる。また、各ＡＤＣ回路１６－１、１６－２、・・・、１６－ｎが、上下ランプ切り替えスイッチ１６２－１、１６２－２、・・・、１６２－ｎ（以下で、区別する必要が無い場合は、単に、「上下ランプ切り替えスイッチ１６２」とも称する。）と、符号判定機１６３－１、１６３－２、・・・、１６３－ｎ（以下で、区別する必要が無い場合は、単に、「符号判定機１６３」とも称する。）と、を有する点が主に異なる。なお、図６の例では、符号判定機１６３は、いわゆるＤラッチを用いて実現されている。
図６を参照し、第２実施形態に係る波形センサ１の構成について説明する。図６は、第２実施形態に係る波形センサ１の構成の一例を示す図である。第２実施形態に係る波形センサ１は、図１の第１実施形態に係る波形センサ１と比較して、ＲＡＭＰ生成回路１４、制御部１５の代わりに、ＲＡＭＰ生成回路１４Ａ、制御部１５Ａを有する点が異なる。また、積和演算回路２１を有する点が異なる。また、各ＡＤＣ回路１６－１、１６－２、・・・、１６－ｎが、上下ランプ切り替えスイッチ１６２－１、１６２－２、・・・、１６２－ｎ（以下で、区別する必要が無い場合は、単に、「上下ランプ切り替えスイッチ１６２」とも称する。）と、符号判定機１６３－１、１６３－２、・・・、１６３－ｎ（以下で、区別する必要が無い場合は、単に、「符号判定機１６３」とも称する。）と、を有する点が主に異なる。なお、図６の例では、符号判定機１６３は、いわゆるＤラッチを用いて実現されている。
【0032】
ＲＡＭＰ生成回路１４Ａは、切片を特定の電圧（例えば、電源電圧の半分程度の電圧）とし、時間に対して線形（一次関数的）に電圧が増加する信号（上りＲＡＭＰ信号）と、時間に対して線形（一次関数的）に電圧が減少する信号（下りＲＡＭＰ信号）と、を各ＡＤＣ回路１６へ出力する。
【0033】
制御部１５Ａは、各ＡＤＣ回路１６へ信号を送信して、各ＡＤＣ回路１６を制御する。制御部１５Ａは、一つ前のサンプリング時点でサンプリングされたデータの取り込みをＡＤＣ回路１６毎に指示するオートゼロ信号ＡＺ［１：ｎ］（ＡＺ［１］～ＡＺ［ｎ］）を各ＡＤＣ回路１６へ送信する。また、制御部１５Ａは、第１実施形態に係る制御部１５と同様に、ＡＤＣ回路１６毎のサンプリングのタイミングを指定する制御信号ＴＨ［１：ｎ］（ＴＨ［１］～ＴＨ［ｎ］）を各ＡＤＣ回路１６へ送信する。また、制御部１５Ａは、各ＡＤＣ回路１６の符号判定機１６３を制御する同一（各ＡＤＣ回路１６で共通）の信号ＧＴを各ＡＤＣ回路１６へ送信する。
【0034】
図６の例では、図１の第１実施形態と同様に、ＡＤＣ回路１６は、いわゆるシングルスロープのＡＤＣを有している。そのため、ＡＤＣ回路１６は、第２端子１６０Ｂに入力されたＲＡＭＰ信号の電圧が第１端子１６０Ａに入力されてサンプルホールドされたアナログ信号ＳＩＧの電圧（画素電圧）を超える（クロスする）と、比較器が反転してカウンタが停止する。第２実施形態の場合、カウンタの値は、アナログ信号ＳＩＧの電圧の変化量（アナログ信号ＳＩＧの電圧の波形を微分した値）に対応するデジタル値である。
【0035】
＜処理（動作）＞
次に、図７から図１０を参照し、第２実施形態に係る波形センサ１の処理の一例について説明する。図７は、第２実施形態に係るアナログ信号ＳＩＧの電圧の振幅の一例を示す図である。図８は、第２実施形態に係る各サンプリング時点における、一つ前のサンプリング時点からのアナログ信号ＳＩＧの電圧の振幅の変化量の絶対値の一例を示す図である。図９は、第２実施形態に係る各サンプリング時点における、一つ前のサンプリング時点からのアナログ信号ＳＩＧの電圧の振幅の変化量の極性値の一例を示す図である。図１０は、第２実施形態に係る各サンプリング時点における、アナログ信号ＳＩＧの電圧の振幅の算出結果の一例を示す図である。
次に、図７から図１０を参照し、第２実施形態に係る波形センサ１の処理の一例について説明する。図７は、第２実施形態に係るアナログ信号ＳＩＧの電圧の振幅の一例を示す図である。図８は、第２実施形態に係る各サンプリング時点における、一つ前のサンプリング時点からのアナログ信号ＳＩＧの電圧の振幅の変化量の絶対値の一例を示す図である。図９は、第２実施形態に係る各サンプリング時点における、一つ前のサンプリング時点からのアナログ信号ＳＩＧの電圧の振幅の変化量の極性値の一例を示す図である。図１０は、第２実施形態に係る各サンプリング時点における、アナログ信号ＳＩＧの電圧の振幅の算出結果の一例を示す図である。
【0036】
制御部１５Ａは、各ＡＤＣ回路１６（以下で、「ＡＤＣ回路１６－ｉ」と称する。なお、ｉは、１からｎまでの自然数である。）でのサンプリング時点ｔｉから一つ前のサンプリング時点ｔｉ－１でＡＤＣ回路１６－ｉに対するオートゼロ信号ＡＺ［ｉ］をＬＯＷに設定（変更）することにより、アナログ信号ＳＩＧをＡＤＣ回路１６－ｉに入力させる（取り込ませる）。
【0037】
そして、制御部１５Ａは、サンプリング時点ｔｉでＡＤＣ回路１６－ｉに対する制御信号ＴＨ［ｉ］をＬＯＷに設定（変更）することにより、ＡＤＣ回路１６－ｉのスイッチをオフにし、時点ｔｉ－１から時点ｔｉまでのアナログ信号ＳＩＧの振幅の変化量（差電圧）を示す値をサンプルホールド回路１６１－ｉに記録させる。そして、制御部１５Ａは、サンプルホールド回路１６１－ｉに記録されたレベルに応じたカウンタ値をＡＤ変換した値ＤＯＵＴ［ｉ］を積和演算回路２１へ出力させる。
【0038】
また、制御部１５Ａは、サンプリング時点ｔｉからＡＤＣ回路１６－ｉでの次回のサンプリング時点までの間に、時点ｔｉ－１から時点ｔｉまでのアナログ信号ＳＩＧの振幅の変化量の極性（符号。＋か－か）を示す値ＳＩＧＮ［ｉ］を符号判定機１６３－ｉにより積和演算回路２１へ出力させる。なお、例えば、符号判定機１６３からの出力がＬＯＷの場合は－１、ＨＩＧＨの場合は＋１とする。
【0039】
そして、積和演算回路２１は、ある時点ｔｉでのアナログ信号ＳＩＧの振幅を示す値ＣＯＤＥ［ｉ］を、以下の式（１）のように算出する。
【数1】
【0040】
式（１）によれば、ＡＤＣ回路１６－１からＡＤＣ回路１６－iまでの各ＡＤＣ回路１６について値ＤＯＵＴと値ＳＩＧＮとを乗算した値が算出され、各ＡＤＣ回路１６での当該値が加算（合計）される。
【0041】
図７には、横軸を時間、縦軸をアナログ信号ＳＩＧの電圧としたアナログ信号ＳＩＧの波形７０１の一例が示されている。図８には、ＡＤＣ回路１６の数ｎを３２とし、横軸を各サンプリング時点、縦軸を各ＡＤＣ回路１６でのＡＤ変換結果の値ＤＯＵＴ［ｉ］とした、図７のアナログ信号ＳＩＧの波形７０１に対する振幅の変化量の絶対値ＤＯＵＴ［ｉ］の波形８０１の一例が示されている。
【0042】
図９には、ＡＤＣ回路１６の数ｎを３２とし、横軸を各サンプリング時点、縦軸を各ＡＤＣ回路１６でのＳＩＧＮ［ｉ］の値とした、図７のアナログ信号ＳＩＧの波形７０１に対する振幅の変化量の極性ＳＩＧＮ［ｉ］の波形９０１の一例が示されている。図１０には、ＡＤＣ回路１６の数ｎを３２とし、横軸を各サンプリング時点、縦軸をアナログ信号ＳＩＧの振幅を示す値ＣＯＤＥ［ｉ］の値とした、図７のアナログ信号ＳＩＧの波形７０１に対するＣＯＤＥ［ｉ］の波形１００１の一例が示されている。上述した処理により、正弦波であるアナログ信号ＳＩＧがＣＯＤＥ［ｉ］によりデジタル化（復元）されていることが分かる。
【0043】
次に、図１１及び図１２を参照し、第２実施形態に係る波形センサ１の処理のより詳細な一例について説明する。図１１は、第２実施形態に係る波形センサ１の処理の一例を示すフローチャートである。図１２は、第２実施形態に係る波形センサ１の処理の一例を示すタイミングチャートである。なお、図１１の処理の順番は、矛盾しない限り、適宜変更してもよい。
【0044】
ステップＳ１０１において、制御部１５Ａは、入力信号リセットスイッチ１３の状態ＲＳをＬＯＷとすることで、アンテナコイルからのアナログ信号ＳＩＧを各ＡＤＣ回路１６に入力させる（取り込ませる）。続いて、制御部１５Ａは、オートゼロ信号ＡＺ［１：ｎ］及び制御信号ＴＨ［１：ｎ］をすべてＨＩＧＨに設定することで、初期化する（ステップＳ１０２）。続いて、制御部１５Ａは、ＡＤＣ回路１６の番号（インデックス）ｉに１を設定する（ステップＳ１０３）。
【0045】
続いて、制御部１５Ａは、一つ前のサンプリング時点ｔｉ－１において、ＡＤＣ回路１６－ｉへのオートゼロ信号ＡＺ［ｉ］をＬＯＷに設定することにより、時点ｔｉ－１でのアナログ信号ＳＩＧ［ｉ－１］をサンプルホールド回路１６１－ｉに取り込ませる（ステップＳ１０４）。
【0046】
続いて、制御部１５Ａは、サンプリング時点ｔｉでＡＤＣ回路１６－ｉに対する制御信号ＴＨ［ｉ］をＬＯＷに設定（変更）することにより、ＡＤＣ回路１６－ｉのスイッチをオンにし、時点ｔｉ－１から時点ｔｉまでのアナログ信号ＳＩＧの振幅の変化量の絶対値を示す値をサンプルホールド回路１６１－ｉに記録（サンプルホールド）させる（ステップＳ１０５）。
【0047】
続いて、制御部１５Ａは、ｉがｎと等しいか否かを判定する（ステップＳ１０６）。ｉがｎと等しくない場合（ステップＳ１０６でＮＯ）、制御部１５Ａは、ｉの値を１つインクリメントし（ステップＳ１０７）、ステップＳ１０４の処理に進む。
【0048】
一方、ｉがｎと等しい場合（ステップＳ１０６でＹＥＳ）、制御部１５Ａは、信号ＧＴをＨＩＧＨに設定することにより、各ＡＤＣ回路１６のセカンドアンプの出力結果をＳＩＧＮ用の信号としてラッチする（ステップＳ１０８）。
【0049】
続いて、制御部１５Ａは、信号ＧＴをＬＯＷに設定することにより、各ＡＤＣ回路１６の極性を示す値ＳＩＧＮ［１：ｎ］を保持する（ステップＳ１０９）。続いて、制御部１５Ａは、各ＡＤＣ回路１６の出力の極性を示す値ＳＩＧＮ［１：ｎ］に基づいて、上りＲＡＭＰ信号と下りＲＡＭＰ信号から、各ＡＤＣ回路１６に用いるＲＡＭＰ信号をそれぞれ選択（決定）する（ステップＳ１１０）。
【0050】
続いて、各ＡＤＣ回路１６は、選択された各ＡＤＣ回路１６用のＲＡＭＰ信号を用いて、サンプルホールド回路１６１で保持されているレベルに応じたカウンタ値をＡＤ変換した値ＤＯＵＴをＡＤ変換して積和演算回路２１へ出力する（ステップＳ１１１）。
【0051】
続いて、積和演算回路２１は、各ＡＤＣ回路１６でのＡＤ変換結果値ＤＯＵＴと、各ＡＤＣ回路１６での極性値ＳＩＧＮとを、式（１）により積和演算する（ステップＳ１１２）。ここで、各ＡＤＣ回路１６での極性値ＳＩＧＮは、各ＡＤＣ回路１６での各サンプリング時点における、一つ前のサンプリング時点からのアナログ信号ＳＩＧの電圧の振幅の変化量（電圧の差）の極性値である。一つ前のサンプリング時点から今回のサンプリング時点までにアナログ信号ＳＩＧの電圧の振幅が増加している場合は、極性値は＋１である。一方、一つ前のサンプリング時点から今回のサンプリング時点までにアナログ信号ＳＩＧの電圧の振幅が減少している場合、極性値は－１である。
【0052】
図１２には、ＡＤＣ回路１６の数ｎが１６であり、時間を横軸とした場合の、一のアンテナコイルからのアナログ信号ＳＩＧの電圧の振幅１２０１、入力信号リセットスイッチ１３の状態ＲＳ、オートゼロ信号ＡＺ［１］～［１６］、制御部１５Ａから各ＡＤＣ回路１６への制御信号ＴＨ［１］～［１６］、信号ＧＴ、グローバルカウンタ１８の値（Global Counter）の一例が示されている。また、図１２には、上りＲＡＭＰ信号（ＵＲＡＭＰ）の波形１２０２、下りＲＡＭＰ信号（ＤＲＡＭＰ）の波形１２０３が示されている。
【0053】
ＡＤＣ回路１６－１の極性値ＳＩＧＮ［１］は、－１であるため、下りＲＡＭＰ信号がＡＤＣ回路１６－１に対するＲＡＭＰ信号として選択されている。
【0054】
また、図１２には、ＡＤＣ回路１６－１における、アナログ信号ＳＩＧが入力される第１端子１６０Ａでの入力電圧ＶＩＮＰ［１］の波形１２１１と、ＲＡＭＰ信号が入力される第２端子１６０Ｂでの入力電圧ＶＩＮＭ［１］の波形１２１２（ＲＡＭＰ信号の電圧の波形）との比較が示されている。なお、ＡＤＣ回路１６は、いわゆるシングルスロープのＡＤＣであるため、波形１２１１と波形１２１２とがクロスした際のアナログ信号ＳＩＧの電圧に対応するデジタル値がＡＤ変換して出力される。
【0055】
また、図１２には、ＡＤＣ回路１６－１の極性値ＳＩＧＮ［１］、ＡＤＣ回路１６－１からラッチ１９－１への出力状態ＣＯＭＰＯＵＴ［１］、ＡＤＣ回路１６－１でのＡＤ変換結果（ＡＤＣ１変換結果）が示されている。
【0056】
（第３実施形態）
第２実施形態では、例えば、ＡＤＣ回路１６の出力が比較的０に近い等の場合に、デバイスノイズ等により出力の極性を示す値ＳＩＧＮに誤りが生じる可能性がある。この場合、図１１のステップＳ１１０の処理において、ＲＡＭＰ信号の選択に誤りが生じるため、アナログ信号ＳＩＧが入力される第１端子１６０Ａでの入力電圧ＶＩＮＰの波形と、ＲＡＭＰ信号が入力される第２端子１６０Ｂでの入力電圧ＶＩＮＭの波形がクロスしなくなる。この場合、ＡＤＣ回路１６は、いわゆるシングルスロープのＡＤＣであるため、カウンタの最大値がＡＤ変換結果として出力される。そのため、比較的大きなＡＤ変換誤差が発生する。
第２実施形態では、例えば、ＡＤＣ回路１６の出力が比較的０に近い等の場合に、デバイスノイズ等により出力の極性を示す値ＳＩＧＮに誤りが生じる可能性がある。この場合、図１１のステップＳ１１０の処理において、ＲＡＭＰ信号の選択に誤りが生じるため、アナログ信号ＳＩＧが入力される第１端子１６０Ａでの入力電圧ＶＩＮＰの波形と、ＲＡＭＰ信号が入力される第２端子１６０Ｂでの入力電圧ＶＩＮＭの波形がクロスしなくなる。この場合、ＡＤＣ回路１６は、いわゆるシングルスロープのＡＤＣであるため、カウンタの最大値がＡＤ変換結果として出力される。そのため、比較的大きなＡＤ変換誤差が発生する。
【0057】
第３実施形態では、第２実施形態においてデバイスノイズ等により出力の極性を示す値ＳＩＧＮに誤りが生じた場合のエラー訂正機能を搭載し、ＡＤ変換誤差を低減させる。以下では、第３実施形態のうち第２実施形態と異なる点を主に説明する。
【0058】
＜構成＞
図１３を参照し、第３実施形態に係る波形センサ１の構成について説明する。図１３は、第３実施形態に係る波形センサ１の構成の一例を示す図である。第３実施形態に係る波形センサ１は、図６の第２実施形態に係る波形センサ１と比較して、ＲＡＭＰ生成回路１４Ａ、制御部１５Ａ、積和演算回路２１の代わりに、ＲＡＭＰ生成回路１４Ｂ、制御部１５Ｂ、積和演算回路２１Ｂを有する点が異なる。
図１３を参照し、第３実施形態に係る波形センサ１の構成について説明する。図１３は、第３実施形態に係る波形センサ１の構成の一例を示す図である。第３実施形態に係る波形センサ１は、図６の第２実施形態に係る波形センサ１と比較して、ＲＡＭＰ生成回路１４Ａ、制御部１５Ａ、積和演算回路２１の代わりに、ＲＡＭＰ生成回路１４Ｂ、制御部１５Ｂ、積和演算回路２１Ｂを有する点が異なる。
【0059】
また、第３実施形態に係る波形センサ１は、図６の第２実施形態に係る波形センサ１と比較して、各ＡＤＣ回路１６－１、１６－２、・・・、１６－ｎのそれぞれに対応付けて、各ＡＤＣ回路１６用の校正値を格納する校正値格納ラッチ３０－１、３０－２、・・・、３０－ｎ（以下で、区別する必要が無い場合は、単に、「校正値格納ラッチ３０」とも称する。）のそれぞれを有する点が主に異なる。
【0060】
各校正値格納ラッチ３０にて格納される各ＡＤＣ回路１６用の校正値ＤＣＡＬ［ｉ］は、各ＡＤＣ回路１６にて生じているデバイスノイズ等に応じた、各ＡＤＣ回路１６でのＡＤ変換結果の値ＤＯＵＴ［ｉ］を校正するための値である。
【0061】
制御部１５Ｂは、校正値格納ラッチ３０への制御信号ＤＣＡＬ＿ＬＡＴＣＨを送信する点が第２実施形態の制御部１５Ａと異なる。
【0062】
ＲＡＭＰ生成回路１４Ｂは、切片を特定の負の値とし時間に対して線形（一次関数的）に電圧が増加する信号（冗長化上りＲＡＭＰ信号）と、切片を特定の正の値とし時間に対して線形（一次関数的）に電圧が減少する信号（冗長化下りＲＡＭＰ信号）と、を各ＡＤＣ回路１６へ出力する。これにより、デバイスノイズ等により出力の極性を示す値ＳＩＧＮに誤りが生じてＲＡＭＰ信号の選択に誤りが生じた場合であっても、アナログ信号ＳＩＧが入力される第１端子１６０Ａでの入力電圧ＶＩＮＰの波形と、ＲＡＭＰ信号が入力される第２端子１６０Ｂでの入力電圧ＶＩＮＭの波形がクロスするようになる。
【0063】
積和演算回路２１Ｂは、ある時点ｔｉでのアナログ信号ＳＩＧの振幅を示す値ＣＯＤＥ［ｉ］を、以下の式（２）のように算出する。
【数2】
【0064】
式（２）によれば、ＡＤＣ回路１６－１からＡＤＣ回路１６－iまでの各ＡＤＣ回路１６について値ＤＯＵＴを校正値ＤＣＡＬで校正した値（ＤＯＵＴ［ｉ］－ＤＣＡＬ［ｉ］）と、と値ＳＩＧＮとを乗算した値が算出され、各ＡＤＣ回路１６での当該値が加算（合計）される。なお、ＤＯＵＴ［ｉ］－ＤＣＡＬ［ｉ］の値は正常時は０以上の値となり、デバイスノイズ等によるエラー発生時には負の値となる。また、エラー発生時には極性値ＳＩＧＮは正負の符号が誤っている（正負が逆になっている）。そのため、ＤＯＵＴ［ｉ］－ＤＣＡＬ［ｉ］の値に、極性値ＳＩＧＮ［ｉ］の値を乗算することにより、エラー発生時に正負の符号が訂正される。
【0065】
＜処理（動作）＞
第３実施形態に係る波形センサ１は、アナログ信号ＳＩＧのＡＤ変換処理を行う前に、校正値格納ラッチ３０に校正値ＤＣＡＬを格納する処理を行う。
第３実施形態に係る波形センサ１は、アナログ信号ＳＩＧのＡＤ変換処理を行う前に、校正値格納ラッチ３０に校正値ＤＣＡＬを格納する処理を行う。
【0066】
＜＜校正値格納ラッチ３０に校正値ＤＣＡＬを格納する処理＞＞
図１１及び図１４を参照し、第３実施形態に係る校正値格納ラッチ３０に校正値ＤＣＡＬを格納する処理の一例について説明する。図１４は、第３実施形態に係る校正値格納ラッチ３０に校正値ＤＣＡＬを格納する処理の一例を示すタイミングチャートである。
図１１及び図１４を参照し、第３実施形態に係る校正値格納ラッチ３０に校正値ＤＣＡＬを格納する処理の一例について説明する。図１４は、第３実施形態に係る校正値格納ラッチ３０に校正値ＤＣＡＬを格納する処理の一例を示すタイミングチャートである。
【0067】
校正値格納ラッチ３０に校正値ＤＣＡＬを格納する処理は、第１端子１６０Ａへの入力がアナログ信号ＳＩＧの代わりにグランド（ＧＮＤ）となっている以外は、図１１に示した第２実施形態に係る波形センサ１でのアナログ信号ＳＩＧのＡＤ変換処理を行う処理と同様である。そのため、校正値格納ラッチ３０に校正値ＤＣＡＬを格納する処理のフローチャートの一例は、図１１において「アナログ信号ＳＩＧ」を「グランド（ＧＮＤ）」等と読み替えればよい。
【0068】
第３実施形態に係る波形センサ１は、図１１のステップＳ１０１の代わりに、入力信号リセットスイッチ１３の状態ＲＳをＨＩＧＨに設定（切り替え）ることにより各ＡＤＣ回路１６が有するアナログ信号ＳＩＧを入力するための第１端子１６０Ａに、グランド（ＧＮＤ）を入力させる。そして、第３実施形態に係る波形センサ１は、この状態で図１１のステップＳ１０２以降の処理と同様の処理により、グランドが入力されている状態での各サンプルホールド回路１６１で保持されているレベルに応じたカウンタ値をＡＤ変換した値ＤＯＵＴをＡＤ変換する。そして、第３実施形態に係る波形センサ１は、校正値格納ラッチ３０への制御信号ＤＣＡＬ＿ＬＡＴＣＨをＨＩＧＨに設定することにより、値ＤＯＵＴのデータを校正値格納ラッチ３０へ格納させる。
【0069】
図１４には、ＡＤＣ回路１６の数ｎが１６であり、時間を横軸とした場合の、第１端子１６０Ａに入力される電圧の振幅１４０１、入力信号リセットスイッチ１３の状態ＲＳ、オートゼロ信号ＡＺ［１］～［１６］、制御部１５Ｂから各ＡＤＣ回路１６への制御信号ＴＨ［１］～［１６］、信号ＧＴ、グローバルカウンタ１８の値（Global Counter）の一例が示されている。また、図１４には、冗長化上りＲＡＭＰ信号（ＵＲＡＭＰ）の波形１４０２、冗長化下りＲＡＭＰ信号（ＤＲＡＭＰ）の波形１４０３が示されている。
【0070】
ＡＤＣ回路１６－１の極性値ＳＩＧＮ［１］は、－１であるため、冗長化下りＲＡＭＰ信号がＡＤＣ回路１６－１に対するＲＡＭＰ信号として選択されている。
【0071】
また、図１４には、ＡＤＣ回路１６－１における、アナログ信号ＳＩＧが入力される第１端子１６０Ａでの入力電圧ＶＩＮＰ［１］の波形１４１１と、ＲＡＭＰ信号が入力される第２端子１６０Ｂでの入力電圧ＶＩＮＭ［１］の波形１４１２（ＲＡＭＰ信号の電圧の波形）との比較が示されている。なお、ＡＤＣ回路１６は、いわゆるシングルスロープのＡＤＣであるため、波形１４１１と波形１４１２とがクロスした際のアナログ信号ＳＩＧの電圧に対応するデジタル値がＡＤ変換して出力される。
【0072】
また、図１４には、ＡＤＣ回路１６－１の極性値ＳＩＧＮ［１］、ＡＤＣ回路１６－１からラッチ１９－１への出力状態ＣＯＭＰＯＵＴ［１］、ＡＤＣ回路１６－１でのＡＤ変換結果（ＡＤＣ１変換結果）ＤＯＵＴ［１］が示されている。
【0073】
また、図１４には、制御信号ＤＣＡＬ＿ＬＡＴＣＨの状態、校正値格納ラッチ３０－１にて格納される校正値ＤＣＡＬ［１］が示されている。
【0074】
＜＜アナログ信号ＳＩＧのＡＤ変換処理を行う＞＞
図１１及び図１５を参照し、第３実施形態に係るアナログ信号ＳＩＧのＡＤ変換処理の一例について説明する。図１５は、第３実施形態に係るアナログ信号ＳＩＧのＡＤ変換処理の一例を示すタイミングチャートである。
図１１及び図１５を参照し、第３実施形態に係るアナログ信号ＳＩＧのＡＤ変換処理の一例について説明する。図１５は、第３実施形態に係るアナログ信号ＳＩＧのＡＤ変換処理の一例を示すタイミングチャートである。
【0075】
第３実施形態に係る波形センサ１は、上述した校正値格納ラッチ３０に校正値ＤＣＡＬを格納する処理を行った後、図１１に示した第２実施形態に係る波形センサ１と同様の処理を行う。ただし、図１１のステップＳ１１２において、式（１）の代わりに式（２）により積和演算する点が異なっている。
【0076】
図１５には、ＡＤＣ回路１６の数ｎが１６であり、時間を横軸とした場合の、第１端子１６０Ａに入力される電圧の振幅１５０１、入力信号リセットスイッチ１３の状態ＲＳ、オートゼロ信号ＡＺ［１］～［１６］、制御部１５Ｂから各ＡＤＣ回路１６への制御信号ＴＨ［１］～［１６］、信号ＧＴ、グローバルカウンタ１８の値（Global Counter）の一例が示されている。また、図１５には、冗長化上りＲＡＭＰ信号（ＵＲＡＭＰ）の波形１５０２、冗長化下りＲＡＭＰ信号（ＤＲＡＭＰ）の波形１５０３が示されている。
【0077】
また、図１５には、ＡＤＣ回路１６－１の極性値ＳＩＧＮ［６］が示されている。図１５では、ＡＤＣ回路１６－６の極性値ＳＩＧＮ［６］は、デバイスノイズ等によるエラーのため－１であると誤判定されている例が示されている。そのため、冗長化下りＲＡＭＰ信号がＡＤＣ回路１６－６に対するＲＡＭＰ信号として選択されている。
【0078】
また、図１５には、ＡＤＣ回路１６－６における、アナログ信号ＳＩＧが入力される第１端子１６０Ａでの入力電圧ＶＩＮＰ［６］の波形１５１１と、ＲＡＭＰ信号が入力される第２端子１６０Ｂでの入力電圧ＶＩＮＭ［６］の波形１５１２（ＲＡＭＰ信号の電圧の波形）との比較が示されている。なお、ＡＤＣ回路１６は、いわゆるシングルスロープのＡＤＣであるため、波形１５１１と波形１５１２とがクロスした際のアナログ信号ＳＩＧの電圧に対応するデジタル値がＡＤ変換して出力される。
【0079】
また、図１５には、ＡＤＣ回路１６－１からラッチ１９－１への出力状態ＣＯＭＰＯＵＴ［６］、ＡＤＣ回路１６－６でのＡＤ変換結果（ＡＤＣ６変換結果）ＤＯＵＴ［６］が示されている。
【0080】
＜インターリーブ動作をさせる例＞
第２実施形態、及び第３実施形態において、回路１０を複数設けて、インターリーブ動作をさせてもよい。これにより、サンプリングの対象とする期間をより長くすることができるため、位置検出等の精度が向上する。この場合、波形センサ１は、例えば、回路１０におけるアンテナコイル切り替えスイッチ１１、ゲインアンプ１２、及び入力信号リセットスイッチ１３の１つのセットを複数の回路１０で共通化してもよい。そして、各回路１０にて、それぞれことなる期間のアナログ信号ＳＩＧをＡＤ変換してもよい。
第２実施形態、及び第３実施形態において、回路１０を複数設けて、インターリーブ動作をさせてもよい。これにより、サンプリングの対象とする期間をより長くすることができるため、位置検出等の精度が向上する。この場合、波形センサ１は、例えば、回路１０におけるアンテナコイル切り替えスイッチ１１、ゲインアンプ１２、及び入力信号リセットスイッチ１３の１つのセットを複数の回路１０で共通化してもよい。そして、各回路１０にて、それぞれことなる期間のアナログ信号ＳＩＧをＡＤ変換してもよい。
【0081】
＜その他＞
上述した例では、タブレット等にて電子ペン等からの無線の正弦波等の波形を検出する例について説明したが、本開示の波形センサ１は、これに限定されない。本開示の波形センサ１は、例えば、正弦波等の投光波と受光波の位相差に基づいて測定対象までの距離を測定するＴＯＦ（Time of Flight）センサにおける受光波を検出するためのＡＤＣ等にも適用（利用）できる。
上述した例では、タブレット等にて電子ペン等からの無線の正弦波等の波形を検出する例について説明したが、本開示の波形センサ１は、これに限定されない。本開示の波形センサ１は、例えば、正弦波等の投光波と受光波の位相差に基づいて測定対象までの距離を測定するＴＯＦ（Time of Flight）センサにおける受光波を検出するためのＡＤＣ等にも適用（利用）できる。
【0082】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【0083】
１ 波形センサ
１０ 回路
１１ スイッチ
１２ ゲインアンプ
１３ 入力信号リセットスイッチ
１４、１４Ａ、１４Ｂ ＲＡＭＰ生成回路
１５、１５Ａ、１５Ｂ 制御部
１６ ＡＤＣ回路
１６１ サンプルホールド回路
１６０Ａ 第１端子
１６０Ｂ 第２端子
１６２ スイッチ
１６３ 符号判定機
１６１１ 容量
１６１２ 容量
１６１３ スイッチ
１６１４ スイッチ
１６１５ スイッチ
１６１６ スイッチ
１７ バイアス
１８ グローバルカウンタ
１９ ラッチ
２０ アンテナコイル群
２１、２１Ｂ 積和演算回路
３０ 校正値格納ラッチ
１０ 回路
１１ スイッチ
１２ ゲインアンプ
１３ 入力信号リセットスイッチ
１４、１４Ａ、１４Ｂ ＲＡＭＰ生成回路
１５、１５Ａ、１５Ｂ 制御部
１６ ＡＤＣ回路
１６１ サンプルホールド回路
１６０Ａ 第１端子
１６０Ｂ 第２端子
１６２ スイッチ
１６３ 符号判定機
１６１１ 容量
１６１２ 容量
１６１３ スイッチ
１６１４ スイッチ
１６１５ スイッチ
１６１６ スイッチ
１７ バイアス
１８ グローバルカウンタ
１９ ラッチ
２０ アンテナコイル群
２１、２１Ｂ 積和演算回路
３０ 校正値格納ラッチ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】