知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024067536
(43)【公開日】2024-05-17
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 21/336 20060101AFI20240510BHJP
H01L 29/78 20060101ALI20240510BHJP
H01L 29/739 20060101ALI20240510BHJP
【ＦＩ】
H01L29/78 658H
H01L29/78 652Q
H01L29/78 657D
H01L29/78 655F
H01L29/78 655G
H01L29/78 653A
H01L29/78 655B
H01L29/78 655D
H01L29/78 652J
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2022177696
(22)【出願日】2022-11-04
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】桜井 洋輔
(72)【発明者】
【氏名】内藤 達也
(72)【発明者】
【氏名】野口 晴司
(72)【発明者】
【氏名】窪内 源宜
(72)【発明者】
【氏名】兒玉 奈緒子
(72)【発明者】
【氏名】瀧下 博
(57)【要約】
【課題】半導体装置においては、欠陥領域がトランジスタ部に与える影響を抑制しつつ、小型化が容易な構造を有することが好ましい。
【解決手段】トランジスタ部とダイオード部との間の境界領域が、トランジスタ部に接し、ライフタイム調整領域が設けられていない第１部分と、ダイオード部に接し、ダイオード部のライフタイム調整領域が延伸して設けられた第２部分とを有し、第１方向におけるライフタイムキラーの密度分布は、境界領域の第２部分から第１部分に向かってライフタイムキラーの密度が減少する横スロープを有し、第１方向において、第１部分の幅は第２部分の幅よりも小さく、第１方向において、第１部分の幅は横スロープの幅以上である半導体装置を提供する。
【選択図】図３
【解決手段】トランジスタ部とダイオード部との間の境界領域が、トランジスタ部に接し、ライフタイム調整領域が設けられていない第１部分と、ダイオード部に接し、ダイオード部のライフタイム調整領域が延伸して設けられた第２部分とを有し、第１方向におけるライフタイムキラーの密度分布は、境界領域の第２部分から第１部分に向かってライフタイムキラーの密度が減少する横スロープを有し、第１方向において、第１部分の幅は第２部分の幅よりも小さく、第１方向において、第１部分の幅は横スロープの幅以上である半導体装置を提供する。
【選択図】図３
【特許請求の範囲】
【請求項1】
上面および下面を有する半導体基板を備える半導体装置であって、
前記半導体基板に設けられたトランジスタ部と、
前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部と、
前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域と
を備え、
前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有し、
前記境界領域は、
前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分と、
前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分とを有し、
前記第１方向における前記ライフタイムキラーの密度分布は、前記境界領域の前記第２部分から前記第１部分に向かって前記ライフタイムキラーの密度が減少する横スロープを有し、
前記第１方向において、前記第１部分の幅は前記第２部分の幅よりも小さく、
前記第１方向において、前記第１部分の幅は前記横スロープの幅以上である
半導体装置。
前記半導体基板に設けられたトランジスタ部と、
前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部と、
前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域と
を備え、
前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有し、
前記境界領域は、
前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分と、
前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分とを有し、
前記第１方向における前記ライフタイムキラーの密度分布は、前記境界領域の前記第２部分から前記第１部分に向かって前記ライフタイムキラーの密度が減少する横スロープを有し、
前記第１方向において、前記第１部分の幅は前記第２部分の幅よりも小さく、
前記第１方向において、前記第１部分の幅は前記横スロープの幅以上である
半導体装置。
【請求項2】
前記第２部分において、前記半導体基板の深さ方向における前記ライフタイムキラーの前記密度分布は密度ピークを有し、
前記第１部分の前記第１方向の幅は、前記密度ピークの前記深さ方向におけるピーク幅以上である
請求項１に記載の半導体装置。
前記第１部分の前記第１方向の幅は、前記密度ピークの前記深さ方向におけるピーク幅以上である
請求項１に記載の半導体装置。
【請求項3】
前記第１部分の前記第１方向の幅は、前記半導体基板の前記上面から前記密度ピークまでの距離以上である
請求項２に記載の半導体装置。
請求項２に記載の半導体装置。
【請求項4】
前記トランジスタ部は、前記第１方向において並んで配置された複数のトレンチ部と、
２つの前記トレンチ部に挟まれたメサ部と
を有し、
前記第１部分の前記第１方向の幅は、前記メサ部の前記第１方向の幅の２倍以上である
請求項１に記載の半導体装置。
２つの前記トレンチ部に挟まれたメサ部と
を有し、
前記第１部分の前記第１方向の幅は、前記メサ部の前記第１方向の幅の２倍以上である
請求項１に記載の半導体装置。
【請求項5】
前記トランジスタ部は、
前記第１方向において並んで配置された複数のトレンチ部と、
２つの前記トレンチ部に挟まれたメサ部と
を有し、
前記第１部分の前記第１方向の幅は、前記境界領域における少なくとも１つの前記トレンチ部の幅と当該トレンチ部を挟む２つの前記メサ部の幅とを合わせた幅よりも大きい
請求項１に記載の半導体装置。
前記第１方向において並んで配置された複数のトレンチ部と、
２つの前記トレンチ部に挟まれたメサ部と
を有し、
前記第１部分の前記第１方向の幅は、前記境界領域における少なくとも１つの前記トレンチ部の幅と当該トレンチ部を挟む２つの前記メサ部の幅とを合わせた幅よりも大きい
請求項１に記載の半導体装置。
【請求項6】
前記第１部分の前記第１方向の幅は、１μm以上である
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項7】
前記第１部分の前記第１方向の幅は、１０μｍ以上である
請求項６に記載の半導体装置。
請求項６に記載の半導体装置。
【請求項8】
前記境界領域の前記第１方向の幅が２００μｍ以下である
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項9】
前記第１部分の前記第１方向の幅は、前記境界領域の前記第１方向の幅の１０％以上である
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項10】
前記第２部分の前記第１方向の幅は、前記半導体基板の前記上面から前記密度ピークまでの距離以上である
請求項２に記載の半導体装置。
請求項２に記載の半導体装置。
【請求項11】
前記半導体基板は第１導電型のドリフト領域を有し、
前記トランジスタ部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域と、
前記エミッタ領域と前記ドリフト領域との間に配置された第２導電型のベース領域と、
前記ベース領域と前記ドリフト領域との間に配置され、前記ドリフト領域よりもドーピング濃度の高い蓄積領域と
を有し、
前記第１部分の少なくとも一部には前記蓄積領域が配置され、
前記第２部分には前記蓄積領域が配置されていない
請求項１から１０のいずれか一項に記載の半導体装置。
前記トランジスタ部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域と、
前記エミッタ領域と前記ドリフト領域との間に配置された第２導電型のベース領域と、
前記ベース領域と前記ドリフト領域との間に配置され、前記ドリフト領域よりもドーピング濃度の高い蓄積領域と
を有し、
前記第１部分の少なくとも一部には前記蓄積領域が配置され、
前記第２部分には前記蓄積領域が配置されていない
請求項１から１０のいずれか一項に記載の半導体装置。
【請求項12】
前記半導体基板は第１導電型のドリフト領域を有し、
前記トランジスタ部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域と、
前記エミッタ領域と前記ドリフト領域との間に配置された第２導電型のベース領域と
を有し、
前記ダイオード部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置された第２導電型のアノード領域を有し、
前記ベース領域と前記アノード領域のドーピング濃度が異なる
請求項１から１０のいずれか一項に記載の半導体装置。
前記トランジスタ部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域と、
前記エミッタ領域と前記ドリフト領域との間に配置された第２導電型のベース領域と
を有し、
前記ダイオード部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置された第２導電型のアノード領域を有し、
前記ベース領域と前記アノード領域のドーピング濃度が異なる
請求項１から１０のいずれか一項に記載の半導体装置。
【請求項13】
前記半導体基板は第１導電型のドリフト領域を有し、
前記トランジスタ部は、
前記第１方向において並んで配置された複数のトレンチ部と、
前記複数のトレンチ部のうち、少なくとも前記境界領域に最も近いトレンチ部の下端に接して設けられた第２導電型の下端領域と
を有し、
前記下端領域が、前記第２部分まで延伸して設けられている
請求項１から３のいずれか一項に記載の半導体装置。
前記トランジスタ部は、
前記第１方向において並んで配置された複数のトレンチ部と、
前記複数のトレンチ部のうち、少なくとも前記境界領域に最も近いトレンチ部の下端に接して設けられた第２導電型の下端領域と
を有し、
前記下端領域が、前記第２部分まで延伸して設けられている
請求項１から３のいずれか一項に記載の半導体装置。
【請求項14】
前記半導体基板は第１導電型のドリフト領域を有し、
前記トランジスタ部は、
前記第１方向において並んで配置された複数のトレンチ部と、
前記複数のトレンチ部のうち、少なくとも前記境界領域に最も近いトレンチ部の下端に接して設けられた第２導電型の下端領域と
を有し、
前記下端領域が、前記第１部分まで延伸して設けられており、且つ、前記第２部分には設けられていない
請求項１から３のいずれか一項に記載の半導体装置。
前記トランジスタ部は、
前記第１方向において並んで配置された複数のトレンチ部と、
前記複数のトレンチ部のうち、少なくとも前記境界領域に最も近いトレンチ部の下端に接して設けられた第２導電型の下端領域と
を有し、
前記下端領域が、前記第１部分まで延伸して設けられており、且つ、前記第２部分には設けられていない
請求項１から３のいずれか一項に記載の半導体装置。
【請求項15】
前記第１方向において、前記下端領域と前記第２部分との距離が、前記横スロープの幅以上である
請求項１４に記載の半導体装置。
請求項１４に記載の半導体装置。
【請求項16】
前記半導体基板の前記上面の上方に配置された上面電極と、
前記上面電極と前記半導体基板の間に配置された層間絶縁膜と
を更に備え、
前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられ、
前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積をＳｋと、前記境界領域の面積をＳとが下式を満たす
０．８≦Ｓｋ／Ｓ＜１
請求項１から１０のいずれか一項に記載の半導体装置。
前記上面電極と前記半導体基板の間に配置された層間絶縁膜と
を更に備え、
前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられ、
前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積をＳｋと、前記境界領域の面積をＳとが下式を満たす
０．８≦Ｓｋ／Ｓ＜１
請求項１から１０のいずれか一項に記載の半導体装置。
【請求項17】
上面および下面を有する半導体基板を備える半導体装置であって、
前記半導体基板に設けられたトランジスタ部と、
前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部と、
前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域と、
前記半導体基板の前記上面の上方に配置された上面電極と、
前記上面電極と前記半導体基板の間に配置された層間絶縁膜と
を備え、
前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有し、
前記境界領域は、
前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分と、
前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分とを有し、
前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられ、
前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積をＳｋと、前記境界領域の面積をＳとが下式を満たす
０．８≦Ｓｋ／Ｓ＜１
半導体装置。
前記半導体基板に設けられたトランジスタ部と、
前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部と、
前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域と、
前記半導体基板の前記上面の上方に配置された上面電極と、
前記上面電極と前記半導体基板の間に配置された層間絶縁膜と
を備え、
前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有し、
前記境界領域は、
前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分と、
前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分とを有し、
前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられ、
前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積をＳｋと、前記境界領域の面積をＳとが下式を満たす
０．８≦Ｓｋ／Ｓ＜１
半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
トランジスタ部およびダイオード部を有する半導体装置において、ダイオード部に部分的に欠陥領域を形成してキャリアライフタイムを調整する構造が知られている（例えば特許文献１および２参照）。
特許文献１ ＷＯ２０１８／１１０７０３号
特許文献２ ＷＯ２０１９／１１１５７２号
特許文献１ ＷＯ２０１８／１１０７０３号
特許文献２ ＷＯ２０１９／１１１５７２号
【発明の概要】
【発明が解決しようとする課題】
【0003】
半導体装置においては、欠陥領域がトランジスタ部に与える影響を抑制しつつ、小型化が容易な構造を有することが好ましい。
【課題を解決するための手段】
【0004】
上記課題を解決するために、本発明の第１の態様においては上面および下面を有する半導体基板を備える半導体装置を提供する。半導体装置は、前記半導体基板に設けられたトランジスタ部を備えてよい。半導体装置は、前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部を備えてよい。半導体装置は、前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域を備えてよい。上記何れかの半導体装置において、前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有してよい。上記何れかの半導体装置において、前記境界領域は、前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分を有してよい。上記何れかの半導体装置において、前記境界領域は、前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分を有してよい。上記何れかの半導体装置において、前記第１方向における前記ライフタイムキラーの密度分布は、前記境界領域の前記第２部分から前記第１部分に向かって前記ライフタイムキラーの密度が減少する横スロープを有してよい。上記何れかの半導体装置は、前記第１方向において、前記第１部分の幅は前記第２部分の幅よりも小さくてよい。上記何れかの半導体装置は、前記第１方向において、前記第１部分の幅は前記横スロープの幅以上であってよい。
【0005】
上記何れかの半導体装置は、前記第２部分において、前記半導体基板の深さ方向における前記ライフタイムキラーの密度分布は密度ピークを有してよい。上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、前記密度ピークの前記深さ方向におけるピーク幅以上であってよい。
【0006】
上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、前記半導体基板の前記上面から前記密度ピークまでの距離以上であってよい。
【0007】
上記何れかの半導体装置において、前記トランジスタ部は、前記第１方向において並んで配置された複数のトレンチ部を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、２つの前記トレンチ部に挟まれたメサ部を有してよい。上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、前記メサ部の前記第１方向の幅の２倍以上であってよい。
【0008】
上記何れかの半導体装置において、前記トランジスタ部は、前記第１方向において並んで配置された複数のトレンチ部を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、２つの前記トレンチ部に挟まれたメサ部を有してよい。上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、前記境界領域における少なくとも１つの前記トレンチ部の幅と当該トレンチ部を挟む２つの前記メサ部の幅とを合わせた幅よりも大きくてよい。
【0009】
上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、１μm以上であってよい。
【0010】
上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、１０μｍ以上であってよい。
【0011】
上記何れかの半導体装置において、前記境界領域の前記第１方向の幅が２００μｍ以下であってよい。
【0012】
上記何れかの半導体装置において、前記第１部分の前記第１方向の幅は、前記境界領域の前記第１方向の幅の１０％以上であってよい。
【0013】
上記何れかの半導体装置において、前記第２部分の前記第１方向の幅は、前記半導体基板の前記上面から前記密度ピークまでの距離以上であってよい。
【0014】
上記何れかの半導体装置において、前記半導体基板は第１導電型のドリフト領域を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、前記エミッタ領域と前記ドリフト領域との間に配置された第２導電型のベース領域を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、前記ベース領域と前記ドリフト領域との間に配置され、前記ドリフト領域よりもドーピング濃度の高い蓄積領域を有してよい。上記何れかの半導体装置において、前記第１部分の少なくとも一部には前記蓄積領域が配置されてよい。上記何れかの半導体装置において、前記第２部分には前記蓄積領域が配置されていなくてよい。
【0015】
上記何れかの半導体装置において、前記半導体基板は第１導電型のドリフト領域を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、前記エミッタ領域と前記ドリフト領域との間に配置された第２導電型のベース領域を有してよい。上記何れかの半導体装置において、前記ダイオード部は、前記ドリフト領域と前記半導体基板の前記上面との間に配置された第２導電型のアノード領域を有してよい。上記何れかの半導体装置において、前記ベース領域と前記アノード領域のドーピング濃度が異なっていてよい。
【0016】
上記何れかの半導体装置において、前記半導体基板は第１導電型のドリフト領域を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、前記第１方向において並んで配置された複数のトレンチ部を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、前記複数のトレンチ部のうち、少なくとも前記境界領域に最も近いトレンチ部の下端に接して設けられた第２導電型の下端領域を有してよい。上記何れかの半導体装置において、前記下端領域が、前記第２部分まで延伸して設けられていてよい。
【0017】
上記何れかの半導体装置において、前記半導体基板は第１導電型のドリフト領域を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、前記第１方向において並んで配置された複数のトレンチ部を有してよい。上記何れかの半導体装置において、前記トランジスタ部は、前記複数のトレンチ部のうち、少なくとも前記境界領域に最も近いトレンチ部の下端に接して設けられた第２導電型の下端領域を有してよい。上記何れかの半導体装置において、前記下端領域が、前記第１部分まで延伸して設けられており、且つ、前記第２部分には設けられていなくてよい。
【0018】
上記何れかの半導体装置は、前記第１方向において、前記下端領域と前記第２部分との距離が、前記横スロープの幅以上であってよい。
【0019】
上記何れかの半導体装置は、前記半導体基板の前記上面の上方に配置された上面電極を備えてよい。上記何れかの半導体装置は、前記上面電極と前記半導体基板の間に配置された層間絶縁膜を備えてよい。上記何れかの半導体装置において、前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられてよい。上記何れかの半導体装置において、前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積をＳｋと、前記境界領域の面積をＳとが下式を満たしてよい。
０．８≦Ｓｋ／Ｓ＜１
０．８≦Ｓｋ／Ｓ＜１
【0020】
本発明の第２の態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。半導体装置は、前記半導体基板に設けられたトランジスタ部を備えてよい。半導体装置は、前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部を備えてよい。半導体装置は、前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域を備えてよい。半導体装置は、前記半導体基板の前記上面の上方に配置された上面電極を備えてよい。半導体装置は、前記上面電極と前記半導体基板の間に配置された層間絶縁膜を備えてよい。上記何れかの半導体装置において、前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有してよい。上記何れかの半導体装置において、前記境界領域は、前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分を有してよい。上記何れかの半導体装置において、前記境界領域は、前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分を有してよい。上記何れかの半導体装置は、前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられてよい。上記何れかの半導体装置において、前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積をＳｋと、前記境界領域の面積をＳとが下式を満たしてよい。
０．８≦Ｓｋ／Ｓ＜１
０．８≦Ｓｋ／Ｓ＜１
【0021】
上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0022】
【図1】本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。
【図6】境界領域２００の他の構成例を示す図である。
【図7】ｅ－ｅ断面の他の例を示す図である。
【図8】ｅ－ｅ断面の他の例を示す図である。
【図9】ｅ－ｅ断面の他の例を示す図である。
【図10】ｅ－ｅ断面の他の例を示す図である。
【図11】ｅ－ｅ断面の他の例を示す図である。
【図12】上面視における第１部分２０１と第２部分２０２の配置例を示す図である。
【図13】面積比Ｓｋ／Ｓと、ダイオード部８０の逆回復損失Ｅｒｒとの関係を示す図である。
【図14】ライフタイム調整領域２０６におけるライフタイムキラー密度、キャリアライフタイムおよび荷電粒子濃度の関係を示す図である。
【発明を実施するための形態】
【0023】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0024】
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
【0025】
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
【0026】
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
【0027】
半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
【0028】
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
【0029】
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
【0030】
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
【0031】
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。水素ドナーは、少なくとも空孔（Ｖ）および水素（Ｈ）が結合したドナーであってもよい。あるいは、シリコン半導体中の格子間シリコン（Ｓｉ－ｉ）と水素とが結合した格子間Ｓｉ－Ｈも、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥または格子間Ｓｉ－Ｈを水素ドナーと称する場合がある。
【0032】
本明細書において半導体基板は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は１×１０１７～７×１０１７／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素濃度は１×１０１５～５×１０１６／ｃｍ３である。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。また、半導体基板は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは５×１０１２／ｃｍ３以下である。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
【0033】
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
【0034】
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
【0035】
ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
【0036】
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
【0037】
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
【0038】
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
【0039】
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
【0040】
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。活性部１６０は、上面視においてエミッタ電極で重なる領域を指してよい。また、上面視において活性部１６０で挟まれる領域も、活性部１６０に含めてよい。
【0041】
活性部１６０には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ素子を含むトランジスタ部７０、および、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０が設けられている。図１の例では、半導体基板１０の上面における所定の第１方向（本例ではＸ軸方向）に沿って、トランジスタ部７０およびダイオード部８０が交互に配置されている。本例の半導体装置１００は逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）である。Ｘ軸方向においてトランジスタ部７０およびダイオード部８０の間には境界領域が配置されるが、図１では省略している。
【0042】
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において第１方向と異なる方向を第２方向（図１ではＹ軸方向）と称する場合がある。第２方向は、第１方向と垂直な方向であってよい。トランジスタ部７０およびダイオード部８０は、それぞれ第２方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の第２方向と、後述する各トレンチ部の長手方向とは同一であってよい。
【0043】
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
【0044】
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
【0045】
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
【0046】
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
【0047】
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、ゲート配線の下方には、ウェル領域が形成されている。ウェル領域とは、後述するベース領域よりも高濃度のＰ型領域であり、半導体基板１０の上面からベース領域よりも深い位置まで形成されている。上面視においてウェル領域で囲まれる領域を活性部１６０としてもよい。
【0048】
外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
【0049】
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
【0050】
外周ゲート配線１３０および活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。外周ゲート配線１３０および活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。外周ゲート配線１３０および活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
【0051】
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、活性部１６０を挟む一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０をＹ軸方向の略中央で横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
【0052】
半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
【0053】
本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
【0054】
図２は、図１における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。図１では省略していたが、Ｘ軸方向においてトランジスタ部７０およびダイオード部８０の間には、境界領域２００が配置されている。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２は、上面電極の一例である。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
【0055】
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
【0056】
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。ダミートレンチ部３０のダミー導電部は、エミッタ電極５２およびゲート導電部と接続されなくてよく、エミッタ電極５２の電位およびゲート導電部の電位とは異なる電位に制御されてもよい。
【0057】
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
【0058】
エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
【0059】
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ型であり、ウェル領域１１はＰ＋型である。
【0060】
トランジスタ部７０、ダイオード部８０および境界領域２００のそれぞれは、第１方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、第１方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、第１方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。本例の境界領域２００には、複数のダミートレンチ部３０が、第１方向に沿って設けられている。本例の境界領域２００には、ゲートトレンチ部４０が設けられていない。
【0061】
本例のゲートトレンチ部４０は、第１方向と垂直な第２方向に沿って延伸する２つの直線部分３９（第２方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２における第２方向はＹ軸方向である。
【0062】
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
【0063】
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、第２方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
【0064】
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
【0065】
第１方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って第２方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０および境界領域２００にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
【0066】
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図２においては、それぞれのメサ部の第２方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
【0067】
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
【0068】
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の第２方向（Ｙ軸方向）に沿って交互に配置されている。
【0069】
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の第２方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
【0070】
ダイオード部８０および境界領域２００のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
【0071】
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の第１方向（Ｘ軸方向）における中央に配置されてよい。
【0072】
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図２においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
【0073】
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
【0074】
図３は、図２におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
【0075】
層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。
【0076】
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
【0077】
半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０、ダイオード部８０および境界領域２００のそれぞれに設けられている。
【0078】
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
【0079】
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
【0080】
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
【0081】
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。すなわち蓄積領域１６は、ドナー濃度がドリフト領域１８よりも高い。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
【0082】
ダイオード部８０および境界領域２００のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
【0083】
トランジスタ部７０、ダイオード部８０および境界領域２００のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピークを有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
【0084】
バッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、２つ以上の濃度ピークを有してよい。バッファ領域２０の濃度ピークは、例えば水素（プロトン）またはリンの化学濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
【0085】
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
【0086】
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。
【0087】
境界領域２００において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。境界領域２００のコレクタ領域２２は、トランジスタ部７０の境界領域２００と同一のドーピング濃度を有してよい。カソード領域８２とコレクタ領域２２とのＸ軸方向における境界位置を、ダイオード部８０と境界領域２００とのＸ軸方向における境界位置とする。また、エミッタ領域１２と接するゲートトレンチ部４０のうち、Ｘ軸方向においてダイオード部８０に最も近くに配置されたゲートトレンチ部４０を、トランジスタ部７０と境界領域２００とのＸ軸方向における境界位置とする。当該ゲートトレンチ部４０のＸ軸方向における中央位置を、トランジスタ部７０と境界領域２００とのＸ軸方向における境界位置としてよい。Ｘ軸方向においてダイオード部８０に最も近くに配置されたエミッタ領域１２に接する２つのトレンチ部のうち、ダイオード部８０側のトレンチ部がダミートレンチ部３０であってよい。この場合のダミートレンチ部３０を、トランジスタ部７０と境界領域２００とのＸ軸方向における境界位置としてもよい。例えば境界領域２００は、半導体基板１０の上面２１側に配置されたメサ部６１の構造がダイオード部８０と同一であり、下面２３側の構造（本例ではコレクタ領域２２およびバッファ領域２０）がトランジスタ部７０と同一である。
【0088】
境界領域２００には、エミッタ領域１２が設けられてもよい。ただしその場合には、境界領域２００にはゲートトレンチ部４０は設けられない。また、トランジスタ部７０と境界領域２００との境界位置におけるトレンチ部は、ダミートレンチ部３０である。すなわち、境界領域２００ではトランジスタ動作は生じない。境界領域２００には、ゲートトレンチ部４０が設けられていてもよい。ただしその場合には、境界領域２００にエミッタ領域１２は設けられない。すなわち、境界領域２００ではトランジスタ動作は生じない。
【0089】
コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
【0090】
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ベース領域１４の下方まで設けられている。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
【0091】
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。本例のダイオード部８０および境界領域２００には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。ただし境界領域２００とトランジスタ部７０との境界には、ゲートトレンチ部４０が配置されてよく、ダミートレンチ部３０が配置されてもよい。
【0092】
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
【0093】
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
【0094】
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
【0095】
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
【0096】
本例の半導体装置１００は、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域２０６を備える。本例のライフタイム調整領域２０６は、電荷キャリアのライフタイムが局所的に小さい領域である。電荷キャリアは、電子または正孔である。電荷キャリアを単にキャリアと称する場合がある。
【0097】
ヘリウム等の荷電粒子を半導体基板１０に注入することで、注入位置の近傍に空孔等の格子欠陥２０４が形成される。格子欠陥２０４は再結合中心を生成する。格子欠陥２０４は、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体としてよく、転位であってよく、格子間原子であってよく、遷移金属等であってよい。例えば、空孔に隣接する原子は、ダングリング・ボンドを有する。広義では、格子欠陥２０４にはドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥２０４を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。本明細書では格子欠陥２０４を、キャリアの再結合に寄与する再結合中心として、単に再結合中心、あるいはライフタイムキラーと称する場合がある。ライフタイムキラーは、ヘリウムイオンを半導体基板１０に注入することにより形成されてよい。格子欠陥２０４の密度をヘリウム化学濃度としてよい。なお、ヘリウムを注入したことで形成されたライフタイムキラーは、バッファ領域２０に存在する水素により終端される場合があるので、ライフタイムキラーの密度ピークの深さ位置と、ヘリウム化学濃度ピークの深さ位置とは一致しない場合がある。他にも、ライフタイムキラーは、水素イオンを半導体基板１０に注入する場合に、飛程よりも注入面側における水素イオンの通過領域に形成されてよい。
【0098】
格子欠陥２０４はライフタイムキラーの一例である。図３では荷電粒子の注入位置における格子欠陥２０４を模式的に×印で示している。格子欠陥２０４が多く残留している領域では、キャリアが格子欠陥２０４に捕獲されるので、キャリアのライフタイムが短くなる。キャリアのライフタイムを調整することで、ダイオード部８０の逆回復時間、逆回復損失等の特性を調整できる。半導体基板１０の深さ方向において、キャリアライフタイムが極小値を示す位置を、ライフタイム調整領域２０６の深さ位置としてよい。
【0099】
ライフタイム調整領域２０６は、半導体基板１０の上面２１側に配置されている。上面２１側とは、半導体基板１０の深さ方向における中央位置から、半導体基板１０の上面２１までの領域である。本例のライフタイム調整領域２０６は、トレンチ部の下端よりも下方に配置されている。
【0100】
ライフタイム調整領域２０６は、ダイオード部８０に設けられる。ライフタイム調整領域２０６は、Ｘ軸方向におけるダイオード部８０の全体に設けられてよい。ライフタイム調整領域２０６は、境界領域２００の一部分にも設けられる。境界領域２００において、ライフタイム調整領域２０６が設けられていない領域を第１部分２０１とし、ライフタイム調整領域２０６が設けられている領域を第２部分２０２とする。第１部分２０１は、ライフタイム調整領域２０６と同じ深さ位置のキャリアライフタイムが、ダイオード部８０のライフタイム調整領域２０６のキャリアライフタイムよりも短い領域である。第１部分２０１は、格子欠陥２０４等のライフタイムキラーを形成するためのヘリウム等の荷電粒子が注入されていない領域であってもよい。第１部分２０１におけるヘリウム等の荷電粒子の化学濃度（／ｃｍ３）は、ドリフト領域１８のＺ軸方向の中央における当該荷電粒子の化学濃度と同一であってよい。
【0101】
第１部分２０１は、Ｘ軸方向においてトランジスタ部７０に接している。Ｘ軸方向における第１部分２０１の幅をＷ１とする。第２部分２０２は、Ｘ軸方向においてダイオード部８０に接している。Ｘ軸方向における第２部分２０２の幅をＷ２とする。第２部分２０２のライフタイム調整領域２０６は、ダイオード部８０のライフタイム調整領域２０６がＸ軸方向に延伸して設けられた領域である。境界領域２００のライフタイム調整領域２０６は、ダイオード部８０のライフタイム調整領域２０６と同一の深さ位置に設けられてよい。第１部分２０１および第２部分２０２は、Ｘ軸方向において互いに接している。境界領域２００のＸ軸方向の幅は、Ｗ１＋Ｗ２である。
【0102】
図４は、図３のａ－ａ'線における、ライフタイムキラーの密度分布２１０の一例を示している。上述したように、本例のライフタイムキラーは格子欠陥２０４である。ａ－ａ'線は、第１部分２０１および第２部分２０２の境界近傍を通過し、深さ位置がライフタイム調整領域２０６と同一であり、且つ、Ｘ軸と平行な直線である。
【0103】
第１部分２０１におけるライフタイムキラーの密度をｋ１とする。密度ｋ１は、当該深さにおける第１部分２０１のライフタイムキラー密度の最小値を用いてよく、平均値を用いてもよい。第２部分２０２におけるライフタイムキラーの密度をｋ２とする。密度ｋ２は、当該深さにおける第２部分２０２のライフタイムキラー密度の最大値を用いてよく、平均値を用いてもよい。密度ｋ２は、密度ｋ１よりも大きい。ライフタイムキラーの密度が、ｋ１およびｋ２の平均値（すなわち、（ｋ１＋ｋ２）／２）となる位置を、第１部分２０１および第２部分２０２のＸ軸方向における境界位置としてよい。密度ｋ１は、ライフタイムキラー密度の最小値が前述のＳＩＭＳ等による測定の検出下限以下の場合に、当該検出下限濃度としてもよい。図４の一点破線のように、ライフタイムキラー密度が減少し続けてライフタイムキラー密度の最小値が計測できない場合には、例えば、密度ｋ１を密度ｋ２の１％の値としてよく、密度ｋ２の０．１％の値としてよく、密度ｋ２の０．０１％と定義してよい。ライフタイムキラー密度の最小値が前述のＳＩＭＳ等による測定の検出下限以下の場合も、同様に定義してよい。
【0104】
Ｘ軸方向における密度分布２１０は、第２部分２０２から第１部分２０１に向かって、ライフタイムキラーの密度が減少する横スロープ２１２を有する。横スロープ２１２は、ライフタイムキラーの密度がｋ２からｋ１まで連続的に減少する部分である。つまり横スロープ２１２は、第２部分２０２から第１部分２０１に向かう方向において、ライフタイムキラーの密度が増大する部分を有さない。
【0105】
横スロープ２１２のＸ軸方向における幅をＷ３とする。幅Ｗ３は、ライフタイムキラーの密度がβ×ｋ２から、α×ｋ１まで減少する部分の幅であってよい。βは１であってよく、１より小さい値であってもよい。ライフタイムキラーの密度がｋ２から下がり始める位置が不明瞭な場合、βを１より小さい値（例えば０．９）としてよい。αは１であってよく、１より大きい値であってもよい。ライフタイムキラーの密度がｋ１に収束する位置が不明瞭な場合、αを１より大きい値（例えば１．１）としてよい。ライフタイムキラーの密度が、ｋ２から、ｋ１およびｋ２の平均値まで減少する部分の幅Ｗ４の２倍を、横スロープ２１２のＸ軸方向の幅としてもよい。
【0106】
図２において説明した第１部分２０１の幅Ｗ１は、第２部分２０２の幅Ｗ２よりも小さい。すなわち、Ｗ１＜Ｗ２である。これにより、境界領域２００においてライフタイム調整領域２０６を設ける部分を大きくできる。このため、トランジスタ部７０からダイオード部８０にキャリアが流れることを抑制し、ダイオード部８０の逆回復損失を低減できる。幅Ｗ１は、幅Ｗ２の半分以下であってよく、１／４以下であってもよい。
【0107】
第１部分２０１の幅Ｗ１は、横スロープ２１２の幅（例えばＷ３）以上である。これにより、ライフタイム調整領域２０６が、トランジスタ部７０の閾値電圧等に与える影響を低減できる。格子欠陥２０４等のライフタイムキラーは、ヘリウム等の荷電粒子を、マスク等を用いて半導体基板１０に部分的に照射することで形成できる。これにより、マスクにより覆われていない領域に、ライフタイム調整領域２０６を形成できる。一方で、マスクの端部近傍においては、マスクの下方にも荷電粒子が回り込むことが考えられる。このため、マスクにより覆われた領域においても、マスクの端部から所定の範囲内には、ライフタイムキラーが形成される。このため、Ｘ軸方向におけるライフタイムキラーの密度分布２１０は、横スロープ２１２を有する。
【0108】
本例では、第１部分２０１の幅Ｗ１を、横スロープ２１２の幅以上とすることで、横スロープ２１２がトランジスタ部７０に到達することを防げる。このため、トランジスタ部７０にライフタイムキラーが形成されるのを抑制し、閾値電圧の変動等を抑制できる。幅Ｗ１は、横スロープ２１２の幅の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
【0109】
図３に示すように、トランジスタ部７０のメサ部６０のＸ軸方向の幅をＷｍとする。トランジスタ部７０のメサ部６０の幅は一定であってよい。トランジスタ部７０のメサ部６０の幅が一定でない場合、境界領域２００に最も近いメサ部６０の幅を、メサ部６０の幅Ｗｍとする。第１部分２０１の幅Ｗ１は、メサ部６０の幅Ｗｍより大きくてよい。第１部分２０１の幅Ｗ１は、メサ部６０の幅Ｗｍの２倍以上であってよく、３倍以上であってもよい。第１部分２０１には、１つ以上のメサ部６１が含まれてよく、複数のメサ部６１が含まれてもよい。
【0110】
図３に示すように、複数のトレンチ部が配列されている配列方向（Ｘ軸方向）の幅をＷｔとする。幅Ｗｔは、ゲートトレンチ部４０の幅であってよく、ダミートレンチ部３０の幅であってよい。幅Ｗｔは、上面２１におけるトレンチ部の幅であってよく、深さ方向（Ｚ軸方向）におけるトレンチ部の深さの半分の深さ位置における幅であってよく、トレンチ部の最も広い幅としてよい。本例では、幅Ｗｔはトレンチ部の最も広い幅とする。第１部分２０１の幅Ｗ１は、境界領域２００における少なくとも１つのトレンチ部の幅Ｗｔと、当該トレンチ部を挟む２つのメサ部の幅（２×Ｗｍ）とを合わせた幅(Ｗｔ＋２Ｗｍ)よりも大きくてよい。この場合のトレンチ部の幅Ｗｍは、ダミートレンチ部３０の幅Ｗｍであってよく、ゲートトレンチ部４０の幅Ｗｍであってもよい。トレンチ部の幅Ｗｍは、境界領域２００の１つ以上のトレンチ部の幅Ｗｍの最大値であってよく、最小値であってよく、平均値であってもよい。トレンチ部の幅Ｗｍは、第１部分２０１の１つ以上のトレンチ部の幅Ｗｍの最大値であってよく、最小値であってよく、平均値であってもよい。
【0111】
これにより、ライフタイム調整領域２０６がトランジスタ部７０に与える影響を低減できる。また、第１部分２０１の幅Ｗ１を、メサ部６０の幅Ｗｍの２倍以上とすることで、境界領域２００に最も近いトランジスタ部７０のメサ部６０におけるキャリア濃度を維持しやすくなり、境界領域２００に向かってキャリア濃度が減少することを抑えられる。これにより、当該メサ部６０におけるＩＧＢＴのオン電圧の減少を抑えることができる。また、第１部分２０１の幅Ｗ１を、境界領域２００における少なくとも１つのトレンチ部の幅Ｗｔと、当該トレンチ部を挟む２つのメサ部の幅（２×Ｗｍ）とを合わせた幅(Ｗｔ＋２Ｗｍ)よりも大きくすることで、境界領域２００に最も近いトランジスタ部７０のメサ部６０におけるキャリア濃度を維持しやすくなり、境界領域２００に向かってキャリア濃度が減少することを抑えられる。これにより、当該メサ部６０におけるＩＧＢＴのオン電圧の減少を抑えることができる。
【0112】
【0113】
第２部分２０２において、密度分布２２０は密度ピーク２２２を有する。密度ピーク２２２は、ライフタイムキラーの密度が極大値ｋ２を示す深さ位置Ｚｐを含む部分である。密度ピーク２２２は、密度分布の形状が山形の部分であってよい。ヘリウム等の荷電粒子を深さ位置Ｚｐに照射すると、深さ位置Ｚｐに多くのライフタイムキラーが形成される。また、荷電粒子の飛程のばらつきにより、密度分布２２０には、深さ位置Ｚｐに頂点が配置された密度ピーク２２２が形成される。図４に示した密度分布２１０は、深さ位置ＺｐにおけるＸ軸方向のライフタイムキラー密度の分布である。
【0114】
ヘリウム等の荷電粒子の注入面を上面２１とした場合のライフタイムキラーの密度分布２２０を実線で示し、注入面を下面２３とした場合のライフタイムキラーの密度分布２２０を一点破線で示す。注入面の違いにより、Ｚ軸方向のライフタイムキラーの密度分布２２０は、深さ位置Ｚｐを中心に非対称となる場合がある。注入面が上面２１の場合には、Ｚ軸方向のライフタイムキラーの密度分布２２０は、－Ｚ方向（上面２１側）にテイル２２４を引き、＋Ｚ方向（下面２３側）に急峻に減少する分布を示す。注入面が下面２３の場合に、Ｚ軸方向のライフタイムキラーの密度分布２２０は、＋Ｚ方向（下面２３側）にテイル２２４を引き、－Ｚ方向（上面２１側）に急峻に減少する分布を示す。密度ｋ１は、本例のように注入面側におけるライフタイムキラー密度分布のテイル２２４の密度の値と一致してよく、しなくてもよい。
【0115】
密度ピーク２２２のＺ軸方向の幅（ピーク幅）をＷ５とする。密度ピーク２２２の半値全幅をピーク幅Ｗ５としてよい。他の例では、密度ピーク２２２において、ライフタイムキラー密度がα×ｋ１以上となる部分の幅Ｗ６を、密度ピーク２２２のピーク幅としてもよい。αは１であってよく、１より大きい値であってもよい。例えばαは１．１である。注入面側におけるライフタイムキラー密度分布のテイル２２４の密度の値が密度ｋ１よりも大きい場合には、ライフタイムキラー密度α×ｋ１がライフタイムキラー密度分布のテイル２２４の密度の値よりも大きくなるように設定してよい。ただしこの場合、ライフタイムキラー密度α×ｋ１が密度ｋ２よりも小さくなるように設定する。
【0116】
図２において説明した第１部分２０１の幅Ｗ１は、密度ピーク２２２のピーク幅（例えばＷ５）以上であってよい。密度ピーク２２２のピーク幅が大きいほど、図４において説明した横スロープ２１２の幅のばらつきが大きくなる傾向がある。幅Ｗ１を密度ピーク２２２のピーク幅以上とすることで、横スロープ２１２の幅にばらつきが生じても、横スロープ２１２がトランジスタ部７０に到達することを抑制できる。横スロープ２１２の幅は、密度ピーク２２２のピーク幅より小さくてよい。第１部分２０１の幅Ｗ１は、密度ピーク２２２のピーク幅の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。第１部分２０１の幅Ｗ１は、密度ピーク２２２の幅Ｗ６以上であってよい。
【0117】
図６は、境界領域２００の他の構成例を示す図である。図６に示す断面は、第１部分２０１と、第２部分２０２の一部分とを含むＸＺ面である。本例の境界領域２００は、図３に示した境界領域２００よりも多くのメサ部６１を有している。図５において説明したように、半導体基板１０の上面２１から密度ピーク２２２の頂点までのＺ軸方向の距離をＺｐとする。第１部分２０１の幅Ｗ１は、距離Ｚｐ以上であってよい。距離Ｚｐが大きいほど、図４において説明した横スロープ２１２の幅のばらつきが大きくなる傾向がある。幅Ｗ１を距離Ｚｐ以上とすることで、横スロープ２１２の幅にばらつきが生じても、横スロープ２１２がトランジスタ部７０に到達することを抑制できる。横スロープ２１２の幅は、距離Ｚｐより小さくてよい。第１部分２０１の幅Ｗ１は、距離Ｚｐの１．５倍以上であってよく、２倍以上であってよく、３倍以上であってもよい。
【0118】
第２部分２０２の幅Ｗ２は、距離Ｚｐ以上であってよい。これにより、第２部分２０２の面積を確保して、トランジスタ部７０からダイオード部８０にキャリアが流れることを抑制できる。幅Ｗ２は、距離Ｚｐの２倍以上であってよく５倍以上であってよく、１０倍以上であってよく、１５倍以上であってもよい。第１部分２０１の幅Ｗ１は、第２部分２０２の幅Ｗ２より大きくてよい。第１部分２０１の幅Ｗ１は、第２部分２０２の幅Ｗ２の２倍以上であってよく５倍以上であってよく、１０倍以上であってよく、１５倍以上であってもよい。
【0119】
本明細書で説明する各例において、第１部分２０１の幅Ｗ１は、１μｍ以上であってよい。幅Ｗ１を１μｍ以上にすることで、トランジスタ部７０がオン状態になる閾値電圧の変動を抑制するという効果が得られた。幅Ｗ１は、５μｍ以上であってよく、１０μｍ以上であってよく、２０μｍ以上であってもよい。幅Ｗ１を大きくするほど、閾値電圧の変動を抑制しやすくなる。ただし、幅Ｗ１を大きくしすぎると、閾値電圧の変動抑制の効果は飽和するが、半導体装置１００が大きくなってしまう。幅Ｗ１は、２００μｍ以下であってよい。幅Ｗ１は１５０μｍ以下であってよく、１００μｍ以下であってよく、５０μｍ以下であってよく、３０μｍ以下であってもよい。また、境界領域２００の幅Ｗ１＋Ｗ２が、２００μｍ以下であってよい。幅Ｗ１＋Ｗ２は、１５０μｍ以下であってよく、１００μｍ以下であってもよい。幅Ｗ１＋Ｗ２は、３０μｍ以上であってよく、５０μｍ以上であってよく、７０μｍ以上であってよく、１００μｍ以上であってもよい。
【0120】
第１部分２０１の幅Ｗ１は、境界領域２００の幅Ｗ１＋Ｗ２の１０％以上であってよい。幅Ｗ１は、幅Ｗ１＋Ｗ２の２０％以上であってよく、３０％以上であってもよい。幅Ｗ１は、幅Ｗ１＋Ｗ２の５０％以下であってよく、４０％以下であってよく、３０％以下であってもよい。これにより、第２部分２０２の面積を確保でき、トランジスタ部７０からダイオード部８０にキャリアが流れることを抑制できる。
【0121】
図７は、ｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００は、蓄積領域１６の配置が、本明細書で説明する他の例と相違する。半導体装置１００の蓄積領域１６以外の構造については、本明細書で説明するいずれかの例と同様である。
【0122】
本例の蓄積領域１６は、第１部分２０１の少なくとも一部のメサ部６１にも配置されている。第１部分２０１のメサ部６１のうち、トランジスタ部７０に最も近い１つ以上のメサ部６１に蓄積領域１６が配置されてよい。本例では、第２部分２０２には、蓄積領域１６が設けられていない。蓄積領域１６と、ライフタイム調整領域２０６とは、上面視において重なっていない。蓄積領域１６とライフタイム調整領域２０６とは、上面視において接していてよく、離れていてもよい。
【0123】
トランジスタ部７０の近傍のメサ部６１に蓄積領域１６を配置することで、トランジスタ部７０の端部近傍に配置されたメサ部６０におけるキャリア濃度を高くしやすくなり、ＩＥ効果を得やすくなる。第２部分２０２に蓄積領域１６を設けないので、境界領域２００に蓄積領域１６を設けたことによるダイオード部８０への影響、例えば逆回復における電界強度の増大を抑制できる。
【0124】
図８は、ｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００は、メサ部６１の構造が、本明細書で説明する他の例と相違する。半導体装置１００のメサ部６１以外の構造については、本明細書で説明するいずれかの例と同様である。ダイオード部８０および境界領域２００は、同一の構造のメサ部６１を有してよい。
【0125】
本例のメサ部６１は、ベース領域１４に代えてアノード領域１７を有する。アノード領域１７以外の構造は、本明細書で説明する他の例におけるメサ部６１と同様である。アノード領域１７は、ベース領域１４とはドーピング濃度が異なるＰ型の領域である。図８の例では、アノード領域１７は、ベース領域１４よりもドーピング濃度が低いＰ－型の領域である。
【0126】
アノード領域１７のドーピング濃度をベース領域１４のドーピング濃度よりも小さく調整することで、アノード領域１７からのキャリア注入量を比較的に小さく調整できる。アノード領域１７のドーピング濃度は、ライフタイム調整領域２０６におけるライフタイムキラーの密度に応じて調整してよい。例えばライフタイム調整領域２０６におけるライフタイムキラーの密度を小さくすることで、ライフタイム調整領域２０６のトランジスタ部７０への影響を抑制できる。しかしライフタイムキラーの密度を小さくすると、ダイオード部８０におけるキャリアライフタイムを十分低減できない場合がある。この場合、アノード領域１７のドーピング濃度を小さくして、アノード領域１７からのキャリア注入量を小さくしてよい。
【0127】
図９は、ｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００は、下端領域２３０を備える点で、本明細書で説明する他の例と相違する。半導体装置１００の下端領域２３０以外の構造については、本明細書で説明するいずれかの例と同様である。
【0128】
下端領域２３０は、トランジスタ部７０の複数のトレンチ部のうち、少なくとも境界領域２００に最も近いトレンチ部の下端に接して設けられたＰ型の領域である。下端領域２３０は、ベース領域１４よりもドーピング濃度が低くてよく、アノード領域１７よりもドーピング濃度が低くてもよい。下端領域２３０は、エミッタ電極５２と接していないフローティング領域である。
【0129】
図９の例では、境界領域２００に最も近いトレンチ部とは、トランジスタ部７０と境界領域２００との境界位置に配置されたゲートトレンチ部４０である。下端領域２３０を設けることで、トレンチ部の下端近傍における電界集中を緩和して、半導体装置１００の耐圧を向上できる。
【0130】
下端領域２３０は、トランジスタ部７０における複数のトレンチ部にわたって、連続して設けられてよい。図９の例では、トランジスタ部７０の全てのトレンチ部にわたって、下端領域２３０が連続して設けられている。トランジスタ部７０において、下端領域２３０はベース領域１４と離れて配置されている。ベース領域１４と下端領域２３０との間には、Ｎ型の領域が配置されている。当該Ｎ型の領域は、蓄積領域１６およびドリフト領域１８の少なくとも一方であってよい。図９の例では、ベース領域の下方に、蓄積領域１６、ドリフト領域１８および下端領域２３０が順番に配置されている。下端領域２３０と上面２１との距離は、ライフタイム調整領域２０６と上面２１との距離よりも小さい。つまり、下端領域２３０は、ライフタイム調整領域２０６よりも上方に配置されている。
【0131】
下端領域２３０は、境界領域２００にも配置されてよい。本例の下端領域２３０は、トランジスタ部７０から第２部分２０２まで、Ｘ軸方向に延伸して設けられている。Ｘ軸方向において、下端領域２３０は第２部分２０２の内部で終端していてよい。つまり、下端領域２３０は、ダイオード部８０には設けられなくてよい。上面視において、下端領域２３０とライフタイム調整領域２０６とは、境界領域２００において部分的に重なって配置されている。下端領域２３０を第２部分２０２まで伸ばすことで、トランジスタ部７０のアバランシェ耐量を向上でき、トランジスタ部７０でアバランシェ降伏が生じることを抑制できる。
【0132】
図１０は、ｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００は、下端領域２３０の配置が、図９の例と相違する。半導体装置１００の下端領域２３０以外の構造については、本明細書で説明するいずれかの例と同様である。
【0133】
本例の下端領域２３０は、トランジスタ部７０からダイオード部８０まで、Ｘ軸方向に延伸して設けられている。Ｘ軸方向において、下端領域２３０はダイオード部８０の内部で終端していてよい。つまりダイオード部８０は、Ｘ軸方向において下端領域２３０が設けられない領域を有する。Ｘ軸方向において、ダイオード部８０が下端領域２３０を有する領域の幅は、ダイオード部８０が下端領域２３０を有さない領域の幅よりも小さくてよい。下端領域２３０は、ダイオード部８０において、Ｘ軸方向の端部に配置されたメサ部６１だけに配置され、他のメサ部６１には配置されていなくてよい。下端領域２３０をダイオード部８０まで伸ばすことで、トランジスタ部７０のアバランシェ耐量を向上でき、トランジスタ部７０でアバランシェ降伏が生じることを抑制できる。
【0134】
図１１は、ｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００は、下端領域２３０の配置が、図９および図１０の例と相違する。半導体装置１００の下端領域２３０以外の構造については、本明細書で説明するいずれかの例と同様である。
【0135】
本例の下端領域２３０は、トランジスタ部７０から第１部分２０１まで、Ｘ軸方向に延伸して設けられている。本例では、Ｘ軸方向において、下端領域２３０は第１部分２０１の内部で終端している。つまり、本例の下端領域２３０は、第２部分２０２およびダイオード部８０には設けられていない。上面視において、下端領域２３０とライフタイム調整領域２０６とは、重なっていない。上面視において、下端領域２３０とライフタイム調整領域２０６とは、接していてよく、離れていてもよい。
【0136】
下端領域２３０を境界領域２００まで伸ばすと、トランジスタ部７０のドリフト領域１８の正孔が、下端領域２３０を通って境界領域２００に抜けやすくなる。このため、トランジスタ部７０のＩＥ効果が低減する。下端領域２３０をＸ軸方向に伸ばすほど、正孔が境界領域２００に抜けやすくなるので、トランジスタ部７０のＩＥ効果は低減する。本例では、下端領域２３０を第１部分２０１で終端させるので、トランジスタ部７０のＩＥ効果を維持しつつ、図９等において説明したようにトランジスタ部７０のアバランシェ耐量を向上させることができる。
【0137】
Ｘ軸方向において、下端領域２３０と第２部分２０２との距離をＷ７とする。距離Ｗ７は、図４等において説明した横スロープ２１２の幅（例えばＷ３）以上であってよい。距離Ｗ７は、横スロープ２１２の幅の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。距離Ｗ７は、図３等において説明したメサ幅Ｗｍ以上であってよく、メサ幅Ｗｍの２倍以上であってもよい。
【0138】
図１２は、上面視における第１部分２０１と第２部分２０２の配置例を示す図である。図１２においては、各トレンチ部に対する、境界領域２００の各部の相対位置を示している。図１２においては、境界領域２００が設けられる範囲を矩形の実線で示しており、第２部分２０２およびライフタイム調整領域２０６が設けられる範囲を斜線のハッチングで示している。境界領域２００において、斜線のハッチングが付されていない領域が、第１部分２０１である。
【0139】
図１２の例では、トランジスタ部７０と境界領域２００のＸ軸方向における境界位置をＸ１、ダイオード部８０と境界領域２００のＸ軸方向における境界位置をＸ２、第１部分２０１と第２部分２０２のＸ軸方向における境界位置をＸ３とする。それぞれの境界位置は、図３から図１１において説明した例と同様である。
【0140】
図１２の例では、境界領域２００のＹ軸方向の両端位置をＹ１およびＹ２とする。図２等において示したコンタクトホール５４は、Ｙ軸方向に長手を有している。本例では、コンタクトホール５４のＹ軸方向の端部位置を、境界領域２００のＹ軸方向の端部位置とする。複数のメサ部６１に設けられるコンタクトホール５４のＹ軸方向の端部位置が一定でない場合、最も外側まで延伸しているコンタクトホール５４のＹ軸方向の端部位置を、境界領域２００のＹ軸方向の端部位置としてよい。
【0141】
図１２の例では、第２部分２０２のＹ軸方向の両端位置をＹ３およびＹ４とする。第２部分２０２の両端位置Ｙ３およびＹ４は、ライフタイム調整領域２０６のＹ軸方向における両端位置である。両端位置Ｙ３およびＹ４の少なくとも一方は、境界領域２００の両端位置Ｙ１およびＹ２よりも、境界領域２００の内側に配置されてよい。図１２の例では、第２部分２０２は、Ｙ軸方向において第１部分２０１に挟まれている。第２部分２０２のＹ軸方向の両端位置Ｙ３およびＹ４は、図２等において説明したカソード領域８２のＹ軸方向の両端位置Ｙ５およびＹ６よりも外側に配置されてよい。つまりダイオード部８０におけるライフタイム調整領域２０６は、Ｙ軸方向においてカソード領域８２よりも広い範囲に設けられてよい。
【0142】
上面視における第２部分２０２の面積をＳｋとし、境界領域２００の面積をＳとする。面積Ｓｋおよび面積Ｓの面積比Ｓｋ／Ｓは、下式を満たしてよい。
０．８≦Ｓｋ／Ｓ＜１
面積比Ｓｋ／Ｓを０．８以上とすることで、ライフタイム調整領域２０６の面積を確保して、トランジスタ部７０からダイオード部８０にキャリアが流れることを抑制できる。また第２部分２０２よりもＹ軸方向の外側に配置された領域から、ダイオード部８０にキャリアが流れることを抑制できる。
０．８≦Ｓｋ／Ｓ＜１
面積比Ｓｋ／Ｓを０．８以上とすることで、ライフタイム調整領域２０６の面積を確保して、トランジスタ部７０からダイオード部８０にキャリアが流れることを抑制できる。また第２部分２０２よりもＹ軸方向の外側に配置された領域から、ダイオード部８０にキャリアが流れることを抑制できる。
【0143】
位置Ｙ１と位置Ｙ３との間の距離、または位置Ｙ２と位置Ｙ４との間の距離は、幅Ｗ１よりも大きくてよい。位置Ｙ１と位置Ｙ３との間の距離、または位置Ｙ２と位置Ｙ４との間の距離は、幅Ｗ２よりも大きくてよい。位置Ｙ１と位置Ｙ３との間の距離、または位置Ｙ２と位置Ｙ４との間の距離は、それぞれ０．３（Ｌ１－Ｌ２）以上であってよい。一例として位置Ｙ１と位置Ｙ３との間の距離、または位置Ｙ２と位置Ｙ４との間の距離は、それぞれ０．５（Ｌ１－Ｌ２）である。これにより、第１部分２０１から第２部分２０２を通って、特にＹ軸方向からダイオード部８０へのキャリアの流入を防ぐことができ、例えば逆回復耐量の低下を抑制することができる。
【0144】
図１３は、面積比Ｓｋ／Ｓと、ダイオード部８０の逆回復損失Ｅｒｒとの関係を示す図である。トランジスタ部７０からダイオード部８０に流れるキャリアを抑制すれば、ダイオード部８０の逆回復時間が短くなり、逆回復損失を低減できる。図１３では、図３等に示した構造において、ライフタイム調整領域２０６を設けていない比較例３００、ライフタイム調整領域２０６を設けた実施例３０１および実施例３０２を示している。実施例３０２は、実施例３０１に比べて、ライフタイム調整領域２０６におけるライフタイムキラーを形成するために照射した荷電粒子のドーズ量が２倍である。また、境界領域２００にライフタイム調整領域２０６を設けない場合（すなわち面積比Ｓｋ／Ｓ＝０）の逆回復損失Ｅｒｒを丸印で示している。
【0145】
図１３に示すように、面積比Ｓｋ／Ｓを８０％以上にすると、逆回復損失Ｅｒｒが低減し始める。面積比Ｓｋ／Ｓは９０％以上であってもよい。図１３に示すように、面積比Ｓｋ／Ｓを９０％以上にすると、逆回復損失Ｅｒｒが大きく低減する。面積比Ｓｋ／Ｓは９５％以上であってもよい。
【0146】
面積比Ｓｋ／Ｓが１００％に近くなると、逆回復損失Ｅｒｒの低減効果が飽和している。面積比Ｓｋ／Ｓは９９．５％以下であってよく、９９％以下であってよく、９７％以下であってよく、９５％以下であってもよい。面積比Ｓｋ／Ｓを小さくすることで、第１部分２０１の幅Ｗ１を確保しやすくなり、トランジスタ部７０の閾値電圧の変動を抑制できる。
【0147】
図１４は、ライフタイム調整領域２０６におけるライフタイムキラー密度、キャリアライフタイムおよび荷電粒子濃度の関係を示す図である。荷電粒子は、格子欠陥２０４等のライフタイムキラーを形成するために照射された不純物である。本例の荷電粒子はヘリウムイオンである。
【0148】
図４および図５等においては、ライフタイムキラーの密度分布から、横スロープ２１２の幅（例えばＷ３）、密度ピーク２２２のピーク幅（例えばＷ５）、および、密度ピーク２２２の深さ位置Ｚｐを決定した。他の例では、キャリアライフタイム（本例では空孔のライフタイム）の分布からこれらの値を決定してよく、荷電粒子（例えばヘリウム）の化学密度分布からこれらの値を決定してもよい。
【0149】
キャリアライフタイムの分布は、ライフタイムキラーの密度分布を縦軸方向に反転させた形状を有してよい。つまり、ライフタイムキラーの密度が高いほどキャリアライフタイムは短くなり、ライフタイムキラーの密度が低いほどキャリアライフタイムは長くなる。ライフタイムキラーの密度が十分低い場合に、キャリアライフタイムは十分高い値に飽和してよい。十分高い値に飽和したキャリアライフタイムを、飽和キャリアライフタイムと称する場合がある。飽和キャリアライフタイムの値は、１０μｓ以上であってよく、３０μｓ以上であってよく、１００μｓ以上であってよく、３００μｓ以上であってよい。飽和キャリアライフタイムの上限値は１００００μｓ以下であってよく、３０００μｓ以下であってよく、１０００μｓ以下であってよい。
【0150】
第１部分２０１におけるキャリアライフタイムをＬＴ１とする。キャリアライフタイムＬＴ１は、深さ位置Ｚｐにおける第１部分２０１のキャリアライフタイムの最大値を用いてよく、平均値を用いてもよい。第２部分２０２におけるキャリアライフタイムをＬＴ２とする。キャリアライフタイムＬＴ２は、当該深さにおける第２部分２０２のキャリアライフタイムの最小値を用いてよく、平均値を用いてもよい。
【0151】
荷電粒子（例えばヘリウム）の化学濃度分布は、ライフタイムキラーの密度分布と同様の形状を有してよい。つまり、荷電粒子の化学濃度分布が高いほど、ライフタイムキラーの密度は高くなり、荷電粒子の化学濃度分布が低いほど、ライフタイムキラーの密度は低くなる。
【0152】
第１部分２０１における荷電粒子の化学濃度をＨｅ１とする。化学濃度Ｈｅ１は、深さ位置Ｚｐにおける第１部分２０１の荷電粒子の化学濃度の最小値を用いてよく、平均値を用いてもよい。第２部分２０２における化学濃度をＨｅ２とする。化学濃度Ｈｅ２は、当該深さにおける第２部分２０２の荷電粒子の化学濃度の最大値を用いてよく、平均値を用いてもよい。
【0153】
図４および図５等において説明した演算において、密度ｋ１をキャリアライフタイムＬＴ２に置き換え、密度ｋ２をキャリアライフタイムＬＴ１に置き換えて、横スロープ２１２の幅（例えばＷ３）、密度ピーク２２２のピーク幅（例えばＷ５）、および、密度ピーク２２２の深さ位置Ｚｐを決定してよい。図４および図５等において説明した演算において、密度ｋ１を化学濃度Ｈｅ１に置き換え、密度ｋ２を化学濃度Ｈｅ２に置き換えて、横スロープ２１２の幅（例えばＷ３）、密度ピーク２２２のピーク幅（例えばＷ５）、および、密度ピーク２２２の深さ位置Ｚｐを決定してよい。
【0154】
図１４においては、キャリアライフタイム分布から横スロープ２１２の幅（例えばＷ３）を算出する例を説明する。キャリアライフタイムＬＴ１は、キャリアライフタイムＬＴ２よりも大きい。キャリアライフタイムが、ＬＴ１およびＬＴ２の平均値（すなわち、（ＬＴ１＋ＬＴ２）／２）となる位置を、第１部分２０１および第２部分２０２のＸ軸方向における境界位置としてよい。
【0155】
Ｘ軸方向におけるキャリアライフタイム分布は、第２部分２０２から第１部分２０１に向かって、キャリアライフタイムが増大する横スロープ２１３を有する。横スロープ２１３は、キャリアライフタイムがＬＴ２からＬＴ１まで連続的に減少する部分である。つまり横スロープ２１３は、第２部分２０２から第１部分２０１に向かう方向において、キャリアライフタイムが減少する部分を有さない。
【0156】
横スロープ２１３のＸ軸方向における幅をＷ３とする。本例では、横スロープ２１３の幅を、横スロープ２１２の幅として算出する。幅Ｗ３は、キャリアライフタイムがα×ＬＴ２から、β×ＬＴ１まで増大する部分の幅であってよい。αおよびβは、図４および図５の例と同様である。キャリアライフタイムが、ＬＴ２から、ＬＴ１およびＬＴ２の平均値まで増大する部分の幅Ｗ４の２倍を、横スロープ２１３のＸ軸方向の幅としてもよい。
【0157】
本明細書で説明した各例におけるライフタイム調整領域２０６は、半導体基板１０の上面２１または下面２３から、深さ位置Ｚｐにヘリウム等の荷電粒子を照射することで形成できる。荷電粒子がヘリウムイオンの場合、ヘリウムイオンのドーズ量は、１×１０１０ｉｏｎｓ／ｃｍ２以上、１×１０１３ｉｏｎｓ／ｃｍ２以下であってよい。ヘリウムイオンのドーズ量は、１×１０１１ｉｏｎｓ／ｃｍ２以上であってもよい。ヘリウムイオンのドーズ量は、１×１０１２ｉｏｎｓ／ｃｍ２以下であってもよい。
【0158】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0159】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【0160】
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・アノード領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド、２００・・・境界領域、２０１・・・第１部分、２０２・・・第２部分、２０４・・・格子欠陥、２０６・・・ライフタイム調整領域、２１０・・・密度分布、２１２・・・横スロープ、２１３・・・横スロープ、２２０・・・密度分布、２２２・・・密度ピーク、２３０・・・下端領域、３００・・・比較例、３０１・・・実施例、３０２・・・実施例
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【手続補正書】
【提出日】2023-09-28
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
上面および下面を有する半導体基板を備える半導体装置であって、
前記半導体基板に設けられたトランジスタ部と、
前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部と、
前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域と
を備え、
前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有し、
前記境界領域は、
前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分と、
前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分とを有し、
前記第１方向における前記ライフタイムキラーの密度分布は、前記境界領域の前記第２部分から前記第１部分に向かって前記ライフタイムキラーの密度が減少する横スロープを有し、
前記第１方向において、前記第１部分の幅は前記第２部分の幅よりも小さく、
前記第１方向において、前記第１部分の幅は前記横スロープの幅以上である
半導体装置。
前記半導体基板に設けられたトランジスタ部と、
前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部と、
前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域と
を備え、
前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有し、
前記境界領域は、
前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分と、
前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分とを有し、
前記第１方向における前記ライフタイムキラーの密度分布は、前記境界領域の前記第２部分から前記第１部分に向かって前記ライフタイムキラーの密度が減少する横スロープを有し、
前記第１方向において、前記第１部分の幅は前記第２部分の幅よりも小さく、
前記第１方向において、前記第１部分の幅は前記横スロープの幅以上である
半導体装置。
【請求項2】
前記第２部分において、前記半導体基板の深さ方向における前記ライフタイムキラーの前記密度分布は密度ピークを有し、
前記第１部分の前記第１方向の幅は、前記密度ピークの前記深さ方向におけるピーク幅以上である
請求項１に記載の半導体装置。
前記第１部分の前記第１方向の幅は、前記密度ピークの前記深さ方向におけるピーク幅以上である
請求項１に記載の半導体装置。
【請求項3】
前記第１部分の前記第１方向の幅は、前記半導体基板の前記上面から前記密度ピークまでの距離以上である
請求項２に記載の半導体装置。
請求項２に記載の半導体装置。
【請求項4】
前記トランジスタ部は、前記第１方向において並んで配置された複数のトレンチ部と、
２つの前記トレンチ部に挟まれたメサ部と
を有し、
前記第１部分の前記第１方向の幅は、前記メサ部の前記第１方向の幅の２倍以上である
請求項１に記載の半導体装置。
２つの前記トレンチ部に挟まれたメサ部と
を有し、
前記第１部分の前記第１方向の幅は、前記メサ部の前記第１方向の幅の２倍以上である
請求項１に記載の半導体装置。
【請求項5】
前記トランジスタ部は、
前記第１方向において並んで配置された複数のトレンチ部と、
２つの前記トレンチ部に挟まれたメサ部と
を有し、
前記第１部分の前記第１方向の幅は、前記境界領域における少なくとも１つの前記トレンチ部の幅と当該トレンチ部を挟む２つの前記メサ部の幅とを合わせた幅よりも大きい
請求項１に記載の半導体装置。
前記第１方向において並んで配置された複数のトレンチ部と、
２つの前記トレンチ部に挟まれたメサ部と
を有し、
前記第１部分の前記第１方向の幅は、前記境界領域における少なくとも１つの前記トレンチ部の幅と当該トレンチ部を挟む２つの前記メサ部の幅とを合わせた幅よりも大きい
請求項１に記載の半導体装置。
【請求項6】
前記第１部分の前記第１方向の幅は、１μm以上である
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項7】
前記第１部分の前記第１方向の幅は、１０μｍ以上である
請求項６に記載の半導体装置。
請求項６に記載の半導体装置。
【請求項8】
前記境界領域の前記第１方向の幅が２００μｍ以下である
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項9】
前記第１部分の前記第１方向の幅は、前記境界領域の前記第１方向の幅の１０％以上である
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項10】
前記第２部分の前記第１方向の幅は、前記半導体基板の前記上面から前記密度ピークまでの距離以上である
請求項２に記載の半導体装置。
請求項２に記載の半導体装置。
【請求項11】
前記半導体基板は第１導電型のドリフト領域を有し、
前記トランジスタ部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域と、
前記エミッタ領域と前記ドリフト領域との間に配置された第２導電型のベース領域と、
前記ベース領域と前記ドリフト領域との間に配置され、前記ドリフト領域よりもドーピング濃度の高い蓄積領域と
を有し、
前記第１部分の少なくとも一部には前記蓄積領域が配置され、
前記第２部分には前記蓄積領域が配置されていない
請求項１から１０のいずれか一項に記載の半導体装置。
前記トランジスタ部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域と、
前記エミッタ領域と前記ドリフト領域との間に配置された第２導電型のベース領域と、
前記ベース領域と前記ドリフト領域との間に配置され、前記ドリフト領域よりもドーピング濃度の高い蓄積領域と
を有し、
前記第１部分の少なくとも一部には前記蓄積領域が配置され、
前記第２部分には前記蓄積領域が配置されていない
請求項１から１０のいずれか一項に記載の半導体装置。
【請求項12】
前記半導体基板は第１導電型のドリフト領域を有し、
前記トランジスタ部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域と、
前記エミッタ領域と前記ドリフト領域との間に配置された第２導電型のベース領域と
を有し、
前記ダイオード部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置された第２導電型のアノード領域を有し、
前記ベース領域と前記アノード領域のドーピング濃度が異なる
請求項１から１０のいずれか一項に記載の半導体装置。
前記トランジスタ部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域と、
前記エミッタ領域と前記ドリフト領域との間に配置された第２導電型のベース領域と
を有し、
前記ダイオード部は、
前記ドリフト領域と前記半導体基板の前記上面との間に配置された第２導電型のアノード領域を有し、
前記ベース領域と前記アノード領域のドーピング濃度が異なる
請求項１から１０のいずれか一項に記載の半導体装置。
【請求項13】
前記半導体基板は第１導電型のドリフト領域を有し、
前記トランジスタ部は、
前記第１方向において並んで配置された複数のトレンチ部と、
前記複数のトレンチ部のうち、少なくとも前記境界領域に最も近いトレンチ部の下端に接して設けられた第２導電型の下端領域と
を有し、
前記下端領域が、前記第２部分まで延伸して設けられている
請求項１から３のいずれか一項に記載の半導体装置。
前記トランジスタ部は、
前記第１方向において並んで配置された複数のトレンチ部と、
前記複数のトレンチ部のうち、少なくとも前記境界領域に最も近いトレンチ部の下端に接して設けられた第２導電型の下端領域と
を有し、
前記下端領域が、前記第２部分まで延伸して設けられている
請求項１から３のいずれか一項に記載の半導体装置。
【請求項14】
前記半導体基板は第１導電型のドリフト領域を有し、
前記トランジスタ部は、
前記第１方向において並んで配置された複数のトレンチ部と、
前記複数のトレンチ部のうち、少なくとも前記境界領域に最も近いトレンチ部の下端に接して設けられた第２導電型の下端領域と
を有し、
前記下端領域が、前記第１部分まで延伸して設けられており、且つ、前記第２部分には設けられていない
請求項１から３のいずれか一項に記載の半導体装置。
前記トランジスタ部は、
前記第１方向において並んで配置された複数のトレンチ部と、
前記複数のトレンチ部のうち、少なくとも前記境界領域に最も近いトレンチ部の下端に接して設けられた第２導電型の下端領域と
を有し、
前記下端領域が、前記第１部分まで延伸して設けられており、且つ、前記第２部分には設けられていない
請求項１から３のいずれか一項に記載の半導体装置。
【請求項15】
前記第１方向において、前記下端領域と前記第２部分との距離が、前記横スロープの幅以上である
請求項１４に記載の半導体装置。
請求項１４に記載の半導体装置。
【請求項16】
前記半導体基板の前記上面の上方に配置された上面電極と、
前記上面電極と前記半導体基板の間に配置された層間絶縁膜と
を更に備え、
前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられ、
前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積Ｓｋと、前記境界領域の面積Ｓとが下式を満たす
０．８≦Ｓｋ／Ｓ＜１
請求項１から１０のいずれか一項に記載の半導体装置。
前記上面電極と前記半導体基板の間に配置された層間絶縁膜と
を更に備え、
前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられ、
前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積Ｓｋと、前記境界領域の面積Ｓとが下式を満たす
０．８≦Ｓｋ／Ｓ＜１
請求項１から１０のいずれか一項に記載の半導体装置。
【請求項17】
上面および下面を有する半導体基板を備える半導体装置であって、
前記半導体基板に設けられたトランジスタ部と、
前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部と、
前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域と、
前記半導体基板の前記上面の上方に配置された上面電極と、
前記上面電極と前記半導体基板の間に配置された層間絶縁膜と
を備え、
前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有し、
前記境界領域は、
前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分と、
前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分とを有し、
前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられ、
前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積Ｓｋと、前記境界領域の面積Ｓとが下式を満たす
０．８≦Ｓｋ／Ｓ＜１
半導体装置。
前記半導体基板に設けられたトランジスタ部と、
前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部と、
前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域と、
前記半導体基板の前記上面の上方に配置された上面電極と、
前記上面電極と前記半導体基板の間に配置された層間絶縁膜と
を備え、
前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有し、
前記境界領域は、
前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分と、
前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分とを有し、
前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられ、
前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積Ｓｋと、前記境界領域の面積Ｓとが下式を満たす
０．８≦Ｓｋ／Ｓ＜１
半導体装置。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【0019】
上記何れかの半導体装置は、前記半導体基板の前記上面の上方に配置された上面電極を備えてよい。上記何れかの半導体装置は、前記上面電極と前記半導体基板の間に配置された層間絶縁膜を備えてよい。上記何れかの半導体装置において、前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられてよい。上記何れかの半導体装置において、前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積Ｓｋと、前記境界領域の面積Ｓとが下式を満たしてよい。
０．８≦Ｓｋ／Ｓ＜１
０．８≦Ｓｋ／Ｓ＜１
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【0020】
本発明の第２の態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。半導体装置は、前記半導体基板に設けられたトランジスタ部を備えてよい。半導体装置は、前記半導体基板に設けられ、第１方向において前記トランジスタ部と並んで配置されたダイオード部を備えてよい。半導体装置は、前記半導体基板に設けられ、前記トランジスタ部および前記ダイオード部の間に配置された境界領域を備えてよい。半導体装置は、前記半導体基板の前記上面の上方に配置された上面電極を備えてよい。半導体装置は、前記上面電極と前記半導体基板の間に配置された層間絶縁膜を備えてよい。上記何れかの半導体装置において、前記ダイオード部は、前記半導体基板の上面側に配置され、キャリアのライフタイムを調整するライフタイムキラーを含むライフタイム調整領域を有してよい。上記何れかの半導体装置において、前記境界領域は、前記トランジスタ部に接し、前記ライフタイム調整領域が設けられていない第１部分を有してよい。上記何れかの半導体装置において、前記境界領域は、前記ダイオード部に接し、前記ダイオード部の前記ライフタイム調整領域が延伸して設けられた第２部分を有してよい。上記何れかの半導体装置は、前記境界領域において前記層間絶縁膜には、前記上面電極と前記半導体基板とを接続し、第２方向に長手を有するコンタクトホールが設けられてよい。上記何れかの半導体装置において、前記第２方向における前記コンタクトホールの端部を、前記境界領域の前記第２方向における端部とした場合に、上面視における前記第２部分の面積Ｓｋと、前記境界領域の面積Ｓとが下式を満たしてよい。
０．８≦Ｓｋ／Ｓ＜１
０．８≦Ｓｋ／Ｓ＜１
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【0087】
境界領域２００において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。境界領域２００のコレクタ領域２２は、トランジスタ部７０のコレクタ領域２２と同一のドーピング濃度を有してよい。カソード領域８２とコレクタ領域２２とのＸ軸方向における境界位置を、ダイオード部８０と境界領域２００とのＸ軸方向における境界位置とする。また、エミッタ領域１２と接するゲートトレンチ部４０のうち、Ｘ軸方向においてダイオード部８０に最も近くに配置されたゲートトレンチ部４０を、トランジスタ部７０と境界領域２００とのＸ軸方向における境界位置とする。当該ゲートトレンチ部４０のＸ軸方向における中央位置を、トランジスタ部７０と境界領域２００とのＸ軸方向における境界位置としてよい。Ｘ軸方向においてダイオード部８０に最も近くに配置されたエミッタ領域１２に接する２つのトレンチ部のうち、ダイオード部８０側のトレンチ部がダミートレンチ部３０であってよい。この場合のダミートレンチ部３０を、トランジスタ部７０と境界領域２００とのＸ軸方向における境界位置としてもよい。例えば境界領域２００は、半導体基板１０の上面２１側に配置されたメサ部６１の構造がダイオード部８０と同一であり、下面２３側の構造（本例ではコレクタ領域２２およびバッファ領域２０）がトランジスタ部７０と同一である。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】０１０６
【補正方法】変更
【補正の内容】
【0106】
図３において説明した第１部分２０１の幅Ｗ１は、第２部分２０２の幅Ｗ２よりも小さい。すなわち、Ｗ１＜Ｗ２である。これにより、境界領域２００においてライフタイム調整領域２０６を設ける部分を大きくできる。このため、トランジスタ部７０からダイオード部８０にキャリアが流れることを抑制し、ダイオード部８０の逆回復損失を低減できる。幅Ｗ１は、幅Ｗ２の半分以下であってよく、１／４以下であってもよい。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【0110】
図３に示すように、複数のトレンチ部が配列されている配列方向（Ｘ軸方向）の幅をＷｔとする。幅Ｗｔは、ゲートトレンチ部４０の幅であってよく、ダミートレンチ部３０の幅であってよい。幅Ｗｔは、上面２１におけるトレンチ部の幅であってよく、深さ方向（Ｚ軸方向）におけるトレンチ部の深さの半分の深さ位置における幅であってよく、トレンチ部の最も広い幅としてもよい。本例では、幅Ｗｔはトレンチ部の最も広い幅とする。第１部分２０１の幅Ｗ１は、境界領域２００における少なくとも１つのトレンチ部の幅Ｗｔと、当該トレンチ部を挟む２つのメサ部の幅（２×Ｗｍ）とを合わせた幅(Ｗｔ＋２Ｗｍ)よりも大きくてよい。この場合のトレンチ部の幅Ｗｍは、ダミートレンチ部３０の幅Ｗｍであってよく、ゲートトレンチ部４０の幅Ｗｍであってもよい。トレンチ部の幅Ｗｍは、境界領域２００の１つ以上のトレンチ部の幅Ｗｍの最大値であってよく、最小値であってよく、平均値であってもよい。トレンチ部の幅Ｗｍは、第１部分２０１の１つ以上のトレンチ部の幅Ｗｍの最大値であってよく、最小値であってよく、平均値であってもよい。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】０１１６
【補正方法】変更
【補正の内容】
【0116】
図３において説明した第１部分２０１の幅Ｗ１は、密度ピーク２２２のピーク幅（例えばＷ５）以上であってよい。密度ピーク２２２のピーク幅が大きいほど、図４において説明した横スロープ２１２の幅のばらつきが大きくなる傾向がある。幅Ｗ１を密度ピーク２２２のピーク幅以上とすることで、横スロープ２１２の幅にばらつきが生じても、横スロープ２１２がトランジスタ部７０に到達することを抑制できる。横スロープ２１２の幅は、密度ピーク２２２のピーク幅より小さくてよい。第１部分２０１の幅Ｗ１は、密度ピーク２２２のピーク幅の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。第１部分２０１の幅Ｗ１は、密度ピーク２２２の幅Ｗ６以上であってよい。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】０１５５
【補正方法】変更
【補正の内容】
【0155】
Ｘ軸方向におけるキャリアライフタイム分布は、第２部分２０２から第１部分２０１に向かって、キャリアライフタイムが増大する横スロープ２１３を有する。横スロープ２１３は、キャリアライフタイムがＬＴ２からＬＴ１まで連続的に増大する部分である。つまり横スロープ２１３は、第２部分２０２から第１部分２０１に向かう方向において、キャリアライフタイムが減少する部分を有さない。
【手続補正9】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図13】