特開 2024-68033 パワーデバイス制御用ＨＶＩＣの安全回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024068033

(43)【公開日】2024-05-17

(54)【発明の名称】パワーデバイス制御用ＨＶＩＣの安全回路

(51)【国際特許分類】

   H03K 17/00 20060101AFI20240510BHJP

   H03K 17/60 20060101ALI20240510BHJP

【ＦＩ】

H03K17/00 B

H03K17/60 Z

【審査請求】有

【請求項の数】1

【出願形態】書面

(21)【出願番号】P 2022186926

(22)【出願日】2022-11-04

(71)【出願人】

【識別番号】521257640

【氏名又は名称】尊田 浩二

(72)【発明者】

【氏名】尊田 浩二

【テーマコード（参考）】

5J055

【Ｆターム（参考）】

5J055AX32

5J055AX55

5J055AX56

5J055BX16

5J055CX13

5J055CX20

5J055DX09

5J055DX22

5J055DX60

5J055EY10

5J055EY12

5J055EY21

5J055EZ25

5J055EZ31

5J055GX01

5J055GX02

5J055GX04

5J055GX07

(57)【要約】

【課題】 外部のノイズ等によりＨＶＩＣすなわち、パワーデバイス制御用ＩＣにて誤動作が発生しないように、パワーデバイスをオンあるいはオフにする回路を構成している回路において、配線経路上の状態がオンの場合でも、オフの場合でも、パワーデバイス制御用ＩＣの出力側をに強制的にオフにすることが可能な安全回路を提供する。
【解決手段】 ＨＶＩＣすなわち、パワーデバイス制御用ＩＣにて、安全回路用ＭＯＳＦＥＴ（９１）がオンになると、パワーデバイス（１）のゲート部へ印加されている電圧が、安全回路ＭＯＳＦＥＴ（９１）によりパワーデバイス（１）のエミッタ側へ抜き取とられ、ハイサイドのパワーデバイス（１）のゲート部とエミッタ側の電位差が無くなり、パワーデバイス（１）がオフになる安全回路を構成する。
【選択図】図７

【特許請求の範囲】

【請求項1】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの出力側で誤動作を防止する、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項2】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣ、およびモータを現場に取り付けた後に、後付けでノイズあるいは、ノイズ以外によるモータの誤動作、あるいはモータの故障の防止対策ができることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項3】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣにて、強制的にパワーデバイス（１）のゲート部へ印加されている電圧と、パワーデバイス（１）のエミッタ側の電圧を同じにする、すなわちパワーデバイス（１）のゲート部とエミッタ側の電位差を無くすことで、パワーデバイス（１）をオフにすることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項4】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣにて、安全回路用ＭＯＳＦＥＴ（９１）がオンになると、パワーデバイス（１）のゲート部へ印加されている電圧が、安全回路ＭＯＳＦＥＴ（９１）によりパワーデバイス（１）のエミッタ側へ抜き取とられ、ハイサイドのパワーデバイス（１）のゲート部とエミッタ側の電位差が無くなり、パワーデバイス（１）がオフになることで、パワーデバイス（１）と接続されたモータ（５）が停止状態になることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項5】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに内蔵されている自己保持回路のフリップフロップ回路と、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部までの間を接続している配線を分岐し、分岐した配線に安全回路ＭＯＳＦＥＴ（９１）のソース側を接続し、安全回路ＭＯＳＦＥＴ（９１）のドレイン側とハイサイドのパワーデバイス（１）のエミッタ側を接続し、安全回路用ＭＯＳＦＥＴ（９１）をオンにすると、安全回路ＭＯＳＦＥＴ（９１）のソース側とドレイン側が導通し、ハイサイドのパワーデバイス（１）のゲート部とエミッタ側を安全回路ＭＯＳＦＥＴ（９１）のソース側とドレイン側にて導通させて、パワーデバイス（１）のゲート部とエミッタ側の電位差を無くすことにより、パワーデバイス（１）を強制的にオフにする、すなわちパワーデバイス制御用ＩＣの出力側にて、パワーデバイス（１）を強制的にオフにする回路を構成していることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項6】

パワーデバイス（１）のゲート部へ電圧が印加され、パワーデバイス（１）がオンになり、モータ駆動用の電源、ＨＶ（６）から、モータ（５）へ電圧が供給され駆動しているときに、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣのバッファ回路の出力（８９）と接続している焼損防止用抵抗（９２）と、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部に接続されているゲート抵抗（４１）までの間の配線を分岐し、分岐した配線（９０）をモータ側の安全回路用ＭＯＳＦＥＴ（９１）のドレイン側へ接続し、安全回路用ＭＯＳＦＥＴ（９１）のソース側をパワーデバイス（１）のエミッタ側へ接続することで、安全回路用ＭＯＳＦＥＴ（９１）をオンにすると、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部とエミッタ側の電位差は安全回路用ＭＯＳＦＥＴ（９１）により無くなる、すなわち、パワーデバイス（１）のゲート部へ印加されている電圧を、安全回路用ＭＯＳＦＥＴ（９１）を介して、パワーデバイス（１）のエミッタ側へ抜き取るため、パワーデバイス（１）はオフになり、モータ（５）へ供給する電圧は、パワーデバイス（１）からの供給に替わって、ブートストラップ回路で作られた電圧が焼損防止用抵抗（９２）にて電圧降下した後の電圧になり、また、モータ（５）へ供給する電流は、パワーデバイス（１）からの供給に替わって、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣのロジックレベルの電流に替わるため、モータ（５）は強制的に停止状態となる安全回路を構成していることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項7】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに内蔵されている自己保持回路のフリップフロップ回路の出力側（３４）に接続されているバッファ回路（３８）の出力側（８９）から、外部回路と接続するためのワイヤボンディング用のパッド部（４４）の間に接続されている配線を、本発明で追加する安全回路では分岐（９０）させることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項8】

バッファ回路（３８）の出力側（８９）で分岐（９０）した配線を、本発明の安全回路の、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側に接続していることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項9】

パワーデバイス（１）のソース側およびモータ（５）と、安全回路用ＭＯＳＦＥＴ（９１）のソース側を接続していることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項10】

バッファ回路（３８）の出力側（８９）に、トーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）や、安全回路用ＭＯＳＦＥＴ（９１）の焼損防止のための焼損防止用抵抗（９２）を接続していることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項11】

安全回路用ＭＯＳＦＥＴ（９１）のソース側とドレイン側を導通させるために、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に電圧を印可させるための配線を接続していることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項12】

安全回路用ＭＯＳＦＥＴ（９１）のゲート部へオンの信号を出力するＯＲ回路（４２）と、レベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）と、短絡防止用の抵抗（９６）と、反転回路（９７）と、ＤＳＰ、もしくはマイコン、もしくはＡＳＩＣ、もしくはＦＰＧＡ（１０５）と、外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（９３）と、外部回路からの強制オフ信号の入力用の配線（１００）で構成された回路であることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項13】

本発明の安全回路の低電圧で回路が動作する領域（３２）から、焼損防止用抵抗（９２）を含む高圧島（３１）へ、信号を伝達するレベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）と、従来の技術であるＭＯＳＦＥＴ（１７）あるいはＭＯＳＦＥＴ（２６）を含むレベルシフト回路（２５）を同じ構成にすることにより、写真製版工程で使用するマスクのパターンの追加あるいは、改定のみで済み、酸化膜生成工程、レジスト塗布工程、露光工程、エッチング工程、不純物注入工程、アニール工程などのウェハ製造プロセスを共通化できるため、従来のＨＶＩＣのウェハ製造プロセスに対して、製造コストの上昇を抑制できることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項14】

レベルシフトのＭＯＳＦＥＴ（９８）のゲート部にオンの信号が入力されると、反転素子（９７）を介して、安全回路用ＭＯＳＦＥＴ（９１）のゲート部にオンの信号が印加され、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側は導通し、ハイサイドのパワーデバイス（１）のゲート部は、パワーデバイス（１）のソース側およびモータ（５）と同じ電位になり、パワーデバイス（１）は強制的にオフになり、パワーデバイス（１）のドレイン側と接続されているモータ駆動用の電源、ＨＶ（６）から、ワーデバイス（１）のソース側と接続されているモータ（５）への、モータ駆動用の電源、ＨＶ（６）らの電力供給はオフになることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項15】

レベルシフト側の安全回路ＭＯＳＦＥＴ（９９）のドレイン側の配線に接続している短絡防止用の抵抗（９６）を、バッファ回路の出力（８９）で分岐した配線（９０）へ変更し、短絡防止用の抵抗（９６）を削除し、安全回路用ＭＯＳＦＥＴ（９１）を削除し、レベルシフト側の安全回路ＭＯＳＦＥＴ（９９）のソース側をＧＮＤ（５５）に接続し、パワーデバイス（１）がオンの時に、パワーデバイス（１）のゲート部に印加されている電圧を、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）を介してＧＮＤ（５５）へ直接接続し、パワーデバイス（１）のゲート部に印加されている電圧を強制的に０Ｖにすることにより、パワーデバイス（１）および、モータ（５）を強制的にオフにすることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項16】

モータ（５）を強制的に停止状態にできるハードウェアの回路について、ハードウェアの回路の後付けが可能になるため、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに対して、オンもしくはオフの信号を伝達するデバイスすなわち、プログラム言語を用いたプログラミングが可能なデバイスについて、プログラム変更が不必要となり、プログラミングが可能なデバイスのプログラム変更による想定外の動作を引き起こすリスクを防止できることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【請求項17】

１つのチップ上に、従来技術であるＬＶＩＣと、本発明のＨＶＩＣの安全回路を、それぞれ複数搭載して、ＬＶＩＣとＨＶＩＣを１チップ化することにより、アセンブリ工程のチップのはんだ付け工程の簡略化による、製造コストの低減ができることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、パワーデバイス制御用ＨＶＩＣの安全回路に関するものである。

【背景技術】

【0002】

モーターの正転、逆転の制御を行うためフルブリッジ回路を用いたり、三相モーターの制御を行うとき、電源供給側とモータを接続するためのパワーデバイスと、ＧＮＤ側とモーターを接続するためのパワーデバイスを、それぞれ制御用ＩＣにてオンとオフの制御を行う方法がある。

【0003】

電源供給側とモータを接続するためのパワーデバイスは、上アーム側あるいはハイサイドのパワーデバイスと呼ばれており、上アーム側あるいはハイサイドと呼ばれる側のパワーデバイスを制御するＩＣはＨＶＩＣと呼ばれており、ＧＮＤ側とモーターを接続するためのパワーデバイスは、下アーム側あるいはローサイドのパワーデバイスと呼ばれており、下アーム側あるいはローサイドのパワーデバイスを制御するためのＩＣはＬＶＩＣと呼ばれている。

【0004】

図１に従来のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路図を示す。

【0005】

図１に示す回路はモータ制御回路の１つの例であり、ハイサイドのパワーデバイス（１）と、ローサイドのパワーデバイス（４）がオンするとモーター（５）が正転し、ハイサイドのパワーデバイス（３）と、ローサイドのパワーデバイス（２）がオンするとモーター（５）が逆転する回路である。

【0006】

図１に示す、ハイサイドのパワーデバイス（１、３）、ローサイドのパワーデバイス（２、４）はＩＧＢＴで示しているが、スイッチング動作が可能なパワーデバイスであれば良く、例えばパワーＭＯＳＦＥＴでもよい。

【0007】

ハイサイドのパワーデバイス（１、３）を制御する回路は、高電圧集積回路で、Ｈｉｇｈｔ Ｖｏｌｔａｇｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔを略してＨＶＩＣと呼ばれている。

【0008】

図１に示すハイサイドのパワーデバイス（１）を制御する回路はＨＶＩＣの１つの例で、シリコンなどの半導体素材に形成され、一般に半導体チップと呼ばれる集積回路がである。

【0009】

なお、図１に示すハイサイドのパワーデバイス（１、３）において、パワーデバイス（３）を制御する回路は、ハイサイドのパワーデバイス（１）を制御する回路と同じ構成であるため省略している。

【0010】

また、ローサイドのパワーデバイス（２、４）を制御する回路は、低電圧集積回路で、Ｌｏｗ Ｖｏｌｔａｇｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔを略してＬＶＩＣと呼ばれている。

【0011】

また、図１に示すローサイドのパワーデバイス（２、４）を制御する回路すなわちＬＶＩＣについては、本発明の安全回路を追加しないため、また、従来の技術を用いるためＬＶＩＣの回路は省略している。

【0012】

すなわち、図１に示す回路図には、ハイサイドのパワーデバイス（３）、ローサイドのパワーデバイス（２、４）を制御する回路は省略している。

【0013】

図１では、従来の技術の１つの例として、安全回路として、モータが何らかのトラブルでロックして、モーター駆動用の電源すなわち、ＨＶ（６）から、モーターに大電流が流れる場合、ジュール熱にて溶断されるヒューズ（７）を用いて、モーター駆動用の電源すなわち、ＨＶ（６）からの電源供給を遮断するようになっている。

【0014】

また、ヒューズ（７）は、トーテムポールで接続されているハイサイドのパワーデバイス（１）とローサイドのパワーデバイス（２）もしくは、ハイサイドのパワーデバイス（３）と、ローサイドのパワーデバイス（４）が同時にオンして、上アームと下アームが短絡状態になり大電流が流れる場合にも、ジュール熱にて溶断され、モーター駆動用の電源、ＨＶ（６）からの電源供給が遮断される。

【0015】

また、図１では、従来の技術の１つの例として、安全回路として、ｂ接点になっている非常停止用のキノコ型押しボタン（８）を使用して、例えばモータが異物を挟み込むなどの異常が発生した場合に、人手でキノコ型押しボタン（８）を押して、モーター駆動用の電源、ＨＶ（６）からの電源供給を強制的に遮断する回路になっている。

【0016】

なお、図１に示す安全回路は、１つの例である。

【0017】

安全回路については、安全回路の数が多いほど安全性が向上することは周知されている。

【0018】

例えば、図１に１つの例として示している従来の回路に、安全回路として組み込まれているヒューズ（７）や、非常停止用のキノコ型押しボタン（８）に、ＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路へ、新しく安全回路を追加すると、図１に１つの例として示している従来の回路の安全性が向上することが期待される。

【0019】

このことから、図１に１つの例として示している従来のＨＶＩＣすなわち、ハイサイドのパワーデバイス（１、３）を制御する回路において、ヒューズ（７）や、非常停止用のキノコ型押しボタン（８）を押してモーター駆動用の電源、ＨＶ（６）からの電流を阻止する安全回路に加えて、新しい安全回路をＨＶＩＣすなわち、パワーデバイス制御用ＩＣの、ハイサイドのパワーデバイス（１、３）を制御する回路へ追加すると、図１に１つの例として示している従来のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの、ハイサイドのパワーデバイス（１、３）を制御する回路が、より安全に動作する回路になることが期待される。

【0020】

図１に１つの例として示している従来のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの、ハイサイドのパワーデバイス（１）を制御する回路の構成および、動作について説明する。

【0021】

図１に示す回路は、従来のハイサイドのパワーデバイス（１）を制御する回路の１つの例であり、既知の技術である。

【0022】

また、図１にて従来のハイサイドのパワーデバイス（１）を制御する回路の説明として、ハイサイドのパワーデバイス（１）がオンするときの動作および、オンの状態のみの説明を行う。

【0023】

なお、ハイサイドのパワーデバイス（１）がオフするときの動作や、ローサイドのパワーデバイス（２、４）の動作や、制御する回路の構成について、図を用いた回路の構成や動作の説明は省略する。

【0024】

理由は、本発明の安全回路は、ハイサイドのパワーデバイス（１、３）がオンしているときに、強制的にハイサイドのパワーデバイス（１、３）をオフにするための、安全回路のためである。

【0025】

すなわち本発明は、ハイサイドのパワーデバイス（１、３）がオンの状態の場合に、強制的にハイサイドのパワーデバイス（１、３）をオフにする安全回路であり、ハイサイドのパワーデバイス（１、３）がオンするときの動作および、オンの状態のみの説明で充分なためである。

【0026】

本発明の安全回路は、ハイサイドのパワーデバイス（１、３）が正常な状態であるオフの状態から、誤った状態であるオンの状態へと変化させる誤った信号が、ＨＶＩＣすなわち、ハイサイドのパワーデバイス（１、３）を制御する回路に入力されても、ハイサイドのパワーデバイス（１、３）をオフの状態のままに維持することが可能な安全回路である。

【0027】

なお、ハイサイドのパワーデバイス（３）を制御する回路は、ハイサイドのパワーデバイス（１）を制御する回路の構成と同じであるため、ハイサイドのパワーデバイス（３）を制御する回路については、図を用いた回路の構成や動作の説明は省略する。

【0028】

図１に１つの例として示している、従来のＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路の構成および、動作の説明をする。

【0029】

図１の回路を説明するために、パワーデバイス（１）を制御する回路の、電源Ｖｃｃ（１３）と、制御のオンの信号は５Ｖとする。

【0030】

図１の回路を説明するために、モーター駆動用の電源すなわち、ＨＶ（６）は２００Ｖとする。

【0031】

図１の回路を説明するために、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側が導通するのに必要なゲートに印加する電圧は５Ｖとする。

【0032】

図１の回路を説明するために、パワーデバイス（１）の耐圧は６００Ｖとする。

【0033】

なお、モーター駆動用の電源すなわち、ＨＶ（６）は２００Ｖで、パワーデバイス（１）を制御する回路の、電源Ｖｃｃ（１３）と、制御のオンの信号は５Ｖで、ハイサイドのパワーデバイス（１）の耐圧は６００Ｖで、パワーデバイス（１）のゲートに５Ｖを印可するとソース側とドレイン側が導通するのは、図１に示すパワーデバイス（３）を制御する回路の構成や動作の説明をするための１つの例である。

【0034】

すなわち、ＨＶ（６）は２００Ｖで、電源Ｖｃｃ（１３）と、制御のオンの信号は５Ｖで、パワーデバイスの耐圧が６００Ｖで、ゲート印加する電圧は５Ｖなど、電圧値についての限定は無く、例えば、モータ駆動用、ＨＶ（６）の電圧が８００Ｖで、ハイサイドのパワーデバイス（１、３）およびローサイドのパワーデバイス（２、４）が１７００Ｖ耐圧のパワーデバイスで、ハイサイドのパワーデバイス（１、３）およびローサイドのパワーデバイス（２、４）のゲート電圧および、電源Ｖｃｃ（１３）は１５Ｖでもよい。

【0035】

すなわち、ハイサイドのパワーデバイス（１、３）の耐圧の電圧や、パワーデバイス（１、３）のゲートに印可する電圧についての限定はしない。

【0036】

図１に示す、デジタル信号プロセッサーすなわちＤＳＰ（９）の出力（１０）からモーター駆動のオン用あるいはオフ用の信号が出力され、モーター駆動のオン用あるいはオフ用の信号はパルス発生回路（１１）の入力（１２）に入力される。

【0037】

パルス発生回路（１１）の入力（１２）にオンの信号が入力されると、パルス発生回路（１１）のセット信号出力（１６）からオンのパルス信号が、自己保持回路のフリップフロップ回路（１８）のセット信号入力側（１９）にある信号反転素子（２０）の入力側（２３）へ出力される。

【0038】

図１に示すパルス発生回路（１１）の内部回路の構成を図３に示す。

【0039】

図３で示すパルス発生回路の構成と動作の説明をする。

【0040】

図３で示すパルス発生回路に、ＤＳＰ（９）の出力（１０）からオンの信号がパルス発生回路のセット入力（１２）へ入力される。

【0041】

図３で示すパルス発生回路のセット入力（１２）の配線は４本に分岐される。

【0042】

４本に分岐された配線（５６）の中の配線の１本はパルス発生回路（１１）の、ＡＮＤ回路（４９）の２つの入力の、片方の入力側（５２）に接続されている。

【0043】

ＤＳＰ（９）の出力（１０）からオンの信号が、パルス発生回路のセット入力（１２）へ入力されると、４本に分岐された配線（５６）の中の配線の１本を介して、ＡＮＤ回路（４９）の２つの入力の、片方の入力側（５２）に入力される。

【0044】

４本に分岐された配線の残りの３本の配線の中の１本は、抵抗（５０）へ接続され、抵抗（５０）はコンデンサ（５１）と、反転回路（４８）へ接続されている。

【0045】

抵抗（５０）と接続されているコンデンサ（５１）の反対側はＧＮＤ（５５）へ接続されている。

【0046】

このことから、抵抗（５０）と接続されているコンデンサ（５１）にてＲＣ回路が構成される。

【0047】

抵抗（５０）とコンデンサ（５１）で構成されたＲＣ回路に対して、ＤＳＰ（９）の出力（１０）からオンの信号が入力されても、ＲＣ回路になっている配線に接続されている反転素子（４８）の入力側の電圧は、ＤＳＰ（９）の出力（１０）のオンの信号と同じ電圧になるまで一定の時間が掛かる。

【0048】

一定の時間とは、ＤＳＰ（９）の出力（１０）のオンの信号が抵抗（５０）により電流制限されて、制限された電流でコンデンサ（５１）が充電されるまでの時間、すなわち、反転素子（４８）の入力側の電圧が、ＤＳＰ（９）の出力（１０）のオンの信号と同じ電圧になるまでの時間である。

【0049】

図３に示すように、反転回路（４８）の出力側は、ＡＮＤ回路（４９）の２つの入力において、［００４３］で示した入力では無い、残りの片方の入力側（５３）へ接続されている。

【0050】

ＤＳＰ（９）の出力（１０）からオンの信号が無い場合、すなわちオフの信号の場合は、抵抗（５０）を介して反転回路（４８）の入力側はオフの信号となっている。

【0051】

このため、ＤＳＰ（９）の出力（１０）からオンの信号が無い場合、すなわちオフの信号の場合は、反転回路（４８）の出力側は、信号が反転してオンの信号となっている。

【0052】

反転回路（４８）により、信号が反転したオンの信号は、反転回路（４８）の出力側と接続されているＡＮＤ回路（４９）の２つの入力の、［００４３］で示した入力側では無い、残りの片方の入力側（５３）に入力されている。

【0053】

すなわち、ＤＳＰ（９）の出力（１０）がオフの信号の場合は、反転回路（４８）の出力側と接続されているＡＮＤ回路（４９）の２つの入力の、［００４３］で示した入力側では無い、残りの片方の入力側（５３）に、オンの信号が入力されている。

【0054】

このとき、ＡＮＤ回路（４９）の２つの入力の、［００４３］で示した入力側にはオフの信号が入力されており、［００４３］で示した入力側では無い、残りの片方の入力側（５３）には、オンの信号が入力されているため、ＡＮＤ回路（４９）の出力側（５４）はオフになる。

【0055】

ＡＮＤ回路（４９）の出力側（５４）がオフのとき、ＤＳＰ（９）の出力（１０）からオンの信号がＡＮＤ回路（４９）の２つの入力の、片方の入力側（５２）に入力されると、ＡＮＤ回路（４９）の２つの入力の、［００４３］で示した入力側（５２）と、［００４３］で示した入力側では無い、残りの片方の入力側（５３）は、一定の時間の間は、同時にオンの信号になり、ＡＮＤ回路（４９）の出力側（５４）はオンの信号になる。

【0056】

ここで、抵抗（５０）とコンデンサ（５１）でＲＣ回路になっている配線に、ＤＳＰ（９）の出力からオンの信号が入力されると、ＲＣ回路になっている配線に接続されている反転素子（４８）の入力側は、ＤＳＰの出力のオンの信号と同じ電圧になるまで一定の時間が掛かる。

【0057】

一定の時間が経過すると、抵抗（５０）とコンデンサ（５１）でＲＣ回路になっている配線に接続されている反転回路（４８）の入力側がオンの信号になり、オンの信号は反転回路（４８）により、反転回路（４８）の出力側は、オフになる。

【0058】

反転回路（４８）の出力側は、ＡＮＤ回路（４９）の２つの入力の［００４３］で示した入力側では無い、残りの片方のと接続されており、ＡＮＤ回路（４９）の入力側（５３）はオフの信号なる。

【0059】

ＤＳＰ（９）の出力（１０）からオンの信号がＡＮＤ回路（４９）の２つの入力の、入力側（５２）に入力されているときに、反転回路（４８）の出力側と接続されているＡＮＤ回路（４９）の入力側（５３）にオフの信号が入力されると、ＡＮＤ回路（４９）により、ＡＮＤ回路（４９）の出力側（５４）はオフになる。

【0060】

このことから、ＤＳＰ（９）の出力（１０）からオンの信号がＡＮＤ回路（４９）の２つの入力の、片方の入力側（５２）に入力されると、一定の時間が経過するまで、ＡＮＤ回路（４９）の出力側（５４）からオンの信号を出力し、一定の時間に達すると、ＡＮＤ回路（４９）の出力側（５４）はオフになる。

【0061】

すなわち、ＡＮＤ回路（４９）の出力側（５４）からは、一定の時間の間のみオンの信号が出力されるため、ＡＮＤ回路（４９）の出力側（５４）から出力されるオンの信号は、パルス信号のオンになる。

【0062】

なお、図３に示すパルス発生回路（１１）の内部回路の構成は、パルス発生回路の１つの例である。

【0063】

図２に、ＤＳＰ（９）から出力されるオンの信号（５７）あるいは、オフの信号および、ＡＮＤ回路（４９）の出力側（５４）から出力されるオンの信号あるいは、オフの信号のタイミングチャートを示す。

【0064】

ＤＳＰ（９）の出力（１０）からのオンの信号（５７）が出力される。

【0065】

ＤＳＰ（９）の出力（１０）から出力されるオンの信号（５７）が、パルス発生回路（１１）の入力側（１２）に入力される。

【0066】

ＤＳＰ（９）の出力（１０）からオンの信号がパルス発生回路（１１）の入力側（１２）に入力されると、パルス発生回路（１１）のセット出力側（２１）からオンのパルス信号が、一定の時間（５９）出力される

【0067】

図２に示すタイミングチャートの動作を、図１に示す回路で説明すると、ＤＳＰ（９）で生成された、モーター駆動のオン用の信号がパルス発生回路（１１）の入力側（１２）へ入力され、パルス発生回路（１１）の出力側（２１）から、パルス信号のオン（５８）が、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）のゲート部へ、一定の時間（５９）の間は印加される。

【0068】

図１に示す回路にて、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）のゲート部へ、パルス信号のオンが、一定の時間（５９）の間で入力されると、ＭＯＳＦＥＴ（１７）のソースとドレイン間が、一定の時間（５９）の間は導通し、図２のタイミングチャートに示すように、ＭＯＳＦＥＴ（１７）のドレイン側が一定の時間（５９）の間はＧＮＤ（５５）電位となる。

【0069】

なお、図１に示す回路において、レベルシフト回路（２５）は、高圧島すなわち高電圧が掛かる領域で動作する回路と、低圧回路すなわち低電圧で動作する領域で動作する回路間で、オンあるいはオフの信号を伝達するための回路である。

【0070】

図１に示す回路において、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のソース側はＧＮＤ（５５）と接続されており、ＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のドレイン側は電源、Ｖｃｃ（１３）側と接続されている。

【0071】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のゲート部がオンになり、ソースとドレイン間が導通し、ＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のドレイン側がＧＮＤ（５５）の電位になる場合、ＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のドレイン側に接続されている電源、Ｖｃｃ（１３）の５Ｖと、ＧＮＤ（５５）が、無負荷のため短絡状態になる。

【0072】

図１に示す回路において、ＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のドレイン側と、電源、Ｖｃｃ（１３）の５Ｖの間に、短絡防止用の抵抗（２７）もしくは、短絡防止用の抵抗（２８）が接続されているのは、ＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）がオンになった場合に、電源、Ｖｃｃ（１３）の５Ｖと、ＧＮＤ（５５）が短絡するのを防止するためであり、また、自己保持回路のフリップフロップ回路（１８）の入力側に対して、プルアップ抵抗になるためである。

【0073】

図２のタイミングチャートに、一定の時間（５９）ＭＯＳＦＥＴ（１７）がオンになると、図１に示す反転素子（２０）の入力側（２３）はＧＮＤ（５５）の電位になるが、反転素子（２０）で信号は反転し、一定の時間（５９）オンの信号になり、フリップフロップ回路（１８）のセット入力（１９）に入力され、フリップフロップ回路（１８）により一定の時間（５９）では無く、保持されたオンの信号が、フリップフロップ回路（１８）の出力（３４）から出力され、ハイサイドのパワーデバイス（１）のゲート部へ印加されることを示す。

【0074】

なお、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）および、ＭＯＳＦＥＴ（２６）の構造は、［非特許文献２］の、Ｐ．６１の図５．１３に示された、高耐圧を維持する空乏層を得るためのリサーフ層を含む構造と同じとする。

【0075】

なお、ＭＯＳＦＥＴ（１７）および、ＭＯＳＦＥＴ（２６）の構造を、［非特許文献２］の、Ｐ．６１の図５．１３に示された、高耐圧を維持する空乏層を得るためのリサーフ層を含む構造と同じ構造とするのは、１つの例である。

【0076】

なお、［非特許文献２］の、Ｐ．６４の図５．１１に示すように、リサーフ層で作られる空乏層の電界強度は、空乏層全体が均一な電界強度の形状になる。

【0077】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）と、レベルシフト回路（２５）のＭＯＳＦＥＴ（２６）の構造に含まれるリサーフ層は、ＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路の、高圧島（３１）すなわち高電圧が掛かる領域で動作する回路と、低圧回路すなわち低電圧で動作する領域（３２）の回路を分離するガードリング（３３）として用いる。

【0078】

図５は模式図として表しており、図１の従来のＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路を、チップ上にレイアウトする場合の、１つの例であり、高圧島（３１）すなわち高電圧が掛かる領域と、低圧回路すなわち低電圧で回路が動作する領域（３２）と、高圧島（３１）と低電圧で回路が動作する領域（３２）を分離するガードリング（３３）を示す。

【0079】

図６に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図について説明する。

【0080】

図６は、図５のＡ－Ａ’に示した、高圧島（３１）から低電圧で回路が動作する領域（３２）へ、パルス信号のオンもしくはオフの信号を伝えるレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図である。

【0081】

なお、図１に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）および、レベルシフト回路の（２５）ＭＯＳＦＥＴ（２６）の断面は、同じ断面の構造である。

【0082】

なお、図５に示す、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）および、レベルシフト回路（２５）のＭＯＳＦＥＴ（２６）の回路記号の表記は模式的に表している。

【0083】

また、図６に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図は、図１の回路図のレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図でもある。

【0084】

高圧島（３１）の領域には、Ｐ－型基板（６０）とＮ－エピタキシャル層（６１）の間に、埋め込みのＮ＋層（６２）がある。

【0085】

図６は、図５のＡ－Ａ’に示した、高圧島（３１）から低電圧で回路が動作する領域（３２）へ、パルス信号のオンもしくはオフの信号を伝えるレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図である。

【0086】

なお、図１に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）および、レベルシフト回路の（２５）ＭＯＳＦＥＴ（２６）の断面は、［００７４］に示すように同じ断面の構造である。

【0087】

なお、図５に示す、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）および、レベルシフト回路（２５）のＭＯＳＦＥＴ（２６）の回路記号の表記は模式的に表している。

【0088】

図６に示す、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図について説明する。

【0089】

高圧島（３１）の領域には、Ｐ－型基板（６０）とＮ－エピタキシャル層（６１）の間に、埋め込みのＮ＋層（６２）がある。

【0090】

Ｐ－型基板（６０）と埋め込みのＮ＋層（６２）は高耐圧な寄生ダイオード（６６）となり、高圧島（３１）に掛かる高電圧に対して、逆接続の高耐圧の寄生ダイオード（６６）になる。

【0091】

逆接続になっている高耐圧の寄生ダイオード（６６）は、Ｎ－エピタキシャル層（６１）からＰ－型基板（６０）へ電流が流れないように阻止する。

【0092】

電界分布が均一で、高耐圧な空乏層になるリサーフ層（６３）は、Ｐ－型基板（６０）とＮ－エピタキシャル層（６１）で作られ、高圧島（３１）すなわち高電圧が掛かる領域で動作する回路と、低圧回路すなわち低電圧で動作する領域（３２）の回路を分離するガードリング（３３）すなわち、図５に示すガードリング（３３）になる。

【0093】

リサーフ層（６３）は、Ｐ－型基板（６０）のキャリアであるホールがＮ－エピタキシャル層（６１）へ拡散し、Ｎ－エピタキシャル層（６１）のキャリアである電子がＰ－型基板（６０）へ拡散して形成される、高耐圧の空乏層である。

【0094】

リサーフ層（６３）の上に、熱拡散炉でフィールド酸化膜として生成した熱酸化膜（６４）を形成する。

【0095】

熱酸化膜（６４）の上に、ＣＶＤ工程で生成されるポリシリコンのフィールドプレート（６５）を形成する。

【0096】

ポリシリコンのフィールドプレート（６５）は、リサーフ層（６３）の空乏層の均一な電界分布を安定させ、外部からのノイズを防ぎ、リサーフ層（６３）の空乏層の均一な電界分布を維持する。

【0097】

ＣＶＤの酸化膜（７１）の上にＡＩ配線（６８）を形成するするときに、ポリシリコンのフィールドプレート（６５）とＡＩ配線（６８）間を絶縁させるための絶縁膜として、ポリシリコンのフィールドプレート（６５）の上にＣＶＤ工程で生成される酸化膜（７１）を形成する。

【0098】

ポリシリコンのフィールドプレートにて、外部からのノイズを防ぐ効果を向上させるため、熱酸化膜（６４）の上にフィールドプレート（６５）を作りこみ、ＣＶＤの酸化膜（６６）の中にもフィールドプレート（７２）を作り込んだ二重フィールドプレート構造にする。

【0099】

ＣＶＤの酸化膜（６６）の上にＡＩ配線（６８）を形成し、ＡＩ配線（６８）の片側を高圧島（３１）の短絡防止用の抵抗（２７）および、反転回路（２０）の入力側（２３）と接続する。

【0100】

ＡＩ配線（６８）のもう一方すなわち、反対側を、ＭＯＳＦＥＴ（１７）のドレイン側になるＮ＋ドレイン層（６７）へ接続することで、高圧島（３１）の短絡防止用の抵抗（２７）および、反転回路（２０）の入力側（２３）と、ＭＯＳＦＥＴ（１７）のドレイン側になるＮ＋ドレイン層（６７）を、ＡＩ配線（６８）にて接続する。

【0101】

なお、Ｎ＋ドレイン層（６７）は、周囲をリサーフ層のガードリング（３３）で囲む。

【0102】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）において、ドレイン側になるＮ＋ドレイン層（６７）と、ＭＯＳ構造部（６９）の間は、電界分布が均一で、高耐圧な空乏層になるリサーフ層（７４）が形成されている。

【0103】

リサーフ層（７４）は、［０１０１］に示すように、リサーフ層（６３）と同じ構造であり、図６に示す断面図上では、リサーフ層（７４）とリサーフ層（６３）に分けて示しているが、図５に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の箇所のガードリング（３３）のように、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）のドレイン側になるＮ＋ドレイン層（６７）の周囲を囲んでいる。

【0104】

リサーフ構造（７４）の上に、熱拡散炉でフィールド酸化膜として生成した熱酸化膜（７５）を形成する。

【0105】

熱酸化膜（７５）の上に、ＣＶＤ工程で生成されるポリシリコンのフィールドプレート（７６）を形成し、熱酸化膜（７５）とポリシリコンのフィールドプレート（７６）の上に、ＣＶＤ工程で生成される酸化膜（７７）を形成する。

【0106】

ＣＶＤの酸化膜（７７）の中にも、フィールドプレート（８３）を形成する。

【0107】

リサーフ層（７４）の上に、熱酸化膜（７５）と、フィールドプレート（７６）と、ＣＶＤ工程で生成される酸化膜（７７）と、ＣＶＤ工程で生成される酸化膜（７７）の中にフィールドプレート（８３）を形成する。

【0108】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）のＭＯＳ構造部（６９）について説明する。

【0109】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）のＭＯＳ構造部（６９）のＮ－エピタキシャル層（６１）に、ＭＯＳ構造のゲートになるＰ層（８１）を、ジボランＢ２Ｈ６ガスの不純物拡散工程と熱拡散工程および、ボロンイオン注入工程とボロンアニール工程で形成する。

【0110】

ＭＯＳ構造部（６９）のゲートになるＰ層（８１）の中に、ＭＯＳ構造部（６９）のソース側になるＮ＋ソース層（８２）を、リンイオン注入工程とリンアニール工程で形成する。

【0111】

ＭＯＳ構造部（６９）のゲートになるＰ層（８１）と、ＭＯＳ構造部（６９）のソース側になるＮ＋ソース層（８２）の上に、ゲート酸化膜工程もしくは、ＣＶＤ工程とシンター工程でゲート膜（８０）を形成する。

【0112】

ＭＯＳ構造部（６９）のゲート膜（８０）の上に、ＣＶＤ工程でポリシリゲート（７９）を形成する。

【0113】

ＭＯＳ構造部（６９）のポリシリゲート（７９）と、パルス発生回路（１１）のセット出力（２１）を接続する。

【0114】

ＭＯＳ構造部（６９）のソース側になるＮ＋ソース層（８２）と、Ｐ層（８１）の上に、ソース側のポリシリコン配線（８４）をＣＶＤ工程で形成する。

【0115】

ソース側のポリシリコン配線（８４）は、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して、ＧＮＤ（５５）と接続するための配線（７８）と接続する。

【0116】

ＭＯＳ構造部（６９）のポリシリゲート（７９）と、ＭＯＳ構造部（６９）のソース側のポリシリコン配線（８４）の間を絶縁させるためにフィールド酸化膜工程で酸化膜（８５）を形成する。

【0117】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の動作について説明する。

【0118】

パルス発生回路（１１）のセット出力（２１）から、ＭＯＳＦＥＴ（１７）のＭＯＳ構造部（６９）のポリシリゲート（７９）に電圧が印加されると、ＭＯＳＦＥＴ（１７）がオンになり、Ｐ－型基板（６０）とＮ－エピタキシャル層（６１）で形成されている高耐圧の空乏層のリサーフ層（７４）は、Ｐ－型基板（６０）とＮ－エピタキシャル層（６１）に分かれ、Ｎ－エピタキシャル層（６１）は、ＭＯＳＦＥＴ（１７）のＮ＋ドレイン層（６７）とＮ＋ソース層（８２）間で流れるキャリアの経路になり、ＭＯＳＦＥＴ（１７）のソース側になるＮ＋ソース層（８２）と、ＭＯＳＦＥＴ（１７）のドレイン側になるＮ＋ドレイン層（６７）が導通する。

【0119】

なお、ＭＯＳＦＥＴ（１７）のＭＯＳ構造部（６９）にて、寄生ＮＰＮトランジスタ（８６）が形成されることが懸念される。

【0120】

寄生ＮＰＮトランジスタ（８６）は、エミッタに相当するＭＯＳ構造のＮ＋ソース層（８２）のエミッタに対して、ＭＯＳ構造のゲート部のＰ層（８１）の電位が高くなり電位差が生じると、ゲートになるＰ層（８１）からＮ＋ソース層（８２）へＰＮ接合として順方向になるベース電流が流れ、寄生ＮＰＮトランジスタ（８６）がオンになる。

【0121】

また、寄生ＮＰＮトランジスタ（８６）がオンになり、コレクタのＮ－エピタキシャル層（６１）からキャリアがエミッタのＮ＋ソース層（８２）へ流れ、Ｐ－基板（６０）からＮ－エピタキシャル層（６１）へのキャリアの注入が発生すると、Ｐ－基板（６０）と、Ｎ－エピタキシャル層（６１）と、Ｐ層（８１）と、Ｎ＋ソース層（８２）により、寄生サイリスタ（８７）が形成されることによりラッチアップが発生して、電流がＰ－基板（６０）からＮ＋ソース層（８２）へ流れ続けることが懸念される。

【0122】

対策として、ＭＯＳ構造のソース側のポリシリコン配線（８４）で、ＭＯＳ構造のゲートになるＰ層（８１）とソース側になるＮ＋ソース層（８２）を短絡させ、ＭＯＳ構造のＰ層（８１）のベースと、ＭＯＳ構造のＮ＋ソース層（８２）のエミッタの電位差を無くすことで、寄生ＮＰＮトランジスタが動作するのを防止し、また、寄生サイリスタ（８７）が動作することを防止する。

【0123】

Ｐウェル層（８８）は、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）と、低電圧で動作する領域（３２）のほかの回路を分離する。

【0124】

なお、図６に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図は模式図であり、１つの例図である。

【0125】

自己保持回路のフリップフロップ回路（１８）について説明する。

【0126】

自己保持回路のフリップフロップ回路（１８）の、セット信号入力（１９）側にある信号反転回路（２０）の入力側（２３）が、ＧＮＤの電位すなわち、オフの信号になると、自己保持回路のフリップフロップ回路（１８）の、セット信号入力側（１９）にある信号反転回路（２０）により、ＧＮＤの電位すなわち、オフの信号は反転し、信号反転回路（２０）の出力側（２２）はオンになる。

【0127】

反転回路（２０）の出力側（２２）がオンになると、反転回路（２０）の出力側（２２）と接続されている、自己保持回路のフリップフロップ回路（１８）の、セット信号入力側（１９）はオンの信号になり、自己保持回路のフリップフロップ回路（１８）にセット信号が入力される。

【0128】

図１に示す自己保持回路のフリップフロップ回路（１８）は、図３に示すフリップフロップ回路で構成されており、フリップフロップ回路のセット信号入力側（１９）にオンの信号が入力されると、フリップフロップ回路のセット信号入力側（１９）がオフの信号になっても、フリップフロップ回路の出力側（３４）はオンの信号の出力を保持する。

【0129】

なお、図３に示す回路はフリップフロップ回路の１つの例である。

【0130】

自己保持回路のフリップフロップ回路（１８）のセット信号入力側（１９）にオンの信号すなわち、セット信号が入力されると、自己保持回路のフリップフロップ回路の出力側（３４）からオンの信号が出力され、自己保持回路のフリップフロップ回路の出力側（３４）のオンの信号は保持される。

【0131】

自己保持回路のフリップフロップ回路の出力側（３４）のオンの信号は、バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）のゲート部に印可される。

【0132】

バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）のドレイン側は、ブートストラップ回路の電圧（４０）が印可されている。

【0133】

バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）のゲート部にオンの信号が印可されると、ＭＯＳＦＥＴ（３９）のドレイン側とソース側が導通し、ＭＯＳＦＥＴ（３９）のソース側の電圧は、ＭＯＳＦＥＴ（３９）のドレイン側と接続されているブートストラップ回路の電圧（４０）になる。

【0134】

すなわち、バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）のソース側のブートストラップ回路の電圧（４０）が、バッファ回路（３８）の出力（８９）すなわち、ＭＯＳＦＥＴ（３９）のソース側からゲート抵抗（４１）に印可される。

【0135】

また、バッファ回路（３８）は、ブートストラップ回路の電圧（４０）が印加されるＭＯＳＦＥＴ（３９）のドレイン側から、バッファ回路（３８）の出力（８９）の間は、ＭＯＳＦＥＴ（３９）以外に抵抗等は接続されていないため、バッファ回路（３８）の出力（８９）は低インピーダンスになる、すなわちインピーダンス変換回路である。

【0136】

パワーデバイス（１）のゲート部に電圧が印可されるとき、パワーデバイス（１）のゲート部はコンデンサになっているため突入電流が発生する。

【0137】

突入電流によるパワーデバイス（１）のゲート部の破損を防止するために、バッファ回路（３８）の出力（８９）と、パワーデバイス（１）のゲート部を接続している配線間にゲート抵抗（４１）を接続する。

【0138】

ゲート抵抗（４１）により、パワーデバイス（１）のゲート部のコンデンサからＲＣ回路が構成され、印可されるブートストラップ回路の電圧（４０）のパルス信号の立ち上がりの波形はなだらかになり、ブートストラップ回路の電圧（４０）が印可される瞬間のパワーデバイス（１）のゲート部の破損を防ぐことができる。

【0139】

ゲート抵抗（４１）を説明するための１つの例として、パワーデバイス（１）のゲート部に印可される電圧が５Ｖの場合を示す。

【0140】

１つの例として、ゲートに印可する電圧が５Ｖすなわち、パワーデバイス（１）のコレクタ側とエミッタ側が導通するときのゲートとソース間の電圧が５Ｖで、ゲート部のコンデンサ容量Ｑｇが２０ｎＣの場合に、パワーデバイス（１）がオンするまでの時間ｔを１μ秒と設定したときの、ゲート抵抗（４１）の抵抗値を示す。

【0141】

なお、ゲート抵抗（４１）はＲｇで示し、ゲートに印可する電圧はＶｉｎで示し、ゲート部へ流れ込む電流はＩｇで示し、ゲート部のコンデンサ容量Ｑｇで示す。

【0142】

パワーデバイス（１）がオンする時間ｔを１μ秒＝１０００ｎ秒と設定する場合、パワーデバイス（１）のゲート部へ流れ込む電流Ｉｇは、ゲート部のコンデンサ容量Ｑｇと、オンする時間ｔから、Ｉｇ＝Ｑｇ÷ｔより、０．０２Ａ＝２０ｍＡになる。

【0143】

このことから、ゲート抵抗（４１）Ｒｇは、Ｒｇ＝Ｖｉｎ÷Ｉｇより、２５０Ωになる。

【0144】

なお、ＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路に対して、ゲート抵抗（４１）やハイサイドのパワーデバイス（１）は、外部回路と接続するためのワイヤボンディング用のパッド部（４４）にて接続される外部回路である。

【0145】

ゲート抵抗（４１）を介して、ブートストラップ回路の電圧（４０）がハイサイドのパワーデバイス（１）のゲート部に印可される。

【0146】

ブートストラップ回路の電圧（４０）がハイサイドのパワーデバイス（１）のゲート部に印可されると、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側が導通する。

【0147】

ハイサイドのパワーデバイス（１）のドレイン側はモーター駆動用の電源すなわち、ＨＶ（６）に接続されてる。

【0148】

ハイサイドのパワーデバイス（１）のソース側はモーター（５）に接続されている。

【0149】

ハイサイドのパワーデバイス（１）のエミッタ側と接続されているモーター（５）の反対側は、ローサイドのパワーデバイス（４）のコレクタ側と接続されている。

【0150】

このとき、ローサイドのパワーデバイス（４）がオンになっている場合、ローサイドのパワーデバイス（４）のコレクタ側と、エミッタ側が導通している場合、ローサイドのパワーデバイス（４）のエミッタ側はＧＮＤ（５５）へ接続されているため、モーター駆動用の電源すなわち、ＨＶ（６）から電流が、ハイサイドのパワーデバイス（１）を介して、モータ（５）へ、モータ（５）からローサイドのパワーデバイス（４）を介してＧＮＤ（５５）へ流れるため、モータ（５）は回転する。

【0151】

なお、図１に示す回路はモータ制御回路の１つの例であり、ハイサイドのパワーデバイス（１）と、ローサイドのパワーデバイス（４）がオンするとモーター（５）が正転し、ハイサイドのパワーデバイス（３）と、ローサイドのパワーデバイス（２）がオンするとモーター（５）が逆転する回路であるため、ハイサイドのパワーデバイス（１）と、ローサイドのパワーデバイス（４）がオンする場合は、モーター（５）は正転になる。

【0152】

ブートストラップ回路に印加される電圧について説明する。

【0153】

ハイサイドのパワーデバイス（１）がオフで、ローサイドのパワーデバイス（２）がオンの時に、低電圧で回路が動作する領域の回路の電源Ｖｃｃ、５Ｖがブートストラップダイオード（２９）を通じて、高圧島（３１）すなわち、高電圧が掛かる領域に供給される。

【0154】

ブートストラップコンデンサ（３０）は、電源Ｖｃｃ、５Ｖがブートストラップダイオード（２９）を通じて、供給されて、ハイサイドのパワーデバイス（１）がオフで、ローサイドのパワーデバイス（２）がオンの時に充電される。

【0155】

説明のための１例として、ブートストラップダイオード（２９）の逆方向耐圧は２５０Ｖとする。

【0156】

説明のための１例として、ハイサイドは耐圧が６００Ｖのパワーデバイス（１）で、パワーデバイス（１）をオンにするために必要なゲート部に印可する電圧は５Ｖで、パワーデバイス（１）がオンした時に流れるコレクタ電流は１００Ａとする。

【0157】

説明のための１例として、モータ駆動用の電源、ＨＶ（６）の電圧は２００Ｖとする。

【0158】

説明のための１例として、モータ（５）は、ハイサイドのパワーデバイス（１）とローサイドのパワーデバイス（４）のオンとオフの組み合わせ、あるいはハイサイドのパワーデバイス（２）とローサイドのパワーデバイス（３）のオンとオフの組み合わせによるＰＷＭ制御で回転し、モータ駆動用の電源、ＨＶ（６）の電圧２００Ｖと、パワーデバイスのコレクタ電流の１００Ａが供給されるモータとする。

【0159】

ローサイドのパワーデバイス（２）をオフにした後に、ハイサイドのパワーデバイス（１）をオンにして、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側を導通させる。

【0160】

パワーデバイス（１）のコレクタ側にモータ駆動用の電源、ＨＶ（６）の電圧２００Ｖが接続されており、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側が導通すると、ハイサイドのパワーデバイス（１）のエミッタ側に、モータ駆動用の電源、ＨＶ（６）の電圧２００Ｖが供給される。

【0161】

ローサイドのパワーデバイス（２）はオフのため、ハイサイドのパワーデバイス（１）のエミッタ側の電圧は、ＧＮＤ電位すなわち、０Ｖから２００Ｖに上昇する。

【0162】

ハイサイドのパワーデバイス（１）のパワーデバイス（１）のエミッタ側の電圧が０Ｖから２００Ｖへ上昇する、すなわち電圧が変化するため、ブートストラップコンデンサ（３０）を介して、ソース側と接続しているブートストラップコンデンサ（３０）の電極側と反対側のブートストラップコンデンサ（３０）の電極側へ、変位電流が流れる。

【0163】

このとき、ブートストラップコンデンサ（３０）には、元々５Ｖが印可されてる。

【0164】

逆方向耐圧が２５０Ｖのブートストラップダイオード（２９）にブロックされてブートストラップコンデンサ（３０）の５Ｖは放電できない。

【0165】

すなわち、パワーデバイス（１）のエミッタ側の電圧が０Ｖから２００Ｖへ上昇するに従い、ブートストラップコンデンサ（３０）を介して変位電流が流れ、ソース側と接続している側と反対側の領域に印可される電圧が上昇するときに、ブートストラップコンデンサ（３０）に元々印可されている５Ｖが加わった状態で電圧が上昇する。

【0166】

すなわち、逆方向耐圧が２５０Ｖのブートストラップダイオード（２９）とブートストラップコンデンサ（３０）で囲まれた領域の電圧は５Ｖから電圧２０５Ｖに変化する。

【0167】

すなわち、高電圧が掛かる領域で動作する回路の電圧は、５Ｖから２０５Ｖに変化し、また、ブートストラップダイオード（２９）とブートストラップコンデンサ（３０）で構成された回路をブートストラップ回路と呼ぶ。

【0168】

ブートストラップ回路の電圧が印可される領域（４０）に、高圧島（３１）すなわち、高電圧が掛かる領域に、５Ｖから２０５Ｖに変化する電圧としてブートストラップ回路の電圧（４０）が印加される。

【0169】

ブートストラップ回路の電圧（４０）は、電圧を維持するガードリングで囲まれた高圧島の回路用に供給される。

【0170】

ブートストラップ回路の電圧（４０）すなわち、５Ｖから２０５Ｖに変化する電圧を印加する目的は、ハイサイドのパワーデバイス（１）がオンになり、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側が導通し、６００Ｖ耐圧のハイサイドのパワーデバイス（１）のエミッタ側の電圧が０Ｖから２００Ｖへ上昇するときに、パワーデバイス（１）のオンの状態を維持するためである。

【0171】

ハイサイドのパワーデバイス（１）のゲート部に印可する電圧は、エミッタ側の電圧に対して５Ｖ高くないと、ハイサイドのパワーデバイス（１）のオンの状態は維持できないため、ハイサイドのパワーデバイス（１）のゲート部の電圧をエミッタ側より常に５Ｖ高い状態を維持する必要がある。

【0172】

ハイサイドのパワーデバイス（１）のエミッタ側の電圧が０Ｖから２００Ｖに変化するのに合わせて、ハイサイドのパワーデバイス（１）のゲート部の電圧に、５Ｖから２０５Ｖに変化するブートストラップ回路の電圧（４０）を印加すると、パワーデバイス（１）のゲート部の電圧はエミッタ側より常に５Ｖ高い状態を維持できる。

【0173】

なお、ブートストラップ回路の電圧（４０）が５Ｖから２０５Ｖに変化するのは、モータ駆動用の電源、ＨＶ（６）の電圧が２００Ｖの場合であり、１つの例である。

【0174】

例えば、ゲート部に印加する電圧が１５Ｖでオンするハイサイドのパワーデバイス（１、３）およびローサイドのパワーデバイス（２、４）に、１７００Ｖ耐圧のパワーデバイスを使用し、モータ駆動用の電源、ＨＶ（６）の電圧は８００Ｖで、ブートストラップダイオード（２９）に逆耐圧が１ＫＶのブートストラップダイオード（２９）を用いた場合は、ブートストラップダイオード（２９）とブートストラップコンデンサ（３０）で囲まれた、ブートストラップ回路の電圧が印可される領域（４０）に印可される電圧は１５Ｖから電圧１７１５Ｖまで変化する。

【0175】

ブートストラップ回路の電圧（４０）を説明するための１つの例として、ブートストラップ回路の電圧（４０）が５Ｖから２０５Ｖに変化する場合を示しており、ゲート部に印加する電圧や、ハイサイドのパワーデバイス（１、３）およびローサイドのパワーデバイス（２、４）の耐圧や、モータ駆動用の電源、ＨＶ（６）の電圧や、ブートストラップダイオード（２９）の逆耐圧などについては限定は無い。

【0178】

以上が、図１に示す、従来の既知の技術の、ハイサイドのパワーデバイス（１）を制御する回路の構成および、ハイサイドのパワーデバイス（１）がオンするときの動作の説明であり、１つの例である。

【0176】

なお、参考までにパワーデバイス（１）がオフになる動作について説明する。

【0177】

バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの下側のＭＯＳＦＥＴ（９９）は、フリップフロップ回路（１８）の出力（３４）がオフになると、オフの信号が反転回路（９９）に入力され、反転回路（９９）により反転してオンになった信号が、ＭＯＳＦＥＴ（９９）のゲート部に印加され、ＭＯＳＦＥＴ（９９）はオンになる。

【0178】

オンになったＭＯＳＦＥＴ（９９）を介して、パワーデバイス（１）のゲート部に印可されていた電圧すなわち、電荷は、パワーデバイス（１）のエミッタ側へ流出し、パワーデバイス（１）のゲート部の電圧は、パワーデバイス（１）のエミッタ側の電位と同じになる。

【0179】

すなわち、パワーデバイス（１）のゲート部の電圧は、パワーデバイス（１）のエミッタ側より５Ｖ高い状態から、エミッタ側と同じ電位になるため、パワーデバイス（１）はオフになる。

【0180】

図１は従来のハイサイドのパワーデバイス（１）を制御する回路の１つの例であり、ハイサイドのパワーデバイス（１）と、ローサイドのパワーデバイス（４）がオンするとモーター（５）が正転する回路である。

【0181】

ここで、従来のハイサイドのパワーデバイス（１）を制御する回路には、例えば電磁波による外部のノイズ（７３）の影響により、誤動作（１０１）してしまうという懸念がある。

【0182】

対策として、［特許文献１］および、［特許文献２］にパワーデバイス制御用ＩＣの誤動作を防止する方法が提示されている。

【0183】

図２に、従来のパワーデバイスを制御する回路において、電磁波による外部のノイズ（７３）の影響により、誤動作（１０１）してしまう場合のタイミングチャートを、１つの例として示す。

【0184】

図２は、電磁波による外部のノイズ（７３）の影響により、パルス発生回路（１１）のセット出力（２３）が誤動作（１０１）でオンの信号を出力し、ハイサイドのパワーデバイス（１）がオフの状態（１０２）から、誤動作のオンの状態（１０３）になる場合のタイミングチャートを示す。

【0185】

従来の技術による、外部のノイズの影響により、ハイサイドのパワーデバイス（１）がオフの状態（１０２）から、誤動作のオンの状態（１０３）になるのを防ぐ方法について、従来の技術として、例えば、［特許文献１］特開２００３－７９１３１号公報に提示された、誤動作防止の方法がある。

【0186】

従来の技術の、［特許文献１］特開２００３－７９１３１号公報に示されている誤動作防止の方法は、高圧島のフリップフロップ回路の出力をオンもしくはオフに変化させるときに、パワーＭＯＳＦＥＴのソース側の電圧の時間変化がノイズとなり、フリップフロップ回路のセット入力あるいはリセット入力が誤動作するのを、パルス信号を１回ではなく２回、高圧島のフリップフロップ回路のセット入力あるいはリセット入力に入力させることにより防止する方法である。

【0187】

しかしながら、パルス信号をフリップフロップ回路の入力側に２回、セット入力あるいはリセット入力に入力を完了した直後に、電磁波による外部のノイズ（７３）が発生した場合、入力側のセット入力への誤信号の入力を防ぐ方法では無い。

【0188】

すなわち、フリップフロップ回路のセット入力あるいはリセット入力の入力側に、パルスの信号が１回目と２回目に入力される間にパワーデバイスの動作で、回路が持つ浮遊容量の働きによる誤動作を防止する方法である。

【0189】

すなわち、従来技術の［特許文献１］特開２００３－７９１３１号公報の方法では、フリップフロップ回路の入力側に誤動作防止としてパルス信号を２回、セット入力あるいはリセット入力に入力した直後に、電磁波による外部のノイズ（７３）が発生した場合は、電磁波による外部のノイズ（７３）を、誤ったオンもしくは、オフの信号として受け取り、フリップフロップ回路の入力側に入力され誤動作することを防ぐことはでき無い。

【0190】

すなわち、従来技術の［特許文献１］特開２００３－７９１３１号公報に示された誤動作を防止する方法は、２パルスすなわちフリップフロップ回路の入力側にパルス信号を２回、セット入力あるいはリセット入力に入力した直後に、電磁波による外部のノイズ（７３）が発生した場合に、誤動作を防ぐ方法では無い。

【0191】

また、従来の技術の［特許文献２］特開２０１４－６０８８２号公報に示された誤動作を防止する方法は、ハイサイドのパワーデバイスとローサイドのパワーデバイスのスイッチング動作をスタートするときに、すなわちモータ制御回路を使用するために電源投入するときに、ＨＶＩＣに対して、入力する信号について、セット信号とリセット信号を切り替えて入力することにより、ＨＶＩＣに内蔵されているフリップフロップ回路が誤ったオンの信号を保持している場合に、フリップフロップ回路により保持されている誤ったオンの信号を解消する、すなわち誤ったオンの状態を解消し、安定的にリセット状態にする方法である。

【0192】

すなわち、［特許文献２］特開２０１４－６０８８２号公報に示されているのは、トーテムポールで接続されているハイサイドのパワーデバイスとローサイドのパワーデバイスが同時にオンの状態になって、無負荷のため短絡状態となり、パワーデバイスが焼損するのを防止する方法である。

【0193】

また、［特許文献１］および、［特許文献２］に提示されている、パワーデバイス制御用ＩＣの誤動作を防止する方法の中で、ＨＶＩＣの誤動作を防止する方法は、あくまでもＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路に内蔵されている自己保持回路のフリップフロップ回路の入力側の信号に対する対策であり、自己保持回路のフリップフロップ回路の入力側以降の回路で、すなわち自己保持回路のフリップフロップ回路の入力側からＨＶＩＣの出力側までの回路にて、誤動作防止をする方法では無い。

【0194】

このことから、自己保持回路のフリップフロップ回路の入力以外の回路にて、電磁波による外部のノイズ（７３）の影響により出力が誤動作する可能性が懸念される。

【0195】

［特許文献１］および、［特許文献２］に示された方法には、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣにおいて、自己保持回路のフリップフロップ回路の入力側以外の回路にて、電磁波による外部のノイズ（７３）の影響による出力の誤動作に対する対策はない。

【0196】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの内部回路の自己保持回路として、図４に示すようなフリップフロップ回路（１８）を用いている場合、自己保持回路のフリップフロップ回路（１８）の入力側以降の回路、すなわち、自己保持回路のフリップフロップ回路（１８）を構成している回路上の配線等が電磁波による外部のノイズ（７３）の影響を受けて、自己保持回路のフリップフロップ回路（１８）の出力側（３４）から誤った信号を出力し、誤動作することが懸念される。

【0197】

すなわち、自己保持回路のフリップフロップ回路（１８）を構成している回路上の配線にて、電磁波による外部のノイズ（７３）を信号として拾って誤動作することが懸念される。

【0198】

例えば、図４に示すように、外部のノイズ（７３）により、自己保持回路のフリップフロップ回路（１８）の出力側（３４）がオフになっている時に、フリップフロップ回路（１８）の、ＮＡＮＤ回路（３６）の出力と、ＮＡＮＤ回路（３７）の入力を接続している配線（１６）が、電磁波による外部のノイズ（７３）を、誤ったオンの信号として拾うという懸念がある。

【0199】

図４に示す、ＮＡＮＤ回路（３７）の出力は、ＮＡＮＤ回路（３６）の入力に接続されおり、ＮＡＮＤ回路（３６）の出力がオンの信号になる。

【0200】

このことから、自己保持回路のフリップフロップ回路（１８）の出力側（３４）は誤動作のオンの信号になる。

【0201】

なお、図４に示す回路図は、自己保持回路のフリップフロップ回路としての１つの例である。

【0202】

また、図４に示す外部のノイズ（７３）は、フリップフロップ回路（１８）の誤動作についての説明をわかりやすくするように、電磁波による外部のノイズ（７３）を、雷状の形状にて、イメージとして図示している。

【0203】

なお、従来のＨＶＩＣすなわち、パワーデバイス制御用ＩＣにおける誤動作の原因の１つは、内部回路に自己保持回路のフリップフロップ回路（１８）を用いていることであり、自己保持回路のフリップフロップ回路（１８）が、電磁波による外部のノイズ（７３）を、オンもしくは、オフの信号として保持することが誤動作の問題を引き起こす。

【0204】

従来の誤動作を防止する技術は、［特許文献１］および、［特許文献２］に提示するように、自己保持回路のフリップフロップ回路（１８）の入力側のみの対策になっており、自己保持回路のフリップフロップ回路（１８）が誤った信号を保持しないようにする方法となっている。

【0205】

すなわち、従来の誤動作を防止する技術は、自己保持回路のフリップフロップ回路（１８）の入力側より前の回路においての対策のみであり、たとえば、自己保持回路のフリップフロップ回路（１８）の出力側（３４）以降の回路にて、電磁波による外部のノイズ（７３）による誤動作を防止する技術では無い。

【先行技術文献】

【特許文献】

【0206】

【特許文献1】特開２００３－７９１３１号公報

【特許文献2】特開２０１４－６０８８２号公報

【非特許文献1】富士電機技報、２０１５年、ｖｏｌ８８、ｎｏ．４、ＩＰＭ用ＨＶＩＣ技術、上西顕寛、赤羽正志、山路将晴

【非特許文献2】大阪大学、電力変換技術におけるパワーデバイスの動作についての解析的考察及び、その駆動技術に関する研究、Ｐ．６１からｐ．６７掲載、２０１７年７月、寺島知秀、大阪大学大学院工学研究院

【発明の概要】

【発明が解決しようとする課題】

【0207】

安全回路を考えた場合、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣにおいて、外部のノイズなどにより、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに誤動作が発生するような場合に、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの出力を強制的にオフにしたい、すなわち安全方向にしたいという課題がある。

【0208】

従来の技術は、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの自己保持回路のフリップフロップ回路の入力側以外にて、パワーデバイスをオンあるいはオフにする回路で異常が発生した場合に、出力側は安全方向の停止状態になるような安全回路になってい無い。

【0209】

また、従来技術では、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣのパワーデバイスをオンあるいはオフにする回路を構成している、自己保持回路のフリップフロップ回路の入力側以降の回路に異常が発生した場合は、出力側を安全方向の停止状態にするという考え方では無い。

【0210】

すなわち、自己保持回路のフリップフロップ回路の入力側以降の回路において、例えば、自己保持回路のフリップフロップ回路の出力側の回路において、異常が発生した場合の安全回路は無い。

【0211】

外部のノイズ等によりＨＶＩＣすなわち、パワーデバイス制御用ＩＣにて誤動作が発生しないように、パワーデバイスをオンあるいはオフにする回路を構成している回路において、配線経路上の状態がオンの場合でも、オフの場合でも、パワーデバイス制御用ＩＣの出力側を強制的に停止状態にすることが可能な安全回路を提供する。

【課題を解決するための手段】

【0212】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣにて、安全回路用ＭＯＳＦＥＴ（９１）がオンになると、パワーデバイス（１）のゲート部へ印加されている電圧が、安全回路ＭＯＳＦＥＴ（９１）によりパワーデバイス（１）のエミッタ側へ抜き取とられ、ハイサイドのパワーデバイス（１）のゲート部とエミッタ側の電位差が無くなり、パワーデバイス（１）がオフになり、パワーデバイス（１）と接続されたモータ（５）を強制的に停止状態にする。

【0213】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに内蔵されている自己保持回路のフリップフロップ回路と、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部までの間を接続している配線を分岐し、分岐した配線に安全回路ＭＯＳＦＥＴ（９１）のドレイン側を接続する。

【0214】

これにより、ハイサイドのパワーデバイス（１）のゲート部と、安全回路ＭＯＳＦＥＴ（９１）のドレイン側は接続される。

【0215】

安全回路ＭＯＳＦＥＴ（９１）のソース側とハイサイドのパワーデバイス（１）のエミッタ側を接続する。

【0216】

安全回路用ＭＯＳＦＥＴ（９１）をオンにすると、安全回路ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通する。

【0217】

ここで、安全回路ＭＯＳＦＥＴ（９１）のドレイン側とハイサイドのパワーデバイス（１）のゲート部は接続されており、安全回路ＭＯＳＦＥＴ（９１）のソース側とパワーデバイス（１）のエミッタ側は接続されている。

【0218】

すなわち、安全回路用ＭＯＳＦＥＴ（９１）をオンにすると、安全回路ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通するため、ハイサイドのパワーデバイス（１）のゲート部とパワーデバイス（１）のエミッタ側の電位差は、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通することで無くなり、パワーデバイス（１）はオフになる。

【0219】

すなわちパワーデバイス制御用ＩＣの出力側に、安全回路用ＭＯＳＦＥＴ（９１）を接続することにより、パワーデバイス（１）を強制的にオフにする安全回路を構成できる。

【0220】

パワーデバイス（１）のゲート部へ電圧が印加され、パワーデバイス（１）がオンになり、モータ駆動用の電源、ＨＶ（６）から、モータ（５）へ電圧が供給され駆動しているときに、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣのバッファ回路の出力（８９）と接続している焼損防止用抵抗（９２）と、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部に接続されているゲート抵抗（４１）までの間の配線を分岐し、分岐した配線（９０）をモータ側の安全回路用ＭＯＳＦＥＴ（９１）のドレイン側へ接続し、安全回路用ＭＯＳＦＥＴ（９１）のソース側をパワーデバイス（１）のエミッタ側へ接続することで、安全回路用ＭＯＳＦＥＴ（９１）をオンにすると、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部とエミッタ側の電位差は安全回路用ＭＯＳＦＥＴ（９１）により無くなる、すなわち、パワーデバイス（１）のゲート部へ印加されている電圧を、安全回路用ＭＯＳＦＥＴ（９１）を介して、パワーデバイス（１）のエミッタ側へ抜き取るため、パワーデバイス（１）はオフになり、モータ（５）へ供給する電圧は、パワーデバイス（１）からの供給に替わって、ブートストラップ回路で作られた電圧が焼損防止用抵抗（９２）にて電圧降下した後の電圧になり、また、モータ（５）へ供給する電流は、パワーデバイス（１）からの供給に替わって、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣのロジックレベルの電流に替わるため、モータ（５）は強制的に停止状態となる安全回路を構成できる。

【本発明の安全回路の構成の説明】

【0221】

本発明のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路の構成について説明する。

【0222】

本発明の説明をしやすくするために、図８に、図１で示す従来のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路から、フリップフロップ回路（１８）の入力側の反転回路（２０）から、モーター（５）までの回路を抽出した回路を示す。

【0223】

図８に示す、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに内蔵されているバッファ回路（３８）の出力側（８９）と、外部回路と接続するためのワイヤボンディング用のパッド部（４４）の間に接続されている配線を、本発明で追加する安全回路では分岐させることを特徴とする。

【0224】

図９に本発明で追加する安全回路を説明するための回路を示す。

【0225】

本発明の説明をしやすくするために、図９に、図１で示すフリップフロップ回路（１８）の入力側の反転回路（２０）から、モーター（５）までの回路を抽出した、図８に示す回路に、本発明で追加する安全回路を追加した回路を示す。

【0226】

図９に示すように、バッファ回路（３８）の出力側（８９）で分岐（９０）した配線を、本発明の安全回路の、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側に接続する。

【0227】

なお、分岐（９０）させた配線の残りの片側は、図９に示すように、従来の回路と同じく外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して、ゲート抵抗（４１）および、ダイオード（４５）に接続する。

【0228】

ハイサイドのパワーデバイス（１）のエミッタ側およびモータ（５）と、安全回路用ＭＯＳＦＥＴ（９１）のソース側を接続（１０９）する。

【0229】

なお、図９に示すように、本発明の安全回路は、バッファ回路（３８）の出力側（８９）と、配線を分岐（９０）する個所の間に、焼損防止用抵抗（９２）を接続する。

【0230】

自己保持回路のフリップフロップ回路（１８）の出力側（３４）の出力インピーダンスは、バッファ回路（３８）によりインピーダンス変換されて、低インピーダンスになる。

【0231】

バッファ回路（３８）の、トーテムポールに接続された上側のＭＯＳＦＥＴ（３９）がオンの状態で、ＭＯＳＦＥＴ（３９）のドレイン側とソース側が導通しているときに、安全回路用ＭＯＳＦＥＴ（９１）のゲート部にオンの信号が入力され、ドレイン側とソース側が導通すると、バッファ回路（３８）の、トーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）を介して、直流の電流が、安全回路用ＭＯＳＦＥＴ（９１）へ流れ、ＭＯＳＦＥＴ（９１）のソース側と接続されている、モータ（５）すなわち、コイルへ直流の電流が流れ、モータ（５）の数Ωから数十Ωの巻き線抵抗を考慮に入れない場合は、直流の電流が流れるときのモータ（５）すなわち、コイルには抵抗は無く、モータ（５）とローサイドのパワーデバイスを介してＧＮＤ（５５）へ直流の短絡電流が流れ、トーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）や、安全回路用ＭＯＳＦＥＴ（９１）が焼損する可能性がある。

【0232】

本発明で追加する安全回路は、バッファ回路（３８）の、トーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）や、安全回路用ＭＯＳＦＥＴ（９１）の焼損防止のために焼損防止用抵抗（９２）を接続する。

【0233】

焼損防止用抵抗（９２）は、バッファ回路（３８）の出力側（８９）に接続する。

【0234】

なお、バッファ回路（３８）の出力側（８９）の配線において、分岐（９０）する前の配線に焼損防止用抵抗（９２）を接続する。

【0235】

なお、焼損防止用抵抗（９２）からの配線において、図９に示すように、分岐した配線（９０）の一方の配線と、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側を接続する。

【0236】

また、焼損防止用抵抗（９２）からの配線において、図９に示すように、分岐した配線（９０）の安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と接続している配線では無い、もう一方の残りの配線に、従来の回路と同じく、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して、ゲート抵抗（４１）および、ダイオード（４５）を接続する。

【0237】

本発明の安全回路に、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して接続する、ゲート抵抗（４１）について説明する。

【0238】

ゲート抵抗（４１）を説明するため、１つの例として、ゲート抵抗（４１）Ｒｇを２５０Ωとする。

【0239】

なお、焼損防止用抵抗（９２）を接続した配線の後の、分岐した配線（９０）に、ゲート抵抗（４１）は接続されるため、焼損防止用抵抗（９２）とゲート抵抗（４１）は直列接続になる。

【0240】

このことから、２５０Ωから焼損防止用抵抗（９２）の抵抗値を引いたものを、図９に示す本発明で追加する安全回路のゲート抵抗（４１）の抵抗値とする。

【0241】

すなわち、例えば、本発明で追加する安全回路の焼損防止用抵抗（９２）の抵抗値を１００Ωに設定した場合は、図９に示す本発明で追加する安全回路のゲート抵抗（４１）Ｒｇの抵抗値は、２５０Ωから焼損防止用抵抗（９２）の抵抗値１００Ωを引いた１５０Ωとなる。

【0242】

なお、ブートストラップ回路の電圧（４０）は、焼損防止用抵抗（９２）により電圧降下する。

【0243】

安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と、焼損防止用抵抗（９２）は接続されている。

【0244】

安全回路用ＭＯＳＦＥＴ（９１）のソース側とモータ（５）は接続されている。

【0245】

安全回路用ＭＯＳＦＥＴ（９１）がオンになると、焼損防止用抵抗（９２）により電圧降下したブートストラップ回路の電圧（４０）が、モータ（５）へ印加される。

【0246】

ちなみに、図１３に示す、誤った回路のように、安全回路用ＭＯＳＦＥＴ（９１）の焼損防止用抵抗（９２）を、分岐した配線（９０）の前ではなく、分岐した配線（９０）の後の、安全回路用ＭＯＳＦＥＴ（９１）と接続する側の配線へ接続すると、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して、ゲート抵抗（４１）および、ダイオード（４５）が接続されており、ゲート抵抗（４１）および、ダイオード（４５）を介してハイサイドのパワーデバイス（１）のゲート部が接続されている側に対して、焼損防止用抵抗（９２）はプルダウン抵抗と同じになる。

【0247】

すなわち、図１３に示す、誤った回路では、安全回路用ＭＯＳＦＥＴ（９１）がオンになり、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側の電圧と、安全回路用ＭＯＳＦＥＴ（９１）のソース側の電圧（１０４）が同電位になっても、ハイサイドのパワーデバイス（１）のゲート側に印加される側の電圧（１０５）は、焼損防止用抵抗（９２）による電圧降下が無いため、ハイサイドのパワーデバイス（１）のゲート側に印加される電圧は維持され、ハイサイドのパワーデバイス（１）はオフにはなら無い。

【0248】

すなわち、ハイサイドのパワーデバイス（１）のゲート側へ印加される電圧が維持されるのを防止するために、必ずバッファ回路（３８）の出力側（８９）と、配線を分岐（９０）する個所の間に、すなわち配線を分岐（９０）する前の配線に、安全回路用ＭＯＳＦＥＴ（９１）の焼損防止用抵抗（９２）を接続する。

【0249】

図９に示すように、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側を導通させるために、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に電圧を印可させるための配線を接続する。

【0250】

安全回路用ＭＯＳＦＥＴ（９１）のゲート部と、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）の出力側（９４）を接続する。

【0251】

なお、図７は、図１に示す従来の回路に、図９で示した本発明で追加する安全回路を追加したＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路である。

【0252】

なお、図７に示す、本発明のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路において、図９で示した、ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）に相当する回路は、ＤＳＰ（９）、もしくはマイコン、もしくはＡＳＩＣ、もしくはＦＰＧＡと、外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（４４）と、反転回路（４３）と、外部回路からの強制オフ信号の入力用の配線（１００）と、外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（９３）と、安全回路用ＭＯＳＦＥＴ（９１）のゲート部へオンの信号を出力するＯＲ回路（４２）と、レベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）と、短絡防止用の抵抗（９６）と、反転回路（９７）で構成される回路である。

【0253】

図１０に示す模式図は、図７に示した本発明の安全回路のＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路の、チップのレイアウトの１例である。

【0254】

図１０に、高圧島（３１）すなわち高電圧が掛かる領域と、低圧回路すなわち低電圧で回路が動作する領域（３２）と、高圧島（３１）と低電圧で回路が動作する領域（３２）を分離するガードリング（３３）を示す。

【0255】

図１１に、図１０のＢ－Ｂ’に示した、高圧島（３１）から低電圧で回路が動作する領域（３２）へ、パルス信号のオンもしくはオフの信号を伝えるレベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）の断面図を示す。

【0256】

図１１に示すレベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）の断面図は、図１の回路図のレベルシフト回路のＭＯＳＦＥＴ（１７）の断面図と同じである。

【0257】

すなわち、図１１に示すレベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）の断面図は、図６のレベルシフト回路のＭＯＳＦＥＴ（１７）の断面構造と同じであるため、製造プロセスを共通化できるので、製造コストを低減できる。

【0258】

すなわち、本発明の安全回路の低電圧で回路が動作する領域（３２）から、焼損防止用抵抗（９２）を含む高圧島（３１）へ、信号を伝達するレベルシフト回路（２５）の安全回路用ＭＯＳＦＥＴ（９９）と、従来の技術であるＭＯＳＦＥＴ（１７）あるいはＭＯＳＦＥＴ（２６）を含むレベルシフト回路（２５）を同じ構成にすることにより、本発明によるウェハ製造プロセスの変更は、写真製版工程で使用するマスクのパターンの追加あるいは、改定のみで済み、酸化膜生成工程、レジスト塗布工程、露光工程、エッチング工程、不純物注入工程、アニール工程などのウェハ製造プロセスは変更不要のため、従来のＨＶＩＣのウェハ製造プロセスに対して、製造コストの上昇を抑制できる。

【0259】

なお、図１１に示したレベルシフト回路（２５）の安全回路用ＭＯＳＦＥＴ（９９）の断面図に示された、ゲート部に信号を出力する回路（９５）については、図７に示す、ＤＳＰ（９）、もしくはマイコン、もしくはＡＳＩＣ、もしくはＦＰＧＡと、外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（４４）と、反転回路（４３）と、外部回路からの強制オフ信号の入力用の配線（１００）と、外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（９３）と、安全回路用ＭＯＳＦＥＴ（９１）のゲート部へオンの信号を出力するＯＲ回路（４２）と、レベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）と、短絡防止用の抵抗（９６）と、反転回路（９７）とで構成される回路に相当する。

【0260】

なお、図６に示したレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面構造と、図１１に示したレベルシフト回路のＭＯＳＦＥＴ（９９）の断面図の異なる点について説明する。

【0261】

図６に示したレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面構造では、ＡＩ配線（６８）は、高圧島（３１）のレベルシフト回路（２５）の抵抗（２７）および反転回路（２０）と接続しているが、図１１に示したレベルシフト回路のＭＯＳＦＥＴ（９９）の断面図では、高圧島（３１）のレベルシフト回路（２５）の短絡防止用の抵抗（９６）および、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に接続している反転回路（２７）と接続している。

【0262】

図６に示したレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面構造では、ＭＯＳ構造のポリシリゲート（７９）と、パルス発生回路のセット出力（２１）を接続しているが、図１１に示したレベルシフト回路のＭＯＳＦＥＴ（９９）の断面図では、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）の出力側（９４）と接続する。

【本発明の安全回路の動作の説明】

【0263】

本発明のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路の動作を説明する。

【0264】

モータ駆動用のハイサイドのパワーデバイス（１）のゲート部にオンの信号が印可されているときに、本発明の安全回路にて、ゲート部のオンの信号を強制的にオフにする動作を説明する。

【0265】

まず、ハイサイドのパワーデバイス（１）のゲート部にオンの信号が印可され、ハイサイドのパワーデバイス（１）がオンの状態で、本発明の安全回路の、安全回路用ＭＯＳＦＥＴ（９１）がオフのときの、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側間の電位差について説明する。

【0266】

本発明の安全回路の動作の説明をするために、１つの例として、ブートストラップ回路の電圧（４０）が２０５Ｖになっており、ハイサイドのパワーデバイス（１）がオンになっており、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側が導通しており、ハイサイドのパワーデバイス（１）のエミッタ側の電圧として、パワーデバイス（１）のコレクタ側の電圧の、モータ駆動用の電源、ＨＶ（６）の２００Ｖが供給されている場合において、本発明の安全回路の安全回路用ＭＯＳＦＥＴ（９１）がオフになっている場合の、本発明の安全回路の安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側間の電位差について説明する。

【0267】

安全回路用ＭＯＳＦＥＴ（９１）がオフになっている場合には、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側は、ブートストラップ回路の電圧（４０）の２０５Ｖが印加されており、安全回路用ＭＯＳＦＥＴ（９１）のソース側は、ハイサイドのパワーデバイス（１）のエミッタ側と接続されているため、２００Ｖになっている。

【0268】

すなわち、安全回路用ＭＯＳＦＥＴ（９１）がオフの時の、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側の電位差は５Ｖである。

【0269】

なお、ブートストラップ回路の電圧（４０）の２０５Ｖは、焼損防止用抵抗（９２）から、分岐した配線（９０）の一方の配線と接続している安全回路用ＭＯＳＦＥＴ（９１）のドレイン側に印加されるが、安全回路用ＭＯＳＦＥＴ（９１）はオフのため、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側の間の抵抗値は無限大であり、分岐した配線（９０）のもう一方の配線と、ハイサイドのパワーデバイス（１）のゲート部に印加されるが、ハイサイドのパワーデバイス（１）のゲート部はコンデンサの構造となっており、直流としての抵抗値は無限大である。

【0270】

すなわち、焼損防止用抵抗（９２）に接続されている抵抗の抵抗値は無限大となっているため、ブートストラップ回路の電圧（４０）の２０５Ｖについて、焼損防止用抵抗（９２）による電圧降下は無いため、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側はブートストラップ回路の電圧（４０）の２０５Ｖが印加される。

【0271】

つぎに、本発明である安全回路用ＭＯＳＦＥＴ（９１）がオンになったときの、本発明の安全回路の動作の説明をする。

【0272】

信号を出力する回路（９５）の出力側（９４）から、安全回路用ＭＯＳＦＥＴ（９１）のゲート部にオンの信号が印可されると、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通する。

【0273】

安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通すると、安全回路用ＭＯＳＦＥＴ（９１）のソース側と接続されている、ハイサイドのパワーデバイス（１）のエミッタ側およびモータ（５）は、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と接続される。

【0275】

図９に示すように、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側の配線は、分岐（９０）された配線の残ったもう一方の配線に接続されている。

【0276】

図９に示すように、分岐した配線（９０）において、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と接続した配線では無い、すなわち、残ったもう一方の配線は、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して、ゲート抵抗（４１）および、ダイオード（４５）に接続されており、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部に接続されている。

【0277】

図９に示すように、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通すると、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と接続されたダイオード（４５）を介して、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部の電荷が、ＭＯＳＦＥＴ（９１）のソース側へ流れて引き抜かれる（９６）。

【0278】

安全回路用ＭＯＳＦＥＴ（９１）のソース側はハイサイドのパワーデバイス（１）のエミッタ側およびモータ（５）と接続されているため、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部は、パワーデバイス（１）のエミッタ側およびモータ（５）と同じ電位になる。

【0279】

このことから、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と、ゲート抵抗（４１）および、ダイオード（４５）を介して接続されているハイサイドのパワーデバイス（１）のゲート部は、パワーデバイス（１）のエミッタ側およびモータ（５）と同じ電位になる。

【0280】

ハイサイドのパワーデバイス（１）のドレイン側はモータ駆動用の電源、ＨＶ（６）と接続されている。

【0281】

ハイサイドのパワーデバイス（１）のエミッタ側はモータと接続されている。

【0282】

ハイサイドのパワーデバイス（１）はモータ駆動用の電源、ＨＶ（６）をモータに供給するためのスイッチングデバイスのＩＧＢＴであり、ゲート部はＭＯＳＦＥＴ構造である。

【0283】

ＭＯＳＦＥＴ構造のＩＧＢＴは、ゲートの電位とエミッタ側の電位が同じになるとオフになる。

【0284】

ハイサイドのパワーデバイス（１）のＩＧＢＴがオフになると、パワーデバイス（１）のコレクタ側とエミッタ側が導通状態から、コレクタ側とエミッタ側の間のドリフト層に空乏層が広がり、コレクタ側とエミッタ側は絶縁状態になる。

【0285】

すなわち、ハイサイドのパワーデバイス（１）は強制的にオフになるため、ハイサイドのパワーデバイス（１）のコレクタ側と接続されているモータ駆動用の電源、ＨＶ（６）から、ハイサイドのパワーデバイス（１）のエミッタ側と接続されているモータ（５）への、モータ駆動用の電源、ＨＶ（６）らの電力供給はオフになる。

【0286】

安全回路用ＭＯＳＦＥＴ（９１）がオンになった場合のモータ（５）に印加される電圧および流れる電流について説明する。

【0287】

モータ（５）への、モータ駆動用の電源、ＨＶ（６）らの電力供給はオフになるが、図９の回路図に示すように、バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）のソース側のブートストラップ回路の電圧（４０）が、バッファ回路（３８）の出力（８９）を介して、焼損防止用抵抗（９２）へ印加される。

【0288】

また、焼損防止用抵抗（９２）を介して、ドレイン側とソース側が導通している安全回路用ＭＯＳＦＥＴ（９１）へも印加される、

【0289】

また、安全回路用ＭＯＳＦＥＴ（９１）のソース側と接続されているモータ（５）へも印加される。

【0290】

モータ（５）へ印加される電圧は、焼損防止用抵抗（９２）で電圧降下したブートストラップ回路の電圧（４０）が、モータ（５）へ印加される。

【0291】

また、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路に流れる電流が１ｍＡの場合は、焼損防止用抵抗（９２）を介して、ドレイン側とソース側が導通している安全回路用ＭＯＳＦＥＴ（９１）のソース側と接続されているモータ（５）に流れる電流は１ｍＡとなる。

【0292】

まとめると、モータ（５）に印加される電圧は、ハイサイドのパワーデバイス（１）がオフのため、モータ駆動用の電源、ＨＶ（６）の電圧２００Ｖは０Ｖになり、ハイサイドのパワーデバイス（１）コレクタ電流として供給される１００Ａは０Ａになり、替わって、モータ（５）に印加される電圧は、ブートストラップ回路の電圧（４０）の５Ｖが焼損防止用抵抗（９２）の抵抗により電圧降下した後の電圧が印加され、モータ（５）に流れる電流は、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに流れる電流の１ｍＡへと切り替わる。

【0293】

すなわち、モータ（５）に印加される電圧は、２００Ｖから５Ｖ以下へ、モータ（５）に流れる電流は１００Ａから１ｍＡに切り替わるため、モータ（５）は安全方向の停止状態になる。

【0294】

なお、１つの例として、マイコンの入出力端子の出力端子を用いて、すなわち出力電圧５Ｖで出力電流１ｍＡを用いて、最大許容電圧が２００Ｖで最大許容電流値が１００Ａのモータを接続しても、モータを駆動させることは不可能である。

【0295】

本発明による安全回路により、ブートストラップ回路の電圧（４０）焼損防止用抵抗（９２）で電圧降下したブートストラップ回路の電圧（４０）がモータ（５）に印加され、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに流れる電流が１ｍＡの場合、モータ（５）に流れる電流も１ｍＡとなり、モータ（５）が回転できるだけのエネルギーは供給できず、モータ（５）は停止状態になる、すなわち、安全方向になることが期待できる。

【0296】

なお、上記に記述した、ローサイドのパワーデバイス（４）は、図１および図７の回路図に示すローサイドのパワーデバイス（４）である。

【0297】

図７に、図１に示す従来のハイサイドのパワーデバイス（１）を制御するＨＶＩＣすなわち、パワーデバイス制御用ＩＣの１つの例の回路図に、図９に示した本発明の安全回路を組み込んだ回路追加した回路図を示す。

【0298】

図７は、図９で示すモータ側のＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）に相当する回路は、ＤＳＰ（９）、もしくはマイコン、もしくはＡＳＩＣ、もしくはＦＰＧＡの出力（１０）の信号を反転させる反転回路（４３）と、外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（９３）とＯＲ回路（４２）で示している。

【0299】

図７に示す回路では、ＤＳＰ（９）、もしくはマイコン、もしくはＡＳＩＣ、もしくはＦＰＧＡの出力（１０）の信号がオフの場合、反転回路（４３）にてオンの信号が、２つの入力部があるＯＲ回路（４２）の片側の入力部へ入力されると、ＯＲ回路（４２）からオンの信号がレベルシフトのＭＯＳＦＥＴ（９８）のゲート部へ出力される。

【0300】

また、図７に示す回路では、外部回路からの入力を接続するためのワイヤボンディング用のパッド部（９６）に接続されている外部回路からオンの信号が、２つの入力部があるＯＲ回路（４２）の残りの片側の入力部へ入力されると、ＯＲ回路（４２）からオンの信号がレベルシフトのＭＯＳＦＥＴ（９８）のゲート部へ出力される。

【0301】

２つの入力部があるＯＲ回路（４２）の片側もしくは、両方の入力部にオンの信号が入力されると、ＯＲ回路（４２）からオンの信号が出力される。

【0302】

ＯＲ回路（４２）からオンの信号が出力されると、レベルシフトのＭＯＳＦＥＴ（９８）のゲート部へレベルシフトのＭＯＳＦＥＴ（９８）のドレイン側とソース側は導通する。

【0303】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のドレイン側は短絡防止用の抵抗（９６）と接続されている。

【0304】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のソース側はＧＮＤ（５５）と接続されている。

【0305】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のソース側のＧＮＤ（５５）と接続されている配線は、分岐されており、分岐された配線は反転素子（９７）へ接続されている。

【0306】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のドレイン側の電位はＧＮＤ（５５）になる。

【0307】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）の、ソース側の配線は分岐されて反転素子（９７）に接続されており、反転素子（９７）にはＧＮＤ（５５）の電位、すなわちオフの信号が入力される。

【0308】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のソース側の電位はＧＮＤ（５５）になり、ＧＮＤ（５５）の電位すなわち、オフになった信号は反転素子（９７）により、オンの信号になる。

【0309】

反転素子（９７）の出力側はモータ（５）に接続されている。

【0310】

オフの信号が入力された反転素子（９７）は、反転素子（９７）を介してオンの信号になり、安全回路用ＭＯＳＦＥＴ（９１）のゲート部にオンの信号が入力される。

【0311】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のゲート部にオンの信号が入力されると、反転素子（９７）を介して、安全回路用ＭＯＳＦＥＴ（９１）のゲート部にオンの信号が印加され、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側は導通する。

【0312】

安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通すると、ハイサイドのパワーデバイス（１）のゲート部は、ハイサイドのパワーデバイス（１）のエミッタ側およびモータ（５）と同じ電位になり、パワーデバイス（１）は強制的にオフになる。

【0313】

ハイサイドのパワーデバイス（１）が強制的にオフになると、ハイサイドのパワーデバイス（１）のコレクタ側と接続されているモータ駆動用の電源、ＨＶ（６）から、ハイサイドのパワーデバイス（１）のエミッタ側と接続されているモータ（５）への、モータ駆動用の電源、ＨＶ（６）からの電力供給はオフになる。

【0314】

モータ駆動用の電源、ＨＶ（６）の電圧に替わって、焼損防止用抵抗（９２）で電圧降下した後のブートストラップ回路の電圧（４０）が、モータ（５）へ印加される。

【0315】

また、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに流れる電流は１ｍＡの場合、モータ（５）に流れる電流は１ｍＡであり、モータ（５）が回転できるだけのエネルギーは供給できず、モータ（５）は停止状態になり、すなわち、安全方向になることが期待できる。

【0316】

図１２のタイミングチャートは、本発明の安全回路として、レベルシフト回路（２５）の安全回路用ＭＯＳＦＥＴ（９９）がオンになり、レベルシフト回路（２５）の安全回路用（９１）がオンになると、ハイサイドのパワーデバイス（１）のゲート部に印加されている電圧がＧＮＤ（５５）の電位すなわち、０Ｖになり、モータ（５）に印加されているモータ駆動用の電源、ＨＶ（６）もオフになることを示す。

【0317】

なお、モータ（５）に印加されているモータ駆動用の電源、ＨＶ（６）はオフになるが、替わりに、モータ（５）に印加される電圧および、流れる電流は、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣからの５Ｖ以下の電圧と、１ｍＡの電流になる。

【0318】

また、図１２のタイミングチャートは、レベルシフト回路（２５）の安全回路用（９１）がオンになっていることにより、電磁波による外部のノイズ（７３）の影響で、パルス発生回路（１１）のセット出力（２３）あるいは、フリップフロップ回路（１８）の出力（３４）が誤ったオンの信号を出力しても、ＧＮＤ（５５）の電位すなわち、０Ｖになっているハイサイドのパワーデバイス（１）のゲート部に変化（１０６）は無く、また、５Ｖ以下の電圧が印加され、１ｍＡの電流が流れているモータ（５）にも変化（１０６）は無いこと、すなわち、ハイサイドのパワーデバイス（１）のゲート部が誤ったオンにはならず、モータ（５）も誤動作しないことを示している。

【0319】

なお、図１２に示すタイミングチャートは、１つの例として示しており、ハイサイドのパワーデバイス（１）のゲート部に印加される電圧は、ハイサイドのパワーデバイス（１）のゲート部がオンの場合に、ブートストラップ回路の電圧（４０）の２０５Ｖが印加され、モータ（５）がオンになった場合には、モータ駆動用の電源、ＨＶ（６）の２００Ｖが、モータ（５）へ印加される場合を示している。

【0320】

なお、図１２に示すタイミングチャートに、電磁波による外部のノイズ（７３）を、雷状の形状にて、イメージとして図示している。

【本発明の安全回路の応用回路の例】

【0321】

図１５に示す本発明の安全回路の応用回路は、図７に示されている、レベルシフト回路（２５）の短絡防止用の抵抗（９６）を削除する。

【0322】

図１５に示す本発明の安全回路の応用回路は、図７に示されている安全回路用ＭＯＳＦＥＴ（９１）を削除する。

【0323】

図１５に示す本発明の安全回路の応用回路は、図７に示されている反転回路（９７）を削除する。

【0324】

図１５に示す本発明の安全回路の応用回路は、図７に示す、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）のドレイン側に接続している短絡防止用の抵抗（９６）との接続を外し、替わりに、バッファ回路の出力（８９）で分岐した配線（９０）の接続へ変更する。

【0325】

図１５に示す本発明の安全回路の応用回路は、図７に示されている、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）のソース側をＧＮＤ（５５）に接続する。

【0326】

図１５に示す本発明の安全回路の応用回路の動作は、パワーデバイス（１）がオンの時に、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）をオンにすると、パワーデバイス（１）のゲート部に印加されている電圧を、パワーデバイス（１）のゲート部とレベルシフト側の安全回路ＭＯＳＦＥＴ（９９）を介して、直接ＧＮＤ（５５）に接続し、パワーデバイス（１）のゲート部に印加されている電圧を強制的にＧＮＤ（５５）と同じ電位へする、すなわち０Ｖにすることにより、パワーデバイス（１）を強制的にオフにして、モータ（５）を強制的に停止にする回路である。

【0327】

なお、図１５に示す本発明の安全回路の応用回路は、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）のソース側をＧＮＤ（５５）に接続するため、図７に示す回路と異なり、焼損防止用抵抗（９２）で電圧降下した後のブートストラップ回路の電圧（４０）が、モータ（５）へ印加されることは無くなり、また、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに流れる電流も、モータ（５）に流れることが無くなる。

【0328】

なお、図１５に示すレベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）の断面構造は、図１１に示す構造と同じであり、ウェハ製造コストが上昇することを抑制できる。

【0329】

なお、図１５に示すレベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）の断面構造において、図１１に示す構造と異なる点は、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）のソース側および、ドレイン側と配線接続される側の回路であり、ウェハ製造コストそのものに影響するのはマスクパターンのみである。

【0330】

なお、安全回路用ＭＯＳＦＥＴ（９１）をオンにして、モータ（５）を強制的に停止状態にしているときに、電磁波による外部のノイズ（７３）を誤ったオフの信号として受け取り、安全回路用ＭＯＳＦＥＴ（９１）がオフになり、モータ（５）へモーター駆動用の電源すなわち、ＨＶ（６）が供給される場合について説明する。

【0331】

従来技術では、電磁波による外部のノイズ（７３）を、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの自己保持回路のフリップフロップ回路（１８）により、オンもしくは、オフの信号として保持し、保持したオンの信号を出力し続けるが、本発明の安全回路用ＭＯＳＦＥＴ（９１）は電磁波による外部のノイズ（７３）を誤ったオフの信号として受け取った場合に、誤ったオフの信号を保持する回路は無いため、安全回路用ＭＯＳＦＥＴ（９１）がオフになるのは、電磁波による外部のノイズ（７３）が発生している間のみである。

【0332】

電磁波による外部のノイズ（７３）が発生している間は瞬間であり、安全回路用ＭＯＳＦＥＴ（９１）がオフになるのは瞬間である。

【0333】

安全回路用ＭＯＳＦＥＴ（９１）がオフになる瞬間のみ、ハイサイドのパワーデバイス（１）がオンになり、モーター駆動用の電源すなわち、ＨＶ（６）がモータ（５）に印加される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【手続補正書】

【提出日】2022-12-19

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、パワーデバイス制御用ＨＶＩＣの安全回路に関するものである。

【背景技術】

【0002】

モーターの正転、逆転の制御を行うためフルブリッジ回路を用いたり、三相モーターの制御を行うとき、電源供給側とモータを接続するためのパワーデバイスと、ＧＮＤ側とモーターを接続するためのパワーデバイスを、それぞれ制御用ＩＣにてオンとオフの制御を行う方法がある。

【0003】

電源供給側とモータを接続するためのパワーデバイスは、上アーム側あるいはハイサイドのパワーデバイスと呼ばれており、上アーム側あるいはハイサイドと呼ばれる側のパワーデバイスを制御するＩＣはＨＶＩＣと呼ばれており、ＧＮＤ側とモーターを接続するためのパワーデバイスは、下アーム側あるいはローサイドのパワーデバイスと呼ばれており、下アーム側あるいはローサイドのパワーデバイスを制御するためのＩＣはＬＶＩＣと呼ばれている。

【0004】

図１に従来のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路図を示す。

【0005】

図１に示す回路はモータ制御回路の１つの例であり、ハイサイドのパワーデバイス（１）と、ローサイドのパワーデバイス（４）がオンするとモーター（５）が正転し、ハイサイドのパワーデバイス（３）と、ローサイドのパワーデバイス（２）がオンするとモーター（５）が逆転する回路である。

【0006】

図１に示す、ハイサイドのパワーデバイス（１、３）、ローサイドのパワーデバイス（２、４）はＩＧＢＴで示しているが、スイッチング動作が可能なパワーデバイスであれば良く、例えばパワーＭＯＳＦＥＴでもよい。

【0007】

ハイサイドのパワーデバイス（１、３）を制御する回路は、高電圧集積回路で、Ｈｉｇｈｔ Ｖｏｌｔａｇｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔを略してＨＶＩＣと呼ばれている。

【0008】

図１に示すハイサイドのパワーデバイス（１）を制御する回路はＨＶＩＣの１つの例で、シリコンなどの半導体素材に形成され、一般に半導体チップと呼ばれる集積回路がである。

【0009】

なお、図１に示すハイサイドのパワーデバイス（１、３）において、パワーデバイス（３）を制御する回路は、ハイサイドのパワーデバイス（１）を制御する回路と同じ構成であるため省略している。

【0010】

また、ローサイドのパワーデバイス（２、４）を制御する回路は、低電圧集積回路で、Ｌｏｗ Ｖｏｌｔａｇｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔを略してＬＶＩＣと呼ばれている。

【0011】

また、図１に示すローサイドのパワーデバイス（２、４）を制御する回路すなわちＬＶＩＣについては、本発明の安全回路を追加しないため、また、従来の技術を用いるためＬＶＩＣの回路は省略している。

【0012】

すなわち、図１に示す回路図には、ハイサイドのパワーデバイス（３）、ローサイドのパワーデバイス（２、４）を制御する回路は省略している。

【0013】

図１では、従来の技術の１つの例として、安全回路として、モータが何らかのトラブルでロックして、モーター駆動用の電源すなわち、ＨＶ（６）から、モーターに大電流が流れる場合、ジュール熱にて溶断されるヒューズ（７）を用いて、モーター駆動用の電源すなわち、ＨＶ（６）からの電源供給を遮断するようになっている。

【0014】

また、ヒューズ（７）は、トーテムポールで接続されているハイサイドのパワーデバイス（１）とローサイドのパワーデバイス（２）もしくは、ハイサイドのパワーデバイス（３）と、ローサイドのパワーデバイス（４）が同時にオンして、上アームと下アームが短絡状態になり大電流が流れる場合にも、ジュール熱にて溶断され、モーター駆動用の電源、ＨＶ（６）からの電源供給が遮断される。

【0015】

また、図１では、従来の技術の１つの例として、安全回路として、ｂ接点になっている非常停止用のキノコ型押しボタン（８）を使用して、例えばモータが異物を挟み込むなどの異常が発生した場合に、人手でキノコ型押しボタン（８）を押して、モーター駆動用の電源、ＨＶ（６）からの電源供給を強制的に遮断する回路になっている。

【0016】

なお、図１に示す安全回路は、１つの例である。

【0017】

安全回路については、安全回路の数が多いほど安全性が向上することは周知されている。

【0018】

例えば、図１に１つの例として示している従来の回路に、安全回路として組み込まれているヒューズ（７）や、非常停止用のキノコ型押しボタン（８）に、ＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路へ、新しく安全回路を追加すると、図１に１つの例として示している従来の回路の安全性が向上することが期待される。

【0019】

このことから、図１に１つの例として示している従来のＨＶＩＣすなわち、ハイサイドのパワーデバイス（１、３）を制御する回路において、ヒューズ（７）や、非常停止用のキノコ型押しボタン（８）を押してモーター駆動用の電源、ＨＶ（６）からの電流を阻止する安全回路に加えて、新しい安全回路をＨＶＩＣすなわち、パワーデバイス制御用ＩＣの、ハイサイドのパワーデバイス（１、３）を制御する回路へ追加すると、図１に１つの例として示している従来のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの、ハイサイドのパワーデバイス（１、３）を制御する回路が、より安全に動作する回路になることが期待される。

【0020】

図１に１つの例として示している従来のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの、ハイサイドのパワーデバイス（１）を制御する回路の構成および、動作について説明する。

【0021】

図１に示す回路は、従来のハイサイドのパワーデバイス（１）を制御する回路の１つの例であり、既知の技術である。

【0022】

また、図１にて従来のハイサイドのパワーデバイス（１）を制御する回路の説明として、ハイサイドのパワーデバイス（１）がオンするときの動作および、オンの状態のみの説明を行う。

【0023】

なお、ハイサイドのパワーデバイス（１）がオフするときの動作や、ローサイドのパワーデバイス（２、４）の動作や、制御する回路の構成について、図を用いた回路の構成や動作の説明は省略する。

【0024】

理由は、本発明の安全回路は、ハイサイドのパワーデバイス（１、３）がオンしているときに、強制的にハイサイドのパワーデバイス（１、３）をオフにするための、安全回路のためである。

【0025】

すなわち本発明は、ハイサイドのパワーデバイス（１、３）がオンの状態の場合に、強制的にハイサイドのパワーデバイス（１、３）をオフにする安全回路であり、ハイサイドのパワーデバイス（１、３）がオンするときの動作および、オンの状態のみの説明で充分なためである。

【0026】

本発明の安全回路は、ハイサイドのパワーデバイス（１、３）が正常な状態であるオフの状態から、誤った状態であるオンの状態へと変化させる誤った信号が、ＨＶＩＣすなわち、ハイサイドのパワーデバイス（１、３）を制御する回路に入力されても、ハイサイドのパワーデバイス（１、３）をオフの状態のままに維持することが可能な安全回路である。

【0027】

なお、ハイサイドのパワーデバイス（３）を制御する回路は、ハイサイドのパワーデバイス（１）を制御する回路の構成と同じであるため、ハイサイドのパワーデバイス（３）を制御する回路については、図を用いた回路の構成や動作の説明は省略する。

【0028】

図１に１つの例として示している、従来のＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路の構成および、動作の説明をする。

【0029】

図１の回路を説明するために、パワーデバイス（１）を制御する回路の、電源Ｖｃｃ（１３）と、制御のオンの信号は５Ｖとする。

【0030】

図１の回路を説明するために、モーター駆動用の電源すなわち、ＨＶ（６）は２００Ｖとする。

【0031】

図１の回路を説明するために、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側が導通するのに必要なゲートに印加する電圧は５Ｖとする。

【0032】

図１の回路を説明するために、パワーデバイス（１）の耐圧は６００Ｖとする。

【0033】

なお、モーター駆動用の電源すなわち、ＨＶ（６）は２００Ｖで、パワーデバイス（１）を制御する回路の、電源Ｖｃｃ（１３）と、制御のオンの信号は５Ｖで、ハイサイドのパワーデバイス（１）の耐圧は６００Ｖで、パワーデバイス（１）のゲートに５Ｖを印可するとソース側とドレイン側が導通するのは、図１に示すパワーデバイス（３）を制御する回路の構成や動作の説明をするための１つの例である。

【0034】

すなわち、ＨＶ（６）は２００Ｖで、電源Ｖｃｃ（１３）と、制御のオンの信号は５Ｖで、パワーデバイスの耐圧が６００Ｖで、ゲート印加する電圧は５Ｖなど、電圧値についての限定は無く、例えば、モータ駆動用、ＨＶ（６）の電圧が８００Ｖで、ハイサイドのパワーデバイス（１、３）およびローサイドのパワーデバイス（２、４）が１７００Ｖ耐圧のパワーデバイスで、ハイサイドのパワーデバイス（１、３）およびローサイドのパワーデバイス（２、４）のゲート電圧および、電源Ｖｃｃ（１３）は１５Ｖでもよい。

【0035】

すなわち、ハイサイドのパワーデバイス（１、３）の耐圧の電圧や、パワーデバイス（１、３）のゲートに印可する電圧についての限定はしない。

【0036】

図１に示す、デジタル信号プロセッサーすなわちＤＳＰ（９）の出力（１０）からモーター駆動のオン用あるいはオフ用の信号が出力され、モーター駆動のオン用あるいはオフ用の信号はパルス発生回路（１１）の入力（１２）に入力される。

【0037】

パルス発生回路（１１）の入力（１２）にオンの信号が入力されると、パルス発生回路（１１）のセット信号出力（１６）からオンのパルス信号が、自己保持回路のフリップフロップ回路（１８）のセット信号入力側（１９）にある信号反転素子（２０）の入力側（２３）へ出力される。

【0038】

図１に示すパルス発生回路（１１）の内部回路の構成を図３に示す。

【0039】

図３で示すパルス発生回路の構成と動作の説明をする。

【0040】

図３で示すパルス発生回路に、ＤＳＰ（９）の出力（１０）からオンの信号がパルス発生回路のセット入力（１２）へ入力される。

【0041】

図３で示すパルス発生回路のセット入力（１２）の配線は４本に分岐される。

【0042】

４本に分岐された配線（５６）の中の配線の１本はパルス発生回路（１１）の、ＡＮＤ回路（４９）の２つの入力の、片方の入力側（５２）に接続されている。

【0043】

ＤＳＰ（９）の出力（１０）からオンの信号が、パルス発生回路のセット入力（１２）へ入力されると、４本に分岐された配線（５６）の中の配線の１本を介して、ＡＮＤ回路（４９）の２つの入力の、片方の入力側（５２）に入力される。

【0044】

４本に分岐された配線の残りの３本の配線の中の１本は、抵抗（５０）へ接続され、抵抗（５０）はコンデンサ（５１）と、反転回路（４８）へ接続されている。

【0045】

抵抗（５０）と接続されているコンデンサ（５１）の反対側はＧＮＤ（５５）へ接続されている。

【0046】

このことから、抵抗（５０）と接続されているコンデンサ（５１）にてＲＣ回路が構成される。

【0047】

抵抗（５０）とコンデンサ（５１）で構成されたＲＣ回路に対して、ＤＳＰ（９）の出力（１０）からオンの信号が入力されても、ＲＣ回路になっている配線に接続されている反転素子（４８）の入力側の電圧は、ＤＳＰ（９）の出力（１０）のオンの信号と同じ電圧になるまで一定の時間が掛かる。

【0048】

一定の時間とは、ＤＳＰ（９）の出力（１０）のオンの信号が抵抗（５０）により電流制限されて、制限された電流でコンデンサ（５１）が充電されるまでの時間、すなわち、反転素子（４８）の入力側の電圧が、ＤＳＰ（９）の出力（１０）のオンの信号と同じ電圧になるまでの時間である。

【0049】

図３に示すように、反転回路（４８）の出力側は、ＡＮＤ回路（４９）の２つの入力において、［００４３］で示した入力では無い、残りの片方の入力側（５３）へ接続されている。

【0050】

ＤＳＰ（９）の出力（１０）からオンの信号が無い場合、すなわちオフの信号の場合は、抵抗（５０）を介して反転回路（４８）の入力側はオフの信号となっている。

【0051】

このため、ＤＳＰ（９）の出力（１０）からオンの信号が無い場合、すなわちオフの信号の場合は、反転回路（４８）の出力側は、信号が反転してオンの信号となっている。

【0052】

反転回路（４８）により、信号が反転したオンの信号は、反転回路（４８）の出力側と接続されているＡＮＤ回路（４９）の２つの入力の、［００４３］で示した入力側では無い、残りの片方の入力側（５３）に入力されている。

【0053】

すなわち、ＤＳＰ（９）の出力（１０）がオフの信号の場合は、反転回路（４８）の出力側と接続されているＡＮＤ回路（４９）の２つの入力の、［００４３］で示した入力側では無い、残りの片方の入力側（５３）に、オンの信号が入力されている。

【0054】

このとき、ＡＮＤ回路（４９）の２つの入力の、［００４３］で示した入力側にはオフの信号が入力されており、［００４３］で示した入力側では無い、残りの片方の入力側（５３）には、オンの信号が入力されているため、ＡＮＤ回路（４９）の出力側（５４）はオフになる。

【0055】

ＡＮＤ回路（４９）の出力側（５４）がオフのとき、ＤＳＰ（９）の出力（１０）からオンの信号がＡＮＤ回路（４９）の２つの入力の、片方の入力側（５２）に入力されると、ＡＮＤ回路（４９）の２つの入力の、［００４３］で示した入力側（５２）と、［００４３］で示した入力側では無い、残りの片方の入力側（５３）は、一定の時間の間は、同時にオンの信号になり、ＡＮＤ回路（４９）の出力側（５４）はオンの信号になる。

【0056】

ここで、抵抗（５０）とコンデンサ（５１）でＲＣ回路になっている配線に、ＤＳＰ（９）の出力からオンの信号が入力されると、ＲＣ回路になっている配線に接続されている反転素子（４８）の入力側は、ＤＳＰの出力のオンの信号と同じ電圧になるまで一定の時間が掛かる。

【0057】

一定の時間が経過すると、抵抗（５０）とコンデンサ（５１）でＲＣ回路になっている配線に接続されている反転回路（４８）の入力側がオンの信号になり、オンの信号は反転回路（４８）により、反転回路（４８）の出力側は、オフになる。

【0058】

反転回路（４８）の出力側は、ＡＮＤ回路（４９）の２つの入力の［００４３］で示した入力側では無い、残りの片方のと接続されており、ＡＮＤ回路（４９）の入力側（５３）はオフの信号なる。

【0059】

ＤＳＰ（９）の出力（１０）からオンの信号がＡＮＤ回路（４９）の２つの入力の、入力側（５２）に入力されているときに、反転回路（４８）の出力側と接続されているＡＮＤ回路（４９）の入力側（５３）にオフの信号が入力されると、ＡＮＤ回路（４９）により、ＡＮＤ回路（４９）の出力側（５４）はオフになる。

【0060】

このことから、ＤＳＰ（９）の出力（１０）からオンの信号がＡＮＤ回路（４９）の２つの入力の、片方の入力側（５２）に入力されると、一定の時間が経過するまで、ＡＮＤ回路（４９）の出力側（５４）からオンの信号を出力し、一定の時間に達すると、ＡＮＤ回路（４９）の出力側（５４）はオフになる。

【0061】

すなわち、ＡＮＤ回路（４９）の出力側（５４）からは、一定の時間の間のみオンの信号が出力されるため、ＡＮＤ回路（４９）の出力側（５４）から出力されるオンの信号は、パルス信号のオンになる。

【0062】

なお、図３に示すパルス発生回路（１１）の内部回路の構成は、パルス発生回路の１つの例である。

【0063】

図２に、ＤＳＰ（９）から出力されるオンの信号（５７）あるいは、オフの信号および、ＡＮＤ回路（４９）の出力側（５４）から出力されるオンの信号あるいは、オフの信号のタイミングチャートを示す。

【0064】

ＤＳＰ（９）の出力（１０）からのオンの信号（５７）が出力される。

【0065】

ＤＳＰ（９）の出力（１０）から出力されるオンの信号（５７）が、パルス発生回路（１１）の入力側（１２）に入力される。

【0066】

ＤＳＰ（９）の出力（１０）からオンの信号がパルス発生回路（１１）の入力側（１２）に入力されると、パルス発生回路（１１）のセット出力側（２１）からオンのパルス信号が、一定の時間（５９）出力される

【0067】

図２に示すタイミングチャートの動作を、図１に示す回路で説明すると、ＤＳＰ（９）で生成された、モーター駆動のオン用の信号がパルス発生回路（１１）の入力側（１２）へ入力され、パルス発生回路（１１）の出力側（２１）から、パルス信号のオン（５８）が、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）のゲート部へ、一定の時間（５９）の間は印加される。

【0068】

図１に示す回路にて、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）のゲート部へ、パルス信号のオンが、一定の時間（５９）の間で入力されると、ＭＯＳＦＥＴ（１７）のソースとドレイン間が、一定の時間（５９）の間は導通し、図２のタイミングチャートに示すように、ＭＯＳＦＥＴ（１７）のドレイン側が一定の時間（５９）の間はＧＮＤ（５５）電位となる。

【0069】

なお、図１に示す回路において、レベルシフト回路（２５）は、高圧島すなわち高電圧が掛かる領域で動作する回路と、低圧回路すなわち低電圧で動作する領域で動作する回路間で、オンあるいはオフの信号を伝達するための回路である。

【0070】

図１に示す回路において、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のソース側はＧＮＤ（５５）と接続されており、ＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のドレイン側は電源、Ｖｃｃ（１３）側と接続されている。

【0071】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のゲート部がオンになり、ソースとドレイン間が導通し、ＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のドレイン側がＧＮＤ（５５）の電位になる場合、ＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のドレイン側に接続されている電源、Ｖｃｃ（１３）の５Ｖと、ＧＮＤ（５５）が、無負荷のため短絡状態になる。

【0072】

図１に示す回路において、ＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）のドレイン側と、電源、Ｖｃｃ（１３）の５Ｖの間に、短絡防止用の抵抗（２７）もしくは、短絡防止用の抵抗（２８）が接続されているのは、ＭＯＳＦＥＴ（１７）もしくは、ＭＯＳＦＥＴ（２６）がオンになった場合に、電源、Ｖｃｃ（１３）の５Ｖと、ＧＮＤ（５５）が短絡するのを防止するためであり、また、自己保持回路のフリップフロップ回路（１８）の入力側に対して、プルアップ抵抗になるためである。

【0073】

図２のタイミングチャートに、一定の時間（５９）ＭＯＳＦＥＴ（１７）がオンになると、図１に示す反転素子（２０）の入力側（２３）はＧＮＤ（５５）の電位になるが、反転素子（２０）で信号は反転し、一定の時間（５９）オンの信号になり、フリップフロップ回路（１８）のセット入力（１９）に入力され、フリップフロップ回路（１８）により一定の時間（５９）では無く、保持されたオンの信号が、フリップフロップ回路（１８）の出力（３４）から出力され、ハイサイドのパワーデバイス（１）のゲート部へ印加されることを示す。

【0074】

なお、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）および、ＭＯＳＦＥＴ（２６）の構造は、［非特許文献２］の、Ｐ．６１の図５．１３に示された、高耐圧を維持する空乏層を得るためのリサーフ層を含む構造と同じとする。

【0075】

なお、ＭＯＳＦＥＴ（１７）および、ＭＯＳＦＥＴ（２６）の構造を、［非特許文献２］の、Ｐ．６１の図５．１３に示された、高耐圧を維持する空乏層を得るためのリサーフ層を含む構造と同じ構造とするのは、１つの例である。

【0076】

なお、［非特許文献２］の、Ｐ．６４の図５．１１に示すように、リサーフ層で作られる空乏層の電界強度は、空乏層全体が均一な電界強度の形状になる。

【0077】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）と、レベルシフト回路（２５）のＭＯＳＦＥＴ（２６）の構造に含まれるリサーフ層は、ＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路の、高圧島（３１）すなわち高電圧が掛かる領域で動作する回路と、低圧回路すなわち低電圧で動作する領域（３２）の回路を分離するガードリング（３３）として用いる。

【0078】

図５は模式図として表しており、図１の従来のＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路を、チップ上にレイアウトする場合の、１つの例であり、高圧島（３１）すなわち高電圧が掛かる領域と、低圧回路すなわち低電圧で回路が動作する領域（３２）と、高圧島（３１）と低電圧で回路が動作する領域（３２）を分離するガードリング（３３）を示す。

【0079】

図６に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図について説明する。

【0080】

図６は、図５のＡ－Ａ’に示した、高圧島（３１）から低電圧で回路が動作する領域（３２）へ、パルス信号のオンもしくはオフの信号を伝えるレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図である。

【0081】

なお、図１に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）および、レベルシフト回路の（２５）ＭＯＳＦＥＴ（２６）の断面は、同じ断面の構造である。

【0082】

なお、図５に示す、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）および、レベルシフト回路（２５）のＭＯＳＦＥＴ（２６）の回路記号の表記は模式的に表している。

【0083】

また、図６に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図は、図１の回路図のレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図でもある。

【0084】

高圧島（３１）の領域には、Ｐ－型基板（６０）とＮ－エピタキシャル層（６１）の間に、埋め込みのＮ＋層（６２）がある。

【0085】

図６は、図５のＡ－Ａ’に示した、高圧島（３１）から低電圧で回路が動作する領域（３２）へ、パルス信号のオンもしくはオフの信号を伝えるレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図である。

【0086】

なお、図１に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）および、レベルシフト回路の（２５）ＭＯＳＦＥＴ（２６）の断面は、［００７４］に示すように同じ断面の構造である。

【0087】

なお、図５に示す、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）および、レベルシフト回路（２５）のＭＯＳＦＥＴ（２６）の回路記号の表記は模式的に表している。

【0088】

図６に示す、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図について説明する。

【0089】

高圧島（３１）の領域には、Ｐ－型基板（６０）とＮ－エピタキシャル層（６１）の間に、埋め込みのＮ＋層（６２）がある。

【0090】

Ｐ－型基板（６０）と埋め込みのＮ＋層（６２）は高耐圧な寄生ダイオード（６６）となり、高圧島（３１）に掛かる高電圧に対して、逆接続の高耐圧の寄生ダイオード（６６）になる。

【0091】

逆接続になっている高耐圧の寄生ダイオード（６６）は、Ｎ－エピタキシャル層（６１）からＰ－型基板（６０）へ電流が流れないように阻止する。

【0092】

電界分布が均一で、高耐圧な空乏層になるリサーフ層（６３）は、Ｐ－型基板（６０）とＮ－エピタキシャル層（６１）で作られ、高圧島（３１）すなわち高電圧が掛かる領域で動作する回路と、低圧回路すなわち低電圧で動作する領域（３２）の回路を分離するガードリング（３３）すなわち、図５に示すガードリング（３３）になる。

【0093】

リサーフ層（６３）は、Ｐ－型基板（６０）のキャリアであるホールがＮ－エピタキシャル層（６１）へ拡散し、Ｎ－エピタキシャル層（６１）のキャリアである電子がＰ－型基板（６０）へ拡散して形成される、高耐圧の空乏層である。

【0094】

リサーフ層（６３）の上に、熱拡散炉でフィールド酸化膜として生成した熱酸化膜（６４）を形成する。

【0095】

熱酸化膜（６４）の上に、ＣＶＤ工程で生成されるポリシリコンのフィールドプレート（６５）を形成する。

【0096】

ポリシリコンのフィールドプレート（６５）は、リサーフ層（６３）の空乏層の均一な電界分布を安定させ、外部からのノイズを防ぎ、リサーフ層（６３）の空乏層の均一な電界分布を維持する。

【0097】

ＣＶＤの酸化膜（７１）の上にＡＩ配線（６８）を形成するするときに、ポリシリコンのフィールドプレート（６５）とＡＩ配線（６８）間を絶縁させるための絶縁膜として、ポリシリコンのフィールドプレート（６５）の上にＣＶＤ工程で生成される酸化膜（７１）を形成する。

【0098】

ポリシリコンのフィールドプレートにて、外部からのノイズを防ぐ効果を向上させるため、熱酸化膜（６４）の上にフィールドプレート（６５）を作りこみ、ＣＶＤの酸化膜（６６）の中にもフィールドプレート（７２）を作り込んだ二重フィールドプレート構造にする。

【0099】

ＣＶＤの酸化膜（６６）の上にＡＩ配線（６８）を形成し、ＡＩ配線（６８）の片側を高圧島（３１）の短絡防止用の抵抗（２７）および、反転回路（２０）の入力側（２３）と接続する。

【0100】

ＡＩ配線（６８）のもう一方すなわち、反対側を、ＭＯＳＦＥＴ（１７）のドレイン側になるＮ＋ドレイン層（６７）へ接続することで、高圧島（３１）の短絡防止用の抵抗（２７）および、反転回路（２０）の入力側（２３）と、ＭＯＳＦＥＴ（１７）のドレイン側になるＮ＋ドレイン層（６７）を、ＡＩ配線（６８）にて接続する。

【0101】

なお、Ｎ＋ドレイン層（６７）は、周囲をリサーフ層のガードリング（３３）で囲む。

【0102】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）において、ドレイン側になるＮ＋ドレイン層（６７）と、ＭＯＳ構造部（６９）の間は、電界分布が均一で、高耐圧な空乏層になるリサーフ層（７４）が形成されている。

【0103】

リサーフ層（７４）は、［０１０１］に示すように、リサーフ層（６３）と同じ構造であり、図６に示す断面図上では、リサーフ層（７４）とリサーフ層（６３）に分けて示しているが、図５に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の箇所のガードリング（３３）のように、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）のドレイン側になるＮ＋ドレイン層（６７）の周囲を囲んでいる。

【0104】

リサーフ構造（７４）の上に、熱拡散炉でフィールド酸化膜として生成した熱酸化膜（７５）を形成する。

【0105】

熱酸化膜（７５）の上に、ＣＶＤ工程で生成されるポリシリコンのフィールドプレート（７６）を形成し、熱酸化膜（７５）とポリシリコンのフィールドプレート（７６）の上に、ＣＶＤ工程で生成される酸化膜（７７）を形成する。

【0106】

ＣＶＤの酸化膜（７７）の中にも、フィールドプレート（８３）を形成する。

【0107】

リサーフ層（７４）の上に、熱酸化膜（７５）と、フィールドプレート（７６）と、ＣＶＤ工程で生成される酸化膜（７７）と、ＣＶＤ工程で生成される酸化膜（７７）の中にフィールドプレート（８３）を形成する。

【0108】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）のＭＯＳ構造部（６９）について説明する。

【0109】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）のＭＯＳ構造部（６９）のＮ－エピタキシャル層（６１）に、ＭＯＳ構造のゲートになるＰ層（８１）を、ジボランＢ２Ｈ６ガスの不純物拡散工程と熱拡散工程および、ボロンイオン注入工程とボロンアニール工程で形成する。

【0110】

ＭＯＳ構造部（６９）のゲートになるＰ層（８１）の中に、ＭＯＳ構造部（６９）のソース側になるＮ＋ソース層（８２）を、リンイオン注入工程とリンアニール工程で形成する。

【0111】

ＭＯＳ構造部（６９）のゲートになるＰ層（８１）と、ＭＯＳ構造部（６９）のソース側になるＮ＋ソース層（８２）の上に、ゲート酸化膜工程もしくは、ＣＶＤ工程とシンター工程でゲート膜（８０）を形成する。

【0112】

ＭＯＳ構造部（６９）のゲート膜（８０）の上に、ＣＶＤ工程でポリシリゲート（７９）を形成する。

【0113】

ＭＯＳ構造部（６９）のポリシリゲート（７９）と、パルス発生回路（１１）のセット出力（２１）を接続する。

【0114】

ＭＯＳ構造部（６９）のソース側になるＮ＋ソース層（８２）と、Ｐ層（８１）の上に、ソース側のポリシリコン配線（８４）をＣＶＤ工程で形成する。

【0115】

ソース側のポリシリコン配線（８４）は、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して、ＧＮＤ（５５）と接続するための配線（７８）と接続する。

【0116】

ＭＯＳ構造部（６９）のポリシリゲート（７９）と、ＭＯＳ構造部（６９）のソース側のポリシリコン配線（８４）の間を絶縁させるためにフィールド酸化膜工程で酸化膜（８５）を形成する。

【0117】

レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の動作について説明する。

【0118】

パルス発生回路（１１）のセット出力（２１）から、ＭＯＳＦＥＴ（１７）のＭＯＳ構造部（６９）のポリシリゲート（７９）に電圧が印加されると、ＭＯＳＦＥＴ（１７）がオンになり、Ｐ－型基板（６０）とＮ－エピタキシャル層（６１）で形成されている高耐圧の空乏層のリサーフ層（７４）は、Ｐ－型基板（６０）とＮ－エピタキシャル層（６１）に分かれ、Ｎ－エピタキシャル層（６１）は、ＭＯＳＦＥＴ（１７）のＮ＋ドレイン層（６７）とＮ＋ソース層（８２）間で流れるキャリアの経路になり、ＭＯＳＦＥＴ（１７）のソース側になるＮ＋ソース層（８２）と、ＭＯＳＦＥＴ（１７）のドレイン側になるＮ＋ドレイン層（６７）が導通する。

【0119】

なお、ＭＯＳＦＥＴ（１７）のＭＯＳ構造部（６９）にて、寄生ＮＰＮトランジスタ（８６）が形成されることが懸念される。

【0120】

寄生ＮＰＮトランジスタ（８６）は、エミッタに相当するＭＯＳ構造のＮ＋ソース層（８２）のエミッタに対して、ＭＯＳ構造のゲート部のＰ層（８１）の電位が高くなり電位差が生じると、ゲートになるＰ層（８１）からＮ＋ソース層（８２）へＰＮ接合として順方向になるベース電流が流れ、寄生ＮＰＮトランジスタ（８６）がオンになる。

【0121】

また、寄生ＮＰＮトランジスタ（８６）がオンになり、コレクタのＮ－エピタキシャル層（６１）からキャリアがエミッタのＮ＋ソース層（８２）へ流れ、Ｐ－基板（６０）からＮ－エピタキシャル層（６１）へのキャリアの注入が発生すると、Ｐ－基板（６０）と、Ｎ－エピタキシャル層（６１）と、Ｐ層（８１）と、Ｎ＋ソース層（８２）により、寄生サイリスタ（８７）が形成されることによりラッチアップが発生して、電流がＰ－基板（６０）からＮ＋ソース層（８２）へ流れ続けることが懸念される。

【0122】

対策として、ＭＯＳ構造のソース側のポリシリコン配線（８４）で、ＭＯＳ構造のゲートになるＰ層（８１）とソース側になるＮ＋ソース層（８２）を短絡させ、ＭＯＳ構造のＰ層（８１）のベースと、ＭＯＳ構造のＮ＋ソース層（８２）のエミッタの電位差を無くすことで、寄生ＮＰＮトランジスタが動作するのを防止し、また、寄生サイリスタ（８７）が動作することを防止する。

【0123】

Ｐウェル層（８８）は、レベルシフト回路（２５）のＭＯＳＦＥＴ（１７）と、低電圧で動作する領域（３２）のほかの回路を分離する。

【0124】

なお、図６に示すレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面図は模式図であり、１つの例図である。

【0125】

自己保持回路のフリップフロップ回路（１８）について説明する。

【0126】

自己保持回路のフリップフロップ回路（１８）の、セット信号入力（１９）側にある信号反転回路（２０）の入力側（２３）が、ＧＮＤの電位すなわち、オフの信号になると、自己保持回路のフリップフロップ回路（１８）の、セット信号入力側（１９）にある信号反転回路（２０）により、ＧＮＤの電位すなわち、オフの信号は反転し、信号反転回路（２０）の出力側（２２）はオンになる。

【0127】

反転回路（２０）の出力側（２２）がオンになると、反転回路（２０）の出力側（２２）と接続されている、自己保持回路のフリップフロップ回路（１８）の、セット信号入力側（１９）はオンの信号になり、自己保持回路のフリップフロップ回路（１８）にセット信号が入力される。

【0128】

図１に示す自己保持回路のフリップフロップ回路（１８）は、図３に示すフリップフロップ回路で構成されており、フリップフロップ回路のセット信号入力側（１９）にオンの信号が入力されると、フリップフロップ回路のセット信号入力側（１９）がオフの信号になっても、フリップフロップ回路の出力側（３４）はオンの信号の出力を保持する。

【0129】

なお、図３に示す回路はフリップフロップ回路の１つの例である。

【0130】

自己保持回路のフリップフロップ回路（１８）のセット信号入力側（１９）にオンの信号すなわち、セット信号が入力されると、自己保持回路のフリップフロップ回路の出力側（３４）からオンの信号が出力され、自己保持回路のフリップフロップ回路の出力側（３４）のオンの信号は保持される。

【0131】

自己保持回路のフリップフロップ回路の出力側（３４）のオンの信号は、バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）のゲート部に印可される。

【0132】

バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）のドレイン側は、ブートストラップ回路の電圧（４０）が印可されている。

【0133】

バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）のゲート部にオンの信号が印可されると、ＭＯＳＦＥＴ（３９）のドレイン側とソース側が導通し、ＭＯＳＦＥＴ（３９）のソース側の電圧は、ＭＯＳＦＥＴ（３９）のドレイン側と接続されているブートストラップ回路の電圧（４０）になる。

【0134】

すなわち、バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）のソース側のブートストラップ回路の電圧（４０）が、バッファ回路（３８）の出力（８９）すなわち、ＭＯＳＦＥＴ（３９）のソース側からゲート抵抗（４１）に印可される。

【0135】

また、バッファ回路（３８）は、ブートストラップ回路の電圧（４０）が印加されるＭＯＳＦＥＴ（３９）のドレイン側から、バッファ回路（３８）の出力（８９）の間は、ＭＯＳＦＥＴ（３９）以外に抵抗等は接続されていないため、バッファ回路（３８）の出力（８９）は低インピーダンスになる、すなわちインピーダンス変換回路である。

【0136】

パワーデバイス（１）のゲート部に電圧が印可されるとき、パワーデバイス（１）のゲート部はコンデンサになっているため突入電流が発生する。

【0137】

突入電流によるパワーデバイス（１）のゲート部の破損を防止するために、バッファ回路（３８）の出力（８９）と、パワーデバイス（１）のゲート部を接続している配線間にゲート抵抗（４１）を接続する。

【0138】

ゲート抵抗（４１）により、パワーデバイス（１）のゲート部のコンデンサからＲＣ回路が構成され、印可されるブートストラップ回路の電圧（４０）のパルス信号の立ち上がりの波形はなだらかになり、ブートストラップ回路の電圧（４０）が印可される瞬間のパワーデバイス（１）のゲート部の破損を防ぐことができる。

【0139】

ゲート抵抗（４１）を説明するための１つの例として、パワーデバイス（１）のゲート部に印可される電圧が５Ｖの場合を示す。

【0140】

１つの例として、ゲートに印可する電圧が５Ｖすなわち、パワーデバイス（１）のコレクタ側とエミッタ側が導通するときのゲートとソース間の電圧が５Ｖで、ゲート部のコンデンサ容量Ｑｇが２０ｎＣの場合に、パワーデバイス（１）がオンするまでの時間ｔを１μ秒と設定したときの、ゲート抵抗（４１）の抵抗値を示す。

【0141】

なお、ゲート抵抗（４１）はＲｇで示し、ゲートに印可する電圧はＶｉｎで示し、ゲート部へ流れ込む電流はＩｇで示し、ゲート部のコンデンサ容量Ｑｇで示す。

【0142】

パワーデバイス（１）がオンする時間ｔを１μ秒＝１０００ｎ秒と設定する場合、パワーデバイス（１）のゲート部へ流れ込む電流Ｉｇは、ゲート部のコンデンサ容量Ｑｇと、オンする時間ｔから、Ｉｇ＝Ｑｇ÷ｔより、０．０２Ａ＝２０ｍＡになる。

【0143】

このことから、ゲート抵抗（４１）Ｒｇは、Ｒｇ＝Ｖｉｎ÷Ｉｇより、２５０Ωになる。

【0144】

なお、ＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路に対して、ゲート抵抗（４１）やハイサイドのパワーデバイス（１）は、外部回路と接続するためのワイヤボンディング用のパッド部（４４）にて接続される外部回路である。

【0145】

ゲート抵抗（４１）を介して、ブートストラップ回路の電圧（４０）がハイサイドのパワーデバイス（１）のゲート部に印可される。

【0146】

ブートストラップ回路の電圧（４０）がハイサイドのパワーデバイス（１）のゲート部に印可されると、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側が導通する。

【0147】

ハイサイドのパワーデバイス（１）のドレイン側はモーター駆動用の電源すなわち、ＨＶ（６）に接続されてる。

【0148】

ハイサイドのパワーデバイス（１）のソース側はモーター（５）に接続されている。

【0149】

ハイサイドのパワーデバイス（１）のエミッタ側と接続されているモーター（５）の反対側は、ローサイドのパワーデバイス（４）のコレクタ側と接続されている。

【0150】

このとき、ローサイドのパワーデバイス（４）がオンになっている場合、ローサイドのパワーデバイス（４）のコレクタ側と、エミッタ側が導通している場合、ローサイドのパワーデバイス（４）のエミッタ側はＧＮＤ（５５）へ接続されているため、モーター駆動用の電源すなわち、ＨＶ（６）から電流が、ハイサイドのパワーデバイス（１）を介して、モータ（５）へ、モータ（５）からローサイドのパワーデバイス（４）を介してＧＮＤ（５５）へ流れるため、モータ（５）は回転する。

【0151】

なお、図１に示す回路はモータ制御回路の１つの例であり、ハイサイドのパワーデバイス（１）と、ローサイドのパワーデバイス（４）がオンするとモーター（５）が正転し、ハイサイドのパワーデバイス（３）と、ローサイドのパワーデバイス（２）がオンするとモーター（５）が逆転する回路であるため、ハイサイドのパワーデバイス（１）と、ローサイドのパワーデバイス（４）がオンする場合は、モーター（５）は正転になる。

【0152】

ブートストラップ回路に印加される電圧について説明する。

【0153】

ハイサイドのパワーデバイス（１）がオフで、ローサイドのパワーデバイス（２）がオンの時に、低電圧で回路が動作する領域の回路の電源Ｖｃｃ、５Ｖがブートストラップダイオード（２９）を通じて、高圧島（３１）すなわち、高電圧が掛かる領域に供給される。

【0154】

ブートストラップコンデンサ（３０）は、電源Ｖｃｃ、５Ｖがブートストラップダイオード（２９）を通じて、供給されて、ハイサイドのパワーデバイス（１）がオフで、ローサイドのパワーデバイス（２）がオンの時に充電される。

【0155】

説明のための１例として、ブートストラップダイオード（２９）の逆方向耐圧は２５０Ｖとする。

【0156】

説明のための１例として、ハイサイドは耐圧が６００Ｖのパワーデバイス（１）で、パワーデバイス（１）をオンにするために必要なゲート部に印可する電圧は５Ｖで、パワーデバイス（１）がオンした時に流れるコレクタ電流は１００Ａとする。

【0157】

説明のための１例として、モータ駆動用の電源、ＨＶ（６）の電圧は２００Ｖとする。

【0158】

説明のための１例として、モータ（５）は、ハイサイドのパワーデバイス（１）とローサイドのパワーデバイス（４）のオンとオフの組み合わせ、あるいはハイサイドのパワーデバイス（２）とローサイドのパワーデバイス（３）のオンとオフの組み合わせによるＰＷＭ制御で回転し、モータ駆動用の電源、ＨＶ（６）の電圧２００Ｖと、パワーデバイスのコレクタ電流の１００Ａが供給されるモータとする。

【0159】

ローサイドのパワーデバイス（２）をオフにした後に、ハイサイドのパワーデバイス（１）をオンにして、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側を導通させる。

【0160】

パワーデバイス（１）のコレクタ側にモータ駆動用の電源、ＨＶ（６）の電圧２００Ｖが接続されており、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側が導通すると、ハイサイドのパワーデバイス（１）のエミッタ側に、モータ駆動用の電源、ＨＶ（６）の電圧２００Ｖが供給される。

【0161】

ローサイドのパワーデバイス（２）はオフのため、ハイサイドのパワーデバイス（１）のエミッタ側の電圧は、ＧＮＤ電位すなわち、０Ｖから２００Ｖに上昇する。

【0162】

ハイサイドのパワーデバイス（１）のパワーデバイス（１）のエミッタ側の電圧が０Ｖから２００Ｖへ上昇する、すなわち電圧が変化するため、ブートストラップコンデンサ（３０）を介して、ソース側と接続しているブートストラップコンデンサ（３０）の電極側と反対側のブートストラップコンデンサ（３０）の電極側へ、変位電流が流れる。

【0163】

このとき、ブートストラップコンデンサ（３０）には、元々５Ｖが印可されてる。

【0164】

逆方向耐圧が２５０Ｖのブートストラップダイオード（２９）にブロックされてブートストラップコンデンサ（３０）の５Ｖは放電できない。

【0165】

すなわち、パワーデバイス（１）のエミッタ側の電圧が０Ｖから２００Ｖへ上昇するに従い、ブートストラップコンデンサ（３０）を介して変位電流が流れ、ソース側と接続している側と反対側の領域に印可される電圧が上昇するときに、ブートストラップコンデンサ（３０）に元々印可されている５Ｖが加わった状態で電圧が上昇する。

【0166】

すなわち、逆方向耐圧が２５０Ｖのブートストラップダイオード（２９）とブートストラップコンデンサ（３０）で囲まれた領域の電圧は５Ｖから電圧２０５Ｖに変化する。

【0167】

すなわち、高電圧が掛かる領域で動作する回路の電圧は、５Ｖから２０５Ｖに変化し、また、ブートストラップダイオード（２９）とブートストラップコンデンサ（３０）で構成された回路をブートストラップ回路と呼ぶ。

【0168】

ブートストラップ回路の電圧が印可される領域（４０）に、高圧島（３１）すなわち、高電圧が掛かる領域に、５Ｖから２０５Ｖに変化する電圧としてブートストラップ回路の電圧（４０）が印加される。

【0169】

ブートストラップ回路の電圧（４０）は、電圧を維持するガードリングで囲まれた高圧島の回路用に供給される。

【0170】

ブートストラップ回路の電圧（４０）すなわち、５Ｖから２０５Ｖに変化する電圧を印加する目的は、ハイサイドのパワーデバイス（１）がオンになり、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側が導通し、６００Ｖ耐圧のハイサイドのパワーデバイス（１）のエミッタ側の電圧が０Ｖから２００Ｖへ上昇するときに、パワーデバイス（１）のオンの状態を維持するためである。

【0171】

ハイサイドのパワーデバイス（１）のゲート部に印可する電圧は、エミッタ側の電圧に対して５Ｖ高くないと、ハイサイドのパワーデバイス（１）のオンの状態は維持できないため、ハイサイドのパワーデバイス（１）のゲート部の電圧をエミッタ側より常に５Ｖ高い状態を維持する必要がある。

【0172】

ハイサイドのパワーデバイス（１）のエミッタ側の電圧が０Ｖから２００Ｖに変化するのに合わせて、ハイサイドのパワーデバイス（１）のゲート部の電圧に、５Ｖから２０５Ｖに変化するブートストラップ回路の電圧（４０）を印加すると、パワーデバイス（１）のゲート部の電圧はエミッタ側より常に５Ｖ高い状態を維持できる。

【0173】

なお、ブートストラップ回路の電圧（４０）が５Ｖから２０５Ｖに変化するのは、モータ駆動用の電源、ＨＶ（６）の電圧が２００Ｖの場合であり、１つの例である。

【0174】

例えば、ゲート部に印加する電圧が１５Ｖでオンするハイサイドのパワーデバイス（１、３）およびローサイドのパワーデバイス（２、４）に、１７００Ｖ耐圧のパワーデバイスを使用し、モータ駆動用の電源、ＨＶ（６）の電圧は８００Ｖで、ブートストラップダイオード（２９）に逆耐圧が１ＫＶのブートストラップダイオード（２９）を用いた場合は、ブートストラップダイオード（２９）とブートストラップコンデンサ（３０）で囲まれた、ブートストラップ回路の電圧が印可される領域（４０）に印可される電圧は１５Ｖから電圧１７１５Ｖまで変化する。

【0175】

ブートストラップ回路の電圧（４０）を説明するための１つの例として、ブートストラップ回路の電圧（４０）が５Ｖから２０５Ｖに変化する場合を示しており、ゲート部に印加する電圧や、ハイサイドのパワーデバイス（１、３）およびローサイドのパワーデバイス（２、４）の耐圧や、モータ駆動用の電源、ＨＶ（６）の電圧や、ブートストラップダイオード（２９）の逆耐圧などについては限定は無い。

【0178】

以上が、図１に示す、従来の既知の技術の、ハイサイドのパワーデバイス（１）を制御する回路の構成および、ハイサイドのパワーデバイス（１）がオンするときの動作の説明であり、１つの例である。

【0176】

なお、参考までにパワーデバイス（１）がオフになる動作について説明する。

【0177】

バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの下側のＭＯＳＦＥＴ（９９）は、フリップフロップ回路（１８）の出力（３４）がオフになると、オフの信号が反転回路（９９）に入力され、反転回路（９９）により反転してオンになった信号が、ＭＯＳＦＥＴ（９９）のゲート部に印加され、ＭＯＳＦＥＴ（９９）はオンになる。

【0178】

オンになったＭＯＳＦＥＴ（９９）を介して、パワーデバイス（１）のゲート部に印可されていた電圧すなわち、電荷は、パワーデバイス（１）のエミッタ側へ流出し、パワーデバイス（１）のゲート部の電圧は、パワーデバイス（１）のエミッタ側の電位と同じになる。

【0179】

すなわち、パワーデバイス（１）のゲート部の電圧は、パワーデバイス（１）のエミッタ側より５Ｖ高い状態から、エミッタ側と同じ電位になるため、パワーデバイス（１）はオフになる。

【0180】

図１は従来のハイサイドのパワーデバイス（１）を制御する回路の１つの例であり、ハイサイドのパワーデバイス（１）と、ローサイドのパワーデバイス（４）がオンするとモーター（５）が正転する回路である。

【0181】

ここで、従来のハイサイドのパワーデバイス（１）を制御する回路には、例えば電磁波による外部のノイズ（７３）の影響により、誤動作（１０１）してしまうという懸念がある。

【0182】

対策として、［特許文献１］および、［特許文献２］にパワーデバイス制御用ＩＣの誤動作を防止する方法が提示されている。

【0183】

図２に、従来のパワーデバイスを制御する回路において、電磁波による外部のノイズ（７３）の影響により、誤動作（１０１）してしまう場合のタイミングチャートを、１つの例として示す。

【0184】

図２は、電磁波による外部のノイズ（７３）の影響により、パルス発生回路（１１）のセット出力（２３）が誤動作（１０１）でオンの信号を出力し、ハイサイドのパワーデバイス（１）がオフの状態（１０２）から、誤動作のオンの状態（１０３）になる場合のタイミングチャートを示す。

【0185】

従来の技術による、外部のノイズの影響により、ハイサイドのパワーデバイス（１）がオフの状態（１０２）から、誤動作のオンの状態（１０３）になるのを防ぐ方法について、従来の技術として、例えば、［特許文献１］特開２００３－７９１３１号公報に提示された、誤動作防止の方法がある。

【0186】

従来の技術の、［特許文献１］特開２００３－７９１３１号公報に示されている誤動作防止の方法は、高圧島のフリップフロップ回路の出力をオンもしくはオフに変化させるときに、パワーＭＯＳＦＥＴのソース側の電圧の時間変化がノイズとなり、フリップフロップ回路のセット入力あるいはリセット入力が誤動作するのを、パルス信号を１回ではなく２回、高圧島のフリップフロップ回路のセット入力あるいはリセット入力に入力させることにより防止する方法である。

【0187】

しかしながら、パルス信号をフリップフロップ回路の入力側に２回、セット入力あるいはリセット入力に入力を完了した直後に、電磁波による外部のノイズ（７３）が発生した場合、入力側のセット入力への誤信号の入力を防ぐ方法では無い。

【0188】

すなわち、フリップフロップ回路のセット入力あるいはリセット入力の入力側に、パルスの信号が１回目と２回目に入力される間にパワーデバイスの動作で、回路が持つ浮遊容量の働きによる誤動作を防止する方法である。

【0189】

すなわち、従来技術の［特許文献１］特開２００３－７９１３１号公報の方法では、フリップフロップ回路の入力側に誤動作防止としてパルス信号を２回、セット入力あるいはリセット入力に入力した直後に、電磁波による外部のノイズ（７３）が発生した場合は、電磁波による外部のノイズ（７３）を、誤ったオンもしくは、オフの信号として受け取り、フリップフロップ回路の入力側に入力され誤動作することを防ぐことはでき無い。

【0190】

すなわち、従来技術の［特許文献１］特開２００３－７９１３１号公報に示された誤動作を防止する方法は、２パルスすなわちフリップフロップ回路の入力側にパルス信号を２回、セット入力あるいはリセット入力に入力した直後に、電磁波による外部のノイズ（７３）が発生した場合に、誤動作を防ぐ方法では無い。

【0191】

また、従来の技術の［特許文献２］特開２０１４－６０８８２号公報に示された誤動作を防止する方法は、ハイサイドのパワーデバイスとローサイドのパワーデバイスのスイッチング動作をスタートするときに、すなわちモータ制御回路を使用するために電源投入するときに、ＨＶＩＣに対して、入力する信号について、セット信号とリセット信号を切り替えて入力することにより、ＨＶＩＣに内蔵されているフリップフロップ回路が誤ったオンの信号を保持している場合に、フリップフロップ回路により保持されている誤ったオンの信号を解消する、すなわち誤ったオンの状態を解消し、安定的にリセット状態にする方法である。

【0192】

すなわち、［特許文献２］特開２０１４－６０８８２号公報に示されているのは、トーテムポールで接続されているハイサイドのパワーデバイスとローサイドのパワーデバイスが同時にオンの状態になって、無負荷のため短絡状態となり、パワーデバイスが焼損するのを防止する方法である。

【0193】

また、［特許文献１］および、［特許文献２］に提示されている、パワーデバイス制御用ＩＣの誤動作を防止する方法の中で、ＨＶＩＣの誤動作を防止する方法は、あくまでもＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路に内蔵されている自己保持回路のフリップフロップ回路の入力側の信号に対する対策であり、自己保持回路のフリップフロップ回路の入力側以降の回路で、すなわち自己保持回路のフリップフロップ回路の入力側からＨＶＩＣの出力側までの回路にて、誤動作防止をする方法では無い。

【0194】

このことから、自己保持回路のフリップフロップ回路の入力以外の回路にて、電磁波による外部のノイズ（７３）の影響により出力が誤動作する可能性が懸念される。

【0195】

［特許文献１］および、［特許文献２］に示された方法には、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣにおいて、自己保持回路のフリップフロップ回路の入力側以外の回路にて、電磁波による外部のノイズ（７３）の影響による出力の誤動作に対する対策はない。

【0196】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの内部回路の自己保持回路として、図４に示すようなフリップフロップ回路（１８）を用いている場合、自己保持回路のフリップフロップ回路（１８）の入力側以降の回路、すなわち、自己保持回路のフリップフロップ回路（１８）を構成している回路上の配線等が電磁波による外部のノイズ（７３）の影響を受けて、自己保持回路のフリップフロップ回路（１８）の出力側（３４）から誤った信号を出力し、誤動作することが懸念される。

【0197】

すなわち、自己保持回路のフリップフロップ回路（１８）を構成している回路上の配線にて、電磁波による外部のノイズ（７３）を信号として拾って誤動作することが懸念される。

【0198】

例えば、図４に示すように、外部のノイズ（７３）により、自己保持回路のフリップフロップ回路（１８）の出力側（３４）がオフになっている時に、フリップフロップ回路（１８）の、ＮＡＮＤ回路（３６）の出力と、ＮＡＮＤ回路（３７）の入力を接続している配線（１６）が、電磁波による外部のノイズ（７３）を、誤ったオンの信号として拾うという懸念がある。

【0199】

図４に示す、ＮＡＮＤ回路（３７）の出力は、ＮＡＮＤ回路（３６）の入力に接続されおり、ＮＡＮＤ回路（３６）の出力がオンの信号になる。

【0200】

このことから、自己保持回路のフリップフロップ回路（１８）の出力側（３４）は誤動作のオンの信号になる。

【0201】

なお、図４に示す回路図は、自己保持回路のフリップフロップ回路としての１つの例である。

【0202】

また、図４に示す外部のノイズ（７３）は、フリップフロップ回路（１８）の誤動作についての説明をわかりやすくするように、電磁波による外部のノイズ（７３）を、雷状の形状にて、イメージとして図示している。

【0203】

なお、従来のＨＶＩＣすなわち、パワーデバイス制御用ＩＣにおける誤動作の原因の１つは、内部回路に自己保持回路のフリップフロップ回路（１８）を用いていることであり、自己保持回路のフリップフロップ回路（１８）が、電磁波による外部のノイズ（７３）を、オンもしくは、オフの信号として保持することが誤動作の問題を引き起こす。

【0204】

従来の誤動作を防止する技術は、［特許文献１］および、［特許文献２］に提示するように、自己保持回路のフリップフロップ回路（１８）の入力側のみの対策になっており、自己保持回路のフリップフロップ回路（１８）が誤った信号を保持しないようにする方法となっている。

【0205】

すなわち、従来の誤動作を防止する技術は、自己保持回路のフリップフロップ回路（１８）の入力側より前の回路においての対策のみであり、たとえば、自己保持回路のフリップフロップ回路（１８）の出力側（３４）以降の回路にて、電磁波による外部のノイズ（７３）による誤動作を防止する技術では無い。

【先行技術文献】

【特許文献】

【0206】

【特許文献1】特開２００３－７９１３１号公報

【特許文献2】特開２０１４－６０８８２号公報

【非特許文献1】富士電機技報、２０１５年、ｖｏｌ８８、ｎｏ．４、ＩＰＭ用ＨＶＩＣ技術、上西顕寛、赤羽正志、山路将晴

【非特許文献2】大阪大学、電力変換技術におけるパワーデバイスの動作についての解析的考察及び、その駆動技術に関する研究、Ｐ．６１からｐ．６７掲載、２０１７年７月、寺島知秀、大阪大学大学院工学研究院

【発明の概要】

【発明が解決しようとする課題】

【0207】

安全回路を考えた場合、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣにおいて、外部のノイズなどにより、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに誤動作が発生するような場合に、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの出力を強制的にオフにしたい、すなわち安全方向にしたいという課題がある。

【0208】

従来の技術は、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの自己保持回路のフリップフロップ回路の入力側以外にて、パワーデバイスをオンあるいはオフにする回路で異常が発生した場合に、出力側は安全方向の停止状態になるような安全回路になってい無い。

【0209】

また、従来技術では、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣのパワーデバイスをオンあるいはオフにする回路を構成している、自己保持回路のフリップフロップ回路の入力側以降の回路に異常が発生した場合は、出力側を安全方向の停止状態にするという考え方では無い。

【0210】

すなわち、自己保持回路のフリップフロップ回路の入力側以降の回路において、例えば、自己保持回路のフリップフロップ回路の出力側の回路において、異常が発生した場合の安全回路は無い。

【0211】

外部のノイズ等によりＨＶＩＣすなわち、パワーデバイス制御用ＩＣにて誤動作が発生しないように、パワーデバイスをオンあるいはオフにする回路を構成している回路において、配線経路上の状態がオンの場合でも、オフの場合でも、パワーデバイス制御用ＩＣの出力側を強制的に停止状態にすることが可能な安全回路を提供する。

【課題を解決するための手段】

【0212】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣにて、安全回路用ＭＯＳＦＥＴ（９１）がオンになると、パワーデバイス（１）のゲート部へ印加されている電圧が、安全回路ＭＯＳＦＥＴ（９１）によりパワーデバイス（１）のエミッタ側へ抜き取とられ、ハイサイドのパワーデバイス（１）のゲート部とエミッタ側の電位差が無くなり、パワーデバイス（１）がオフになり、パワーデバイス（１）と接続されたモータ（５）を強制的に停止状態にする。

【0213】

ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに内蔵されている自己保持回路のフリップフロップ回路と、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部までの間を接続している配線を分岐し、分岐した配線に安全回路ＭＯＳＦＥＴ（９１）のドレイン側を接続する。

【0214】

これにより、ハイサイドのパワーデバイス（１）のゲート部と、安全回路ＭＯＳＦＥＴ（９１）のドレイン側は接続される。

【0215】

安全回路ＭＯＳＦＥＴ（９１）のソース側とハイサイドのパワーデバイス（１）のエミッタ側を接続する。

【0216】

安全回路用ＭＯＳＦＥＴ（９１）をオンにすると、安全回路ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通する。

【0217】

ここで、安全回路ＭＯＳＦＥＴ（９１）のドレイン側とハイサイドのパワーデバイス（１）のゲート部は接続されており、安全回路ＭＯＳＦＥＴ（９１）のソース側とパワーデバイス（１）のエミッタ側は接続されている。

【0218】

すなわち、安全回路用ＭＯＳＦＥＴ（９１）をオンにすると、安全回路ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通するため、ハイサイドのパワーデバイス（１）のゲート部とパワーデバイス（１）のエミッタ側の電位差は、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通することで無くなり、パワーデバイス（１）はオフになる。

【0219】

すなわちパワーデバイス制御用ＩＣの出力側に、安全回路用ＭＯＳＦＥＴ（９１）を接続することにより、パワーデバイス（１）を強制的にオフにする安全回路を構成できる。

【0220】

パワーデバイス（１）のゲート部へ電圧が印加され、パワーデバイス（１）がオンになり、モータ駆動用の電源、ＨＶ（６）から、モータ（５）へ電圧が供給され駆動しているときに、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣのバッファ回路の出力（８９）と接続している焼損防止用抵抗（９２）と、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部に接続されているゲート抵抗（４１）までの間の配線を分岐し、分岐した配線（９０）をモータ側の安全回路用ＭＯＳＦＥＴ（９１）のドレイン側へ接続し、安全回路用ＭＯＳＦＥＴ（９１）のソース側をパワーデバイス（１）のエミッタ側へ接続することで、安全回路用ＭＯＳＦＥＴ（９１）をオンにすると、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部とエミッタ側の電位差は安全回路用ＭＯＳＦＥＴ（９１）により無くなる、すなわち、パワーデバイス（１）のゲート部へ印加されている電圧を、安全回路用ＭＯＳＦＥＴ（９１）を介して、パワーデバイス（１）のエミッタ側へ抜き取るため、パワーデバイス（１）はオフになり、モータ（５）へ供給する電圧は、パワーデバイス（１）からの供給に替わって、ブートストラップ回路で作られた電圧が焼損防止用抵抗（９２）にて電圧降下した後の電圧になり、また、モータ（５）へ供給する電流は、パワーデバイス（１）からの供給に替わって、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣのロジックレベルの電流に替わるため、モータ（５）は強制的に停止状態となる安全回路を構成できる。

【本発明の安全回路の構成の説明】

【0221】

本発明のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路の構成について説明する。

【0222】

本発明の説明をしやすくするために、図８に、図１で示す従来のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路から、フリップフロップ回路（１８）の入力側の反転回路（２０）から、モーター（５）までの回路を抽出した回路を示す。

【0223】

図８に示す、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに内蔵されているバッファ回路（３８）の出力側（８９）と、外部回路と接続するためのワイヤボンディング用のパッド部（４４）の間に接続されている配線を、本発明で追加する安全回路では分岐させることを特徴とする。

【0224】

図９に本発明で追加する安全回路を説明するための回路を示す。

【0225】

本発明の説明をしやすくするために、図９に、図１で示すフリップフロップ回路（１８）の入力側の反転回路（２０）から、モーター（５）までの回路を抽出した、図８に示す回路に、本発明で追加する安全回路を追加した回路を示す。

【0226】

図９に示すように、バッファ回路（３８）の出力側（８９）で分岐（９０）した配線を、本発明の安全回路の、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側に接続する。

【0227】

なお、分岐（９０）させた配線の残りの片側は、図９に示すように、従来の回路と同じく外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して、ゲート抵抗（４１）および、ダイオード（４５）に接続する。

【0228】

ハイサイドのパワーデバイス（１）のエミッタ側およびモータ（５）と、安全回路用ＭＯＳＦＥＴ（９１）のソース側を接続（１０９）する。

【0229】

なお、図９に示すように、本発明の安全回路は、バッファ回路（３８）の出力側（８９）と、配線を分岐（９０）する個所の間に、焼損防止用抵抗（９２）を接続する。

【0230】

自己保持回路のフリップフロップ回路（１８）の出力側（３４）の出力インピーダンスは、バッファ回路（３８）によりインピーダンス変換されて、低インピーダンスになる。

【0231】

バッファ回路（３８）の、トーテムポールに接続された上側のＭＯＳＦＥＴ（３９）がオンの状態で、ＭＯＳＦＥＴ（３９）のドレイン側とソース側が導通しているときに、安全回路用ＭＯＳＦＥＴ（９１）のゲート部にオンの信号が入力され、ドレイン側とソース側が導通すると、バッファ回路（３８）の、トーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）を介して、直流の電流が、安全回路用ＭＯＳＦＥＴ（９１）へ流れ、ＭＯＳＦＥＴ（９１）のソース側と接続されている、モータ（５）すなわち、コイルへ直流の電流が流れ、モータ（５）の数Ωから数十Ωの巻き線抵抗を考慮に入れない場合は、直流の電流が流れるときのモータ（５）すなわち、コイルには抵抗は無く、モータ（５）とローサイドのパワーデバイスを介してＧＮＤ（５５）へ直流の短絡電流が流れ、トーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）や、安全回路用ＭＯＳＦＥＴ（９１）が焼損する可能性がある。

【0232】

本発明で追加する安全回路は、バッファ回路（３８）の、トーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）や、安全回路用ＭＯＳＦＥＴ（９１）の焼損防止のために焼損防止用抵抗（９２）を接続する。

【0233】

焼損防止用抵抗（９２）は、バッファ回路（３８）の出力側（８９）に接続する。

【0234】

なお、バッファ回路（３８）の出力側（８９）の配線において、分岐（９０）する前の配線に焼損防止用抵抗（９２）を接続する。

【0235】

なお、焼損防止用抵抗（９２）からの配線において、図９に示すように、分岐した配線（９０）の一方の配線と、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側を接続する。

【0236】

また、焼損防止用抵抗（９２）からの配線において、図９に示すように、分岐した配線（９０）の安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と接続している配線では無い、もう一方の残りの配線に、従来の回路と同じく、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して、ゲート抵抗（４１）および、ダイオード（４５）を接続する。

【0237】

本発明の安全回路に、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して接続する、ゲート抵抗（４１）について説明する。

【0238】

ゲート抵抗（４１）を説明するため、１つの例として、ゲート抵抗（４１）Ｒｇを２５０Ωとする。

【0239】

なお、焼損防止用抵抗（９２）を接続した配線の後の、分岐した配線（９０）に、ゲート抵抗（４１）は接続されるため、焼損防止用抵抗（９２）とゲート抵抗（４１）は直列接続になる。

【0240】

このことから、２５０Ωから焼損防止用抵抗（９２）の抵抗値を引いたものを、図９に示す本発明で追加する安全回路のゲート抵抗（４１）の抵抗値とする。

【0241】

すなわち、例えば、本発明で追加する安全回路の焼損防止用抵抗（９２）の抵抗値を１００Ωに設定した場合は、図９に示す本発明で追加する安全回路のゲート抵抗（４１）Ｒｇの抵抗値は、２５０Ωから焼損防止用抵抗（９２）の抵抗値１００Ωを引いた１５０Ωとなる。

【0242】

なお、ブートストラップ回路の電圧（４０）は、焼損防止用抵抗（９２）により電圧降下する。

【0243】

安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と、焼損防止用抵抗（９２）は接続されている。

【0244】

安全回路用ＭＯＳＦＥＴ（９１）のソース側とモータ（５）は接続されている。

【0245】

安全回路用ＭＯＳＦＥＴ（９１）がオンになると、焼損防止用抵抗（９２）により電圧降下したブートストラップ回路の電圧（４０）が、モータ（５）へ印加される。

【0246】

ちなみに、図１３に示す、誤った回路のように、安全回路用ＭＯＳＦＥＴ（９１）の焼損防止用抵抗（９２）を、分岐した配線（９０）の前ではなく、分岐した配線（９０）の後の、安全回路用ＭＯＳＦＥＴ（９１）と接続する側の配線へ接続すると、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して、ゲート抵抗（４１）および、ダイオード（４５）が接続されており、ゲート抵抗（４１）および、ダイオード（４５）を介してハイサイドのパワーデバイス（１）のゲート部が接続されている側に対して、焼損防止用抵抗（９２）はプルダウン抵抗と同じになる。

【0247】

すなわち、図１３に示す、誤った回路では、安全回路用ＭＯＳＦＥＴ（９１）がオンになり、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側の電圧と、安全回路用ＭＯＳＦＥＴ（９１）のソース側の電圧（１０４）が同電位になっても、ハイサイドのパワーデバイス（１）のゲート側に印加される側の電圧（１０５）は、焼損防止用抵抗（９２）による電圧降下が無いため、ハイサイドのパワーデバイス（１）のゲート側に印加される電圧は維持され、ハイサイドのパワーデバイス（１）はオフにはなら無い。

【0248】

すなわち、ハイサイドのパワーデバイス（１）のゲート側へ印加される電圧が維持されるのを防止するために、必ずバッファ回路（３８）の出力側（８９）と、配線を分岐（９０）する個所の間に、すなわち配線を分岐（９０）する前の配線に、安全回路用ＭＯＳＦＥＴ（９１）の焼損防止用抵抗（９２）を接続する。

【0249】

図９に示すように、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側を導通させるために、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に電圧を印可させるための配線を接続する。

【0250】

安全回路用ＭＯＳＦＥＴ（９１）のゲート部と、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）の出力側（９４）を接続する。

【0251】

なお、図７は、図１に示す従来の回路に、図９で示した本発明で追加する安全回路を追加したＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路である。

【0252】

なお、図７に示す、本発明のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路において、図９で示した、ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）に相当する回路は、ＤＳＰ（９）、もしくはマイコン、もしくはＡＳＩＣ、もしくはＦＰＧＡと、外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（４４）と、反転回路（４３）と、外部回路からの強制オフ信号の入力用の配線（１００）と、外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（９３）と、安全回路用ＭＯＳＦＥＴ（９１）のゲート部へオンの信号を出力するＯＲ回路（４２）と、レベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）と、短絡防止用の抵抗（９６）と、反転回路（９７）で構成される回路である。

【0253】

図１０に示す模式図は、図７に示した本発明の安全回路のＨＶＩＣすなわち、ハイサイドのパワーデバイス（１）を制御する回路の、チップのレイアウトの１例である。

【0254】

図１０に、高圧島（３１）すなわち高電圧が掛かる領域と、低圧回路すなわち低電圧で回路が動作する領域（３２）と、高圧島（３１）と低電圧で回路が動作する領域（３２）を分離するガードリング（３３）を示す。

【0255】

図１１に、図１０のＢ－Ｂ’に示した、高圧島（３１）から低電圧で回路が動作する領域（３２）へ、パルス信号のオンもしくはオフの信号を伝えるレベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）の断面図を示す。

【0256】

図１１に示すレベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）の断面図は、図１の回路図のレベルシフト回路のＭＯＳＦＥＴ（１７）の断面図と同じである。

【0257】

すなわち、図１１に示すレベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）の断面図は、図６のレベルシフト回路のＭＯＳＦＥＴ（１７）の断面構造と同じであるため、製造プロセスを共通化できるので、製造コストを低減できる。

【0258】

すなわち、本発明の安全回路の低電圧で回路が動作する領域（３２）から、焼損防止用抵抗（９２）を含む高圧島（３１）へ、信号を伝達するレベルシフト回路（２５）の安全回路用ＭＯＳＦＥＴ（９９）と、従来の技術であるＭＯＳＦＥＴ（１７）あるいはＭＯＳＦＥＴ（２６）を含むレベルシフト回路（２５）を同じ構成にすることにより、本発明によるウェハ製造プロセスの変更は、写真製版工程で使用するマスクのパターンの追加あるいは、改定のみで済み、酸化膜生成工程、レジスト塗布工程、露光工程、エッチング工程、不純物注入工程、アニール工程などのウェハ製造プロセスは変更不要のため、従来のＨＶＩＣのウェハ製造プロセスに対して、製造コストの上昇を抑制できる。

【0259】

なお、図１１に示したレベルシフト回路（２５）の安全回路用ＭＯＳＦＥＴ（９９）の断面図に示された、ゲート部に信号を出力する回路（９５）については、図７に示す、ＤＳＰ（９）、もしくはマイコン、もしくはＡＳＩＣ、もしくはＦＰＧＡと、外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（４４）と、反転回路（４３）と、外部回路からの強制オフ信号の入力用の配線（１００）と、外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（９３）と、安全回路用ＭＯＳＦＥＴ（９１）のゲート部へオンの信号を出力するＯＲ回路（４２）と、レベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）と、短絡防止用の抵抗（９６）と、反転回路（９７）とで構成される回路に相当する。

【0260】

なお、図６に示したレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面構造と、図１１に示したレベルシフト回路のＭＯＳＦＥＴ（９９）の断面図の異なる点について説明する。

【0261】

図６に示したレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面構造では、ＡＩ配線（６８）は、高圧島（３１）のレベルシフト回路（２５）の抵抗（２７）および反転回路（２０）と接続しているが、図１１に示したレベルシフト回路のＭＯＳＦＥＴ（９９）の断面図では、高圧島（３１）のレベルシフト回路（２５）の短絡防止用の抵抗（９６）および、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に接続している反転回路（２７）と接続している。

【0262】

図６に示したレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）の断面構造では、ＭＯＳ構造のポリシリゲート（７９）と、パルス発生回路のセット出力（２１）を接続しているが、図１１に示したレベルシフト回路のＭＯＳＦＥＴ（９９）の断面図では、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）の出力側（９４）と接続する。

【本発明の安全回路の動作の説明】

【0263】

本発明のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路の動作を説明する。

【0264】

モータ駆動用のハイサイドのパワーデバイス（１）のゲート部にオンの信号が印可されているときに、本発明の安全回路にて、ゲート部のオンの信号を強制的にオフにする動作を説明する。

【0265】

まず、ハイサイドのパワーデバイス（１）のゲート部にオンの信号が印可され、ハイサイドのパワーデバイス（１）がオンの状態で、本発明の安全回路の、安全回路用ＭＯＳＦＥＴ（９１）がオフのときの、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側間の電位差について説明する。

【0266】

本発明の安全回路の動作の説明をするために、１つの例として、ブートストラップ回路の電圧（４０）が２０５Ｖになっており、ハイサイドのパワーデバイス（１）がオンになっており、ハイサイドのパワーデバイス（１）のコレクタ側とエミッタ側が導通しており、ハイサイドのパワーデバイス（１）のエミッタ側の電圧として、パワーデバイス（１）のコレクタ側の電圧の、モータ駆動用の電源、ＨＶ（６）の２００Ｖが供給されている場合において、本発明の安全回路の安全回路用ＭＯＳＦＥＴ（９１）がオフになっている場合の、本発明の安全回路の安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側間の電位差について説明する。

【0267】

安全回路用ＭＯＳＦＥＴ（９１）がオフになっている場合には、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側は、ブートストラップ回路の電圧（４０）の２０５Ｖが印加されており、安全回路用ＭＯＳＦＥＴ（９１）のソース側は、ハイサイドのパワーデバイス（１）のエミッタ側と接続されているため、２００Ｖになっている。

【0268】

すなわち、安全回路用ＭＯＳＦＥＴ（９１）がオフの時の、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側の電位差は５Ｖである。

【0269】

なお、ブートストラップ回路の電圧（４０）の２０５Ｖは、焼損防止用抵抗（９２）から、分岐した配線（９０）の一方の配線と接続している安全回路用ＭＯＳＦＥＴ（９１）のドレイン側に印加されるが、安全回路用ＭＯＳＦＥＴ（９１）はオフのため、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側の間の抵抗値は無限大であり、分岐した配線（９０）のもう一方の配線と、ハイサイドのパワーデバイス（１）のゲート部に印加されるが、ハイサイドのパワーデバイス（１）のゲート部はコンデンサの構造となっており、直流としての抵抗値は無限大である。

【0270】

すなわち、焼損防止用抵抗（９２）に接続されている抵抗の抵抗値は無限大となっているため、ブートストラップ回路の電圧（４０）の２０５Ｖについて、焼損防止用抵抗（９２）による電圧降下は無いため、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側はブートストラップ回路の電圧（４０）の２０５Ｖが印加される。

【0271】

つぎに、本発明である安全回路用ＭＯＳＦＥＴ（９１）がオンになったときの、本発明の安全回路の動作の説明をする。

【0272】

信号を出力する回路（９５）の出力側（９４）から、安全回路用ＭＯＳＦＥＴ（９１）のゲート部にオンの信号が印可されると、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通する。

【0273】

安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通すると、安全回路用ＭＯＳＦＥＴ（９１）のソース側と接続されている、ハイサイドのパワーデバイス（１）のエミッタ側およびモータ（５）は、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と接続される。

【0275】

図９に示すように、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側の配線は、分岐（９０）された配線の残ったもう一方の配線に接続されている。

【0276】

図９に示すように、分岐した配線（９０）において、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と接続した配線では無い、すなわち、残ったもう一方の配線は、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して、ゲート抵抗（４１）および、ダイオード（４５）に接続されており、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部に接続されている。

【0277】

図９に示すように、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通すると、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と接続されたダイオード（４５）を介して、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部の電荷が、ＭＯＳＦＥＴ（９１）のソース側へ流れて引き抜かれる（９６）。

【0278】

安全回路用ＭＯＳＦＥＴ（９１）のソース側はハイサイドのパワーデバイス（１）のエミッタ側およびモータ（５）と接続されているため、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部は、パワーデバイス（１）のエミッタ側およびモータ（５）と同じ電位になる。

【0279】

このことから、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と、ゲート抵抗（４１）および、ダイオード（４５）を介して接続されているハイサイドのパワーデバイス（１）のゲート部は、パワーデバイス（１）のエミッタ側およびモータ（５）と同じ電位になる。

【0280】

ハイサイドのパワーデバイス（１）のドレイン側はモータ駆動用の電源、ＨＶ（６）と接続されている。

【0281】

ハイサイドのパワーデバイス（１）のエミッタ側はモータと接続されている。

【0282】

ハイサイドのパワーデバイス（１）はモータ駆動用の電源、ＨＶ（６）をモータに供給するためのスイッチングデバイスのＩＧＢＴであり、ゲート部はＭＯＳＦＥＴ構造である。

【0283】

ＭＯＳＦＥＴ構造のＩＧＢＴは、ゲートの電位とエミッタ側の電位が同じになるとオフになる。

【0284】

ハイサイドのパワーデバイス（１）のＩＧＢＴがオフになると、パワーデバイス（１）のコレクタ側とエミッタ側が導通状態から、コレクタ側とエミッタ側の間のドリフト層に空乏層が広がり、コレクタ側とエミッタ側は絶縁状態になる。

【0285】

すなわち、ハイサイドのパワーデバイス（１）は強制的にオフになるため、ハイサイドのパワーデバイス（１）のコレクタ側と接続されているモータ駆動用の電源、ＨＶ（６）から、ハイサイドのパワーデバイス（１）のエミッタ側と接続されているモータ（５）への、モータ駆動用の電源、ＨＶ（６）らの電力供給はオフになる。

【0286】

安全回路用ＭＯＳＦＥＴ（９１）がオンになった場合のモータ（５）に印加される電圧および流れる電流について説明する。

【0287】

モータ（５）への、モータ駆動用の電源、ＨＶ（６）らの電力供給はオフになるが、図９の回路図に示すように、バッファ回路（３８）のトーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ（３９）のソース側のブートストラップ回路の電圧（４０）が、バッファ回路（３８）の出力（８９）を介して、焼損防止用抵抗（９２）へ印加される。

【0288】

また、焼損防止用抵抗（９２）を介して、ドレイン側とソース側が導通している安全回路用ＭＯＳＦＥＴ（９１）へも印加される、

【0289】

また、安全回路用ＭＯＳＦＥＴ（９１）のソース側と接続されているモータ（５）へも印加される。

【0290】

モータ（５）へ印加される電圧は、焼損防止用抵抗（９２）で電圧降下したブートストラップ回路の電圧（４０）が、モータ（５）へ印加される。

【0291】

また、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路に流れる電流が１ｍＡの場合は、焼損防止用抵抗（９２）を介して、ドレイン側とソース側が導通している安全回路用ＭＯＳＦＥＴ（９１）のソース側と接続されているモータ（５）に流れる電流は１ｍＡとなる。

【0292】

まとめると、モータ（５）に印加される電圧は、ハイサイドのパワーデバイス（１）がオフのため、モータ駆動用の電源、ＨＶ（６）の電圧２００Ｖは０Ｖになり、ハイサイドのパワーデバイス（１）コレクタ電流として供給される１００Ａは０Ａになり、替わって、モータ（５）に印加される電圧は、ブートストラップ回路の電圧（４０）の５Ｖが焼損防止用抵抗（９２）の抵抗により電圧降下した後の電圧が印加され、モータ（５）に流れる電流は、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに流れる電流の１ｍＡへと切り替わる。

【0293】

すなわち、モータ（５）に印加される電圧は、２００Ｖから５Ｖ以下へ、モータ（５）に流れる電流は１００Ａから１ｍＡに切り替わるため、モータ（５）は安全方向の停止状態になる。

【0294】

なお、１つの例として、マイコンの入出力端子の出力端子を用いて、すなわち出力電圧５Ｖで出力電流１ｍＡを用いて、最大許容電圧が２００Ｖで最大許容電流値が１００Ａのモータを接続しても、モータを駆動させることは不可能である。

【0295】

本発明による安全回路により、ブートストラップ回路の電圧（４０）焼損防止用抵抗（９２）で電圧降下したブートストラップ回路の電圧（４０）がモータ（５）に印加され、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに流れる電流が１ｍＡの場合、モータ（５）に流れる電流も１ｍＡとなり、モータ（５）が回転できるだけのエネルギーは供給できず、モータ（５）は停止状態になる、すなわち、安全方向になることが期待できる。

【0296】

なお、上記に記述した、ローサイドのパワーデバイス（４）は、図１および図７の回路図に示すローサイドのパワーデバイス（４）である。

【0297】

図７に、図１に示す従来のハイサイドのパワーデバイス（１）を制御するＨＶＩＣすなわち、パワーデバイス制御用ＩＣの１つの例の回路図に、図９に示した本発明の安全回路を組み込んだ回路追加した回路図を示す。

【0298】

図７は、図９で示すモータ側のＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）に相当する回路は、ＤＳＰ（９）、もしくはマイコン、もしくはＡＳＩＣ、もしくはＦＰＧＡの出力（１０）の信号を反転させる反転回路（４３）と、外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（９３）とＯＲ回路（４２）で示している。

【0299】

図７に示す回路では、ＤＳＰ（９）、もしくはマイコン、もしくはＡＳＩＣ、もしくはＦＰＧＡの出力（１０）の信号がオフの場合、反転回路（４３）にてオンの信号が、２つの入力部があるＯＲ回路（４２）の片側の入力部へ入力されると、ＯＲ回路（４２）からオンの信号がレベルシフトのＭＯＳＦＥＴ（９８）のゲート部へ出力される。

【0300】

また、図７に示す回路では、外部回路からの入力を接続するためのワイヤボンディング用のパッド部（９６）に接続されている外部回路からオンの信号が、２つの入力部があるＯＲ回路（４２）の残りの片側の入力部へ入力されると、ＯＲ回路（４２）からオンの信号がレベルシフトのＭＯＳＦＥＴ（９８）のゲート部へ出力される。

【0301】

２つの入力部があるＯＲ回路（４２）の片側もしくは、両方の入力部にオンの信号が入力されると、ＯＲ回路（４２）からオンの信号が出力される。

【0302】

ＯＲ回路（４２）からオンの信号が出力されると、レベルシフトのＭＯＳＦＥＴ（９８）のゲート部へレベルシフトのＭＯＳＦＥＴ（９８）のドレイン側とソース側は導通する。

【0303】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のドレイン側は短絡防止用の抵抗（９６）と接続されている。

【0304】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のソース側はＧＮＤ（５５）と接続されている。

【0305】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のソース側のＧＮＤ（５５）と接続されている配線は、分岐されており、分岐された配線は反転素子（９７）へ接続されている。

【0306】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のドレイン側の電位はＧＮＤ（５５）になる。

【0307】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）の、ソース側の配線は分岐されて反転素子（９７）に接続されており、反転素子（９７）にはＧＮＤ（５５）の電位、すなわちオフの信号が入力される。

【0308】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のソース側の電位はＧＮＤ（５５）になり、ＧＮＤ（５５）の電位すなわち、オフになった信号は反転素子（９７）により、オンの信号になる。

【0309】

反転素子（９７）の出力側はモータ（５）に接続されている。

【0310】

オフの信号が入力された反転素子（９７）は、反転素子（９７）を介してオンの信号になり、安全回路用ＭＯＳＦＥＴ（９１）のゲート部にオンの信号が入力される。

【0311】

レベルシフト回路（２５）のＭＯＳＦＥＴ（９８）のゲート部にオンの信号が入力されると、反転素子（９７）を介して、安全回路用ＭＯＳＦＥＴ（９１）のゲート部にオンの信号が印加され、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側は導通する。

【0312】

安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通すると、ハイサイドのパワーデバイス（１）のゲート部は、ハイサイドのパワーデバイス（１）のエミッタ側およびモータ（５）と同じ電位になり、パワーデバイス（１）は強制的にオフになる。

【0313】

ハイサイドのパワーデバイス（１）が強制的にオフになると、ハイサイドのパワーデバイス（１）のコレクタ側と接続されているモータ駆動用の電源、ＨＶ（６）から、ハイサイドのパワーデバイス（１）のエミッタ側と接続されているモータ（５）への、モータ駆動用の電源、ＨＶ（６）からの電力供給はオフになる。

【0314】

モータ駆動用の電源、ＨＶ（６）の電圧に替わって、焼損防止用抵抗（９２）で電圧降下した後のブートストラップ回路の電圧（４０）が、モータ（５）へ印加される。

【0315】

また、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに流れる電流は１ｍＡの場合、モータ（５）に流れる電流は１ｍＡであり、モータ（５）が回転できるだけのエネルギーは供給できず、モータ（５）は停止状態になり、すなわち、安全方向になることが期待できる。

【0316】

図１２のタイミングチャートは、本発明の安全回路として、レベルシフト回路（２５）の安全回路用ＭＯＳＦＥＴ（９９）がオンになり、レベルシフト回路（２５）の安全回路用（９１）がオンになると、ハイサイドのパワーデバイス（１）のゲート部に印加されている電圧がＧＮＤ（５５）の電位すなわち、０Ｖになり、モータ（５）に印加されているモータ駆動用の電源、ＨＶ（６）もオフになることを示す。

【0317】

なお、モータ（５）に印加されているモータ駆動用の電源、ＨＶ（６）はオフになるが、替わりに、モータ（５）に印加される電圧および、流れる電流は、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣからの５Ｖ以下の電圧と、１ｍＡの電流になる。

【0318】

また、図１２のタイミングチャートは、レベルシフト回路（２５）の安全回路用（９１）がオンになっていることにより、電磁波による外部のノイズ（７３）の影響で、パルス発生回路（１１）のセット出力（２３）あるいは、フリップフロップ回路（１８）の出力（３４）が誤ったオンの信号を出力しても、ＧＮＤ（５５）の電位すなわち、０Ｖになっているハイサイドのパワーデバイス（１）のゲート部に変化（１０６）は無く、また、５Ｖ以下の電圧が印加され、１ｍＡの電流が流れているモータ（５）にも変化（１０６）は無いこと、すなわち、ハイサイドのパワーデバイス（１）のゲート部が誤ったオンにはならず、モータ（５）も誤動作しないことを示している。

【0319】

なお、図１２に示すタイミングチャートは、１つの例として示しており、ハイサイドのパワーデバイス（１）のゲート部に印加される電圧は、ハイサイドのパワーデバイス（１）のゲート部がオンの場合に、ブートストラップ回路の電圧（４０）の２０５Ｖが印加され、モータ（５）がオンになった場合には、モータ駆動用の電源、ＨＶ（６）の２００Ｖが、モータ（５）へ印加される場合を示している。

【0320】

なお、図１２に示すタイミングチャートに、電磁波による外部のノイズ（７３）を、雷状の形状にて、イメージとして図示している。

【本発明の安全回路の応用回路の例】

【0321】

図１５に示す本発明の安全回路の応用回路は、図７に示されている、レベルシフト回路（２５）の短絡防止用の抵抗（９６）を削除する。

【0322】

図１５に示す本発明の安全回路の応用回路は、図７に示されている安全回路用ＭＯＳＦＥＴ（９１）を削除する。

【0323】

図１５に示す本発明の安全回路の応用回路は、図７に示されている反転回路（９７）を削除する。

【0324】

図１５に示す本発明の安全回路の応用回路は、図７に示す、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）のドレイン側に接続している短絡防止用の抵抗（９６）との接続を外し、替わりに、バッファ回路の出力（８９）で分岐した配線（９０）の接続へ変更する。

【0325】

図１５に示す本発明の安全回路の応用回路は、図７に示されている、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）のソース側をＧＮＤ（５５）に接続する。

【0326】

図１５に示す本発明の安全回路の応用回路の動作は、パワーデバイス（１）がオンの時に、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）をオンにすると、パワーデバイス（１）のゲート部に印加されている電圧を、パワーデバイス（１）のゲート部とレベルシフト側の安全回路ＭＯＳＦＥＴ（９９）を介して、直接ＧＮＤ（５５）に接続し、パワーデバイス（１）のゲート部に印加されている電圧を強制的にＧＮＤ（５５）と同じ電位へする、すなわち０Ｖにすることにより、パワーデバイス（１）を強制的にオフにして、モータ（５）を強制的に停止にする回路である。

【0327】

なお、図１５に示す本発明の安全回路の応用回路は、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）のソース側をＧＮＤ（５５）に接続するため、図７に示す回路と異なり、焼損防止用抵抗（９２）で電圧降下した後のブートストラップ回路の電圧（４０）が、モータ（５）へ印加されることは無くなり、また、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに流れる電流も、モータ（５）に流れることが無くなる。

【0328】

なお、図１５に示すレベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）の断面構造は、図１１に示す構造と同じであり、ウェハ製造コストが上昇することを抑制できる。

【0329】

なお、図１５に示すレベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）の断面構造において、図１１に示す構造と異なる点は、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）のソース側および、ドレイン側と配線接続される側の回路であり、ウェハ製造コストそのものに影響するのはマスクパターンのみである。

【0330】

なお、安全回路用ＭＯＳＦＥＴ（９１）をオンにして、モータ（５）を強制的に停止状態にしているときに、電磁波による外部のノイズ（７３）を誤ったオフの信号として受け取り、安全回路用ＭＯＳＦＥＴ（９１）がオフになり、モータ（５）へモーター駆動用の電源すなわち、ＨＶ（６）が供給される場合について説明する。

【0331】

従来技術では、電磁波による外部のノイズ（７３）を、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣの自己保持回路のフリップフロップ回路（１８）により、オンもしくは、オフの信号として保持し、保持したオンの信号を出力し続けるが、本発明の安全回路用ＭＯＳＦＥＴ（９１）は電磁波による外部のノイズ（７３）を誤ったオフの信号として受け取った場合に、誤ったオフの信号を保持する回路は無いため、安全回路用ＭＯＳＦＥＴ（９１）がオフになるのは、電磁波による外部のノイズ（７３）が発生している間のみである。

【0332】

電磁波による外部のノイズ（７３）が発生している間は瞬間であり、安全回路用ＭＯＳＦＥＴ（９１）がオフになるのは瞬間である。

【0333】

安全回路用ＭＯＳＦＥＴ（９１）がオフになる瞬間のみ、ハイサイドのパワーデバイス（１）がオンになり、モーター駆動用の電源すなわち、ＨＶ（６）がモータ（５）に印加される。

【0334】

モータ（５）は、自然の法則である慣性の法則から、停止状態から動作すなわち、回転をスタートさせるときには、大きなエネルギーが必要であり、また、モーター駆動用の電源すなわち、ＨＶ（６）がモータ（５）に印加されるのは、安全回路用ＭＯＳＦＥＴ（９１）が、電磁波による外部のノイズ（７３）により、オフになる瞬間であるため、モータ（５）が駆動し続けることは無い。

【期待される効果】

【0335】

１つの例として、図１４に示すように、モータ（５）を設置した後で、環境の湿度が高くモータ（５）への悪影響が想定されることが発覚した場合に、湿度センサ（１０８）を後付けで設置し、モータ（５）を設置した環境がモータ（５）への悪影響が想定される湿度以上になった場合に、湿度センサ（１０８）を接続し、モータ（５）への悪影響が想定される湿度を設定した、ＡＤ変換付きロジック回路（４７）を、本発明のＨＶＩＣ（１０７）へ後付けすることが可能になる。

【0336】

なお、湿度センサ（１０８）を後付けで設置するのは１つの例であり、例えばモータの振動を検出する加速度センサを後付けで設置し、モータの異常振動の検知回路を後付けで設置することなど、モータの異常を検知する回路を後付けで設置することが可能になる。

【0337】

すなわち、本発明のＨＶＩＣの安全回路により、モータ（５）を強制的に停止状態にする回路を後付けすることが可能になる。

【0338】

なお、本発明のＨＶＩＣの安全回路により、モータ（５）を強制的に停止状態にする回路を後付けする回路について、モータ（５）を強制的に停止状態にする条件すなわち、温度や湿度や振動などについての制約は無い。

【0339】

また、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに対して、オンもしくはオフの信号を伝達するデバイスとして、プログラム言語を用いたプログラミングが可能なデバイスすなわち、例として、ＤＳＰ（９）、もしくはマイコン、もしくはＡＳＩＣ、もしくはＦＰＧＡ、もしくはＰＳｏＣなどを用いる場合に、湿度センサ（１０８）を後付けで接続して、プログラムの変更にて湿度の管理を行うなど、プログラム変更で対応することは可能であるが、プログラムサイズが大きい場合は、プログラムミスを起こしたり、また、構造化プログラム言語を使用し、ローカル変数ではなく、グローバル変数を変更する場合で、また、グローバル変数を複数の関数で用いている場合は、グローバル変数の変更による想定外の動作を引き起こすリスクが発生する。

【0340】

本発明のＨＶＩＣの安全回路は、モータ（５）を強制的に停止状態にできるハードウェアの回路を、後付けすることが可能になるため、プログラム言語を用いたプログラミングが可能なデバイスのプログラム変更が不必要となり、プログラム変更による想定外の動作を引き起こすリスクを防止できることが期待される。

【0341】

なお、本発明のＨＶＩＣの安全回路により、モータ（５）を強制的に停止できる回路を後付けする場合は、モータ（５）を強制的に停止できる回路を接続するまでは外部回路からの強制オフ信号の入力用の配線（１００）をＧＮＤ（５５）へ接続しておく。

【0342】

従来技術である［特許文献１］や［特許文献２］に示す方法は、ＨＶＩＣの内部回路の自己保持回路であるフリップフロップ回路の入力側におけるノイズによる誤動作を防止するという狭い範囲の技術であるが、本発明のＨＶＩＣの安全回路はＨＶＩＣの内部回路の自己保持回路であるフリップフロップ回路の入力側のみではなく、ＨＶＩＣの出力側で誤動作を防止する方法であり、また、ノイズによる誤動作のみではなく、ＨＶＩＣおよびモータを現場に取り付けた後に、後付けでノイズ以外によるモータの誤動作、あるいはモータの故障の対策ができる、すなわち、モータを強制的に停止状態にさせ、強制的に安全方向することが可能となることが期待される。

【0343】

１つのチップ上に、従来技術であるＬＶＩＣと、本発明のＨＶＩＣの安全回路を、それぞれ複数搭載して、ＬＶＩＣとＨＶＩＣを１チップ化することにより、アセンブリ工程のチップのはんだ付け工程の簡略化による、製造コストの低減が期待できる。

【図面の簡単な説明】

【0344】

【図1】従来のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路

【図2】タイミングチャート

【図3】パルス発生回路

【図4】フリップフロップ回路

【図5】従来のＨＶＩＣの模式図

【図6】レベルシフト回路のＭＯＳＦＥＴの断面図

【図7】本発明のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの回路

【図8】従来のＨＶＩＣのフリップフロップ回路の入力側の反転回路からモーターまでの回路を抽出した回路

【図9】図８の回路に、本発明で追加する安全回路を追加した回路

【図10】本発明の安全回路の模式図

【図11】レベルシフト回路のＭＯＳＦＥＴの断面図

【図12】本発明のタイミングチャート

【図13】誤った回路

【図14】本発明のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの使用例

【図15】本発明のＨＶＩＣすなわち、パワーデバイス制御用ＩＣの応用回路

【符号の説明】

【0345】

１ ハイサイドのパワーデバイス
２ ローサイドのパワーデバイス
３ ハイサイドのパワーデバイス
４ ローサイドのパワーデバイス
５ モータ
６ モータ駆動用の電源、ＨＶ
７ ヒューズ
８ 非常停止用のキノコ型押しボタン
９ ＤＳＰ
１０ ＤＳＰ（９）の出力
１１ パルス発生回路
１２ パルス発生回路の入力
１３ 電源、Ｖｃｃ
１４ モータ駆動のオン用の信号
１５ モータ駆動のオフ用の信号
１６ ＮＡＮＤ回路（３６）の出力と、ＮＡＮＤ回路（３７）の入力を接続している配線
１７ レベルシフト回路（２５）のＭＯＳＦＥＴ
１８ フリップフロップ回路
１９ フリップフロップ回路のセット入力
２０ 反転回路
２１ パルス発生回路のセット出力
２２ 反転回路（２０）の出力側
２３ 反転回路（２０）の入力側
２４ パルス発生回路のリセット出力
２５ レベルシフト回路
２６ レベルシフト回路のＭＯＳＦＥＴ
２７ 短絡防止用の抵抗
２８ 短絡防止用の抵抗
２９ ブートストラップダイオード
３０ ブートストラップコンデンサ
３１ 高圧島
３２ 低電圧で動作する領域
３３ ガードリング
３４ フリップフロップ回路の出力
３５ 反転回路
３６ ＮＡＮＤ回路
３７ ＮＡＮＤ回路
３８ バッファ回路
３９ トーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ
４０ ブートストラップ回路の電圧
４１ ゲート抵抗
４２ 強制オフ用ＭＯＳＦＥＴのゲート部へオンの信号を出力するＯＲ回路
４３ 反転回路
４４ 外部回路と接続するためのワイヤボンディング用のパッド部
４５ オフ時にゲート部に印可された電荷を抜き取るためのダイオード
４６ トーテムポールに接続されたＭＯＳＦＥＴの下側のＭＯＳＦＥＴ
４７ ＡＤ変換付きロジック回路
４８ 反転回路
４９ ＡＮＤ回路
５０ 抵抗
５１ コンデンサ
５２ ＡＮＤ回路（４９）の２つの入力の、片方の入力側
５３ ＡＮＤ回路（４９）の２つの入力の、残りの片方の入力側
５４ ＡＮＤ回路（４９）の出力側
５５ ＧＮＤ
５６ ４本に分岐された配線
５７ ＤＳＰ（９）の出力（１０）からのオンの信号
５８ パルス発生回路のセット出力（２３）からオンのパルス信号
５９ 一定の時間
６０ Ｐ－型基板
６１ Ｎ－エピタキシャル層
６２ 埋め込みのＮ＋層
６３ リサーフ層
６４ 熱酸化膜
６５ フィールドプレート
６６ 高耐圧な寄生ダイオード
６７ ＭＯＳＦＥＴ（１７）のドレイン側になるＮ＋ドレイン層
６８ ＡＩ配線
６９ ＭＯＳ構造部
７０ 高耐圧分離のためのリサーフ構造
７１ ＣＶＤ工程で生成される酸化膜
７２ フィールドプレート
７３ 外部のノイズ
７４ リサーフ層
７５ 熱酸化膜
７６ フィールドプレート
７７ ＣＶＤ工程で生成される酸化膜
７８ ＧＮＤ（５５）と接続するための配線
７９ ポリシリゲート
８０ ゲート酸化膜
８１ ゲート部のＰ層
８２ ソース側になるＮ＋ソース層
８３ フィールドプレート
８４ ソース側のポリシリコン配線
８５ 酸化膜
８６ 寄生ＮＰＮトランジスタ
８７ 寄生サイリスタ
８８ Ｐウェル層
８９ バッファ回路の出力
９０ 分岐した配線
９１ 安全回路用ＭＯＳＦＥＴ
９２ 焼損防止用抵抗
９３ 外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部
９４ 安全回路用ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）の出力側
９５ 安全回路用ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路
９６ ＭＯＳＦＥＴ（９１）のソース側へ引き抜かれる電荷の流れ
９７ 反転回路
９８ 反転回路
９９ レベルシフト側の安全回路用ＭＯＳＦＥＴ
１００ 外部回路からの強制オフ信号の入力用の配線
１０１ 誤動作
１０２ ハイサイドのパワーデバイス（１）がオフの状態
１０３ 誤動作のオンの状態
１０４ 安全回路用ＭＯＳＦＥＴ（９１）のソース側の電圧
１０５ ハイサイドのパワーデバイス（１）のゲート側に印加される電圧
１０６ 変化
１０７ 本発明のＨＶＩＣ
１０８ 湿度センサ
１０９ ハイサイドのパワーデバイス（１）のエミッタ側およびモータ（５）と、安全回路用ＭＯＳＦＥＴ（９１）のソース側を接続

【手続補正書】

【提出日】2023-05-02

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

強制的にパワーデバイス（１）のゲート部へ印加されている電圧と、パワーデバイス（１）のエミッタ側の電圧を同電位にし、パワーデバイス（１）のゲート部とエミッタ側の電位差を無くし、強制的にパワーデバイス（１）をオフにする回路で、
安全回路用ＭＯＳＦＥＴ（９１）がオンになると、ハイサイドのパワーデバイス（１）のゲート部へ印加されている電圧が、安全回路ＭＯＳＦＥＴ（９１）によりパワーデバイス（１）のエミッタ側へ抜き取とられ、ハイサイドのパワーデバイス（１）のゲート部とエミッタ側の電位差が無くなり、パワーデバイス（１）がオフになることで、パワーデバイス（１）と接続されたモータ（５）が停止状態になることを特徴とするパワーデバイス制御用ＩＣ。

【請求項2】

パワーデバイス制御用ＩＣに内蔵されているバッファ回路（３８）の出力側と、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部までの間を接続している配線を分岐し、分岐した配線（９０）の一方に安全回路ＭＯＳＦＥＴ（９１）のソース側を接続し、もう一方の分岐した配線（９０）に、外部回路と接続するためのワイヤボンディング用のパッド部（４４）および、ゲート抵抗（４１）を経由して、ハイサイドのパワーデバイス（１）のエミッタ側を接続し、安全回路用ＭＯＳＦＥＴ（９１）をオンにすると、安全回路ＭＯＳＦＥＴ（９１）のソース側とドレイン側が導通し、ハイサイドのパワーデバイス（１）のゲート部は、ダイオード（４５）および、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を経由して、安全回路ＭＯＳＦＥＴ（９１）のドレイン側へ導通し、また、安全回路ＭＯＳＦＥＴ（９１）のドレイン側と、ハイサイドのパワーデバイス（１）のエミッタ側は接続しているため、パワーデバイス（１）のゲート部とエミッタ側の電位差は無くなり、パワーデバイス制御用ＩＣの出力側にて、パワーデバイス（１）は強制的にオフになる回路を特徴とする、請求項１に準ずるパワーデバイス制御用ＩＣ。

【請求項3】

短絡防止用の抵抗（９６）がドレイン側に接続されているレベルシフトのＭＯＳＦＥＴ（９９）のゲート部にオンの信号が入力されると、レベルシフトのＭＯＳＦＥＴ（９９）のドレイン側とソース側が導通し、レベルシフトのＭＯＳＦＥＴ（９９）のソース側および、反転素子（９７）を介して、安全回路用ＭＯＳＦＥＴ（９１）のゲート部にオンの信号が印加され、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側は導通し、ハイサイドのパワーデバイス（１）のゲート部は、パワーデバイス（１）のソース側およびモータ（５）と同じ電位になり、パワーデバイス（１）は強制的にオフになり、パワーデバイス（１）のドレイン側と接続されているモータ駆動用の電源、ＨＶ（６）から、パワーデバイス（１）のソース側と接続されているモータ（５）への、モータ駆動用の電源、ＨＶ（６）らの電力供給はオフになることを特徴とする、請求項１に準ずるパワーデバイス制御用ＩＣ。

【請求項4】

安全回路の低電圧で回路が動作する領域（３２）から、焼損防止用抵抗（９２）を含む高圧島（３１）へ、信号を伝達するレベルシフト側の安全回路用ＭＯＳＦＥＴ（９９）は、従来の技術であるレベルシフト回路（２５）のＭＯＳＦＥＴ（１７）あるいはＭＯＳＦＥＴ（２６）と同じ構造のため、ウェハ製造プロセスを共通化でき、製造コストの上昇を抑制できることを特徴とする、請求項１に準ずるパワーデバイス制御用ＩＣ。

【請求項5】

安全回路ＭＯＳＦＥＴ（９９）のドレイン側の配線に接続している短絡防止用の抵抗（９６）を削除し、安全回路ＭＯＳＦＥＴ（９９）を削除し、反転回路（９７）を削除し、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）の出力側（９４）を、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に接続し、安全回路ＭＯＳＦＥＴ（９１）のソース側を、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を通じてＧＮＤ（５５）に接続すると、パワーデバイス（１）がオンの時に、パワーデバイス（１）を強制的にオフにする場合に、安全回路用ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）の出力側（９４）から、安全回路用ＭＯＳＦＥＴ（９１）のゲート部へオンの信号を入力すると、パワーデバイス（１）のゲート部は、オフ時にゲート部に印可された電荷を抜き取るためのダイオード（４５）と、外部回路と接続するためのワイヤボンディング用のパッド部（４４）および、安全回路ＭＯＳＦＥＴ（９１）を介してＧＮＤ（５５）へ接続され、パワーデバイス（１）のゲート部に印加されている電圧は強制的に０Ｖになり、パワーデバイス（１）および、モータ（５）は強制的にオフになることを特徴とする、請求項１に準ずるＨＶＩＣすなわち、パワーデバイス制御用ＩＣの安全回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】０２７７

【補正方法】変更

【補正の内容】

【0277】

図９に示すように、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通すると、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側と接続されたダイオード（４５）を介して、モータ駆動用のハイサイドのパワーデバイス（１）のゲート部の電荷が、ＭＯＳＦＥＴ（９１）のソース側へ流れて引き抜かれる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】０３２４

【補正方法】変更

【補正の内容】

【0324】

図１５に示す本発明の安全回路の応用回路は、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９１）のドレイン側に、バッファ回路の出力（８９）で分岐した配線（９０）を接続する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】０３２５

【補正方法】変更

【補正の内容】

【0325】

図１５に示す本発明の安全回路の応用回路は、図７に示されている、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９１）のソース側を、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を介して、ＧＮＤ（５５）に接続する。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】０３２６

【補正方法】変更

【補正の内容】

【0326】

図１５に示す本発明の安全回路の応用回路は、パワーデバイス（１）がオンの時に、安全回路ＭＯＳＦＥＴ（９１）をオンにすると、パワーデバイス（１）のゲート部は、レベルシフト側の安全回路ＭＯＳＦＥＴ（９１）を介して、直接ＧＮＤ（５５）に接続され、パワーデバイス（１）のゲート部に印加されている電圧は強制的にＧＮＤ（５５）と同じ電位になる、すなわち０Ｖになり、パワーデバイス（１）は強制的にオフになり、モータ（５）は強制的に停止する回路である。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】０３２７

【補正方法】変更

【補正の内容】

【0327】

なお、図１５に示す本発明の安全回路の応用回路は、安全回路ＭＯＳＦＥＴ（９１）のソース側をＧＮＤ（５５）に接続するため、図７に示す回路と異なり、焼損防止用抵抗（９２）で電圧降下した後のブートストラップ回路の電圧（４０）が、モータ（５）へ印加されることは無くなり、また、ＨＶＩＣすなわち、パワーデバイス制御用ＩＣに流れる電流も、モータ（５）に流れることが無くなる。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】０３２８

【補正方法】変更

【補正の内容】

【0328】

なお、図１５に示す安全回路ＭＯＳＦＥＴ（９１）の断面構造は、図１１に示す構造と同じであり、ウェハ製造コストが上昇することを抑制できる。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】０３２９

【補正方法】変更

【補正の内容】

【0329】

なお、図１５に示す安全回路ＭＯＳＦＥＴ（９１）の断面構造において、図１１に示すレベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９９）の断面構造と異なる点は、安全回路ＭＯＳＦＥＴ（９１）のソース側および、ドレイン側から、配線で接続される側の回路である。

【手続補正10】

【補正対象書類名】図面

【補正対象項目名】図９

【補正方法】変更

【補正の内容】

【図9】

【手続補正11】

【補正対象書類名】図面

【補正対象項目名】図１３

【補正方法】変更

【補正の内容】

【図13】

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】０３４５

【補正方法】変更

【補正の内容】

【0345】

１ ハイサイドのパワーデバイス
２ ローサイドのパワーデバイス
３ ハイサイドのパワーデバイス
４ ローサイドのパワーデバイス
５ モータ
６ モータ駆動用の電源、ＨＶ
７ ヒューズ
８ 非常停止用のキノコ型押しボタン
９ ＤＳＰ
１０ ＤＳＰ（９）の出力
１１ パルス発生回路
１２ パルス発生回路の入力
１３ 電源、Ｖｃｃ
１４ モータ駆動のオン用の信号
１５ モータ駆動のオフ用の信号
１６ ＮＡＮＤ回路（３６）の出力と、ＮＡＮＤ回路（３７）の入力を接続している配線
１７ レベルシフト回路（２５）のＭＯＳＦＥＴ
１８ フリップフロップ回路
１９ フリップフロップ回路のセット入力
２０ 反転回路
２１ パルス発生回路のセット出力
２２ 反転回路（２０）の出力側
２３ 反転回路（２０）の入力側
２４ パルス発生回路のリセット出力
２５ レベルシフト回路
２６ レベルシフト回路のＭＯＳＦＥＴ
２７ 短絡防止用の抵抗
２８ 短絡防止用の抵抗
２９ ブートストラップダイオード
３０ ブートストラップコンデンサ
３１ 高圧島
３２ 低電圧で動作する領域
３３ ガードリング
３４ フリップフロップ回路の出力
３５ 反転回路
３６ ＮＡＮＤ回路
３７ ＮＡＮＤ回路
３８ バッファ回路
３９ トーテムポールに接続されたＭＯＳＦＥＴの上側のＭＯＳＦＥＴ
４０ ブートストラップ回路の電圧
４１ ゲート抵抗
４２ 強制オフ用ＭＯＳＦＥＴのゲート部へオンの信号を出力するＯＲ回路
４３ 反転回路
４４ 外部回路と接続するためのワイヤボンディング用のパッド部
４５ オフ時にゲート部に印可された電荷を抜き取るためのダイオード
４６ トーテムポールに接続されたＭＯＳＦＥＴの下側のＭＯＳＦＥＴ
４７ ＡＤ変換付きロジック回路
４８ 反転回路
４９ ＡＮＤ回路
５０ 抵抗
５１ コンデンサ
５２ ＡＮＤ回路（４９）の２つの入力の、片方の入力側
５３ ＡＮＤ回路（４９）の２つの入力の、残りの片方の入力側
５４ ＡＮＤ回路（４９）の出力側
５５ ＧＮＤ
５６ ４本に分岐された配線
５７ ＤＳＰ（９）の出力（１０）からのオンの信号
５８ パルス発生回路のセット出力（２３）からオンのパルス信号
５９ 一定の時間
６０ Ｐ－型基板
６１ Ｎ－エピタキシャル層
６２ 埋め込みのＮ＋層
６３ リサーフ層
６４ 熱酸化膜
６５ フィールドプレート
６６ 高耐圧な寄生ダイオード
６７ ＭＯＳＦＥＴ（１７）のドレイン側になるＮ＋ドレイン層
６８ ＡＩ配線
６９ ＭＯＳ構造部
７０ 高耐圧分離のためのリサーフ構造
７１ ＣＶＤ工程で生成される酸化膜
７２ フィールドプレート
７３ 外部のノイズ
７４ リサーフ層
７５ 熱酸化膜
７６ フィールドプレート
７７ ＣＶＤ工程で生成される酸化膜
７８ ＧＮＤ（５５）と接続するための配線
７９ ポリシリゲート
８０ ゲート酸化膜
８１ ゲート部のＰ層
８２ ソース側になるＮ＋ソース層
８３ フィールドプレート
８４ ソース側のポリシリコン配線
８５ 酸化膜
８６ 寄生ＮＰＮトランジスタ
８７ 寄生サイリスタ
８８ Ｐウェル層
８９ バッファ回路の出力
９０ 分岐した配線
９１ 安全回路用ＭＯＳＦＥＴ
９２ 焼損防止用抵抗
９３ 外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部
９４ 安全回路用ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）の出力側
９５ 安全回路用ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路
９６ 短絡防止用の抵抗
９７ 反転回路
９８ 反転回路
９９ レベルシフト側の安全回路用ＭＯＳＦＥＴ
１００ 外部回路からの強制オフ信号の入力用の配線
１０１ 誤動作
１０２ ハイサイドのパワーデバイス（１）がオフの状態
１０３ 誤動作のオンの状態
１０４ 安全回路用ＭＯＳＦＥＴ（９１）のソース側の電圧
１０５ ハイサイドのパワーデバイス（１）のゲート側に印加される電圧
１０６ 変化
１０７ 本発明のＨＶＩＣ
１０８ 湿度センサ
１０９ ハイサイドのパワーデバイス（１）のエミッタ側およびモータ（５）と、安全回路用ＭＯＳＦＥＴ（９１）のソース側を接続

【手続補正書】

【提出日】2023-07-18

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

パワーデバイス（１）のゲート部へ印加されている電圧と、パワーデバイス（１）のエミッタ側の電圧を同電位にし、パワーデバイス（１）のゲート部とエミッタ側の電位差を無くし、強制的にパワーデバイス（１）をオフにする方法で、
バッファ回路（３８）に、トーテムポールに接続された２個のＭＯＳＦＥＴの、上側のＭ ＯＳＦＥＴ（３９）と、安全回路用ＭＯＳＦＥＴ（９１）の焼損防止のために、バッファ 回路（３８）の出力側（８９）と、安全回路ＭＯＳＦＥＴ（９１）のソース側の間に、焼 損防止用抵抗（９２）を接続しており、
ゲート部側は、外部回路と接続するためのワイヤボンディング用のパッド部（４４）およ び、ダイオード（４５）と、ゲート抵抗（４１）と、ハイサイドのパワーデバイス（１） のゲート部があり、
バッファ回路（３８）の出力（８９）側に接続されている焼損防止用抵抗（９２）と、モ ータ駆動用のハイサイドのパワーデバイス（１）のゲート部側のワイヤボンディング用の パッド部（４４）までの間を接続している配線を分岐し、
分岐した配線（９０）の一方は、焼損防止用抵抗（９２）と、安全回路ＭＯＳＦＥＴ（９ １）のドレイン側を接続し、
もう一方の分岐した配線（９０）は、安全回路ＭＯＳＦＥＴ（９１）のドレイン側とハイ サイドのパワーデバイス（１）のゲート部側のワイヤボンディング用のパッド部（４４） を接続し、
また、安全回路ＭＯＳＦＥＴ（９１）のドレイン側とハイサイドのパワーデバイス（１） のエミッタ側を接続しており、
ハイサイドのパワーデバイス（１）がオンの時に、
外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（ ９３）から、レベルシフト回路のＭＯＳＦＥＴ（９９）のゲート部にオンの信号が入力さ れると、反転素子（９７）を介して、安全回路用ＭＯＳＦＥＴ（９１）がオンになり、安 全回路ＭＯＳＦＥＴ（９１）のソース側とドレイン側が導通し、
ハイサイドのパワーデバイス（１）のゲート部は、安全回路ＭＯＳＦＥＴ（９１）を介し て、ハイサイドのパワーデバイス（１）のエミッタ側と同電位になり、ハイサイドのハイ サイドのパワーデバイス（１）のゲート 部側とエミッタ側の電位差が無くなり、ハイサイ ドのパワーデバイス（１）がオフになることで、ハイサイドのパワーデバイス（１）がオ フになる回路。

【請求項2】

強制的にハイサイドのパワーデバイス（１）のゲート部へ印加されている電圧と、パワー デバイス（１）のエミッタ側の電圧をＧＮＤ電位にし、ハイサイドのパワーデバイス（１ ）をオフにする回路で、
バッファ回路（３８）に、トーテムポールに接続された２個のＭＯＳＦＥＴの、上側のＭ ＯＳＦＥＴ（３９）と、安全回路用ＭＯＳＦＥＴ（９１）の焼損防止のために、バッファ 回路（３８）の出力側（８９）と、安全回路ＭＯＳＦＥＴ（９１）のソース側の間に、焼 損防止用抵抗（９２）を接続しており、
ゲート部側は、外部回路と接続するためのワイヤボンディング用のパッド部（４４）およ び、ダイオード（４５）と、ゲート抵抗（４１）と、ハイサイドのパワーデバイス（１） のゲート部があり、
バッファ回路（３８）の出力（８９）側に接続されている焼損防止用抵抗（９２）と、モ ータ駆動用のハイサイドのパワーデバイス（１）のゲート部側のワイヤボンディング用の パッド部（４４）までの間を接続している配線を分岐し、分岐した配線（９０）の一方は 、焼損防止用抵抗（９２）と、安全回路ＭＯＳＦＥＴ（９１）のドレイン側を接続し、
もう一方の分岐した配線（９０）は、安全回路ＭＯＳＦＥＴ（９１）のドレイン側とハイ サイドのパワーデバイス（１）のゲート部側のワイヤボンディング用のパッド部（４４） を接続し、
安全回路ＭＯＳＦＥＴ（９１）のドレイン側とハイサイドのパワーデバイス（１）のエミ ッタ側を接続し、
レベルシフト回路の安全回路用ＭＯＳＦＥＴ（９１）のゲート部に信号を出力する回路（９５）の出力側（９４）を、レベルシフト回路の安全回路用ＭＯＳＦＥＴ（９１）のゲート部に接続し、レベルシフト回路の安全回路ＭＯＳＦＥＴ（９１）のソース側を、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を通じてＧＮＤ（５５）へ接続しており、
ハイサイドのパワーデバイス（１）がオンの時に、
外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（ ９３）から、レベルシフト回路の安全回路用ＭＯＳＦＥＴ（９１）のゲート部へオンの信号が入力されると、安全回路用ＭＯＳＦＥＴ（９１）がオンになり、レベルシフト回路の 安全回路ＭＯＳＦＥＴ（９１）のソース側とドレイン側が導通し、
ハイサイドのパワーデバイス（１）のゲート部は、ＧＮＤ（５５）へ接続され、ハイサイ ドのパワーデバイス（１）のゲート部に印加されている電圧は、強制的にＧＮＤ電位になり、ハイサイドのパワーデバイス（１）がオフになる回路。

【手続補正書】

【提出日】2023-09-04

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

強制的にハイサイドのパワーデバイス（１）のゲート部へ印加されている電圧と、パワーデバイス（１）のエミッタ側の電圧をＧＮＤ電位（５５）にし、ハイサイドのパワーデバイス（１）をオフにする回路で、
バッファ回路（３８）のＭＯＳＦＥＴ（３９）と、安全回路用ＭＯＳＦＥＴ（９１）の焼損防止のために、バッファ回路（３８）の出力側（８９）と、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側の間に、焼損防止用抵抗（９２）を接続しており、
ハイサイドのパワーデバイス（１）のゲート部と接続するためのワイヤボンディング用のパッド部（４４）があり、
バッファ回路（３８）の出力（８９）側に接続されている焼損防止用抵抗（９２）と、ワイヤボンディング用のパッド部（４４）までの間を接続している配線を分岐し、
分岐した配線（９０）の一方は、焼損防止用抵抗（９２）と、安全回路用ＭＯＳＦＥＴ（９１）のドレイン側を接続し、
もう一方の分岐した配線（９０）は、レベルシフト回路の安全回路用ＭＯＳＦＥＴ（９１）のドレイン側とワイヤボンディング用のパッド部（４４）を接続し、
レベルシフト回路の安全回路ＭＯＳＦＥＴ（９１）のソース側を、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を通じてＧＮＤ（５５）へ接続し、
ハイサイドのパワーデバイス（１）がオンの時に、
外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（９３）を通じて、レベルシフト回路の安全回路用ＭＯＳＦＥＴ（９１）のゲート部へオンの信号を入力すると、
レベルシフト回路の安全回路用ＭＯＳＦＥＴ（９１）がオンになり、レベルシフト回路の安全回路用ＭＯＳＦＥＴ（９１）のソース側とドレイン側が導通し、
ハイサイドのパワーデバイス（１）のゲート部は、導通したレベルシフト回路の安全回路用ＭＯＳＦＥＴ（９１）のソース側とドレイン側、および、ワイヤボンディング用のパッド部（４４）を通じて、ＧＮＤ（５５）へ接続され、
ハイサイドのパワーデバイス（１）が強制的にオフになる回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】０３２２

【補正方法】変更

【補正の内容】

【0322】

図１５に示す本発明の安全回路の応用回路は、図７に示されている安全回路用ＭＯＳＦＥＴ（９９）を削除する。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】０３２５

【補正方法】変更

【補正の内容】

【0325】

図１５に示す本発明の安全回路の応用回路は、図７に示されている、レベルシフト回路（２５）の安全回路ＭＯＳＦＥＴ（９１）のソース側を、外部回路と接続するためのワイヤボンディング用のパッド部（４４）を通じて、ＧＮＤ（５５）に接続する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】０３２６

【補正方法】変更

【補正の内容】

【0326】

図１５に示す本発明の安全回路の応用回路は、パワーデバイス（１）がオンの時に、
外部回路からの強制オフ信号の入力を接続するためのワイヤボンディング用のパッド部（９３）を通じて、安全回路ＭＯＳＦＥＴ（９１）をオンにすると、
レベルシフト側の安全回路ＭＯＳＦＥＴ（９１）のドレイン側とソース側が導通し、
パワーデバイス（１）のゲート部は、安全回路ＭＯＳＦＥＴ（９１）のソース側が接続している、ワイヤボンディング用のパッド部（４４）を通じて、
ＧＮＤ（５５）に接続され、パワーデバイス（１）のゲート部に印加されている電圧は強制的にＧＮＤ（５５）と同じ電位になる、すなわち０Ｖになり、パワーデバイス（１）は強制的にオフになり、モータ（５）は強制的に停止する回路である。