特開 2024-68059 プリント回路基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024068059

(43)【公開日】2024-05-17

(54)【発明の名称】プリント回路基板及びその製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20240510BHJP

   H05K 1/18 20060101ALI20240510BHJP

【ＦＩ】

H05K3/46 T

H05K3/46 N

H05K3/46 Q

H05K1/18 S

H05K1/18 Q

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2023016904

(22)【出願日】2023-02-07

(31)【優先権主張番号】10-2022-0147167

(32)【優先日】2022-11-07

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】辛 在浩

【テーマコード（参考）】

5E316

5E336

【Ｆターム（参考）】

5E316AA04

5E316AA12

5E316AA15

5E316AA32

5E316AA43

5E316BB02

5E316CC04

5E316CC09

5E316CC10

5E316CC19

5E316CC32

5E316CC33

5E316CC34

5E316CC37

5E316CC38

5E316CC39

5E316DD32

5E316DD33

5E316EE32

5E316EE33

5E316FF04

5E316FF07

5E316FF08

5E316FF09

5E316FF10

5E316GG09

5E316GG15

5E316GG17

5E316GG18

5E316GG22

5E316GG23

5E316GG28

5E316HH07

5E316HH24

5E316JJ12

5E316JJ13

5E316JJ26

5E316JJ27

5E316JJ28

5E336AA07

5E336AA08

5E336AA12

5E336AA16

5E336BB03

5E336BB16

5E336BB17

5E336BC15

5E336CC52

5E336CC53

5E336CC55

5E336CC56

5E336CC58

5E336EE01

5E336GG11

(57)【要約】

【課題】信号経路の連結を多様にすることができるプリント回路基板及びその製造方法を提供する。
【解決手段】本発明は、第１絶縁層及び第１コアを含む第１コア層、第２絶縁層及び第２コアを含む第２コア層、第１コアに埋め込まれた第１素子、第２コアに埋め込まれた第２素子、第１コア層に配置され、第１素子と電気的に連結される第１パッド及び第２パッド、第２コア層に配置され、第２素子と電気的に連結される第３パッド及び第４パッド、並びに第１コア層の一面と第２コア層の一面との間に介在する第１連結層を含み、第１パッドと第３パッドとは互いに接して電気的に連結され、第１連結層は、ＳｉＯ_２、ＳｉＮ、ＳｉＣＮのうち少なくとも１つの材料を含む、プリント回路基板及びその製造方法に関するものである。
【選択図】図３

【特許請求の範囲】

【請求項1】

第１絶縁層及び第１コアを含む第１コア層と、
第２絶縁層及び第２コアを含む第２コア層と、
前記第１コアに埋め込まれた第１素子と、
前記第２コアに埋め込まれた第２素子と、
前記第１コア層に配置され、前記第１素子と電気的に連結される第１パッド及び第２パッドと、
前記第２コア層に配置され、前記第２素子と電気的に連結される第３パッド及び第４パッドと、
前記第１コア層の一面と前記第２コア層の一面との間に介在する第１連結層と、を含み、
前記第１パッドと前記第３パッドとは互いに接して電気的に連結され、
前記第１連結層はＳｉＯ_２、ＳｉＮ、ＳｉＣＮのうち少なくとも１つの材料を含む、プリント回路基板。

【請求項2】

前記第１パッド及び前記第３パッドは、前記第１連結層によって埋め込まれている、請求項１に記載のプリント回路基板。

【請求項3】

前記第１パッドの厚さは前記第２パッドの厚さより薄い、請求項１に記載のプリント回路基板。

【請求項4】

前記第３パッドの厚さは前記第４パッドの厚さより薄い、請求項３に記載のプリント回路基板。

【請求項5】

前記第１コア層の一面及び他面にそれぞれ配置される第１パターン及び第２パターンと、
前記第２コア層の一面及び他面にそれぞれ配置される第３パターン及び第４パターンと、をさらに含み、
前記第１パターン及び前記第３パターンは互いに接して電気的に連結されている、請求項１に記載のプリント回路基板。

【請求項6】

前記第１パターン及び前記第３パターンは、前記第１連結層によって埋め込まれている、請求項５に記載のプリント回路基板。

【請求項7】

前記第１パターンと前記第２パターンとを互いに連結するように前記第１コア層を貫通する第１ビアと、
前記第３パターンと前記第４パターンとを互いに連結するように前記第２コア層を貫通する第２ビアと、をさらに含む、請求項６に記載のプリント回路基板。

【請求項8】

前記第１コア層の他面に配置される第３絶縁層と、
前記第２コア層の他面に配置される第４絶縁層と、
前記第３絶縁層の一面に配置される第１回路層と、
前記第４絶縁層の一面に配置される第２回路層と、をさらに含む、請求項１に記載のプリント回路基板。

【請求項9】

前記第１コア層の他面に配置され、前記第１絶縁層及び前記第２パッドを覆う第２連結層をさらに含み、
前記第２連結層は、ＳｉＯ_２、ＳｉＮ、ＳｉＣＮのうち少なくとも１つの材料を含む、請求項１に記載のプリント回路基板。

【請求項10】

前記第２コア層の他面に配置され、前記第２絶縁層及び前記第４パッドを覆う第３連結層をさらに含み、
前記第３連結層は、ＳｉＯ_２、ＳｉＮ、ＳｉＣＮのうち少なくとも１つの材料を含む、請求項９に記載のプリント回路基板。
プリント回路基板。

【請求項11】

前記第１コア層の他面及び前記第２コア層の他面にそれぞれ配置されるパターンと、
前記パターンを互いに連結し、前記第１コア層、前記第２コア層、及び前記第１連結層を貫通する貫通ビアと、をさらに含む、請求項１に記載のプリント回路基板。

【請求項12】

複数のコアのそれぞれにキャビティを形成する段階と、
前記キャビティに素子を実装して絶縁層を介して前記素子を埋め込む段階と、
前記絶縁層上に前記素子と連結されるパッドを形成する段階と、
前記絶縁層及び前記パッドを覆い、且つ前記パッドの一面が露出するように連結層を形成する段階と、
前記パッドの露出した一面が互いに接するように前記複数のコアを連結する段階と、を含み、
前記連結層は、ＳｉＯ_２、ＳｉＮ、ＳｉＣＮのうちいずれか１つ以上の材料を含む、プリント回路基板の製造方法。

【請求項13】

前記パッドの露出した一面が互いに接するように前記複数のコアを連結する段階は、
前記複数のコアを互いに付着させる段階と、
焼鈍段階と、を含む、請求項１２に記載のプリント回路基板の製造方法。

【請求項14】

前記絶縁層及び前記パッドを覆い、且つ前記パッドの一面が露出するように連結層を形成する段階は、
前記絶縁層及び前記パッドを覆うように前記連結層を形成する段階と、
前記連結層の少なくとも一部を除去して前記パッドの一面が露出する段階と、を含む、請求項１２に記載のプリント回路基板の製造方法。

【請求項15】

前記連結層の少なくとも一部を除去して前記パッドの一面が露出する段階は、前記連結層をグラインディングする工程で行われる、請求項１４に記載のプリント回路基板の製造方法。

【請求項16】

前記連結層は、前記複数のコアのそれぞれの両面に形成される、請求項１２に記載のプリント回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プリント回路基板及びその製造方法に関する。

【背景技術】

【0002】

最近、人工知能（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ、ＡＩ）技術などの発達により、指数関数的に増加したデータを処理するためのＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリチップ及びＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのプロセッサチップなどを含むマルチチップパッケージが使用されている。また、チップを駆動するための様々な電子部品を内蔵している基板構造が使用されており、様々なチップ及び電子部品を基板上に埋め込む基板構造において、基板の厚さの低減及び連結、並びに信号経路を単純化し、かつ多様化しながらも信頼性を向上させるための研究が続いている。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明の様々な目的の一つは、電子部品などが内蔵されたプリント回路基板において、信号経路の連結を多様にすることができるプリント回路基板及びその製造方法を提供することである。

【0004】

本発明の様々な目的の他の一つは、複数の素子が内蔵されたプリント回路基板及びその製造方法を提供することである。

【0005】

本発明の様々な目的の他の一つは、信頼性を向上させることができるプリント回路基板及びその製造方法を提供することである。

【課題を解決するための手段】

【0006】

本発明を通じて提案するいくつかの解決手段の一つは、第１絶縁層及び第１コアを含む第１コア層、第２絶縁層及び第２コアを含む第２コア層、第１コアに埋め込まれた第１素子、第２コアに埋め込まれた第２素子、第１コア層に配置され、第１素子と電気的に連結される第１パッド及び第２パッド、第２コア層に配置され、第２素子と電気的に連結される第３パッド及び第４パッド、並びに第１コア層の一面と第２コア層の一面との間に介在する第１連結層を含み、第１パッドと第３パッドとは互いに接して電気的に連結され、第１連結層は、ＳｉＯ_２、ＳｉＮ、ＳｉＣＮのうち少なくとも１つの材料を含む、プリント回路基板を提供することである。

【0007】

本発明を通じて提案するいくつかの解決手段のうち他の一つは、複数のコアにキャビティを形成する段階、キャビティに絶縁層を介して素子を埋め込む段階、絶縁層上に素子と連結されるパッドを形成する段階、絶縁層及び上記パッドを覆い、且つ上記パッドの一面が露出するように連結層を形成する段階、及びパッドの露出した一面が互いに接するように複数のコアを連結する段階を含み、連結層は、ＳｉＯ_２、ＳｉＮ、ＳｉＣＮのうち少なくとも１つの材料を含む、プリント回路基板の製造方法を提供することである。

【発明の効果】

【0008】

本発明の様々な効果のうち一効果として、電子部品などが内蔵されたプリント回路基板において、信号経路の連結を多様にすることができるプリント回路基板及びその製造方法を提供することができる。

【0009】

本発明の様々な効果のうち他の一効果として、複数の素子が内蔵されたプリント回路基板及びその製造方法を提供することができる。

【0010】

本発明の様々な効果のうち他の一効果として、信頼性を向上させることができるプリント回路基板及びその製造方法を提供することができる。

【図面の簡単な説明】

【0011】

【図1】電子機器システムの例を概略的に示すブロック図である。

【図2】電子機器の一例を概略的に示す斜視図である。

【図3】一例に係るプリント回路基板を概略的に示す断面図である。

【図4】他の一例に係るプリント回路基板を概略的に示す断面図である。

【図5】さらに他の一例に係るプリント回路基板を概略的に示す断面図である。

【図6】さらに他の一例に係るプリント回路基板を概略的に示す断面図である。

【図7a】一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【図7b】一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【図8a】他の一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【図8b】他の一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【図9a】さらに他の一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【図9b】さらに他の一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【図10a】さらに他の一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【図10b】さらに他の一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【発明を実施するための形態】

【0012】

以下、添付の図面を参照して本発明について説明する。図面における要素の形状及び大きさなどは、より明確な説明のために誇張又は縮小することができる。

【0013】

電子機器
図１は、電子機器システムの例を概略的に示すブロック図である。

【0014】

図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／又は電気的に連結されている。これらは、後述する他の電子部品とも結合されて様々な信号ライン１０９０を形成する。

【0015】

チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップ；アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にも、その他の異なる形態のチップ関連電子部品が含まれてもよいことは言うまでもない。また、これらのチップ関連部品１０２０を互いに組み合わせてもよいことは勿論である。チップ関連部品１０２０は、上述したチップや電子部品を含むパッケージの形態であってもよい。

【0016】

ネットワーク関連部品１０３０としては、Ｗｉ－Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の異なる多数の無線又は有線標準やプロトコルのうちの任意のものが含まれてもよい。また、ネットワーク関連部品１０３０をチップ関連部品１０２０と併せて互いに組み合わせてもよいことは言うまでもない。

【0017】

その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルタ、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれる。但し、これらに限定されるものではなく、これら以外にも、その他の異なる様々な用途のために使用されるチップ部品形態の受動素子などが含まれてもよい。また、その他の部品１０４０をチップ関連部品１０２０及び／又はネットワーク関連部品１０３０と互いに組み合わせてもよいことは言うまでもない。

【0018】

電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／又は電気的に連結されても又はされなくてもよい他の電子部品を含むことができる。他の電子部品の例としては、カメラモジュール１０５０、アンテナモジュール１０６０、ディスプレイ１０７０、バッテリ１０８０などがある。但し、これらに限定されるものではなく、オーディオコーデック、ビデオコーデック、電力増幅器、羅針盤、加速度計、ジャイロスコープ、スピーカ、大容量記憶装置（例えば、ハードディスクドライブ）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）、ＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）などであってもよい。これら以外にも、電子機器１０００の種類に応じて様々な用途のために使用されるその他の電子部品などが含まれてもよいことは言うまでもない。

【0019】

電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末機（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニタ（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビ（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであってもよい。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことは言うまでもない。

【0020】

図２は、電子機器の一例を概略的に示す斜視図である。

【0021】

図面を参照すると、電子機器は、例えば、スマートフォン１１００であり得る。スマートフォン１１００の内部には、マザーボード１１１０が収容されており、このようなマザーボード１１１０には、様々な部品１１２０が物理的及び／又は電気的に連結されている。また、カメラモジュール１１３０及び／又はスピーカ１１４０のようにマザーボード１１１０に物理的及び／又は電気的に連結されても又はされなくてもよい他の部品が内部に収容されている。部品１１２０のうち一部は、上述したチップ関連部品であってもよく、例えば、部品パッケージ１１２１であってもよいが、これに限定されるものではない。 部品パッケージ１１２１は、能動部品及び／又は受動部品を含む電子部品が表面実装配置されたプリント回路基板の形態であり得る。あるいは、部品パッケージ１１２１は、能動部品及び／又は受動部品が内蔵されたプリント回路基板の形態であってもよい。一方、電子機器は必ずしもスマートフォン１１００に限定されるものではなく、上述したように他の電子機器であってもよいことは言うまでもない。

【0022】

プリント回路基板
図３は、一例に係るプリント回路基板を概略的に示す断面図である。

【0023】

図３を参照すると、一例に係るプリント回路基板は、第１絶縁層１２１及び第１コア１１１を含む第１コア層１０１、第２絶縁層１２２及び第２コア１１２を含む第２コア層１０２、第１コア１１１に埋め込まれた第１素子２０１、第２コア１１２に埋め込まれた第２素子２０２、第１コア層１０１に配置され、第１素子２０１と電気的に連結される第１パッド１６１及び第２パッド１６２、第２コア層１０２に配置され、第２素子２０２と電気的に連結される第３パッド１６３及び第４パッド１６４、並びに第１コア層１０１の一面と第２コア層１０２の一面との間に介在する第１連結層１７１を含み、第１パッド１６１と第３パッド１６３とは互いに接して電気的に連結され、第１連結層１７１はＳｉＯ_２、ＳｉＮ、ＳｉＣＮのうちいずれか１つ以上の材料を含む。

【0024】

第１コア層１０１は第１絶縁層１２１及び第１コア１１１で構成され、第２コア層１０２は第２絶縁層１２２及び第２コア１１２で構成される。第１コア１１１及び第２コア１１２は絶縁材料を含むことができる。絶縁材料は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はそのような樹脂と共に、無機フィラー、有機フィラー及び／又はガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、及び／又は Ｇｌａｓｓ Ｆａｂｒｉｃ）を含む材料を含むことができる。絶縁材料は、感光性材料及び／又は非感光性材料であり得る。例えば、絶縁材料としては、ＳＲ（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＦＲ－４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）の絶縁材、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）の絶縁材等が用いられてもよいが、これらに限定されるものではなく、それら以外にも、異なるその他の高分子素材が用いられてもよい。また、第１コア１１１の場合には、ガラス材料を含むコアである、いわゆるガラスコア（Ｇｌａｓｓ Ｃｏｒｅ）であってもよい。さらに、第１コア１１１は、ガラス材料のみで構成される純粋なガラスコアであってもよい。一方、第１コア１１１がガラスコアで構成される場合には、プリント回路基板における反り特性を制御するのに有利であり得る。特に、一例に係るプリント回路基板は、複数の素子が埋め込まれたコアを含むように高性能プリント回路基板を実現するために、第１コア１１１はガラスコアを用いることができる。後述するように薄く形成される複数のコアが積層された構造を有するため、一般的にガラスコアが有する割れ現象を制御することができる。第１コア１１１及び第２コア１１２は、上下積層されることでプリント回路基板のコア部を構成することができるため、一般的なプリント回路基板において使用されるコアより薄くてもよいが、これに限定されるものではなく、必要に応じて、一般的なプリント回路基板のコアの厚さと同様の厚さのコアを積層してもよい。

【0025】

第１絶縁層１２１及び第２絶縁層１２２も絶縁材料を含むことができる。第１絶縁層１２１及び第２絶縁層１２２は、それぞれ第１コア１１１及び第２コア１１２と同じ材料を含むこともできるが、これに限定されるものではなく、第１絶縁層１２１及び第２絶縁層１２２は、それぞれ第１コア１１１及び第２コア１１２とは異なる材料を含むこともできる。

【0026】

第１コア層１０１及び第２コア層１０２には、それぞれ第１素子２０１及び第２素子２０２が埋め込まれてもよい。第１素子２０１及び第２素子２０２はそれぞれ様々な種類の電子部品であってもよい。例えば、様々な種類の能動部品及び／又は受動部品などであってもよい。能動部品は、数百～数百万個以上の素子が一つのチップ内に集積化された様々な種類の集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）ダイであってもよい。受動部品は、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）のようなチップ型のキャパシタ、ＰＩ（Ｐｏｗｅｒ Ｉｎｄｕｃｔｏｒ）のようなチップ型のインダクタなどがその例として挙げられる。但し、これらに限定されるものではなく、これら以外にも、他の種類の能動部品及び／又は受動部品が配置されてもよい。

【0027】

一方、第１素子２０１及び第２素子２０２はそれぞれ複数の素子であってもよい。すなわち、第１素子２０１は、第１コア層１０１に複数埋め込まれてもよく、第２素子２０２は、第２コア層１０２に複数埋め込まれてもよい。図３では、第１素子２０１及び第２素子２０２がそれぞれ２つであると表現しているが、第１素子２０１及び第２素子２０２の個数はこれより少なくてもよく、多くてもよい。また、第１素子２０１及び第２素子２０２は必ずしも同じ個数の素子を含むとは限らず、第１素子２０１の個数及び第２素子２０２の個数は必要に応じて適宜調節することができる。

【0028】

第１素子２０１は、第１コア層の一面及びこれに対向する他面にそれぞれ配置される第１パッド１６１及び第２パッド１６２と電気的に連結される。また、第２素子２０２は、第２コア層の一面及びこれに対向する他面にそれぞれ配置される第３パッド１６３及び第４パッド１６４と電気的に連結される。第１～第４パッド１６１、１６２、１６３、１６４は、第１素子２０１及び第２素子２０２が基板の他の構成と電気的に連結されるための手段であり、第１パッド１６１及び第３パッド１６３は互いに連結されて第１素子２０１及び第２素子２０２の直接的な連結を担うことができる。

【0029】

第１～第４パッド１６１、１６２、１６３、１６４は金属物質を含む。金属物質は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はこれらの合金などを含むことができ、好ましくは、銅（Ｃｕ）を含むことができるが、これらに限定されるものではない。第１～第４パッド１６１、１６２、１６３、１６４は一般的な回路パターンであってもよく、部品が実装されてもよいなど、設計デザインに応じて様々な機能を行うことができる。第１～第４パッド１６１、１６２、１６３、１６４は、ＳＡＭ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＴＴ（Ｔｅｎｔｉｎｇ）又はサブトラクティブ工法のうちいずれか１つで形成されてもよいが、これらに限定されるものではない。

【0030】

第１素子２０１及び第２素子２０２は、それぞれビアを介して第１～第４パッド１６１、１６２、１６３、１６４と電気的に連結されることができる。ビアは、第１～第４パッド１６１、１６２、１６３、１６４と同じ金属物質を含むことができ、第１～第４パッド１６１、１６２、１６３、１６４と同時に形成されてもよいが、これに限定されず、ビアを先に形成した後、第１～第４パッド１６１、１６２、１６３、１６４を形成してもよい。

【0031】

第１コア層１０１の一面に配置される第１パッド１６１と第２コア層１０２の一面に配置される第３パッド１６３とは、互いに接触して電気的に連結されることができる。すなわち、第１素子２０１と第２素子２０２とが第１パッド１６１及び第３パッド１６３を介して電気的に連結されることができ、この場合、第１素子２０１と第２素子２０２は、それぞれ第１コア層１０１及び第２コア層１０２に埋め込まれて最短経路で連結されることができる。従来の複数のコア層に電子部品を実装する方法としては、電子部品間の電気的連結が直接的になされず、コア層の上部に信号経路を連結しながら信号経路を迂回することが必須であった。これに対し、一例に係るプリント回路基板は、複数の薄いコア層にそれぞれ埋め込まれた素子がパッドを介して直接連結されることができるため、素子間の連結経路を単純化することができ、多様な経路確保が可能である。したがって、薄い複数のコアのそれぞれに複数の電子部品を埋め込む構造を有しながらも信号経路を多様に確保できるという利点があるため、コアの厚さを低減することができ、限られたコアの総厚さで多数の電子部品を埋め込むことができ、かつ信頼性を確保することができる。

【0032】

第１パッド１６１の厚さは、第２パッド１６２の厚さより薄く形成されることができる。また、第３パッド１６３の厚さは、第４パッド１６４の厚さより薄く形成されることができる。ある構成の厚さとは、当該構成の一面から一面と対向する他面までの平均垂直距離を意味し、測定過程及び製造工程で発生する誤差を含み得る大まかな概念である。後述するように、プリント回路基板の製造方法において、コア層に連結層を形成した後、グラインディング工程により一部が除去されるため、互いに連結される第１パッド１６１及び第３パッド１６３は一部が除去されることがあり、第１パッド１６１の厚さは第２パッド１６２の厚さより薄いことがあり、第３パッド１６３の厚さは第４パッド１６４の厚さより薄くなるように形成される。しかし、必ずしも第１パッド１６１の厚さが第２パッド１６２の厚さより薄い必要はなく、製造段階中のグラインディング工程において第１パッド１６１の一部が除去されないように工程を行う場合には、第１パッド１６１の厚さは、第２パッドの厚さと実質的に同一であることができ、第１パッド１６１が一部除去されることを考慮して、第１パッド１６１を第２パッド１６２より厚く形成した後に一部を除去することもできるため、第１パッド１６１の厚さが第２パッド１６２の厚さより大きいこともある。これは、第３パッド１６３の厚さ及び第４パッド１６４の厚さに対しても同様に適用することができる。

【0033】

一例に係るプリント回路基板は、第１コア層１０１の一面と第２コア層１０２の一面との間に配置される第１連結層１７１を含む。第１連結層１７１は絶縁材料を含んでもよく、絶縁材料としてはＳｉを含む化合物であってもよい。例えば、第１連結層１７１は、ＳｉＯ_２、ＳｉＮ、ＳｉＣＮなどの材料のうち、１つ又は２つ以上の材料を含むことができるが、これに限定されるものではなく、様々な材料を用いることができる。第１連結層１７１がＳｉＯ_２、ＳｉＮ、ＳｉＣＮ等のうち１つ以上の材料を含む絶縁層に該当し、第１コア層１０１の第１連結層１７１と第２コア層１０２の第１連結層１７１とが互いに結合して、一体をなすことができる。すなわち、第１コア層１０１と第２コア層１０２とは、いわゆるハイブリッドボンディング（ｈｙｂｒｉｄ ｂｏｎｄｉｎｇ）によって互いに結合することができる。ハイブリッドボンディングは、チップとチップの間を積み重ねる工法として利用することができ、連結しようとする２つの構成を配置して温度を調節することにより化学的結合及び物理的結合を行うことである。温度条件を設定して金属材料の膨張及び粒界の大きさの拡大などにより第１パッド１６１及び第３パッド１６３を互いに連結することができ、第１連結層１７１も、このような段階で結合することができる。すなわち、ハイブリッドボンディングによって素子を埋め込むそれぞれの単位コア層を上下結合することができ、素子は直接連結されたパッドを介して互いに電気的に連結されることができる。つまり、第１連結層１７１は、上述した材料のうちいずれか１つ以上を含むことができるが、これに限定されず、ハイブリッドボンディングを行うことができる材料であれば、如何なるものが含まれてもよい。本発明では、第１連結層１７１の材料を例示として、ＳｉＯ_２、ＳｉＮ、ＳｉＣＮのうち１つ以上を含むものと開示しているが、これは例示的なものに過ぎず、後述する内容においても同様である。第１コア層１０１に配置された第１連結層１７１と第２コア層１０２に配置された第１連結層１７１との境界が確認できるが、必ずしもその境界がはっきりと確認可能なものではなく、第１コア層１０１の第１連結層１７１と第２コア層１０２の第１連結層１７１とが一体をなすと同時に、第１パッド１６１及び第３パッド１６３が一体をなすことができるため、その境界が確認されないこともある。

【0034】

第１連結層１７１は、第１コア層１０１の一面及び第２コア層１０２の一面に沿って形成されるため、第１素子２０１及び第２素子２０２を互いに連結する第１パッド１６１及び第３パッド１６３は、第１連結層１７１によって埋め込まれることができる。第１パッド１６１及び第３パッド１６３が第１連結層１７１に埋め込まれるとは、第１パッド１６１の一面と第３パッド１６３の一面とが互いに接触して連結されながら、第１パッド１６１の側面及び第３パッド１６３の側面が第１連結層１７１によって覆われることができることを意味するが、これに必ずしも限定されるものではなく、第１パッド１６１の一面と第３パッド１６３の一面とが正確に一致しなくても、その一致しない部分が第１連結層１７１によって覆われていることを意味することができる。すなわち、第１パッド１６１と第３パッド１６３とが互いに連結されていない部分は、第１連結層１７１によって覆われる。

【0035】

一例に係るプリント回路基板は、第１コア層１０１の他面及び第２コア層１０２の他面にそれぞれ配置される第２連結層１７２を含むことができる。第２連結層１７２は、第１コア層１０１の他面に配置されて第１絶縁層１２１及び第２パッド１６２を覆い、第２コア層１０２の他面に配置された第２連結層１７２は、第２絶縁層１２２及び第４パッド１６４を覆うことができる。第２連結層１７２は、第１連結層のような材料を含むことができ、例えば、ＳｉＯ_２、ＳｉＮ、ＳｉＣＮのうち１つ以上の材料を含むことができる。また、これらに限定されるものではなく、上述したように第１連結層１７１に用いることができる材料であれば、第２連結層１７２にも使用することができる。第２連結層１７２は、第１連結層１７１が形成される段階で第１コア層１０１及び第２コア層１０２の他面にそれぞれ第２連結層１７２がさらに形成されることができる。第２連結層１７２は、第１コア層１０１及び第２コア層１０２の他面に形成され、それぞれ第３絶縁層１２３及び第４絶縁層１２４と連結されることができる。一方、図３では、コア層が２つであると表現しているが、これに限定されるものではなく、より多い個数のコア層を含む場合にも、連結層を介して互いに連結されることができる。

【0036】

一例に係るプリント回路基板は、第１コア層１０１の一面及び他面にそれぞれ配置される第１パターン１３１及び第２パターン１３２と、第２コア層１０２の一面及び他面にそれぞれ配置される第３パターン１３３及び第４パターン１３４とをさらに含むことができる。

【0037】

第１～第４パターン１３１、１３２、１３３、１３４は、第１コア層１０１及び第２コア層１０２に配置されてプリント回路基板の信号伝達を行う。これらは複数のパターンを含むことができ、第１～第４パッド１６１、１６２、１６３、１６４と同じ金属物質を含むことができる。第１～第４パターン１３１、１３２、１３３、１３４は、第１～第４パッド１６１、１６２、１６３、１６４と同じ段階で形成されてもよいが、これに限定されるものではなく、段階的に形成されてもよい。

【0038】

第１コア層１０１の一面に配置される第１パターン１３１と第２コア層１０２の一面に配置される第３パターン１３３とは互いに接して電気的に連結されることができる。第１パターン１３１と第３パターン１３３とが互いに接して電気的に連結されることは、第１パッド１６１と第３パッド１６３が互いに接して電気的に連結されるのと同じである。また、第１パターン１３１及び第３パターン１３３は第１連結層１７１によって埋め込まれ、これは、第１パッド１６１及び第３パッド１６３が第１連結層１７１によって埋め込まれてもよいのと同じである。

【0039】

一例に係るプリント回路基板は、第１ビア１４１及び第２ビア１４２をさらに含むことができる。第１ビア１４１は、第１パターン１３１と第２パターン１３２とを互いに連結するように第１コア層１０１を貫通し、第２ビア１４２は第３パターン１３３と第４パターン１３４とを互いに連結するように第２コア層１０２を貫通する。第１ビア１４１は第１コア層１０１の第１コア１１１及び第１絶縁層１２１を貫通することができ、第２ビア１４２は第２コア層１０２の第２コア１１２及び第２絶縁層１２２を貫通することができる。第１ビア１４１及び第２ビア１４２は金属材料を含むことができ、第１～第４パターン１３１、１３２、１３３、１３４と同じ材料を含むことができる。第１ビア１４１及び第２ビア１４２は、第１～第４パターン１３１、１３２、１３３、１３４と同じ段階で同時に製造されてもよいが、これに限定されるものではなく、段階的に形成されてもよい。

【0040】

一例に係るプリント回路基板は、第３絶縁層１２３及び第４絶縁層１２４、第１回路層１５１及び第２回路層１５２をさらに含むことができる。

【0041】

第３絶縁層１２３は第１コア層１０１の他面に配置される絶縁層であり、第４絶縁層１２４は第２コア層１０２の他面に配置される絶縁層である。第３絶縁層１２３及び第４絶縁層１２４はそれぞれ絶縁材料を含むことができ、これらは第１絶縁層１２１及び第２絶縁層１２２と同じ材料を含むことができる。図３には、第３絶縁層１２３及び第４絶縁層１２４が一体に形成されたことが簡略に示されているが、第３絶縁層１２３及び第４絶縁層１２４は複数の絶縁層であってもよく、複数の絶縁層は境界が表現されてもよい。

【0042】

第１回路層１５１及び第２回路層１５２は、第３絶縁層１２３及び第４絶縁層１２４にそれぞれ配置される回路層である。第１回路層１５１及び第２回路層１５２は金属材料を含むことができ、第１～第４パターン１３１、１３２、１３３、１３４と同じ金属材料を含むことができる。図３では、第１回路層及び第２回路層が３つの層として示されているが、これに限定されるものではなく、より多い数の回路層を含んでもよく、より少ない数の回路層を含んでもよい。第１回路層１５１及び第２回路層１５２はそれぞれ複数の回路層を含むことができ、それぞれの複数の回路層は互いに電気的に連結又は互いに短絡して信号伝達を行うことができ、第１～第４パッド１６１、１６２、１６３、１６４と第１～第４パターン１３１、１３２、１３３、１３４とも電気的に連結されることができる。一方、第１回路層１５１及び第２回路層１５２の複数の回路層のそれぞれを互いに層間連結するビアをさらに含むことができる。

【0043】

なお、図３では、第３絶縁層１２３及び第４絶縁層１２４、第１回路層１５１及び第２回路層１５２が互いに対称であると示しているが、これに限定されるものではなく、第３絶縁層１２３の数、第４絶縁層１２４の数は自由に変更可能であり、第１回路層１５１及び第２回路層１５２に対しても自由に変更可能であることは勿論である。

【0044】

一方、一例に係るプリント回路基板は、第３絶縁層１２３及び第４絶縁層１２４にさらに形成されるキャビティ、電子部品等をさらに含むことができ、プリント回路基板の最外側に配置される半田レジストをさらに含むことができ、上部に電子部品が実装されるためのパッド、ポストなどをさらに含むことができる。すなわち、図３に示す構成に限定されるものではなく、他にもプリント回路基板の一般的な構成をさらに含むことができ、当該技術分野において通常の知識を有する者であれば、利用可能な構成をさらに含むことができる。

【0045】

図４は、他の一例に係るプリント回路基板を概略的に示す断面図である。

【0046】

図４を参照すると、他の一例に係るプリント回路基板は第２連結層１７２を含まない。これは、他の一例に係るプリント回路基板の製造方法において、第１連結層１７１を形成する段階で第２連結層１７２をさらに形成しないものとして製造されて発生する。第２連結層１７２が第１コア層１０１の他面及び第２コア層１０２の他面に形成されないため、第１コア層１０１の他面及び第２コア層１０２の他面は第３絶縁層及び第４絶縁層と接することができる。

【0047】

一方、図４においても、コア層は、第１コア層１０１及び第２コア層１０２で構成される２つの層として示されているが、これに限定されるものではなく、３つのコア層以上が積層される構成を有してもよい。この場合には、コア層の間を連結するための第１連結層１７１が配置されるものであり、積層されたコア層の両方の最外部には連結層が形成されない構成を有するものである。

【0048】

第２連結層１７２を含まない以外の構成のうち、一例に係るプリント回路基板と同様の構成は、他の一例に係るプリント回路基板にも適用することができるため、これに関する重複説明は省略する。

【0049】

図５は、さらに他の一例に係るプリント回路基板を概略的に示す断面図である。

【0050】

図５を参照すると、さらに他の一例に係るプリント回路基板は、第１コア層１０１の一面及び第２コア層１０２の一面にそれぞれ配置される第１パターン１３１及び第３パターン１３３を含まず、第１コア層１０１の他面及び第２コア層１０２の他面にそれぞれ配置される第２パターン１３２及び第４パターン１３４のみを含む。

【0051】

一方、さらに他の一例に係るプリント回路基板は、第２パターン１３２及び第４パターン１３４を互いに連結し、第１コア層１０１、第２コア層１０２、及び第１連結層１７１を貫通する貫通ビア１４３をさらに含む。さらに他の一例に係るプリント回路基板の貫通ビア１４３は、一例に係るプリント回路基板の第１ビア１４１及び／又は第２ビア１４２と同じ材料で形成されることができる。製造段階で貫通ビア１４３が形成される位置に予め貫通孔領域を形成しておくことができ、第１コア層１０１及び第２コア層１０２が第１連結層１７１によって結合された後に、第１コア層１０１、第２コア層１０２及び第１連結層１７１を一括して貫通する貫通孔を形成して貫通ビア１４３をめっきすることができる。一例に係るプリント回路基板にて上述したように、第１コア１１１及び第２コア１１２がガラスコアを含む場合には、コア層の製造段階で貫通ビア１４３が形成される位置に予め貫通孔領域を形成しておくことができ、この場合には、複数のコアを積層した後に一括して貫通する貫通孔を形成することよりも、コアの製造段階で反り又は割れ現象を防止することができる。しかし、貫通ビア１４３が形成される位置に予め貫通孔領域を形成しておくことは、第１コア１１１及び第２コア１１２の材料に限定されずに行うことができる。第１コア層１０１及び第２コア層１０２を製造する段階で貫通ビア１４３が形成される領域に予め貫通孔領域を形成しておく段階を行う場合には、貫通ビア１４３が第１絶縁層１２１及び第２絶縁層１２２により側面が覆われることができ、第１コア１１１及び第２コア１１２とは離隔して配置されることができる。

【0052】

貫通ビア１４３以外の構成のうち、一例に係るプリント回路基板又は他の一例に係るプリント回路基板と同様の構成は、さらに他の一例に係るプリント回路基板にも適用することができるため、これに関する重複説明は省略する。

【0053】

図６は、さらに他の一例に係るプリント回路基板を概略的に示す断面図である。

【0054】

図６を参照すると、さらに他の一例に係るプリント回路基板は、第１コア層１０１の一面及び第２コア層１０２の一面にそれぞれ配置される第１パターン１３１及び第３パターン１３３を含まず、第１コア層１０１の他面及び第２コア層１０２の他面にそれぞれ配置される第２パターン１３２及び第４パターン１３４のみを含む。

【0055】

一方、さらに他の一例に係るプリント回路基板は、第２パターン１３２及び第４パターン１３４を互いに連結し、第１コア層１０１、第２コア層１０２、及び第１連結層１７１を一括して貫通する貫通ビア１４３を含む。さらに他の一例に係るプリント回路基板は、第１コア層１０１及び第２コア層１０２が第１連結層１７１によって連結された後、貫通ビア１４３が形成されるため、貫通ビア１４３の側面は、第１コア１１１及び第２コア１１２と接することができる。これは、第１コア１１１及び第２コア１１２がガラスコアを含まない場合に可能な構造であり、第１コア層１０１及び第２コア層１０２が結合された後にこれを一括して貫通する貫通孔を形成することができる。したがって、コア層を製造する段階において、貫通ビアに対応する領域に予め貫通孔を形成せずとも貫通ビア１４３を形成することができる。

【0056】

貫通ビア１４３以外の構成のうち、一例に係るプリント回路基板、他の一例に係るプリント回路基板、又はさらに他の一例に係るプリント回路基板と同様の構成は、さらに他の一例に係るプリント回路基板にも適用することができるため、重複説明は省略する。

【0057】

プリント回路基板の製造方法
図７ａ～図７ｂは、一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【0058】

図７ａを参照して説明すると、一例に係るプリント回路基板は、単位コア層を先に作製する。説明の便宜上、第１コア層についてのみ説明し、特に制限がない限り、このような説明は第２コア層に関しても適用することができる。もし、複数の単位コア層を有するプリント回路基板であれば、複数の単位コア層に対しても適用できることは同様である。

【0059】

まず、第１コア１１１にキャビティを形成して第１素子２０１を埋め込み、第１パッド１６１、第２パッド１６２、第１パターン１３１、第２パターン１３２及び第１ビア１４１を形成する。

【0060】

第１コア１１１にキャビティを形成する段階は、機械的ドリル又はレーザドリルを使用してドリリング工法で形成することができるが、特にこれに限定されるものではない。第１コア１１１に形成されたキャビティ上に仮接着層を用いて第１素子２０１を固定させた後、第１絶縁層１２１を用いて第１素子２０１を埋め込む。その後、第１素子と連結されるビアを形成しながら、第１パッド１６１及び第２パッド１６２を形成し、第１コア層１０１を貫通する第１ビア１４１と第１パターン１３１及び第２パターンを形成する。

【0061】

その後に、第１コア層１０１の一面に第１連結層１７１を形成し、第１コア層１０１の他面には第２連結層１７２を形成する。

【0062】

第１連結層１７１と第２連結層１７２は同時に形成されてもよいが、これに限定されるものではなく、第１連結層１７１を形成した後に第２連結層１７２を形成してもよい。第１連結層１７１は、一例に係るプリント回路基板にて上述したように、ＳｉＯ_２、ＳｉＮ、ＳｉＣＮなどの材料のうち１つ以上を含む絶縁物質で構成されてもよい。第１連結層１７１は、第１絶縁層１２１の一面に配置され、第１絶縁層１２１の一面と第１パッド１６１及び第１パターン１３１の境界に沿って延びるように形成されてもよい。第２連結層１７２は、第１絶縁層１２１の他面と第２パッド１６２及び第２パターン１３２の境界に沿って延びるように形成されてもよい。すなわち、第１連結層１７１は第１絶縁層１２１、第１パッド１６１及び第１パターン１３１を覆うことができ、第２連結層１７２は第１絶縁層１２１、第１パッド１６１及び第１パターン１３１を覆うことができる。

【0063】

その後、第１連結層１７１の少なくとも一部を除去して、第１パッド１６１及び第１パターン１３１の一面を外部に露出させる。このとき、第１連結層１７１の少なくとも一部を除去する段階は機械的グラインディング方法を用いることができ、ＣＭＰ（Ｃｈｅｍｉｃａｌ－Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）工法を用いることもできるが、これに限定されるものではない。

【0064】

図７ｂを参照すると、まず、第１コア層１０１の一面と第２コア層１０２の一面とを互いに対向して接するように連結する。

【0065】

このとき、第１コア層１０１と第２コア層とを連結するために、第１コア層１０１の一面に配置される第１パッド１６１の露出した一面と第２コア層１０２の一面に配置される第３パッド１６３の露出した一面とを接するように接着した後、焼鈍（アニーリング、Ａｎｎｅａｌｉｎｇ）工程を行う。焼鈍工程は、２つの段階を経て行われることができるが、これに限定されるものではなく、より多くの段階を経て行われてもよく、特定の温度で一度に行われてもよい。焼鈍工程の第一段階では、第１コア層１０１及び第２コア層１０２のそれぞれの第１連結層１７１の間で化学的結合がなされることができる。その後、焼鈍工程の第二段階では、第１パッド１６１及び第３パッド１６３の膨張、並びに第１パターン１３１及び第３パターン１３３の膨張が発生し、粒界の成長により上部及び下部の構成が物理的に結合し、電気的連結がなされることができる。第二段階の工程温度は、第一段階の工程温度より高くてもよいが、これに限定されるものではない。

【0066】

第１コア層１０１と第２コア層１０２は第１連結層１７１によって連結され、第１連結層１７１の結合部分には境界が現れることがある。しかし、第１連結層１７１の結合部分は、必ずしもその境界がはっきりと現れないこともある。第１コア層１０１に配置される第１連結層１７１と第２コア層１０２に配置される第１連結層１７１は付着して焼鈍工程によって結合されるため、それぞれの第１絶縁層１２１は境界が明確でないことがある。

【0067】

その後、第１コア層１０１の他面及び第２コア層１０２の他面には、それぞれ第３絶縁層１２３及び第４絶縁層１２４がさらに形成されてもよく、第３絶縁層１２３及び第４絶縁層１２４上にそれぞれ第１回路層１５１及び第２回路層１５２が形成されてもよい。第３絶縁層１２３及び第４絶縁層１２４は複数の絶縁層であってもよく、第１回路層１５１及び第２回路層１５２は複数の回路層であってもよい。また、複数の絶縁層と複数の回路層とが交互に積層されてもよい。複数の絶縁層及び複数の回路層は、必要に応じて、その数を自由に調節できることは、一例に係るプリント回路基板の説明にて上述した通りである。

【0068】

図８ａ～図８ｂは、他の一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【0069】

図８ａを参照すると、他の一例に係るプリント回路基板の製造方法は、第１コア層１０１の他面に第２連結層１７２を形成する段階を含まなくてもよい。もし、３つ以上のコア層が積層される構造の場合には、最外部に積層されるコア層のそれぞれの外側面に第２連結層１７２が形成されないものとして構造を自由に変更することができる。すなわち、他の一例に係るプリント回路基板は、コア層の間で互いに連結される面ではない、他面の領域に第２連結層１７２が形成されないものと理解すべきである。

【0070】

その他の段階のうち、一例に係るプリント回路基板の製造方法と同様の構成は、他の一例に係るプリント回路基板にも適用することができるため、これに関する重複説明は省略する。

【0071】

図９ａ～図９ｂは、さらに他の一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【0072】

図９ａを参照すると、さらに他の一例に係るプリント回路基板は、第１コア層１０１を貫通する第１ビア１４１を形成する段階を含まなくてもよい。第１コア層１０１を製造する段階では、貫通ビア１４３が形成される領域に第１コア１１１を貫通する貫通孔を予め形成することができる。すなわち、第１コア１１１に第１素子２０１を実装するためのキャビティを形成する段階で、貫通孔を形成することができる。

【0073】

したがって、第１コア層１０１を形成する段階で第２パッド１６２及び第２パターン１３２を形成しなくてもよく、複数のコア層を結合した後に第２パッド１６２、第２パターン１３２及び貫通ビア１４３を同時に形成してもよい。

【0074】

図９ｂを参照すると、第１コア層１０１の一面と第２コア層１０２の一面とを互いに連結した後、第２パッド１６２、第２パターン１３２及び貫通ビア１４３を形成することができる。第１コア層１０１と第２コア層１０２とが結合しながら貫通孔領域が互いに重なるように配置されるため、第１コア層１０１と第２コア層１０２との重なった貫通孔領域に再び絶縁層及び連結層が貫通するように新たな貫通孔を形成した後、めっきを行って貫通ビアを形成することができる。工程の簡素化のために、貫通ビアを形成しながら第２パッド１６２及び第２パターン１３２を同時に形成することもできる。一方、図９ｂには示されていないが、第１コア層１０１の他面に第２パッド１６２を形成することは、第１コア層１０１と第２コア層１０２との結合前に行うこともできる。第１コア層１０１の他面に第２パッド１６２を先に形成し、第１コア層１０１及び第２コア層１０２を結合する場合には、第２パッド１６２を形成する段階が別途に行われ、工程が一段階さらに増えることができる。図９ｂに示すように、第１コア層１０１及び第２コア層１０２を結合した後に貫通ビア１４３を形成しながら、第２パッド１６２及び第２パターン１３２が同時に形成されることが好ましい。

【0075】

その他の段階のうち、一例に係るプリント回路基板の製造方法又は他の一例に係るプリント回路基板の製造方法と同様の構成は、さらに他の一例に係るプリント回路基板にも適用することができるため、これに関する重複説明は省略する。

【0076】

図１０ａ～１０ｂは、さらに他の一例に係るプリント回路基板の製造方法を概略的に示す断面図である。

【0077】

図１０ａを参照すると、さらに他の一例に係るプリント回路基板は、第１コア層１０１を貫通する第１ビア１４１を形成する段階を含まなくてもよく、貫通ビア１４３が形成される領域に第１コア１１１を貫通する貫通孔を予め形成する段階を含まなくてもよい。すなわち、第１コア１１１に第１素子２０１を実装する段階及び第１素子２０１と連結される第１パッド１６１を形成する段階を含むことができ、第１連結層１７１を形成した後、第１連結層１７１の少なくとも一部を除去する段階のみを含むことができる。図１０ａには示されていないが、第１コア層１０１を製造する段階で第１絶縁層１２１の他面に第２パッド１６２を形成することもできる。

【0078】

図１０ｂを参照すると、第１コア層１０１の一面と第２コア層１０２の一面とを互いに連結した後、第２パッド１６２、第２パターン１３２及び貫通ビア１４３を形成することができる。第１コア１１１、第２コア１１２、第１絶縁層１２１、第２絶縁層１２２及び第１連結層１７１を一括して貫通する貫通孔を形成した後、めっきを行って貫通ビア１４３を形成することができる。第１コア層１０１と第２コア層１０２とを結合した後に貫通ビア１４３を形成するため、貫通ビア１４３の側面は第１コア１１１及び第２コア１１２の側面と接することができる。

【0079】

その他の段階のうち、一例に係るプリント回路基板の製造方法、他の一例に係るプリント回路基板の製造方法、又はさらに他のプリント回路基板の製造方法と同様の構成及び段階は、さらに他の一例に係るプリント回路基板にも適用することができるため、これに関する重複説明は省略する。

【0080】

本発明において、断面上における意味は、対象物を垂直に切断したときの断面形状、又は対象物をサイドビューで見たときの断面形状を意味することができる。また、平面上における意味は、対象物を水平に切断したときの形状、又は対象物をトップビュー又はボトムビューで見たときの平面形状であることができる。

【0081】

本発明において「上側」、「上部」、「上面」などは、便宜上、図面の断面を基準に電子部品が実装可能な面に向かう方向を意味するものとして使用し、「下側」、「下部」、「下面」などは、その反対方向として使用した。但し、これは説明の便宜上、方向を定義したものであって、特許請求の範囲の権利範囲がこのような方向に対する記載によって特に限定されるものではないことは勿論である。

【0082】

本発明において「連結される」とは、直接連結されることだけでなく、接着剤層などを介して間接的に連結されることを含む概念である。また、「電気的に連結される」とは、物理的に連結された場合と、連結されていない場合の両方を含む概念である。さらに、「第１」、「第２」などの表現は、ある構成要素と他の構成要素とを区分するために使用されるものであり、当該構成要素の順序及び／又は重要度などを限定しない。場合によっては、権利範囲を逸脱しない範囲内で、第１構成要素は第２構成要素と命名されてもよく、同様に第２構成要素は第１構成要素と命名されてもよい。

【0083】

本発明において使用される「一例」という表現は、互いに同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例に説明されている事項が他の一例に説明されていなくても、他の一例においてその事項と反対又は矛盾する説明がない限り、他の一例に関する説明として理解されることができる。

【0084】

本発明において使用される用語は、単に一例を説明するために使用されたものであって、本発明を限定しようとする意図ではない。このとき、単数の表現は、文脈上明らかに異なる意味ではない限り、複数の表現を含む。

【符号の説明】

【0085】

１０１：第１コア層
１０２：第２コア層
１１１：第１コア
１１２：第２コア
１２１：第１絶縁層
１２２：第２絶縁層
１２３：第３絶縁層
１２４：第４絶縁層
１３１：第１パターン
１３２：第２パターン
１３３：第３パターン
１３４：第４パターン
１４１：第１ビア
１４２：第２ビア
１４３：貫通ビア
１５１：第１回路層
１５２：第２回路層
１６１：第１パッド
１６２：第２パッド
１６３：第３パッド
１６４：第４パッド
１７１：第１連結層
１７２：第２連結層
２０１：第１素子
２０２：第２素子
１０００：電子機器
１０１０：メインボード
１０２０：チップ関連部品
１０３０：ネットワーク関連部品
１０４０：その他の部品
１０５０：カメラモジュール
１０６０：アンテナモジュール
１０７０：ディスプレイ
１０８０：バッテリ
１０９０：信号ライン
１１００：スマートフォン
１１１０：スマートフォン内部のメインボード
１１２０：スマートフォン内部の電子部品
１１２１：スマートフォン内部のアンテナモジュール
１１３０：スマートフォン内部のカメラモジュール
１１４０：スマートフォン内部のスピーカ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7a】

【図7b】

【図8a】

【図8b】

【図9a】

【図9b】

【図10a】

【図10b】