特開 2024-69043 印刷装置、印刷方法及びコンピュータプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024069043

(43)【公開日】2024-05-21

(54)【発明の名称】印刷装置、印刷方法及びコンピュータプログラム

(51)【国際特許分類】

   B41J 2/01 20060101AFI20240514BHJP

【ＦＩ】

B41J2/01 301

B41J2/01 401

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022179817

(22)【出願日】2022-11-09

(11)【特許番号】

(45)【特許公報発行日】2024-03-19

(71)【出願人】

【識別番号】000005267

【氏名又は名称】ブラザー工業株式会社

(74)【代理人】

【識別番号】100114557

【弁理士】

【氏名又は名称】河野 英仁

(74)【代理人】

【識別番号】100078868

【弁理士】

【氏名又は名称】河野 登夫

(72)【発明者】

【氏名】島村 泰浩

【テーマコード（参考）】

2C056

【Ｆターム（参考）】

2C056EC06

2C056EC07

2C056EC28

(57)【要約】

【課題】印刷開始までの待ち時間の発生を抑制することができる印刷装置を提供する。
【解決手段】印刷装置は、第１通信回路及び第２通信回路を有する主制御回路と、第１通信回路に接続された第１副制御回路群と、第２通信回路に接続された第２副制御回路群と、第１ヘッド群と、第２ヘッド群とを備え、第１副制御回路群に含まれる複数の副制御回路は直列的に接続され、第２副制御回路群に含まれる複数の副制御回路は直列的に接続され、第１通信回路は第１副制御回路群に含まれる副制御回路のうち最上流に位置する第１副制御回路に接続され、第２通信回路は第２副制御回路群に含まれる副制御回路のうち最上流に位置する第２副制御回路に接続され、主制御回路は、第１通信回路から第１副制御回路群に送信される第１データの量と、第２通信回路から第２副制御回路群に送信される第２データの量とを決定する。
【選択図】図３

【特許請求の範囲】

【請求項1】

第１通信回路及び第２通信回路を有する主制御回路と、
前記第１通信回路に接続された第１副制御回路群と、
前記第２通信回路に接続された第２副制御回路群と、
ノズルを有する複数のヘッドであって、前記第１副制御回路群により制御される第１ヘッド群と、
ノズルを有する複数のヘッドであって、前記第２副制御回路群により制御される第２ヘッド群と、
を備え、
前記第１副制御回路群に含まれる複数の副制御回路は直列的に接続され、
前記第２副制御回路群に含まれる複数の副制御回路は直列的に接続され、
前記第１通信回路は前記第１副制御回路群に含まれる副制御回路のうち最上流に位置する第１副制御回路に接続され、
前記第２通信回路は前記第２副制御回路群に含まれる副制御回路のうち最上流に位置する第２副制御回路に接続され、
前記主制御回路は、前記第１通信回路から前記第１副制御回路群に送信される第１データの量と、前記第２通信回路から前記第２副制御回路群に送信される第２データの量とを決定する
印刷装置。

【請求項2】

前記主制御回路は、前記第１副制御回路群及び前記第２副制御回路群に含まれる副制御回路の総数である基準総数に対する前記第１副制御回路群に含まれる副制御回路の総数の割合に応じて前記第１データの量を決定し、前記基準総数に対する前記第２副制御回路群に含まれる副制御回路の総数の割合に応じて前記第２データの量を決定する
請求項１に記載の印刷装置。

【請求項3】

前記第１副制御回路は、前記第１データが記憶される第１メモリを有し、
前記第２副制御回路は、前記第２データが記憶される第２メモリを有し、
前記第１メモリ及び前記第２メモリに、データを記憶する量を定めるための単位が設定され、
前記主制御回路は、前記単位に対応する記憶容量の大きさに応じて、前記第１データの量及び前記第２データの量を決定する
請求項１又は２に記載の印刷装置。

【請求項4】

前記単位に対応する記憶容量の大きさは印刷モードに応じて異なる
請求項３に記載の印刷装置。

【請求項5】

前記主制御回路は、前記第１データ及び前記第２データの送信前に、前記第１データの量と前記第２データの量との差分を算出する
請求項１又は２に記載の印刷装置。

【請求項6】

前記第１データを格納する格納部を備え、
前記主制御回路は、
前記第１通信回路に前記第１データを送信するための第１トリガを送信する主制御部と、
前記格納部を制御する格納制御部と
を有し、
前記主制御部から前記第１トリガを受信した場合、前記第１通信回路は、前記格納部に格納された前記第１データの読み出しを前記格納制御部に要求し、
前記格納制御部は、
前記第１通信回路から前記第１データの読み出しを要求された場合、前記第１データを前記格納部から読み出し、
前記第１データを前記第１通信回路に送信し、
前記第１通信回路は、前記第１データを前記第１副制御回路に送信する
請求項２に記載の印刷装置。

【請求項7】

前記第１データ及び前記第２データを格納する格納部を備え、
前記主制御回路は、
前記第１通信回路に前記第１データを送信するための第１トリガを送信するか、又は、前記第２通信回路に前記第２データを送信するための第２トリガを送信する主制御部と、
前記格納部を制御する格納制御部と
を有し、
前記主制御部は前記第１トリガを前記第１通信回路に送信し、且つ、前記第２トリガを前記第２通信回路に送信し、
前記主制御部から前記第１トリガを受信した場合、前記第１通信回路は、前記格納部に格納された前記第１データの読み出しを前記格納制御部に要求し、
前記主制御部から前記第２トリガを受信した場合、前記第２通信回路は、前記格納部に格納された前記第２データの読み出しを前記格納制御部に要求し、
前記格納制御部は、
前記第１通信回路から前記第１データの読み出しを要求され、且つ、前記第２通信回路から前記第２データの読み出しを要求された場合、前記第１データ及び前記第２データの読み出しを並行的に実行し、
前記第１通信回路は、前記第１データを前記第１副制御回路に送信し、
前記第２通信回路は、前記第２データを前記第２副制御回路に送信する
請求項１又は２に記載の印刷装置。

【請求項8】

前記第１データの量は、前記第２データの量と異なる
請求項１に記載の印刷装置。

【請求項9】

第１通信回路及び第２通信回路を有する主制御回路と、前記第１通信回路に接続された第１副制御回路群と、前記第２通信回路に接続された第２副制御回路群と、ノズルを有する複数のヘッドであって、前記第１副制御回路群により制御される第１ヘッド群と、ノズルを有する複数のヘッドであって、前記第２副制御回路群により制御される第２ヘッド群とを備え、前記第１副制御回路群に含まれる複数の副制御回路は直列的に接続され、前記第２副制御回路群に含まれる複数の副制御回路は直列的に接続され、前記第１通信回路は前記第１副制御回路群に含まれる副制御回路のうち最上流に位置する第１副制御回路に接続され、前記第２通信回路は前記第２副制御回路群に含まれる副制御回路のうち最上流に位置する第２副制御回路に接続される印刷装置の印刷方法において、
前記主制御回路は、前記第１通信回路から前記第１副制御回路に送信される第１データの量と、前記第２通信回路から前記第２副制御回路に送信される第２データの量とを決定する
印刷方法。

【請求項10】

第１通信回路及び第２通信回路を有する主制御回路と、前記第１通信回路に接続された第１副制御回路群と、前記第２通信回路に接続された第２副制御回路群と、ノズルを有する複数のヘッドであって、前記第１副制御回路群により制御される第１ヘッド群と、ノズルを有する複数のヘッドであって、前記第２副制御回路群により制御される第２ヘッド群とを備え、前記第１副制御回路群に含まれる複数の副制御回路は直列的に接続され、前記第２副制御回路群に含まれる複数の副制御回路は直列的に接続され、前記第１通信回路は前記第１副制御回路群に含まれる副制御回路のうち最上流に位置する第１副制御回路に接続され、前記第２通信回路は前記第２副制御回路群に含まれる副制御回路のうち最上流に位置する第２副制御回路に接続される印刷装置にて実行可能なコンピュータプログラムにおいて、
前記主制御回路に、
前記第１通信回路から前記第１副制御回路に送信される第１データの量と、前記第２通信回路から前記第２副制御回路に送信される第２データの量とを決定する
処理を実行させるコンピュータプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本技術は、ノズルの駆動によって印刷を実行する印刷装置、印刷方法及びコンピュータプログラムに関する。

【背景技術】

【0002】

従来、直列接続された複数の液体噴射ヘッド（以下、第１ヘッド群という）と、第１ヘッド群とは異なる、直列接続された複数の液体噴射ヘッド（以下、第２ヘッド群という）と、制御装置とを備える印刷装置が提案されている（特許文献１参照）。制御装置は第１及び第２ヘッド群の最上流の液体噴射ヘッドに印刷データを送信する。第１及び第２ヘッド群は、最上流の液体噴射ヘッドから最下流の液体噴射ヘッドに印刷データを順に転送し、印刷媒体に印刷する。印刷装置は印刷媒体の寸法に応じた数のヘッド群を使用することができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００９－１８４１４２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

第１ヘッド群及び第２ヘッド群に含まれる全ての液体噴射ヘッドが印刷データを受信した後、第１ヘッド群及び第２ヘッド群は印刷を開始することがある。第１ヘッド群及び第２ヘッド群の一方における最下流の液体噴射ヘッドは印刷データを受信し、他方の最下流の液体噴射ヘッドは印刷データを受信していない場合、一方のヘッド群には印刷開始まで待ち時間が発生する。

【0005】

本開示は斯かる事情に鑑みてなされたものであり、印刷開始までの待ち時間の発生を抑制することができる印刷装置、印刷方法及びコンピュータプログラムを提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の一実施形態に係る印刷装置は、第１通信回路及び第２通信回路を有する主制御回路と、前記第１通信回路に接続された第１副制御回路群と、前記第２通信回路に接続された第２副制御回路群と、ノズルを有する複数のヘッドであって、前記第１副制御回路群により制御される第１ヘッド群と、ノズルを有する複数のヘッドであって、前記第２副制御回路群により制御される第２ヘッド群とを備え、前記第１副制御回路群に含まれる複数の副制御回路は直列的に接続され、前記第２副制御回路群に含まれる複数の副制御回路は直列的に接続され、前記第１通信回路は前記第１副制御回路群に含まれる副制御回路のうち最上流に位置する第１副制御回路に接続され、前記第２通信回路は前記第２副制御回路群に含まれる副制御回路のうち最上流に位置する第２副制御回路に接続され、前記主制御回路は、前記第１通信回路から前記第１副制御回路群に送信される第１データの量と、前記第２通信回路から前記第２副制御回路群に送信される第２データの量とを決定する。

【0007】

本開示の一実施形態に係る印刷方法は、第１通信回路及び第２通信回路を有する主制御回路と、前記第１通信回路に接続された第１副制御回路群と、前記第２通信回路に接続された第２副制御回路群と、ノズルを有する複数のヘッドであって、前記第１副制御回路群により制御される第１ヘッド群と、ノズルを有する複数のヘッドであって、前記第２副制御回路群により制御される第２ヘッド群とを備え、前記第１副制御回路群に含まれる複数の副制御回路は直列的に接続され、前記第２副制御回路群に含まれる複数の副制御回路は直列的に接続され、前記第１通信回路は前記第１副制御回路群に含まれる副制御回路のうち最上流に位置する第１副制御回路に接続され、前記第２通信回路は前記第２副制御回路群に含まれる副制御回路のうち最上流に位置する第２副制御回路に接続される印刷装置の印刷方法において、前記主制御回路は、前記第１通信回路から前記第１副制御回路に送信される第１データの量と、前記第２通信回路から前記第２副制御回路に送信される第２データの量とを決定する。

【0008】

本開示の一実施形態に係るコンピュータプログラムは、第１通信回路及び第２通信回路を有する主制御回路と、前記第１通信回路に接続された第１副制御回路群と、前記第２通信回路に接続された第２副制御回路群と、ノズルを有する複数のヘッドであって、前記第１副制御回路群により制御される第１ヘッド群と、ノズルを有する複数のヘッドであって、前記第２副制御回路群により制御される第２ヘッド群とを備え、前記第１副制御回路群に含まれる複数の副制御回路は直列的に接続され、前記第２副制御回路群に含まれる複数の副制御回路は直列的に接続され、前記第１通信回路は前記第１副制御回路群に含まれる副制御回路のうち最上流に位置する第１副制御回路に接続され、前記第２通信回路は前記第２副制御回路群に含まれる副制御回路のうち最上流に位置する第２副制御回路に接続される印刷装置にて実行可能なコンピュータプログラムにおいて、前記主制御回路に、前記第１通信回路から前記第１副制御回路に送信される第１データの量と、前記第２通信回路から前記第２副制御回路に送信される第２データの量とを決定する処理を実行させる。

【発明の効果】

【0009】

本開示の一実施形態に係る印刷装置、印刷方法及びコンピュータプログラムにあっては、第１副制御回路群に送信される第１データの量と、第２副制御回路群に送信される第２データの量とを適切に決定し、印刷開始までの待ち時間の発生を抑制することができる。

【図面の簡単な説明】

【0010】

【図1】実施の形態１に係る印刷装置の略示平面図である。

【図2】インクジェットヘッドの平面透視図である。

【図3】制御装置、第１ヘッドバー及び第２ヘッドバーのブロック図である。

【図4】制御装置、第１ヘッドバー及び第２ヘッドバーの詳細な構成を示すブロック図である。

【図5】実施の形態２に係る制御装置、第１ヘッドバー及び第２ヘッドバーのブロック図である。

【発明を実施するための形態】

【0011】

（実施の形態１）
以下本発明を実施の形態１に係る印刷装置を示す図面に基づいて説明する。図１は、印刷装置１の略示平面図である。図１において、記録媒体、例えば記録用紙１００の搬送方向は印刷装置１の前後方向に対応する。なお記録媒体は記録用紙１００に限定されず、フィルム又は布等であってもよい。また記録用紙１００の幅方向は印刷装置１の左右方向に対応する。また前後方向及び左右方向と直交する方向、即ち図１の紙面垂直方向は印刷装置１の上下方向に対応する。

【0012】

図１に示すように、印刷装置１は、ケース２内に収容されたプラテン３、四つのインクジェットヘッド４、二つの搬送ローラ５、６、及び制御装置７等を備える。プラテン３の上面を、記録用紙１００が通過する。四つのインクジェットヘッド４は、プラテン３の上方において、搬送方向に並んでいる。各インクジェットヘッド４は、いわゆるラインタイプのヘッドである。インクジェットヘッド４には、インクタンク（図示略）からインクが供給される。四つのインクジェットヘッド４には、異なる色のインクが供給される。

【0013】

図１に示すように、二つの搬送ローラ５、６は、プラテン３に対して後側と前側にそれぞれ配置されている。二つの搬送ローラ５、６は、図示しないモータによってそれぞれ駆動され、プラテン３上の記録用紙１００を前方へ搬送する。二つの搬送ローラ５、６は搬送部に対応する。制御装置７はＤＲＡＭ７７を備える。制御装置７は、ＰＣ等の外部装置９とデータ通信可能に接続されており、外部装置９から送信された印刷データをＤＲＡＭ７７に格納する。ＤＲＡＭ７７は格納部を構成する。

【0014】

図２は、インクジェットヘッド４の平面透視図である。インクジェットヘッド４は第１ヘッドバー４ａと、第２ヘッドバー４ｂとを備える。第１ヘッドバー４ａ及び第２ヘッドバー４ｂは左右に並ぶ。第１ヘッドバー４ａは複数のヘッド４０を備える。複数のヘッド４０を備える第１ヘッドバー４ａは第１ヘッド群を構成する。例えば、第１ヘッドバー４ａにおいて、複数のヘッド４０は前後方向に２列で配置されている。前側の列では、１個のヘッド４０が配置され、後側の列では、左右方向に沿って２個のヘッド４０が配置されている。ヘッド４０の下面には複数のノズル４１が設けられている。

【0015】

第２ヘッドバー４ｂは複数のヘッド４０を備える。複数のヘッド４０を備える第２ヘッドバー４ｂは第２ヘッド群を構成する。第２ヘッドバー４ｂにおいて、複数のヘッド４０は前後方向に２列で配置されている。前側の列では、１個のヘッド４０が配置され、後側の列では１個のヘッド４０が配置されている。ヘッド４０の下面には複数のノズル４１が設けられている。

【0016】

第１ヘッドバー４ａの前列におけるヘッド４０の前後位置は、第２ヘッドバー４ｂの前列におけるヘッド４０と略同じである。第１ヘッドバー４ａの後列におけるヘッド４０の前後位置は、第２ヘッドバー４ｂの後列におけるヘッド４０と略同じである。本実施例においては、第１ヘッドバー４ａのヘッド４０の数は３であり、第２ヘッドバー４ｂのヘッド４０の数は２であるが、第１ヘッドバー４ａ及び第２ヘッドバー４ｂにおけるヘッド４０の数はこれに限定されない。第１ヘッドバー４ａのヘッド４０の数と、第２ヘッドバー４ｂのヘッド４０の数は異なってもよいし、同じでもよい。なお第１ヘッドバー４ａ及び第２ヘッドバー４ｂは前後に並んでもよい。

【0017】

図３は、制御装置７、第１ヘッドバー４ａ及び第２ヘッドバー４ｂのブロック図である。制御装置７は主制御回路７０を備える。主制御回路７０は第１通信回路７４及び第２通信回路７５を備える。第１ヘッドバー４ａは直列に接続された３個の副制御回路４３を備える。３個の副制御回路４３は３個のヘッド４０にそれぞれ接続される。第２ヘッドバー４ｂは直列に接続された２個の副制御回路４３を備える。２個の副制御回路４３は２個のヘッド４０にそれぞれ接続される。複数のヘッド４０を備える第１ヘッドバー４ａは第１ヘッド群を構成する。複数のヘッド４０を備える第２ヘッドバー４ｂは第２ヘッド群を構成する。複数の副制御回路４３を備える第１ヘッドバー４ａは第１副制御回路群を構成する。複数の副制御回路４３を備える第２ヘッドバー４ｂは第２副制御回路群を構成する。

【0018】

第１通信回路７４は、直列に接続された３個の副制御回路４３のうち、一端に位置する副制御回路４３、即ち第１ヘッドバー４ａにおける最上流の副制御回路４３に接続される。第１ヘッドバー４ａにおける最上流の副制御回路４３は第１副制御回路を構成する。第２通信回路７５は、直列に接続された２個の副制御回路４３のうち、一端に位置する副制御回路４３、即ち第２ヘッドバー４ｂにおける最上流の副制御回路４３に接続される。第２ヘッドバー４ｂにおける最上流の副制御回路４３は第２副制御回路を構成する。

【0019】

図４は、制御装置７、第１ヘッドバー４ａ及び第２ヘッドバー４ｂの詳細な構成を示すブロック図である。前述したように、制御装置７は主制御回路７０及びＤＲＡＭ７７を備える。主制御回路７０は、ＣＰＵ７１、記憶部７２、ＲＡＭ７３、第１通信回路７４、第２通信回路７５及びメモリコントローラ７６等を備える。主制御回路７０はＣＰＵ７１に代えてＡＳＩＣを備えてもよい。記憶部７２は書き換え可能に構成され、例えばＥＥＰＲＯＭ、ＥＰＲＯＭ、ハードディスク等である。ＣＰＵ７１は主制御部を構成し、メモリコントローラ７６は格納制御部を構成する。

【0020】

記憶部７２には、制御プログラム（コンピュータプログラム）が記憶されている。制御プログラムは記録媒体８０（図１参照）、例えば光ディスク又は持ち運び可能なフラッシュメモリ等から記憶部７２にインストールされる。なお制御プログラムは、印刷装置１に通信可能な接続されたサーバから記憶部７２にダウンロードされてもよい。主制御回路７０は制御プログラムに基づいて、印刷装置１を制御する。主制御回路７０はＤＲＡＭ７７に格納された印刷データに基づいて、印刷装置１の各部を駆動させ、印刷を実行する。なお主制御回路７０はＣＰＵ７１又はＡＳＩＣ等のプロセッサに代えてロジック回路、例えばＦＰＧＡを備えてもよい。

【0021】

第１ヘッドバー４ａ及び第２ヘッドバー４ｂにおいて、副制御回路４３は、ＣＰＵ４４、通信回路４５、ＲＡＭ４６及びヘッド制御回路４７等を備える。ヘッド４０は駆動回路４０ａ及び圧電素子４０ｂ等を備える。駆動回路４０ａは圧電素子４０ｂを駆動させて、ノズル４１からインクを吐出させる。副制御回路４３はＣＰＵ４４に代えてＡＳＩＣを備えてもよく、ＣＰＵ４４又はＡＳＩＣ等のプロセッサに代えてロジック回路、例えばＦＰＧＡを備えてもよい。なお図４においては、第１ヘッドバー４ａの最上流の副制御回路４３及びヘッド４０についてのみ、その詳細な構成を示し、第１ヘッドバー４ａの他の副制御回路４３及びヘッド４０、及び、第２ヘッドバー４ｂの副制御回路４３及びヘッド４０については、第１ヘッドバー４ａの最上流の副制御回路４３及びヘッド４０と同様な構成であるので、その詳細な記載を省略する。

【0022】

第１ヘッドバー４ａにおける最上流の副制御回路４３、即ち第１副制御回路のＲＡＭ４６は第１メモリを構成する。第２ヘッドバー４ｂにおける最上流の副制御回路４３、即ち第２副制御回路のＲＡＭ４６は第２メモリを構成する。

【0023】

メモリコントローラ７６はＤＲＡＭ７７から印刷データを読み出し、第１通信回路７４を介して第１ヘッドバー４ａにおける最上流の副制御回路４３に送信する。印刷データは、第１ヘッドバー４ａにおける最上流の副制御回路４３から最下流の副制御回路４３まで順に転送される。

【0024】

第１ヘッドバー４ａにおいて、各副制御回路４３のＣＰＵ４４は印刷データをＲＡＭ４６に記憶し、印刷データに基づいて、ヘッド制御回路４７に吐出信号を出力する。ヘッド制御回路４７は吐出信号に基づき、駆動回路４０ａに駆動信号を出力する。駆動回路４０ａは駆動信号に基づいて圧電素子４０ｂを駆動させ、ノズル４１からインクを吐出させる。

【0025】

メモリコントローラ７６はＤＲＡＭ７７から印刷データを読み出し、第２通信回路７５を介して第２ヘッドバー４ｂにおける最上流の副制御回路４３に送信する。印刷データは、第２ヘッドバー４ｂにおける最上流の副制御回路４３から最下流の副制御回路４３まで順に転送される。

【0026】

第２ヘッドバー４ｂにおいて、各副制御回路４３のＣＰＵ４４は印刷データをＲＡＭ４６に記憶し、印刷データに基づいて、ヘッド制御回路４７に吐出信号を出力する。ヘッド制御回路４７は吐出信号に基づき、駆動回路４０ａに駆動信号を出力する。駆動回路４０ａは駆動信号に基づいて圧電素子４０ｂを駆動させ、ノズル４１からインクを吐出させる。

【0027】

主制御回路７０の記憶部７２には第１ヘッドバー４ａの副制御回路４３の数と、第２ヘッドバー４ｂの副制御回路４３の数とが記憶される。副制御回路４３の数は予め記憶されていてもよいし、主制御回路７０のＣＰＵ７１が各副制御回路４３に応答を要求し、受信した応答に基づいてＣＰＵ７１が演算し、記憶してもよい。ＣＰＵ７１は、第１ヘッドバー４ａの副制御回路４３の数（以下、第１総数という）と、第２ヘッドバー４ｂの副制御回路４３の数（以下、第２総数という）とを合算し、基準総数を演算する。本実施例において、基準総数は５、第１総数は３、第２総数は２である。

【0028】

ＣＰＵ７１は基準総数に対する第１総数の割合（以下、第１割合という）と、基準総数に対する第２総数の割合（以下、第２割合という）を演算する。本実施例において、第１割合は６０％であり、第２割合は４０％である。第１割合及び第２割合はＲＡＭ７３に記憶される。第１ヘッドバー４ａは、記録用紙１００の幅方向の長さ、即ち１ラインの長さの約６０％を占め、第２ヘッドバー４ｂは１ラインの長さの約４０％を占める。従って、第１ヘッドバー４ａに必要な印刷データは全体の約６０％であり、第２ヘッドバー４ｂに必要な印刷データは全体の約４０％である。以下、第１ヘッドバー４ａに必要な印刷データの約６０％を第１データとも称し、第２ヘッドバー４ｂに必要な印刷データの約４０％を第２データとも称する。ＣＰＵ７１は、第１割合に基づいて第１データの量を決定し、第２割合に基づいて第２データの量を決定する。本実施例において、第１データの量は第２データの量と異なる。

【0029】

ＣＰＵ７１は第１通信回路７４に第１データを送信するための第１トリガを送信する。第１トリガを受信した第１通信回路７４はメモリコントローラ７６にＤＲＡＭ７７に格納された第１データの読み出しを要求する。第１データの読み出しを要求されたメモリコントローラ７６はＤＲＡＭ７７から第１データを読み出し、第１データを第１通信回路７４に送信する。第１通信回路７４は、受信した第１データを第１ヘッドバー４ａにおける最上流の副制御回路４３に送信する。

【0030】

ＣＰＵ７１は第２通信回路７５に第２データを送信するための第２トリガを送信する。第２トリガを受信した第２通信回路７５はメモリコントローラ７６にＤＲＡＭ７７に格納された第２データの読み出しを要求する。第２データの読み出しを要求されたメモリコントローラ７６はＤＲＡＭ７７から第２データを読み出し、第２データを第２通信回路７５に送信する。第２通信回路７５は、受信した第２データを第２ヘッドバー４ｂにおける最上流の副制御回路４３に送信する。

【0031】

なおメモリコントローラ７６は第１通信回路７４から第１データの読み出しを要求され、且つ、第２通信回路７５から第２データの読み出しを要求された場合、即ち、第１データ及び第２データの読み出しが競合した場合、第１データ及び第２データの読み出しを並行的に実行する。

【0032】

印刷データの送信は、１バンド単位で実行される。１バンドは、第１ヘッドバー４ａ及び第２ヘッドバー４ｂの最上流の副制御回路４３におけるＲＡＭ４６に設定される、データを記憶する量を定めるための単位であり、所定ライン数に対応する。１バンドに対応する記憶容量の大きさは印刷モードに応じて変更してもよい。印刷モードとしては、例えばモノクロモード及びカラーモードが挙げられる。例えば、モノクロモードはカラーモードに比べて１ラインあたりのデータ量が小さいので、モノクロモードにおいて、１バンドに対応するライン数における記憶容量をカラーモードに比べて小さくしてもよい。即ち、ライン数が同じ１バンド（１単位）であっても、モノクロモードにおけるデータ量（記憶容量）と、カラーモードにおけるデータ量（記憶容量）とは異なることがある。印刷モードとしては、例えば、印刷ジョブが挙げられる。印刷ジョブがフラッシング処理である場合、フラッシング処理のデータ量は印刷処理のデータ量よりも少ないので、印刷ジョブが印刷処理である場合に比べて１バンドに対応するライン数における記憶容量を少なくしてもよい。つまり、ＣＰＵ７１は、ＲＡＭ４６に設定される単位に対応する記憶容量の大きさに応じて、第１データ量及び第２データ量を決定する。

【0033】

第１ヘッドバー４ａに印刷データの６０％が送信され、第２ヘッドバー４ｂに印刷データの４０％が送信されるので、言い換えると、第１ヘッドバー４ａにおける最上流の副制御回路４３に印刷データの６０％が送信され、第２ヘッドバー４ｂにおける最上流の副制御回路４３に印刷データの４０％が送信されるので、印刷データの１００％が第１ヘッドバー４ａ及び第２ヘッドバー４ｂに送信される場合に比べて、第１ヘッドバー４ａ及び第２ヘッドバー４ｂにおいて最上流の副制御回路４３から最下流の副制御回路４３までに要する時間は短くなる。そのため、印刷開始までの待ち時間の発生を抑制することができる。

【0034】

メモリコントローラ７６が第１データ及び第２データの読み出しを並行的に実行する場合、主制御回路７０のＣＰＵ７１は印刷データの送信前に第１データの量と、第２データの量との差分を算出し、差分に応じて第１データ及び第２データの送信タイミングを調整してもよい。例えば第１ヘッドバー４ａの最下流の副制御回路４３に第１データが到達する時点と、第２ヘッドバー４ｂの最下流の副制御回路４３に第２データが到達する時点とが略同じになるように、第１データの送信開始時点から所定時間経過した時点を第２データの送信開始時点としてもよい。

【0035】

（実施の形態２）
以下本発明を実施の形態２に係る印刷装置を示す図面に基づいて説明する。実施の形態２の構成のうち、実施の形態１と同様な構成については同じ符号を付し、その詳細な説明を省略する。図５は、制御装置７、第１ヘッドバー４ａ及び第２ヘッドバー４ｂのブロック図である。実施の形態１と異なり、実施の形態２においては、第２ヘッドバー４ｂは３個の副制御回路４３と、３個のヘッド４０とを備える。各副制御回路４３は各ヘッド４０に接続される

【0036】

ＣＰＵ７１は基準総数、第１総数及び第２層総数を演算する。本実施例において、基準総数は６、第１総数は３、第２総数は３である。そのため、第１割合及び第２割合は共に５０％であり、第１割合に基づく第１データの量と、第２割合に基づく第２データの量とは略同じになる。

【0037】

カラー印刷をする際、例えば、黒のデータとイエローのデータとはデータ量が異なる。文字の多い印刷データであれば、黒のデータ量はイエローのデータ量よりも大きい。また画像の多いデータで明るい色の画像を印刷する際には、黒のデータ量はイエローのデータよりも小さい。そのため、ヘッド４０の数が同じであっても、第１データ及び第２データに含まれる黒又はイエローのデータの割合によって、第１データ及び第２データの量は決定されるので、第１データの量と、第２データの量とは同じにはならず、異なることがある。

【0038】

また例えば、吐出タイミングによって、文字が多く、カラー画像の少ない印刷領域にインクを吐出することもあれば、文字が少なく、カラー画像の多い印刷領域にインクを吐出することもある。文字の多い印刷領域であれば、１バンドにおいて、黒のデータ量を大きくし、マゼンタ、シアン、イエローのデータ量を小さくすることができる。一方、文字の少ない印刷領域では、１バンドにおいて、黒のデータ量を小さくし、マゼンタ、シアン、イエローのデータ量を大きくすることができる。そのため、ヘッド４０の数が同じであっても、第１データ及び第２データに含まれる黒、マゼンタ、シアン又はイエローのデータの割合によって、第１データ及び第２データの量は決定されるので、第１データの量と、第２データの量とは同じにはならず、異なることがある。

【0039】

従って、ＣＰＵ７１は第１データ及び第２データの量を、ヘッド４０の数、使用するインクの色の割合等に応じて、適切な量に決定する。換言すれば、ＣＰＵ７１はヘッド４０の数に基づく第１データ及び第２データの量を、使用するインクの色の割合に応じて補正することができる。その結果、例えば、ＣＰＵ７１は第１データ及び第２データの量を異ならせる。

【0040】

ＣＰＵ７１は、第１データ及び第２データの量を印刷に必要なデータ量に維持しつつ、第１ヘッドバー４ａにおける最上流の副制御回路４３から最下流の副制御回路４３までに要する時間と、第２ヘッドバー４ｂにおける最上流の副制御回路４３から最下流の副制御回路４３までに要する時間との差分を最小化することができる。

【0041】

なお実施の形態１に係る印刷装置において、実施の形態２と同様に、使用するインクの色の割合に応じて、第１データ及び第２データの量を変更してもよい。

【0042】

なおコンピュータプログラムは、単一のコンピュータ上で、または１つのサイトに配置されるか、若しくは複数のサイトにわたって分散され、通信ネットワークによって相互接続された複数のコンピュータ上で実行されるように展開することができる。

【0043】

今回開示した実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、特許請求の範囲内での全ての変更及び特許請求の範囲と均等の範囲が含まれることが意図される。各実施形態に記載した事項は相互に組み合わせることが可能である。また、特許請求の範囲に記載した独立請求項及び従属請求項は、引用形式に関わらず全てのあらゆる組み合わせにおいて、相互に組み合わせることが可能である。さらに、特許請求の範囲には他の２以上のクレームを引用するクレームを記載する形式（マルチクレーム形式）を用いているが、これに限るものではない。マルチクレームを少なくとも一つ引用するマルチクレーム（マルチマルチクレーム）を記載する形式を用いて記載してもよい。

【符号の説明】

【0044】

１ 印刷装置
７ 制御装置
７０ 主制御回路
７１ ＣＰＵ（主制御部）
７３ ＲＡＭ
７４ 第１通信回路
７５ 第２通信回路
７６ メモリコントローラ（格納制御部）
７７ ＤＲＡＭ（格納部）
４ａ 第１ヘッドバー（第１副制御回路群、第１ヘッド群）
４ｂ 第２ヘッドバー（第２副制御回路群、第２ヘッド群）
４０ ヘッド
４３ 副制御回路
４６ ＲＡＭ（第１メモリ、第２メモリ）

【図1】

【図2】

【図3】

【図4】

【図5】