特開 2024-70007 電源装置及び電源装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024070007

(43)【公開日】2024-05-22

(54)【発明の名称】電源装置及び電源装置の制御方法

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240515BHJP

   H02M 3/28 20060101ALI20240515BHJP

【ＦＩ】

H02M3/155 P

H02M3/28 P

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022180331

(22)【出願日】2022-11-10

(71)【出願人】

【識別番号】000002037

【氏名又は名称】新電元工業株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】郭 中為

(72)【発明者】

【氏名】鎌倉 輝男

(72)【発明者】

【氏名】小林 貴之

(72)【発明者】

【氏名】木下 孝志

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS01

5H730AS04

5H730BB14

5H730BB27

5H730BB37

5H730BB57

5H730DD03

5H730DD04

5H730DD16

5H730EE04

5H730EE07

5H730EE13

5H730FD01

5H730FF09

5H730FG05

(57)【要約】

【課題】応答を高速化し、かつ安定動作を実現すること。
【解決手段】電源装置は、コンバータと、出力電圧指令信号に基づいてコンバータの動作を制御する制御部と、を含む。制御部は、コンバータから出力された出力電圧信号に含まれるリプル成分を除去するフィルタ処理と、出力電圧指令信号と、リプル成分が除去された出力電圧信号とに基づく第１フィードバック制御と、出力電圧指令信号と、出力電圧信号との差が所定の電圧変動値を超えていた場合に、出力電圧指令信号と、出力電圧信号との差に基づく第２フィードバック制御と、を実行する。
【選択図】図１

【特許請求の範囲】

【請求項1】

コンバータと、
出力電圧指令信号に基づいて前記コンバータの動作を制御する制御部と、を含み、
前記制御部は、
前記コンバータから出力された出力電圧信号に含まれるリプル成分を除去するフィルタ処理と、
前記出力電圧指令信号と、前記リプル成分が除去された前記出力電圧信号とに基づく第１フィードバック制御と、
前記出力電圧指令信号と、前記出力電圧信号との差が所定の電圧変動値を超えていた場合に、前記出力電圧指令信号と、前記出力電圧信号との差に基づく第２フィードバック制御と、を実行する、
電源装置。

【請求項2】

前記コンバータは、チョッパ回路であり、
前記制御部は、前記第１フィードバック制御と、前記第２フィードバック制御とにおいて、デューティ比制御信号を出力する、
請求項１に記載の電源装置。

【請求項3】

前記コンバータは、絶縁型双方向ＤＡＢ（Dual Active Bride）回路であり、
前記制御部は、前記第１フィードバック制御と、前記第２フィードバック制御とにおいて、位相差制御信号を出力する、
請求項１に記載の電源装置。

【請求項4】

前記制御部は、電流指令信号と、直流電源の入出力電流の検出結果とに基づく電流フィードバック制御を実行する、
請求項１から請求項３のいずれか１項に記載の電源装置。

【請求項5】

前記制御部は、後段に接続されているインバータの交流電圧周期の１／２の整数倍期間における前記コンバータの出力電圧の移動平均演算を実行し、前記リプル成分を除去する、
請求項１に記載の電源装置。

【請求項6】

コンバータを含む電源装置の制御方法であって、
コンバータから出力された出力電圧信号に含まれるリプル成分を除去するステップと、
出力電圧指令信号と、前記リプル成分が除去された前記出力電圧信号とに基づく第１フィードバック制御を実行するステップと、
前記出力電圧指令信号と、前記出力電圧信号との差が所定の電圧変動値を超えていた場合に、前記出力電圧指令信号と、前記出力電圧信号との差に基づく第２フィードバック制御を実行するステップと、
を含む、電源装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電源装置及び電源装置の制御方法に関する。

【背景技術】

【0002】

特許文献１には、帯域阻止フィルタを設けてコンバータの出力電圧にインバータの出力周波数成分を応答させない技術が開示されている。特許文献２には、電圧フィードバック制御に加え、電流検出値によるフィードフォワード制御を行う技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００６－２９５９９８号公報

【特許文献2】特開２０１０－１６１８４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載の技術では、フィルタ処理の影響によりフィードバック信号の遅れが発生し、装置を高速に動作することができない可能性がある。特許文献２では、フィードフォワード制御の効果を得るために、フィードバック制御の応答速度を低く設定する必要がある。そのため、特許文献２でも装置を高速に動作することができない可能性がある。また、特許文献１および特許文献２では、負荷の急変時に装置を高速動作することができない可能性があるため、コンバータの出力電圧の変動が大きくなってしまう可能性もある。

【0005】

本開示は、応答を高速化し、かつ安定動作を実現することを目的とする。

【課題を解決するための手段】

【0006】

本開示の電源装置は、コンバータと、出力電圧指令信号に基づいて前記コンバータの動作を制御する制御部と、を含み、前記制御部は、前記コンバータから出力された出力電圧信号に含まれるリプル成分を除去するフィルタ処理と、前記出力電圧指令信号と、前記リプル成分が除去された前記出力電圧信号とに基づく第１フィードバック制御と、前記出力電圧指令信号と、前記出力電圧信号との差が所定の電圧変動値を超えていた場合に、前記出力電圧指令信号と、前記出力電圧信号との差に基づく第２フィードバック制御と、を実行する。

【0007】

本開示の電源装置において、前記コンバータは、チョッパ回路であり、前記制御部は、前記第１フィードバック制御と、前記第２フィードバック制御とにおいて、デューティ比制御信号を出力する。

【0008】

本開示の電源装置において、前記コンバータは、絶縁型双方向ＤＡＢ（Dual Active Bride）回路であり、前記制御部は、前記第１フィードバック制御と、前記第２フィードバック制御とにおいて、位相差制御信号を出力する。

【0009】

本開示の電源装置において、前記制御部は、電流指令信号と、直流電源の入出力電流の検出結果とに基づく電流フィードバック制御を実行する。

【0010】

本開示の電源装置において、前記制御部は、後段に接続されているインバータの交流電圧周期の１／２の整数倍期間における前記コンバータの出力電圧の移動平均演算を実行し、前記リプル成分を除去する。

【0011】

本開示の電源装置の制御方法は、コンバータを含む電源装置の制御方法であって、コンバータから出力された出力電圧信号に含まれるリプル成分を除去するステップと、出力電圧指令信号と、前記リプル成分が除去された前記出力電圧信号とに基づく第１フィードバック制御を実行するステップと、前記出力電圧指令信号と、前記出力電圧信号との差が所定の電圧変動値を超えていた場合に、前記出力電圧指令信号と、前記出力電圧信号との差に基づく第２フィードバック制御を実行するステップと、を含む。

【発明の効果】

【0012】

本開示によれば、応答を高速化し、かつ安定動作を実現することができる。

【図面の簡単な説明】

【0013】

【図1】図１は、第１実施形態の第１の例に係るコンバータの構成例を示す図である。

【図2】図２は、第１実施形態の第２の例に係るコンバータの構成例を示す図である。

【図3】図３は、第１実施形態の第３の例に係るコンバータの構成例を示す図である。

【図4】図４は、第１実施形態に係る制御部の構成例を示すブロック図である。

【図5】図５は、第１実施形態に係るフィルタ処理を実行する方法を説明するための図である。

【図6】図６は、比較例に係る電源装置の応答波形を示す図である。

【図7】図７は、第１実施形態に係る電源装置の応答波形を示す図である。

【図8】図８は、第２実施形態に係る制御部の構成例を示すブロック図である。

【図9】図９は、第３実施形態に係る制御部の構成例を示すブロック図である。

【図10】図１０は、第４実施形態に係る制御部の構成例を示すブロック図である。

【発明を実施するための形態】

【0014】

以下、添付図面を参照して、本開示に係る実施形態を詳細に説明する。なお、この実施形態により本開示が限定されるものではなく、また、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。

【0015】

［第１実施形態］
（第１の例のコンバータ）
図１を用いて、第１実施形態の第１の例に係るコンバータの構成例について説明する。図１は、第１実施形態の第１の例に係るコンバータの構成例を示す図である。第１実施形態の第１の例に係るコンバータ１００は、双方向のチョッパ回路である。コンバータ１００は、１次側の電源１から出力されコンデンサ３で平滑化後の出力電圧Ｖ１を受けて、出力電圧Ｖ２をインバータ１２０に出力するものとする。インバータ１２０は、出力電圧Ｖ２を交流電圧に変換して、負荷２に出力するものとする。図１に示す例では、２次側には負荷２が接続されているものとして示しているが、２次側には電源が接続されていてもよい。また、２次側には負荷２と電源の両方が接続されていてもよい。

【0016】

コンデンサ３の一端は、電源１の高電位側に電気的に接続されている。コンデンサ３の他端は、低電位側に電気的に接続されている。

【0017】

コンバータ１００は、ブリッジ回路１０と、リアクトル２０と、制御部１１０と、を含む。

【0018】

ブリッジ回路１０は、トランジスタ１１と、トランジスタ１２と、を含む。トランジスタ１１は、降圧時に制御されるトランジスタである。トランジスタ１２は、昇圧時に制御されるトランジスタである。また、トランジスタ１１と、トランジスタ１２を交互にオン・オフさせることにより昇圧動作と降圧動作をシームレスに変化させることができる。

【0019】

実施形態では、各トランジスタがＭＯＳＦＥＴであることとしたが、本開示はこれに限定されない。各トランジスタは、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor））などでも良い。

【0020】

各トランジスタは、積極的に電流を流すことができる寄生ダイオード（ボディダイオード）を有する、又は、逆並列にダイオードが接続されている。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。

【0021】

各トランジスタが、本開示の「スイッチング素子」の一例に相当する。

【0022】

トランジスタ１１のドレインは、インバータ１２０に電気的に接続されている。トランジスタ１１のソースは、トランジスタ１２のドレインに電気的に接続されている。トランジスタ１２のソースは、電源１の低電位側及びインバータ１２０の低電位側に電気的に接続されている。

【0023】

リアクトル２０の一端は、コンデンサ３の一端に電気的に接続されている。リアクトル２０の他端は、トランジスタ１１のソースと、トランジスタ１２のドレインと電気的に接続されている。

【0024】

コンデンサ４の電圧が、出力電圧Ｖ２である。コンデンサ４の一端は、インバータ１２０に電気的に接続されている。コンデンサ４の他端は、インバータ１２０に電気的に接続されている。

【0025】

制御部１１０は、ブリッジ回路１０を制御する。制御部１１０は、例えば、ディジタルＰＷＭ（Pulse Width Modulation）回路を内蔵したＤＳＰ（Digital Signal Processor）、ＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）などの情報処理装置と、ＲＡＭ（Random Access Memory）又はＲＯＭ（Read Only Memory）などの記憶装置とを有する。制御部１１０は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの集積回路により実現されてもよい。制御部１１０は、ハードウェアと、ソフトウェアとの組み合わせで実現されてもよい。

【0026】

（第２の例のコンバータ）
図２を用いて、第１実施形態の第２の例に係るコンバータの構成例について説明する。図２は、第１実施形態の第２の例に係るコンバータの構成例を示す図である。第１実施形態の第２の例に係るコンバータ１００Ａは、ＤＡＢ（Dual Active Bridge）方式であり、双方向のＤＣ－ＤＣコンバータである。コンバータ１００Ａは、１次側の電源１から出力されコンデンサ３で平滑化後の出力電圧Ｖ１を受けて、出力電圧Ｖ２をインバータ１２０に出力するものとする。インバータ１２０は、出力電圧Ｖ２を交流電圧に変換して、負荷２に出力するものとする。図１に示す例では、２次側には負荷２が接続されているものとして示しているが、２次側には電源が接続されていてもよい。また、２次側には負荷２と電源の両方が接続されていてもよい。

【0027】

コンバータ１００Ａは、第１ブリッジ回路１０Ａと、リアクトル２１と、トランス２２と、第２ブリッジ回路２０Ａと、制御部１１０Ａと、を含む。

【0028】

第１ブリッジ回路１０Ａは、第１アーム３１及び第２アーム３２を含む単相フルブリッジ回路である。第１アーム３１は、トランジスタ１１及びトランジスタ１２を含む。第２アーム３２は、トランジスタ１３及びトランジスタ１４を含む。

【0029】

トランジスタ１１のソースは、トランジスタ１２のドレインに電気的に接続されている。トランジスタ１１のドレインは、トランジスタ１３のドレインに電気的に接続されている。トランジスタ１３のソースは、トランジスタ１４のドレインに電気的に接続されている。トランジスタ１２のソースは、トランジスタ１４のソースに電気的に接続されている。

【0030】

トランジスタ１１のドレイン及びトランジスタ１３のドレインは、電源１の高電位側に電気的に接続されている。トランジスタ１２のソース及びトランジスタ１４のソースは、電源１の低電位側に電気的に接続されている。

【0031】

トランジスタ１１のソース及びトランジスタ１２のドレインは、第１ブリッジ回路１０Ａの一方の出力端子１０ａに電気的に接続されている。トランジスタ１３のソース及びトランジスタ１４のドレインは、第１ブリッジ回路１０Ａの他方の出力端子１０ｂに電気的に接続されている。

【0032】

第２ブリッジ回路２０Ａは、第１アーム４１及び第２アーム４２を含む単相フルブリッジ回路である。第１アーム４１は、トランジスタ５１及びトランジスタ５２を含む。第２アーム４２は、トランジスタ５３及びトランジスタ５４を含む。

【0033】

トランジスタ５１のソースは、トランジスタ５２のドレインに電気的に接続されている。トランジスタ５１のドレインは、トランジスタ５３のドレインに電気的に接続されている。トランジスタ５３のソースは、トランジスタ５４のドレインに電気的に接続されている。トランジスタ５２のソースは、トランジスタ５４のソースに電気的に接続されている。

【0034】

トランジスタ５１のドレイン及びトランジスタ５３のドレインは、インバータ１２０に電気的に接続されている。トランジスタ５２のソース及びトランジスタ５４のソースは、インバータ１２０に電気的に接続されている。

【0035】

トランジスタ５１のソース及びトランジスタ５２のドレインは、第２ブリッジ回路２０Ａの一方の出力端子２０ａに電気的に接続されている。トランジスタ５３のソース及びトランジスタ５４のドレインは、第２ブリッジ回路２０Ａの他方の出力端子２０ｂに電気的に接続されている。

【0036】

リアクトル２１の一端は、出力端子２０ａに電気的に接続されている。リアクトル２１は、２次側に配置したが、本開示はこれに限定されない。リアクトル２１は、１次側に配置してもよいし、１次側及び２次側の両方に配置してもよい。

【0037】

トランス２２は、第１巻線２２ａと、第２巻線２２ｂと、コア２２ｃと、を含む。第１巻線２２ａ及び第２巻線２２ｂは、コア２２ｃに巻回されている。

【0038】

トランス２２が、本開示の「変圧器」の一例に該当する。

【0039】

第１巻線２２ａと第２巻線２２ｂとの巻き数比は、１：１が例示されるが、本開示はこれに限定されない。

【0040】

第１巻線２２ａの一端は、出力端子１０ａに電気的に接続されている。第１巻線２２ａの他端は、出力端子１０ｂに電気的に接続されている。

【0041】

第２巻線２２ｂの一端は、リアクトル２１の他端に電気的に接続されている。第２巻線２２ｂの他端は、出力端子２０ｂに電気的に接続されている。

【0042】

制御部１１０Ａは、第１ブリッジ回路１０Ａおよび第２ブリッジ回路２０Ａを制御する。制御部１１０Ａは、例えば、ディジタルＰＷＭ回路を内蔵したＤＳＰ、ＣＰＵやＭＰＵなどの情報処理装置と、ＲＡＭ又はＲＯＭなどの記憶装置とを有する。制御部１１０Ａは、例えば、ＡＳＩＣやＦＰＧＡなどの集積回路により実現されてもよい。制御部１１０Ａは、ハードウェアと、ソフトウェアとの組み合わせで実現されてもよい。

【0043】

制御部１１０Ａは、第１ブリッジ回路１０Ａに制御信号を出力し、第１アーム３１及び第２アーム３２を制御する。具体的には、制御部１１０Ａは、トランジスタ１１からトランジスタ１４のオン状態と、オフ状態とを制御する。

【0044】

制御部１１０Ａは、第２ブリッジ回路２０Ａに制御信号を出力し、第１アーム４１及び第２アーム４２を制御する。具体的には、制御部１１０Ａは、トランジスタ５１からトランジスタ５４のオン状態と、オフ状態とを制御する。

【0045】

（第３の例のコンバータ）
図３を用いて、第１実施形態の第３の例に係るコンバータの構成例について説明する。図３は、第１実施形態の第３の例に係るコンバータの構成例を示す図である。第１実施形態の第３の例に係るコンバータ１００Ｂは、ＤＡＢ方式であり、双方向のＤＣ－ＤＣコンバータである。

【0046】

コンバータ１００Ｂは、第１ブリッジ回路１０Ｂと、第２ブリッジ回路２０Ｂと、リアクトル６１と、リアクトル６２と、リアクトル６３と、トランス７０と、制御部１１０Ｂと、を含む。

【0047】

第１ブリッジ回路１０Ｂは、第１アーム３１と、第２アーム３２と、第３アーム３３と、を含む。第１ブリッジ回路１０Ｂは、３個のアームを含む３相のブリッジ回路である。第１アーム３１は、Ｕ相のアームである。第２アーム３２は、Ｖ相のアームである。第３アーム３３は、Ｗ相のアームである。第１アーム３１と、第２アーム３２との間の位相差は、１２０度である。第２アーム３２と、第３アーム３３との間の位相差は、１２０度である。第３アーム３３と、第１アーム３１との間の位相差は、１２０度である。

【0048】

第１アーム３１は、トランジスタ１１と、トランジスタ１２と、を含む。第２アーム３２は、トランジスタ１３と、トランジスタ１４と、を含む。第３アーム３３は、トランジスタ１５と、トランジスタ１６と、を含む。

【0049】

トランジスタ１１と、トランジスタ１３と、トランジスタ１５とは、ハイサイドのトランジスタである。トランジスタ１２と、トランジスタ１４と、トランジスタ１６とは、ローサイドのトランジスタである。

【0050】

トランジスタ１１のソースは、トランジスタ１２のドレインに電気的に接続されている。トランジスタ１１のドレインは、トランジスタ１３のドレインに電気的に接続されている。トランジスタ１２のソースは、トランジスタ１４のソースに電気的に接続されている。

【0051】

トランジスタ１３のソースは、トランジスタ１４のドレインに電気的に接続されている。トランジスタ１３のドレインは、トランジスタ１５のドレインに電気的に接続されている。トランジスタ１４のソースは、トランジスタ１６のソースに電気的に接続されている。

【0052】

トランジスタ１５のソースは、トランジスタ１６のドレインに電気的に接続されている。

【0053】

トランジスタ１１のドレインと、トランジスタ１３のドレインと、トランジスタ１５のドレインとは、電源１の高電位側に電気的に接続されている。トランジスタ１２のソースと、トランジスタ１４のソースと、トランジスタ１６のソースとは、電源１の低電位側に電気的に接続されている。

【0054】

トランジスタ１１のソースと、トランジスタ１２のドレインとは、第１ブリッジ回路１０Ｂの１個目の出力端子１０ａに電気的に接続されている。トランジスタ１３のソースと、トランジスタ１４のドレインとは、第１ブリッジ回路１０Ｂの２個目の出力端子１０ｂに電気的に接続されている。トランジスタ１５のソースと、トランジスタ１６のドレインとは、第１ブリッジ回路１０Ｂの３個目の出力端子１０ｃに電気的に接続されている。

【0055】

第２ブリッジ回路２０Ｂは、第１アーム４１と、第２アーム４２と、第３アーム４３と、を含む。第２ブリッジ回路２０Ｂは、３個のアームを含む３相のブリッジ回路である。第１アーム４１は、Ｕ相のアームである。第２アーム４２は、Ｖ相のアームである。第３アーム４３は、Ｗ相のアームである。第１アーム４１と、第２アーム４２との位相差は、１２０度である。第２アーム４２と、第３アーム４３との位相差は、１２０度である。第３アーム４３と、第１アーム４１との位相差は、１２０度である。

【0056】

第１アーム４１は、トランジスタ５１と、トランジスタ５２と、を含む。第２アーム４２は、トランジスタ５３と、トランジスタ５４と、を含む。第３アーム４３は、トランジスタ５５と、トランジスタ５６と、を含む。

【0057】

トランジスタ５１と、トランジスタ５３と、トランジスタ５５とは、ハイサイドのスイッチ素子である。トランジスタ５２と、トランジスタ５４と、トランジスタ５６とは、ローサイドのスイッチ素子である。

【0058】

トランジスタ５１のソースは、トランジスタ５２のドレインに電気的に接続されている。トランジスタ５１のドレインは、トランジスタ５３のドレインに電気的に接続されている。トランジスタ５２のソースは、トランジスタ５４のソースに電気的に接続されている。

【0059】

トランジスタ５３のソースは、トランジスタ５４のドレインに電気的に接続されている。トランジスタ５３のドレインは、トランジスタ５５のドレインに電気的に接続されている。トランジスタ５４のソースは、トランジスタ５６のソースに電気的に接続されている。

【0060】

トランジスタ５５のソースは、トランジスタ５６のドレインに電気的に接続されている。

【0061】

トランジスタ５１のドレインと、トランジスタ５３のドレインと、トランジスタ５５のドレインとは、インバータ１２０に接続されている。トランジスタ５２のソースと、トランジスタ５４のソースと、トランジスタ５６のソースとは、インバータ１２０に接続されている。

【0062】

トランジスタ５１のソースと、トランジスタ５２のドレインとは、第２ブリッジ回路２０Ｂの１個目の出力端子２０ａに電気的に接続されている。トランジスタ５３のソースと、トランジスタ５４のドレインとは、第２ブリッジ回路２０Ｂの２個目の出力端子２０ｂに電気的に接続されている。トランジスタ５５のソースと、トランジスタ５６のドレインとは、第２ブリッジ回路２０Ｂの３個目の出力端子２０ｃに電気的に接続されている。

【0063】

リアクトル６１の一端は、出力端子１０ａに電気的に接続されている。リアクトル６１の他端は、トランス７０に電気的に接続されている。

【0064】

リアクトル６２の一端は、出力端子１０ｂに電気的に接続されている。リアクトル６２の他端は、トランス７０に電気的に接続されている。

【0065】

リアクトル６３の一端は、出力端子１０ｃに電気的に接続されている。リアクトル６３の他端は、トランス７０に電気的に接続されている。

【0066】

トランス７０は、出力端子２０ａと電気的に接続されている。トランス７０は、出力端子２０ｂと電気的に接続されている。トランス７０は、出力端子２０ｃと電気的に接続されている。トランス７０は、変圧器の一種である。

【0067】

実施形態において、トランス７０は、３相変圧器である。トランス７０は、例えば、Ｙ結線方式の３相変圧器や、デルタ結線方式の３相変圧器であってよい。

【0068】

制御部１１０Ｂは、第１ブリッジ回路１０Ｂおよび第２ブリッジ回路２０Ｂを制御する。制御部１１０Ｂは、例えば、ディジタルＰＷＭ回路を内蔵したＤＳＰ、ＣＰＵやＭＰＵなどの情報処理装置と、ＲＡＭ又はＲＯＭなどの記憶装置とを有する。制御部１１０Ｂは、例えば、ＡＳＩＣやＦＰＧＡなどの集積回路により実現されてもよい。制御部１１０Ｂは、ハードウェアと、ソフトウェアとの組み合わせで実現されてもよい。

【0069】

制御部１１０Ｂは、第１ブリッジ回路１０Ｂに制御信号を出力し、第１アーム３１から第３アーム３３を制御する。具体的には、制御部１１０Ｂは、トランジスタ１１からトランジスタ１６のオン状態と、オフ状態とを制御する。

【0070】

制御部１１０Ｂは、第２ブリッジ回路２０Ｂに制御信号を出力し、第１アーム４１から第３アーム４３を制御する。具体的には、制御部１１０Ｂは、トランジスタ５１からトランジスタ５６のオン状態と、オフ状態とを制御する。

【0071】

本実施形態では、コンバータ１００、コンバータ１００Ａ、およびコンバータ１００Ｂのいずれかが並列に接続して使用される。以下では、コンバータ１００が並列に接続されているものとして説明する。コンバータ１００Ａまたはコンバータ１００Ｂが並列に接続されている場合も、コンバータ１００が並列に接続されている場合と同様であるので、説明を省略する。

【0072】

（制御部の構成例）
図４を用いて、第１実施形態に係る制御部の構成例について説明する。図４は、第１実施形態に係る制御部の構成例を示すブロック図である。

【0073】

図４は、図１に示すコンバータ１００の制御部１１０の構成例を示す。

【0074】

図４に示すように、制御部１１０は、フィルタ部１４０と、減算器１４１と、減算器１４２と、第１フィードバック制御部１４３と、電圧差判定部１４４と、第２フィードバック制御部１４５と、加算器１４６と、駆動パルス生成部１４７と、パルス駆動部１４８と、を備える。

【0075】

フィルタ部１４０は、図示しない電圧センサ等からコンバータ１００の出力電圧Ｖ２の電圧検出値を受ける。フィルタ部１４０は、出力電圧Ｖ２に対して処理を実行する。フィルタ部１４０は、出力電圧Ｖ２から所定の交流周波数成分を除去する。すなわち、フィルタ部１４０は、出力電圧Ｖ２から所定の交流成分を除去した信号Ｓ１０を減算器１４１に出力する。フィルタ部１４０は、例えば、バンドストップフィルタで実現される。

【0076】

図５は、第１実施形態に係るフィルタ処理を説明する図である。図５は横軸が時間、縦軸が出力電圧値を示す。波形２０１は、コンバータ１００の出力電圧Ｖ２を示す。フィルタ部１４０は、リプル電圧周期の移動平均の区間Ｔに対してフィルタ処理を実行する。

【0077】

減算器１４１は、電圧制御指令値Ｖ_ｒｅｆから信号Ｓ１０を減算し、電圧制御指令値Ｖ_ｒｅｆと信号Ｓ１０との差を示す信号Ｓ１１を第１フィードバック制御部１４３に出力する。

【0078】

減算器１４２は、電圧制御指令値Ｖ_ｒｅｆから出力電圧Ｖ２を減算し、電圧制御指令値Ｖ_ｒｅｆと出力電圧Ｖ２との差を示す信号Ｓ１２を電圧差判定部１４４に出力する。

【0079】

第１フィードバック制御部１４３は、信号Ｓ１１に基づいて、第１フィードバック制御を行う。第１フィードバック制御は、コンバータ１００からの出力電圧Ｖ２が定常状態の領域で出力電圧値を制御するための制御であり得る。第１フィードバック制御部１４３は、例えば、ＰＩＤ（比例積分微分）演算などを実行して、第１フィードバック制御を行う。第１フィードバック制御部１４３は、第１フィードバック制御後のデューティ比を示す信号Ｓ１３を加算器１４６に出力する。

【0080】

電圧差判定部１４４は、信号Ｓ１２が示す電圧値が所定の電圧値以下または所定の電圧値以上であるか否かを判定する。電圧差判定部１４４は、信号Ｓ１２が示す電圧値が所定の電圧値以下または所定の電圧値以上である場合の、その旨を示す信号Ｓ１４を第２フィードバック制御部１４５に出力する。

【0081】

第２フィードバック制御部１４５は、電圧差判定部１４４から信号Ｓ１４を受けた場合に第２フィードバック制御を行う。第２フィードバック制御は、コンバータ１００からの出力電圧Ｖ２が所定の電圧値以下または所定の電圧値以上の過渡状態の領域で出力電圧値を制御するための制御であり得る。第２フィードバック制御部１４５は、例えば、ＰＩＤ演算などを実行して、第２フィードバック制御を行う。第２フィードバック制御部１４５は、第２フィードバック制御後のデューティ比を示す信号Ｓ１５を加算器１４６に出力する。

【0082】

加算器１４６は、第１フィードバック制御部１４３から受けた信号Ｓ１３と、第２フィードバック制御部１４５から受けた信号Ｓ１５とに基づいて、デューティ比を算出する。加算器１４６は、信号Ｓ１３と、信号Ｓ１５とを加算してデューティ比を算出する。加算器１４６は、算出したデューティ比を示すデューティ比指令信号Ｓ１６を駆動パルス生成部１４７に出力する。

【0083】

駆動パルス生成部１４７は、デューティ比指令信号Ｓ１６に基づいて、トランジスタ１１およびトランジスタ１２のゲートに入力されるパルスを含むパルス信号Ｓ１７を生成する。駆動パルス生成部１４７は、パルス信号Ｓ１７をパルス駆動部１４８に出力する。

【0084】

パルス駆動部１４８は、パルス信号Ｓ１７の電圧レベルを変換し、トランジスタ１１およびトランジスタ１２のオン状態とオフ状態とを切り替えるための駆動パルスＳ１８を生成する。パルス駆動部１４８は、トランジスタ１１およびトランジスタ１２のゲートに駆動パルスＳ１８を出力する。

【0085】

［応答波形］
図６と、図７とを用いて、電源装置の応答波形について説明する。図６は、比較例に係る電源装置の応答波形を示す図である。図７は、第１実施形態に係る電源装置の応答波形を示す図である。

【0086】

図６の１段目は、横軸が時間を示し、縦軸が電流値を示す。波形２１１は、比較例に係るコンバータ１００への入力電流の時間変化を示す。

【0087】

図６の２段目は、横軸が時間を示し、縦軸が電圧値を示す。波形２１２は、比較例に係るコンバータ１００からの出力電圧の時間変化を示す。

【0088】

図６の３段目は、横軸が時間を示し、縦軸が電流値を示す。波形２１３は、比較例に係るインバータ１２０から負荷２への負荷電流を示す。

【0089】

図７の１段目は、横軸が時間を示し、縦軸が電流値を示す。波形２２１は、第１実施形態に係るコンバータ１００への入力電流の時間変化を示す。

【0090】

図７の２段目は、横軸が時間を示し、縦軸が電圧値を示す。波形２２２は、第１実施形態に係るコンバータ１００からの出力電圧の時間変化を示す。

【0091】

図７の３段目は、横軸が時間を示し、縦軸が電流値を示す。波形２２３は、第１実施形態に係るインバータ１２０から負荷２への負荷電流を示す。

【0092】

波形２１１と、波形２２１とに示すように、コンバータ１００には時間ｔ３のタイミングで入力電流が入力される。波形２１１と、波形２２１とを比較すると、第１実施形態は、比較例と比べて、高速に応答している。すなわち、第１実施形態は、比較例に比べて、直流入力電流リプルの抑制効果が同等で、応答速度を高速化することができる。

【0093】

波形２１２と、波形２２２とに示すように、時間ｔ３のタイミングでコンバータ１００から出力電圧が出力される。波形２１２と、波形２２２とを比較すると、比較例では出力電圧の変動量は最大で約９４Ｖであることに対し、第１実施形態では出力電圧の変動量は最大で約４０Ｖである。すなわち、第１実施形態は、比較例に比べて、出力電圧の変動量を半分以下にすることができる。

【0094】

波形２１３と、波形２２３とに示すように、時間ｔ３のタイミングでインバータ１２０から負荷２への負荷電流が出力される。波形２１３と、波形２２３とを比較すると、比較例と、第１実施形態とでは、負荷電流は同様の特性を示す。

【0095】

上述のとおり、第１実施形態は、入力電流のリプル発生を抑制しつつ、応答を高速化し、かつ安定動作を実現することができる。

【0096】

［第２実施形態］
（制御部の構成例）
図８を用いて、第２実施形態に係る制御部の構成例について説明する。図８は、第２実施形態に係る制御部の構成例を示すブロック図である。

【0097】

図８は、図２に示すコンバータ１００Ａの制御部１１０Ａの構成例を示す。図３に示すコンバータ１００Ｂの制御部１１０Ｂの構成は、制御部１１０Ａの構成と同じなので、説明を省略する。

【0098】

図８に示すように、制御部１１０Ａは、フィルタ部１４０と、減算器１４１と、減算器１４２と、第１フィードバック制御部１４３と、電圧差判定部１４４と、第２フィードバック制御部１４５と、加算器１４６Ａと、駆動パルス生成部１４７Ａと、１次側パルス駆動部１４９と、２次側パルス駆動部１５０と、を備える。

【0099】

制御部１１０Ａは、パルス駆動部１４８の代わりに、１次側パルス駆動部１４９と、２次側パルス駆動部１５０とを備える点で、図４に示す制御部１１０と異なる。

【0100】

加算器１４６Ａは、信号Ｓ１３と、信号Ｓ１５とに基づいて、第１ブリッジ回路１０Ａと、第２ブリッジ回路２０Ａとの間の位相差を算出する。加算器１４６Ａは、例えば、信号Ｓ１３と、信号Ｓ１５とを加算して、第１ブリッジ回路１０Ａと、第２ブリッジ回路２０Ａとの間の位相差を算出する。加算器１４６Ａは、算出した位相差を示す位相差指令信号Ｓ１９を駆動パルス生成部１４７Ａに出力する。

【0101】

駆動パルス生成部１４７Ａは、位相差指令信号Ｓ１９に基づいて、トランジスタ１１からトランジスタ１４に入力されるパルスを含む１次側パルス信号Ｓ２０を出力する。駆動パルス生成部１４７Ａは、１次側パルス信号Ｓ２０を１次側パルス駆動部１４９に出力する。

【0102】

駆動パルス生成部１４７Ａは、位相差指令信号Ｓ１９に基づいて、トランジスタ５１からトランジスタ５４に入力されるパルスを含む２次側パルス信号Ｓ２１を出力する。駆動パルス生成部１４７Ａは、２次側パルス信号Ｓ２１を２次側パルス駆動部１５０に出力する。

【0103】

１次側パルス駆動部１４９は、１次側パルス信号Ｓ２０の電圧レベルを変換し、トランジスタ１１からトランジスタ１４のオン状態とオフ状態とを切り替えるための１次側駆動パルスＳ２２を生成する。１次側パルス駆動部１４９は、トランジスタ１１からトランジスタ１４のゲートに１次側駆動パルスＳ２２を出力する。

【0104】

２次側パルス駆動部１５０は、２次側パルス信号Ｓ２１の電圧レベルを変換し、トランジスタ５１からトランジスタ５４のオン状態とオフ状態とを切り替えるための２次側駆動パルスＳ２３を生成する。２次側パルス駆動部１５０は、トランジスタ５１からトランジスタ５４のゲートに２次側駆動パルスＳ２３を出力する。

【0105】

第２実施形態は、第１実施形態と同様に、応答を高速化し、かつ安定動作を実現することができる。

【0106】

［第３実施形態］
（制御部の構成例）
図９を用いて、第３実施形態に係る制御部の構成例について説明する。図９は、第３実施形態に係る制御部の構成例を示すブロック図である。

【0107】

図９に示す制御部１１０ａは、図４に示す制御部１１０の変形例であり得る。

【0108】

制御部１１０ａは、フィルタ部１４０と、減算器１４１と、減算器１４２と、第１フィードバック制御部１４３と、電圧差判定部１４４と、第２フィードバック制御部１４５と、加算器１４６Ｂと、駆動パルス生成部１４７と、パルス駆動部１４８と、減算器１５１と、第３フィードバック制御部１５２と、を備える。

【0109】

制御部１１０ａは、減算器１５１と、第３フィードバック制御部１５２とを備える点で、図４に示す制御部１１０と異なる。

【0110】

加算器１４６Ｂは、信号Ｓ１３と、信号Ｓ１５とに基づいて、コンバータ１００から出力すべき電流の電流指令値を算出する。加算器１４６Ｂは、例えば、信号Ｓ１３と、信号Ｓ１５とを加算して、電流指令値を算出する。加算器１４６Ｂは、算出した電流指令値を示す信号Ｓ２４を減算器１５１に出力する。

【0111】

減算器１５１は、電流指令値からコンバータ１００からの出力電流の電流検出値を示す出力電流ｉ_ｏｕｔを減算し、電流指令値と出力電流ｉ_ｏｕｔとの差を示す信号Ｓ２５を第３フィードバック制御部１５２に出力する。

【0112】

第３フィードバック制御部１５２は、信号Ｓ２５に基づいて、第３フィードバック制御を行う。第３フィードバック制御部１５２は、第３フィードバック制御を行い、デューティ比を算出する。第３フィードバック制御は、コンバータ１００からの出力電流ｉ_ｏｕｔの電流値を制御するための制御であり得る。第３フィードバック制御部１５２は、例えば、ＰＩＤ演算などを実行して、デューティ比を算出する。第３フィードバック制御部１５２は、算出したデューティ比を示すデューティ比指令信号Ｓ２６を駆動パルス生成部１４７に出力する。

【0113】

第３実施形態は、第１実施形態と同様に、応答を高速化し、かつ安定動作を実現することができる。

【0114】

［第４実施形態］
（制御部の構成例）
図１０を用いて、第４実施形態に係る制御部の構成例について説明する。図１０は、第４実施形態に係る制御部の構成例を示すブロック図である。

【0115】

図１０に示す制御部１１０Ａａは、図８に示す制御部１１０Ａの変形例であり得る。

【0116】

制御部１１０Ａａは、フィルタ部１４０と、減算器１４１と、減算器１４２と、第１フィードバック制御部１４３と、電圧差判定部１４４と、第２フィードバック制御部１４５と、加算器１４６Ｂと、駆動パルス生成部１４７Ａと、１次側パルス駆動部１４９と、２次側パルス駆動部１５０と、減算器１５１と、第３フィードバック制御部１５２Ａと、を備える。

【0117】

制御部１１０Ａａは、減算器１５１と、第３フィードバック制御部１５２Ａとを備える点で、図８に示す制御部１１０Ａと異なる。

【0118】

第３フィードバック制御部１５２Ａは、信号Ｓ２５に基づいて、第３フィードバック制御を行う。第３フィードバック制御部１５２Ａは、第３フィードバック制御を行い、第１ブリッジ回路１０Ａと、第２ブリッジ回路２０Ａとの間の位相差を算出する。第３フィードバック制御部１５２Ａは、例えば、ＰＩＤ演算などを実行して、第１ブリッジ回路１０Ａと、第２ブリッジ回路２０Ａとの間の位相差を算出する。第３フィードバック制御部１５２Ａは、算出した位相差を示す位相差制御信号Ｓ２７を駆動パルス生成部１４７Ａに出力する。

【0119】

第４実施形態は、第１実施形態と同様に、応答を高速化し、かつ安定動作を実現することができる。

【0120】

図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。なお、この分散・統合による構成は動的に行われてもよい。

【0121】

以上、本開示の実施形態を説明したが、これら実施形態の内容により本開示が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。

【符号の説明】

【0122】

１ 電源
２ 負荷
３，４ コンデンサ
１０ ブリッジ回路
１０Ａ，１０Ｂ 第１ブリッジ回路
１１から１６，５１から５６ トランジスタ
２０Ａ，２０Ｂ 第２ブリッジ回路
２０，２１，６１，６２，６３ リアクトル
２２，７０ トランス
２２ａ 第１巻線
２２ｂ 第２巻線
２２ｃ コア
３１，４１ 第１アーム
３２，４２ 第２アーム
３３，４３ 第３アーム
１００，１００Ａ，１００Ｂ コンバータ
１１０，１１０ａ，１１０Ａ，１１０Ａａ 制御部
１２０ インバータ
１４０ フィルタ部
１４１，１４２，１５１ 減算器
１４３ 第１フィードバック制御部
１４４ 電圧差判定部
１４５ 第２フィードバック制御部
１４６，１４６Ａ，１４６Ｂ 加算器
１４７，１４７Ａ 駆動パルス生成部
１４８ パルス駆動部
１４９ １次側パルス駆動部
１５０ ２次側パルス駆動部
１５２，１５２Ａ 第３フィードバック制御部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】