特開 2024-70245 集束イオンビームを用いて断面を準備するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024070245

(43)【公開日】2024-05-22

(54)【発明の名称】集束イオンビームを用いて断面を準備するための方法

(51)【国際特許分類】

   H01J 37/09 20060101AFI20240515BHJP

   H01J 37/317 20060101ALI20240515BHJP

【ＦＩ】

H01J37/09 Z

H01J37/317 D

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023188463

(22)【出願日】2023-11-02

(31)【優先権主張番号】10 2022 129 709.8

(32)【優先日】2022-11-10

(33)【優先権主張国・地域又は機関】DE

(71)【出願人】

【識別番号】591037214

【氏名又は名称】フラウンホッファー－ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ

(74)【代理人】

【識別番号】100124626

【弁理士】

【氏名又は名称】榎並 智和

(72)【発明者】

【氏名】ボイアー スザンネ

【テーマコード（参考）】

5C101

【Ｆターム（参考）】

5C101AA32

5C101BB01

5C101FF02

5C101FF22

5C101FF34

5C101FF36

(57)【要約】

【課題】集束イオンビームを用いて基板に断面を準備するための方法であって、公知の技術に比べて、わずかな時間コストしか必要とせず、かつ基板表面のコンタミネーションを引き起こさないか、または軽減されたコンタミネーションしか引き起こさないような方法を提供する。
【解決手段】基板に断面を準備するための本方法では、少なくとも１つの集束イオンビームを用いて基板に切断面が生成され、切断面の生成前または生成中、切断面の縁部における基板の表面領域が、ハードマスクによって保護され、ハードマスクは、ドープされた半導体材料からなり、個別部品として用意され、少なくとも１つのマイクロマニピュレータによって切断面の縁部に対して位置決めされる。本方法は、ハードマスクが、基板に固定されるのではなく、切断面の生成中、マイクロマニピュレータによって保持される。
【選択図】図１Ａ

【特許請求の範囲】

【請求項1】

少なくとも１つの集束イオンビーム（２）を用いて基板（１）に断面を準備するための方法であって、
前記イオンビーム（２）を用いて前記基板（１）に切断面（３）が生成され、
前記切断面（３）の生成前および生成中、前記切断面（３）の縁部における前記基板（１）の表面領域が、ハードマスク（４）によって保護され、前記ハードマスク（４）は、ドープされた半導体材料からなり、個別部品として用意され、少なくとも１つのマイクロマニピュレータによって前記切断面（３）の縁部に対して位置決めされ、
前記ハードマスク（４）は、前記基板（１）に固定されるのではなく、前記切断面（３）の生成中、前記マイクロマニピュレータによって保持される、
方法。

【請求項2】

前記ハードマスク（４）として、ドープされたシリコンからなるハードマスクが使用されることを特徴とする、請求項１に記載の方法。

【請求項3】

前記ハードマスク（４）として、１Ｓ／ｍ～１０^５Ｓ／ｍの間の導電率を有する導電性のハードマスクが使用されることを特徴とする、請求項１又は請求項２に記載の方法。

【請求項4】

前記ハードマスク（４）は、前記位置決めの前に、前記マイクロマニピュレータのニードル（５）に堅固に結合されることを特徴とする、請求項１又は請求項２に記載の方法。

【請求項5】

前記ハードマスク（４）は、前記表面領域の上方に１μｍ未満の間隔を置いて位置決めされることを特徴とする、請求項１又は請求項２に記載の方法。

【請求項6】

前記ハードマスク（４）のうちの、前記切断面（３）の前記縁部に対して位置決めされた縁部の縁部長さが、１０～６００μｍの間であることを特徴とする、請求項１又は請求項２に記載の方法。

【請求項7】

前記切断面（３）は、直線状の切断によって前記基板（１）に生成されることを特徴とする、請求項１又は請求項２に記載の方法。

【請求項8】

半導体製造において半導体基板に断面を準備するための、請求項１又は請求項２に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、基板に断面を準備するための方法であって、少なくとも１つの集束イオンビームを用いて基板に切断面が生成され、切断面の生成前および生成中、切断面の縁部における基板の表面領域が、ハードマスクによって保護され、ハードマスクは、個別部品として用意され、少なくとも１つのマイクロマニピュレータによって切断面の縁部に対して位置決めされる、方法に関する。

【0002】

集束イオンビームは、基板に断面を製作するために適しており、それらの断面を、その後、例えば電子顕微鏡法を用いてより詳細に検査することができる。したがって、このようなＦＩＢ装置（ＦＩＢ：Focused Ion Beam）は、とりわけ半導体産業においてプロセス制御または故障解析を実施するために使用される。集束イオンビームを用いることにより、基板、例えばウェハ、またはそれぞれの構成要素を破断および研削する必要なく局所的に基板の所望の位置に断面を準備することができる。集束イオンビームを用いて適切な切断面を生成することにより、基板上の個々の構成要素またはテスト構造だけが破壊される。

【0003】

この場合、まれなケースでは、１つのイオンカラムだけが垂直に構築されている１ビーム式の装置と、垂直に構築された電子カラムの他に、傾けられた第２のイオンカラムが配置されている２ビーム式の装置とが使用される。これにより、断面の準備後に、ＳＥＭ（Scanning Electron Microscope：走査電子顕微鏡法）を用いて断面画像を非破壊で作成することができる。これらのシステムでは、基板載置部またはステージを相応に傾けることが可能である。

【0004】

ＦＩＢを用いて材料分析のために切断面を生成する場合には、表面を保護するために、切断面の生成前に保護層または保護マスクを被着させなければならない。この保護層または保護マスクは、縁部が丸み付けられること、ひいては測定誤差を回避する目的で、最も上にある材料層を保護するために、上方の領域において使用される。

【背景技術】

【0005】

表面を保護するために、かつ縁部が丸み付けられることを回避するために、従前から２つの異なる技術が公知である。第１の技術では、生成されるべき切断面の縁部において表面領域に保護層が堆積（蒸着）させられ、このような技術は、例えば非特許文献１に記載されている。この堆積は、電子ビームと、ガス相からのイオンビームとを用いる２ビーム式の装置を利用して実施される。イオンビームを用いた層の堆積によって試料の表面が損傷を受ける可能性があるので、まず始めに、電子ビームを用いて第１の薄い層（層の厚さ約２００ｎｍ）を堆積させなければならない。次いで、この層の上に、イオンビームを用いてガス誘導されて、より厚い厚さ（層の厚さ約３μｍ～８μｍ）を有する第２の層が堆積させられる。生成されるべき断面が基板中のより深くまで延在すべきであればあるほど、または基板材料がより硬くなればなるほど、この層をより厚くしなければならない。この場合、合計堆積時間は、標準的な断面（約１５μｍの幅）の場合の約２０分から、より大きな断面（約７０μｍの幅）の場合の６０分まで変動する。

【0006】

第２の公知の技術では、保護層の代わりに、相応に硬質の材料からなる直方体形状の個別部品がハードマスクとして表面領域に固定され、すなわち接着または溶着される。この部品は、ＦＩＢ装置のリフトアウトシステム、すなわちマイクロマニピュレータを用いて所望の箇所に位置決めされ、ガスアシストによる堆積によって、または電子ビーム感応性の塗料によって表面上の縁部に固定される。マイクロマニピュレータのうちの、この部品が取り付けられたニードルは、固定後に切り離されて取り出される。この技術により、長い堆積時間が短縮される。なぜなら、固定時間は、生成されるべき断面の大きさに関係なく、ほんの約１５分に過ぎないからである。

【0007】

両方の技術において、ガス誘導される堆積プロセスが使用され、このガス誘導される堆積プロセスが、追加的に時間を必要とする。さらに、材料の被着によって基板表面に汚染が生じ、この汚染は、まさしく半導体製造の分野において、半導体材料およびクリーンルームでの処理の観点からコンタミネーションの問題をもたらす。最悪のケースでは、その後、ウェハを利用することがもはやできなくなり、これによって、まさしく高価な半導体材料において大きな損失が生じてしまう。

【先行技術文献】

【非特許文献】

【0008】

【非特許文献1】「Cross-sectional sample preparation by focused ion beam: a review of ion-sample interaction」（T. Ishitaniら著）、Microsc Res Tech. 1996, 35(4)、第320-333頁

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明の課題は、集束イオンビームを用いて基板に断面を準備するための方法であって、公知の技術に比べて、わずかな時間コストしか必要とせず、かつ基板表面のコンタミネーションを引き起こさないか、または軽減されたコンタミネーションしか引き起こさないような方法を提供することにある。

【課題を解決するための手段】

【0010】

上記の課題は、請求項１に記載された方法によって解決される。本方法の有利な実施形態は、従属請求項の対象であるか、または以下の説明および実施例から見て取ることができる。

【0011】

基板に断面を準備するための本提案による方法では、少なくとも１つの集束イオンビームを用いて、好ましくは直線状の切断によって、基板に切断面が生成され、この切断面を、その後、例えば電子顕微鏡法を用いて検査することができる。イオンビームを用いた切断面の生成前に、切断面の縁部における基板の表面領域が、ハードマスクによって保護され、ハードマスクは、好ましくは直方体形状の個別部品として用意され、少なくとも１つのマイクロマニピュレータによって所望の切断面の縁部に対して位置決めされる。本提案による方法は、ハードマスクが、基板の表面に固定されるのではなく、すなわち基板の表面に結合されるのではなく、切断面の生成中、マイクロマニピュレータによって対応する位置に保持されることと、ハードマスクが、ドープされた半導体材料から、好ましくはドープされたシリコンからなることとを特徴とする。次いで、このハードマスクは、切断面の生成後、または後続する切断面の検査後にも、マイクロマニピュレータによって基板から再び遠ざけられる。

【0012】

したがって、本提案による方法は、保護層を生成するために、または個別部品として用意されるハードマスクを固定するために、ガス誘導される堆積プロセスを必要としない。これにより、この堆積プロセスのための処理時間が省略される。とりわけ、堆積のために利用される材料による基板表面の汚染が生じる可能性がなくなる。

【0013】

特に有利な実施形態では、ハードマスクは、処理中に基板の表面に載置されず、すなわち、基板の表面に接触しない。ハードマスクの下面は、この場合には、むしろ基板表面に対して、好ましくは１μｍ未満のできるだけわずかな間隔を置いて維持されている。この場合、最適であるのは、１００ｎｍまたは数１００ｎｍの範囲内の間隔である。このようにして、表面に対してこのような間隔が置かれている場合であっても、または多孔質材料または構造化された表面の場合であっても、相応の断面を作製することが可能となる。この場合、ハードマスクは、基板表面の上方に浮かんでおり、この表面に汚染をもたらさない。

【0014】

代替的な実施形態では、ハードマスクを基板表面に載置し、マイクロマニピュレータによってそこで対応する位置に保持することもできる。ハードマスクが導電性に構成されている場合には、このことにより、イオンビームによる基板の帯電を回避することが可能となる。（正に帯電させられた）イオンによる処理時であるか、またはオプションとして後続するＳＥＭ画像の作成時の（負に帯電させられた）電子の照射時であるかにかかわらず、基板にはＦＩＢ処理によって非常に多くの電荷が印加される。後者の場合、ハードマスクは、この撮影の実施後まで基板上に留まる。この場合、電荷は、それぞれハードマスクおよびマイクロマニピュレータを介して放電される。そうでなければ、基板表面の導電率がわずかである場合または不良である場合（例えば、塗料または酸化物層の場合）における基板表面の帯電は、加工時に基板を移動させてしまうこととなる。ニードルとマイクロマニピュレータとを介して接地されている導電性のハードマスクを介してマイクロマニピュレータのニードルとコンタクトさせることにより、印加された電荷を放電することができ、かつハードマスクと基板とのコンタクトなしでの処理に比べて断面の均一性および品質を大幅に改善することができる。本実施形態でも、ハードマスクと基板とのコンタクトは、断面作製後、または場合によってはＳＥＭ画像の取得後などに、持ち上げることによって再び解除される。したがって、この場合にも、基板の表面にコンタミネーションは残らない。

【0015】

ハードマスクの材料は、とりわけ半導体製造の分野において、好ましくは半導体製造プロセスに適合する材料から、すなわち半導体クリーンルームにおける異種（異物）のコンタミネーションを生じていない材料から選択される。この場合、特に有利には、イオンビームのためのハードマスクに対する要件を満たし、かつ妥当なコストで製造することができる、ドープされたシリコンからなるハードマスクが使用される。シリコンまたは他の半導体材料からなるハードマスクは、好ましくは１Ｓ／ｍ～１０^５Ｓ／ｍの間の範囲内の導電率が得られるようにドープされる。半導体クリーンルームにおいて異種のコンタミネーションではない材料を利用することによって、イオンビームによってスパッタリングによりハードマスクから取り除かれる材料も、半導体製造において基板表面の汚染にはならなくなる。

【0016】

本提案による方法において個別部材として、とりわけブロックまたはプレートとして使用されるハードマスクは、好ましくは１０～１０００μｍの範囲内の縁部長さを有する。この場合における縁部長さとは、好ましくは直方体形状の個別部材のうちの、切断面の縁部に沿って延在する直線状の縁部の長さであると理解されるべきである。この場合、縁部長さは、基板表面における切断面の幅に少なくとも対応するように選択されなければならない。Ｇａ－ＦＩＢ装置が利用される場合には、この装置の用途分野に基づいて２０～３０μｍの縁部長さを有するハードマスクが使用されることが多く、プラズマＦＩＢ装置の場合には、４００～５００μｍの範囲内の縁部長さを有するハードマスクが使用されることが多い。基板表面に対して垂直な方向におけるハードマスクの厚さは、対応する保護層の厚さのオーダーであり、例えば３～２５μｍの範囲内であってよい。ハードマスクの（厚さに対して垂直であり、切断縁部に対して垂直な）幅は、ハードマスクが依然として相応に取り扱い可能である限り、ほぼ任意に選択可能である。ハードマスクが幅広に選択されればされるほど、そのようなハードマスクは、このような方法に対してより何度も使用可能となる。

【0017】

ＦＩＢ装置における典型的なマイクロマニピュレータは、ニードルを有し、その場合、このニードルの端部に、ハードマスクが取り付けられる。この取り付けは、例えば、ハードマスクとニードルとのコンタクト箇所へのガスアシストによる堆積によって実施可能であるか、またはイオンビームによる狙いを定めた再堆積スパッタリングによってガス注入なしでも実施可能である。この場合、この結合は、ハードマスクがマイクロマニピュレータによって基板から再び遠ざけられるまで、断面作製中にも存在したまま維持される。ハードマスクを他の手法で、例えばクランプ装置によって取り上げて位置決めするマイクロマニピュレータを使用することも可能である。

【0018】

本提案による方法は、基板に局所的に断面が生成されるべきであって、この断面を、その後、例えばＳＥＭを用いて検査することが可能であるような、全ての技術分野において使用可能である。そのような例は、生命科学、材料科学、および半導体技術の分野である。これらの分野では、研究機関での開発から工場での生産を経て故障解析に至るまで、適切なＦＩＢシステムおよびリフトアウトシステム、すなわち対応するマイクロマニピュレータが使用される。例えば、半導体デバイスの製造業者のそれぞれの工場では、プロセス制御のために複数の断面を層モードにおいて並行に製作する複数のＦＩＢ装置が使用される。本方法は、リフトシステムを用いた全ての既存のＦＩＢシステムにおいて実施可能である。ハードマスクとして使用される部品は、種々異なる寸法で製造可能であるので、本方法は、広く知られているＧａ－ＦＩＢシステムにおいても、例えばＸｅを基礎とするようなプラズマＦＩＢシステムにおいても使用可能である。

【0019】

以下では、本提案による方法を、実施例に基づいて図面に関連して改めて簡単に説明する。

【図面の簡単な説明】

【0020】

【図1A】本提案による方法の第１の実施形態の概略図である。

【図1B】本提案による方法の第１の実施形態の概略図である。

【図2A】本提案による方法の第２の実施形態の概略図である。

【図2B】本提案による方法の第２の実施形態の概略図である。

【図3A】図２の方法の実施後の、生成された切断面の概略図である。

【図3B】図２の方法の実施後の、生成された切断面の概略図である。

【発明を実施するための形態】

【0021】

本提案による方法では、ＦＩＢ装置の集束イオンビームを用いて基板、例えば半導体基板に局所的に断面が生成され、この断面を、次いで、例えばＳＥＭを用いて分析することができる。本方法では、基板の切断面に隣接する表面領域を保護するために、かつ縁部が丸み付けられることを回避するために、単一部品としての、例えばブロックの形態の、ハードマスクが使用される。この場合、ハードマスクは、従前から公知の技術のように基板表面に固定されるのではなく、または基板表面に堅固に結合されるのではなく、マニピュレータに、とりわけマニピュレータのニードルに存置された状態で、このマニピュレータによって位置決めされ、処理中、この位置に保持される。

【0022】

これに関して図１Ａ／Ｂは、本方法の第１の実施形態を概略的に示し、ここでは、基板１と、集束イオンビーム２と、基板１に生成されるべき切断面とが示されている。本実施例では、マイクロマニピュレータのニードル５に取り付けられた、ドープされたシリコンからなるハードマスク４が、処理の開始前に以下のように基板の上方で位置決めされ、すなわち本実施例では右下側にある縁部が、生成されるべき切断面の縁部の真上にくるように位置決めされる。この位置決めは、本実施例では、ハードマスク４の下面が基板１の表面に対してわずかな間隔を置いて保持されるように、すなわち処理中に基板１に接触しないように実施される。すなわち、ハードマスク４は、処理中には基板１の上方に浮かんでおり、基板表面に汚染をもたらさない。イオンビーム２による処理時にスパッタリングによってマスク４から取り除かれた、基板１に当たるシリコンは、半導体クリーンルームにおける異種（異物）のコンタミネーションではない。ハードマスク４は、全処理中、すなわち所望の切断面の生成中、この位置に保持され、その後ようやくマイクロマニピュレータによって再び遠ざけられる。このようにして、ハードマスク４を何度も再利用することが可能となる。この場合、図１Ａは、１つのイオンカラムだけが垂直に構築されている１ビーム式のＦＩＢシステムを備えた実施形態を示し、図１Ｂは、垂直に構築された電子カラムの他に、この電子カラムに対して傾けられたイオンカラムを有する２ビーム式のＦＩＢシステムを備えた実施形態を示す。両方の実施形態において、ハードマスク４は、図１Ａおよび図１Ｂから見て取れるように、マイクロマニピュレータのニードル５に相応にそれぞれ異なる角度で取り付けられなければならない。

【0023】

図２Ａ／Ｂに概略的に示されているような本提案による方法の他の実施形態では、ハードマスク４は、処理中、マニピュレータによって基板表面の上方にわずかな間隔を置いて保持されるのではなく基板表面に載置され、次いで、この位置においてマイクロマニピュレータによって保持される。本例でも同じく使用されるようなシリコンハードマスク４へのドーピングにより、このシリコンハードマスク４は、導電性を有しており、この導電性により、イオンビームを用いた加工による基板１の帯電が回避される。この場合、ハードマスク４は、ニードル５とマイクロマニピュレータとを介して相応に接地されている。切断面の生成に続いて、ハードマスク４は、ここでもマイクロマニピュレータによって基板１から遠ざけられ、何度も再利用可能である。この場合にも、図２Ａは、１つのイオンカラムだけが垂直に構築されている１ビーム式のＦＩＢシステムを備えた実施形態を示し、図２Ｂは、垂直に構築された電子カラムの他に、この電子カラムに対して傾けられたイオンカラムを有する２ビーム式のＦＩＢシステムを備えた実施形態を示す。ここでも、両方の実施形態において、ハードマスク４は、図２Ａおよび図２Ｂから見て取れるように、マイクロマニピュレータのニードル５にそれぞれ異なる角度で取り付けられなければならない。

【0024】

ハードマスクは、とりわけ図２の実施形態では、切断面のＳＥＭ画像を作成するために、基板上に依然として留まることができ、ここでも、電子ビームによる基板１の帯電が回避される。２ビーム式のＦＩＢ装置は、イオンビームカラムと、このイオンビームカラムに対して傾けられた電子ビームカラムとを有し、これにより、イオンビームを用いて準備された切断面が、次いで、電子ビームを用いたＳＥＭ画像の作成によって分析される。これに関して図３Ａ／Ｂは、イオンビームを用いて生成された切断面３と、この切断面に当射する、ＳＥＭ画像を作成するための電子ビーム６とを、それぞれ図２Ａの１ビーム式のＦＩＢシステム（図３Ａ）と、図２Ｂの２ビーム式のＦＩＢシステム（図３Ｂ）とに関して概略的に示す。この場合、イオンビームを用いて基板１に、相応により大きな凹部が生成され、図３Ａ／Ｂに示されているようにこの凹部のうちの１つの側壁が、所望の切断面３となる。

【0025】

ハードマスクが基板表面とコンタクトしていない本方法の実施形態では、ハードマスク材料が適切に選択されている場合、半導体製造でのクリーンルームプロセスにおける基板表面のコンタミネーションは生じない。本明細書の導入部において言及した－それぞれの技術に応じて－１５分～６０分の間の時間がかかる従来技術と比較して、本方法では、時間が節約される。本方法において使用されるハードマスクは、何度も再利用可能であり、ひいては準備のコストを削減する。ハードマスクが基板表面に載置される本方法の他の実施形態においても同じ利点が得られる。この実施形態によれば追加的に、マイクロマニピュレータを介して接地されたハードマスクを介して電荷を放電することにより、基板の帯電を軽減することができる。本方法は、当然、半導体基板の加工を可能にするだけでなく、例えばセラミック、金属、ポリマー、または複合材料のような他の材料からなる基板の加工も可能にする。本方法によれば、基板内にラメラ構造を製作することもでき、その後、このラメラ構造を分離して、例えばＴＥＭを用いて分析することができる。ラメラ構造を製作するためには、２つの互いに平行な切断面を、ラメラ構造の厚さに応じて互いにわずかな間隔を置いて生成することが必要である。

【符号の説明】

【0026】

１ 基板
２ 集束イオンビーム
３ 切断面
４ ハードマスク
５ マイクロマニピュレータのニードル
６ 電子ビーム

【図1A】

【図1B】

【図2A】

【図2B】

【図3A】

【図3B】