特開 2024-70254 スイッチコンバータ内のスイッチを閉じるための異なる電圧レベルの使用

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024070254

(43)【公開日】2024-05-22

(54)【発明の名称】スイッチコンバータ内のスイッチを閉じるための異なる電圧レベルの使用

(51)【国際特許分類】

   H02M 1/08 20060101AFI20240515BHJP

   H03K 17/687 20060101ALI20240515BHJP

【ＦＩ】

H02M1/08 A

H03K17/687 Z

【審査請求】未請求

【請求項の数】21

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023191780

(22)【出願日】2023-11-09

(31)【優先権主張番号】63/424,189

(32)【優先日】2022-11-10

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】18/244,645

(32)【優先日】2023-09-11

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】517216431

【氏名又は名称】コルボ ユーエス インコーポレイテッド

(74)【代理人】

【識別番号】100145403

【弁理士】

【氏名又は名称】山尾 憲人

(74)【代理人】

【識別番号】100189555

【弁理士】

【氏名又は名称】徳山 英浩

(74)【代理人】

【識別番号】100100479

【弁理士】

【氏名又は名称】竹内 三喜夫

(72)【発明者】

【氏名】ノガワ，マサシ

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BB07

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740KK01

5J055AX06

5J055AX52

5J055BX16

5J055DX24

5J055DX61

5J055EZ10

5J055EZ13

5J055FX05

5J055FX12

5J055FX38

5J055GX01

5J055GX02

5J055GX04

(57)【要約】      （修正有）

【課題】スイッチコンバータの電力効率を改善する回路及び方法を提供する。
【解決手段】スイッチコンバータ１００において、スイッチング回路１０２は、スイッチ１１４及びスイッチ制御回路１１２Ａを含むドライバ回路１１２を有する。スイッチは制御端子を有し、ドライバ回路は、スイッチが開状態から閉状態に切り替わるように、第一の電圧レベルの第一の電圧を、制御端子に最初に印加し、第一の電圧が、スイッチの制御端子の電圧を、しきい値電圧レベルに到達させることに応答して、第二の電圧レベルの第二の電圧を印加する。第二の電圧レベルは、第一の電圧レベルよりも小さい。スイッチを最初に閉じる場合により高い電圧レベルを使用することによって、スイッチは、迅速に閉じられ、スイッチが一旦閉じられると、スイッチを閉状態に維持するためにより低い電圧レベルが使用される。
【選択図】図１

【特許請求の範囲】

【請求項1】

スイッチング回路であって、
制御端子を有するスイッチと、
第一の電圧極性を有する第一の電圧を発生させるように構成された第一の電圧発生回路、前記第一の電圧極性と反対の第二の電圧極性を有する第二の電圧を発生させるように構成された第二の電圧発生回路、前記第二の電圧極性を有する第三の電圧を発生させるように構成された第三の電圧発生回路を有するスイッチ制御回路であって、前記スイッチ制御回路は、
前記スイッチを開くために、前記第一の電圧発生回路からの前記第一の電圧を、前記制御端子に印加すること、
前記制御端子の電圧がしきい値電圧レベルを下回る場合、前記スイッチを閉じるために、前記第二の電圧発生回路からの前記第二の電圧を、前記制御端子に印加することであって、前記第二の電圧の電圧レベルは、前記第三の電圧の電圧レベルよりも高い、印加すること、および
前記制御端子の前記電圧が前記しきい値電圧レベルを上回る場合、前記スイッチを閉状態に維持するために、前記第三の電圧発生回路からの前記第三の電圧を、前記制御端子に印加すること、を行うように構成される、スイッチ制御回路と、を備える、スイッチング回路。

【請求項2】

前記第二の電圧発生回路は、前記制御端子の前記電圧が前記しきい値電圧レベルを下回る場合、第一の電流レベルの第一の電流を印加するようにさらに構成され、
前記第三の電圧発生回路は、前記制御端子の前記電圧が前記しきい値電圧レベルを上回る場合、前記第一の電流レベルの同一の第一の電流を印加するようにさらに構成される、請求項１に記載のスイッチング回路。

【請求項3】

前記第二の電圧発生回路および第三の電圧発生回路のうちの少なくとも一つは、前記第一の電流を発生させる電流源を含む、請求項２に記載のスイッチング回路。

【請求項4】

前記スイッチは、第一のスイッチであり、前記スイッチング回路が、第二のスイッチをさらに備え、前記第一のスイッチおよび前記第二のスイッチは、バック構成である、請求項１に記載のスイッチング回路。

【請求項5】

前記スイッチは、第一のスイッチであり、前記スイッチング回路が、第二のスイッチをさらに備え、前記第一のスイッチおよび前記第二のスイッチは、ブースト構成である、請求項１に記載のスイッチング回路。

【請求項6】

前記スイッチは、第一のスイッチであり、前記制御端子は、第一の制御端子であり、前記スイッチング回路が、第二の制御端子を有する第二のスイッチをさらに備え、前記スイッチ制御回路は、
前記第一の電圧を、前記第一のスイッチの前記第一の制御端子に印加する場合、前記第三の電圧を、前記第二のスイッチの前記第二の制御端子に印加する、および
前記第三の電圧を、前記第一のスイッチの前記第一の制御端子に印加する場合、前記第一の電圧を、前記第二のスイッチの前記第二の制御端子に印加する、ようにさらに構成される、請求項１に記載のスイッチング回路。

【請求項7】

前記第一のスイッチは、第一の接合ゲート電界効果トランジスタ（ＪＦＥＴ）であり、前記第二のスイッチは、第二のＪＦＥＴである、請求項６に記載のスイッチング回路。

【請求項8】

前記スイッチ制御回路は、前記制御端子の電圧レベルを示す前記電圧レベルを有するフィードバック信号を受信するように構成された第一の端子、しきい値電圧レベルを有するしきい値電圧を受信するように構成された第二の端子を有するコンパレータを備え、前記コンパレータは、前記フィードバック信号の前記電圧レベルが、前記しきい値電圧レベルを下回ることに応答して、コンパレータ信号を第一の電圧状態で発生させるように構成され、前記フィードバック信号の前記電圧レベルが、前記しきい値電圧レベルを上回ることに応答して、前記コンパレータ信号を第二の電圧状態で発生させるように構成される、請求項１に記載のスイッチング回路。

【請求項9】

選択回路および論理回路をさらに備え、前記論理回路は、
前記コンパレータおよびイネーブル信号を受信する、および
前記イネーブル信号が停止状態であることに応答して、前記選択回路に、前記第一の電圧発生回路の前記第一の電圧を、前記制御端子に印加させる、ように構成される、請求項８に記載のスイッチング回路。

【請求項10】

前記論理回路は、前記イネーブル信号が起動状態であり、前記コンパレータ信号が前記第一の電圧状態であることに応答して、前記スイッチを閉じるために、前記選択回路に、前記第二の電圧発生回路からの前記第二の電圧を、前記制御端子に印加させるようにさらに構成される、請求項９に記載のスイッチング回路。

【請求項11】

前記論理回路は、前記イネーブル信号が前記起動状態であり、前記コンパレータ信号が前記第二の電圧状態であることに応答して、前記スイッチを閉状態に維持するために、前記選択回路に、前記第三の電圧発生回路からの前記第三の電圧を、前記制御端子に印加させるようにさらに構成される、請求項１０に記載のスイッチング回路。

【請求項12】

スイッチングノードをさらに備え、スイッチングノード電圧は、前記スイッチの動作に応答して、直流（ＤＣ）入力電圧から発生させられるように構成される、請求項１に記載のスイッチング回路。

【請求項13】

前記スイッチングノードに結合され、ＤＣ出力電圧を、前記スイッチングノード電圧から発生させるように構成された出力フィルタをさらに備える、請求項１２に記載のスイッチング回路。

【請求項14】

前記スイッチは、第一のスイッチであり、前記スイッチング回路が、前記スイッチングノードに接続された第二のスイッチをさらに備え、前記第一のスイッチおよび前記第二のスイッチは、バック構成である、請求項１３に記載のスイッチング回路。

【請求項15】

前記第一のスイッチは、第一の接合ゲート電界効果トランジスタ（ＪＦＥＴ）であり、前記第二のスイッチは、第二のＪＦＥＴである、請求項１４に記載のスイッチング回路。

【請求項16】

前記スイッチは、第一のスイッチであり、前記スイッチング回路が、前記スイッチングノードに接続された第二のスイッチをさらに備え、前記第一のスイッチおよび前記第二のスイッチは、ブースト構成である、請求項１３に記載のスイッチング回路。

【請求項17】

前記第一のスイッチは、第一のワイド接合ゲート効果トランジスタ（ＪＦＥＴ）であり、前記第二のスイッチは、第二のＪＦＥＴである、請求項１６に記載のスイッチング回路。

【請求項18】

前記スイッチは、第一のスイッチであり、前記スイッチング回路が、前記スイッチングノードに接続された第二のスイッチをさらに備え、前記第一のスイッチおよび前記第二のスイッチは、モーター装置の一相を駆動する、請求項１３に記載のスイッチング回路。

【請求項19】

前記第一の電圧極性は、負電圧極性であり、前記第二の電圧極性は、正電圧極性である、請求項１に記載のスイッチング回路。

【請求項20】

スイッチコンバータであって、
出力フィルタと、
スイッチおよびスイッチ制御回路を含むスイッチング回路であって、
前記スイッチは、前記出力フィルタに結合され、
前記スイッチは、制御端子を有し、
前記スイッチ制御回路は、前記スイッチが開状態から閉状態に切り替わるように、第一の電圧レベルの第一の電圧を、前記制御端子に最初に印加するように構成され、
前記スイッチ制御回路は、前記第一の電圧が、前記スイッチの前記制御端子の電圧を、しきい値電圧レベルに到達させることに応答して、第二の電圧レベルの第二の電圧を印加するように構成され、前記第二の電圧レベルは、前記第一の電圧レベルよりも小さい、スイッチング回路と、
前記出力フィルタが、直流（ＤＣ）電圧を発生させるように、前記スイッチを開閉するために、前記スイッチ制御回路と動作するように構成された変換制御回路と、を備える、スイッチコンバータ。

【請求項21】

直流（ＤＣ）電圧を発生させるために開閉されるスイッチを有するスイッチコンバータを操作する方法であって、
前記スイッチを開くこと、
前記スイッチを閉じるために、第一の電圧を、前記スイッチの制御端子に印加することであって、前記第一の電圧が第一の電圧レベルを有する、印加すること、および
前記スイッチの前記制御端子の電圧がしきい値電圧レベルに到達することに応答して、第二の電圧レベルを有する第二の電圧を、前記制御端子に印加することであって、前記第二の電圧レベルは、前記第一の電圧レベルよりも小さい、印加すること、を含む、方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願
本出願は、２０２２年１１月１０日出願の米国仮特許出願第６３／４２４，１８９号の利点を主張するものであり、その開示は、参照により、その全体が本明細書に組み込まれる。

【0002】

本開示は、一般的に、スイッチコンバータ用途のためのスイッチ制御回路に関する。

【背景技術】

【0003】

スイッチコンバータは、第一の電圧レベルのＤＣ入力電圧を、第二の電圧レベルのＤＣ出力電圧に効率的に変換するために使用される。スイッチコンバータは、一次スイッチおよび二次スイッチを開閉し、スイッチコンバータの出力を、出力フィルタでフィルタリングすることによって、この変換作業を行う。一次スイッチおよび二次スイッチは各々、一般的に、電界効果トランジスタ（ＦＥＴ）として提供される。一次スイッチおよび第二のスイッチを開閉するために、ゲート電圧は、一次スイッチおよび二次スイッチに印加される。これらのスイッチを迅速に開閉することは、スイッチコンバータの電力効率にとって重要である。

【発明の概要】

【0004】

スイッチコンバータの実施形態を開示する。一部の実施形態では、スイッチコンバータは、出力フィルタ、およびスイッチング回路を含む。スイッチング回路は、スイッチおよびドライバ回路を含む。スイッチは、制御端子を有する。ドライバ回路は、スイッチが開状態から閉状態に切り替わるように、第一の電圧レベルの第一の電圧を、制御端子に最初に印加するように構成される。ドライバ回路は、第一の電圧が、スイッチの制御端子の電圧を、しきい値電圧レベルに到達させることに応答して、第二の電圧レベルの第二の電圧を印加するように構成され、第二の電圧レベルは、第一の電圧レベルよりも小さい。このようにして、スイッチは迅速に閉じられ、スイッチが一旦閉じられると、スイッチを閉状態に維持するためにより低い電圧レベルが使用され、それによって、電力効率は増大する。

【0005】

別の態様では、前述の態様のいずれかを、個別にまたは一緒に、および／または本明細書に記載される様々な別個の態様および特徴を、さらなる利点のために組み合わせてもよい。本明細書に開示する様々な特徴および要素のいずれも、本明細書にこれと反対の指示がない限り、一つ以上の他の開示された特徴および要素と組み合わせることができる。

【0006】

当業者であれば、添付図面に関連して好ましい実施形態の以下の詳細な説明を読んだ後に、本開示の範囲を理解し、その追加的な態様を認識するであろう。

【図面の簡単な説明】

【0007】

本明細書に組み込まれ、本明細書の一部を形成する添付図面は、本開示のいくつかの態様を示し、説明と共に、本開示の原理を説明する役割を果たす。

【0008】

【図1】図１は、一部の実施形態に係る、スイッチコンバータのブロック図である。

【0009】

【図2】図２は、一部の実施形態に係る、スイッチおよびドライバの回路図である。

【0010】

【図3】図３は、一部の実施形態に係る、図２のドライバ回路の動作を示す電圧図を示す。

【0011】

【図4】図４は、一部の実施形態に係る、スイッチを有するスイッチコンバータを操作する方法の流れ図を示す。

【発明を実施するための形態】

【0012】

以下に記載される実施形態は、当業者が実施形態を実践することを可能にするために必要な情報を表し、実施形態を実践する最適なモードを例示する。添付図面を鑑みて以下の説明を読んだ後、当業者は、本開示の概念を理解し、本明細書に特に記載されていないこれらの概念の用途を認識するであろう。これらの概念および用途が、本開示の範囲および付随する特許請求の範囲に含まれることは、理解されるべきである。

【0013】

本明細書では、第一の～、第二の～等の用語を使用して様々な要素を説明し得るが、これらの要素が、これらの用語によって限定されるべきではないことは理解されよう。これらの用語は、一つの要素を別の要素と区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第一の要素を第二の要素と称し得、同様に、第二の要素を第一の要素と称し得る。本明細書で使用する用語「および／または」は、関連する列挙された項目のうちの一つ以上のあらゆるすべての組み合わせを含む。

【0014】

層、領域、または基板などの要素が、別の要素の「上に」ある、または「上へ」延在すると言及される場合、別の要素の直接上にある、または直接上へ延在する、または介在要素も存在し得ることは理解されよう。対照的に、ある要素が別の要素の「直接上に」ある、または「直接上へ」延在すると言及される場合、介在要素は存在しない。同様に、層、領域、または基板などの要素が、別の要素の「上に」ある、または「上に」延在すると言及される場合、別の要素の直接上にある、または直接上に延在する、または介在要素も存在し得ることは理解されよう。対照的に、ある要素が別の要素の「直接上に」ある、または「直接上に」延在すると言及される場合、介在要素は存在しない。また、ある要素が別の要素に「接続」または「結合」していると称される場合、他の要素に直接接続もしくは結合する、または介在要素が存在することも理解されよう。対照的に、ある要素が別の要素に「直接接続している」または「直接結合している」と称される場合、介在要素は存在しない。

【0015】

「～より下」もしくは「～より上」、または「上の」もしくは「下の」、または「水平の」もしくは「垂直の」などの相対的用語は、本明細書では、例示するように、一つの要素、層、または領域と、別の要素、層、または領域との関係を説明するために使用されることができる。これらの用語および上述した語句は、図に描写された配向に加えて、装置の異なる配向を包含することが意図されていることは理解される。

【0016】

本明細書で使用する用語は、特定の実施形態を記述する目的のみに使用され、本開示を限定することを意図するものではない。本明細書で使用する単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈によって別途明確に示されない限り、複数形も含むことが意図される。用語「備える」、「備えている」、「含む」、および／または「含んでいる」は、本明細書で使用する場合、記載された特徴、整数、ステップ、動作、要素、および／または構成要素の存在を特定するが、一つ以上の他の特徴、整数、ステップ、動作、要素、および／またはそのグループの存在または追加を妨げないことは、さらに理解されるであろう。

【0017】

別途定義されない限り、本明細書で使用するすべての用語（技術用語および学術用語を含む）は、本開示が属する技術分野の当業者によって一般的に理解されるものと同じ意味を有する。本明細書で使用する用語が、本明細書および関連技術の文脈において、その意味と一致する意味を有するものとして解釈されるべきであり、本明細書に明示的に定義されない限り、理想化されたまたは過度に形式的な意味で解釈されないことは、さらに理解されるであろう。

【0018】

本明細書では、本開示の実施形態の概略図を参照して、実施形態を説明する。したがって、層および要素の実際の寸法は異なり得、例えば、製造技術および／または公差の結果として、図の形状とは異なることが予想される。例えば、正方形または長方形として例示または説明されている領域は、丸いまたは湾曲した特徴を有し得、直線として示されている領域には、多少の凹凸がある可能性がある。したがって、図示する領域は概略的なものであり、その形状はデバイスの領域の正確な形状を例示することを意図したものでもなく、本開示の範囲を限定することを意図したものでもない。さらに、構造または領域の大きさは、説明の目的で他の構造または領域と比較して誇張される場合があり、したがって、本主題の一般的な構造を説明するために提供され、縮尺通りに描かれる場合とそうでない場合がある。図面間の共通の要素は、本明細書では共通の要素番号で示され、後で再度説明することはない。

【0019】

スイッチング回路の実施形態を開示する。一部の実施形態では、スイッチング回路は、スイッチおよびスイッチ制御回路を含む。スイッチは、制御端子を有する。ドライバ回路は、スイッチが開状態から閉状態に切り替わるように、第一の電圧レベルの第一の電圧を、制御端子に最初に印加するように構成される。ドライバ回路は、第一の電圧が、スイッチの制御端子の電圧を、しきい値電圧レベルに到達させることに応答して、第二の電圧レベルの第二の電圧を印加するように構成され、第二の電圧レベルは、第一の電圧レベルよりも小さい。スイッチを最初に閉じる場合により高い電圧レベルを使用することによって、スイッチは、迅速に閉じられる。スイッチが一旦閉じられると、スイッチを閉状態に維持するために、より低い電圧レベルが使用される。より低い電圧レベルを使用すると、スイッチコンバータの電力効率は増大する。一部の実施形態では、ドライバ回路は、第一の電圧および第二の電圧を発生させる異なる電圧発生回路を含む。一つの電圧発生回路は、第一の電圧を提供するためにオンにされ、その後、制御端子の電圧レベルがしきい値電圧レベルに一旦到達すると、オフにされる。制御端子の電圧レベルがしきい値電圧レベルに到達することに応答して、第二の電圧発生回路は、オンになって、第二の電圧を発生させる。他の実施形態では、二つの異なる電圧発生回路を使用して、第一の電圧を発生させ、その後、制御端子の電圧がしきい値電圧レベルに一旦到達すると、二つの電圧発生回路のうちの一つがオフになって、第二の電圧を発生させる。

【0020】

図１は、一部の実施形態に係る、スイッチコンバータ１００のブロック図である。

【0021】

スイッチコンバータ１００は、ＤＣ電圧ＤＣＩＮを受信し、ＤＣ電圧ＤＣＯＵＴを発生させるように構成される。ＤＣ電圧ＤＣＩＮのＤＣ電圧レベルは、一部の実施形態に係り、ＤＣ電圧ＤＣＯＵＴのＤＣ電圧レベルとは異なる。ＤＣ電圧ＤＣＯＵＴのＤＣ電圧レベルは、スイッチコンバータ１００を動作させる構成および方法に依存する。

【0022】

スイッチコンバータ１００は、スイッチング回路１０２と、出力フィルタ１０４と、変換制御回路１０６と、を含む。スイッチング回路１０２は、ドライバ回路１１２と、スイッチ１１４と、スイッチ１１６と、を含む。ドライバ回路１１２は、スイッチ１１４およびスイッチ１１６が、開状態（非導電状態）および閉状態（導電状態）になるように、スイッチ１１４およびスイッチ１１６を動作させるように構成される。変換制御回路１０６は、出力フィルタ１０４がＤＣ電圧ＤＣＯＵＴを発生させるように、スイッチの開閉を制御するように構成される。スイッチ１１４は、ハイサイドスイッチと称される。スイッチ１１６は、ローサイドスイッチである。一部の実施形態では、スイッチ１１６は、接地される。

【0023】

図１では、スイッチング回路１０２は、バック構成で動作するように構成される。このように、ＤＣ入力電圧ＤＣＩＮは、スイッチ１１４の電源入力（例えば、スイッチ１１４がＮ型ＦＥＴである場合のドレイン）に接続されるノードＤＣ１で受信されるように構成される。さらに、ＤＣ出力電圧ＤＣＯＵＴは、出力フィルタ１０４に接続された（例えば、パワーインダクタに接続された）ノードＤＣ２で出力されるように構成される。他の実施形態では、スイッチング回路１０２は、ブースト構成である。ブースト構成では、ＤＣ入力電圧ＤＣＩＮは、ＤＣ２で受信され（出力フィルタ１０４のパワーインダクタに接続され）、ノードＤＣ１から出力される（ブースト構成では、ノードＤＣ１は、出力フィルタ１０４の分路コンデンサに接続される）。

【0024】

一部の実施形態では、変換制御回路１０６は、マイクロコントローラユニット（ＭＣＵ）によって提供される。一部の実施形態では、スイッチ１１４は、電界効果トランジスタ（ＦＥＴ）である。一部の実施形態では、スイッチ１１４は、Ｎチャネル型ＦＥＴ（ＮＦＥＴ）である。一部の実施形態では、スイッチは、炭化ケイ素（ＳｉＣ）型の基板またはヒ化ガリウム（ＧａＮ）基板を有するＮＦＥＴである。一部の実施形態では、スイッチ１１４は、接合ゲートＦＥＴ（ＪＦＥＴ）である。ＳｉＣおよびＧａＮは、ＤＣ電圧ＤＣＩＮおよびＤＣ電圧ＤＣＯＵＴが１００ボルト以上のＤＣ電圧レベルを有する用途などの高電圧用途で利用される。図１では、スイッチ１１４およびスイッチ１１６は、ハーフブリッジ構成で接続される。

【0025】

一部の実施形態では、スイッチ１１６は、ＦＥＴである。一部の実施形態では、スイッチ１１６は、ＮＦＥＴである。一部の実施形態では、スイッチは、ＳｉＣ型の基板またはＧａＮ基板を有するＮＦＥＴである。一部の実施形態では、スイッチ１１６は、ＪＦＥＴである。ＳｉＣおよびＧａＮは、ＤＣ電圧ＤＣＩＮおよびＤＣ電圧ＤＣＯＵＴが１００ボルト以上のＤＣ電圧レベルを有する用途などの高電圧用途で利用される。

【0026】

変換制御回路１０６は、ドライバ回路１１２に、スイッチ１１４およびスイッチ１１６を開閉させるように構成されるスイッチ制御出力ＳＣＯを発生させるように構成される。図１では、制御出力ＳＣＯは、イネーブル信号ＥＮＡを含む。変換制御回路１０６は、スイッチ１１４を閉じるために、イネーブル信号ＥＮＡを、起動状態で発生させるように構成される。一部の実施形態では、起動状態は、高電圧状態である。一部の実施形態では、起動状態は、低電圧状態である。変換制御回路１０６は、スイッチ１１４を開くために、停止状態で発生させるように構成される。停止状態は、一般的に、起動状態に対し対蹠的な状態である。例えば、起動状態が高電圧状態であれば、停止状態は、低電圧状態である。起動状態が低電圧状態であれば、停止状態は、高電圧状態である。図１では、制御出力ＳＣＯは、イネーブル信号ＥＮＢを含む。変換制御回路１０６は、スイッチ１１６を閉じるために、イネーブル信号ＥＮＢを、起動状態で発生させるように構成される。一部の実施形態では、起動状態は、高電圧状態である。一部の実施形態では、起動状態は、低電圧状態である。変換制御回路１０６は、スイッチ１１６を開くために、停止状態で発生させるように構成される。停止状態は、一般的に、起動状態に対し対蹠的な状態である。例えば、起動状態が高電圧状態であれば、停止状態は、低電圧状態である。起動状態が低電圧状態であれば、停止状態は、高電圧状態である。

【0027】

スイッチ１１４およびスイッチ１１６を開閉することによって、スイッチングノード電圧１１８は、ＤＣ電圧ＤＣＩＮから発生させられる。スイッチングノード電圧１１８は、出力フィルタ１０４に入力される。出力フィルタ１０４は、スイッチングノード電圧１１８をフィルタリングして、ＤＣ電圧ＤＣＯＵＴを発生させる。スイッチングノード電圧１１８の負荷サイクルは、ＤＣ電圧ＤＣＯＵＴのＤＣ電圧レベルを決定する。

【0028】

変換制御回路１０６は、ノードＤＣ１のＤＣ入力電圧ＤＣＩＮを、ノードＤＣ２のＤＣ出力電圧ＤＣＯＵＴに変換するために、様々なスイッチング状態を通して、スイッチング回路１０２を循環させる。特に、第一のスイッチング状態では、一次スイッチは閉じられ、二次スイッチは開かれる。第二のスイッチング状態では、一次スイッチは開かれ、二次スイッチは閉じられる。スイッチング回路１０２が完全に同期されるとすれば、その後、第一のスイッチング状態および第二のスイッチング状態はすべて、ＤＣ電圧ＤＣＩＮをＤＣ電圧ＤＣＯＵＴに変換するために、必要なものとなり得る。しかしながら、完全な同期が通常、達成可能ではないため、第三のスイッチング状態は、常に、第一のスイッチング状態から第二のスイッチング状態への切り替えの間、または第二のスイッチング状態と第一のスイッチング状態との間に追加される。より具体的には、一次スイッチおよび二次スイッチの両方を同時に閉じて短絡を引き起こすのを回避するために、一次スイッチおよび二次スイッチの両方を同時に閉状態にすることは、回避されるべきである。第三のスイッチング状態では、一次スイッチおよび二次スイッチの両方は、開かれる。これにより、第三のスイッチング状態が常に、第一のスイッチング状態と第二のスイッチング状態との間に提供されるため、第一のスイッチング状態と第二のスイッチング状態との間で移行する場合、一次スイッチおよび二次スイッチの両方が、閉状態に決してならないことが確実になる。

【0029】

一部の実施形態では、スイッチ１１４、スイッチ１１６、および出力フィルタ１０４は、ブーストコンバータ（すなわち、ステップアップＤＣからＤＣコンバータ）として構成される。ブーストコンバータ構成では、一次スイッチがスイッチ１１６である一方、スイッチ１１４は、二次スイッチである。ブースト構成では、スイッチ１１６は、出力フィルタ１０４内のパワーインダクタに対して分路接続される。スイッチ１１４は、出力フィルタ１０８内のパワーインダクタの出力端と、出力フィルタ１０８内の分路出力コンデンサが接続されるノードとの間を直列に接続される。ＤＣ入力電圧ＤＣＩＮは、ノードＤＣ２のパワーインダクタの入力端で受信される。ＤＣ出力電圧は、ノードＤＣ１から出力され、ブースト構成では、該ノードは、分路出力キャパシタ内の分路出力コンデンサが出力フィルタ１０４に接続されるノードに接続される。

【0030】

一部の実施形態では、スイッチ１１４、スイッチ１１６、および出力フィルタ１０４は、バックコンバータ（すなわち、ステップダウンＤＣからＤＣコンバータ）として構成される。バックコンバータ構成では、一次スイッチが、スイッチ１１４である一方、スイッチ１１６は、二次スイッチである。バック構成では、スイッチ１１４は、ノードＤＣ１に対して直列に接続される。入力電圧ＤＣＩＮは、バック構成のノードＤＣ１で受信される。ノードＤＣ１は、バック構成のスイッチ１１４を通して出力フィルタ１０８に接続される。スイッチ１１４は、ノードＤＣ１と出力フィルタ１０８との間を直列に接続される。スイッチ１１６は、スイッチ１１４の出力と出力フィルタ１０８との間のノードで分路接続される。ＤＣ出力電圧ＤＣＯＵＴは、ノードＤＣ２から出力され、ノードＤＣ２はパワーインダクタの出力端と出力フィルタ１０８の分路出力コンデンサが接続されるノードに接続される。

【0031】

ドライバ回路１１２は、ハイサイドスイッチ制御回路１１２Ａおよびローサイドスイッチ制御回路１１２Ｂを含む。ハイサイドスイッチ制御回路１１２Ａが、スイッチ１１４を開閉するように構成される一方、ローサイドスイッチ制御回路１１２Ｂは、スイッチ１１６を開閉するように構成される。一部の実施形態では、スイッチ１１４は、炭化ケイ素（ＳｉＣ）またはヒ化ガリウム（ＧａＮ）半導体基板を有するＮチャネルＪＦＥＴなどの広帯域ギャップトランジスタである。スイッチ１１４を開くために、ハイサイドスイッチ制御回路１１２Ａは、第一の電圧極性を有する電圧ＶＯＦＦＡを、スイッチ１１４の制御端子ＧＴＡに印加するように構成される。一部の実施形態では、制御端子ＧＴＡは、スイッチ１１４として使用されるＪＦＥＴのゲートである。一部の実施形態では、電圧ＶＯＦＦＡは、負電圧極性を有する。一部の実施形態では、電圧ＶＯＦＦＡは、ＤＣ電圧レベルを有するＤＣ電圧である。一部の実施形態では、電圧ＶＯＦＦＡは、－１０Ｖまたは－１５ＶのＤＣ電圧レベルを有する。電圧ＶＯＦＦＡは、イネーブル信号ＥＮＡが停止状態であることに応答して、電圧発生回路によって発生させられる。一部の実施形態では、電圧発生回路は、電圧源である。一部の実施形態では、電圧発生回路は、電流源および電流ミラーを含む。

【0032】

イネーブル信号ＥＮＡが停止状態から起動状態に移行することに応答して、ＶＯＦＦＡを発生させる電圧発生回路は、切断される。一部の実施形態では、ハイサイドスイッチ制御回路１１２Ａは、電圧ＶＯＮ＿ＦＡＳＴＡを発生させる別の電圧発生回路を、スイッチ１１４の制御端子ＧＴＡに接続するように構成される。電圧ＶＯＮ＿ＦＡＳＴＡは、電圧ＶＯＦＦＡの第一の電圧極性と反対の第二の電圧極性を有する。一部の実施形態では、電圧ＶＯＮ＿ＦＡＳＴＡは、電流レベルの電流を有する正電圧極性を有する。一部の実施形態では、電圧ＶＯＮ＿ＦＡＳＴＡは、ＤＣ電圧レベルを有するＤＣ電圧である。一部の実施形態では、電圧ＶＯＮ＿ＦＡＳＴＡは、＋５Ｖまたは＋１５ＶのＤＣ電圧レベルを有する。一部の実施形態では、電流は、１ｍＡのＤＣ電流レベルを有する。電圧ＶＯＮ＿ＦＡＳＴＡは、過駆動電圧であり、スイッチコンバータ１００がより速く動作するように、スイッチ１１４を迅速に閉じる（すなわち、オンにする）ように構成される。電圧ＶＯＮ＿ＦＡＳＴＡは、電圧発生回路によって発生させられる。一部の実施形態では、電圧発生回路は、電圧源である。一部の実施形態では、電圧発生回路は、電流源および電流ミラーを含む。

【0033】

ハイサイドスイッチ制御回路１１２Ａは、制御端子ＧＴＡの電圧の電圧レベルを示すフィードバック信号ＶＣＦＡを受信するように構成される。フィードバック信号ＶＣＦＡにより、制御端子ＧＴＡの電圧が到達するまで、制御端子ＧＴＡの電圧は、監視され得る。制御端子ＧＴＡの電圧がしきい値電圧レベルに到達することに応答して、ハイサイドスイッチ制御回路１１２Ａは、ＶＯＮ＿ＦＡＳＴＡの印加を停止するように構成され、また１１２Ａは、電流を、制御端子ＧＴＡに印加される同一の設定電流レベルで維持しながら、電圧ＶＯＮ＿ＫＥＥＰＡを、制御端子ＧＴＡに印加するように構成される。一部の実施形態では、しきい値電圧レベルは、正電圧極性を有するが、電圧ＶＯＮ＿ＦＡＳＴＡの電圧レベルよりも小さい。一部の実施形態では、しきい値電圧レベルは、＋２ボルトである。一部の実施形態では、しきい値電圧レベルは、０ボルト～５ボルトである。一部の実施形態では、電圧ＶＯＮ＿ＫＥＥＰＡのＤＣ電圧レベルは、正電圧極性を有するが、電圧ＶＯＮ＿ＦＡＳＴＡの電圧レベルよりも小さい。一部の実施形態では、電圧ＶＯＮ＿ＫＥＥＰＡのＤＣ電圧レベルは、＋２ボルトである。一部の実施形態では、しきい値電圧レベルは、０ボルト～５ボルトである。一部の実施形態では、設定電流レベルは、１ｍＡである。電圧ＶＯＮ＿ＫＥＥＰＡは、電圧発生回路によって発生させられる。一部の実施形態では、電圧発生回路は、電圧源である。一部の実施形態では、電圧発生回路は、電流源および電流ミラーを含む。

【0034】

一部の実施形態では、スイッチ１１４は、ＳｉＣ基板上に形成されたＪＦＥＴである。この実施例では、スイッチ１１４は、ゲートに陽極、およびソースに陰極を備えたダイオードを有するように動作する。１ｍＡの電流レベルを有する電流がゲートからソースに印加される場合、このダイオードは、順バイアス電圧で順バイアスされる。順バイアス電圧の正確な値は、特定の電圧範囲に依存する（使用する炭化ケイ素プロセスに依存する）。一部の実施形態では、順バイアス電圧は、約＋２Ｖであるが、他の実施形態では、順バイアス電圧は、スイッチ１１４を提供するために使用されるＦＥＴの構成に応じて異なる。スイッチが高電圧、高電力システムで使用されるＳｉＣ ＪＦＥＴであると仮定すると、この１ｍＡ源からの電力損失は、無視できる。一部の実施形態では、しきい値電圧として、および電圧ＶＯＮ＿ＫＥＥＰＡの電圧レベルとして使用されるのは、この順バイアス電圧である。この電圧は、ＳｉＣ ＪＦＥＴのターンオン電圧をはるかに上回り、スイッチ１１４を改良する。

【0035】

一部の実施形態では、スイッチ１１６は、炭化ケイ素（ＳｉＣ）またはヒ化ガリウム（ＧａＮ）半導体基板を有するＮチャネルＪＦＥＴなどの広帯域ギャップトランジスタである。スイッチ１１６を開くために、ローサイドスイッチ制御回路１１２Ｂは、第一の電圧極性を有する電圧ＶＯＦＦＢを、スイッチ１１６の制御端子ＧＴＢに印加するように構成される。一部の実施形態では、制御端子ＧＴＢは、スイッチ１１６として使用されるＪＦＥＴのゲートである。一部の実施形態では、電圧ＶＯＦＦＢは、負電圧極性を有する。一部の実施形態では、電圧ＶＯＦＦＢは、ＤＣ電圧レベルを有するＤＣ電圧である。一部の実施形態では、電圧ＶＯＦＦＢは、－１０Ｖまたは－１５ＶのＤＣ電圧レベルを有する。電圧ＶＯＦＦＢは、イネーブル信号ＥＮＢが停止状態であることに応答して、電圧発生回路によって発生させられる。一部の実施形態では、電圧発生回路は、電圧源である。一部の実施形態では、電圧発生回路は、電流源および電流ミラーを含む。

【0036】

イネーブル信号ＥＮＢが停止状態から起動状態に移行することに応答して、ＶＯＦＦＢを発生させる電圧発生回路は、切断される。一部の実施形態では、ローサイドスイッチ制御回路１１２Ｂは、電圧ＶＯＮ＿ＦＡＳＴＢを発生させる別の電圧発生回路を、スイッチ１１６の制御端子ＧＴＢに接続するように構成される。電圧ＶＯＮ＿ＦＡＳＴＢは、電圧ＶＯＦＦＢの第一の電圧極性と反対の第二の電圧極性を有する。一部の実施形態では、電圧ＶＯＮ＿ＦＡＳＴＢは、電流レベルの電流を有する正電圧極性を有する。一部の実施形態では、電圧ＶＯＮ＿ＦＡＳＴＢは、ＤＣ電圧レベルを有するＤＣ電圧である。一部の実施形態では、電圧ＶＯＮ＿ＦＡＳＴＢは、＋５Ｖまたは＋１５ＶのＤＣ電圧レベルを有する。一部の実施形態では、電流は、１ｍＡのＤＣ電流レベルを有する。電圧ＶＯＮ＿ＦＡＳＴＢは、過駆動電圧であり、スイッチコンバータ１００がより速く動作するように、スイッチ１１６を迅速に閉じる（すなわち、オンにする）ように構成される。電圧ＶＯＮ＿ＦＡＳＴＢは、電圧発生回路によって発生させられる。一部の実施形態では、電圧発生回路は、電圧源である。一部の実施形態では、電圧発生回路は、電流源および電流ミラーを含む。

【0037】

ローサイドスイッチ制御回路１１２Ｂは、制御端子ＧＴＢの電圧の電圧レベルを示すフィードバック信号ＶＣＦＢを受信するように構成される。フィードバック信号ＶＣＦＢにより、制御端子ＧＴＢの電圧が到達するまで、制御端子ＧＴＢの電圧は、監視され得る。制御端子ＧＴＢの電圧がしきい値電圧レベルに到達することに応答して、ローサイドスイッチ制御回路１１２Ｂは、印加を停止するように構成され、ローサイドスイッチ制御回路１１２Ｂは、電流を、制御端子ＧＴＢに印加される同一の設定電流レベルで維持しながら、電圧を、制御端子ＧＴＢに印加するように構成される。

【0038】

一部の実施形態では、しきい値電圧レベルは、正電圧極性を有するが、電圧ＶＯＮ＿ＦＡＳＴＢの電圧レベルよりも小さい。一部の実施形態では、しきい値電圧レベルは、＋２ボルトである。一部の実施形態では、しきい値電圧レベルは、０ボルト～５ボルトである。一部の実施形態では、電圧ＶＯＮ＿ＫＥＥＰＢのＤＣ電圧レベルは、正電圧極性を有するが、電圧ＶＯＮ＿ＦＡＳＴＢの電圧レベルよりも小さい。一部の実施形態では、電圧ＶＯＮ＿ＫＥＥＰＢのＤＣ電圧レベルは、＋２ボルトである。一部の実施形態では、しきい値電圧レベルは、０ボルト～５ボルトである。一部の実施形態では、設定電流レベルは、１ｍＡである。電圧ＶＯＮ＿ＫＥＥＰＢは、電圧発生回路によって発生させられる。一部の実施形態では、電圧発生回路は、電圧源である。一部の実施形態では、電圧発生回路は、電流源および電流ミラーを含む。

【0039】

一部の実施形態では、スイッチ１１６は、ＳｉＣ基板上に形成されたＪＦＥＴである。この例では、スイッチ１１６は、ゲートに陽極、およびソースに陰極を備えたダイオードを有するように動作する。１ｍＡの電流レベルを有する電流がゲートからソースに印加される場合、このダイオードは、順バイアス電圧で順バイアスされる。順バイアス電圧の正確な値は、特定の電圧範囲に依存する（使用する炭化ケイ素プロセスに依存する）。 一部の実施形態では、順バイアス電圧は、約＋２Ｖであるが、他の実施形態では、順バイアス電圧は、スイッチ１１６を提供するために使用されるＦＥＴの構成に応じて異なる。スイッチが高電圧、高電力システムで使用されるＳｉＣ ＪＦＥＴであると仮定すると、この１ｍＡ源からの電力損失は、無視できる。一部の実施形態では、しきい値電圧として、および電圧ＶＯＮ＿ＫＥＥＰＢの電圧レベルとして使用されるのは、この順バイアス電圧である。この電圧は、ＳｉＣ ＪＦＥＴのターンオン電圧をはるかに上回り、スイッチ１１６を改良する。

【0040】

図２は、一部の実施形態に係る、スイッチ制御回路２００の回路図である。

【0041】

スイッチ制御回路２００は、図１に関してその機能に関連して検討される。これが、スイッチ制御回路２００の単なる一つの用途であることに留意されたい。スイッチ制御回路２００は、ＦＥＴ、特にＪＦＥＴなどのスイッチが開閉される任意の用途に適用可能である。図１のスイッチコンバータ１００に関して、一部の実施形態では、図１のハイサイドスイッチ制御回路１１２Ａは、スイッチ制御回路２００と同一の様式で提供され、および／または図１のローサイドスイッチ制御回路１１２Ｂは、図１のスイッチ制御回路２００と同一の様式で提供される。スイッチ制御回路２００は、スイッチ２０２に接続される。一部の実施形態では、スイッチ２０２は、図１のスイッチ１１４である。一部の実施形態では、スイッチ２０２は、図１のスイッチ１１６である。

【0042】

スイッチ制御回路２００は、電圧発生回路２０４と、電圧発生回路２０６と、電圧発生回路２０８と、選択回路２１０と、コンパレータ２１２と、制御論理回路２１４と、を含む。制御論理回路２１４は、電圧発生回路２０４、電圧発生回路２０６、または電圧発生回路２０８がスイッチ２０２の制御端子ＧＴに接続されているかどうかを選択するために、選択回路２１０を動作させるように構成される。一部の実施形態では、制御端子ＧＴは、図１の制御端子ＧＴＡである。一部の実施形態では、制御端子ＧＴは、図１の制御端子ＧＴＢである。

【0043】

電圧発生回路２０４は、図１に関して上述するように、設定電流レベルの電圧ＶＯＮ＿ＦＡＳＴを発生させるように構成される。一部の実施形態では、電圧発生回路２０４は、電圧源である。一部の実施形態では、電圧発生回路２０４は、電流ミラーに接続された電流源によって提供される。一部の実施形態では、電圧ＶＯＮ＿ＦＡＳＴは、図１の電圧ＶＯＮ＿ＦＡＳＴＡである。一部の実施形態では、電圧ＶＯＮ＿ＦＡＳＴは、図１の電圧ＶＯＮ＿ＦＡＳＴＢである。

【0044】

電圧発生回路２０６は、図１に関して上述するように、同一の設定電流レベルの電圧ＶＯＮ＿ＫＥＥＰを発生させるように構成される。一部の実施形態では、電圧発生回路２０６は、電圧源である。一部の実施形態では、電圧発生回路２０６は、電流ミラーに接続された電流源によって提供される。一部の実施形態では、電圧ＶＯＮ＿ＫＥＥＰは、図１の電圧ＶＯＮ＿ＫＥＥＰＡである。一部の実施形態では、電圧ＶＯＮ＿ＫＥＥＰは、図１の電圧ＶＯＮ＿ＫＥＥＰＢである。

【0045】

電圧発生回路２０８は、図１に関して上述するように、電圧ＶＯＦＦを発生させるように構成される。一部の実施形態では、電圧発生回路２０８は、電圧源である。一部の実施形態では、電圧発生回路２０８は、電流ミラーに接続された電流源によって提供される。一部の実施形態では、電圧ＶＯＦＦは、図１の電圧ＶＯＦＦＡである。一部の実施形態では、電圧ＶＯＦＦは、図１の電圧ＶＯＦＦＢである。

【0046】

制御論理回路２１４は、コンパレータ信号ＣＯを、コンパレータ２１２から受信するように構成される。制御論理回路２１４は、イネーブル信号ＥＮを、変換制御回路１０６から受信するように構成される。一部の実施形態では、イネーブル信号ＥＮは、図１のイネーブル信号ＥＮＡである。一部の実施形態では、イネーブル信号ＥＮは、図１のイネーブル信号ＥＮＢである。

【0047】

コンパレータ２１２は、フィードバック信号ＶＣＦを、制御端子ＧＴの電圧レベルを示す電圧レベルを有する第一の端子で受信するように構成される。一部の実施形態では、フィードバック信号ＶＣＦは、図１のフィードバック信号ＶＣＦＡである。一部の実施形態では、フィードバック信号ＶＣＦは、図１のフィードバック信号ＶＣＦＢである。第二の端子では、コンパレータ信号ＣＯは、しきい値電圧レベルを有するしきい値電圧ＶＴＨを受信するように構成される。一部の実施形態では、しきい値電圧レベルは、＋２ボルトの制御端子ＧＴＡの電圧に対応する。コンパレータ２１２は、フィードバック信号ＶＣＦの電圧レベルがしきい値電圧ＶＴＨのしきい値電圧レベル未満であることに応答して、コンパレータ信号ＣＯを、第一の電圧状態（例えば、高電圧状態）で発生させるように構成される。コンパレータ２１２は、フィードバック信号ＶＣＦの電圧レベルがしきい値電圧ＶＴＨのしきい値電圧レベルよりも大きいことに応答して、コンパレータ信号ＣＯを、第二の電圧状態（例えば、低電圧状態）で発生させるように構成される。

【0048】

イネーブル信号ＥＮが非起動状態（およびコンパレータ信号ＣＯの電圧状態に関係なく）であることに応答して、制御論理回路２１４は、電圧発生回路２０８が電圧ＶＯＦＦをゲート端子ＧＴに印加するように、選択回路２１０を動作させる。制御論理回路２１４はまた、電圧発生回路２０６および電圧発生回路２０８を、制御端子ＧＴから切断する。したがって、スイッチ２０２は開状態である（すなわち、オフになっている）。

【0049】

イネーブル信号ＥＮが起動状態であり、コンパレータ信号ＣＯが第一の電圧状態である（第一の電圧状態は、制御端子ＧＴの電圧がしきい値電圧を下回ることを示す）ことに応答して、制御論理回路２１４は、電圧発生回路２０６および電圧発生回路２０８が制御端子ＧＴから切断されるように、選択回路２１０を動作させる。さらに、制御論理回路２１４は、電圧発生回路２０４が制御端子ＧＴに接続されるように、選択回路２１０を動作させ、電圧発生回路２０４は、電圧ＶＯＮ＿ＦＡＳＴをゲート端子ＧＴに印加する。電圧発生回路２０４はまた、電流レベルの電流をゲート端子ＧＴに印加する。したがって、スイッチ２０２は、迅速に閉じられる（すなわち、オンになる）。

【0050】

イネーブル信号ＥＮが起動状態であり、コンパレータ信号ＣＯが第二の電圧状態である（第二の電圧状態は、制御端子ＧＴの電圧が２１２コンパレータによってしきい値電圧を上回ることを示す）ことに応答して、制御論理回路２１４は、電圧発生回路２０４および電圧発生回路２０８が制御端子ＧＴから切断されるように、選択回路２１０を動作させる。さらに、制御論理回路２１４は、電圧発生回路２０６が制御端子ＧＴに接続されるように、選択回路２１０を動作させ、電圧発生回路２０４は、電圧ＶＯＮ＿ＫＥＥＰをゲート端子ＧＴに印加する。電圧発生回路２０６はまた、電流を、電圧発生回路２０６と同一の電流レベルで、ゲート端子ＧＴに印加する。図１に関して説明するように、電圧ＶＯＮ＿ＫＥＥＰの電圧レベルは、電圧ＶＯＮ＿ＫＥＥＰの電圧レベルよりも低い。したがって、スイッチ２０２は閉じたままである（すなわち、オンになる）が、スイッチ２０２を閉状態に維持するために消費される電力は、低減される。

【0051】

図３は、一部の実施形態に係る、図２のスイッチ制御回路２００の動作を示す電圧図を示す。

【0052】

一部の実施形態では、電圧図は、図２のスイッチ制御回路２００の動作を記述する。電圧図３００Ａは、図２のイネーブル信号ＥＮ対時間を示す電圧図である。電圧図３００Ｂは、コンパレータ信号対時間を示す。電圧図３００Ｃは、電圧発生回路２０４が高電圧状態で制御端子ＧＴに接続され、電圧発生回路２０４が低電圧状態で制御端子ＧＴから切断されていることを示す選択信号である。電圧図３００Ｄは、制御端子ＧＴの電圧ＧＶ（例えば、スイッチ２１４のゲート電圧またはスイッチ２１６のゲート電圧）対時間を示す。電圧図３００Ｅは、スイッチ２０２にわたる電圧レベル（例えば、スイッチ２１４にわたる電圧またはスイッチ２１６にわたる電圧）を示す。

【0053】

電圧図３００Ａに示すように、２２．５ピコ秒で、イネーブル信号は、停止状態から起動状態に切り替わる。コンパレータ信号ＣＯは、ゲート電圧ＧＶがしきい値電圧レベル（この実施例では、２Ｖ）を下回ることを示す高電圧状態である。結果として、電圧発生回路２０４は、電圧ＶＯＮ＿ＦＡＳＴを、スイッチ２０２の制御端子ＧＴに印加する。２２．８８ピコ秒で、ゲート電圧ＧＶは、しきい値電圧に到達し、この実施例では、＋２ボルトである。したがって、コンパレータ信号ＣＯは、低電圧状態に切り替わる。それに応答して、電圧発生回路２０４は、２２．９５ピコ秒でゲート端子ＧＴから切断される。さらに、電圧発生回路２０６は、制御端子ＧＴに接続され、電圧ＶＯＮ＿ＫＥＥＰを、ゲート端子に印加して、ゲート電圧ＧＶを＋２Ｖに維持する。

【0054】

他の実施形態では、電圧発生回路２０４および電圧発生回路２０６は両方とも、電圧ＶＯＮ＿ＦＡＳＴおよび電圧ＶＯＮ＿ＫＥＥＰを印加して、スイッチ２１４を最初に閉じる。しきい値電圧に到達した後、電圧発生回路２０４は、電圧ＶＯＮ＿ＦＡＳＴの印加を停止し、電圧発生回路２０６のみが電圧ＶＯＮ＿ＫＥＥＰを印加して、スイッチ２１４を閉状態に維持する。

【0055】

図４は、一部の実施形態に係る、スイッチを有するスイッチコンバータを操作する方法の流れ図４００を示す。

【0056】

一部の実施形態では、流れ図４００は、図１のスイッチコンバータ１００または図２のスイッチコンバータ２００によって実施される。流れ図は、ブロック４０２～４０６を含む。流れは、ブロック４０２で始まる。

【0057】

ブロック４０２では、スイッチは開かれる。一部の実施形態では、スイッチは、電圧ＶＯＦＦを、スイッチ２０２の制御端子ＧＴに印加するために、電圧発生回路２０８を接続することによって開状態になる。流れは、その後、ブロック４０４に進む。

【0058】

ブロック４０４では、第一の電圧は、スイッチを閉じるために、スイッチの制御端子に印加される。一部の実施形態では、第一の電圧は、電圧発生回路２０４を制御端子ＧＴに接続することによって、印加される。電圧発生回路２０４は、第一の電圧を、電圧ＶＯＮ＿ＦＡＳＴとして印加する。一部の実施形態では、電流は、ＤＣ電流レベルで制御端子ＧＴに印加される。流れは、その後、ブロック４０６に進む。

【0059】

ブロック４０６では、第二の電圧は、スイッチの制御端子の電圧がしきい値電圧レベルに一旦到達すると、制御端子に印加され、第二の電圧レベルは、第一の電圧レベルよりも小さい。一部の実施形態では、第二の電圧は、電圧発生回路２０６を制御端子ＧＴに接続することによって、印加される。電圧発生回路２０６は、第二の電圧を、電圧ＶＯＮ＿ＫＥＥＰとして印加する。さらに、電圧発生回路２０６は、電圧発生回路２０４と同一のＤＣ電流レベルを有する電流を、制御端子ＧＴに印加する。

【0060】

前述の態様のいずれか、および／または本明細書に記載される様々な別個の態様および特徴を、さらなる利点を得るために組み合わせてもよいことは想定される。本明細書に開示する様々な実施形態のいずれも、本明細書に特に記載のない限り、一つ以上の他の開示された実施形態と組み合わせることができる。

【0061】

当業者であれば、本開示の好ましい実施形態に対する改善および修正を認識するであろう。このようなすべての改善および修正は、本明細書に開示される概念および以下の特許請求の範囲内であると見なされる。

【図1】

【図2】

【図3】

【図4】

【外国語明細書】