知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024070699
(43)【公開日】2024-05-23
(54)【発明の名称】光検出装置及び電子機器
(51)【国際特許分類】
H01L 27/146 20060101AFI20240516BHJP
H04N 25/70 20230101ALI20240516BHJP
【ＦＩ】
H01L27/146 A
H04N5/369
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2022181351
(22)【出願日】2022-11-11
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(74)【代理人】
【識別番号】100114177
【弁理士】
【氏名又は名称】小林 龍
(74)【代理人】
【識別番号】100066980
【弁理士】
【氏名又は名称】森 哲也
(72)【発明者】
【氏名】小室 雄太郎
【テーマコード（参考）】
4M118
5C024
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA14
4M118CA03
4M118CA22
4M118DD04
4M118DD09
4M118FA06
4M118FA27
4M118FA28
4M118FA38
4M118GA02
4M118GA08
4M118GB03
4M118GB07
4M118GB11
4M118GC08
4M118GD03
4M118GD04
4M118GD15
4M118HA30
5C024CX03
5C024GX02
5C024GZ36
(57)【要約】
【課題】高画質化を図る技術を提供する。
【解決手段】光検出装置は、互いに反対側に位置する第１の面部及び第２の面部を有する半導体層と、上記半導体層の厚さ方向に延伸する分離領域と、上記分離領域で区画された複数の光電変換領域と、上記複数の光電変換領域の各々の光電変換領域に設けられ、かつ上記半導体層の上記第２の面部側から入射した光を光電変換する光電変換部と、上記半導体層の上記第１の面部側に設けられた遮光体及び多層配線層と、を備えている。そして、上記分離領域は、上記半導体層の彫り込み部に上記半導体層の上記第１の面部側と上記第２の面部側とに亘って設けられ、かつ上記半導体層よりも屈折率が低い光反射体を含んでいる。そして、上記遮光体は、上記分離領域と上記多層配線層とに亘って設けられ、かつ上記半導体層よりも消衰係数が高い。
【選択図】図６
【解決手段】光検出装置は、互いに反対側に位置する第１の面部及び第２の面部を有する半導体層と、上記半導体層の厚さ方向に延伸する分離領域と、上記分離領域で区画された複数の光電変換領域と、上記複数の光電変換領域の各々の光電変換領域に設けられ、かつ上記半導体層の上記第２の面部側から入射した光を光電変換する光電変換部と、上記半導体層の上記第１の面部側に設けられた遮光体及び多層配線層と、を備えている。そして、上記分離領域は、上記半導体層の彫り込み部に上記半導体層の上記第１の面部側と上記第２の面部側とに亘って設けられ、かつ上記半導体層よりも屈折率が低い光反射体を含んでいる。そして、上記遮光体は、上記分離領域と上記多層配線層とに亘って設けられ、かつ上記半導体層よりも消衰係数が高い。
【選択図】図６
【特許請求の範囲】
【請求項1】
互いに反対側に位置する第１の面部及び第２の面部を有する半導体層と、
前記半導体層の厚さ方向に延伸する分離領域と、
前記分離領域で区画された複数の光電変換領域と、
前記複数の光電変換領域の各々の光電変換領域に設けられ、かつ前記半導体層の前記第２の面部側から入射した光を光電変換する光電変換部と、
前記半導体層の前記第１の面部側に設けられた遮光体及び多層配線層と、
を備え、
前記分離領域は、前記半導体層の彫り込み部に前記半導体層の前記第１の面部側と前記第２の面部側とに亘って設けられ、かつ前記半導体層よりも屈折率が低い光反射体を含み、
前記遮光体は、前記分離領域と前記多層配線層とに亘って設けられ、かつ前記半導体層よりも消衰係数が高い、光検出装置。
前記半導体層の厚さ方向に延伸する分離領域と、
前記分離領域で区画された複数の光電変換領域と、
前記複数の光電変換領域の各々の光電変換領域に設けられ、かつ前記半導体層の前記第２の面部側から入射した光を光電変換する光電変換部と、
前記半導体層の前記第１の面部側に設けられた遮光体及び多層配線層と、
を備え、
前記分離領域は、前記半導体層の彫り込み部に前記半導体層の前記第１の面部側と前記第２の面部側とに亘って設けられ、かつ前記半導体層よりも屈折率が低い光反射体を含み、
前記遮光体は、前記分離領域と前記多層配線層とに亘って設けられ、かつ前記半導体層よりも消衰係数が高い、光検出装置。
【請求項2】
前記遮光体は、前記多層配線層の前記半導体層側から数えてｎ層目（ｎは自然数）の配線層の配線と接合されている、請求項１に記載の光検出装置。
【請求項3】
前記遮光体は、前記多層配線層の前記半導体層側から数えて１層目の配線層の配線と接合されている、請求項１に記載の光検出装置。
【請求項4】
前記遮光体は、前記分離領域において、前記光反射体を介して前記半導体層と隣り合っている、請求項１に記載の光検出装置。
【請求項5】
前記遮光体は、平面視で前記光電変換領域を囲んでいる、請求項１に記載の光検出装置。
【請求項6】
前記遮光体は、平面視で環状に連続又は点在している、請求項５に記載の光検出装置。
【請求項7】
前記光電変換領域は、前記半導体層の第１の面部側にゲート電極が設けられた電界効果トランジスタを更に備え、
前記遮光体は、平面視で前記画素トランジスタの周囲の一部を囲んでいる、請求項１に記載の光検出装置。
前記遮光体は、平面視で前記画素トランジスタの周囲の一部を囲んでいる、請求項１に記載の光検出装置。
【請求項8】
前記遮光体は、前記多層配線層の前記半導体層側から数えてｎ層目（ｎは自然数）の配線に接合され、
前記遮光体及び前記配線は、平面視で互いに重畳して前記光電変換領域の周囲の全周又は一部を囲んでいる、請求項１に記載の光検出装置。
前記遮光体及び前記配線は、平面視で互いに重畳して前記光電変換領域の周囲の全周又は一部を囲んでいる、請求項１に記載の光検出装置。
【請求項9】
前記多層配線層は、平面視で前記光電変換領域を部分的に覆う光反射プレートを備えている、請求項１に記載の光検出装置。
【請求項10】
前記多層配線層は、平面視で複数の前記光電変換領域を覆う光反射プレートを備えている、請求項１に記載の光検出装置。
【請求項11】
前記多層配線層は、前記半導体層側から数えてｎ層目（ｎは自然数）の配線層に平面視で前記光電変換領域と重畳して設けられた第１配線と、
前記ｎ層目の配線層よりも上層の配線層に平面視で前記光電変換領域と重畳し、かつ第１配線と交差して設けられた第２配線とを備え、
前記第１配線は、前記半導体層の厚さ方向と交差する二次元平面内で互いに交差するＸ方向及びＹ方向のうちの前記Ｘ方向に延伸し、かつＹ方向に所定の間隔を空けて繰り返し配置され、
前記第２配線は、前記Ｙ方向に延伸し、かつＸ方向に所定の間隔を空けて繰り返し配置されている、請求項１に記載の光検出装置。
前記ｎ層目の配線層よりも上層の配線層に平面視で前記光電変換領域と重畳し、かつ第１配線と交差して設けられた第２配線とを備え、
前記第１配線は、前記半導体層の厚さ方向と交差する二次元平面内で互いに交差するＸ方向及びＹ方向のうちの前記Ｘ方向に延伸し、かつＹ方向に所定の間隔を空けて繰り返し配置され、
前記第２配線は、前記Ｙ方向に延伸し、かつＸ方向に所定の間隔を空けて繰り返し配置されている、請求項１に記載の光検出装置。
【請求項12】
前記光反射体は、酸化シリコン膜又は空気である、請求項１に記載の光検出装置。
【請求項13】
前記光電変換領域と前記分離領域との界面部をＩｆとし、
前記光電変換領域の厚さ方向と直交する仮想線と、前記界面部に照射される反射光とが前記界面部でなす角度をθ０とし、
前記遮光体の前記分離領域内に位置する埋設部分において、前記半導体層の前記第１の面部から前記第２の面側に向かった深さをＸ１とし、
平面視で前記光電変換領域の互いに反対側に位置する２つの角部を結ぶ対角方向の長さをＹ１としたとき、
前記光反射体が酸化膜の場合、前記埋設部分の深さＸ１は、
Ｘ１＞Ｙ１×ｔａｎ１９．５°以上である、
請求項１に記載の光検出装置。
前記光電変換領域の厚さ方向と直交する仮想線と、前記界面部に照射される反射光とが前記界面部でなす角度をθ０とし、
前記遮光体の前記分離領域内に位置する埋設部分において、前記半導体層の前記第１の面部から前記第２の面側に向かった深さをＸ１とし、
平面視で前記光電変換領域の互いに反対側に位置する２つの角部を結ぶ対角方向の長さをＹ１としたとき、
前記光反射体が酸化膜の場合、前記埋設部分の深さＸ１は、
Ｘ１＞Ｙ１×ｔａｎ１９．５°以上である、
請求項１に記載の光検出装置。
【請求項14】
前記光電変換領域と前記分離領域との界面部をＩｆとし、
前記光電変換領域の厚さ方向と直交する仮想線と、前記界面部に照射される反射光とが前記界面部でなす角度をθ０とし、
前記遮光体の前記分離領域内に位置する埋設部分において、前記半導体層の前記第１の面部から前記第２の面側に向かった深さをＸ１とし、
平面視で前記光電変換領域の互いに反対側に位置する２つの角部を結ぶ対角方向の長さをＹ１としたとき、
前記光反射体が空気の場合、前記埋設部分の深さＸ１は、
Ｘ１＞Ｙ１×ｔａｎ１３．８°以上である、
請求項１に記載の光検出装置。
前記光電変換領域の厚さ方向と直交する仮想線と、前記界面部に照射される反射光とが前記界面部でなす角度をθ０とし、
前記遮光体の前記分離領域内に位置する埋設部分において、前記半導体層の前記第１の面部から前記第２の面側に向かった深さをＸ１とし、
平面視で前記光電変換領域の互いに反対側に位置する２つの角部を結ぶ対角方向の長さをＹ１としたとき、
前記光反射体が空気の場合、前記埋設部分の深さＸ１は、
Ｘ１＞Ｙ１×ｔａｎ１３．８°以上である、
請求項１に記載の光検出装置。
【請求項15】
光検出装置と、
被写体からの像光を前記光検出装置の撮像面上に結像させる光学レンズと、
前記光検出装置から出力される信号に信号処理を行う信号処理回路と、
を備え、
前記光検出装置は、
互いに反対側に位置する第１の面部及び第２の面部を有する半導体層と、
前記半導体層の厚さ方向に延伸する分離領域と、
前記分離領域で区画された複数の光電変換領域と、
前記複数の光電変換領域の各々の光電変換領域に設けられ、かつ前記半導体層の前記第２の面部側から入射した光を光電変換する光電変換部と、
前記半導体層の前記第１の面部側に設けられた遮光体及び多層配線層と、
を備え、
前記分離領域は、前記半導体層の彫り込み部に前記半導体層の前記第１の面部側と前記第２の面部側とに亘って設けられ、かつ前記半導体層よりも屈折率が低い光反射体を含み、
前記遮光体は、前記分離領域と前記多層配線層とに亘って設けられ、かつ前記半導体層よりも屈折率が高い、電子機器。
被写体からの像光を前記光検出装置の撮像面上に結像させる光学レンズと、
前記光検出装置から出力される信号に信号処理を行う信号処理回路と、
を備え、
前記光検出装置は、
互いに反対側に位置する第１の面部及び第２の面部を有する半導体層と、
前記半導体層の厚さ方向に延伸する分離領域と、
前記分離領域で区画された複数の光電変換領域と、
前記複数の光電変換領域の各々の光電変換領域に設けられ、かつ前記半導体層の前記第２の面部側から入射した光を光電変換する光電変換部と、
前記半導体層の前記第１の面部側に設けられた遮光体及び多層配線層と、
を備え、
前記分離領域は、前記半導体層の彫り込み部に前記半導体層の前記第１の面部側と前記第２の面部側とに亘って設けられ、かつ前記半導体層よりも屈折率が低い光反射体を含み、
前記遮光体は、前記分離領域と前記多層配線層とに亘って設けられ、かつ前記半導体層よりも屈折率が高い、電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本技術（本開示に係る技術）は、光検出装置及び電子機器に関し、特に、半導体層に分離領域で区間された光電変換領域を有する光検出装置及びそれを備えた電子機器に適用して有効な技術に関するものである。
【背景技術】
【0002】
固体撮像装置や測距装置などの光検出装置は、半導体層の光電変換領域を分離領域で区画している。特許文献１には、光電変換領域を区画する分離領域に表面側遮光部及び裏面側遮光部を設けた技術が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－１９３７１８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、光検出装置は、半導体層の光入射面側とは反対側に多層配線層や画素トランジスタを備えている。このため、半導体層の光入射面側から入射して所定の光電変換領域を透過した入射光が多層配線層の配線や画素トランジスタのゲート電極などで反射し、所定の光電変換領域とは異なる隣の光電変換領域に不要光として入射する可能性がある。この不要光の入射は、混色を誘発し、画質の低下を招くことから改良の余地があった。
【0005】
また、特許文献１のように、分離領域に金属の遮光体を設けた場合、遮光部の金属が光を吸収してしまうため、感度が低下し、画質の低下を招く要因となることから改良の余地があった。
【0006】
本技術の目的は、高画質化を図ることが可能な技術を提供することにある。
【課題を解決するための手段】
【0007】
（１）本技術の一態様に係る光検出装置は、
互いに反対側に位置する第１の面部及び第２の面部を有する半導体層と、
上記半導体層に設けられ、かつ分離領域で区画された複数の光電変換領域と、
上記複数の光電変換領域の各々の光電変換領域に設けられ、かつ上記半導体層の上記第２の面部側から入射した光を光電変換する光電変換部と、
上記半導体層の上記第１の面部側に設けられた遮光体及び多層配線層と、
を備え、
上記分離領域は、上記半導体層の掘り込み部に上記半導体層の上記第１の面部側と上記第２の面部とに亘って設けられ、かつ上記半導体層よりも屈折率が低い光反射体を含み、
上記遮光体は、上記分離領域と上記半導体層とに亘って設けられ、かつ上記半導体層よりも消衰係数が高い。
互いに反対側に位置する第１の面部及び第２の面部を有する半導体層と、
上記半導体層に設けられ、かつ分離領域で区画された複数の光電変換領域と、
上記複数の光電変換領域の各々の光電変換領域に設けられ、かつ上記半導体層の上記第２の面部側から入射した光を光電変換する光電変換部と、
上記半導体層の上記第１の面部側に設けられた遮光体及び多層配線層と、
を備え、
上記分離領域は、上記半導体層の掘り込み部に上記半導体層の上記第１の面部側と上記第２の面部とに亘って設けられ、かつ上記半導体層よりも屈折率が低い光反射体を含み、
上記遮光体は、上記分離領域と上記半導体層とに亘って設けられ、かつ上記半導体層よりも消衰係数が高い。
【0008】
（２）本技術の他の態様に係る電子機器は、上記光検出装置と、上記光検出装置に被写体からの像光を結像される光学系と、上記光検出装置から出力される信号に信号処理を行う信号処理回路と、を備えている。
【図面の簡単な説明】
【0009】
【図1】本技術の第１実施形態に係る固体撮像装置の一構成例を模式的に示す平面レイアウト図である。
【図2】本技術の第１実施形態に係る固体撮像装置の一構成例を示すブロック図である。
【図3】本技術の第１実施形態に係る固体撮像装置の画素の一構成例を示す等価回路図である。
【図4】本技術の第１実施形態に係る固体撮像装置の画素アレイ部における分離領域の平面パターンを模式的に示す平面図である。
【図7】本技術の第１実施形態に係る固体撮像装置において、分離領域での斜め光と、光電変換領域の多層配線層側（半導体層の第１の面部側）で反射した反射光と、を模式的に示す縦断面図である。
【図8D】平面視での光電変換領域の対角方向を示す平面図である。
【図9A】本技術の第１実施形態の変形例１を模式的に示す平面図である。
【図9B】本技術の第１実施形態の変形例２を模式的に示す縦断面図である。
【図10】本技術の第１実施形態の変形例３を模式的に示す縦断面図である。
【図11】本技術の第１実施形態の変形例４を模式的に示す縦断面図である。
【図12】本技術の第２実施形態に係る固体撮像装置の画素アレイ部における分離領域の平面パターンを模式的に示す平面図である。
【図14】本技術の第３実施形態に係る固体撮像装置の画素アレイ部における分離領域の平面パターンを模式的に示す平面図である。
【図16】本技術の第４実施形態に係る固体撮像装置の画素アレイ部における分離領域の平面パターンを模式的に示す平面図である。
【図18】本技術の第５実施形態に係る固体撮像装置の画素アレイ部における分離領域の平面パターンを模式的に示す平面図である。
【図20】本技術の第６実施形態に係る固体撮像装置の縦断面構造を模式的に示す縦断面図である。
【図21】本技術の第７実施形態に係る電子機器の一構成例を示す図である。
【発明を実施するための形態】
【0010】
以下、図面を参照して本技術の実施形態を詳細に説明する。
なお、以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。
なお、以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。
【0011】
また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、本明細書中に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【0012】
また、以下の実施形態は、本技術の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものではない。即ち、本技術の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
【0013】
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本技術の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
【0014】
また、以下の実施形態では、空間内で互いに直交する三方向（Ｘ方向，Ｙ方向，Ｚ方向）において、後述する半導体層２０の二次元平面内で互いに直交する第１及び第２の方向をそれぞれＸ方向及びＹ方向とし、第１及び第２の方向のそれぞれと直交する第３の方向を半導体層２０の厚さ方向に沿うＺ方向として説明する。
【0015】
〔第１実施形態〕
この第１実施形態では、光検出装置として、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである固体撮像装置に本技術を適用した一例について説明する。
この第１実施形態では、光検出装置として、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである固体撮像装置に本技術を適用した一例について説明する。
【0016】
≪固体撮像装置の全体構成≫
まず、固体撮像装置１Ａの全体構成について説明する。
まず、固体撮像装置１Ａの全体構成について説明する。
【0017】
図１に示すように、本技術の第１実施形態に係る固体撮像装置１Ａは、平面視したときの二次元平面形状が方形状の半導体チップ２を主体に構成されている。即ち、固体撮像装置１Ａは半導体チップ２に搭載されており、半導体チップ２を固体撮像装置１Ａとみなすことができる。この固体撮像装置１Ａ（１０１）は、図２１に示すように、光学レンズ１０２を介して被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
【0018】
図１に示すように、固体撮像装置１Ａが搭載された半導体チップ２は、互いに直交するＸ方向及びＹ方向を含む二次元平面において、中央部に設けられた方形状の画素アレイ部２Ａと、この画素アレイ部２Ａの外側に画素アレイ部２Ａを囲むようにして設けられた周辺部２Ｂとを備えている。半導体チップ２は、製造プロセスにおいて、後述の半導体層２０を含む半導体ウエハをチップ形成領域毎に小片化することによって形成される。したがって、以下に説明する固体撮像装置１Ａの構成は、半導体ウエハを小片化する前のウエハ状態においても概ね同様である。即ち、本技術は、半導体チップの状態及び半導体ウエハの状態において適用が可能である。
【0019】
画素アレイ部２Ａは、例えば図２１に示す光学レンズ（光学系）１０２により集光される光を受光する受光面である。そして、画素アレイ部２Ａには、Ｘ方向及びＹ方向を含む二次元平面において複数のセンサ画素３が行列状に配置されている。換言すれば、センサ画素３は、二次元平面内で互いに直交するＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されている。
【0020】
図１に示すように、周辺部２Ｂには、複数のボンディングパッド１４が配置されている。複数のボンディングパッド１４の各々は、例えば、半導体チップ２の二次元平面における４つの辺の各々の辺に沿って配列されている。複数のボンディングパッド１４の各々は、半導体チップ２と外部装置とを電気的に接続する入出力端子として機能する。
【0021】
＜ロジック回路＞
半導体チップ２は、図２に示すロジック回路１３を備えている。ロジック回路１３は、図２に示すように、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８などを含む。ロジック回路１３は、電界効果トランジスタとして、例えば、ｎチャネル導電型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）及びｐチャネル導電型のＭＯＳＦＥＴを有するＣＭＯＳ（Complementary MOS）回路で構成されている。
半導体チップ２は、図２に示すロジック回路１３を備えている。ロジック回路１３は、図２に示すように、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８などを含む。ロジック回路１３は、電界効果トランジスタとして、例えば、ｎチャネル導電型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）及びｐチャネル導電型のＭＯＳＦＥＴを有するＣＭＯＳ（Complementary MOS）回路で構成されている。
【0022】
垂直駆動回路４は、例えばシフトレジスタによって構成されている。垂直駆動回路４は、所望の画素駆動線１０を順次選択し、選択した画素駆動線１０にセンサ画素３を駆動するためのパルスを供給し、各センサ画素３を行単位で駆動する。即ち、垂直駆動回路４は、画素アレイ部２Ａの各センサ画素３を行単位で順次垂直方向に選択走査し、各センサ画素３の光電変換部（光電変換素子）が受光量に応じて生成した信号電荷に基づくセンサ画素３からの画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
【0023】
カラム信号処理回路５は、例えばセンサ画素３の列毎に配置されており、１行分のセンサ画素３から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling：相関２重サンプリング）及びＡＤ（Analog Digital）変換等の信号処理を行う。
【0024】
水平駆動回路６は、例えばシフトレジスタによって構成されている。水平駆動回路６は、水平走査パルスをカラム信号処理回路５に順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。
【0025】
出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して順次に供給される画素信号に対し、信号処理を行って出力する。信号処理としては、例えば、バッファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
【0026】
制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
【0027】
＜センサ画素の回路構成＞
図３に示すように、複数のセンサ画素３の各々のセンサ画素３は、光電変換領域２１及び画素回路（読出し回路）１５を備えている。光電変換領域２１は、光電変換部２４と、画素トランジスタとしての転送トランジスタＴＲと、電荷保持部としてのフローティングディフュージョン（Floating Diffusion）領域ＦＤとを備えている。画素回路１５は、光電変換領域２１のフローティングディフュージョン領域ＦＤと電気的に接続されている。
図３に示すように、複数のセンサ画素３の各々のセンサ画素３は、光電変換領域２１及び画素回路（読出し回路）１５を備えている。光電変換領域２１は、光電変換部２４と、画素トランジスタとしての転送トランジスタＴＲと、電荷保持部としてのフローティングディフュージョン（Floating Diffusion）領域ＦＤとを備えている。画素回路１５は、光電変換領域２１のフローティングディフュージョン領域ＦＤと電気的に接続されている。
【0028】
この第１実施形態では、一例として１つのセンサ画素３に１つの画素回路１５を割り与えた回路構成としているが、この第１実施形態に限定されるものではない。例えば、１つの画素回路１５を複数のセンサ画素３で共有する回路構成としてもよい。具体的には、Ｘ方向及びＹ方向の各々の方向に２つずつ配置された２×２配置の４つのセンサ画素３を一単位とする１つのセンサ画素群（光電変換群）で１つの画素回路１５を共有する回路構成としてもよい。また、２つのセンサ画素３を一単位とする１つのセンサ画素群（光電変換群）で１つの画素回路１５を共有する回路構成としてもよい。また、４つ以上のセンサ画素３を一単位とする１つのセンサ画素群（光電変換群）で１つの画素回路１５を共有する回路構成としてもよい。
【0029】
ここで、この第１実施形態では、転送トランジスタＴＲが本技術の「半導体層の第１の面部側に設けられた画素トランジスタ」の一具体例に相当し、フローティングディフュージョン領域ＦＤが本技術の「電荷保持部」の一具体例に相当する。
【0030】
図３に示す光電変換部２４は、例えばｐｎ接合型のフォトダイオード（ＰＤ）で構成され、受光量に応じた信号電荷を生成する。光電変換部２４は、カソード側が転送トランジスタＴＲのソース領域と電気的に接続され、アノード側が基準電位線（例えばグランド）と電気的に接続されている。
【0031】
図３に示す転送トランジスタＴＲは、光電変換部２４で光電変換された信号電荷をフローティングディフュージョン領域ＦＤに転送する。転送トランジスタＲＴのソース領域は光電変換部２４のカソード側と電気的に接続され、転送トランジスタＴＲのドレイン領域はフローティングディフュージョン領域ＦＤと電気的に接続されている。そして、転送トランジスタＴＲのゲート電極は、画素駆動線１０（図２参照）のうちの転送トランジスタ駆動線と電気的に接続されている。
【0032】
図３に示すフローティングディフュージョン領域ＦＤは、光電変換部２４から転送トランジスタＴＲを介して転送された信号電荷を一時的に保持（蓄積）する。
【0033】
光電変換部２４、転送トランジスタＴＲ及びフローティングディフュージョン領域ＦＤを含む光電変換領域２１は、図５に示す半導体層２０にセンサ画素３毎に搭載されている。
【0034】
図３に示す画素回路１５は、フローティングディフュージョン領域ＦＤに保持された信号電荷を読み出し、読み出した信号電荷に基づく画素信号を出力する。画素回路１５は、これに限定されないが、画素トランジスタとして、例えば、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴと、を備えている。これらの画素トランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ）、及び上述の転送トランジスタＴＲの各々は、電界効果トランジスタとして、例えば、酸化シリコン（ＳｉＯ２）膜からなるゲート絶縁膜と、ゲート電極と、ソース領域及びドレイン領域として機能する一対の主電極領域と、を有するＭＯＳＦＥＴで構成されている。また、これらのトランジスタとしては、ゲート絶縁膜が窒化シリコン（Ｓｉ３Ｎ４）膜、或いは窒化シリコン膜及び酸化シリコン膜などの積層膜からなるＭＩＳＦＥＴ（Metal Insulator Semiconductor FET）でも構わない。
【0035】
ここで、この第１実施形態では、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ及びリセットトランジスタＲＳＴの各々が本技術の「画素トランジスタ」の一具体例に相当する。
【0036】
図３に示すように、増幅トランジスタＡＭＰは、ソース領域が選択トランジスタＳＥＬのドレイン領域と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及びリセットトランジスタＲＳＴのドレイン領域と電気的に接続されている。そして、増幅トランジスタＡＭＰのゲート電極は、フローティングディフュージョン領域ＦＤ及びリセットトランジスタＲＳＴのソース領域と電気的に接続されている。
【0037】
図３に示すように、選択トランジスタＳＥＬは、ソースが垂直信号線１１（ＶＳＬ）と電気的に接続され、ドレイン領域が増幅トランジスタＡＭＰのソース領域と電気的に接続されている。そして、選択トランジスタＳＥＬのゲート電極は、図２に示す画素駆動線１０のうちの選択トランジスタ駆動線と電気的に接続されている。
【0038】
図３に示すように、リセットトランジスタＲＳＴは、ソース領域がフローティングディフュージョン領域ＦＤ及び増幅トランジスタＡＭＰのゲート電極と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及び増幅トランジスタＡＭＰのドレイン領域と電気的に接続されている。そして、リセットトランジスタＲＳＴのゲート電極は、図２に示す画素駆動線１０のうちのリセットトランジスタ駆動線と電気的に接続されている。
【0039】
図３に示す転送トランジスタＴＲは、転送トランジスタＴＲＧがオン状態となると、光電変換部２４で生成された信号電荷をフローティングディフュージョン領域ＦＤに転送する。
【0040】
図３に示すリセットトランジスタＲＳＴは、リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョン領域ＦＤの電位（信号電荷）を電源線Ｖｄｄの電位にリセットする。選択トランジスタＳＥＬは、画素回路１５からの画素信号の出力タイミングを制御する。
【0041】
図３に示す増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョン領域ＦＤに保持された信号電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、光電変換部２４で生成された信号電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョン領域ＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線１１（ＶＳＬ）を介してカラム信号処理回路５に出力する。
【0042】
ここで、図３を参照して説明すれば、この第１実施形態に係る固体撮像装置１Ａの動作時には、センサ画素３の光電変換部２４で生成された信号電荷がセンサ画素３の転送トランジスタＴＲを介してフローティングディフュージョン領域ＦＤに保持（蓄積）される。そして、フローティングディフュージョン領域ＦＤに保持された信号電荷が画素回路１５により読み出されて、画素回路１５の増幅トランジスタＡＭＰのゲート電極に印加される。画素回路１５の選択トランジスタＳＥＬのゲート電極には水平ラインの選択用制御信号が垂直シフトレジスタから与えられる。そして、選択用制御信号をハイ（Ｈ）レベルにすることにより、選択トランジスタＳＥＬが導通し、増幅トランジスタＡＭＰで増幅された、フローティングディフュージョン領域ＦＤの電位に対応する電流が垂直信号線１１に流れる。また、画素回路１５のリセットトランジスタＲＳＴのゲート電極に印加するリセット用制御信号をハイ（Ｈ）レベルにすることにより、リセットトランジスタＲＳＴが導通し、フローティングディフュージョン領域ＦＤに蓄積された信号電荷をリセットする。
【0043】
＜他の画素回路＞
なお、選択トランジスタＳＥＬは、必要に応じて省略してもよい。選択トランジスタＳＥＬを省略する場合は、増幅トランジスタＡＭＰのソース領域が垂直信号線１１（ＶＳＬ）と電気的に接続される。
なお、選択トランジスタＳＥＬは、必要に応じて省略してもよい。選択トランジスタＳＥＬを省略する場合は、増幅トランジスタＡＭＰのソース領域が垂直信号線１１（ＶＳＬ）と電気的に接続される。
【0044】
また、リセットトランジスタＲＳＴと、フローティングディフュージョン領域ＦＤ及び増幅トランジスタＡＭＰのゲート電極との間に切替トランジスタを設けてもよい。切替トランジスタは、フローティングディフュージョン領域ＦＤによる電荷保持を制御すると共に、増幅トランジスタＡＭＰで増幅される電位に応じた電圧の増倍率を調整する。
【0045】
また、切替トランジスタは、変換効率を切り替える際に用いられる。一般に、暗い場所での撮影時には画素信号が小さい。Ｑ＝ＣＶに基づき、電荷電圧変換を行う際に、電荷保持部（フローティングディフュージョン領域ＦＤ）のＦＤ容量Ｃ（フローティングディフュージョン容量Ｃ）が大きければ、増幅トランジスタＡＭＰで電圧に変換した際の電圧Ｖが小さくなってしまう。一方、明るい場所では、画素信号が大きくなるので、電荷保持部のＦＤ容量Ｃが大きくなければ、電荷保持部で、光電変換部２４（フォトダイオードＰＤ）の電荷を受けきれない。さらに、増幅トランジスタＡＭＰで電圧に変換した際の電圧Ｖが大きくなりすぎないように（言い換えると、小さくなるように）、電荷保持部のＦＤ容量Ｃが大きくなっている必要がある。これらを踏まえると、切替トランジスタをオンにしたときには、切替トランジスタ分のゲート容量が増えるので、全体のＦＤ容量Ｃが大きくなる。一方、切替トランジスタをオフにしたときには、全体のＦＤ容量Ｃが小さくなる。このように、切替トランジスタのオン／オフを切り替えることで、ＦＤ容量Ｃを可変にし、変換効率を切り替えることができる。
【0046】
≪固体撮像装置の具体的な構成≫
次に、半導体チップ２（固体撮像装置１Ａ）の具体的な構成について、図４から図６を用いて説明する。
図４は、本技術の第１実施形態に係る固体撮像装置の画素アレイ部における分離領域の平面パターンを模式的に示す平面図である。
図５は、図４のａ４－ａ４線に沿った縦断面構造を模式的に示す縦断面図である。
図６は、図５の一部を示す縦断面図である。
なお、図４は、図１の紙面の反対側から見た平面図である。
また、図５及び図６は、後述する多層配線層４０の層間絶縁膜４４よりも上層の図示を省略している。
次に、半導体チップ２（固体撮像装置１Ａ）の具体的な構成について、図４から図６を用いて説明する。
図４は、本技術の第１実施形態に係る固体撮像装置の画素アレイ部における分離領域の平面パターンを模式的に示す平面図である。
図５は、図４のａ４－ａ４線に沿った縦断面構造を模式的に示す縦断面図である。
図６は、図５の一部を示す縦断面図である。
なお、図４は、図１の紙面の反対側から見た平面図である。
また、図５及び図６は、後述する多層配線層４０の層間絶縁膜４４よりも上層の図示を省略している。
【0047】
＜半導体チップ＞
図４、図５及び図６に示すように、半導体チップ２は、厚さ方向（Ｚ方向）において互いに反対側に位置する第１の面部Ｓ１及び第２の面部Ｓ２を有する半導体層２０と、この半導体層２０に設けられた分離領域５０と、半導体層２０に設けられ、かつ分離領域５０で区画された複数の光電変換領域２１と、を備えている。
図４、図５及び図６に示すように、半導体チップ２は、厚さ方向（Ｚ方向）において互いに反対側に位置する第１の面部Ｓ１及び第２の面部Ｓ２を有する半導体層２０と、この半導体層２０に設けられた分離領域５０と、半導体層２０に設けられ、かつ分離領域５０で区画された複数の光電変換領域２１と、を備えている。
【0048】
また、半導体チップ２は、複数の光電変換領域２１の各々の光電変換領域２１に設けられ、かつ半導体層２０の第２の面部Ｓ２側から入射（侵入）した光を光電変換する光電変換部２４と、半導体層２０の第１の面部Ｓ１側に設けられた遮光体３０及び多層配線層４０と、を更に備えている。
【0049】
また、半導体チップ２は、半導体層２０の第２の面部Ｓ２側に設けられた絶縁膜５４と、この絶縁膜５４の半導体層２０側とは反対側に、この絶縁膜５４側から順次設けられた遮光膜６１、カラーフィルタ６２及びマイクロレンズ（オンチップレンズ）６３と、を更に備えている。
【0050】
＜半導体層＞
図４及び図５に示すように、半導体層２０は、半導体層２０の厚さ方向（Ｚ方向）に延伸する分離領域５０と、この分離領域５０で区画された複数の光電変換領域２１と、を備えている。複数の光電変換領域２１の各々の光電変換領域２１は、センサ画素３毎に設けられ、平面視で分離領域５０を介して互いに隣り合っている。即ち、この第１実施形態の固体撮像装置１Ａは、半導体層２０に、半導体層２０の厚さ方向（Ｚ方向）に延伸する分離領域５０を介して互いに隣り合って設けられた複数の光電変換領域２１を備えている。
図４及び図５に示すように、半導体層２０は、半導体層２０の厚さ方向（Ｚ方向）に延伸する分離領域５０と、この分離領域５０で区画された複数の光電変換領域２１と、を備えている。複数の光電変換領域２１の各々の光電変換領域２１は、センサ画素３毎に設けられ、平面視で分離領域５０を介して互いに隣り合っている。即ち、この第１実施形態の固体撮像装置１Ａは、半導体層２０に、半導体層２０の厚さ方向（Ｚ方向）に延伸する分離領域５０を介して互いに隣り合って設けられた複数の光電変換領域２１を備えている。
【0051】
半導体層２０としては、Ｓｉ基板、ＳｉＧｅ基板、ＩｎＧａＡｓ基板などを用いることができる。この第１実施形態では、半導体層２０として例えば単結晶シリコンからなるｐ型の半導体基板を用いている。
【0052】
ここで、半導体層２０の第１の面部Ｓ１を素子形成面部又は主面部、第２の面部Ｓ２を光入射面部又は裏面部と呼ぶこともある。この第１実施形態の固体撮像装置１Ａは、半導体層２０の第２の面部（光入射面部，裏面部）Ｓ２側から入射した光を、半導体層２０の光電変換領域２１に設けられた光電変換部２４で光電変換する裏面照射型になっている。
【0053】
また、平面視とは、半導体層２０の厚さ方向（Ｚ方向）に沿う方向から見た場合を指す。また、断面視とは、半導体層２０の厚さ方向（Ｚ方向）に沿う縦断面を半導体層２０の厚さ方向（Ｚ方向）と直交する方向（Ｘ方向又はＹ方向）から見た場合を指す。また、光電変換領域２１は、光電変換セルと呼ぶこともできる。
【0054】
＜光電変換領域＞
図５及び図６に示すように、複数の光電変換領域（光電変換セル）２１の各々の光電変換領域２１は、半導体層２０に設けられたｐ型のウエル領域２２と、このｐ型のウエル領域２２内に設けられたｎ型の半導体領域２３と、光電変換部２４と、回折散乱部５２と、を備えている。また、図４に示すように、各々の光電変換領域２１は、上述の画素トランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ，ＴＲ）及びフローティングディフュージョン領域ＦＤを更に備えている。
図５及び図６に示すように、複数の光電変換領域（光電変換セル）２１の各々の光電変換領域２１は、半導体層２０に設けられたｐ型のウエル領域２２と、このｐ型のウエル領域２２内に設けられたｎ型の半導体領域２３と、光電変換部２４と、回折散乱部５２と、を備えている。また、図４に示すように、各々の光電変換領域２１は、上述の画素トランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ，ＴＲ）及びフローティングディフュージョン領域ＦＤを更に備えている。
【0055】
＜ｐ型のウエル領域及びｎ型の半導体領域＞
図５及び図６に示すように、ｐ型のウエル領域２２は、半導体層２０の第１の面部Ｓ１側及び第２の面部Ｓ２側に亘って幅広く設けられている。ｐ型のウエル領域２２は、例えばｐ型の半導体領域で構成されている。
図５及び図６に示すように、ｐ型のウエル領域２２は、半導体層２０の第１の面部Ｓ１側及び第２の面部Ｓ２側に亘って幅広く設けられている。ｐ型のウエル領域２２は、例えばｐ型の半導体領域で構成されている。
【0056】
ｎ型の半導体領域２３は、ｐ型のウエル領域２２の中において、半導体層２０の第１の面部Ｓ１及び第２の面部Ｓ２、並びに分離領域５０の各々から離間した状態で半導体層２０の第１の面部Ｓ１側及び第２の面部Ｓ２側に亘って設けられている。即ち、ｎ型の半導体領域２３は、半導体層２０の第１の面部Ｓ１側の上面部、半導体層２０の第２の面部Ｓ２側の下面部、及び、分離領域５０側の側面部がそれぞれｐ型のウエル領域２２で囲まれている。換言すれば、半導体層２０の第１の面部Ｓ１とｎ型の半導体領域２３の上面部との間、及び半導体層２０の第２の面部Ｓ２とｎ型の半導体領域２３の下面部との間に、それぞれｎ型の半導体領域２３と重畳してｐ型のウエル領域２２が設けられている。また、分離領域５０とｎ型の半導体領域２３との間に、半導体層２０の厚さ方向（Ｚ方向）に沿って延伸するｐ型のウエル領域２２が設けられている。
【0057】
＜画素トランジスタ及びフローティングディフュージョン領域＞
図４に示す転送トランジスタＴＲは、詳細に図示していないが、半導体層２０の第１の面部Ｓ１側にゲート絶縁膜を介して設けられたゲート電極２６ｔと、主にソース領域として機能する光電変換部２４と、半導体層２０の第１の面部Ｓ１側の表層部（上部）に設けられ、かつ主にドレイン領域として機能する主電極領域２５ａとを含む。
図４に示す転送トランジスタＴＲは、詳細に図示していないが、半導体層２０の第１の面部Ｓ１側にゲート絶縁膜を介して設けられたゲート電極２６ｔと、主にソース領域として機能する光電変換部２４と、半導体層２０の第１の面部Ｓ１側の表層部（上部）に設けられ、かつ主にドレイン領域として機能する主電極領域２５ａとを含む。
【0058】
図４に示すリセットトランジスタＲＳＴは、詳細に図示していないが、半導体層２０の第１の面部Ｓ１側にゲート絶縁膜を介して設けられたゲート電極２６ｒと、主にソース領域として機能する主電極領域２５ａと、半導体層２０の第１の面部Ｓ１側の表層部（上部）に設けられ、かつ、主にドレイン領域として機能する主電極領域２５ｂとを含む。即ち、リセットトランジスタＲＳＴと、転送トランジスタＴＲとは、各々の主電極領域２５ａが共有され、直列に接続されている。
【0059】
図４に示す増幅トランジスタＡＭＰは、詳細に図示していないが、半導体層２０の第１の面部Ｓ１側にゲート絶縁膜を介して設けられたゲート電極２６ａと、半導体層２０の第１の面部Ｓ１側の表層部（上部）に設けられ、かつ、主にソース領域として機能する主電極領域２５ｃと、主にドレイン領域として機能する主電極領域２５ｂとを含む。即ち、増幅トランジスタＡＭＰと、リセットトランジスタＲＳＴとは、各々の主電極領域２５ｂが共有され、直列に接続されている。
【0060】
図４に示す選択トランジスタＳＥＬは、詳細に図示していないが、半導体層２０の第１の面部Ｓ１側にゲート絶縁膜を介して設けられたゲート電極２６ｓと、半導体層２０の第１の面部Ｓ１側の表層部（上部）に設けられ、かつ、主にソース領域として機能する主電極領域２５ｄと、主にドレイン領域として機能する主電極領域２５ｃとを含む。即ち、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとは、各々の主電極領域２５ｃが共有され、直列に接続されている。
【0061】
画素トランジスタＴＲ、ＲＳＴ、ＡＭＰ及びＳＥＬにおいて、ゲート絶縁膜は、例えば酸化シリコン膜で構成されている。ゲート電極２６ｔ、２６ｒ、２６ａ及び２６ｓは、例えば、抵抗値を低減する不純物が導入された多結晶シリコン膜で構成されている。主電極領域２５ａ、２５ｂ、２５ｃ及び２５ｄは、例えば、光電変換領域２１のｐ型の半導体領域２２に設けられたｎ型の半導体領域で構成されている。
【0062】
画素トランジスタＴＲ，ＡＭＰ，ＳＥＬ，ＲＳＴは、詳細に図示していないが、半導体層２０の第１の面部Ｓ１の側の表層部に光電変換領域２１毎に設けられており、各々のゲート電極（２６ｔ，２６ｒ，２６ａ，２６ｓ）が半導体層２０の第１の面部Ｓ１側に設けられている。
【0063】
図４に示すフローティングディフュージョン領域ＦＤは、詳細に図示していないが、半導体層２０の第１の面部Ｓ１側の表層部（上部）に設けられている。そして、図４に示すように、フローティングディフュージョン領域ＦＤは、主電極領域２５ａと共有されている。即ち、フローティングディフュージョン領域ＦＤは、光電変換領域２１のｐ型の半導体領域２２に設けられたｎ型の半導体領域で構成されている。
【0064】
なお、画素トランジスタＴＲ，ＡＭＰ，ＳＥＬ，ＲＳＴの各々は、平面視で図４のａ４－ａ４線の位置とは異なる位置に配置されているが、図５及び図６では、画素トランジスタＴＲ，ＡＭＰ，ＳＥＬ，ＲＳＴの一例として、転送トランジスタＴＲのゲート電極２６ｔを例示している。
【0065】
＜分離領域＞
図４に示すように、分離領域５０は、複数の光電変換領域２１の各々をそれぞれ個別に区画している。分離領域５０は、平面視でＸ方向に延伸する第１部分５０ｘと、Ｙ方向に延伸する第２部分５０ｙと、を含む。そして、第１部分５０ｘと第２部分５０ｙとは、互いに直交している。
図４に示すように、分離領域５０は、複数の光電変換領域２１の各々をそれぞれ個別に区画している。分離領域５０は、平面視でＸ方向に延伸する第１部分５０ｘと、Ｙ方向に延伸する第２部分５０ｙと、を含む。そして、第１部分５０ｘと第２部分５０ｙとは、互いに直交している。
【0066】
図４に示すように、第１部分５０ｘは、所定の間隔を空けてＹ方向に繰り返し配置されている。また、第２部分５０ｙは、所定の間隔を空けてＸ方向に繰り返し配置されている。即ち、分離領域５０は、平面視の平面パターンが格子状の平面パターンになっている。そして、複数の光電変換領域２１の各々の光電変換領域２１は、Ｘ方向の両端側が分離領域５０の互いに隣り合う二つの第２部分５０ｙで区画され、Ｙ方向の両端側が分離領域５０の互いに隣り合う二つの第１部分５０ｘで区画されている。
【0067】
図５及び図６に示すように、分離領域５０は、縦断面視で半導体層２０の厚さ方向（Ｚ方向）に延伸し、互いに隣り合う光電変換領域２１の間を電気的及び光学的に分離している。分離領域５０は、縦断面視で半導体層２０の第１の面部Ｓ１側と第２の面部Ｓ２側とに亘って延伸している。この第１実施形態において、分離領域５０は、これに限定されないが、例えば半導体層２０の第１の面部Ｓ１及び第２の面部Ｓ２の各々に到達している。
【0068】
図６に示すように、分離領域５０は、半導体層２０の深さ方向（Ｚ方向）に延伸する掘り込み部５１と、この掘り込み部５１に半導体層２０の第２の面部Ｓ２側と第１の面部Ｓ１側とに亘って設けられ、かつ半導体層２０よりも屈折率が低い光反射体としての絶縁膜５４ａと、を含む。
【0069】
半導体層２０よりも屈折率が低い誘電体としては、空気を用いることもできる。この場合、分離領域５０は、空気が充填された空洞部を含む。
【0070】
ここで、この第１実施形態の掘り込み部５１は、本技術の「半導体層の掘り込部」の一具体例に相当し、この第１実施形態の絶縁膜５４ａは、本技術の「誘電体」の一具体例に相当する。
【0071】
絶縁膜５４ａは、半導体層２０の掘り込み部５１内において、半導体層２０の第２の面部Ｓ２側から第１の面部Ｓ１側に亘って設けられている。そして、掘り込み部５１内の絶縁膜５４ａは、半導体層２０の第２の面部Ｓ２側に設けられた絶縁膜５４と一体化されている。
【0072】
絶縁膜５４及び５４ａとしては、例えば酸化シリコン膜を用いることができる。酸化シリコン膜は、Ｓｉ、ＳｉＧｅ、ＩｎＧａＡｓなどの半導体材料よりも屈折率が低い。掘り込み部５１内の絶縁膜５４ａは、後で詳細に説明するが、主に所定の光電変換領域２１側から光電変換領域２１と分離領域５０との界面部Ｉｆ（図７参照）に照射された斜め光７１を反射して所定の光電変換領域２１に戻す光反射体として機能する。半導体層２０の第１の面部Ｓ１側の絶縁膜５４ａは、半導体層２０の第２の面部Ｓ２（光入射面）側が凹凸のない平坦面となるように、画素アレイ部２Ａにおいて、半導体層２０の第２の面部Ｓ２側の全体を覆っている。
【0073】
＜多層配線層＞
図６に示すように、多層配線層（配線層積層体）４０は、半導体層２０の光入射面側（第２の面部Ｓ２側）とは反対側の第１の面部Ｓ１側に設けられている。そして、多層配線層４０は、これに限定されないが、半導体層２０の第１の面部Ｓ１側から順次積層された、層間絶縁膜４１、１層目の配線層Ｍ１、層間絶縁膜４４、第２層目の配線層Ｍ２、層間絶縁膜４６、第３層目の配線層Ｍ３及び層間絶縁膜４８などを含む積層構造になっている。
図６に示すように、多層配線層（配線層積層体）４０は、半導体層２０の光入射面側（第２の面部Ｓ２側）とは反対側の第１の面部Ｓ１側に設けられている。そして、多層配線層４０は、これに限定されないが、半導体層２０の第１の面部Ｓ１側から順次積層された、層間絶縁膜４１、１層目の配線層Ｍ１、層間絶縁膜４４、第２層目の配線層Ｍ２、層間絶縁膜４６、第３層目の配線層Ｍ３及び層間絶縁膜４８などを含む積層構造になっている。
【0074】
層間絶縁膜４１は、半導体層２０の第１の面部Ｓ１側に、画素トランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ，ＴＲ）のゲート電極を覆うようにして設けられている。図６では、転送トランジスタＴＲのゲート電極２６ｔのみを図示している。
【0075】
層間絶縁膜４１の上層には１層目の配線層Ｍ１が設けられ、この１層目の配線層Ｍ１は上層の層間絶縁膜４４で覆われている。また、層間絶縁膜４４の上層には第２層目の配線層Ｍ２が設けられ、この第２の層目の配線層Ｍ２は、上層の層間絶縁膜４６で覆われている。また、層間絶縁膜４６の上層には第３層目の配線層Ｍ３が設けられ、この第３の層目の配線層Ｍ３は、上層の層間絶縁膜４８で覆われている。
【0076】
第１から第３層目の配線層Ｍ１～Ｍ３の各々には、様々な配線が形成されている。図５及び図６では、１層目の配線層Ｍ１に形成された配線４３、第２層目の配線層Ｍ２に形成された配線４５、第３層目の配線層Ｍ３に形成された配線４７をそれぞれ図示している。
【0077】
第１から第３層目の配線層Ｍ１～Ｍ３の各々は、例えば、銅（Ｃｕ）又はＣｕを主体とする合金などの金属膜で構成されている。層間絶縁膜４１から４８の各々は、例えば、酸化シリコン膜、窒化シリコン（Ｓｉ３Ｎ４）膜又は炭窒化シリコン（ＳｉＣＮ）膜の何れか１つの単層膜、又は、これらの何れか２つ以上を積層した積層膜で構成されている。
【0078】
＜回折散乱部＞
図６に示すように、回折散乱部５２は、半導体層２０の光入射面側（第２の面部Ｓ２側）の界面に周期的な凹凸を設けた構成になっている。そして、回折散乱部５２は、平面視で光電変換領域２１毎に光電変換部２４と重畳して設けられている。そして、回折散乱部５２の凹凸は、半導体層２０の第１の面部Ｓ１側に設けられた絶縁膜５４で覆われている。
図６に示すように、回折散乱部５２は、半導体層２０の光入射面側（第２の面部Ｓ２側）の界面に周期的な凹凸を設けた構成になっている。そして、回折散乱部５２は、平面視で光電変換領域２１毎に光電変換部２４と重畳して設けられている。そして、回折散乱部５２の凹凸は、半導体層２０の第１の面部Ｓ１側に設けられた絶縁膜５４で覆われている。
【0079】
回折散乱部５２の凹凸は、回折格子となり、高次成分が斜め方向に回折して光電変換部２４内の光路長を長くとることができ、特に近赤外光成分の感度を向上させることができる。具体的には、この回折散乱部５２として、例えばアルカリイオン水（ＡＫＷ：Alkaline ionized Water）を用いたＳｉ（１１１）面のウエットエッチングを利用することで形成される四角錐を適用することができる。また、これに限らず、回折散乱部５２を、ドライエッチングにより形成してもよい。更には、深さ方向に断面積が変わる形状とすることにより、反射が抑制され、感度も若干向上する。
【0080】
＜遮光膜＞
図５及び図６に示すように、遮光膜６１は、絶縁膜５４の半導体層２０側とは反対側に設けられている。遮光膜６１は、所定の光電変換領域２１に入射（侵入）する光が隣の光電変換領域２１へ漏れ込まないように、平面視の平面パターンが複数の光電変換領域２１のそれぞれの受光面側を開口する格子状平面パターンになっている。遮光膜６１は、分離領域５０の格子状平面パターンと同一の格子状平面パターンで構成され、平面視で分離領域５０と重畳する位置に配置されている。遮光膜６１としては、例えば、遮光性を有するタングステン（Ｗ）膜を用いている。
図５及び図６に示すように、遮光膜６１は、絶縁膜５４の半導体層２０側とは反対側に設けられている。遮光膜６１は、所定の光電変換領域２１に入射（侵入）する光が隣の光電変換領域２１へ漏れ込まないように、平面視の平面パターンが複数の光電変換領域２１のそれぞれの受光面側を開口する格子状平面パターンになっている。遮光膜６１は、分離領域５０の格子状平面パターンと同一の格子状平面パターンで構成され、平面視で分離領域５０と重畳する位置に配置されている。遮光膜６１としては、例えば、遮光性を有するタングステン（Ｗ）膜を用いている。
【0081】
＜カラーフィルタ及びマイクロレンズ＞
図５及び図６に示すように、カラーフィルタ６２は、遮光膜６１の半導体層２０側とは反対側（光入射面側）において、光電変換領域２１（センサ画素３）毎に設けられている。カラーフィルタ６２は、半導体チップ２の光入射面側から入射した入射光を色分離する。カラーフィルタ６２としては、赤色（Ｒ）の第１カラーフィルタ、緑色（Ｇ）の第２カラーフィルタ、青色（Ｂ）の第３カラーフィルタがある。この第１実施形態では、例えば、Ｒ、Ｇ、Ｂの三色のカラーフィルタ６２を備えている。
図５及び図６に示すように、カラーフィルタ６２は、遮光膜６１の半導体層２０側とは反対側（光入射面側）において、光電変換領域２１（センサ画素３）毎に設けられている。カラーフィルタ６２は、半導体チップ２の光入射面側から入射した入射光を色分離する。カラーフィルタ６２としては、赤色（Ｒ）の第１カラーフィルタ、緑色（Ｇ）の第２カラーフィルタ、青色（Ｂ）の第３カラーフィルタがある。この第１実施形態では、例えば、Ｒ、Ｇ、Ｂの三色のカラーフィルタ６２を備えている。
【0082】
マイクロレンズ６３は、カラーフィルタ６２の遮光膜６１側とは反対側（光入射面側）において、光電変換領域２１（センサ画素３）毎に設けられている。マイクロレンズ６３は、照射光を集光し、集光した光を光電変換領域２１に効率良く入射させる。
【0083】
＜遮光体＞
図６に示すように、遮光体３０は、半導体層２０の第１の面部Ｓ１側に設けられている。そして、遮光体３０は、半導体層２０の厚さ方向（Ｚ方向）において、分離領域５０と多層配線層４０とに亘って設けられ、かつ半導体層２０よりも消衰係数が高い金属膜で構成されている。遮光体３０としては、例えば遮光性を有するタングステン（Ｗ）膜を用いている。タングステン膜は、Ｓｉ、ＳｉＧｅ、ＩｎＧａＡｓなどの半導体材料よりも屈折率が高い。
図６に示すように、遮光体３０は、半導体層２０の第１の面部Ｓ１側に設けられている。そして、遮光体３０は、半導体層２０の厚さ方向（Ｚ方向）において、分離領域５０と多層配線層４０とに亘って設けられ、かつ半導体層２０よりも消衰係数が高い金属膜で構成されている。遮光体３０としては、例えば遮光性を有するタングステン（Ｗ）膜を用いている。タングステン膜は、Ｓｉ、ＳｉＧｅ、ＩｎＧａＡｓなどの半導体材料よりも屈折率が高い。
【0084】
図６に示すように、遮光体３０は、半導体層２０の厚さ方向（Ｚ方向）において、分離領域５０内に位置し、かつ分離領域５０の絶縁膜５４ａで囲まれた埋設部分（第１部分）３１ａと、この埋設部分３１ａから層配線層４０内に突出し、かつ多層配線層４０の層間絶縁膜４１で囲まれた突出部分（第２部分）３０ｂと、を有する。そして、遮光体３０の埋設部分３１ａは、半導体層２０の厚さ方向（Ｚ方向）と直交する方向において、分離領域５０の絶縁膜５４ａを介して半導体層２０の光電変換領域２１と互いに隣り合っている。
【0085】
遮光体３０は、半導体層２０の光入射面部側（第２の面部Ｓ２側）から入射して所定の光電変換領域２１を透過した光が多層配線層４０の配線や画素トランジスタのゲート電極で反射し、所定の光電変換領域２１とは異なる隣の光電変換領域２１に不要光として入射しないように、図４に示すように、平面視の平面パターンが複数の光電変換領域２１のそれぞれの受光面側を開口する格子状平面パターンになっている。そして、遮光体３０は、格子状平面パターンの分離領域５０と同様の格子状平面パターンになっており、平面視で分離領域５０と重畳している。
【0086】
具体的には、図４に示すように、遮光体３０は、平面視でＸ方向に延伸する第１部分３ｘと、Ｙ方向に延伸する第２部分３０ｙと、を含む。そして、第１部分３０ｘと第２部分３０ｙとは、互いに直交している。そして、第１部分３０ｘは、分離領域５０の第１部分５０ｘと同様の配列ピッチでＹ方向に繰り返し配置され、第２部分３０ｙは、分離領域５０の第２部分５０ｙと同様の配列ピッチでＸ方向に繰り返し配置されている。遮光体３０の第１部分３０ｘは、平面視で分離領域５０の第１部分５０ｘと重畳し、遮光体３０の第２部分３０ｙは、平面視で分離領域５０の第２部分５０ｙと重畳している。
【0087】
複数の光電変換領域２１に対応する遮光体３０は、格子状の平面パターンになっているが、１つの光電変換領域２１に対応する遮光体３０は、１つの光電変換領域２１の周囲を囲む環状平面パターンになっている。そして、この第１実施形態の遮光体３０は、平面視で１つの光電変換領域２１の周囲を環状（リング状）に連続して囲んでいる。
【0088】
≪斜め光の反射及び反射光の遮光≫
次に、分離領域５０での斜め光７１の反射及び遮光体３０での反射光の遮光について、図７、図８Ａから図８Ｄを用いて説明する。
図７は、光電変換領域２１での斜め光７１と、光電変換領域２１（半導体層２０）の多層配線層４０側で反射した反射光とを模式的に示す縦断面図である。
図８Ａは、図７において、分離領域５０の多層配線層４０側（半導体層２０光入射面側）とは反対側での斜め光７１の反射を説明するための図である。
図８Ｂは、図７において、分離領域５０の多層配線層４０側（半導体層２０の第１の面部Ｓ１側）での斜め光７１の反射と、半導体層２０の多層配線層４０側で反射した反射光の吸収を説明するための図である。
図８Ｃは、図７において、分離領域５０に埋設される遮光体３０の埋設深さ（埋設高さ）を説明するための図である。
図８Ｄは、平面視で光電変換領域の対角方向を示す平面図である。
なお、図７は、図６に対しいて上下が反転している。
次に、分離領域５０での斜め光７１の反射及び遮光体３０での反射光の遮光について、図７、図８Ａから図８Ｄを用いて説明する。
図７は、光電変換領域２１での斜め光７１と、光電変換領域２１（半導体層２０）の多層配線層４０側で反射した反射光とを模式的に示す縦断面図である。
図８Ａは、図７において、分離領域５０の多層配線層４０側（半導体層２０光入射面側）とは反対側での斜め光７１の反射を説明するための図である。
図８Ｂは、図７において、分離領域５０の多層配線層４０側（半導体層２０の第１の面部Ｓ１側）での斜め光７１の反射と、半導体層２０の多層配線層４０側で反射した反射光の吸収を説明するための図である。
図８Ｃは、図７において、分離領域５０に埋設される遮光体３０の埋設深さ（埋設高さ）を説明するための図である。
図８Ｄは、平面視で光電変換領域の対角方向を示す平面図である。
なお、図７は、図６に対しいて上下が反転している。
【0089】
＜分離領域での斜め光の反射＞
まず、分離領域５０での斜め光７１の反射について説明する。
まず、分離領域５０での斜め光７１の反射について説明する。
【0090】
図７に示すように、入射光７０は、マイクロレンズ６３、カラーフィルタ６２、絶縁膜５４及び回折散乱部５２などを透過して半導体層２０の第２の面部Ｓ２側（光入射面側）から光電変換領域２１に入射する。このとき、光電変換領域２１において、マイクロレンズ６３による集光や回折散乱部５２の散乱よって入射光７０から斜め光７１が発生する。
光電変換領域２１で発生した斜め光７１は、図８Ａに示すように、半導体層２０の光入射面部側（半導体層２０の多層配線層４０側とは反対側）において、光電変換領域２１と分離領域５０の絶縁膜５４ａとの界面部Ｉｆに照射される（当たる）。
光電変換領域２１で発生した斜め光７１は、図８Ａに示すように、半導体層２０の光入射面部側（半導体層２０の多層配線層４０側とは反対側）において、光電変換領域２１と分離領域５０の絶縁膜５４ａとの界面部Ｉｆに照射される（当たる）。
【0091】
ここで、図８Ａに示すように、
光電変換領域２１（半導体層２０）の屈折率をｎ２とし、
分離領域５０の絶縁膜（誘電体）５４ａの屈折率をｎ１とし、
光電変換領域２１（半導体層２０）の厚さ方向（Ｚ方向）と直交する仮想線Ｌａと、界面部Ｉｆに照射される斜め光７１とが界面部Ｉｆでなす角度をθとし、
ｎ２＞ｎ１のとき、
Ｓｉｎθ＞ｎ１／ｎ２の斜め光７１であれば、
光電変換領域２１と分離領域５０の絶縁膜５４との界面部Ｉｆに照射された斜め光７１は光電変換領域２１側に全反射し、光電変換領域２１に戻る。
光電変換領域２１（半導体層２０）の屈折率をｎ２とし、
分離領域５０の絶縁膜（誘電体）５４ａの屈折率をｎ１とし、
光電変換領域２１（半導体層２０）の厚さ方向（Ｚ方向）と直交する仮想線Ｌａと、界面部Ｉｆに照射される斜め光７１とが界面部Ｉｆでなす角度をθとし、
ｎ２＞ｎ１のとき、
Ｓｉｎθ＞ｎ１／ｎ２の斜め光７１であれば、
光電変換領域２１と分離領域５０の絶縁膜５４との界面部Ｉｆに照射された斜め光７１は光電変換領域２１側に全反射し、光電変換領域２１に戻る。
【0092】
また、発生した斜め光７１は、図８Ｂに示すように、光電変換領域２１の多層配線層４０側（半導体層２０の多層配線層４０側）において、光電変換領域２１と分離領域５０の絶縁膜５４ａとの界面部Ｉｆに照射される（当たる）。この界面部Ｉｆに照射された斜め光７１も、「ｎ２＞ｎ１」のとき「Ｓｉｎθ＞ｎ１／ｎ２」であれば、光電変換領域２１側に全反射し、光電変換領域２１に戻る。
【0093】
この第１実施形態では、光電変換領域２１がシリコン、分離領域５０の絶縁膜５４が酸化シリコンであり、酸化シリコンの屈折率はシリコンの屈折率よりも低いので、この場合、「ｎ２＞ｎ１」であり、９４０nmの波長の光に対しては「θ＞１９．５°」のときに、「Ｓｉｎθ＞ｎ１／ｎ２」を満たす。したがって、分離領域５０に含まれる光反射体として、半導体層２０の屈折率（ｎ２）よりも屈折率（ｎ１）が低い絶縁膜５４ａを用いることにより、光電変換領域２１と分離領域５０の絶縁膜５４との界面部Ｉｆに照射された斜め光７１は、「θ＞１９．５°」を満たす場合に半導体層２０の第２の面部Ｓ２側（光入射面側）から第１の面部Ｓ１側（多層配線層４０側）に亘って光電変換領域２１側に全反射し、光電変換領域２１に戻るため、感度の低下を抑制することができる。
【0094】
なお、空気の屈折率もシリコンの屈折率よりも低いので、屈折率ｎ１が空気の場合は、９４０nmの波長の光に対して「θ＞１３．８°」のときに、「Ｓｉｎθ＞ｎ２／ｎ１」を満たす。したがって、分離領域５０に含まれる光反射体として空気を用いた場合においても、光電変換領域２１と分離領域５０の絶縁膜５４ａとの界面部Ｉｆに照射された斜め光７１は、「θ＞１３．８°」を満たす場合に半導体層２０の第２の面部Ｓ２側（光入射面側）から第１の面部Ｓ１側（多層配線層４０側）に亘って光電変換領域２１側に全反射し、光電変換領域２１に戻るため、感度の低下を抑制することができる。
【0095】
なお、一例として、例えば９４０ｎｍ波長の光の場合、シリコンは、例えば３．６２程度の屈折率（ｎ２）を有し、酸化シリコンは、例えば１．４５程度の屈折率（ｎ１）を有し、空気は、例えば１．００程度の屈折率（ｎ１）を有する。
また、他の例として、例えば５５０ｎｍ波長の光の場合、シリコンは、例えば４．０８程度の屈折率（ｎ２）を有し、酸化シリコンは、例えば１．４６程度の屈折率（ｎ１）を有し、空気は、例えば１．００程度の屈折率（ｎ１）を有する。
また、他の例として、例えば５５０ｎｍ波長の光の場合、シリコンは、例えば４．０８程度の屈折率（ｎ２）を有し、酸化シリコンは、例えば１．４６程度の屈折率（ｎ１）を有し、空気は、例えば１．００程度の屈折率（ｎ１）を有する。
【0096】
何れの波長光においても、ｎ２＞ｎ１を満たす。
【0097】
＜反射光の遮光＞
次に、遮光体３０による反射光の遮光について説明する。ここでは、半導体層２０の多層配線層４０側で反射する反射光として、転送トランジスタＴＲのゲート電極２６ｔで反射するゲート反射光７２を一例に説明する。
次に、遮光体３０による反射光の遮光について説明する。ここでは、半導体層２０の多層配線層４０側で反射する反射光として、転送トランジスタＴＲのゲート電極２６ｔで反射するゲート反射光７２を一例に説明する。
【0098】
図７に示すように、光電変換領域２１で発生した斜め光７１は、半導体層２０の第１の面部Ｓ１側に設けられた転送トランジスタＴＲのゲート電極２６ｔで反射する。そして、ゲート電極２６ｔで反射したゲート反射光７２は、所定の光電変換領域２１を再度透過して界面部Ｉｆに照射される。
ここで、図８Ｂを参照して説明すれば、
光電変換領域２１（半導体層２０）の屈折率をｎ２、消衰係数をｋ２とし、
分離領域５０の絶縁膜（誘電体）５４ａの屈折率をｎ１、消衰係数をｋ１とし、
遮光体３０の消衰係数をｋ３とし、
半導体層２０の厚さ方向（Ｚ方向）と直交する仮想線Ｌｂと、界面部Ｉｆに照射されるゲート反射光７２とが界面部Ｉｆでなす角度をθ１とし、
ｎ１＞ｎ２、かつ、ｋ３＞ｋ１、ｋ３＞ｋ２のとき、
Ｓｉｎθ１＜ｎ２／ｎ１のゲート反射光７２は、分離領域５０の絶縁膜５４ａを透過して遮光体３０の埋設部分３０ａに照射される（当たる）。そして、埋設部分３０ａに照射されたゲート反射光７２は、この埋設部分３０ａで吸収（遮光）される。
ここで、図８Ｂを参照して説明すれば、
光電変換領域２１（半導体層２０）の屈折率をｎ２、消衰係数をｋ２とし、
分離領域５０の絶縁膜（誘電体）５４ａの屈折率をｎ１、消衰係数をｋ１とし、
遮光体３０の消衰係数をｋ３とし、
半導体層２０の厚さ方向（Ｚ方向）と直交する仮想線Ｌｂと、界面部Ｉｆに照射されるゲート反射光７２とが界面部Ｉｆでなす角度をθ１とし、
ｎ１＞ｎ２、かつ、ｋ３＞ｋ１、ｋ３＞ｋ２のとき、
Ｓｉｎθ１＜ｎ２／ｎ１のゲート反射光７２は、分離領域５０の絶縁膜５４ａを透過して遮光体３０の埋設部分３０ａに照射される（当たる）。そして、埋設部分３０ａに照射されたゲート反射光７２は、この埋設部分３０ａで吸収（遮光）される。
【0099】
即ち、光電変換領域２１で発生した斜め光７１が転送トランジスタＴＲのゲート電極２６ｔで反射し、このゲート電極２６ｔで反射したゲート反射光７２は、所定の光電変換領域２１内を再度透過し、更に分離領域５０の絶縁膜５４ａを透過して遮光体３０の埋設部分３０ａに照射され、この埋設部分３０ａで吸収（遮光）される。
【0100】
したがって、このゲート電極２６ｔで反射したゲート反射光７２が不要光として所定の光電変換領域２１とは異なる隣の光電変換領域２１（２１ａ）に入射（侵入）する現象を遮光体３０の埋設部分３０ａによって抑制することができる。これにより、混色を抑制することができる。
【0101】
遮光体３０としては、使用する光の波長に対して消衰係数ｋの高い材料を用いることが好ましい。この第１実施形態では、遮光体３０として、例えば可視光や近赤外光に対して消衰係数ｋの高いタングステン（Ｗ）膜を用いている。
【0102】
なお、空気の屈折率もシリコンの屈折率よりも低いので、分離領域５０に含まれる光反射体として空気を用いた場合においても、ゲート電極２６ｔで反射したゲート反射光７２が不要光として所定の光電変換領域２１とは異なる隣の光電変換領域２１（２１ａ）に入射する現象を遮光体３０の埋設部分３０ａによって抑制することができる。これにより、混色を抑制することができる。
【0103】
＜遮光体の埋設部分の深さ＞
次に、遮光体３０の埋設部分３０ａの深さＸ１について、図８Ｃ及び図８Ｄを用いて説明する。
なお、遮光体３０埋設部分３０ａの深さＸ１は、半導体層２０の第１の面部Ｓ１から半導体層２０側に向かった深さである。また、遮光体３０の突出部分３０ｂの高さＸ２は、半導体層２０の第１の面部Ｓ１から多層配線層４０側に向った高さである。
図８Ｃに示すように、
遮光体３０の埋設部分３０ａの深さをＸ１とし、
遮光体３０からゲート反射光７２の起点Ｐ１までの長さをＹ１とし、
光電変換領域２１（半導体層２０）の厚さ方向（Ｚ方向）と直交する仮想線Ｌｃと、界面部Ｉｆに照射されるゲート反射光７２とが界面部Ｉｆでなす角度をθ０としたとき、
遮光体３０の埋設部分３０ａの深さＸ１は、「Ｘ１＞Ｙ１×ｔａｎθ０」で求まる。
そして、Ｙ１の最大値は、図８Ｄを参照して説明すれば、平面視で光電変換領域２１の互いに反対側に位置する２つの角部２１ｃを結ぶ対角方向Ｄｇの長さとなるため、遮光体３０の埋設部分３０ａの深さＸ１は、下記の条件１、条件２となる。
条件１…Ｘ１＞Ｙ１×ｔａｎ１９．５°以上の深さ（ｎ１が酸化シリコンの場合）
条件２…Ｘ１＞Ｙ１×ｔａｎ１３．８°以上の深さ（ｎ１が空気の場合）
次に、遮光体３０の埋設部分３０ａの深さＸ１について、図８Ｃ及び図８Ｄを用いて説明する。
なお、遮光体３０埋設部分３０ａの深さＸ１は、半導体層２０の第１の面部Ｓ１から半導体層２０側に向かった深さである。また、遮光体３０の突出部分３０ｂの高さＸ２は、半導体層２０の第１の面部Ｓ１から多層配線層４０側に向った高さである。
図８Ｃに示すように、
遮光体３０の埋設部分３０ａの深さをＸ１とし、
遮光体３０からゲート反射光７２の起点Ｐ１までの長さをＹ１とし、
光電変換領域２１（半導体層２０）の厚さ方向（Ｚ方向）と直交する仮想線Ｌｃと、界面部Ｉｆに照射されるゲート反射光７２とが界面部Ｉｆでなす角度をθ０としたとき、
遮光体３０の埋設部分３０ａの深さＸ１は、「Ｘ１＞Ｙ１×ｔａｎθ０」で求まる。
そして、Ｙ１の最大値は、図８Ｄを参照して説明すれば、平面視で光電変換領域２１の互いに反対側に位置する２つの角部２１ｃを結ぶ対角方向Ｄｇの長さとなるため、遮光体３０の埋設部分３０ａの深さＸ１は、下記の条件１、条件２となる。
条件１…Ｘ１＞Ｙ１×ｔａｎ１９．５°以上の深さ（ｎ１が酸化シリコンの場合）
条件２…Ｘ１＞Ｙ１×ｔａｎ１３．８°以上の深さ（ｎ１が空気の場合）
【0104】
したがって、分離領域５０に含まれる誘電体として、半導体層２０の屈折率（ｎ２）よりも屈折率（ｎ１）が低い絶縁膜５４ａを用いる場合は、遮光体３０の埋設部分３０ａの深さＸ１を条件１とすることにより、ゲート電極２６ｔで反射して所定の光電変換領域２１を再度透過し、更に分離領域５０内の絶縁膜５４ａを透過したゲート反射光７２を遮光体３０の埋設部分３０ａで吸収し、遮光することができる。
【0105】
また、分離領域５０に含まれる光反射体として、半導体層２０の屈折率（ｎ２）よりも屈折率（ｎ１）が低い空気を用いる場合は、遮光体３０の埋設部分３０ａの深さＸ１を上記の条件２とすることにより、ゲート電極２６ｔで反射して所定の光電変換領域２１を再度透過し、更に分離領域５０内の絶縁膜５４ａを透過したゲート反射光７２を遮光体３０の埋設部分３０ａで吸収し、遮光することができる。
【0106】
これにより、平面視で所定の光電変換領域２１の多層配線層４０側に位置するゲート電極２６ｔで反射したゲート反射光７２が不要光として所定の光電変換領域２１とは異なる隣の光電変換領域２１（２１ａ）に入射する現象を遮光体３０の埋設部分３０ａで抑制することができ、混色を抑制することができる。
【0107】
なお、斜め光７１が光電変換領域２１（半導体層２０）の多層配線層４０側で反射する反射光としては、多層配線層４０の配線で反射する配線反射光もある。この配線反射光においても、遮光体３０の埋設部分３０ａの深さＸ１を上述の条件１、条件２とすることで、平面視で所定の光電変換領域２１の多層配線層４０側に位置する配線で反射した配線反射光が不要光として所定の光電変換領域２１とは異なる隣の光電変換領域２１（２１ａ）に入射する現象を遮光体３０の埋設部分３０ａで抑制することができ、混色を抑制することができる。
【0108】
また、この第１実施形態の遮光体３０は、埋設部分３０ａから多層配線層４０側に突出する突出部分４０ｂを有する。したがって、平面視で所定の光電変換領域２１と重畳する多層配線層４０の配線で反射し、多層配線層４０を再度透過して所定の光電変換領域２１とは異なる隣の光電変換領域２１（２１ａ）に入射する配線反射光を遮光体３０の突出部分３０ｂで遮光することもできる。これにより、混色の抑制をより一層図ることができる。配線反射光に起因する混色の抑制効果は、遮光体３０の突出部分３０ｂの高さＸ２に比例する。
【0109】
≪第１実施形態の主な効果≫
この第１実施形態に係る固体撮像装置１Ａは、上述したように、分離領域５０と、遮光体３０とを備えている。
分離領域５０は、半導体層２０の第１の面部Ｓ１側と第２の面部Ｓ２側とに亘って半導体層２０の掘り込み部５１に設けられ、かつ半導体層２０の屈折率（ｎ２）よりも屈折率（ｎ１）が低い絶縁膜５４ａを含んでいる。これにより、光電変換領域２１と分離領域５０の絶縁膜５４との界面部Ｉｆに照射された斜め光７１は、半導体層２０の第２の面部Ｓ２側（光入射面側）から第１の面部Ｓ１側（多層配線層４０側）に亘って光電変換領域２１側に全反射するため、感度の低下を抑制することができる。
この第１実施形態に係る固体撮像装置１Ａは、上述したように、分離領域５０と、遮光体３０とを備えている。
分離領域５０は、半導体層２０の第１の面部Ｓ１側と第２の面部Ｓ２側とに亘って半導体層２０の掘り込み部５１に設けられ、かつ半導体層２０の屈折率（ｎ２）よりも屈折率（ｎ１）が低い絶縁膜５４ａを含んでいる。これにより、光電変換領域２１と分離領域５０の絶縁膜５４との界面部Ｉｆに照射された斜め光７１は、半導体層２０の第２の面部Ｓ２側（光入射面側）から第１の面部Ｓ１側（多層配線層４０側）に亘って光電変換領域２１側に全反射するため、感度の低下を抑制することができる。
【0110】
また、遮光体３０は、分離領域５０と多層配線層４０とに亘って設けられ、かつ半導体層２０の消衰係数（ｋ２）よりも消衰係数（ｋ３）が高い。これにより、所定の光電変換領域２１の多層配線層４０側で反射する反射光として、平面視で所定の光電変換領域２１と重畳するゲート電極２６ｔで反射したゲート反射光７２が不要光として所定の光電変換領域２１とは異なる隣の光電変換領域２１（２１ａ）に入射（侵入）する現象を遮光体３０の埋設部分３０ａにより抑制することができるため、混色を抑制することができる。
【0111】
また、所定の光電変換領域２１の多層配線層４０側で反射する反射光として、平面視で所定の光電変換領域２１と重畳する多層配線層４０の配線で反射した配線反射光が不要光として所定の光電変換領域２１とは異なる隣の光電変換領域２１（２１ａ）に入射する現象を遮光体３０の埋設部分３０ａ及び突出部分３０ｂにより抑制することができるため、混色を抑制することができる。
【0112】
したがって、この第１実施形態に係る固体撮像装置１Ａによれば、画質の低下を招く要因となる感度の低下を抑制することができると共に、画質の低下を招く混色を抑制することができる。よって、この第１実施形態に係る固体撮像装置１Ａによれば、高画質化を図ることができる。
【0113】
また、この第１実施形態に係る遮光体３０は、平面視で環状に連続して光電変換領域２１を囲んでいる。これにより、転送トランジスタＴＲのゲート電極２６ｔで反射したゲート反射光７２や多層配線層４０の配線で反射した配線反射光を遮光体３０が光電変換領域２１の全周に亘って吸収することができるため、混色の抑制効果をより一層高めることができる。
【0114】
近年、高解像のイメージセンサが市場で求められており、センサ画素３を微細化したイメージセンサの開発が進められている。センサ画素３の微細化を図るためには、半導体層２０の光電変換領域２１を微細化する必要がある。しかしながら、この光電変換領域２１の微細化に伴い量子効率ＱＥが低下するため、より多くの斜め光を界面部Ｉｆで光電変換領域２１側に反射させて光電変換効率を高めることが重要となる。したがって、本技術は、高解像のイメージセンサを実現する上でも有効である。
【0115】
なお、上述の第１実施形態では、斜め光７１が光電変換領域２１の多層配線層４０側で反射するゲート反射光として、転送トランジスタＴＲのゲート電極２６ｔで反射するゲート反射光７２を一例に説明したが、このゲート反射光７２に限定されない。例えば、ゲート反射光としては、転送トランジスタＴＲのゲート電極２６ｔで反射するゲート反射光７２の他に、画素回路１５に含まれるリセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬの各々のゲート電極（２６ｒ，２６ａ，２６ｓ）で反射するゲート反射光がある。これらのゲート反射光においても、遮光体３０の埋設部分３０ａで遮光することができる。
【0116】
≪第１実施形態の変形例≫
＜遮光体の平面形状の変形例＞
上述の第１実施形態では、１つの光電変換領域２１に対応する遮光体３０の平面形状として、光電変換領域２１の周囲を環状に連続して囲む平面形状について説明したが、遮光体３０の平面形状は、上述の第１の実施形態に限定されない。
＜遮光体の平面形状の変形例＞
上述の第１実施形態では、１つの光電変換領域２１に対応する遮光体３０の平面形状として、光電変換領域２１の周囲を環状に連続して囲む平面形状について説明したが、遮光体３０の平面形状は、上述の第１の実施形態に限定されない。
【0117】
（変形例１）
例えば、図９Ａに示すように、１つの光電変換領域２１に対応する遮光体３０は、平面視で光電変換領域２１の周囲を環状に点在して囲む平面形状としてもよい。
例えば、図９Ａに示すように、１つの光電変換領域２１に対応する遮光体３０は、平面視で光電変換領域２１の周囲を環状に点在して囲む平面形状としてもよい。
【0118】
（変形例２）
また、図９Ｂに示すように、１つの光電変換領域２１に対応する遮光体３０は、画素トランジスタ（ＴＲ，ＲＳＴ，ＡＭＰ，ＳＥＬ）の周囲の一部を囲む平面形状としてもよい。この場合、複数の画素トランジスタを一群としたとき、一群の周囲の一部を囲む平面形状とする。
また、図９Ｂに示すように、１つの光電変換領域２１に対応する遮光体３０は、画素トランジスタ（ＴＲ，ＲＳＴ，ＡＭＰ，ＳＥＬ）の周囲の一部を囲む平面形状としてもよい。この場合、複数の画素トランジスタを一群としたとき、一群の周囲の一部を囲む平面形状とする。
【0119】
＜遮光体の突出部分の変形例＞
また、上述の第１実施形態では、遮光体３０の突出部分３０ｂの高さＸ２（半導体層２０の第１の面部Ｓ１から上方に突出する高さ）は、突出部分３０ｂが１層目の配線層Ｍ１に到達しない高さとしたが、遮光体３０の突出部分３０ｂの高さＸ２は、上述の第１実施形態に限定されない。
また、上述の第１実施形態では、遮光体３０の突出部分３０ｂの高さＸ２（半導体層２０の第１の面部Ｓ１から上方に突出する高さ）は、突出部分３０ｂが１層目の配線層Ｍ１に到達しない高さとしたが、遮光体３０の突出部分３０ｂの高さＸ２は、上述の第１実施形態に限定されない。
【0120】
（変形例３）
例えば、図１０に示すように、遮光体３０の突出部分３０ｂの高さＸ２は、突出部分３０ｂが１層目の配線層Ｍ１に形成された配線４３と接合する高さとしてもよい。この場合、１層目の配線層Ｍ１の配線で反射する配線反射光に起因する混色をより効果的に抑制することができる。
例えば、図１０に示すように、遮光体３０の突出部分３０ｂの高さＸ２は、突出部分３０ｂが１層目の配線層Ｍ１に形成された配線４３と接合する高さとしてもよい。この場合、１層目の配線層Ｍ１の配線で反射する配線反射光に起因する混色をより効果的に抑制することができる。
【0121】
また、図１１に示すように、遮光体３０の突出部分３０ｂの高さＸ２は、突出部分３０ｂが第２層目の配線層Ｍ２の配線４５と接合する高さとしてもよい。この場合、１層目の配線層Ｍ１の配線４３で反射する配線反射光及び第２層目の配線層Ｍ２の配線４５で反射する配線反射光に起因する混色を第１実施形態よりも効果的に抑制することができる。
【0122】
すなわち、遮光体３０の突出部分３０ｂの高さＸ２を、突出部分３０ｂがｎ層目（ｎは自然数）の配線層の配線と接合する高さとすることにより、ｎ層目の配線層の配線で反射する配線反射光に起因する混色を抑制できると共に、ｎ層目の「ｎ」が２以上の自然数の場合はｎ層目よりも下層の配線層の配線で反射する反射光に起因する混色を抑制できるため、第１実施形態よりも効果的に混色を抑制することができる。
【0123】
〔第２実施形態〕
本技術の第２実施形態に係る固体撮像装置１Ｂは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、以下の構成が異なっている。
本技術の第２実施形態に係る固体撮像装置１Ｂは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、以下の構成が異なっている。
【0124】
即ち、図１２及び図１３に示すように、この第２実施形態に係る固体撮像装置１Ｂは、１つの光電変換領域２１に対して光電変換領域２１の周囲を環状に連続して囲む環状平面パターンの配線４３ｂを更に備えている。この配線４３ｂは、例えば多層配線層４０の１層目の配線層Ｍ１に形成され、遮光体３０の突出部分３０ｂが配線４３ｂの環状平面パターンに沿って連続して接合されている。即ち、遮光体３０及び配線４３ｂは、平面視で互いに重畳して光電変換領域２１の周囲の全周を囲み、互いに電気的及び機械的に接合されている。
【0125】
この第２実施形態に係る固体撮像装置１Ｂにおいて、上述の第１実施形態に係る固体撮像装置１Ａと同様の効果が得られる。
【0126】
なお、環状平面パターンの配線４３ｂは、多層配線層４０の１層目の配線層Ｍ１に限定されるものではなく、２層目以上の配線層に形成してもよい。ただし、２層目以上の配線層に環状平面パターンの配線４３ｂを形成する場合は、１層目の配線層Ｍ１に環状平面パターンの配線４３ｂを形成する場合と比較して、画素トランジスタ（ＴＲ，ＲＳＴ，ＡＭＰ，ＳＥＬ）に接続する配線の引き回しが制約されるため、環状平面パターンの配線４３ｂは１層目の配線層Ｍ１に形成することが好ましい。
また、環状平面パターンの配線４３ｂは、平面視で光電変換領域２１の周囲の全周ではなく、一部を囲んでいてもよい。
また、環状平面パターンの配線４３ｂは、平面視で光電変換領域２１の周囲の全周ではなく、一部を囲んでいてもよい。
【0127】
この第２実施形態では、より効果的に混色を抑制し、高解像度を実現することができる。
【0128】
〔第３実施形態〕
本技術の第３実施形態に係る固体撮像装置１Ｃは、基本的に上述の第２実施形態に係る固体撮像装置１Ｂと同様の構成になっており、多層配線層４０の構成が異なっている。
本技術の第３実施形態に係る固体撮像装置１Ｃは、基本的に上述の第２実施形態に係る固体撮像装置１Ｂと同様の構成になっており、多層配線層４０の構成が異なっている。
【0129】
即ち、図１４及び図１５に示すように、この第３実施形態に係る固体撮像装置１Ｃの多層配線層４０は、平面視で光電変換領域２１を部分的に覆う光反射プレート４３ｃを備えている。光反射プレート４３ｃは、１つの光電変換領域２１に対して枠状で形成された配線４３ｂの内側に平面視で光電変換領域２１と重畳して設けられている。光反射プレート４３ｃは、例えば、多層配線層４０の１層目の配線層Ｍ１に形成されている。光反射プレート４３ｃは、画素トランジスタ（ＴＲ，ＲＳＴ，ＡＭＰ，ＳＥＬ）と接続される配線４３の幅や枠状の配線４３ｂの幅よりも幅広で形成されている。
【0130】
光反射プレート４３ｃとしては、使用する光の波長に対して反射率の高い材料を用いることが好ましい。この第３実施形態では、光反射プレート４３ｃとして、例えば可視光や近赤外光に対して反射係数の高いアルミニウム（Ａｌ）膜を用いている。
【0131】
このような光反射プレート４３ｃを備えることにより、所定の光電変換領域２１を透過して多層配線層４０に入射した斜め光７１を光反射プレート４３ｃで反射させて所定の光電変換領域２１に戻すことができるので、感度の向上を図ることができる。
【0132】
また、斜め光７１が光反射プレート４３ｃで反射し、この光反射プレート４３ｃで反射した反射光が不要光として所定の光電変換領域２１とは異なる隣の光電変換領域２１に入射するのを遮光体３０の埋設部分３０ａ及び突出部分３０ｂで遮光することができるので、感度の向上を図ることができると共に混色を抑制することができる。
【0133】
光反射プレート４３ｃとしては、使用する光の波長に対し反射率の高い材料を用いることが好ましい。この第３実施形態では、光反射プレート４３ｃとして、例えば可視光や近赤外光に対して反射係数の高いアルミニウム（Ａｌ）、銀（Ａｇ）を用いている。
この第３実施形態では、混色を抑制し、高解像度を実現したまま量子効率ＱＥを高めることができる。
この第３実施形態では、混色を抑制し、高解像度を実現したまま量子効率ＱＥを高めることができる。
【0134】
〔第４実施形態〕
本技術の第４実施形態に係る固体撮像装置１Ｄは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、多層配線層４０の構成が異なっている。
本技術の第４実施形態に係る固体撮像装置１Ｄは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、多層配線層４０の構成が異なっている。
【0135】
即ち、図１６及び図１７に示すように、この第４実施形態に係る固体撮像装置１Ｄの多層配線層４０は、平面視で複数の光電変換領域２１を覆う光反射プレート４３ｄを備えている。光反射プレート４３ｄは、平面視で互いに隣り合う光電変換領域２１に亘って設けられ、光電変換領域２１及び分離領域５０を覆っている。光反射プレート４３ｄは、１つの光電変換領域２１に対して概ね光電変換領域２１の全体を覆っている。光反射プレート４３ｄは、例えば、多層配線層４０の１層目の配線層Ｍ１に形成されている。そして、光反射プレート４３ｄは、上層の配線層、例えば２層目の配線層Ｍ２の配線４５と画素トランジスタ（ＴＲ，ＲＳＴ，ＡＭＰ，ＳＥＬ）とを電気的に接続するコンタクト電極４９が貫通する貫通孔４３ｄ１を備えている。光反射プレート４３ｄは、例えば画素アレイ部２Ａの全体を覆っている。
【0136】
光反射プレート４３ｄとしては、上述の光反射プレート４３ｃと同様に、使用する光の波長に対して屈折率の高い材料を用いることが好ましい。この第４実施形態においても光反射プレート４３ｄとして、例えば可視光や近赤外光に対して反射係数の高いアルミニウム（Ａｌ）、銀（Ａｇ）膜を用いている。
【0137】
このような光反射プレート４３ｄを備えることにより、所定の光電変換領域２１を透過して多層配線層４０に入射した斜め光７１を光反射プレート４３ｄで反射させて所定の光電変換領域２１に戻すことができるので、感度の向上を図ることができる。
【0138】
また、斜め光７１が光反射プレート４３ｄで反射し、この光反射プレート４３ｄで反射した反射光が不要光として所定の光電変換領域２１とは異なる隣の光電変換領域２１に入射するのを遮光体３０の埋設部分３０ａ及び突出部分３０ｂで遮光することができるので、感度の向上を図ることができると共に混色を抑制することができる。
【0139】
〔第５実施形態〕
本技術の第５実施形態に係る固体撮像装置１Ｅは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、多層配線層４０の構成が異なっている。
本技術の第５実施形態に係る固体撮像装置１Ｅは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、多層配線層４０の構成が異なっている。
【0140】
即ち、図１８及び図１９に示すように、この第５実施形態に係る固体撮像装置１Ｅの多層配線層４０は、半導体層２０側から数えて１層目の配線層Ｍ１に平面視で光電変換領域と重畳して設けられた第１配線４３ｅと、１層目の配線層Ｍ１よりも上層の２層目の配線層Ｍ２に平面視で光電変換領域２１と重畳し、かつ第１配線Ｍ１と交差して設けられた第２配線４５ｅとを備えている。
【0141】
そして、第１配線４３ｅは、半導体層２０の厚さ方向（Ｚ方向）と交差する二次元平面内で互いに交差するＸ方向及びＹ方向のうちのＹ方向に延伸し、かつＸ方向に所定の間隔を空けて繰り返し配置されている。そして、第２配線４５ｅは、Ｘ方向に延伸し、かつＹ方向に所定の間隔を空けて繰り返し配置されている。第１配線４３ｅ及び第２配線４５ｅの各々の配列ピッチは、使用する波長の１／４以下とすることが好ましい。
【0142】
このような第１配線４３ｅ及び第２配線４５ｅを備えることにより、所定の光電変換領域２１を透過して多層配線層４０に入射した斜め光７１を第１配線４３ｅ及び第２配線４５ｅで反射させて所定の光電変換領域２１に戻すことができるので、感度の向上を図ることができる。
【0143】
また、斜め光７１が第１配線４３ｅ及び第２配線４５ｅで反射し、この第１配線４３ｅ及び第２配線４５ｅで反射した反射光が不要光として所定の光電変換領域２１とは異なる隣の光電変換領域２１に入射するのを遮光体３０の埋設部分３０ａ及び突出部分３０ｂで遮光することができるので、感度の向上を図ることができると共に混色を抑制することができる。
【0144】
なお、第１配線４３ｅ及び第２配線４５ｅは、１層目の配線層Ｍ１及び２層目の配線層Ｍ２に限定されない。即ち、多層配線層４０は、半導体層２０側から数えてｎ層目（ｎは自然数）の配線層に平面視で光電変換領域２１と重畳して設けられた第１配線４３ｅと、ｎ層目の配線層よりも上層の配線層に平面視で光電変換領域２１と重畳し、かつ第１配線４３ｅと交差して設けられた第２配線４５ｅとを備えていればよい。そして、第１配線４３ｅは、半導体層２０の厚さ方向（Ｚ方向）と交差する二次元平面内で互いに交差するＸ方向及びＹ方向のうちのＹ方向（又はＸ方向）に延伸し、かつＸ方向（又はＹ方向）に所定の間隔を空けて繰り返し配置され、第２配線４５ｅは、Ｘ方向（又はＹ方向）に延伸し、かつＹ方向（又はＸ方向）に所定の間隔を空けて繰り返し配置されていればよい。この場合も、第１配線４３ｅ及び第２配線４５ｅの各々の配列ピッチは、使用する波長の１／４以下とすることが好ましい。
この第５実施形態では、混色を抑制し、高解像度を実現したまま量子効率ＱＥを高めることができ、さらに各配線層を信号線として利用することができる。
この第５実施形態では、混色を抑制し、高解像度を実現したまま量子効率ＱＥを高めることができ、さらに各配線層を信号線として利用することができる。
【0145】
〔第６実施形態〕
本技術の第６実施形態に係る固体撮像装置１Ｆは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、分離領域５０の構成が異なっている。
本技術の第６実施形態に係る固体撮像装置１Ｆは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、分離領域５０の構成が異なっている。
【0146】
即ち、図２０に示すように、この第６実施形態に係る固体撮像装置１Ｆの分離領域５０は、半導体層２０の深さ方向（Ｚ方向）に延伸する掘り込み部５１の内壁（側壁及び底壁）に沿って設けられた固定電荷膜５３と、この掘り込み部５１に固定電荷膜５３を介して設けられ、かつ半導体層２０よりも屈折率が低い光反射体としての絶縁膜５４ａと、を含む。
【0147】
固定電荷膜５３は、半導体層２０の第２の面部Ｓ２及び半導体層２０の掘り込み部５１に亘って設けられている。固定電荷膜５３は、例えば負の固定電荷を発生させる誘電体膜を含んでいる。この誘電体膜としては、誘電率が高い例えは酸化ハフニウム（ＨｆＯ２）を用いることができる。この固定電荷膜５３により、半導体層２０と分離領域５０との界面部に正孔（ｈ＋）が誘起され、この界面部でのピニングを確保することができるため、暗電流の発生を抑制することができる。この誘電体膜としては、他に酸化ジルコニウム（ＺｒＯ２）や酸化タンタル（Ｔａ２Ｏ５）などを用いることができる。
【0148】
固定電荷膜５３の膜厚は、絶縁膜５４ａの膜厚と比較して極めて薄いので、固定電荷膜５３及び絶縁膜５４ａを含めて光反射体としてみなすことができる。したがって、光反射体として固定電荷膜５３及び絶縁膜５４ａを含む分離領域５０を備えた固体撮像装置１Ｆにおいても本技術を適用することができる。
この第６実施形態では、混色を抑制し、高解像度を実現したまま量子効率ＱＥを高めることができ、さらに暗時のノイズ成分を抑制することができる。
この第６実施形態では、混色を抑制し、高解像度を実現したまま量子効率ＱＥを高めることができ、さらに暗時のノイズ成分を抑制することができる。
【0149】
〔第７実施形態〕
≪電子機器への応用例≫
本技術（本開示に係る技術）は、例えば、デジタルスチルカメラ、デジタルビデオカメラ等の撮像装置、撮像機能を備えた携帯電話機、又は、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
≪電子機器への応用例≫
本技術（本開示に係る技術）は、例えば、デジタルスチルカメラ、デジタルビデオカメラ等の撮像装置、撮像機能を備えた携帯電話機、又は、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【0150】
図２１は、本技術の第７実施形態に係る電子機器（例えば、カメラ）の概略構成を示す図である。
【0151】
図２１に示すように、電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。この電子機器１００は、固体撮像装置１０１として、本技術の第１実施形態から第６実施形態に係る固体撮像装置１～１Ｆを電子機器（例えばカメラ）に用いた場合の実施形態を示す。
【0152】
光学レンズ１０２は、被写体からの像光（入射光１０６）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１０３は、固体撮像装置１０１への光照射期間及び遮光期間を制御する。駆動回路１０４は、固体撮像装置１０１の転送動作及びシャッタ装置１０３のシャッタ動作を制御する駆動信号を供給する。駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１の信号転送を行なう。信号処理回路１０５は、固体撮像装置１０１から出力される信号（画素信号（画像信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
【0153】
このような構成により、固体撮像装置２０１において高画質化が図れているため、第７実施形態の電子機器１００においても、高画質化を図ることができる。
【0154】
なお、上述の実施形態の固体撮像装置を適用できる電子機器１００としては、カメラに限られるものではなく、他の電子機器にも適用することができる。例えば、携帯電話機やタブレット端末等のモバイル機器向けカメラモジュール等の撮像装置に適用してもよい。
【0155】
また、本技術は、上述したイメージセンサとしての固体撮像装置の他、ＴｏＦ（Time of Flight）センサと呼称され、距離を測定する測定する測距センサなども含む光検出装置全般に適用することができる。測距センサは、物体に向かって照射光を発光し、その照射光が物体の表面で反射されて返ってくる反射光を検出し、照射光が発光されてから反射光が受光されるまでの飛行時間に基づいて物体までの距離を算出するセンサである。この測距センサの素子分離領域の構造として、上述した素子分離領域の構造を採用することができる。
【0156】
なお、本技術は、以下のような構成としてもよい。
（１）
互いに反対側に位置する第１の面部及び第２の面部を有する半導体層と、
前記半導体層の厚さ方向に延伸する分離領域と、
前記分離領域で区画された複数の光電変換領域と、
前記複数の光電変換領域の各々の光電変換領域に設けられ、かつ前記半導体層の前記第２の面部側から入射した光を光電変換する光電変換部と、
前記半導体層の前記第１の面部側に設けられた遮光体及び多層配線層と、
を備え、
前記分離領域は、前記半導体層の彫り込み部に前記半導体層の前記第１の面部側と前記第２の面部側とに亘って設けられ、かつ前記半導体層よりも屈折率が低い光反射体を含み、
前記遮光体は、前記分離領域と前記多層配線層とに亘って設けられ、かつ前記半導体層よりも消衰係数が高い、光検出装置。
（２）
前記遮光体は、前記多層配線層の前記半導体層側から数えてｎ層目（ｎは自然数）の配線層の配線と接合されている、上記（１）に記載の光検出装置。
（３）
前記遮光体は、前記多層配線層の前記半導体層側から数えて１層目の配線層の配線と接合されている、上記（１）に記載の光検出装置。
（４）
前記遮光体は、前記分離領域において、前記光反射体を介して前記半導体層と隣り合っている、上記（１）から（３）の何れかに記載の光検出装置。
（５）
前記遮光体は、平面視で前記光電変換領域を囲んでいる、上記（１）から（４）の何れかに記載の光検出装置。
（６）
前記遮光体は、平面視で環状に連続又は点在している、上記（５）に記載の光検出装置。
（７）
前記光電変換領域は、前記半導体層の第１の面部側にゲート電極が設けられた電界効果トランジスタを更に備え、
前記遮光体は、平面視で前記画素トランジスタの周囲の一部を囲んでいる、上記（１）から（４）の何れかに記載の光検出装置。
（８）
前記遮光体は、前記多層配線層の前記半導体層側から数えてｎ層目（ｎは自然数）の配線に接合され、
前記遮光体及び前記配線は、平面視で互いに重畳して前記光電変換領域の周囲の全周又は一部を囲んでいる、上記（１）から（７）の何れかに記載の光検出装置。
（９）
前記多層配線層は、平面視で前記光電変換領域を部分的に覆う光反射プレートを備えている、上記（１）から（８）の何れかに記載の光検出装置。
（１０）
前記多層配線層は、平面視で複数の前記光電変換領域を覆う光反射プレートを備えている、上記（１）から（８）の何れかに記載の光検出装置。
（１１）
前記多層配線層は、前記半導体層側から数えてｎ層目（ｎは自然数）の配線層に平面視で前記光電変換領域と重畳して設けられた第１配線と、
前記ｎ層目の配線層よりも上層の配線層に平面視で前記光電変換領域と重畳し、かつ第１配線と交差して設けられた第２配線とを備え、
前記第１配線は、前記半導体層の厚さ方向と交差する二次元平面内で互いに交差するＸ方向及びＹ方向のうちの前記Ｘ方向に延伸し、かつＹ方向に所定の間隔を空けて繰り返し配置され、
前記第２配線は、前記Ｙ方向に延伸し、かつＸ方向に所定の間隔を空けて繰り返し配置されている、上記（１）から（８）の何れかに記載の光検出装置。
（１２）
前記光反射体は、酸化シリコン膜又は空気である、上記（１）から（１１）の何れかに記載の光検出装置。
（１３）
前記光電変換領域と前記分離領域との界面部をＩｆとし、
前記光電変換領域の厚さ方向と直交する仮想線と、前記界面部に照射される反射光とが前記界面部でなす角度をθ０とし、
前記遮光体の前記分離領域内に位置する埋設部分において、前記半導体層の前記第１の面部から前記第２の面側に向かった深さをＸ１とし、
平面視で前記光電変換領域の互いに反対側に位置する２つの角部を結ぶ対角方向の長さをＹ１としたとき、
前記光反射体が酸化膜の場合、前記埋設部分の深さＸ１は、
Ｘ１＞Ｙ１×ｔａｎ１９．５°以上である、
上記（１）から（１２）の何れかに記載の光検出装置。
（１４）
前記光電変換領域と前記分離領域との界面部をＩｆとし、
前記光電変換領域の厚さ方向と直交する仮想線と、前記界面部に照射される反射光とが前記界面部でなす角度をθ０とし、
前記遮光体の前記分離領域内に位置する埋設部分において、前記半導体層の前記第１の面部から前記第２の面側に向かった深さをＸ１とし、
平面視で前記光電変換領域の互いに反対側に位置する２つの角部を結ぶ対角方向の長さをＹ１としたとき、
前記光反射体が空気の場合、前記埋設部分の深さＸ１は、
Ｘ１＞Ｙ１×ｔａｎ１３．８°以上である、
上記（１）から（１２）の何れかに記載の光検出装置。
（１５）
上記（１）から（１４）の何れかに記載の光検出装置と、
被写体からの像光を前記光検出装置の撮像面上に結像させる光学レンズと、
前記光検出装置から出力される信号に信号処理を行う信号処理回路と、
を備えている、電子機器。
（１）
互いに反対側に位置する第１の面部及び第２の面部を有する半導体層と、
前記半導体層の厚さ方向に延伸する分離領域と、
前記分離領域で区画された複数の光電変換領域と、
前記複数の光電変換領域の各々の光電変換領域に設けられ、かつ前記半導体層の前記第２の面部側から入射した光を光電変換する光電変換部と、
前記半導体層の前記第１の面部側に設けられた遮光体及び多層配線層と、
を備え、
前記分離領域は、前記半導体層の彫り込み部に前記半導体層の前記第１の面部側と前記第２の面部側とに亘って設けられ、かつ前記半導体層よりも屈折率が低い光反射体を含み、
前記遮光体は、前記分離領域と前記多層配線層とに亘って設けられ、かつ前記半導体層よりも消衰係数が高い、光検出装置。
（２）
前記遮光体は、前記多層配線層の前記半導体層側から数えてｎ層目（ｎは自然数）の配線層の配線と接合されている、上記（１）に記載の光検出装置。
（３）
前記遮光体は、前記多層配線層の前記半導体層側から数えて１層目の配線層の配線と接合されている、上記（１）に記載の光検出装置。
（４）
前記遮光体は、前記分離領域において、前記光反射体を介して前記半導体層と隣り合っている、上記（１）から（３）の何れかに記載の光検出装置。
（５）
前記遮光体は、平面視で前記光電変換領域を囲んでいる、上記（１）から（４）の何れかに記載の光検出装置。
（６）
前記遮光体は、平面視で環状に連続又は点在している、上記（５）に記載の光検出装置。
（７）
前記光電変換領域は、前記半導体層の第１の面部側にゲート電極が設けられた電界効果トランジスタを更に備え、
前記遮光体は、平面視で前記画素トランジスタの周囲の一部を囲んでいる、上記（１）から（４）の何れかに記載の光検出装置。
（８）
前記遮光体は、前記多層配線層の前記半導体層側から数えてｎ層目（ｎは自然数）の配線に接合され、
前記遮光体及び前記配線は、平面視で互いに重畳して前記光電変換領域の周囲の全周又は一部を囲んでいる、上記（１）から（７）の何れかに記載の光検出装置。
（９）
前記多層配線層は、平面視で前記光電変換領域を部分的に覆う光反射プレートを備えている、上記（１）から（８）の何れかに記載の光検出装置。
（１０）
前記多層配線層は、平面視で複数の前記光電変換領域を覆う光反射プレートを備えている、上記（１）から（８）の何れかに記載の光検出装置。
（１１）
前記多層配線層は、前記半導体層側から数えてｎ層目（ｎは自然数）の配線層に平面視で前記光電変換領域と重畳して設けられた第１配線と、
前記ｎ層目の配線層よりも上層の配線層に平面視で前記光電変換領域と重畳し、かつ第１配線と交差して設けられた第２配線とを備え、
前記第１配線は、前記半導体層の厚さ方向と交差する二次元平面内で互いに交差するＸ方向及びＹ方向のうちの前記Ｘ方向に延伸し、かつＹ方向に所定の間隔を空けて繰り返し配置され、
前記第２配線は、前記Ｙ方向に延伸し、かつＸ方向に所定の間隔を空けて繰り返し配置されている、上記（１）から（８）の何れかに記載の光検出装置。
（１２）
前記光反射体は、酸化シリコン膜又は空気である、上記（１）から（１１）の何れかに記載の光検出装置。
（１３）
前記光電変換領域と前記分離領域との界面部をＩｆとし、
前記光電変換領域の厚さ方向と直交する仮想線と、前記界面部に照射される反射光とが前記界面部でなす角度をθ０とし、
前記遮光体の前記分離領域内に位置する埋設部分において、前記半導体層の前記第１の面部から前記第２の面側に向かった深さをＸ１とし、
平面視で前記光電変換領域の互いに反対側に位置する２つの角部を結ぶ対角方向の長さをＹ１としたとき、
前記光反射体が酸化膜の場合、前記埋設部分の深さＸ１は、
Ｘ１＞Ｙ１×ｔａｎ１９．５°以上である、
上記（１）から（１２）の何れかに記載の光検出装置。
（１４）
前記光電変換領域と前記分離領域との界面部をＩｆとし、
前記光電変換領域の厚さ方向と直交する仮想線と、前記界面部に照射される反射光とが前記界面部でなす角度をθ０とし、
前記遮光体の前記分離領域内に位置する埋設部分において、前記半導体層の前記第１の面部から前記第２の面側に向かった深さをＸ１とし、
平面視で前記光電変換領域の互いに反対側に位置する２つの角部を結ぶ対角方向の長さをＹ１としたとき、
前記光反射体が空気の場合、前記埋設部分の深さＸ１は、
Ｘ１＞Ｙ１×ｔａｎ１３．８°以上である、
上記（１）から（１２）の何れかに記載の光検出装置。
（１５）
上記（１）から（１４）の何れかに記載の光検出装置と、
被写体からの像光を前記光検出装置の撮像面上に結像させる光学レンズと、
前記光検出装置から出力される信号に信号処理を行う信号処理回路と、
を備えている、電子機器。
【0157】
本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【符号の説明】
【0158】
１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ 固体撮像装置
２ 半導体チップ
２Ａ 画素アレイ部
２Ｂ 周辺部
３ センサ画素
４ 垂直駆動回路
５ カラム信号処理回路
６ 水平駆動回路
７ 出力回路
８ 制御回路
１０ 画素駆動線
１１ 垂直信号線
１３ ロジック回路
１４ ボンディングパッド
１５ 画素回路（読出し回路）
２０ 半導体層
２１ 光電変換領域
２２ ｐ型のウエル領域
２３ ｎ型のウエル領域
２４ 光電変換部
３０ 遮光体
３１ 金属膜
３２ 空洞部
４０ 多層配線層
４１ 層間絶縁膜
Ｍ１ １層目の配線層
４３，４３ｂ 配線
４３ｃ，４３ｄ 光反射プレート
４３ｄ１ 貫通孔
４３ｅ 第１配線
４４ 層間絶縁膜
Ｍ２ ２層目の配線層
４５ 配線
４５ｅ 第２配線
４６ 層間絶縁膜
Ｍ３ ３層目の配線層
４７ 配線
４８ 層間絶縁膜
４９ コンタクト電極
５０ 分離領域
５１ 掘り込み部
５２ 回折散乱部
５３ 固定電荷膜
６１ 遮光膜
６２ カラーフィルタ
６３ マイクロレンズ
ＡＭＰ 増幅トランジスタ
ＲＳＴ リセットトランジスタ
ＳＥＬ 選択トランジスタ
Ｓ１ 第１の面部
Ｓ２ 第２の面部
ＴＲ 転送トランジスタ
２ 半導体チップ
２Ａ 画素アレイ部
２Ｂ 周辺部
３ センサ画素
４ 垂直駆動回路
５ カラム信号処理回路
６ 水平駆動回路
７ 出力回路
８ 制御回路
１０ 画素駆動線
１１ 垂直信号線
１３ ロジック回路
１４ ボンディングパッド
１５ 画素回路（読出し回路）
２０ 半導体層
２１ 光電変換領域
２２ ｐ型のウエル領域
２３ ｎ型のウエル領域
２４ 光電変換部
３０ 遮光体
３１ 金属膜
３２ 空洞部
４０ 多層配線層
４１ 層間絶縁膜
Ｍ１ １層目の配線層
４３，４３ｂ 配線
４３ｃ，４３ｄ 光反射プレート
４３ｄ１ 貫通孔
４３ｅ 第１配線
４４ 層間絶縁膜
Ｍ２ ２層目の配線層
４５ 配線
４５ｅ 第２配線
４６ 層間絶縁膜
Ｍ３ ３層目の配線層
４７ 配線
４８ 層間絶縁膜
４９ コンタクト電極
５０ 分離領域
５１ 掘り込み部
５２ 回折散乱部
５３ 固定電荷膜
６１ 遮光膜
６２ カラーフィルタ
６３ マイクロレンズ
ＡＭＰ 増幅トランジスタ
ＲＳＴ リセットトランジスタ
ＳＥＬ 選択トランジスタ
Ｓ１ 第１の面部
Ｓ２ 第２の面部
ＴＲ 転送トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】